JP7528455B2 - 配線基板及び配線基板の製造方法 - Google Patents
配線基板及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP7528455B2 JP7528455B2 JP2020016294A JP2020016294A JP7528455B2 JP 7528455 B2 JP7528455 B2 JP 7528455B2 JP 2020016294 A JP2020016294 A JP 2020016294A JP 2020016294 A JP2020016294 A JP 2020016294A JP 7528455 B2 JP7528455 B2 JP 7528455B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- insulating resin
- electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
図1は、本発明に係る配線基板に半導体チップを実装した半導体パッケージの一例を示す断面図である。
本発明の一実施形態に係る半導体パッケージは、FC-BGA用配線基板(第1配線基板)1の一方の面に、樹脂と配線とが積層されてなるビルドアップ配線層のみで形成された微細配線層を備えた薄いインターポーザ(第2配線基板)3が、半田バンプまたは銅ピラー(銅ポスト)または金バンプなどで接合(接合部18)されている。インターポーザ3には、微細配線用絶縁樹脂層(第2絶縁樹脂)11と最表面絶縁樹脂層(第1絶縁樹脂)16の少なくとも2種類の絶縁樹脂が用いられている。また、FC-BGA用配線基板1とインターポーザ3との間隙が絶縁性の接着部材としてのアンダーフィル2で埋め込まれている。さらにインターポーザ3の、FC-BGA用配線基板1とは逆側の面に半導体素子4が銅ピラーまたは半田バンプなどで接合(接合部20)され、半導体素子4とインターポーザ3との間隙がアンダーフィル21で埋め込まれている。なお、インターポーザ3には、微細配線用絶縁樹脂層11、最表面絶縁樹脂層16以外の絶縁樹脂層が設けられていてもよい。
前述の通り、インターポーザ3と半導体素子4との接合部20の個々の間隔は、インターポーザ3とFC-BGA配線基板1との接合部18の個々の間隔よりも狭いことが一般的である。そのため、インターポーザ3において、半導体素子4を接合する側の方が、FC-BGA用配線基板1と接合する側よりも微細な配線が必要となる。したがって、最表面絶縁樹脂層16をFC-BGA用配線基板1側に配置することが好ましい。
アンダーフィル21は半導体素子4とインターポーザ3とを固定及び接合部20を封止するために用いられる接着剤であり、アンダーフィル2と同様の材料で構成される。アンダーフィル2は、毛細管現象を利用して接合後に液状の樹脂を充填させることで形成される。
上記貯蔵弾性率は、JIS K7244(プラスチック-動的機械特性の試験方法)に基づき測定することができる。そして、微細配線用絶縁樹脂層11および最表面絶縁樹脂層16は、例えば、表1に示すような材料物性の絶縁樹脂を用いることができる。
まず、図3(a)に示すように、支持体5の一方の面に、後の工程で支持体5を剥離するために必要な剥離層6を形成する。
次に、図4(h)に示すように、開口部の表面上にシード層12を設ける。シード層12の構成については前述したシード層8と同様で、適宜構成、厚みを変更可能である。本発明の一実施形態ではTi:50nm、Cu:300nmをスパッタリング法で形成した。
次に、図3(f)から図4(j)の工程を繰り返し、図4(k)に示すような、導体層(配線層)14が多層化された基板を得る。導体層14の内、最表面に配置される導体層(第1電極)15は、FC-BGA用配線基板1との接合用の電極となる。
次に、図5(n)に示すように、表面処理層17上に、半田材料を搭載した後、一度溶融冷却して固着させることで、半田バンプからなるインターポーザ3側のFC-BGA用配線基板1とインターポーザ3との接合部18aを得る。これにより、支持体5上に形成されたインターポーザ(第2配線基板)3が完成する。
図6Aに示すように、支持体5上に形成されたインターポーザ3の接合部18aに合わせてFC-BGA用配線基板1の接合部18bを設計、製造したFC-BGA用配線基板1に対して支持体5上に形成されたインターポーザ3を配置する。
次に、図6Bに示すように、支持体5上に形成されたインターポーザ3とFC-BGA用配線基板1を接合し、インターポーザ‐FC-BGA接合部18を形成する。接合部18を形成する方式としては、例えば、リフロー炉を用いた一括リフロー(マスリフロー)方式が可能である。
次に、図6Eに示すように、アンダーフィル2を形成しインターポーザ3とFC-BGA用配線基板1の固定、及び、接合部18を封止する。アンダーフィル2の形成方式としては、毛細管現象を利用して接合後に液状の樹脂を充填させるキャピラリーフロー方式が可能である。
図8Aに示すように、配線基板22のインターポーザ3の接合部20bに対して、半導体素子4の接合部20aを配置する。
次に、図8Bに示すように、配線基板22のインターポーザ3と半導体素子4を接合し、インターポーザ‐半導体素子接合部20を形成する。接合部20を形成する方式として、例えば、加熱加圧機能を有するフリップチップ実装機を用いたローカルリフロー方式、リフロー炉を用いた一括リフロー(マスリフロー)方式が可能である。本実施形態では、ローカルリフロー方式にて接合部20を形成した。
次いで、必要に応じて図8A~図8Cの工程を繰り返し、複数個の半導体素子4を配線基板22のインターポーザ3に実装することによって、図1に示す半導体素子を実装した半導体パッケージが完成する。
次に、上述したような配線基板22の構成とその製造方法を用いた場合の作用効果について説明する。
本発明の一態様によれば、FC-BGA用配線基板1に搭載した後に支持体5を剥離する方式において、支持体5を剥離した後も変形せず、形状安定性に優れた微細な配線層を形成することができる。そのため、封止樹脂の形成工程および半導体チップの実装工程において収率を向上させることが可能となる。
インターポーザ‐FC-BGA接合部18の形成は、一括リフロー方式である。一括リフロー方式は、複数のインターポーザ3とFC-BGA用配線基板1を同時に接合させることができ、生産性に優れている。また、一括リフロー方式は、従来の配線基板と半導体素子等の接合に用いられており、同一の設備を用いて生産できるためより好ましい。
次に、第2の実施形態に係る配線基板ついて説明する。
第2の実施形態に係る配線基板と、第1の実施形態に係る配線基板とは類似であるが、第2電極に関して異なることを特徴としている。そのため、図9(a)~図9(c)、図10(a)~図10(b)、図11、図12を参照して第2電極について説明し、その他については説明を省略する。
ピラー31、33を有する凸形状の電極によって、インターポーザ3と半導体素子4との間を広くすることができる。このため、液状のアンダーフィル21が流れやすくなり、インターポーザ3と半導体素子4との間にボイド(空隙)が発生しにくくなる。つまり、キャピラリーフロー方式によるアンダーフィル21の形成が容易となる。
次に、第3の実施形態に係る配線基板ついて説明する。
第3の実施形態に係る配線基板と、第1の実施形態に係る配線基板とは類似であるが、第2電極に関して異なることを特徴としている。そのため、図12を参照して第2電極について説明し、その他については説明を省略する。
表面に露出した導体層10の表面をエッチングすることによって、図12に示すように凹み形状の電極を形成することができる。エッチング方法は、ウェット、ドライのいずれも可能である。さらに、酸化防止と半田バンプの濡れ性をよくするため、無電解Ni/Pd/Auめっき、OSP、無電解スズめっき、無電解Ni/Auめっきなどの表面処理を施してもよい。
凹み形状の電極によって、半導体素子4を実装するとき、半導体素子4の接合部20aがインターポーザ3側に接触した後、微細配線用絶縁樹脂層11の側面があることによって接合部20aの半田が濡れ広がる領域は導体層10上のみとなり、接合部20aの半田が導体層10の周囲に流れ出ることを抑制できる。導体層10の形状が矩形、長円形など、円形ではない場合により効果的である。
次に、第4の実施形態に係る配線基板ついて説明する。
第4の実施形態に係る配線基板の製造方法と、第1の実施形態に係る配線基板の製造方法とは類似であるが、アンダーフィル21の形成に関して異なることを特徴としている。アンダーフィル21の代わりに、接合前にシート状のフィルムを予め配置し、接合時に空間を充填するフィルム状接続材料(Non Contactive Film、NCF)を用いる。そのため、図13A~図13Bを参照してフィルム状接続材料の形成について説明し、その他については説明を省略する。
次に、図13Bに示すように、配線基板22のインターポーザ3と半導体素子4を接合する。接合部20を形成する方式としては、例えば、加熱加圧機能を有するフリップチップ実装機を用いたローカルリフロー方式が可能である。これにより、フィルム状接続材料(NCF)34を用いた半導体素子4とインターポーザ3の固定及び接合部20の封止ができる。
フィルム状接続材料(NCF)34を用いることによって、半導体素子4とインターポーザ3との間隔(ギャップ)が均一に制御され、またボイドの抑制ができるため信頼性に優れた半導体パッケージが得られる。
上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。
2、21…アンダーフィル
3…インターポーザ(第2配線基板)
4…半導体素子
5…支持体
6…剥離層
7…保護層
8、12…シード層
9、13、30、32…レジストパターン
10…導体層(第1電極)
11…微細配線用絶縁樹脂層
14…導体層(配線層)
15…導体層(第2電極)
16…最表面絶縁樹脂層
17…表面処理層
18…インターポーザ‐FC-BGA接合部
18a…インターポーザの接合部
18b…FC-BGA用配線基板の接合部
19…レーザ光
20…半導体素子‐インターポーザ接合部
20a…半導体素子の接合部
20b…インターポーザの接合部
22…配線基板
31、33…ピラー
34…フィルム状接続材料(NCF)
Claims (12)
- 第1配線基板と、
前記第1配線基板に接合され、前記第1配線基板より微細な配線が形成された第2配線基板を備え、
前記第1配線基板との接合面に対向する前記第2配線基板の対向面に半導体素子が実装される配線基板であって、
前記第2配線基板には、貯蔵弾性率の異なる少なくとも2種類の絶縁樹脂が含まれ、
前記絶縁樹脂は、第1絶縁樹脂と第2絶縁樹脂を含み、
前記第2配線基板の、前記第1配線基板と接合する第1電極は、前記第2絶縁樹脂上に形成されており、
25℃における貯蔵弾性率は前記第1絶縁樹脂の方が前記第2絶縁樹脂よりも大きく、
200℃における貯蔵弾性率は前記第1絶縁樹脂よりも前記第2絶縁樹脂の方が大きいことを特徴とする配線基板。 - 前記第1絶縁樹脂は、前記第1配線基板側に配置されている請求項1に記載の配線基板。
- 前記第2配線基板の、前記第1配線基板と接合する第1電極の表面は、前記第1絶縁樹脂の表面よりも凹んだ形状であり、
前記第2配線基板の、前記半導体素子と接合する第2電極の表面は、前記第2絶縁樹脂の表面と面一である請求項1または請求項2に記載の配線基板。 - 前記第2配線基板の、前記第1配線基板と接合する第1電極の表面は、前記第1絶縁樹脂の表面よりも凹んだ形状であり、
前記第2配線基板の、前記半導体素子と接合する第2電極の表面は、前記第2絶縁樹脂の表面より突出した形状である請求項1または請求項2に記載の配線基板。 - 前記第2配線基板の、前記第1配線基板と接合する第1電極の表面は、前記第1絶縁樹脂の表面よりも凹んだ形状であり、
前記第2配線基板の、前記半導体素子と接合する第2電極の表面は、前記第2絶縁樹脂の表面より凹んだ形状である請求項1または請求項2に記載の配線基板。 - 第1配線基板と、
前記第1配線基板に接合され、前記第1配線基板より微細な配線が形成された第2配線基板を備え、
前記第1配線基板との接合面に対向する前記第2配線基板の対向面に半導体素子が実装される配線基板であって、
前記第2配線基板には、貯蔵弾性率の異なる少なくとも2種類の絶縁樹脂が含まれ、
前記絶縁樹脂は、第1絶縁樹脂と第2絶縁樹脂を含み、
25℃における貯蔵弾性率は前記第1絶縁樹脂の方が前記第2絶縁樹脂よりも大きく、
200℃における貯蔵弾性率は前記第1絶縁樹脂よりも前記第2絶縁樹脂の方が大きいことを特徴とする配線基板。 - 第1配線基板と、
前記第1配線基板と、前記第1配線基板に接合された前記第1配線基板より微細な配線が形成された第2配線基板とを備え、前記第2配線基板の前記第1配線基板との接合面の対向面に半導体素子が実装される配線基板の製造方法であって、
支持体の一面上に剥離層を形成する工程と、
前記剥離層の上部に前記半導体素子と接合する第2電極を形成する工程と、
前記第2電極の上部に貯蔵弾性率の異なる少なくとも2種類の絶縁樹脂が含まれる絶縁樹脂層と配線層からなる多層配線層を形成する工程と、
前記多層配線層の前記支持体と対向する側に前記第1配線基板と接合する第1電極を形成する工程と、を有する前記第2配線基板を形成する工程と、
前記第1配線基板の一方の面に前記第2配線基板と接合する第3電極を形成し、前記第2配線基板と前記第1配線基板を、前記第1電極と前記第3電極とで接合する工程と、
前記絶縁樹脂は、第1絶縁樹脂と第2絶縁樹脂を含み、前記支持体を前記剥離層により前記第2配線基板から剥離し、前記第2電極と前記第2絶縁樹脂を表面に露出させる工程と、
前記第1配線基板と前記第2配線基板との間に第1封止樹脂を形成する工程と、
前記第1封止樹脂を硬化させる工程と、
前記第2配線基板と前記半導体素子を、前記第2電極と前記半導体素子の第4電極とで接合する工程と、
前記第2配線基板と前記半導体素子との間に第2封止樹脂を形成する工程と、
前記第2封止樹脂を硬化させる工程と、
を含み、
前記第2配線基板の、前記第1配線基板と接合する前記第1電極は、前記第2絶縁樹脂上に形成されており、
前記第2配線基板に少なくとも含まれる前記第1絶縁樹脂と前記第2絶縁樹脂において、
25℃における貯蔵弾性率は前記第1絶縁樹脂の方が前記第2絶縁樹脂よりも大きく、
200℃における貯蔵弾性率は前記第1絶縁樹脂よりも前記第2絶縁樹脂の方が大きいことを特徴とする配線基板の製造方法。 - 前記第2配線基板の前記多層配線層を形成する工程において、
前記第2電極の上部に前記第2絶縁樹脂と前記配線層を形成した後、前記第1絶縁樹脂を形成する請求項7に記載の配線基板の製造方法。 - 前記第2配線基板と前記第1配線基板を、前記第1電極と前記第3電極とで接合する工程は、一括リフロー方式である請求項7または請求項8に記載の配線基板の製造方法。
- 前記第1配線基板と前記第2配線基板との間に前記第1封止樹脂を形成する工程は、キャピラリーフロー方式であり、
前記第2配線基板と前記半導体素子との間に前記第2封止樹脂を形成する工程は、キャピラリーフロー方式である請求項7または請求項8に記載の配線基板の製造方法。 - 前記第1配線基板と前記第2配線基板との間に前記第1封止樹脂を形成する工程は、キャピラリーフロー方式であり、
前記第2配線基板と前記半導体素子との間に前記第2封止樹脂を形成する工程は、
前記第2封止樹脂はフィルム状の接続材料であり、
前記半導体素子の第4電極を有する面に予め形成した前記第2封止樹脂を用いて、前記第2配線基板の第2電極と前記半導体素子の第4電極とを接合する工程と共に行われる請求項7または請求項8に記載の配線基板の製造方法。 - 第1配線基板と、
前記第1配線基板と、前記第1配線基板に接合された前記第1配線基板より微細な配線が形成された第2配線基板とを備え、前記第2配線基板の前記第1配線基板との接合面の対向面に半導体素子が実装される配線基板の製造方法であって、
支持体の一面上に剥離層を形成する工程と、
前記剥離層の上部に前記半導体素子と接合する第2電極を形成する工程と、
前記第2電極の上部に貯蔵弾性率の異なる少なくとも2種類の絶縁樹脂が含まれる絶縁樹脂層と配線層からなる多層配線層を形成する工程と、
前記多層配線層の前記支持体と対向する側に前記第1配線基板と接合する第1電極を形成する工程と、を有する前記第2配線基板を形成する工程と、
前記第1配線基板の一方の面に前記第2配線基板と接合する第3電極を形成し、前記第2配線基板と前記第1配線基板を、前記第1電極と前記第3電極とで接合する工程と、
前記絶縁樹脂は、第1絶縁樹脂と第2絶縁樹脂を含み、前記支持体を前記剥離層により前記第2配線基板から剥離し、前記第2電極と前記第2絶縁樹脂を表面に露出させる工程と、
前記第1配線基板と前記第2配線基板との間に第1封止樹脂を形成する工程と、
前記第1封止樹脂を硬化させる工程と、
前記第2配線基板と前記半導体素子を、前記第2電極と前記半導体素子の第4電極とで接合する工程と、
前記第2配線基板と前記半導体素子との間に第2封止樹脂を形成する工程と、
前記第2封止樹脂を硬化させる工程と、
を含み、
前記第2配線基板に少なくとも含まれる前記第1絶縁樹脂と前記第2絶縁樹脂において、
25℃における貯蔵弾性率は前記第1絶縁樹脂の方が前記第2絶縁樹脂よりも大きく、
200℃における貯蔵弾性率は前記第1絶縁樹脂よりも前記第2絶縁樹脂の方が大きいことを特徴とする配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020016294A JP7528455B2 (ja) | 2020-02-03 | 2020-02-03 | 配線基板及び配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020016294A JP7528455B2 (ja) | 2020-02-03 | 2020-02-03 | 配線基板及び配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021125507A JP2021125507A (ja) | 2021-08-30 |
| JP7528455B2 true JP7528455B2 (ja) | 2024-08-06 |
Family
ID=77460151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020016294A Active JP7528455B2 (ja) | 2020-02-03 | 2020-02-03 | 配線基板及び配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7528455B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7831654B2 (ja) * | 2023-02-02 | 2026-03-17 | Toppanホールディングス株式会社 | インターポーザ、半導体パッケージ及びそれらの製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012146990A (ja) | 2012-02-22 | 2012-08-02 | Sumitomo Bakelite Co Ltd | 多層回路基板、多層回路基板の製造方法および半導体装置 |
| JP2013236105A (ja) | 2008-07-23 | 2013-11-21 | Nec Corp | コアレス配線基板、半導体装置及びそれらの製造方法 |
| JP2016139733A (ja) | 2015-01-28 | 2016-08-04 | 凸版印刷株式会社 | 配線基板およびその製造方法 |
| JP2016154195A (ja) | 2015-02-20 | 2016-08-25 | イビデン株式会社 | 多層配線板 |
| WO2018047861A1 (ja) | 2016-09-08 | 2018-03-15 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
| JP2020004926A (ja) | 2018-07-02 | 2020-01-09 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
-
2020
- 2020-02-03 JP JP2020016294A patent/JP7528455B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013236105A (ja) | 2008-07-23 | 2013-11-21 | Nec Corp | コアレス配線基板、半導体装置及びそれらの製造方法 |
| JP2012146990A (ja) | 2012-02-22 | 2012-08-02 | Sumitomo Bakelite Co Ltd | 多層回路基板、多層回路基板の製造方法および半導体装置 |
| JP2016139733A (ja) | 2015-01-28 | 2016-08-04 | 凸版印刷株式会社 | 配線基板およびその製造方法 |
| JP2016154195A (ja) | 2015-02-20 | 2016-08-25 | イビデン株式会社 | 多層配線板 |
| WO2018047861A1 (ja) | 2016-09-08 | 2018-03-15 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
| JP2020004926A (ja) | 2018-07-02 | 2020-01-09 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021125507A (ja) | 2021-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11974404B2 (en) | Method of producing circuit boards | |
| JPWO2020090601A1 (ja) | 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法 | |
| JP7497576B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP7351107B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP7516803B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JP7196936B2 (ja) | 半導体装置用配線基板の製造方法、及び半導体装置用配線基板 | |
| JP7650624B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP7528455B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP7740427B2 (ja) | 配線基板および配線基板の製造方法 | |
| US12342473B2 (en) | Wiring board and method of producing wiring board | |
| JP7508879B2 (ja) | 支持体付き配線基板、配線基板、及び半導体装置 | |
| JP2021114534A (ja) | 配線基板および配線基板の製造方法 | |
| JP2020077696A (ja) | 配線基板、及びそれを用いた半導体装置 | |
| JP2020161572A (ja) | 配線基板及び配線基板の製造方法 | |
| JP7528578B2 (ja) | 支持体付き基板ユニット、基板ユニット、半導体装置、および、支持体付き基板ユニットの製造方法 | |
| JP7512644B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP7552102B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP7703859B2 (ja) | 支持体付き基板ユニット、基板ユニット、半導体装置、およびこれらの製造方法 | |
| JP2020191380A (ja) | 配線基板の製造方法 | |
| JP2020191397A (ja) | 複合配線基板及びその製造方法 | |
| JP2021197403A (ja) | 多層配線基板及び多層配線基板の製造方法 | |
| JP2022015429A (ja) | 多層配線基板及び多層配線基板の製造方法 | |
| JP2020194815A (ja) | 配線基板、半導体装置及び配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240319 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240625 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240708 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7528455 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |