Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7528455B2 - 配線基板及び配線基板の製造方法 - Google Patents
[go: Go Back, main page]

JP7528455B2 - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP7528455B2
JP7528455B2 JP2020016294A JP2020016294A JP7528455B2 JP 7528455 B2 JP7528455 B2 JP 7528455B2 JP 2020016294 A JP2020016294 A JP 2020016294A JP 2020016294 A JP2020016294 A JP 2020016294A JP 7528455 B2 JP7528455 B2 JP 7528455B2
Authority
JP
Japan
Prior art keywords
wiring board
wiring
insulating resin
electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020016294A
Other languages
English (en)
Other versions
JP2021125507A (ja
Inventor
茜 小林
優樹 梅村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Holdings Inc
Original Assignee
Toppan Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Holdings Inc filed Critical Toppan Holdings Inc
Priority to JP2020016294A priority Critical patent/JP7528455B2/ja
Publication of JP2021125507A publication Critical patent/JP2021125507A/ja
Application granted granted Critical
Publication of JP7528455B2 publication Critical patent/JP7528455B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板及び配線基板の製造方法に関する。
近年半導体装置の高速、高集積化が進む中で、FC-BGA(Flip Chip-Ball Grid Array)用配線基板に対しても、半導体チップとの接続端子の狭ピッチ化、基板配線の微細化が求められている。一方、FC-BGA用配線基板とマザーボードとの接続は、従来とほぼ変わらないピッチの接続端子での接続が要求されている。この半導体チップと接続端子の狭ピッチ化、基板配線の微細化のため、シリコン上に配線形成してチップ接続用の基板(シリコンインターポーザ)として、それぞれFC-BGA用配線基板に接続する方式が特許文献1に開示されている。また、FC-BGA用配線基板の表面をCMP(Chemical Mechanical Polishing、化学機械研磨)等で平坦化してから微細配線を形成する方式が特許文献2に開示されている。また、支持基板の上に微細な配線層を形成しFC-BGA基板に搭載した後、支持基板を剥離することで狭ピッチな配線基板な形成する方式が特許文献3に開示されている。
特開2002-280490号 特開2014-225671号 WO2018/047861
シリコンインターポーザは、シリコンウェハを利用して、半導体前工程用の設備を用いて製作されている。シリコンウェハは形状、サイズに制限があり、1枚のウェハから製作できるインターポーザの数が少なく、製造設備も高価であるため、インターポーザも高価となる。また、シリコンウェハが半導体であることから、伝送特性も劣化するという問題がある。
また、FC-BGA用配線基板の表面の平坦化を行いその上に微細配線層を形成する方式においては、シリコンインターポーザに見られる伝送特性劣化の問題は無いが、FC-BGA用配線基板の製造不良と、難易度の高い微細配線形成時の不良との合算で収率が低下する問題や、FC-BGA用配線基板の反り、歪みに起因した半導体素子の実装における問題がある。
一方、支持基板の上に微細な配線層を形成しFC-BGA基板に搭載する方式では、伝送特劣化の問題や、FC-BGA用配線基板と微細な配線層を別々に形成するため合算で収率が低下する問題はない。しかしながら、支持基板の上に微細な配線層を形成しFC-BGA基板に搭載しようとすると、次のような問題があった。すなわち、FC-BGA用配線基板に搭載した後に支持基板を剥離すると、薄く剛性の低い微細な配線層の変形によって封止樹脂の形成工程および半導体チップの実装工程において不良が発生し、収率が低下する問題があった。支持基板を剥離した後も変形せず、形状安定性に優れた微細な配線層を形成する必要が生じていた。
そこで本発明は、上記問題に鑑みなされたものであり、支持基板の上に微細な配線層を形成しFC-BGA基板に搭載する方式において、歩留まり良く製造できる配線基板及び配線基板の製造方法を提供するため、形状安定性に優れた微細な配線層を形成し、封止樹脂の形成工程および半導体チップの実装工程において収率を向上させることを目的とする。
上記の課題を解決する手段として、本発明の配線基板の一態様は、第1配線基板と、第1配線基板に接合された第1配線基板より微細な配線が形成された第2配線基板を備え、第1配線基板との接合面に対向する上記第2配線基板の対向面に半導体素子が実装される配線基板であって、第2配線基板には、貯蔵弾性率の異なる少なくとも2種類の絶縁樹脂が含まれることを特徴とする。
また、本発明の配線基板の一態様は、上記配線基板において、絶縁樹脂は、第1絶縁樹脂と第2絶縁樹脂を含み、25℃における貯蔵弾性率は第1絶縁樹脂の方が第2絶縁樹脂よりも大きく、200℃における貯蔵弾性率は第1絶縁樹脂よりも第2絶縁樹脂の方が大きい。
また、本発明の配線基板の一態様は、上記配線基板において、第2配線基板の第1絶縁樹脂は、第1配線基板側に配置されている。
また、本発明の配線基板の一態様は、上記配線基板において、第2配線基板の、第1配線基板と接合する第1電極の表面は、第1絶縁樹脂の表面よりも凹んだ形状であり、第2配線基板の、半導体素子と接合する第2電極の表面は、第2絶縁樹脂の表面と面一である。
また、本発明の配線基板の一態様は、上記配線基板において、第2配線基板の、第1配線基板と接合する第1電極の表面は、第1絶縁樹脂の表面よりも凹んだ形状であり、第2配線基板の、半導体素子と接合する第2電極の表面は、第2絶縁樹脂の表面より突出した形状である。
また、本発明の配線基板の一態様は、上記配線基板において、第2配線基板の、第1配線基板と接合する第1電極の表面は、第1絶縁樹脂の表面よりも凹んだ形状であり、第2配線基板の、半導体素子と接合する第2電極の表面は、第2絶縁樹脂の表面より凹んだ形状である。
また、本発明の配線基板の製造方法の一態様は、第1配線基板と、第1配線基板と、第1配線基板に接合された第1配線基板より微細な配線が形成された第2配線基板とを備え、第2配線基板の第1配線基板との接合面の対向面に半導体素子が実装される配線基板の製造方法であって、支持体の一面上に剥離層を形成する工程と、剥離層の上部に半導体素子と接合する第2電極を形成する工程と、第2電極の上部に貯蔵弾性率の異なる少なくとも2種類の絶縁樹脂が含まれる絶縁樹脂層と配線層からなる多層配線層を形成する工程と、多層配線層の支持体と対向する側に第1配線基板と接合する第1電極を形成する工程と、を有する第2配線基板を形成する工程と、第1配線基板の一方の面に第2配線基板と接合する第3電極を形成し、第2配線基板と第1配線基板を、第1電極と第3電極とで接合する工程と、支持体を剥離層により第2配線基板から剥離し、第2電極と第2絶縁樹脂を表面に露出させる工程と、第1配線基板と第2配線基板との間に第1封止樹脂を形成する工程と、第1封止樹脂を硬化させる工程と、第2配線基板と半導体素子を、第2電極と半導体素子の第4電極とで接合する工程と、第2配線基板と半導体素子との間に第2封止樹脂を形成する工程と、第2封止樹脂を硬化させる工程と、を含むことを特徴とする。
また、本発明の配線基板の製造方法の一態様は、上記配線基板の製造方法において、第2配線基板に少なくとも含まれる第1絶縁樹脂と第2絶縁樹脂において、25℃における貯蔵弾性率は第1絶縁樹脂の方が第2絶縁樹脂よりも大きく、200℃における貯蔵弾性率は第1絶縁樹脂よりも第2絶縁樹脂の方が大きい。
また、本発明の配線基板の製造方法の一態様は、上記配線基板の製造方法において、第2配線基板の多層配線層を形成する工程において、第2電極の上部に第1絶縁樹脂層と配線層を形成した後、第2絶縁樹脂層を形成する。
また、本発明の配線基板の製造方法の一態様は、上記配線基板の製造方法において、第2配線基板と第1配線基板を、第1電極と第3電極とで接合する工程は、一括リフロー方式である。
また、本発明の配線基板の製造方法の一態様は、上記配線基板の製造方法において、第1配線基板と第2配線基板との間に第1封止樹脂を形成する工程は、キャピラリーフロー方式であり、第2配線基板と半導体素子との間に第2封止樹脂を形成する工程は、キャピラリーフロー方式である。
また、本発明の配線基板の製造方法の一態様は、上記配線基板の製造方法において、第1配線基板と第2配線基板との間に第1封止樹脂を形成する工程は、キャピラリーフロー方式であり、第2配線基板と半導体素子との間に第2封止樹脂を形成する工程は、第2封止樹脂はフィルム状の接続材料であり、半導体素子の第4電極を有する面に予め形成した第2封止樹脂を用いて、第2配線基板の第2電極と半導体素子の第4電極とを接合する工程と共に行われる。
本発明によれば、支持基板の上に微細な配線層を形成しFC-BGA基板に搭載する方式において、形状安定性に優れた微細な配線層を形成し、封止樹脂の形成工程および半導体チップの実装工程において収率を向上させることが可能となる。
本発明の一実施形態に係る配線基板に半導体チップを実装した一例を示す断面図である。 本発明の一実施形態に係る第2配線基板の一例を示す断面図である。 本発明の一実施形態に係る第2配線基板の製造方法の一例を示す断面図である。 図3に続く第2配線基板の製造方法を示す断面図である。 図4に続く第2配線基板の製造方法を示す断面図である。 本発明の一実施形態に係る第1配線基板と第2配線基板の接合方法の一例を示す断面図である。 本発明の一実施形態に係る第1配線基板と第2配線基板の接合方法の一例を示す断面図である。 本発明の一実施形態に係る第1配線基板と第2配線基板の接合方法の一例を示す断面図である。 本発明の一実施形態に係る第1配線基板と第2配線基板の接合方法の一例を示す断面図である。 本発明の一実施形態に係る第1配線基板と第2配線基板の接合方法の一例を示す断面図である。 本発明の一実施形態に係る第1配線基板と第2配線基板の接合方法の一例を示す断面図である。 本発明の一実施形態に係る第2配線基板の第2電極の形状の一例を示す断面図である。 本発明の一実施形態に係る第2配線基板と半導体素子の接合方法の一例を示す断面図である。 本発明の一実施形態に係る第2配線基板と半導体素子の接合方法の一例を示す断面図である。 本発明の一実施形態に係る第2配線基板と半導体素子の接合方法の一例を示す断面図である。 本発明の一実施形態に係る第2配線基板の第2電極の製造方法の一例を示す断面図である。 本発明の一実施形態に係る第2配線基板の第2電極の製造方法の一例を示す断面図である。 本発明の一実施形態に係る第2配線基板の第2電極の形状の一例を示す断面図である。 本発明の一実施形態に係る第2配線基板の第2電極の形状の一例を示す断面図である。 本発明の一実施形態に係る第2配線基板と半導体素子の接合方法の一例を示す断面図である。 本発明の一実施形態に係る第2配線基板と半導体素子の接合方法の一例を示す断面図である。
以下に、本発明の一実施形態に関わる配線基板について図面を参照して説明する。ただし、以下に説明する各図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適宜省略する。また、各図面は説明を容易にするために適宜誇張して表現している。
<第1の実施形態>
図1は、本発明に係る配線基板に半導体チップを実装した半導体パッケージの一例を示す断面図である。
本発明の一実施形態に係る半導体パッケージは、FC-BGA用配線基板(第1配線基板)1の一方の面に、樹脂と配線とが積層されてなるビルドアップ配線層のみで形成された微細配線層を備えた薄いインターポーザ(第2配線基板)3が、半田バンプまたは銅ピラー(銅ポスト)または金バンプなどで接合(接合部18)されている。インターポーザ3には、微細配線用絶縁樹脂層(第2絶縁樹脂)11と最表面絶縁樹脂層(第1絶縁樹脂)16の少なくとも2種類の絶縁樹脂が用いられている。また、FC-BGA用配線基板1とインターポーザ3との間隙が絶縁性の接着部材としてのアンダーフィル2で埋め込まれている。さらにインターポーザ3の、FC-BGA用配線基板1とは逆側の面に半導体素子4が銅ピラーまたは半田バンプなどで接合(接合部20)され、半導体素子4とインターポーザ3との間隙がアンダーフィル21で埋め込まれている。なお、インターポーザ3には、微細配線用絶縁樹脂層11、最表面絶縁樹脂層16以外の絶縁樹脂層が設けられていてもよい。
25℃における最表面絶縁樹脂層16の貯蔵弾性率は、微細配線用絶縁樹脂層11の貯蔵弾性率よりも大きく、200℃における最表面絶縁樹脂層16の貯蔵弾性率は、微細配線用絶縁樹脂層11の貯蔵弾性率よりも小さい。
前述の通り、インターポーザ3と半導体素子4との接合部20の個々の間隔は、インターポーザ3とFC-BGA配線基板1との接合部18の個々の間隔よりも狭いことが一般的である。そのため、インターポーザ3において、半導体素子4を接合する側の方が、FC-BGA用配線基板1と接合する側よりも微細な配線が必要となる。したがって、最表面絶縁樹脂層16をFC-BGA用配線基板1側に配置することが好ましい。
アンダーフィル2は、FC-BGA用配線基板1とインターポーザ3とを固定及び接合部18を封止するために用いられる接着材料である。アンダーフィル2としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の1種又はこれらの樹脂の2種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。アンダーフィル2は、液状の樹脂を充填させることで形成される。
アンダーフィル21は半導体素子4とインターポーザ3とを固定及び接合部20を封止するために用いられる接着剤であり、アンダーフィル2と同様の材料で構成される。アンダーフィル2は、毛細管現象を利用して接合後に液状の樹脂を充填させることで形成される。
インターポーザ3と半導体素子4との接合部20の個々の間隔は、インターポーザ3とFC-BGA配線基板1との接合部18の個々の間隔よりも狭いことが一般的である。そのため、インターポーザ3において、半導体素子4を接合する側の方が、FC-BGA用配線基板1と接合する側よりも微細な配線が必要となる。例えば、現在のハイバンドメモリ(HBM)の仕様に対応するためには、インターポーザ3では配線幅を2μm以上6μm以下にする必要がある。特性インピーダンスを50Ωにあわせるためには、配線幅が2μm、配線高さ2μmの場合、配線間の絶縁膜厚は2.5μmとなる。配線も含めた1層の厚さは4.5μmとなる。この厚さで5層のインターポーザ3を形成する場合、微細配線用絶縁樹脂層11の総厚は25μm程度、最表面絶縁樹脂層16は25μm程度であり、インターポーザ3は、総厚50μm程度のインターポーザ3となる。
上記の通り、インターポーザ3の厚みは総厚50μm程度と薄く、そのままの状態ではFC-BGA用配線基板1と接合するのが困難であるため、支持体5を用いて剛直性を担保することが有効である。また、2μm程度の幅と高さを有する配線を形成するには、平坦な支持体5が必要となる。上記理由により、図2に示すように、インターポーザ3は、剛直で平坦な支持体5上に剥離層6と保護層7とシード層8を介して形成される。なお、支持体上には剥離層6、保護層7、シード層8以外の層を設けてもよい。
支持体5は、支持体5上に形成されたインターポーザ3とFC-BGA用配線基板1を接合した後に、剥離される。支持体5を剥離した後は、上記の通り薄いインターポーザ3が接合部18を介してFC-BGA用配線基板1に接続されている。インターポーザ3は、微細配線用絶縁樹脂層11と最表面絶縁樹脂層16を有している。微細配線用絶縁樹脂層11と最表面絶縁樹脂層16に用いられる材料は、貯蔵弾性率の異なる絶縁樹脂である。なお、貯蔵弾性率とは、材料の弾性としての特性を反映しており、材料の変形しにくさを表す値である。貯蔵弾性率は、動的粘弾性測定装置を用いた測定によって得られる。加熱しながら測定することによって、所望の温度の貯蔵弾性率を測定することができる。
上記貯蔵弾性率は、JIS K7244(プラスチック-動的機械特性の試験方法)に基づき測定することができる。そして、微細配線用絶縁樹脂層11および最表面絶縁樹脂層16は、例えば、表1に示すような材料物性の絶縁樹脂を用いることができる。
Figure 0007528455000001
次に図3から図5を用いて、本発明の一実施形態に係る支持体5上へのインターポーザ(第2配線基板)3の製造工程の一例を説明する。
まず、図3(a)に示すように、支持体5の一方の面に、後の工程で支持体5を剥離するために必要な剥離層6を形成する。
剥離層6は、例えば、UV光などの光を吸収して発熱、もしくは、変質によって剥離可能となる樹脂でもよく、熱によって発泡により剥離可能となる樹脂でもよい。UV光などの光によって剥離可能となる樹脂を用いる場合、剥離層6を設けた側とは反対側の面から支持体5に光を照射して、インターポーザ3と、FC-BGA用配線基板1との接合体から支持体5を取り去る。この場合、支持体5は、透明性を有する必要があり、例えばガラスを用いることができる。ガラスは平坦性に優れており、インターポーザ3の微細なパターン形成に向いている、また、ガラスはCTE(coefficient of thermal expansion、熱膨張率)が小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れている。支持体5としてガラスを用いる場合、ガラスの厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば0.7mm以上、好ましくは1.1mm以上の厚みである。また、ガラスのCTEは3ppm以上15ppm以下が好ましく、FC-BGA用配線基板1、半導体素子4のCTEの観点から9ppm程度がより好ましい。ここでは、支持体5として、例えばガラスを用いる。一方、剥離層6に上記熱によって発泡する樹脂を用いた場合は、インターポーザ3と、FC-BGA用配線基板1との接合体を加熱する事で支持体5を取り去る。この場合、支持体5には、歪みの少ない例えばメタルやセラミックスなどを用いることができる。本発明の一実施形態では、剥離層6としてUV光を吸収して剥離可能となる樹脂を用い、支持体5にはガラスを用いる。
次いで、図3(b)に示すように、剥離層6の上に保護層7を形成する。保護層7は、後の工程で支持体5を剥離する際にインターポーザ3を保護するための層であり、例えば、エポキシ樹脂、アクリル樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂の1種又はこれらの樹脂の2種類以上が混合された樹脂であり、インターポーザ3を支持体5から剥離後に除去可能な樹脂である。保護層7については、スピンコート、ラミネート等、樹脂の形状に応じて適宜形成してよい。また、保護層7を形成しないことも可能である。本発明の一実施形態ではアクリル系樹脂をラミネート法により形成している。
次いで、図3(c)に示すように、真空中で、保護層7上にシード層8を形成する。シード層8は配線形成用において、電解めっきの給電層として作用する。シード層8は、例えば、スパッタ法、またはCVD法などにより形成され、例えば、Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、ITO、IZO、AZO、ZnO、PZT、TiN、Cu3N4、Cu合金単体もしくは複数組み合わせたものを適用することができる。本発明では、電気特性、製造の容易性の観点およびコスト面を考慮して、チタン層、続いて銅層を順次スパッタリング法で形成する。チタンと銅層の合計の膜厚は、電解めっきの給電層として1μm以下とするのが好ましい。本発明の一実施形態ではTi:50nm、Cu:300nmを形成した。
次に図3(d)に示すようにレジストパターン9を形成し、電解めっきにより導体層(第2電極)10を形成する。導体層10は半導体素子4と接合用の電極となる。電解めっき法は電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Pdめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは、回路の接続信頼性、及び、製造コストの観点から、1μm以上30μm以下であることが望ましい。その後、図3(e)に示すようにレジストパターン9を除去する。
次に、図3(f)に示すように微細配線用絶縁樹脂層(第2絶縁樹脂)11を形成する。微細配線用絶縁樹脂層11は導体層10が微細配線用絶縁樹脂層11の層内に埋め込まれるように形成する。本実施形態では、微細配線用絶縁樹脂層11として例えば、感光性のエポキシ系樹脂をスピンコート法により形成する。感光性のエポキシ樹脂は比較的低温で硬化することができ、形成後の硬化による収縮が少ないため、その後の微細パターン形成に優れる。さらに、微細配線用絶縁樹脂層11として、シリカ等の無機フィラーを含有しない材料は微細配線形成性に優れるため、より好ましい。微細配線用絶縁樹脂層11としては、感光性のエポキシ系樹脂を用いてスピンコート法により形成する他、絶縁樹脂フィルムを真空ラミネータで圧縮キュアを行って形成することも可能であり、この場合は平坦性の良い絶縁膜を形成することができる。その他、例えばポリイミドを微細配線用絶縁樹脂として用いることも可能である。
次に、図4(g)に示すように、フォトリソグラフィーにより、導体層10上に開口部を設ける。開口部に対して、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。
次に、図4(h)に示すように、開口部の表面上にシード層12を設ける。シード層12の構成については前述したシード層8と同様で、適宜構成、厚みを変更可能である。本発明の一実施形態ではTi:50nm、Cu:300nmをスパッタリング法で形成した。
次に、図4(i)に示すように、シード層12上にレジストパターン13を形成し、その開口部に電解めっきにより導体層(配線層)14を形成する。導体層14は、インターポーザ3の内部の配線層となる。本発明の一実施形態では導体層14として銅を形成した。その後、図4(j)に示すようにレジストパターン13を除去する。その後、不要なシード層12をエッチング除去する。
次に、図3(f)から図4(j)の工程を繰り返し、図4(k)に示すような、導体層(配線層)14が多層化された基板を得る。導体層14の内、最表面に配置される導体層(第1電極)15は、FC-BGA用配線基板1との接合用の電極となる。
次に、図4(l)に示すように、インターポーザ3に最表面絶縁樹脂層(第1絶縁樹脂)16を形成する。最表面絶縁樹脂層16は、微細配線用絶縁樹脂層11を覆うように、露光、現像により、導体層15が露出するように開口部を備えるように形成する。導体層15は、最表面絶縁樹脂層16の表面よりも低い位置にあり、凹んだ形状である。本実施形態では、最表面絶縁樹脂層16として例えば、フィルム状の感光性エポキシ系樹脂を真空ラミネータで圧縮キュアすることにより形成する。フィルム状の感光性エポキシ樹脂を用いた場合、平坦性の良い絶縁膜を形成することができる。最表面絶縁樹脂層16は、シリカ等の無機フィラーを含有していてもよく、この場合、25℃における貯蔵弾性率が大きく、剛性の高い絶縁膜が形成できる。最表面絶縁樹脂層16としては、フィルム状の感光性エポキシ系樹脂を真空ラミネータで圧縮キュアすることにより形成する他、液状の感光性エポキシ系樹脂を用いてスピンコート法、ロールコート法、スクリーン印刷法等によって形成することも可能である。
次に、図5(m)に示すように導体層15の表面の酸化防止とはんだバンプの濡れ性をよくするため、表面処理層17を設ける。本発明の実施形態では、表面処理層17には、OSP(Organic Soiderability Preservative 水溶性プレフラックスによる表面処理)膜を形成する。なお、表面処理層17として、無電解Ni/Pd/Auめっきを成膜してもよい。また、無電解スズめっき、無電解Ni/Auめっきなどから適宜用途に応じて選択しても良い。
次に、図5(n)に示すように、表面処理層17上に、半田材料を搭載した後、一度溶融冷却して固着させることで、半田バンプからなるインターポーザ3側のFC-BGA用配線基板1とインターポーザ3との接合部18aを得る。これにより、支持体5上に形成されたインターポーザ(第2配線基板)3が完成する。
続けて、図6Aから図6Fを用いて、支持体5上に形成されたインターポーザ(第2配線基板)3とFC-BGA用配線基板(第1配線基板)1の本発明の一実施形態に係る接合工程の一例を説明する。
図6Aに示すように、支持体5上に形成されたインターポーザ3の接合部18aに合わせてFC-BGA用配線基板1の接合部18bを設計、製造したFC-BGA用配線基板1に対して支持体5上に形成されたインターポーザ3を配置する。
次に、図6Bに示すように、支持体5上に形成されたインターポーザ3とFC-BGA用配線基板1を接合し、インターポーザ‐FC-BGA接合部18を形成する。接合部18を形成する方式としては、例えば、リフロー炉を用いた一括リフロー(マスリフロー)方式が可能である。
次に、図6Cに示すように、支持体5を剥離する。剥離層6は、UV光をレーザ光19で照射して剥離する。支持体5の背面より、すなわち、支持体5のFC-BGA用配線基板1とは逆側の面からレーザ光19を支持体5との界面に形成された剥離層6に照射し剥離可能な状態とすることで、図6Dに示すように支持体5を取り外すことが可能となる。
次に、図6Eに示すように、アンダーフィル2を形成しインターポーザ3とFC-BGA用配線基板1の固定、及び、接合部18を封止する。アンダーフィル2の形成方式としては、毛細管現象を利用して接合後に液状の樹脂を充填させるキャピラリーフロー方式が可能である。
次に、保護層7とシード層8を除去し、図6Fに示すような基板を得る。本発明の実施形態では、保護層7は、アクリル系樹脂を用いており、アルカリ系溶剤(1%NaOH、2.3%TMAH)によって除去する。更に、シード層8は、保護層7側からチタンと銅を用いており、それぞれアルカリ系のエッチング剤と、酸系のエッチング剤にて溶解除去することができる。このようにして、インターポーザ(第2配線基板)3とFC-BGA用配線基板(第1配線基板)1が接合された配線基板22を得る。
このとき、図7に示すように、表面に露出した導体層10は、微細配線用絶縁樹脂層11の表面と面一である平坦な形状をしている。表面に露出した導体層10上に、酸化防止と半田バンプの濡れ性をよくするため、無電解Ni/Pd/Auめっき、OSP、無電解スズめっき、無電解Ni/Auめっきなどの表面処理を施してもよい。以上により配線基板22が完成する。
さらに、図8Aから図8Cおよび図1を用いて、配線基板22のインターポーザ(第2配線基板)3と半導体素子4の本発明の一実施形態に係る接合工程の一例を説明する。
図8Aに示すように、配線基板22のインターポーザ3の接合部20bに対して、半導体素子4の接合部20aを配置する。
次に、図8Bに示すように、配線基板22のインターポーザ3と半導体素子4を接合し、インターポーザ‐半導体素子接合部20を形成する。接合部20を形成する方式として、例えば、加熱加圧機能を有するフリップチップ実装機を用いたローカルリフロー方式、リフロー炉を用いた一括リフロー(マスリフロー)方式が可能である。本実施形態では、ローカルリフロー方式にて接合部20を形成した。
次に、図8Cに示すように、アンダーフィル21を形成しインターポーザ3と半導体素子4の固定、及び、接合部20を封止する。アンダーフィル21の形成方式としては、例えば、毛細管現象を利用して接合後に液状の樹脂を充填させるキャピラリーフロー方式が可能である。
次いで、必要に応じて図8A~図8Cの工程を繰り返し、複数個の半導体素子4を配線基板22のインターポーザ3に実装することによって、図1に示す半導体素子を実装した半導体パッケージが完成する。
<作用効果>
次に、上述したような配線基板22の構成とその製造方法を用いた場合の作用効果について説明する。
本発明の一態様によれば、FC-BGA用配線基板1に搭載した後に支持体5を剥離する方式において、支持体5を剥離した後も変形せず、形状安定性に優れた微細な配線層を形成することができる。そのため、封止樹脂の形成工程および半導体チップの実装工程において収率を向上させることが可能となる。
インターポーザ3に貯蔵弾性率の異なる少なくとも2種類の絶縁樹脂を用いることによって、支持体5を剥離した後、インターポーザ3の端部が下がったり、インターポーザ3の表面がうねったりする変形を抑制できる。25℃における貯蔵弾性率は最表面絶縁樹脂層16(第1絶縁樹脂)の方が微細配線用絶縁樹脂層11(第2絶縁樹脂)よりも大きく、最表面絶縁樹脂層16は微細配線用絶縁樹脂層11よりも硬い。支持体5の剥離、封止樹脂の形成工程において、最表面絶縁樹脂層16の存在によって微細配線用絶縁樹脂層11は変形しにくくなり、形状を保持しやすい。また、200℃における貯蔵弾性率は最表面絶縁樹脂層16よりも微細配線用絶縁樹脂層11の方が大きいことによって、半導体素子4の実装工程において配線基板22の反りを抑制できる。さらに、インターポーザ3において、半導体素子4を接合する側の方が、FC-BGA用配線基板1と接合する側よりも微細な配線が必要となるため、最表面絶縁樹脂層16をFC-BGA側に配置することが好ましい。
インターポーザ3のFC-BGA用配線基板1と接合する導体層15は、最表面絶縁樹脂層16の表面よりも低い位置にあり、凹んだ形状である。凹み形状の電極によって、インターポーザ3の接合部18aがFC-BGA用配線基板1の接合部18bに接触した後、最表面絶縁樹脂層16の側面があることによって半田が濡れ広がる領域は導体層15上のみとなり、半田が最表面絶縁樹脂層16の周囲に流れ出ることが抑制される。これによって、接合部18がショートする危険性を低下させることが可能となる。また、凹み形状の電極は、導体層15の端部が最表面絶縁樹脂層16に埋め込まれた形状であるため、導体層15が剥離することを抑制できる。
インターポーザ3の半導体素子4と接合する導体層10は、微細配線用絶縁樹脂層11の表面と面一となった平坦電極である。平坦電極は、高さのばらつきが少なく、半導体素子4を実装するときに位置ずれが起こりにくいため、半導体素子4を歩留まりよく実装することができる。
インターポーザ‐FC-BGA接合部18の形成は、一括リフロー方式である。一括リフロー方式は、複数のインターポーザ3とFC-BGA用配線基板1を同時に接合させることができ、生産性に優れている。また、一括リフロー方式は、従来の配線基板と半導体素子等の接合に用いられており、同一の設備を用いて生産できるためより好ましい。
<第2の実施形態>
次に、第2の実施形態に係る配線基板ついて説明する。
第2の実施形態に係る配線基板と、第1の実施形態に係る配線基板とは類似であるが、第2電極に関して異なることを特徴としている。そのため、図9(a)~図9(c)、図10(a)~図10(b)、図11、図12を参照して第2電極について説明し、その他については説明を省略する。
図9(a)に示すように、表面に露出した導体層10および微細配線用絶縁樹脂層11の上にレジストパターン30を形成する。次に、図9(b)に示すように、電解めっきによりピラー31を形成する。ピラー31は半導体素子4と接合用の電極となる。電解めっき法は電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Pdめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは、接続信頼性、及び、製造コストの観点から、3μm以上20μm以下であることが望ましい。その後、図9(c)に示すようにレジストパターン30を除去する。さらに、ピラー31に、酸化防止と半田バンプの濡れ性をよくするため、無電解Ni/Pd/Auめっき、OSP、無電解スズめっき、無電解Ni/Auめっきなどの表面処理を施してもよい。
また、図3(c)の後、図10(a)~図10(b)に示した方法によってピラー33を形成することもできる。図10(a)に示すようにレジストパターン32を形成し、電解めっきによりピラー33を形成する。ピラー33は半導体素子4と接合用の電極となる。電解めっき法は電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Pdめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは、回路の接続信頼性、及び、製造コストの観点から、3μm以上20μm以下であることが望ましい。次に、図10(b)に示すように絶縁樹脂層(第2絶縁樹脂)11を形成する。この後、図4(g)以降に示した方法によって、インターポーザ3を製造する。支持体5を剥離した後に表面に露出するレジストパターン32を除去することによって、図11に示すように凸形状の電極を有するインターポーザ3が完成する。さらに、ピラー31、33に、酸化防止と半田バンプの濡れ性をよくするため、無電解Ni/Pd/Auめっき、OSP、無電解スズめっき、無電解Ni/Auめっきなどの表面処理を施してもよい。
<作用効果>
ピラー31、33を有する凸形状の電極によって、インターポーザ3と半導体素子4との間を広くすることができる。このため、液状のアンダーフィル21が流れやすくなり、インターポーザ3と半導体素子4との間にボイド(空隙)が発生しにくくなる。つまり、キャピラリーフロー方式によるアンダーフィル21の形成が容易となる。
<第3の実施形態>
次に、第3の実施形態に係る配線基板ついて説明する。
第3の実施形態に係る配線基板と、第1の実施形態に係る配線基板とは類似であるが、第2電極に関して異なることを特徴としている。そのため、図12を参照して第2電極について説明し、その他については説明を省略する。
表面に露出した導体層10の表面をエッチングすることによって、図12に示すように凹み形状の電極を形成することができる。エッチング方法は、ウェット、ドライのいずれも可能である。さらに、酸化防止と半田バンプの濡れ性をよくするため、無電解Ni/Pd/Auめっき、OSP、無電解スズめっき、無電解Ni/Auめっきなどの表面処理を施してもよい。
<作用効果>
凹み形状の電極によって、半導体素子4を実装するとき、半導体素子4の接合部20aがインターポーザ3側に接触した後、微細配線用絶縁樹脂層11の側面があることによって接合部20aの半田が濡れ広がる領域は導体層10上のみとなり、接合部20aの半田が導体層10の周囲に流れ出ることを抑制できる。導体層10の形状が矩形、長円形など、円形ではない場合により効果的である。
<第4の実施形態>
次に、第4の実施形態に係る配線基板ついて説明する。
第4の実施形態に係る配線基板の製造方法と、第1の実施形態に係る配線基板の製造方法とは類似であるが、アンダーフィル21の形成に関して異なることを特徴としている。アンダーフィル21の代わりに、接合前にシート状のフィルムを予め配置し、接合時に空間を充填するフィルム状接続材料(Non Contactive Film、NCF)を用いる。そのため、図13A~図13Bを参照してフィルム状接続材料の形成について説明し、その他については説明を省略する。
図13Aに示すように、配線基板22のインターポーザ3の接合部20bに対して、半導体素子4の接合部20aを配置する。半導体素子4の接合部20aを有する面には、フィルム状接続材料(NCF)34が配置されている。フィルム状接続材料(NCF)34は、アンダーフィル2、21と同様の材料で構成される。
次に、図13Bに示すように、配線基板22のインターポーザ3と半導体素子4を接合する。接合部20を形成する方式としては、例えば、加熱加圧機能を有するフリップチップ実装機を用いたローカルリフロー方式が可能である。これにより、フィルム状接続材料(NCF)34を用いた半導体素子4とインターポーザ3の固定及び接合部20の封止ができる。
次いで、必要に応じて図13A~図13Bの工程を繰り返し、複数個の半導体素子4を配線基板22のインターポーザ3に実装することによって、図1に示すような半導体素子を実装した半導体パッケージが完成する。
<作用効果>
フィルム状接続材料(NCF)34を用いることによって、半導体素子4とインターポーザ3との間隔(ギャップ)が均一に制御され、またボイドの抑制ができるため信頼性に優れた半導体パッケージが得られる。
上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。
本発明は、主基板とICチップとの間に介在するインターポーザ等を備えた配線基板を有する半導体装置に利用可能である。
1…FC-BGA用配線基板(第1配線基板)
2、21…アンダーフィル
3…インターポーザ(第2配線基板)
4…半導体素子
5…支持体
6…剥離層
7…保護層
8、12…シード層
9、13、30、32…レジストパターン
10…導体層(第1電極)
11…微細配線用絶縁樹脂層
14…導体層(配線層)
15…導体層(第2電極)
16…最表面絶縁樹脂層
17…表面処理層
18…インターポーザ‐FC-BGA接合部
18a…インターポーザの接合部
18b…FC-BGA用配線基板の接合部
19…レーザ光
20…半導体素子‐インターポーザ接合部
20a…半導体素子の接合部
20b…インターポーザの接合部
22…配線基板
31、33…ピラー
34…フィルム状接続材料(NCF)

Claims (12)

  1. 第1配線基板と、
    前記第1配線基板に接合され、前記第1配線基板より微細な配線が形成された第2配線基板を備え、
    前記第1配線基板との接合面に対向する前記第2配線基板の対向面に半導体素子が実装される配線基板であって、
    前記第2配線基板には、貯蔵弾性率の異なる少なくとも2種類の絶縁樹脂が含まれ、
    前記絶縁樹脂は、第1絶縁樹脂と第2絶縁樹脂を含み、
    前記第2配線基板の、前記第1配線基板と接合する第1電極は、前記第2絶縁樹脂上に形成されており、
    25℃における貯蔵弾性率は前記第1絶縁樹脂の方が前記第2絶縁樹脂よりも大きく、
    200℃における貯蔵弾性率は前記第1絶縁樹脂よりも前記第2絶縁樹脂の方が大きいことを特徴とする配線基板。
  2. 前記第1絶縁樹脂は、前記第1配線基板側に配置されている請求項1に記載の配線基板。
  3. 前記第2配線基板の、前記第1配線基板と接合する第1電極の表面は、前記第1絶縁樹脂の表面よりも凹んだ形状であり、
    前記第2配線基板の、前記半導体素子と接合する第2電極の表面は、前記第2絶縁樹脂の表面と面一である請求項1または請求項2に記載の配線基板。
  4. 前記第2配線基板の、前記第1配線基板と接合する第1電極の表面は、前記第1絶縁樹脂の表面よりも凹んだ形状であり、
    前記第2配線基板の、前記半導体素子と接合する第2電極の表面は、前記第2絶縁樹脂の表面より突出した形状である請求項1または請求項2に記載の配線基板。
  5. 前記第2配線基板の、前記第1配線基板と接合する第1電極の表面は、前記第1絶縁樹脂の表面よりも凹んだ形状であり、
    前記第2配線基板の、前記半導体素子と接合する第2電極の表面は、前記第2絶縁樹脂の表面より凹んだ形状である請求項1または請求項2に記載の配線基板。
  6. 第1配線基板と、
    前記第1配線基板に接合され、前記第1配線基板より微細な配線が形成された第2配線基板を備え、
    前記第1配線基板との接合面に対向する前記第2配線基板の対向面に半導体素子が実装される配線基板であって、
    前記第2配線基板には、貯蔵弾性率の異なる少なくとも2種類の絶縁樹脂が含まれ、
    前記絶縁樹脂は、第1絶縁樹脂と第2絶縁樹脂を含み、
    25℃における貯蔵弾性率は前記第1絶縁樹脂の方が前記第2絶縁樹脂よりも大きく、
    200℃における貯蔵弾性率は前記第1絶縁樹脂よりも前記第2絶縁樹脂の方が大きいことを特徴とする配線基板。
  7. 第1配線基板と、
    前記第1配線基板と、前記第1配線基板に接合された前記第1配線基板より微細な配線が形成された第2配線基板とを備え、前記第2配線基板の前記第1配線基板との接合面の対向面に半導体素子が実装される配線基板の製造方法であって、
    支持体の一面上に剥離層を形成する工程と、
    前記剥離層の上部に前記半導体素子と接合する第2電極を形成する工程と、
    前記第2電極の上部に貯蔵弾性率の異なる少なくとも2種類の絶縁樹脂が含まれる絶縁樹脂層と配線層からなる多層配線層を形成する工程と、
    前記多層配線層の前記支持体と対向する側に前記第1配線基板と接合する第1電極を形成する工程と、を有する前記第2配線基板を形成する工程と、
    前記第1配線基板の一方の面に前記第2配線基板と接合する第3電極を形成し、前記第2配線基板と前記第1配線基板を、前記第1電極と前記第3電極とで接合する工程と、
    前記絶縁樹脂は、第1絶縁樹脂と第2絶縁樹脂を含み、前記支持体を前記剥離層により前記第2配線基板から剥離し、前記第2電極と前記第2絶縁樹脂を表面に露出させる工程と、
    前記第1配線基板と前記第2配線基板との間に第1封止樹脂を形成する工程と、
    前記第1封止樹脂を硬化させる工程と、
    前記第2配線基板と前記半導体素子を、前記第2電極と前記半導体素子の第4電極とで接合する工程と、
    前記第2配線基板と前記半導体素子との間に第2封止樹脂を形成する工程と、
    前記第2封止樹脂を硬化させる工程と、
    を含み、
    前記第2配線基板の、前記第1配線基板と接合する前記第1電極は、前記第2絶縁樹脂上に形成されており、
    前記第2配線基板に少なくとも含まれる前記第1絶縁樹脂と前記第2絶縁樹脂において、
    25℃における貯蔵弾性率は前記第1絶縁樹脂の方が前記第2絶縁樹脂よりも大きく、
    200℃における貯蔵弾性率は前記第1絶縁樹脂よりも前記第2絶縁樹脂の方が大きいことを特徴とする配線基板の製造方法。
  8. 前記第2配線基板の前記多層配線層を形成する工程において、
    前記第2電極の上部に前記第2絶縁樹脂と前記配線層を形成した後、前記第1絶縁樹脂を形成する請求項に記載の配線基板の製造方法。
  9. 前記第2配線基板と前記第1配線基板を、前記第1電極と前記第3電極とで接合する工程は、一括リフロー方式である請求項7または請求項8に記載の配線基板の製造方法。
  10. 前記第1配線基板と前記第2配線基板との間に前記第1封止樹脂を形成する工程は、キャピラリーフロー方式であり、
    前記第2配線基板と前記半導体素子との間に前記第2封止樹脂を形成する工程は、キャピラリーフロー方式である請求項7または請求項8に記載の配線基板の製造方法。
  11. 前記第1配線基板と前記第2配線基板との間に前記第1封止樹脂を形成する工程は、キャピラリーフロー方式であり、
    前記第2配線基板と前記半導体素子との間に前記第2封止樹脂を形成する工程は、
    前記第2封止樹脂はフィルム状の接続材料であり、
    前記半導体素子の第4電極を有する面に予め形成した前記第2封止樹脂を用いて、前記第2配線基板の第2電極と前記半導体素子の第4電極とを接合する工程と共に行われる請求項7または請求項8に記載の配線基板の製造方法。
  12. 第1配線基板と、
    前記第1配線基板と、前記第1配線基板に接合された前記第1配線基板より微細な配線が形成された第2配線基板とを備え、前記第2配線基板の前記第1配線基板との接合面の対向面に半導体素子が実装される配線基板の製造方法であって、
    支持体の一面上に剥離層を形成する工程と、
    前記剥離層の上部に前記半導体素子と接合する第2電極を形成する工程と、
    前記第2電極の上部に貯蔵弾性率の異なる少なくとも2種類の絶縁樹脂が含まれる絶縁樹脂層と配線層からなる多層配線層を形成する工程と、
    前記多層配線層の前記支持体と対向する側に前記第1配線基板と接合する第1電極を形成する工程と、を有する前記第2配線基板を形成する工程と、
    前記第1配線基板の一方の面に前記第2配線基板と接合する第3電極を形成し、前記第2配線基板と前記第1配線基板を、前記第1電極と前記第3電極とで接合する工程と、
    前記絶縁樹脂は、第1絶縁樹脂と第2絶縁樹脂を含み、前記支持体を前記剥離層により前記第2配線基板から剥離し、前記第2電極と前記第2絶縁樹脂を表面に露出させる工程と、
    前記第1配線基板と前記第2配線基板との間に第1封止樹脂を形成する工程と、
    前記第1封止樹脂を硬化させる工程と、
    前記第2配線基板と前記半導体素子を、前記第2電極と前記半導体素子の第4電極とで接合する工程と、
    前記第2配線基板と前記半導体素子との間に第2封止樹脂を形成する工程と、
    前記第2封止樹脂を硬化させる工程と、
    を含み、
    前記第2配線基板に少なくとも含まれる前記第1絶縁樹脂と前記第2絶縁樹脂において、
    25℃における貯蔵弾性率は前記第1絶縁樹脂の方が前記第2絶縁樹脂よりも大きく、
    200℃における貯蔵弾性率は前記第1絶縁樹脂よりも前記第2絶縁樹脂の方が大きいことを特徴とする配線基板の製造方法。
JP2020016294A 2020-02-03 2020-02-03 配線基板及び配線基板の製造方法 Active JP7528455B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020016294A JP7528455B2 (ja) 2020-02-03 2020-02-03 配線基板及び配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020016294A JP7528455B2 (ja) 2020-02-03 2020-02-03 配線基板及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2021125507A JP2021125507A (ja) 2021-08-30
JP7528455B2 true JP7528455B2 (ja) 2024-08-06

Family

ID=77460151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020016294A Active JP7528455B2 (ja) 2020-02-03 2020-02-03 配線基板及び配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP7528455B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7831654B2 (ja) * 2023-02-02 2026-03-17 Toppanホールディングス株式会社 インターポーザ、半導体パッケージ及びそれらの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146990A (ja) 2012-02-22 2012-08-02 Sumitomo Bakelite Co Ltd 多層回路基板、多層回路基板の製造方法および半導体装置
JP2013236105A (ja) 2008-07-23 2013-11-21 Nec Corp コアレス配線基板、半導体装置及びそれらの製造方法
JP2016139733A (ja) 2015-01-28 2016-08-04 凸版印刷株式会社 配線基板およびその製造方法
JP2016154195A (ja) 2015-02-20 2016-08-25 イビデン株式会社 多層配線板
WO2018047861A1 (ja) 2016-09-08 2018-03-15 凸版印刷株式会社 配線基板及び配線基板の製造方法
JP2020004926A (ja) 2018-07-02 2020-01-09 凸版印刷株式会社 配線基板及び配線基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013236105A (ja) 2008-07-23 2013-11-21 Nec Corp コアレス配線基板、半導体装置及びそれらの製造方法
JP2012146990A (ja) 2012-02-22 2012-08-02 Sumitomo Bakelite Co Ltd 多層回路基板、多層回路基板の製造方法および半導体装置
JP2016139733A (ja) 2015-01-28 2016-08-04 凸版印刷株式会社 配線基板およびその製造方法
JP2016154195A (ja) 2015-02-20 2016-08-25 イビデン株式会社 多層配線板
WO2018047861A1 (ja) 2016-09-08 2018-03-15 凸版印刷株式会社 配線基板及び配線基板の製造方法
JP2020004926A (ja) 2018-07-02 2020-01-09 凸版印刷株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
JP2021125507A (ja) 2021-08-30

Similar Documents

Publication Publication Date Title
US11974404B2 (en) Method of producing circuit boards
JPWO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
JP7497576B2 (ja) 配線基板及び配線基板の製造方法
JP7351107B2 (ja) 配線基板及び配線基板の製造方法
JP7516803B2 (ja) 半導体装置、及び半導体装置の製造方法
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
JP7650624B2 (ja) 配線基板及び配線基板の製造方法
JP7528455B2 (ja) 配線基板及び配線基板の製造方法
JP7740427B2 (ja) 配線基板および配線基板の製造方法
US12342473B2 (en) Wiring board and method of producing wiring board
JP7508879B2 (ja) 支持体付き配線基板、配線基板、及び半導体装置
JP2021114534A (ja) 配線基板および配線基板の製造方法
JP2020077696A (ja) 配線基板、及びそれを用いた半導体装置
JP2020161572A (ja) 配線基板及び配線基板の製造方法
JP7528578B2 (ja) 支持体付き基板ユニット、基板ユニット、半導体装置、および、支持体付き基板ユニットの製造方法
JP7512644B2 (ja) 配線基板及び配線基板の製造方法
JP7552102B2 (ja) 配線基板及び配線基板の製造方法
JP7703859B2 (ja) 支持体付き基板ユニット、基板ユニット、半導体装置、およびこれらの製造方法
JP2020191380A (ja) 配線基板の製造方法
JP2020191397A (ja) 複合配線基板及びその製造方法
JP2021197403A (ja) 多層配線基板及び多層配線基板の製造方法
JP2022015429A (ja) 多層配線基板及び多層配線基板の製造方法
JP2020194815A (ja) 配線基板、半導体装置及び配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240708

R150 Certificate of patent or registration of utility model

Ref document number: 7528455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150