JP7528481B2 - Semiconductor module and manufacturing method thereof - Google Patents
Semiconductor module and manufacturing method thereof Download PDFInfo
- Publication number
- JP7528481B2 JP7528481B2 JP2020047883A JP2020047883A JP7528481B2 JP 7528481 B2 JP7528481 B2 JP 7528481B2 JP 2020047883 A JP2020047883 A JP 2020047883A JP 2020047883 A JP2020047883 A JP 2020047883A JP 7528481 B2 JP7528481 B2 JP 7528481B2
- Authority
- JP
- Japan
- Prior art keywords
- external terminal
- bus bar
- terminal block
- sealing portion
- bent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、半導体モジュール及びその製造方法、特に、パワー半導体モジュール及びその製造方法に関する。 The present invention relates to a semiconductor module and a manufacturing method thereof, in particular, a power semiconductor module and a manufacturing method thereof.
パワー半導体モジュールは,効率的な電力変換を求められる分野で広く適用されている。例えば、近年注目を浴びている太陽光発電や風力発電などの再生可能エネルギー分野、ハイブリッド自動車や電気自動車などの車載分野、車両などの鉄道分野が挙げられる。 Power semiconductor modules are widely used in fields that require efficient power conversion. Examples include the renewable energy field, such as solar power generation and wind power generation, which have been attracting attention in recent years, the automotive field, such as hybrid cars and electric cars, and the railway field, such as vehicles.
これらパワー半導体モジュールには、スイッチング素子とダイオードが内蔵されており、パワー半導体素子にはSi(シリコン)半導体や、SiC(シリコンカーバイド)半導体などのワイドバンドギャップ半導体が用いられる。SiC半導体は、Si半導体に比べ高耐圧、高耐熱、低損失といった特徴があり、パワー半導体モジュールに用いることにより、装置の小型化や低損失化が可能となる。その際に、パワー半導体素子は、耐湿性、耐熱性、機械特性に優れたエポキシ樹脂を含む封止材で封止され、絶縁性、形状が担保できるため、ケースレス及び/又はベースレス構造とすることができる。 These power semiconductor modules have built-in switching elements and diodes, and wide band gap semiconductors such as Si (silicon) semiconductors and SiC (silicon carbide) semiconductors are used for the power semiconductor elements. SiC semiconductors have features such as higher voltage resistance, higher heat resistance, and lower loss than Si semiconductors, and their use in power semiconductor modules makes it possible to miniaturize the device and reduce loss. In this case, the power semiconductor elements are sealed with a sealant containing epoxy resin, which has excellent moisture resistance, heat resistance, and mechanical properties, and since the insulation and shape can be guaranteed, a caseless and/or baseless structure can be used.
しかし、ケースレス・ベースレス構造の場合、定格電流の大容量化でモジュールサイズが大きくなると、封止材による応力の問題や、内部樹脂未充填(ボイドなど)による絶縁性能低下の問題があり大容量化が難しいという問題があった。 However, with a caseless, baseless structure, when the module size increases to accommodate a larger rated current, there are problems with stress caused by the sealing material and reduced insulation performance due to internal resin not being filled (voids, etc.), making it difficult to increase capacity.
また、モジュールサイズを小さくし、モジュールあたりの電流容量を小さくしたユニットとし、複数ユニットをバスバーなどで接続することで大容量化は可能となるが、パワー半導体モジュールの高耐圧化には、絶縁距離を長くしなければならず、モジュール全体の小型化が難しいという問題があった。 In addition, it is possible to increase capacity by reducing the module size, making the unit with a smaller current capacity per module, and connecting multiple units with bus bars or the like. However, in order to increase the voltage resistance of a power semiconductor module, the insulation distance must be increased, making it difficult to reduce the size of the entire module.
上記問題を解決するために、ベースに封止材で封止された半導体ユニットを並べ、ユニット上面に凹部形状を形成し、ユニットの外部端子ピンと外部端子バスバーを接合し、接合部を樹脂で埋めることが提案されている(特許文献1)。接合方法として、はんだ接合、レーザー溶接等が提案されているが、凹部形状内で接合するには、はんだごてを入れにくい、レーザー光が入りにくいなどの課題があった。 To solve the above problem, it has been proposed to arrange semiconductor units sealed with a sealant on a base, form a recess on the top surface of the unit, join the external terminal pins of the unit to the external terminal bus bars, and fill the joints with resin (Patent Document 1). Solder joining and laser welding have been proposed as joining methods, but there are issues with joining within the recess, such as it being difficult to insert a soldering iron and laser light.
本発明は、上記問題点に鑑みてなされたものであり、外部端子ブロックと外部端子バスバーとの接続を簡便に行うことができ、かつ接続部の信頼性が高い半導体モジュール及びその製造方法を提供することを目的とする。 The present invention was made in consideration of the above problems, and aims to provide a semiconductor module and a manufacturing method thereof that allows easy connection between an external terminal block and an external terminal bus bar and has highly reliable connections.
本発明の一実施形態の半導体モジュールは、半導体素子を実装した積層基板と、
積層基板の実装面に立設された外部端子ブロックと、
外部端子ブロックに電気的に接続された外部端子バスバーと、
少なくとも積層基板、半導体素子及び外部端子ブロックを埋設する樹脂からなる第1の封止部と、を備え、
外部端子バスバーは、外部端子バスバーの本体部から屈曲して形成された接続部を有し、
外部端子ブロックは第1の封止部から露出する接続面を有し、
外部端子バスバーの上記接続部は、外部端子ブロックの上記接続面に超音波接合によって接合されている。
A semiconductor module according to an embodiment of the present invention includes a laminated substrate on which a semiconductor element is mounted,
an external terminal block provided on a mounting surface of the laminated board;
an external terminal bus bar electrically connected to the external terminal block;
a first sealing portion made of a resin in which at least the laminated substrate, the semiconductor element, and the external terminal block are embedded;
the external terminal bus bar has a connection portion formed by bending a main body portion of the external terminal bus bar,
the external terminal block has a connection surface exposed from the first sealing portion;
The connection portion of the external terminal bus bar is joined to the connection surface of the external terminal block by ultrasonic bonding.
本発明の他の実施形態の製造方法は、半導体素子を積層基板に実装する工程と、
積層基板の実装面に外部端子ブロックを立設する工程と、
少なくとも積層基板、半導体素子及び外部端子ブロックを樹脂によって埋設して第1の封止部を形成する工程と、
外部端子ブロックに外部端子バスバーを電気的に接続する工程と、を備え、
外部端子バスバーは、外部端子バスバーの本体部から屈曲して形成された接続部を有し、
第1の封止部を形成する工程は、外部端子ブロックが第1の封止部から接続面が露出するように第1の封止部を形成し、
上記接続する工程は、第1の封止部から露出する上記外部端子ブロックの上記接続面に外部端子バスバーを超音波接合で接合する。
A manufacturing method according to another embodiment of the present invention includes the steps of mounting a semiconductor element on a laminated substrate;
providing an external terminal block on a mounting surface of the laminated board;
a step of forming a first sealing portion by embedding at least the laminated substrate, the semiconductor element, and the external terminal block in a resin;
and electrically connecting the external terminal bus bars to the external terminal block.
the external terminal bus bar has a connection portion formed by bending a main body portion of the external terminal bus bar,
The step of forming the first sealing portion includes forming the first sealing portion such that a connection surface of the external terminal block is exposed from the first sealing portion;
The connecting step includes ultrasonically bonding an external terminal bus bar to the connection surface of the external terminal block exposed from the first sealing portion.
本発明に係る半導体モジュールによれば、外部端子ブロックと外部端子バスバーとの接続を簡便に行うことができ、かつ接続部の信頼性が高い半導体モジュール及びその製造方法を提供することができる。 The semiconductor module according to the present invention can easily connect the external terminal block and the external terminal bus bar, and can provide a semiconductor module and a manufacturing method thereof that have highly reliable connections.
以下に、図面を参照して、本発明の実施形態を説明する。これらを適宜改変し、組合せて適用することができる。また、以下の説明及び添付図面において、実質的に同一又は等価な部分には同一の参照符を付して説明する。なお、本発明は、以下に説明する実施の形態によって限定されるものではない。 The following describes embodiments of the present invention with reference to the drawings. These may be modified and combined as appropriate. In the following description and accompanying drawings, substantially the same or equivalent parts are denoted by the same reference numerals. Note that the present invention is not limited to the embodiments described below.
[第1の実施形態]
図1は、本発明の第1の実施形態に係るパワー半導体モジュール10の断面構造を示す概念図である。図1に示すように、パワー半導体素子1は、はんだ等の第1接合層3を介して、積層基板2上に実装されている。
[First embodiment]
1 is a conceptual diagram showing a cross-sectional structure of a
パワー半導体素子1の上面には、はんだ等の接合層(図示しない)を介して、インプラントピン5を備えたインプラント方式のプリント基板6が取り付けられている。また、積層基板2上面には、はんだ等の接合層(図示しない)を介して、外部端子ブロック4が立設されている。
An implant-type printed
積層基板2、半導体素子1、インプラントピン5及びプリント基板6は第1封止材からなる第1封止部8に埋設されている。なお、本明細書において、第1封止部8に埋設され、絶縁封止される部材を被封止部材と指称する。
The laminated
また、外部端子ブロック4は、第1封止部8に埋設されているが、その上面が第1封止部8から露出し、外部端子ブロック4の当該露出面は接続面4Aとなっている。第1封止部8は、平坦な表面(上面)を有している。なお、第1封止部8の上面は、外部端子ブロック4の露出部を除いて平坦であればよい。外部端子ブロック4の接続面4Aは、外部端子バスバー7と接合され、電気的な接続が取られている。
具体的には、第1封止部表面は、外部端子ブロックの先端部(露出部)と平坦であるか、外部端子ブロック先端が第1封止部表面より突出していてもよい。この場合は、図3に示すように、外部端子バスバーの接合面7Cの方が幅が広く(広い面積)てもよく、超音波接合する際に位置決めしやすく、接合面積を広くとることができる。なお、外部端子ブロックの突出量は1mmから5mmが好ましい。一方、第1封止部表面は、外部端子ブロックの先端部(露出部)より突出していて、外部端子ブロックの先端部は凹部となっていてもよい。この場合は、外部端子バスバーの接合面7Cは凹部に収まるので位置決めしやすいが、前者の場合より接合面積が小さくなる。なお、第1封止部8の突出量は1mmから5mmが好ましい。
The
Specifically, the first sealing portion surface may be flat with the tip (exposed portion) of the external terminal block, or the tip of the external terminal block may protrude from the first sealing portion surface. In this case, as shown in FIG. 3, the joining
積層基板2は、はんだ等の第2接合層11Aを介してベース11に接合されている。ケース・フタ12は、接着剤等(図示しない)を介してベース11上に実装される。ベース11及びケース・フタ12内に、少なくとも外部端子ブロック4と外部端子バスバー7の接合部を覆うように第2封止材からなる第2封止部9が設けられている。なお、ケース・フタ12は、4面の側壁部分からなるケース12Aとケース12Aの上部を覆うフタ12Bとからなる。そして、ベース11及びケース・フタ12は、上記被封止部材を埋設する第1封止部8及び第2封止部9をその中に収容している。
The laminated
なお、本明細書において、上面、下面とは、説明の目的で、図中の上下を指す相対的な用語であって、パワー半導体モジュールの使用態様等との関係で上下を限定するものではない。 In this specification, the terms "upper surface" and "lower surface" are relative terms referring to the top and bottom in the drawings for the purpose of explanation, and are not intended to limit the top and bottom in relation to the manner of use of the power semiconductor module, etc.
パワー半導体素子1は、IGBTあるいはダイオードチップ等のパワーチップであり、種々のSiデバイス、SiCデバイス、GaNデバイスなどを用いることができる。また、これらのデバイスを組み合わせて用いても良い。例えば、Si-IGBTとSiC-SBDを用いたハイブリッドモジュールなどを用いることができる。パワー半導体素子1の搭載数は、図示する形態に限定されるものではなく、複数搭載することもできる。
The
積層基板2は、絶縁基板22とその一方の面(下面又は底面)に形成される第2導電性板21と、他方の面に形成される第1導電性板23とから構成されている。絶縁基板22としては、電気絶縁性、熱伝導性に優れた材料を用いることができる。
The laminated
絶縁基板22の材料としては、例えば、Al2O3、AlN、SiN、熱伝導性に優れた樹脂などが挙げられる。特に高耐圧用途では、電気絶縁性と熱伝導率を両立した材料が好ましく、AlN、SiNを用いることができるが、これらには限定されない。
Examples of materials for the insulating
第2導電性板21、第1導電性板23としては、加工性の優れているCu、Alなどの金属材料を用いることができる。また、防錆などの目的で、Niメッキなどの処理を行ったCu、Alであっても良い。絶縁基板22上に導電性板21、23を配設する方法としては、直接接合法(Direct Copper Bonding法)もしくは、ろう材接合法(Active Metal Brazing法)が挙げられる。
The second
第1接合層3は、鉛フリーはんだを用いて形成することができる。例えば、Sn-Ag-Cu系、Sn-Sb系、Sn-Sb-Ag系、Sn-Cu系、Sn-Sb-Ag-Cu系、Sn-Cu-Ni系、Sn-Ag系などを用いることができるが、これらには限定されない。 The first bonding layer 3 can be formed using lead-free solder. For example, Sn-Ag-Cu based, Sn-Sb based, Sn-Sb-Ag based, Sn-Cu based, Sn-Sb-Ag-Cu based, Sn-Cu-Ni based, Sn-Ag based, etc. can be used, but are not limited to these.
プリント基板6(配線基板)は、素子と素子、素子と外部端子とを電気的に接続する役目を有し、ポリイミドフィルム基板やエポキシフィルム基板にCu、Alなどの導電層が形成されているものを用いることができる。インプラントピン6としては、銅を用いた銅ピンを用いることができる。プリント基板7の導電層も、インプラントピン5も、Cu又はAlに、防錆などの目的でNiめっきなどの処理を施したものであってもよい。もしくは、接合の目的でSnめっきなどの処理を施したものであってもよい。
The printed circuit board 6 (wiring board) serves to electrically connect elements to elements and elements to external terminals, and may be a polyimide film board or an epoxy film board with a conductive layer of Cu, Al, or the like formed thereon. The
このプリント基板6とインプラントピン5は、複数のパワー半導体素子1が設けられる場合にはパワー半導体素子1同士を電気的に接続する。あるいは、プリント基板6とインプラントピン5は、パワー半導体素子1と積層基板2の間を電気的に接続する。インプラントピン5と積層基板2もしくはパワー半導体素子1とは、上述のはんだ第1接合層3により接合することができる。なお、インプラントピン5の代わりにリードフレームを用いても良い。
When multiple
積層基板2上から、上述の第1接合層3により接合した外部端子ブロック4を第1封止部8の表面もしくは外部にまで引き出すことにより、外部接続端子バスバー7と接続することができる。
The external
外部端子ブロック4の材質は特に限定するものではないが、後述する外部端子バスバー7と同一材料であることが好ましい。導電性の優れているCu又はAlなどの金属材料を用いることができる。
The material of the external
外部端子ブロック4と積層基板2との接合は、特に限定するものではないが、パワー半導体素子1を接合する第1接合層3と同じ材料を用いることができる。また、接合方法も、パワー半導体素子1を接合する工程で接合することができる。また、外部端子ブロック4は積層基板2の第1導電性板23に設けた凹部に嵌合されても良い。
The bonding between the external
外部端子ブロック4の形状は、角柱状又は円柱状を有することが好ましい。角柱状の場合には、角部(接合面以外の側面の角部)があると後述する第1封止部8で封止した後に、角部に応力が集中してしまうため、丸み面取り(半径R)されていることが好ましい。この場合、特に半径Rについては、限定するものではないが、R=0.2以上であることが好ましい。
The shape of the external
外部端子ブロック4の長さ(すなわち、第1導電性板23の上面からの高さ)としては、第1封止部8で封止した際に、外部端子ブロック4の上面(すなわち、接続面)が第1封止部8の表面から露出していればよい。また、外部端子ブロック4の大きさ(すなわち、側面の幅)についても、後述する外部端子バスバー7との接合エリアや、電流定格に応じて定められていればよく、特に限定するものではない。
The length of the external terminal block 4 (i.e., the height from the top surface of the first conductive plate 23) is sufficient if the top surface (i.e., the connection surface) of the external
第1封止部8は、エポキシ樹脂主剤と、硬化剤とを含み、任意選択的に無機充填材やその他の添加剤を含んでもよいエポキシ樹脂組成物により形成することができる。エポキシ樹脂主剤としては、脂肪族エポキシ、または脂環式エポキシを用いることができる。または、マレイミド樹脂、シアネート樹脂を用いることができ、エポキシ樹脂と含め二種類以上混合して用いてもよい。これらの封止材により、絶縁性とともに、線膨張係数を調整するとともに、モジュールの剛性を高め(高いヤング率)、割れを防止することができる。
The
第1封止部8で封止されたパワー半導体ユニット(以下、単にユニットとも称する。図1中、破線で示す)は、第2接合層11Aを介して、ベース11上に実装される。第2接合層11Aは、熱伝導性や接着性に優れていれば特に問題なく、はんだ、シート状接着材等で接合することができる。ベース11の材質としては、特に限定されないが、AlSiC、MgSiC、Cuなどの材料を用いることができる。厚みは、材質にもよるが、2mm以上~5mm以下の範囲が好ましい。なお、ベース11は冷却器(図示せず)に接続されてもよい。また、ユニットは第2接合層11Aを介して直接に冷却器に接続されても良い。なお、第1封止部8で樹脂封止しパワーユニッ半導体ユニットとすることで、個々のユニットを電気特性試験できるので、不良のユニットを搭載せず、ユニットの特性を合わせて搭載した半導体モジュールとすることができる利点がある。また、ユニット自体は小型化できるので、熱応力を抑制することができる。第2封止部は、剛性を高めるよりも、絶縁性に優れたシリコーン樹脂などの材料を用いることができ、半導体モジュール全体としてみると、熱応力を低減することができる。
The power semiconductor unit (hereinafter, simply referred to as the unit; shown by the dashed line in FIG. 1) sealed with the
さらに本実施形態では、第2封止部によって後述するケース12A内にパワー半導体ユニットを埋設するため、ユニット上面に凹部形状を形成する必要がなくフラット形状とすることができる。複雑な形状の場合、金型のコストアップにつながってしまうが、フラット形状の場合、安価に金型を作成することができる。
Furthermore, in this embodiment, the power semiconductor unit is embedded in the
ケース・フタ12は、絶縁性に優れた樹脂等で形成されていればよく、例えばPPS(ポリフェニレンサルファイド)等がよく用いられる。
The
外部端子バスバー7は、各電子部品や配線に電流を供給するための電気配線部材の母線で、導電性の接続部材である。外部端子バスバー7は、例えば板状の接続部材であり、積層基板20に略平行に保持されていることが好ましい。
The external
外部端子バスバー7としては、外部端子ブロック4と同一材料であることが好ましく、導電性の優れているCu、Alなどの金属材料を用いることができる。なお、外部端子ブロック4及び外部端子バスバー7が銅(Cu)であると、Cu-Cu界面が形成されるので、特に、好ましい。
The external
また、防錆などの目的で、Niめっき又はNi合金めっきなどの処理を行った方が好ましいが、その場合、外部端子ブロック4と接合するエリアにはめっきはされていないことが好ましい。特に限定するわけではないが、外部端子バスバー7の厚さは0.8mm~1.5mm程度が好ましい。なお、外部端子バスバー7の母材がCuであり、適度の厚さ、具体的には、めっき膜厚が1μmから10μmでNi又はNi合金めっきされていれば、超音波接合によって、Cu-Cu界面が形成される。
It is also preferable to perform a treatment such as Ni plating or Ni alloy plating for the purpose of rust prevention, but in that case, it is preferable that the area to be joined to the external
本実施形態における、外部端子バスバー7の構成及び外部端子バスバー7と外部端子ブロック4との接合について以下に詳細に説明する。外部端子バスバー7は、外部端子ブロック4の接続面に対応した接続部を有している。外部端子ブロック4が複数設けられる場合には、外部端子バスバー7は、当該複数の外部端子ブロック4に対応した接続部を有している。
The configuration of the external
図2は、外部端子バスバー7の構成を模式的に示す断面図である。外部端子バスバー7は、板状の金属をU字形状に折り曲げた構成を有している。より詳細には、外部端子バスバー7は、本体部7Aと、本体部7Aから屈曲して形成された接続部7Bとを有している。図3は、外部端子バスバー7の接続部7Bと外部端子ブロック4との接合部を拡大して示す断面図である。
Figure 2 is a cross-sectional view showing a schematic configuration of the external
より詳細には、図3に示すように、接続部7Bは、本体部7Aから屈曲した第1屈曲部7B1と、第1屈曲部7B1からさらに屈曲した第2屈曲部7B2とからなる。第2屈曲部7B2は、本体部7Aに平行であるように形成されている。接続部7Bは、外部端子ブロック4の接続面4Aに接合される接合面7Cを有している。また、本体部7Aの厚さをTAとし、本体部7Aに対する接続部7Bの深さ(すなわち、第2屈曲部7B2の深さ)をDとすると、D>TAであることが好ましい。
More specifically, as shown in FIG. 3, the
外部端子ブロック4と外部端子バスバー7との接合方法として、超音波端子接合(以下、単に超音波接合ともいう)を用いることができる。接合面同志が超音波振動によって互いに擦れ合い、接合面にあった酸化皮膜や吸着ガスなどの表面層の不純物を飛散させ、接合面に清浄な活性化した清浄な金属面が露出することができ、さらに加圧によって塑性変形することにより固相状態で接合することができる。つまり、各材料を原子間隔まで近づけることにより原子間の結合力を使うことによって接合することできる。また、外部端子バスバー7の接続部7Bで塑性変形し易く、均一に接合できる。
Ultrasonic terminal bonding (hereinafter simply referred to as ultrasonic bonding) can be used as a method for bonding the external
超音波接合の条件は、例えば、加圧力を100N以上500N以下、周波数を19kHz以上21kHz以下、接合時間を300ms以上700ms以下に設定可能である。 The ultrasonic bonding conditions can be set, for example, as follows: pressure between 100 N and 500 N, frequency between 19 kHz and 21 kHz, and bonding time between 300 ms and 700 ms.
超音波ホーン(図示しない)は特に限定するものではないが、外部端子バスバー7が厚いため、広いピッチのホーンパターンが好ましい。その方が、接合部の面圧を上昇させることができ、接合起点を作りやすい。
The ultrasonic horn (not shown) is not particularly limited, but because the external
はんだ接合の場合、はんだと外部端子バスバー7などと線膨張係数が異なるため、熱サイクル時の接合部にかかる熱応力による負荷が大きくなってしまう。本発明では、線膨張係数が同じ材料を用いているので、接合部に熱サイクル時の熱応力の負荷を小さくできるため、信頼性が向上する。
In the case of solder joints, the linear expansion coefficients of the solder and the external
なお、超音波接合前における、本体部7Aの厚さをTAとし、接続部7Bの厚さ(すなわち、第2屈曲部7B2の厚さ)をTBとしたとき、TA<TB、TB/3<TA<2×TB/3であることが好ましい。
When the thickness of the
なお、このように厚さを変えるには切削加工によっても良いし、プレス加工によっても可能である。また、第1屈曲部7B1は、第2屈曲部7B2の側は厚く、本体部7A側は薄くなっていてもよい。具体的には、第1屈曲部7B1は、第2屈曲部7B2との接続部側の厚さは第2屈曲部の厚さ程度に厚く、本体部7Aとの接続部側に行くにしたがって薄くなり、本体部7Aと接続する箇所の厚さは本体部7Aの厚さとなってもよい。このような板厚にすると、応力緩和効果がある。
The thickness can be changed in this way by cutting or pressing. The first bent portion 7B1 may be thick on the side of the second bent portion 7B2 and thin on the side of the
具体的には、外部端子ブロック4と外部端子バスバー7とを接合し、半導体モジュールにし、通電し稼働させると、素子が発熱し、モジュールの各部で熱応力を生じる。その際、外部端子バスバー7にも熱応力が働き、接合部に引張応力が働く。このような場合にも、外部端子バスバー7が上記の範囲内であると、本体部7Aが変形し接合部に働く熱応力を緩和することができる。また、超音波接合する際に外部端子バスバー7に加わる外部応力も、本体部7Aが変形することにより、接合部に加わる外部応力を緩和することができる。そのため、パワーサイクル試験などの長期信頼性も向上した。
Specifically, when the external
また、第1屈曲部7B1と第2屈曲部7B2のなす角(θ)は100度から150度が好ましく、105度から135度がより好ましい。この範囲にすることで、接合強度が向上することがわかった。これは、超音波接合の加圧によって塑性変形しやすくなるからではないかと考えられる。また、上述のように熱応力や外部応力を緩和するため長期信頼性も向上する。 The angle (θ) between the first bent portion 7B1 and the second bent portion 7B2 is preferably 100 degrees to 150 degrees, and more preferably 105 degrees to 135 degrees. It has been found that by setting the angle in this range, the bonding strength is improved. This is thought to be because the pressure applied during ultrasonic bonding makes it easier for plastic deformation to occur. In addition, as mentioned above, long-term reliability is improved by mitigating thermal stress and external stress.
本実施形態においては、外部端子ブロック4と外部端子バスバー7との接合部を覆う第2封止部9が設けられている。第2封止部9としては、外部端子ブロック4と外部端子バスバー7との接合部を覆うことができればよく、例えば封止樹脂やシリコーンゲルなどを用いることができる。
In this embodiment, a
本実施形態では、パワー半導体ユニット(第1封止部8で封止された部分をいう。)の上面がフラット形状のため接合部を第2封止部9で覆うことによって、外部端子ブロック4同士や外部端子ブロック4と導電性板23との絶縁距離を気にすることなくパワー半導体ユニットを形成できる。特に、高耐圧のためには絶縁距離を長くする必要がでてくるため、従来技術においてはパワー半導体ユニットも大きくしなければならないが、本実施形態によればコンパクトにすることができる。
In this embodiment, because the top surface of the power semiconductor unit (referring to the portion sealed with the first sealing portion 8) is flat, the joints are covered with the
以下に、本発明の実施例を挙げて、本発明をより詳細に説明する。しかし、本発明は、以下の実施例の範囲に限定されるものではない。 The present invention will be described in more detail below with reference to examples. However, the present invention is not limited to the scope of the following examples.
<実施例1>
以下に評価用のパワー半導体モジュール10を作製した。積層基板2としては、導電性板の厚さが0.3mm、絶縁基板の厚さが0.32mmのデンカSINプレート(デンカ製、額縁長1.0mm)を用いた。
Example 1
The
積層基板2上に、はんだ3及びパワー半導体素子1、はんだ及びインプラントピン5、銅(Cu)製の外部端子ブロック4(幅3mm×5mm、高さ5mm)、プリント基板6を、N2リフロー炉ではんだ接合を行い、配設した。次にこれら被封止部材を金型にセットした。
The solder 3 and
次に、脂肪族エポキシ樹脂主剤:jER630(三菱化学製)、硬化剤:jERキュア113(三菱化学製)、無機充填剤:エクセリカ 平均粒径数μm~数十μm(トクヤマ)を、質量比10:5:3で混合した後、真空脱泡を行い、金型に注入した。これを、100℃で1時間の一次硬化後、150℃で3時間の二次硬化を行い、表面がフラット形状で外部端子ブロックの接続部が表面に露出しているパワー半導体ユニットを得た。 Next, aliphatic epoxy resin base: jER630 (Mitsubishi Chemical), hardener: jER Cure 113 (Mitsubishi Chemical), inorganic filler: Exelica (average particle size: several μm to several tens of μm) (Tokuyama) were mixed in a mass ratio of 10:5:3, then vacuum degassed and poured into a mold. This was first cured at 100°C for 1 hour, and then secondarily cured at 150°C for 3 hours, resulting in a power semiconductor unit with a flat surface and the connection part of the external terminal block exposed on the surface.
続いて、得られたパワー半導体ユニットを、厚さ5mmのAlSiCベース(デンカ製)11に、はんだで接合した。外部端子ブロック4と外部端子バスバー7を超音波接合で接合した。
Then, the obtained power semiconductor unit was soldered to a 5 mm thick AlSiC base (manufactured by Denka) 11. The external
続いて、接着剤でケース12Aをベース11に接着した。次に、ケース12A内に挿入されたパワー半導体ユニットとケース12Aとの隙間及びパワー半導体ユニットの上部にシリコーンゲル(TSE3051SK、モメンティブ・パフォーマンス・マテリアルズ・ジャパン製)を充填し、脱泡した後、100℃、1時間の加熱を行い、硬化することによってパワー半導体ユニットを封止した。
Then, the
すなわち、当該シリコーンゲルの硬化によって第2封止部9が形成された。第2封止部9は、外部端子ブロック4と外部端子バスバー7の接合部を埋設するように形成された。そして、最後にフタ12Bをしてパワー半導体モジュール10を作製した。
That is, the
<実施例2>
外部端子ブロック4と外部端子バスバー7を超音波接合によって接合してから、ベース11と接合したこと以外は、実施例1と同様にパワー半導体モジュール10を作製した。
Example 2
The
<比較例1>
外部端子ブロック4と外部端子バスバー7との接合をはんだ接合で行ったこと以外は、実施例1と同様にして、比較例1のパワー半導体モジュールを得た。
<Comparative Example 1>
A power semiconductor module of Comparative Example 1 was obtained in the same manner as in Example 1, except that the external
[評価]
実施例1~2のパワー半導体モジュール10、比較例1のパワー半導体モジュールに対して、熱サイクル試験を実施した。熱サイクル試験は、-40℃~125℃の温度サイクルを行い、500サイクル後に取り出し、外部端子ブロック4と外部端子バスバー7の取り付け部の接触抵抗の上昇度合い(すなわち、0サイクルを基準としたときの上昇率)を確認した。その評価結果を表1に示す。
[evaluation]
A thermal cycle test was carried out on the
熱サイクル評価では、実施例1~2のパワー半導体モジュール10ともに、接触抵抗の上昇度合いが5%以下であり特に問題はなかった。比較例1のパワー半導体モジュールでは、10%と接触抵抗の上昇度合いが大きかったが、これは、ブロック/バスバーの接合工程において、はんだ接合で行っているため、熱応力によって接合部が疲労したためと考えられる。
[改変例]
図4は、上記実施形態の第1の改変例であり、外部端子バスバー7の接続部7Bを示す断面図である。外部端子バスバー7は、本体部7Aから屈曲して形成された第1屈曲部7B1と第2屈曲部7B2とからなるが、接続部7Bは、第2屈曲部7B2から屈曲し、第1屈曲部7B1よりも短い屈曲部7B3が第2屈曲部7B2の端部に形成されて終端している。従って、外部端子バスバー7の、例えば終端部7E(図2参照)に適用することによって、外部端子ブロック4と外部端子バスバー7との接合部の熱応力による疲労を低減することができ、信頼性の高い半導体モジュールを得ることができる。
In the thermal cycle evaluation, the degree of increase in contact resistance was 5% or less, which was not particularly problematic, for both the
[Modification example]
4 is a cross-sectional view showing a
また、図5は、上記実施形態の第2の改変例であり、外部端子バスバー7の接続部7Bを示す断面図である。外部端子バスバー7は、本体部7Aから屈曲して形成された第1屈曲部7B1と第2屈曲部7B2とからなり、接続部7Bは、第2屈曲部7B2で終端している。従って、外部端子バスバー7の、例えば終端部7E(図2参照)に適用することによって、外部端子ブロック4と外部端子バスバー7との接合部の熱応力による疲労を低減することができ、信頼性の高い半導体モジュールを得ることができる。
Figure 5 is a cross-sectional view showing the
本発明の実施形態によれば、パワー半導体ユニットの外部端子ブロック4と外部端子バスバー7の接合を簡便に行うことができ、信頼性の高いパワー半導体モジュールを提供することができる。なお、上記においては、パワー半導体素子を搭載したパワー半導体モジュールについて説明したが、一般の半導体素子を搭載した半導体モジュールについても適用することができる。
According to an embodiment of the present invention, the external
1 半導体素子
2 積層基板
21 第2導電性板
22 絶縁基板
23 第1導電性板
3 第1接合層
4 外部端子ブロック
5 インプラントピン
6 プリント基板
7 外部端子バスバー
8 第1封止部
9 第2封止部
10 半導体モジュール
11 ベース
11A 第2接合層
12A ケース
12B フタ
REFERENCE SIGNS
Claims (7)
前記積層基板の実装面に立設された外部端子ブロックと、
前記外部端子ブロックに電気的に接続された外部端子バスバーと、
少なくとも前記積層基板、前記半導体素子及び前記外部端子ブロックを埋設する樹脂からなる第1の封止部と、を備え、
前記外部端子バスバーは、前記外部端子バスバーの本体部から屈曲して形成された接続部を有し、
前記外部端子ブロックは前記第1の封止部から露出する接続面を有し、
前記接続部は、前記本体部から屈曲した第1屈曲部と、前記第1屈曲部からさらに屈曲した前記本体部と平行である第2屈曲部とからなり、
前記第2屈曲部は、前記接続面に接合される接合面を有する、半導体モジュール。 A laminated substrate on which a semiconductor element is mounted;
an external terminal block provided upright on a mounting surface of the laminated substrate;
an external terminal bus bar electrically connected to the external terminal block;
a first sealing portion made of a resin in which at least the laminated substrate, the semiconductor element, and the external terminal block are embedded;
the external terminal bus bar has a connection portion formed by bending a main body portion of the external terminal bus bar,
the external terminal block has a connection surface exposed from the first sealing portion,
the connection portion includes a first bent portion bent from the main body portion and a second bent portion bent further from the first bent portion and parallel to the main body portion,
The second bent portion has a joining surface that is joined to the connection surface.
前記積層基板の実装面に外部端子ブロックを立設する工程と、
少なくとも前記積層基板、前記半導体素子及び前記外部端子ブロックを樹脂によって埋設して第1の封止部を形成する工程と、
前記外部端子ブロックに外部端子バスバーを電気的に接続する工程と、を備え、
前記外部端子バスバーは、前記外部端子バスバーの本体部から屈曲して形成された接続部を有し、
前記接続部は、前記本体部から屈曲した第1屈曲部と、前記第1屈曲部からさらに屈曲した前記本体部と平行である第2屈曲部とからなり、
前記第1の封止部を形成する工程は、前記外部端子ブロックが前記第1の封止部から接続面が露出するように前記第1の封止部を形成し、
前記接続する工程は、前記第1の封止部から露出する前記外部端子ブロックの前記接続面に前記第2屈曲部が有する接合面を超音波接合で接合する、半導体モジュールの製造方法。 Mounting a semiconductor element on a laminated substrate;
providing an external terminal block on a mounting surface of the laminated substrate;
a step of forming a first sealing portion by embedding at least the laminated substrate, the semiconductor element, and the external terminal block in a resin;
and electrically connecting an external terminal bus bar to the external terminal block.
the external terminal bus bar has a connection portion formed by bending a main body portion of the external terminal bus bar,
the connection portion includes a first bent portion bent from the main body portion and a second bent portion bent further from the first bent portion and parallel to the main body portion,
The step of forming the first sealing portion includes forming the first sealing portion such that a connection surface of the external terminal block is exposed from the first sealing portion;
A method for manufacturing a semiconductor module, wherein the connecting step includes ultrasonically bonding a bonding surface of the second bent portion to the connection surface of the external terminal block exposed from the first sealing portion.
7. The method for manufacturing a semiconductor module according to claim 6, further comprising the step of forming a second sealing portion by embedding a joint portion between the external terminal bus bar and the external terminal block, and the step of forming the first sealing portion forms the first sealing portion so that an upper surface thereof is flat.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020047883A JP7528481B2 (en) | 2020-03-18 | 2020-03-18 | Semiconductor module and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020047883A JP7528481B2 (en) | 2020-03-18 | 2020-03-18 | Semiconductor module and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021150450A JP2021150450A (en) | 2021-09-27 |
| JP7528481B2 true JP7528481B2 (en) | 2024-08-06 |
Family
ID=77849384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020047883A Active JP7528481B2 (en) | 2020-03-18 | 2020-03-18 | Semiconductor module and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7528481B2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278913A (en) | 2005-03-30 | 2006-10-12 | Toyota Motor Corp | Circuit device and manufacturing method thereof |
| JP2012089548A (en) | 2010-10-15 | 2012-05-10 | Toyota Motor Corp | Joining structure and joining method of wire bond |
| JP2014146845A (en) | 2014-05-20 | 2014-08-14 | Mitsubishi Electric Corp | Power semiconductor device |
| JP2018029141A (en) | 2016-08-18 | 2018-02-22 | 富士電機株式会社 | Semiconductor device and semiconductor device manufacturing method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5124864U (en) * | 1974-08-15 | 1976-02-24 |
-
2020
- 2020-03-18 JP JP2020047883A patent/JP7528481B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278913A (en) | 2005-03-30 | 2006-10-12 | Toyota Motor Corp | Circuit device and manufacturing method thereof |
| JP2012089548A (en) | 2010-10-15 | 2012-05-10 | Toyota Motor Corp | Joining structure and joining method of wire bond |
| JP2014146845A (en) | 2014-05-20 | 2014-08-14 | Mitsubishi Electric Corp | Power semiconductor device |
| JP2018029141A (en) | 2016-08-18 | 2018-02-22 | 富士電機株式会社 | Semiconductor device and semiconductor device manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021150450A (en) | 2021-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7439485B2 (en) | semiconductor module | |
| CN110574159B (en) | Power module, power conversion device, and method for manufacturing power module | |
| JP4569473B2 (en) | Resin-encapsulated power semiconductor module | |
| CN100555627C (en) | Power semiconductor modular | |
| CN100539308C (en) | electronic device | |
| WO2020050325A1 (en) | Power semiconductor device, method of manufacturing same, and power conversion device | |
| JP7026451B2 (en) | Power semiconductor modules, their manufacturing methods, and power converters | |
| CN102136472B (en) | Semiconductor apparatus module | |
| US20060138532A1 (en) | Semiconductor device and manufacturing method of the same | |
| JP6945418B2 (en) | Semiconductor devices and manufacturing methods for semiconductor devices | |
| JP7454129B2 (en) | semiconductor equipment | |
| CN101714545A (en) | Semiconductor device | |
| US10256169B2 (en) | Semiconductor device | |
| JP2012204366A (en) | Semiconductor device | |
| WO2019216161A1 (en) | Power semiconductor module, method for producing same and electric power converter | |
| JP7501145B2 (en) | Semiconductor module and manufacturing method thereof | |
| JP2007157863A (en) | Power semiconductor device and manufacturing method thereof | |
| JP2011204968A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| CN102054826A (en) | Novel baseplate-free power module | |
| JP7528481B2 (en) | Semiconductor module and manufacturing method thereof | |
| KR102371636B1 (en) | Method for fabricating semiconductor having double-sided substrate | |
| JP2022038019A (en) | Semiconductor device, manufacturing method of semiconductor device, and power converter | |
| CN119725287A (en) | Semiconductor Modules | |
| CN119965184A (en) | Semiconductor module and method for manufacturing semiconductor module | |
| CN214797378U (en) | Novel high-reliability high-power module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231124 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20231127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231128 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20231208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240312 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240530 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20240607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240625 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240708 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7528481 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |