JP7528779B2 - スイッチング制御回路、電源回路 - Google Patents
スイッチング制御回路、電源回路 Download PDFInfo
- Publication number
- JP7528779B2 JP7528779B2 JP2020214663A JP2020214663A JP7528779B2 JP 7528779 B2 JP7528779 B2 JP 7528779B2 JP 2020214663 A JP2020214663 A JP 2020214663A JP 2020214663 A JP2020214663 A JP 2020214663A JP 7528779 B2 JP7528779 B2 JP 7528779B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- switching control
- control circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from DC input or output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from DC input or output
- H02M1/15—Arrangements for reducing ripples from DC input or output using active elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/157—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0009—Devices or circuits for detecting current in a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/007—Plural converter units in cascade
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
- H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
- H02M7/06—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Description
本発明は、スイッチング制御回路、及び電源回路に関する。
トランジスタがスイッチングされることにより交流電圧から直流電圧を生成する電源回路がある（例えば、特許文献１～４）。
ところで、一般的なスイッチング制御回路は、出力電圧を目的レベルとするよう、出力電圧に応じてトランジスタをスイッチングする。このようなスイッチング制御回路を用いた場合、交流電圧の周波数に起因するリップル成分が出力電圧に現れることがある。
本発明は、上記のような従来の問題に鑑みてなされたものであって、その目的は、出力電圧のリップル成分を低減できるスイッチング制御回路を提供することにある。
前述した課題を解決する本発明にかかるスイッチング制御回路は、交流電圧に応じた整流電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流を制御するトランジスタとを備え、前記交流電圧から目的レベルの出力電圧を生成する電源回路の前記トランジスタのスイッチングを制御するスイッチング制御回路であって、前記出力電圧に応じた前記交流電圧の２倍の周波数で変動するリップル成分を含む第１電圧が順次入力され、入力された前記第１電圧より所定期間前の前記第１電圧を第２電圧として出力する出力回路と、前記第１電圧に含まれる前記リップル成分を除去すべく、前記交流電圧の２倍の周波数で変動する前記第２電圧に応じた値に基づいて、前記第１電圧を処理する処理回路と、前記処理回路の処理結果に基づいて、前記トランジスタを駆動する駆動信号を出力する駆動信号出力回路と、を備える。
前述した課題を解決する本発明にかかる電源回路は、交流電圧から目的レベルの出力電圧を生成する電源回路であって、前記交流電圧に応じた整流電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流を制御するトランジスタと、前記トランジスタのスイッチングを制御するスイッチング制御回路と、を備え、前記スイッチング制御回路は、前記出力電圧に応じた前記交流電圧の２倍の周波数で変動するリップル成分を含む第１電圧が順次入力され、入力された前記第１電圧より所定期間前の前記第１電圧を第２電圧として出力する出力回路と、前記第１電圧に含まれる前記リップル成分を除去すべく、前記交流電圧の２倍の周波数で変動する前記第２電圧に応じた値に基づいて、前記第１電圧を処理する処理回路と、前記処理回路の処理結果に基づいて、前記トランジスタを駆動する駆動信号を出力する駆動信号出力回路と、を備える。
本発明によれば、出力電圧のリップル成分の影響を低減できるスイッチング制御回路を提供することができる。
本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。
＝＝＝＝＝本実施形態＝＝＝＝＝
図１は、本発明の一実施形態であるＡＣ－ＤＣコンバータ１０の構成の一例を示す図である。ＡＣ－ＤＣコンバータ１０は、商用電源の交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔを生成する昇圧チョッパー型の電源回路である。なお、ＡＣ－ＤＣコンバータ１０は、負荷１１に出力電圧Ｖｏｕｔを印加して電力を供給し、電流Ｉｌｏａｄを流す。
＝＝＝＝＝本実施形態＝＝＝＝＝
図１は、本発明の一実施形態であるＡＣ－ＤＣコンバータ１０の構成の一例を示す図である。ＡＣ－ＤＣコンバータ１０は、商用電源の交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔを生成する昇圧チョッパー型の電源回路である。なお、ＡＣ－ＤＣコンバータ１０は、負荷１１に出力電圧Ｖｏｕｔを印加して電力を供給し、電流Ｉｌｏａｄを流す。
ＡＣ－ＤＣコンバータ１０は、全波整流回路２０、コンデンサ２１，２７、インダクタ２２、ＮＭＯＳトランジスタ２３、抵抗２４，２８～３１、力率改善ＩＣ２５、及びダイオード２６を含んで構成される。
全波整流回路２０は、入力される所定の交流電圧Ｖａｃを全波整流し、入力電圧Ｖｒｅｃとして、コンデンサ２１及びインダクタ２２に印加する。なお、交流電圧Ｖａｃは、例えば、実効値が１４０～２４０Ｖ、周波数が５０～６０Ｈｚの電圧である。なお、以下、本実施形態では、基本的に電圧は基準点（図１中のＧＮＤ）に対する電位差であるが、交流電圧Ｖａｃは、端子間電圧を示す。
コンデンサ２１は、入力電圧Ｖｒｅｃを平滑化し、コンデンサ２７は、インダクタ２２、ＮＭＯＳトランジスタ２３、及びダイオード２６とともに昇圧チョッパー回路を構成する。このため、コンデンサ２７の充電電圧が直流の出力電圧Ｖｏｕｔとなる。なお、ダイオード２６に流れる電流を電流Ｉｄとし、コンデンサ２７に流れる電流を電流Ｉｃとする。
ＮＭＯＳトランジスタ２３は、ＡＣ－ＤＣコンバータ１０の負荷１１への電力を制御するためのスイッチング素子である。なお、本実施形態では、ＮＭＯＳトランジスタ２３は、Ｎ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタであることとしたが、例えば、バイポーラトランジスタ等であっても良い。また、ＮＭＯＳトランジスタ２３のゲート電極は、力率改善ＩＣ２５の端子ＯＵＴに接続されている。
抵抗２４は、ＮＭＯＳトランジスタ２３がオンする際に、インダクタ２２に流れるインダクタ電流ＩＬを検出するための抵抗であり、一端は、ＮＭＯＳトランジスタ２３のソース電極に接続され、他端は、力率改善ＩＣ２５の端子ＣＳに接続される。
力率改善ＩＣ２５は、ＡＣ－ＤＣコンバータ１０の力率を改善しつつ、出力電圧Ｖｏｕｔのレベルが目的レベル（例えば、４００Ｖ）となるよう、ＮＭＯＳトランジスタ２３のスイッチングを制御する集積回路である。具体的には、力率改善ＩＣ２５は、インダクタ電流ＩＬ、及び出力電圧Ｖｏｕｔに基づいて、ＮＭＯＳトランジスタ２３を駆動する。力率改善ＩＣ２５の詳細については後述するが、力率改善ＩＣ２５には、端子ＣＳ，ＦＢ，ＯＵＴ，Ａが設けられている。なお、本実施形態では、力率改善ＩＣ２５の端子ＣＳ等以外の他の端子は便宜上、省略されている。
抵抗２８，２９は、出力電圧Ｖｏｕｔを分圧する分圧回路を構成し、ＮＭＯＳトランジスタ２３をスイッチングする際に用いられる帰還電圧Ｖｆｂを生成する。なお、抵抗２８，２９が接続されるノードに生成される帰還電圧Ｖｆｂは、端子ＦＢに印加される。
抵抗３０，３１は、整流電圧Ｖｒｅｃを分圧する分圧回路を構成し、ＮＭＯＳトランジスタ２３をスイッチングする際に用いられる電圧Ｖｒを生成する。なお、抵抗３０，３１が接続されるノードに生成される電圧Ｖｒは、端子Ａに印加される。
＜＜＜力率改善ＩＣ２５について＞＞＞
＝＝力率改善ＩＣ２５の構成＝＝
図２は、力率改善ＩＣ２５の構成を示す図である。力率改善ＩＣ２５は、ＡＤコンバータ（ＡＤＣ：Analog-to-Digital Converter）４０～４２、スイッチング制御回路４３、バッファ回路４４を含んで構成される。
＝＝力率改善ＩＣ２５の構成＝＝
図２は、力率改善ＩＣ２５の構成を示す図である。力率改善ＩＣ２５は、ＡＤコンバータ（ＡＤＣ：Analog-to-Digital Converter）４０～４２、スイッチング制御回路４３、バッファ回路４４を含んで構成される。
ＡＤコンバータ４０は、帰還電圧Ｖｆｂをデジタル値に変換し、ＡＤコンバータ４１は、インダクタ電流ＩＬを示す電圧を、デジタル値に変換する。また、ＡＤコンバータ４２は、電圧Ｖｒをデジタル値に変換する。なお、インダクタ電流ＩＬを示す電圧は、抵抗２４で検出され、レベルシフト回路（不図示）によりレベルシフトされた後、反転回路（不図示）により極性が反転されている。
また、本実施形態では、デジタル値に変換された帰還電圧Ｖｆｂ、デジタル値に変換されたインダクタ電流ＩＬを示す電圧、デジタル値に変換された電圧Ｖｒを、それぞれ、便宜上、帰還電圧Ｖｆｂ、インダクタ電流ＩＬ、電圧Ｖｒと称する。
ここで、ＡＤコンバータ４０は、ほぼ直流電圧である帰還電圧Ｖｆｂをデジタル値に変換する。一方、ＡＤコンバータ４１は、ＮＭＯＳトランジスタ２３のスイッチングにより変化するインダクタ電流ＩＬを示す電圧をデジタル値に変換する。そのため、ＡＤコンバータ４０のサンプリング周期ＳＰ１は、ＡＤコンバータ４１のサンプリング周期ＳＰ２より長い。
具体的には、ＡＤコンバータ４１のサンプリング周波数は、３０ｋＨｚから３００ｋＨｚであり、ＮＭＯＳトランジスタ２３のスイッチング周波数とほぼ同じ周波数である。一方、ＡＤコンバータ４０のサンプリング周波数は、少なくとも１００Ｈｚ以上ＮＭＯＳトランジスタ２３のスイッチング周波数未満である。
なお、ＡＤコンバータ４０は、「第１ＡＤコンバータ」に相当し、ＡＤコンバータ４１は、「第２ＡＤコンバータ」に相当する。また、サンプリング周期ＳＰ１は、「第１サンプリング周期」に相当し、サンプリング周期ＳＰ２は、「第２サンプリング周期」に相当する。
スイッチング制御回路４３は、帰還電圧Ｖｆｂ、インダクタ電流ＩＬ、及び電圧Ｖｒに基づいて、駆動信号Ｓｄｒｖを出力する。
バッファ回路４４は、駆動信号Ｓｄｒｖを増幅し、ＮＭＯＳトランジスタ２３を駆動するための電圧Ｖｄｒを出力する。
＜＜＜出力電圧Ｖｏｕｔのリップル成分＞＞＞
図３は、ＮＭＯＳトランジスタ２３がスイッチングされた際、出力電圧Ｖｏｕｔに生じるリップル成分を説明する図である。なお、Ｖａｃ／Ｉａｃのうち実線で示されているのが交流電圧Ｖａｃであり、一点鎖線で示されているのが入力電流Ｉａｃである。
図３は、ＮＭＯＳトランジスタ２３がスイッチングされた際、出力電圧Ｖｏｕｔに生じるリップル成分を説明する図である。なお、Ｖａｃ／Ｉａｃのうち実線で示されているのが交流電圧Ｖａｃであり、一点鎖線で示されているのが入力電流Ｉａｃである。
まず、交流電圧Ｖａｃの振幅をＶとし、入力電流Ｉａｃの振幅をＩとすると、交流電圧Ｖａｃ、入力電流Ｉａｃ、及び入力電力Ｐａｃは、以下のようにあらわされる。
Ｖａｃ＝Ｖｓｉｎθ ・・・（１）
Ｉａｃ＝Ｉｓｉｎθ ・・・（２）
Ｐａｃ＝Ｖａｃ×Ｉａｃ＝ＶＩｓｉｎ２θ
＝ＶＩ／２－ＶＩ／２×ｃｏｓ２θ ・・・（３）
ＡＣ－ＤＣコンバータ１０のダイオード２６に流れる電流を電流Ｉｄとすると、出力電圧Ｖｏｕｔを用いて、電流Ｉｄは以下のようにあらわされる。
Ｉａｃ＝Ｉｓｉｎθ ・・・（２）
Ｐａｃ＝Ｖａｃ×Ｉａｃ＝ＶＩｓｉｎ２θ
＝ＶＩ／２－ＶＩ／２×ｃｏｓ２θ ・・・（３）
ＡＣ－ＤＣコンバータ１０のダイオード２６に流れる電流を電流Ｉｄとすると、出力電圧Ｖｏｕｔを用いて、電流Ｉｄは以下のようにあらわされる。
Ｉｄ＝Ｐａｃ／Ｖｏｕｔ
＝ＶＩ／２／Ｖｏｕｔ－ＶＩ／２／Ｖｏｕｔ×ｃｏｓ２θ ・・・（４）
ここで、式（４）の第１項を直流分、すなわち電流Ｉｌｏａｄとすると、電流Ｉｃは、以下のようにあらわされる。ここで、θ＝２πｆｔとし、交流電圧Ｖａｃの周期をＴとするとθ＝２πｔ／Ｔである。
＝ＶＩ／２／Ｖｏｕｔ－ＶＩ／２／Ｖｏｕｔ×ｃｏｓ２θ ・・・（４）
ここで、式（４）の第１項を直流分、すなわち電流Ｉｌｏａｄとすると、電流Ｉｃは、以下のようにあらわされる。ここで、θ＝２πｆｔとし、交流電圧Ｖａｃの周期をＴとするとθ＝２πｔ／Ｔである。
Ｉｃ＝－ＶＩ／２／Ｖｏｕｔ×ｃｏｓ２θ
＝－ＶＩ／２／Ｖｏｕｔ×ｃｏｓ（４πｆｔ） ・・・（５）
出力電圧Ｖｏｕｔのリップル成分ΔＶｏｕｔは、電流Ｉｃの時間積分値をコンデンサ２７の容量値Ｃで除算したものであり、以下のようにあらわされる。
＝－ＶＩ／２／Ｖｏｕｔ×ｃｏｓ（４πｆｔ） ・・・（５）
出力電圧Ｖｏｕｔのリップル成分ΔＶｏｕｔは、電流Ｉｃの時間積分値をコンデンサ２７の容量値Ｃで除算したものであり、以下のようにあらわされる。
ΔＶｏｕｔ＝－ＶＩ／４／Ｖｏｕｔ／Ｃ×ｓｉｎ２θ
＝－ＶＩ／（８πｆ×Ｖｏｕｔ×Ｃ）×ｓｉｎ（４πｆｔ） ・・・（６）
したがって、ＡＣ－ＤＣコンバータ１０が出力する出力電圧Ｖｏｕｔは、交流電圧Ｖａｃの２倍の周波数で変動し、その振幅は、容量値Ｃに反比例するリップル成分ΔＶｏｕｔを有する。
＝－ＶＩ／（８πｆ×Ｖｏｕｔ×Ｃ）×ｓｉｎ（４πｆｔ） ・・・（６）
したがって、ＡＣ－ＤＣコンバータ１０が出力する出力電圧Ｖｏｕｔは、交流電圧Ｖａｃの２倍の周波数で変動し、その振幅は、容量値Ｃに反比例するリップル成分ΔＶｏｕｔを有する。
ここで、容量値Ｃを大きくすれば、リップル成分ΔＶｏｕｔは低減されるが、容量値Ｃを大きくするためには大きなコンデンサ２７を使用する必要がある。大きなコンデンサ２７を使用すると、ＡＣ－ＤＣコンバータ１０のサイズが大きくなるため、現実的ではない。
そのため、出力電圧Ｖｏｕｔのリップル成分ΔＶｏｕｔを除去するために、リップル成分ΔＶｏｕｔと同じ大きさで反対の極性を持つよう、例えば、Ｔ／４だけ遅らせたリップル成分ΔＶｏｕｔを、リップル成分ΔＶｏｕｔに加算すればよい。また、出力電圧Ｖｏｕｔのリップル成分ΔＶｏｕｔを除去するために、リップル成分ΔＶｏｕｔと同じ大きさで同じ極性を持つよう、例えば、Ｔ／２だけ遅らせたリップル成分ΔＶｏｕｔを、リップル成分ΔＶｏｕｔから減算すればよい。
＝＝スイッチング制御回路４３＝＝
図４は、スイッチング制御回路４３の構成を示す図である。スイッチング制御回路４３は、出力電圧Ｖｏｕｔのリップル成分ΔＶｏｕｔを除去しつつ出力電圧Ｖｏｕｔを制御する。また、スイッチング制御回路４３は、出力電圧Ｖｏｕｔが上昇すると、出力電圧Ｖｏｕｔを低下させるよう駆動信号Ｓｄｒｖを出力し、出力電圧Ｖｏｕｔが低下すると、出力電圧Ｖｏｕｔを上昇させるよう駆動信号Ｓｄｒｖを出力する。スイッチング制御回路４３は、減算器５０、出力回路５１、加算回路５２ａ、駆動信号出力回路５３、設定回路５４を含んで構成される。
図４は、スイッチング制御回路４３の構成を示す図である。スイッチング制御回路４３は、出力電圧Ｖｏｕｔのリップル成分ΔＶｏｕｔを除去しつつ出力電圧Ｖｏｕｔを制御する。また、スイッチング制御回路４３は、出力電圧Ｖｏｕｔが上昇すると、出力電圧Ｖｏｕｔを低下させるよう駆動信号Ｓｄｒｖを出力し、出力電圧Ｖｏｕｔが低下すると、出力電圧Ｖｏｕｔを上昇させるよう駆動信号Ｓｄｒｖを出力する。スイッチング制御回路４３は、減算器５０、出力回路５１、加算回路５２ａ、駆動信号出力回路５３、設定回路５４を含んで構成される。
減算器５０は、基準電圧Ｖｒｅｆから帰還電圧Ｖｆｂを減算し、基準電圧Ｖｒｅｆと、帰還電圧との誤差を電圧Ｖ１として出力する。なお、減算器５０は、「誤差出力回路」に相当する。
＝＝出力回路５１＝＝
出力回路５１は、帰還電圧Ｖｆｂのリップル成分を除去するため、時間的に前の電圧Ｖ１を、電圧Ｖ２として出力する。具体的には、出力回路５１は、交流電圧Ｖａｃの２倍の周波数で変動するリップル成分ΔＶｏｕｔを含む電圧Ｖ１が順次入力され、入力された電圧Ｖ１より所定期間Ｐだけ前の電圧Ｖ１を、電圧Ｖ２として出力する。したがって、電圧Ｖ２も交流電圧Ｖａｃの２倍の周波数で変動する。ここで、本実施形態においては、所定期間Ｐは、Ｔ／４である。なお、電圧Ｖ１は、「第１電圧」に相当し、電圧Ｖ２は、「第２電圧」に相当する。
出力回路５１は、帰還電圧Ｖｆｂのリップル成分を除去するため、時間的に前の電圧Ｖ１を、電圧Ｖ２として出力する。具体的には、出力回路５１は、交流電圧Ｖａｃの２倍の周波数で変動するリップル成分ΔＶｏｕｔを含む電圧Ｖ１が順次入力され、入力された電圧Ｖ１より所定期間Ｐだけ前の電圧Ｖ１を、電圧Ｖ２として出力する。したがって、電圧Ｖ２も交流電圧Ｖａｃの２倍の周波数で変動する。ここで、本実施形態においては、所定期間Ｐは、Ｔ／４である。なお、電圧Ｖ１は、「第１電圧」に相当し、電圧Ｖ２は、「第２電圧」に相当する。
＝＝出力回路５１ａ＝＝
図５は、出力回路５１の一実施形態である出力回路５１ａの一例を示す図である。出力回路５１ａは、記憶回路７０、制御回路７１を含んで構成される。記憶回路７０は、電圧Ｖ１を記憶し、制御回路７１は、記憶回路７０に記憶された電圧Ｖ１を電圧Ｖ２として記憶回路７０に出力させる。
図５は、出力回路５１の一実施形態である出力回路５１ａの一例を示す図である。出力回路５１ａは、記憶回路７０、制御回路７１を含んで構成される。記憶回路７０は、電圧Ｖ１を記憶し、制御回路７１は、記憶回路７０に記憶された電圧Ｖ１を電圧Ｖ２として記憶回路７０に出力させる。
具体的には、記憶回路７０は、制御回路７１からの書き込みアドレスＷａｄｄｒに基づいて電圧Ｖ１を書き込み、制御回路７１からの読み出しアドレスＲａｄｄｒに基づいて電圧Ｖ２を読み出す。また、制御回路７１は、後述の設定回路５４からの周期設定信号Ｔｓｅｔに基づいて、書き込みアドレスＷａｄｄｒと、読み出しアドレスＲａｄｄｒとの間の間隔の所定期間Ｔ／４を計算し、書き込みアドレスＷａｄｄｒ及び読み出しアドレスＲａｄｄｒを出力する。
図６は、記憶回路７０の一例を示す図である。記憶回路７０は、例えばメモリ（不図示）の一部を用いた循環バッファで構成され、制御回路７１からの書き込みアドレスＷａｄｄｒ及び読み出しアドレスＲａｄｄｒに基づいて動作する。
具体的には、記憶回路７０は、書き込みアドレスＷａｄｄｒ又は読み出しアドレスＲａｄｄｒが、アドレスＡｄｄｒ＿ａから始まり、アドレスＡｄｄｒ＿ｐに達すると、再びアドレスＡｄｄｒ＿ａから再度書き込み又は読み出しを行う。これにより、記憶回路７０は、入力された電圧Ｖ１より所定期間Ｔ／４だけ前の電圧Ｖ１を、電圧Ｖ２として出力する。
＝＝加算回路５２ａ＝＝
図４を再度参照すると、加算回路５２ａは、電圧Ｖ１に含まれるリップル成分を除去すべく、電圧Ｖ２に応じた値に基づいて電圧Ｖ１を処理する。加算回路５２ａは、電圧Ｖ１を所定期間Ｔ／４遅らせた電圧Ｖ１を電圧Ｖ２として、電圧Ｖ１に対して加算する。なお、本実施形態において、出力回路５１ａは、所定期間Ｔ／４遅らせた電圧Ｖ１を電圧Ｖ２として出力し、加算回路５２ａは、電圧Ｖ２を電圧Ｖ１に対して加算する。
図４を再度参照すると、加算回路５２ａは、電圧Ｖ１に含まれるリップル成分を除去すべく、電圧Ｖ２に応じた値に基づいて電圧Ｖ１を処理する。加算回路５２ａは、電圧Ｖ１を所定期間Ｔ／４遅らせた電圧Ｖ１を電圧Ｖ２として、電圧Ｖ１に対して加算する。なお、本実施形態において、出力回路５１ａは、所定期間Ｔ／４遅らせた電圧Ｖ１を電圧Ｖ２として出力し、加算回路５２ａは、電圧Ｖ２を電圧Ｖ１に対して加算する。
また、加算回路５２ａが電圧Ｖ２を電圧Ｖ１に対して加算したが、これに限られない。つまり、加算回路５２ａは、複数のＴ／４の奇数倍の電圧Ｖ２の平均値を電圧Ｖ１に対して加算してもよい。すなわち、「電圧Ｖ２に応じた値」は、電圧Ｖ２そのものであってもよいし、複数の電圧Ｖ２の平均値であってもよい。また、加算回路５２ａは、「処理回路」に相当する。
＝＝駆動信号出力回路５３＝＝
駆動信号出力回路５３は、加算回路５２ａの処理結果である電圧Ｖ３に基づいて、ＮＭＯＳトランジスタ２３を駆動する駆動信号Ｓｄｒｖを出力する。具体的には、駆動信号出力回路５３は、ＡＤコンバータ４１の出力であるインダクタ電流ＩＬと、電圧Ｖ３とに基づいて駆動信号Ｓｄｒｖを出力する。
駆動信号出力回路５３は、加算回路５２ａの処理結果である電圧Ｖ３に基づいて、ＮＭＯＳトランジスタ２３を駆動する駆動信号Ｓｄｒｖを出力する。具体的には、駆動信号出力回路５３は、ＡＤコンバータ４１の出力であるインダクタ電流ＩＬと、電圧Ｖ３とに基づいて駆動信号Ｓｄｒｖを出力する。
駆動信号出力回路５３は、ＰＩ調節器６０、乗算器６１、減算器６２、電流調整器６３（ＡＣＲ：Automatic Current Regulator）、発振回路６４、及び比較器（ＣＭＰ）６５を含んで構成される。
ＰＩ調節器６０は、帰還電圧Ｖｆｂのレベルを基準電圧Ｖｒｅｆのレベルに一致させるための電圧ＶＡを、電圧Ｖ３に応じて出力する。なお、減算器５０、出力回路５１、加算回路５２ａ、設定回路５４、及びＰＩ調節器６０は、例えば、電圧Ｖ１を増幅、積分等する、いわゆる誤差増幅回路に相当する。
乗算器６１は、電圧ＶＡと、電圧Ｖｒとを乗算し、乗算結果を、インダクタ電流ＩＬの基準となる基準電流Ｉｒｅｆとして出力する。なお、本実施形態では、基準電流Ｉｒｅｆは、乗算器６１から出力される電流指令値であるが、便宜上、単に基準電流Ｉｒｅｆと称する。
減算器６２は、基準電流Ｉｒｅｆからインダクタ電流ＩＬを減算し、基準電流Ｉｒｅｆと、インダクタ電流ＩＬとの誤差Ｅ１を算出する。
電流調整器６３は、インダクタ電流ＩＬの電流値を基準電流Ｉｒｅｆの電流値に一致させるための電圧ＶＢを、誤差Ｅ１に応じて出力する。なお、本実施形態の電流調整器６３は、基準電流Ｉｒｅｆがインダクタ電流ＩＬより大きい場合、正の電圧ＶＢを出力し、基準電流Ｉｒｅｆがインダクタ電流ＩＬより小さい場合、負の電圧ＶＢを出力する。また、減算器６２及び電流調整器６３は、例えば、誤差を増幅、積分等する、いわゆる誤差増幅回路に相当する。
発振回路６４は、三角波状に変化する所定周波数の発振電圧Ｖｏｓｃを出力し、比較器６５は、電圧ＶＢが発振電圧Ｖｏｓｃより高い場合には、ローレベル（以下、“Ｌ”レベルとする。）の駆動信号Ｓｄｒｖを出力し、電圧ＶＢが発振電圧Ｖｏｓｃより低い場合には、ハイレベル（以下、“Ｈ”レベルとする。）の駆動信号Ｓｄｒｖを出力する。
＝＝設定回路５４＝＝
設定回路５４は、交流電圧Ｖａｃの周期Ｔに応じた所定期間Ｔ／４を出力回路５１に設定するために、交流電圧Ｖａｃの周期を示す周期設定信号Ｔｓｅｔを出力する。なお、交流電圧Ｖａｃの周期Ｔは、電圧Ｖｒの周期から求められる。なお、交流電圧Ｖａｃの周期Ｔは、電圧Ｖｒの周期から求めることとしたが、インダクタ電流ＩＬを積分して電圧Ｖｒを推定し、推定値の周期から求められてもよい。また、交流電圧Ｖａｃの周期Ｔは、インダクタ２２に電磁的に結合される補助コイルに生じる電圧に基づいて電圧Ｖｒを推定し、推定値の周期から求められてもよい。また、これらの方法のうちの少なくとも２つを用いて、交流電圧Ｖａｃの周期Ｔを求めてもよい。
設定回路５４は、交流電圧Ｖａｃの周期Ｔに応じた所定期間Ｔ／４を出力回路５１に設定するために、交流電圧Ｖａｃの周期を示す周期設定信号Ｔｓｅｔを出力する。なお、交流電圧Ｖａｃの周期Ｔは、電圧Ｖｒの周期から求められる。なお、交流電圧Ｖａｃの周期Ｔは、電圧Ｖｒの周期から求めることとしたが、インダクタ電流ＩＬを積分して電圧Ｖｒを推定し、推定値の周期から求められてもよい。また、交流電圧Ｖａｃの周期Ｔは、インダクタ２２に電磁的に結合される補助コイルに生じる電圧に基づいて電圧Ｖｒを推定し、推定値の周期から求められてもよい。また、これらの方法のうちの少なくとも２つを用いて、交流電圧Ｖａｃの周期Ｔを求めてもよい。
＜＜＜スイッチング制御回路４３によるリップル成分ΔＶｏｕｔの除去方法＞＞＞
図７は、スイッチング制御回路４３による出力電圧Ｖｏｕｔのリップル成分ΔＶｏｕｔの除去方法を説明する図である。
図７は、スイッチング制御回路４３による出力電圧Ｖｏｕｔのリップル成分ΔＶｏｕｔの除去方法を説明する図である。
減算器５０は、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂを、基準電圧Ｖｒｅｆから減算することにより電圧Ｖ１を出力する。そのため、出力電圧Ｖｏｕｔがリップル成分ΔＶｏｕｔだけ上昇すると、電圧Ｖ１は低下し、出力電圧Ｖｏｕｔがリップル成分ΔＶｏｕｔだけ低下すると、電圧Ｖ１は上昇する。
そして、記憶回路７０は、電圧Ｖ１を記憶するため制御回路７１からの書き込みアドレスＷａｄｄｒに従って電圧Ｖ１を循環バッファに書き込む。また、記憶回路７０は、電圧Ｖ１より所定期間Ｔ／４だけ前の電圧Ｖ１を、制御回路７１からの読み出しアドレスＲａｄｄｒに従って循環バッファから読み出し、電圧Ｖ２として出力する。
この結果、電圧Ｖ２は、電圧Ｖ１の半周期分だけ遅れた電圧Ｖ１となる。そのため、ＡＣ－ＤＣコンバータ１０が定常状態で動作する場合、加算回路５２ａは電圧Ｖ１と電圧Ｖ２とを加算し、０である電圧Ｖ３を出力する。その結果、出力電圧Ｖｏｕｔのリップル成分ΔＶｏｕｔは除去される。
また、負荷１１の状態が急変する等して、ＡＣ－ＤＣコンバータ１０が定常状態でなくなり、出力電圧Ｖｏｕｔの直流値が変動すると、加算回路５２ａは、出力電圧Ｖｏｕｔの直流変動を含む電圧Ｖ３を出力する。そのため、電圧Ｖ３は、直流変動に応じて変化する。
また、本実施形態において、加算回路５２ａの処理結果である電圧Ｖ３は、現在の電圧Ｖ１と、例えばＴ／４前の電圧Ｖ１とが加算された値である。そのため、出力電圧Ｖｏｕｔの直流変動は、電圧Ｖ３において強調される。これにより、スイッチング制御回路４３は、リップル成分ΔＶｏｕｔを除去しつつ、負荷急変による出力電圧Ｖｏｕｔの直流変動には高ゲインで応答できる。
＜＜＜スイッチング制御回路４３の動作＞＞＞
図８は、スイッチング制御回路４３の動作を示す図である。なお、出力電圧Ｖｏｕｔ、電圧Ｖ１、及び電圧Ｖ３の実線は、本実施形態を用いない場合の動作を示す線であり、出力電圧Ｖｏｕｔ、電圧Ｖ１、及び電圧Ｖ３の点線は、本実施形態を用いた場合の動作を示す線である。また、これら以外の波形については、本実施形態を用いても用いなくてもほぼ同様であるため、実線で示している。また、インダクタ電流ＩＬの実線は、インダクタ電流ＩＬのピーク値をプロットした線である。
図８は、スイッチング制御回路４３の動作を示す図である。なお、出力電圧Ｖｏｕｔ、電圧Ｖ１、及び電圧Ｖ３の実線は、本実施形態を用いない場合の動作を示す線であり、出力電圧Ｖｏｕｔ、電圧Ｖ１、及び電圧Ｖ３の点線は、本実施形態を用いた場合の動作を示す線である。また、これら以外の波形については、本実施形態を用いても用いなくてもほぼ同様であるため、実線で示している。また、インダクタ電流ＩＬの実線は、インダクタ電流ＩＬのピーク値をプロットした線である。
時刻ｔ０以前において、大きな電流Ｉｌｏａｄが流れている。この時、本実施形態を用いない場合、ＡＣ－ＤＣコンバータ１０の出力電圧Ｖｏｕｔはリップル成分ΔＶｏｕｔを含む波形となる。そして、同様に、帰還電圧Ｖｆｂと、基準電圧Ｖｒｅｆとの間の誤差である電圧Ｖ１もリップル成分を含む。
一方、スイッチング制御回路４３は、帰還電圧Ｖｆｂのリップル成分を除去するため、加算回路５２ａは、リップル成分を含まない処理結果である電圧Ｖ３を出力する。これにより、ＡＣ－ＤＣコンバータ１０の出力電圧Ｖｏｕｔのリップル成分ΔＶｏｕｔも除去される。その結果、電圧Ｖ１もリップル成分を含まない。
時刻ｔ０において、負荷１１が急変し、電流Ｉｌｏａｄが小さくなると、ＡＣ－ＤＣコンバータ１０は、目的レベルより大きな出力電圧Ｖｏｕｔを出力する。これにより、帰還電圧Ｖｆｂも上昇し、結果として電圧Ｖ１は低下する。
この時、本実施形態を用いない場合、減算器５０が出力し、ＰＩ調節器６０に入力される電圧は、単に帰還電圧Ｖｆｂと、基準電圧Ｖｒｅｆとの間の誤差である電圧Ｖ１となる。なお、電圧Ｖ１は、出力電圧Ｖｏｕｔの直流変動量とリップル成分ΔＶｏｕｔに応じた電圧とが加算された電圧となる。
一方、スイッチング制御回路４３において、加算回路５２ａが出力し、ＰＩ調節器６０に入力される電圧は、電圧Ｖ３となる。電圧Ｖ３は、現在の電圧Ｖ１と、Ｔ／４前の電圧Ｖ１とを加算した結果である。そのため、電圧Ｖ３は、リップル成分ΔＶｏｕｔの成分を有さず、例えば出力電圧Ｖｏｕｔの直流変動量が２倍された電圧となる。
これにより、リップル成分ΔＶｏｕｔの変動量は出力電圧Ｖｏｕｔの直流変動量より小さいため、スイッチング制御回路４３において、ＰＩ調節器６０に入力される電圧の変動は大きくなる。この結果、出力電圧Ｖｏｕｔの直流変動に対して、ＰＩ調節器６０が高ゲインで動作することとなり、出力電圧Ｖｏｕｔの変動量は小さくなる。
時刻ｔ１において、負荷１１が元に戻り、電流Ｉｌｏａｄが大きくなると、ＡＣ－ＤＣコンバータ１０は、目的レベルより小さな出力電圧Ｖｏｕｔを出力する。これにより、帰還電圧Ｖｆｂは低下し、結果として電圧Ｖ１は上昇する。
この時、スイッチング制御回路４３は、時刻ｔ０の時と同様に動作し、本実施形態を用いない場合より、出力電圧Ｖｏｕｔの変動量は小さくなる。
結果として、スイッチング制御回路４３は、出力電圧Ｖｏｕｔのリップル成分ΔＶｏｕｔを除去する。また、負荷１１が急変する時刻ｔ０及び時刻ｔ１においては、スイッチング制御回路４３は、ＰＩ調節器６０に入力される電圧Ｖ３の変動が大きくなるよう動作するため、ＰＩ調節器を高ゲインで動作させ、出力電圧Ｖｏｕｔの変動量は小さくなる。
＝＝＝変形例＝＝＝
＝＝全波整流回路２０の変形例＝＝＝
本実施形態においては、全波整流回路２０を用いる例を説明したが単相の交流電圧Ｖａｃを直流の出力電圧Ｖｏｕｔに変換するために、全波整流回路２０の代わりに、フルブリッジ、ハーフブリッジ、又は混合ブリッジ等を用いてもよい。
＝＝全波整流回路２０の変形例＝＝＝
本実施形態においては、全波整流回路２０を用いる例を説明したが単相の交流電圧Ｖａｃを直流の出力電圧Ｖｏｕｔに変換するために、全波整流回路２０の代わりに、フルブリッジ、ハーフブリッジ、又は混合ブリッジ等を用いてもよい。
＝＝出力回路５１ａの変形例＝＝
本実施形態においては、出力回路５１ａは、記憶回路７０、制御回路７１を含むように説明したが、出力回路５１ｂは、遅延回路であってもよい。出力回路５１ｂは、入力された電圧Ｖ１を所定期間Ｔ／４だけ遅延させて、電圧Ｖ２として出力する。具体的には、出力回路５１ｂは、設定回路５４からの周期設定信号Ｔｓｅｔに基づいて所定期間Ｔ／４を計算し、所定期間Ｔ／４前の電圧Ｖ１を電圧Ｖ２として出力する。
本実施形態においては、出力回路５１ａは、記憶回路７０、制御回路７１を含むように説明したが、出力回路５１ｂは、遅延回路であってもよい。出力回路５１ｂは、入力された電圧Ｖ１を所定期間Ｔ／４だけ遅延させて、電圧Ｖ２として出力する。具体的には、出力回路５１ｂは、設定回路５４からの周期設定信号Ｔｓｅｔに基づいて所定期間Ｔ／４を計算し、所定期間Ｔ／４前の電圧Ｖ１を電圧Ｖ２として出力する。
＝＝加算回路５２ａの変形例＝＝
本実施形態においては、加算回路５２ａを用いてΔＶｏｕｔを除去すると説明したが、加算回路５２ａの代わりに、減算回路５２ｂを用いてもよい。減算回路５２ｂは、所定期間Ｔ／２遅れた電圧Ｖ１である電圧Ｖ２を、電圧Ｖ１に対して減算する。なお、この変形例において、出力回路５１ａは、所定期間Ｔ／２遅らせた電圧Ｖ１を電圧Ｖ２として出力し、減算回路５２ｂは、電圧Ｖ２を電圧Ｖ１に対して減算する。
本実施形態においては、加算回路５２ａを用いてΔＶｏｕｔを除去すると説明したが、加算回路５２ａの代わりに、減算回路５２ｂを用いてもよい。減算回路５２ｂは、所定期間Ｔ／２遅れた電圧Ｖ１である電圧Ｖ２を、電圧Ｖ１に対して減算する。なお、この変形例において、出力回路５１ａは、所定期間Ｔ／２遅らせた電圧Ｖ１を電圧Ｖ２として出力し、減算回路５２ｂは、電圧Ｖ２を電圧Ｖ１に対して減算する。
また、減算回路５２ｂが電圧Ｖ２を電圧Ｖ１に対して減算したが、これに限られない。つまり、減算回路５２ｂは、複数のＴ／４の偶数倍の電圧Ｖ２の平均値を電圧Ｖ１に対して減算してもよい。すなわち、「電圧Ｖ２に応じた値」は、電圧Ｖ２そのものであってもよいし、複数の電圧Ｖ２の平均値であってもよい。また、減算回路５２ｂは、「処理回路」に相当する。
＝＝出力回路５１ａに入力される信号の変形例＝＝
本実施形態においては、出力回路５１ａは、電圧Ｖ１を遅らせて電圧Ｖ２として出力することとしたが、出力回路５１ｃは、電圧Ｖ１の代わりに、帰還電圧Ｖｆｂを遅らせ、帰還電圧Ｖｆｂの直流成分を除去して電圧Ｖ２として出力することとしてもよい。
本実施形態においては、出力回路５１ａは、電圧Ｖ１を遅らせて電圧Ｖ２として出力することとしたが、出力回路５１ｃは、電圧Ｖ１の代わりに、帰還電圧Ｖｆｂを遅らせ、帰還電圧Ｖｆｂの直流成分を除去して電圧Ｖ２として出力することとしてもよい。
図９は、出力回路５１ｃを用いた場合のスイッチング制御回路４５の構成を示す図である。図４と同じ参照符号を付された対象は同一の対象であるため、説明は省略する。また、図１０は、出力回路５１ｃの一例を示す図である。図５と同じ参照符号を付された対象は同一の対象であるため、説明は省略する。
出力回路５１ｃは、帰還電圧Ｖｆｂのリップル成分を除去するため、時間的に前の電圧Ｖｆｂの交流成分を電圧Ｖ２として出力する。出力回路５１ｃは、記憶回路７０、制御回路７１、ハイパスフィルタ（ＨＰＦ）７２を含んで構成される。また、ハイパスフィルタ７２は、記憶回路７０から出力され、所定期間Ｔ／４前の電圧Ｖｆｂである電圧Ｖｆｂ＿ａｃのリップル成分を電圧Ｖ２として出力する。
＝＝＝まとめ＝＝＝
以上、本実施形態のＡＣ－ＤＣコンバータ１０について説明した。スイッチング制御回路４３は、出力回路５１、加算回路５２ａを含む。出力回路５１は、出力電圧Ｖｏｕｔに応じた電圧Ｖ１が順次入力され、入力された電圧Ｖ１より所定期間Ｔ／４前の電圧Ｖ１を電圧Ｖ２として出力する。また、加算回路５２ａは、電圧Ｖ１に含まれるリップル成分を除去すべく、電圧Ｖ２に応じた値に基づいて、電圧Ｖ１を処理する。これにより、スイッチング制御回路４３は、現在の電圧Ｖ１と、所定期間Ｔ／４前の電圧Ｖ１である電圧Ｖ２とに基づいて、電圧Ｖ１に含まれるリップル成分を除去する。したがって、出力電圧Ｖｏｕｔのリップル成分ΔＶｏｕｔの影響を低減できるスイッチング制御回路を提供することができる。
以上、本実施形態のＡＣ－ＤＣコンバータ１０について説明した。スイッチング制御回路４３は、出力回路５１、加算回路５２ａを含む。出力回路５１は、出力電圧Ｖｏｕｔに応じた電圧Ｖ１が順次入力され、入力された電圧Ｖ１より所定期間Ｔ／４前の電圧Ｖ１を電圧Ｖ２として出力する。また、加算回路５２ａは、電圧Ｖ１に含まれるリップル成分を除去すべく、電圧Ｖ２に応じた値に基づいて、電圧Ｖ１を処理する。これにより、スイッチング制御回路４３は、現在の電圧Ｖ１と、所定期間Ｔ／４前の電圧Ｖ１である電圧Ｖ２とに基づいて、電圧Ｖ１に含まれるリップル成分を除去する。したがって、出力電圧Ｖｏｕｔのリップル成分ΔＶｏｕｔの影響を低減できるスイッチング制御回路を提供することができる。
また、スイッチング制御回路４３は、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂと、基準電圧Ｖｒｅｆとの誤差を電圧Ｖ１として出力する減算器５０を備える。これにより、帰還電圧Ｖｆｂの交流成分、すなわちリップル成分のみを除去するようになり、加算回路５２ａを簡易な回路で構成することができる。
また、加算回路５２ａは、電圧Ｖ２を、電圧Ｖ１に対して加算する加算回路である。これにより、帰還電圧Ｖｆｂのリップル成分の除去が適切に行われると伴に、出力電圧Ｖｏｕｔの直流変動に対しては、高ゲインで応答できる。
また、所定期間Ｐは、交流電圧Ｖａｃの周期をＴとし、ｎを１以上の奇数とした場合に、１／４×Ｔ×ｎで表される期間である。これにより、加算回路５２ａで帰還電圧Ｖｆｂのリップル成分を除去することができる。
また、減算回路５２ｂは、電圧Ｖ２を、電圧Ｖ１に対して減算する減算回路である。これにより、加算回路５２ａの場合と同様に簡易な回路で帰還電圧Ｖｆｂのリップル成分を除去できる。
また、所定期間Ｐは、交流電圧Ｖａｃの周期をＴとし、ｎを１以上の偶数とした場合に、１／４×Ｔ×ｎで表される期間である。これにより、減算回路５２ｂで帰還電圧Ｖｆｂのリップル成分を除去することができる。
また、出力回路５１は、入力された電圧Ｖ１を記憶する記憶回路７０、記憶回路７０に記憶された電圧Ｖ１を電圧Ｖ２として、記憶回路７０に出力させる制御回路７１を含む。これにより、記憶回路７０を循環バッファとして動作せることができるため、循環バッファとして動作する記憶回路７０の記憶容量は少なくともよい。
また、出力回路５１は、入力された電圧Ｖ１を所定期間Ｔ／４遅延させて、電圧Ｖ２として出力する遅延回路である。これにより、出力回路５１は、簡易な回路で、帰還電圧Ｖｆｂのリップル成分を除去するための遅延された電圧Ｖ１である電圧Ｖ２を出力することができる。
また、スイッチング制御回路４３は、ＡＤＣ４０，４１を含む。また、ＡＤＣ４０のサンプリング周期ＳＰ１は、ＡＤＣ４１のサンプリング周期ＳＰ２より長い。これにより、サンプリング周期ＳＰ１が短くなくとも、ほぼ直流電圧とみなせる帰還電圧Ｖｆｂをサンプリングすることができる。
また、スイッチング制御回路４３は、交流電圧Ｖａｃの周波数Ｔに応じた所定期間Ｔ／４を出力回路５１に設定する設定回路５４を含む。これにより、事前に交流電圧Ｖａｃの周波数がスイッチング制御回路４３に設定されていなくとも、適切に帰還電圧Ｖｆｂのリップル成分を除去することができる。
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。
１０ ＡＣ－ＤＣコンバータ
１１ 負荷
２０ 全波整流回路
２１ コンデンサ
２２ インダクタ
２３ トランジスタ
２４，２８～３１ 抵抗
２６ ダイオード
２７ コンデンサ
４０，４１，４２ ＡＤコンバータ
４３ スイッチング制御回路
４４ バッファ回路
５０ 減算器
５１，５１ａ，５１ｂ 出力回路
５２ａ 加算回路
５２ｂ 減算回路
５３ 駆動信号出力回路
５４ 設定回路
６０ ＰＩ調節器
６１ 乗算器
６２ 減算器
６３ 電流調整器
６４ 発振回路
６５ 比較器
７０ 記憶回路
７１ 制御回路
１１ 負荷
２０ 全波整流回路
２１ コンデンサ
２２ インダクタ
２３ トランジスタ
２４，２８～３１ 抵抗
２６ ダイオード
２７ コンデンサ
４０，４１，４２ ＡＤコンバータ
４３ スイッチング制御回路
４４ バッファ回路
５０ 減算器
５１，５１ａ，５１ｂ 出力回路
５２ａ 加算回路
５２ｂ 減算回路
５３ 駆動信号出力回路
５４ 設定回路
６０ ＰＩ調節器
６１ 乗算器
６２ 減算器
６３ 電流調整器
６４ 発振回路
６５ 比較器
７０ 記憶回路
７１ 制御回路
Claims (11)
- 交流電圧に応じた整流電圧が印加されるインダクタと、前記インダクタに流れるインダクタ電流を制御するトランジスタとを備え、前記交流電圧から目的レベルの出力電圧を生成する電源回路の前記トランジスタのスイッチングを制御するスイッチング制御回路であって、
前記出力電圧に応じた前記交流電圧の２倍の周波数で変動するリップル成分を含む第１電圧が順次入力され、入力された前記第１電圧より所定期間前の前記第１電圧を第２電圧として出力する出力回路と、
前記第１電圧に含まれる前記リップル成分を除去すべく、前記交流電圧の２倍の周波数で変動する前記第２電圧に応じた値に基づいて、前記第１電圧を処理する処理回路と、
前記処理回路の処理結果に基づいて、前記トランジスタを駆動する駆動信号を出力する駆動信号出力回路と、
を備えるスイッチング制御回路。 - 請求項１に記載のスイッチング制御回路であって、
前記出力電圧に応じた帰還電圧と、基準電圧との誤差を前記第１電圧として出力する誤差出力回路を更に含む、
スイッチング制御回路。 - 請求項１または請求項２に記載のスイッチング制御回路であって、
前記処理回路は、
前記第２電圧を、前記第１電圧に対して加算する加算回路である、
スイッチング制御回路。 - 請求項３に記載のスイッチング制御回路であって、
前記所定期間は、前記交流電圧の周期をＴとし、ｎを１以上の奇数とした場合に、１／４×Ｔ×ｎで表される期間である、
スイッチング制御回路。 - 請求項１または請求項２に記載のスイッチング制御回路であって、
前記処理回路は、
前記第２電圧を、前記第１電圧に対して減算する減算回路である、
スイッチング制御回路。 - 請求項５に記載のスイッチング制御回路であって、
前記所定期間は、前記交流電圧の周期をＴとし、ｎを１以上の偶数とした場合に、１／４×Ｔ×ｎで表される期間である、
スイッチング制御回路。 - 請求項１から請求項６の何れか一項に記載のスイッチング制御回路であって、
前記出力回路は、
入力された前記第１電圧を記憶する記憶回路と、
前記記憶回路に記憶された前記第１電圧を前記第２電圧として、前記記憶回路に出力させる制御回路と、
を備えるスイッチング制御回路。 - 請求項１から請求項６の何れか一項に記載のスイッチング制御回路であって、
前記出力回路は、
入力された前記第１電圧を前記所定期間遅延させて、前記第２電圧として出力する遅延回路である、
スイッチング制御回路。 - 請求項１から請求項８の何れか一項に記載のスイッチング制御回路であって、
前記出力電圧に応じた帰還電圧をデジタル値に変換する第１ＡＤコンバータと、
前記インダクタ電流をデジタル値に変換する第２ＡＤコンバータと、
を更に備え、
前記駆動信号出力回路は、第２ＡＤコンバータの出力と、前記処理回路の処理結果と、に基づいて前記駆動信号を出力し、
前記第１ＡＤコンバータの第１サンプリング周期は、前記第２ＡＤコンバータの第２サンプリング周期より長い、
スイッチング制御回路。 - 請求項１から請求項９の何れか一項に記載のスイッチング制御回路であって、
前記交流電圧の周波数に応じた前記所定期間を前記出力回路に設定する設定回路、
を更に備える、
スイッチング制御回路。 - 交流電圧から目的レベルの出力電圧を生成する電源回路であって、
前記交流電圧に応じた整流電圧が印加されるインダクタと、
前記インダクタに流れるインダクタ電流を制御するトランジスタと、
前記トランジスタのスイッチングを制御するスイッチング制御回路と、
を備え、
前記スイッチング制御回路は、
前記出力電圧に応じた前記交流電圧の２倍の周波数で変動するリップル成分を含む第１電圧が順次入力され、入力された前記第１電圧より所定期間前の前記第１電圧を第２電圧として出力する出力回路と、
前記第１電圧に含まれる前記リップル成分を除去すべく、前記交流電圧の２倍の周波数で変動する前記第２電圧に応じた値に基づいて、前記第１電圧を処理する処理回路と、
前記処理回路の処理結果に基づいて、前記トランジスタを駆動する駆動信号を出力する駆動信号出力回路と、
を備える電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020214663A JP7528779B2 (ja) | 2020-12-24 | 2020-12-24 | スイッチング制御回路、電源回路 |
| US17/511,070 US11742746B2 (en) | 2020-12-24 | 2021-10-26 | Switching control circuit and power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020214663A JP7528779B2 (ja) | 2020-12-24 | 2020-12-24 | スイッチング制御回路、電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022100592A JP2022100592A (ja) | 2022-07-06 |
| JP7528779B2 true JP7528779B2 (ja) | 2024-08-06 |
Family
ID=82118209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020214663A Active JP7528779B2 (ja) | 2020-12-24 | 2020-12-24 | スイッチング制御回路、電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11742746B2 (ja) |
| JP (1) | JP7528779B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11799488B2 (en) * | 2021-11-18 | 2023-10-24 | xMEMS Labs, Inc. | Method of reducing conduction loss and switching loss applied in driving circuit and driving circuit using the same |
| TWI839141B (zh) | 2022-03-08 | 2024-04-11 | 美商知微電子有限公司 | 二級反饋控制系統及其相關方法 |
| US11812234B1 (en) | 2022-03-08 | 2023-11-07 | xMEMS Labs, Inc. | Method of table learning with reduced learning rate applied in driving circuit and driving circuit using the same |
| US11757360B1 (en) | 2022-03-08 | 2023-09-12 | xMEMS Labs, Inc. | Method applied in driving circuit and driving circuit using the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002522003A (ja) | 1998-07-29 | 2002-07-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | プレコンディショナー |
| WO2008047479A1 (en) | 2006-10-19 | 2008-04-24 | Mitsubishi Electric Corporation | Power conversion device |
| US20170264185A1 (en) | 2015-08-27 | 2017-09-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Switched mode power supply compensation loop |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0757429B1 (en) | 1995-07-31 | 1998-11-18 | Hewlett-Packard Company | Switched mode power supply with power factor correction |
| JPH1042569A (ja) | 1996-07-23 | 1998-02-13 | Hitachi Ltd | パルス幅変調変換器の出力制御装置 |
| JPH1066344A (ja) | 1996-08-15 | 1998-03-06 | Fuji Electric Co Ltd | 電力変換装置の制御回路 |
| US7554473B2 (en) * | 2007-05-02 | 2009-06-30 | Cirrus Logic, Inc. | Control system using a nonlinear delta-sigma modulator with nonlinear process modeling |
| US20110292699A1 (en) * | 2010-05-26 | 2011-12-01 | Texas Instruments Incorporated | Systems and Methods for Distortion Reduction |
| JP6405906B2 (ja) | 2014-11-06 | 2018-10-17 | 富士電機株式会社 | 交流−直流変換器の制御装置 |
| CN204706890U (zh) * | 2015-05-27 | 2015-10-14 | 福州大学 | 一种简易的pfc电路中的二次纹波消除装置 |
| US9900938B2 (en) * | 2016-01-26 | 2018-02-20 | Fairchild Korea Semiconductor Ltd. | LED lighting circuit with ripple reducer |
| US9899905B2 (en) * | 2016-06-15 | 2018-02-20 | Det International Holding Limited | Ripple compensation circuit of power supply and compensation method thereof |
| CN110086341B (zh) * | 2019-05-14 | 2020-06-05 | 成都市易冲半导体有限公司 | 一种提高瞬态响应、高稳定性的rbcot-buck电路及方法 |
| CN112688545A (zh) * | 2020-12-16 | 2021-04-20 | 河南海格经纬信息技术有限公司 | 一种ac/dc变换器的低输出纹波控制方法 |
| CN112713759A (zh) * | 2020-12-23 | 2021-04-27 | 石家庄通合电子科技股份有限公司 | 减小交流供电直流输出电源工频纹波的控制方法及结构 |
-
2020
- 2020-12-24 JP JP2020214663A patent/JP7528779B2/ja active Active
-
2021
- 2021-10-26 US US17/511,070 patent/US11742746B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002522003A (ja) | 1998-07-29 | 2002-07-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | プレコンディショナー |
| WO2008047479A1 (en) | 2006-10-19 | 2008-04-24 | Mitsubishi Electric Corporation | Power conversion device |
| US20170264185A1 (en) | 2015-08-27 | 2017-09-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Switched mode power supply compensation loop |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022100592A (ja) | 2022-07-06 |
| US11742746B2 (en) | 2023-08-29 |
| US20220209647A1 (en) | 2022-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7528779B2 (ja) | スイッチング制御回路、電源回路 | |
| JP6024188B2 (ja) | 電源装置の制御回路 | |
| JP4731309B2 (ja) | Ｄｃ−ｄｃコンバータ制御回路、およびｄｃ−ｄｃコンバータ制御方法 | |
| JP2005110434A (ja) | 力率改善回路 | |
| JP5402469B2 (ja) | 電力変換装置及び制御回路 | |
| JP2019068675A (ja) | 交流−直流変換装置 | |
| CN109768709A (zh) | 基于功率变换器中的负载条件的电压补偿系统和方法 | |
| US7723967B2 (en) | Step-up converter having an improved dynamic response | |
| JP6911677B2 (ja) | 交流−直流変換装置 | |
| TWI700882B (zh) | 搭配切換式轉換器使用之電路與由切換式轉換器所執行之方法 | |
| JP7243241B2 (ja) | 駆動信号生成回路、電源回路 | |
| US11539282B2 (en) | Switching control circuit and power supply circuit | |
| JP3565416B2 (ja) | 力率改善回路 | |
| CN102742136B (zh) | 升降压dc-dc转换器以及开关控制电路 | |
| JP2024141619A (ja) | スイッチング制御回路、電源回路 | |
| US7312597B2 (en) | Actuation circuit for a switch in a switch-mode converter for improving the response to sudden changes | |
| JP7196603B2 (ja) | 駆動信号生成回路、電源回路 | |
| US12489363B2 (en) | Switching control circuit, control circuit, and power supply circuit | |
| JP7596770B2 (ja) | スイッチング制御回路、力率改善回路 | |
| US11031870B2 (en) | Drive signal generating circuit and power supply circuit | |
| CN113169547B (zh) | 集成电路、电源电路 | |
| JP7767906B2 (ja) | 集積回路および電源回路 | |
| WO2020090199A1 (ja) | 集積回路、電源回路 | |
| US20250323568A1 (en) | Switching control circuit and power supply circuit | |
| CN112154597B (zh) | 集成电路、电源电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240625 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240708 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7528779 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |