JP7529293B2 - Learning device, circuit design support device, learning method, circuit design support method, learning program, and circuit design support program - Google Patents
Learning device, circuit design support device, learning method, circuit design support method, learning program, and circuit design support program Download PDFInfo
- Publication number
- JP7529293B2 JP7529293B2 JP2022065265A JP2022065265A JP7529293B2 JP 7529293 B2 JP7529293 B2 JP 7529293B2 JP 2022065265 A JP2022065265 A JP 2022065265A JP 2022065265 A JP2022065265 A JP 2022065265A JP 7529293 B2 JP7529293 B2 JP 7529293B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- learning
- data
- representing
- characteristic values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 title claims description 42
- 238000000034 method Methods 0.000 title claims description 27
- 238000012549 training Methods 0.000 claims description 11
- 238000010801 machine learning Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 16
- 238000013500 data storage Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000547 structure data Methods 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 2
- 238000003062 neural network model Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
特許法第30条第2項適用 令和3年8月26日 第34回 回路とシステムワークショップ論文集 にて公開 令和3年8月26日 https://www.ieice.org/ess/kws/kws34/program/program_abst.html にて公開 令和3年8月27日 第34回 回路とシステムワークショップ にて公開Article 30, paragraph 2 of the Patent Act applies. Published on August 26, 2021 at the Proceedings of the 34th Circuit and System Workshop. Published on August 26, 2021 at https://www.ieice.org/ess/kws/kws34/program/program_abst.html. Published on August 27, 2021 at the 34th Circuit and System Workshop.
本発明は、学習装置、回路設計支援装置、学習方法、回路設計支援方法、学習プログラム、及び回路設計支援プログラムに関する。 The present invention relates to a learning device, a circuit design support device, a learning method, a circuit design support method, a learning program, and a circuit design support program.
特許文献1には、回路性能が向上する回路素子の素子値を容易に決定する技術が開示されている。 Patent document 1 discloses a technology that easily determines the element values of circuit elements that improve circuit performance.
アナログ回路の設計には多くの時間を要するため、急速な電子機器の発展にはその回路設計のボトルネックを解消する必要がある。このボトルネックを解消するために、上記特許文献1に開示されているような、アナログ回路の素子値を自動的に決定する技術が知られている。 Since designing analog circuits takes a lot of time, the rapid development of electronic devices requires eliminating the bottleneck in circuit design. To eliminate this bottleneck, technology is known for automatically determining element values for analog circuits, such as that disclosed in Patent Document 1 above.
ところで、アナログ回路設計の自動化においては、回路の合成と素子値の探索とが同時に実行されることが多い。具体的には、ある回路を合成した後に、その回路の素子値が決定され、その回路と素子値との組み合わせにより回路評価のシミュレーションが実行される。そして、シミュレーション結果に基づいて、その回路と素子値との組み合わせが要求仕様を満たしているのか否かが判定される。仮にその回路と素子値との組み合わせが要求仕様を満たしていない場合には、回路の合成と素子値の探索とが繰り返し実行される。 In automating analog circuit design, circuit synthesis and element value search are often performed simultaneously. Specifically, after a circuit is synthesized, the element values of the circuit are determined, and a simulation is performed to evaluate the circuit using a combination of the circuit and element values. Then, based on the simulation results, it is determined whether the combination of the circuit and element values meets the required specifications. If the combination of the circuit and element values does not meet the required specifications, circuit synthesis and element value search are repeated.
しかし、上記のような繰り返しは非効率であるという課題がある。上記特許文献1に開示されている技術は、強化学習を用いてアナログ回路の素子値を決定する技術であり、回路の合成を効率的にする技術ではない。 However, there is a problem in that the above-mentioned repetition is inefficient. The technology disclosed in the above-mentioned Patent Document 1 is a technology that uses reinforcement learning to determine the element values of an analog circuit, but is not a technology that makes circuit synthesis efficient.
本発明は、上記事情に鑑みてなされたものであり、要求仕様を満たす回路素子の配置を効率的に決定することにある。 The present invention was made in consideration of the above circumstances, and aims to efficiently determine the placement of circuit elements that meet the required specifications.
上記した課題を解決すべく、本発明に係る学習装置は、回路内における素子の配置を表す素子配置データと前記回路の特性を表す回路特性値とが対応付けられた複数の学習用データを取得する学習用データ取得部と、前記学習用データ取得部によって取得された複数の前記学習用データに基づいて機械学習モデルを学習させることにより、前記回路特性値から前記素子配置データを出力するための学習済みモデルを学習させる学習部と、を含む学習装置である。 To solve the above-mentioned problems, the learning device of the present invention is a learning device that includes a learning data acquisition unit that acquires multiple pieces of learning data in which element placement data representing the placement of elements in a circuit is associated with circuit characteristic values representing the characteristics of the circuit, and a learning unit that trains a machine learning model based on the multiple pieces of learning data acquired by the learning data acquisition unit, thereby training a trained model for outputting the element placement data from the circuit characteristic values.
本発明に係る回路設計支援装置は、上記の学習装置によって予め生成された前記学習済みモデルを取得する取得部と、前記取得部によって取得された前記学習済みモデルに対して、回路の要求特性を表す要求回路特性値を入力することにより、前記要求回路特性値に対応する回路内の素子の配置を表す素子配置データを生成する生成部と、を含む回路設計支援装置である。 The circuit design support device according to the present invention is a circuit design support device including an acquisition unit that acquires the trained model generated in advance by the above-mentioned learning device, and a generation unit that generates element placement data that represents the placement of elements in a circuit that corresponds to the required circuit characteristic value by inputting a required circuit characteristic value that represents a required characteristic of a circuit to the trained model acquired by the acquisition unit.
本発明に係る学習方法は、回路内における素子の配置を表す素子配置データと前記回路の特性を表す回路特性値とが対応付けられた複数の学習用データを取得し、取得された複数の前記学習用データに基づいて機械学習モデルを学習させることにより、前記回路特性値から前記素子配置データを出力するための学習済みモデルを学習させる、
処理をコンピュータが実行する学習方法である。
A learning method according to the present invention includes acquiring a plurality of learning data in which element placement data representing an arrangement of elements in a circuit is associated with a circuit characteristic value representing a characteristic of the circuit, and training a machine learning model based on the acquired plurality of learning data, thereby training a trained model for outputting the element placement data from the circuit characteristic value;
This is a learning method in which processing is carried out by a computer.
本発明に係る回路設計支援方法は、上記の学習方法によって予め生成された前記学習済みモデルを取得し、取得された前記学習済みモデルに対して、回路の要求特性を表す要求回路特性値を入力することにより、前記要求回路特性値に対応する回路内の素子の配置を表す素子配置データを生成する、処理をコンピュータが実行する回路設計支援方法である。 The circuit design support method according to the present invention is a circuit design support method in which a computer executes a process to acquire the trained model generated in advance by the above-mentioned learning method, input required circuit characteristic values representing required characteristics of a circuit to the acquired trained model, and generate element placement data representing the placement of elements in the circuit corresponding to the required circuit characteristic values.
本発明に係る学習プログラムは、回路内における素子の配置を表す素子配置データと前記回路の特性を表す回路特性値とが対応付けられた複数の学習用データを取得し、取得された複数の前記学習用データに基づいて機械学習モデルを学習させることにより、前記回路特性値から前記素子配置データを出力するための学習済みモデルを学習させる、処理をコンピュータに実行させるための学習プログラムである。 The learning program of the present invention is a learning program for causing a computer to execute a process of acquiring multiple pieces of learning data in which element placement data representing the placement of elements in a circuit is associated with circuit characteristic values representing the characteristics of the circuit, and training a machine learning model based on the acquired multiple pieces of learning data, thereby training a trained model for outputting the element placement data from the circuit characteristic values.
本発明に係る回路設計支援プログラムは、上記の学習プログラムによって予め生成された前記学習済みモデルを取得し、取得された前記学習済みモデルに対して、回路の要求特性を表す要求回路特性値を入力することにより、前記要求回路特性値に対応する回路内の素子の配置を表す素子配置データを生成する、処理をコンピュータに実行させるための回路設計支援プログラムである。 The circuit design support program of the present invention is a circuit design support program for causing a computer to execute a process of acquiring the trained model generated in advance by the above-mentioned learning program, inputting required circuit characteristic values representing required characteristics of a circuit to the acquired trained model, and generating element placement data representing the placement of elements in a circuit corresponding to the required circuit characteristic values.
本発明によれば、要求仕様を満たす回路素子の配置を効率的に決定することができる。 The present invention makes it possible to efficiently determine the placement of circuit elements that meet the required specifications.
以下、図面を参照して実施形態を詳細に説明する。 The following describes the embodiment in detail with reference to the drawings.
<回路設計支援装置のシステム構成> <System configuration of circuit design support device>
図1は、本実施形態の回路設計支援装置10を示す機能ブロック図である。図1に示されるように、本実施形態の回路設計支援装置10は、機能的には、学習用データ記憶部12と、学習済みモデル記憶部14と、結果記憶部16と、学習用データ取得部20と、学習部22と、取得部24と、生成部26と、を備えている。 Figure 1 is a functional block diagram showing a circuit design support device 10 of this embodiment. As shown in Figure 1, the circuit design support device 10 of this embodiment functionally includes a learning data storage unit 12, a trained model storage unit 14, a result storage unit 16, a learning data acquisition unit 20, a learning unit 22, an acquisition unit 24, and a generation unit 26.
本実施形態の回路設計支援装置10は、要求仕様を満たすアナログ回路の回路内における素子の配置を自動的に決定する。 The circuit design support device 10 of this embodiment automatically determines the placement of elements within an analog circuit that meets the required specifications.
学習用データ記憶部12には、回路の特性を表す回路特性値と、当該回路内における素子の配置を表す素子配置データとが対応付けられた複数の学習用データが格納されている。図2は、本実施形態の学習用データ記憶部12に格納される複数の学習用データの一例を示す図である。図2に示されるように、学習用データ記憶部12には、所望の特性を有しているアナログ回路の各々についての、回路特性値と素子配置データとが対応付けられて格納される。例えば、データID「00001」の学習用データは、回路特性値P1と素子配置データC1とが対応付けられている。 The learning data storage unit 12 stores multiple pieces of learning data in which circuit characteristic values representing the characteristics of a circuit are associated with element placement data representing the placement of elements within the circuit. FIG. 2 is a diagram showing an example of multiple pieces of learning data stored in the learning data storage unit 12 of this embodiment. As shown in FIG. 2, the learning data storage unit 12 stores circuit characteristic values and element placement data for each analog circuit having desired characteristics in association with each other. For example, the learning data with data ID "00001" is associated with a circuit characteristic value P1 and element placement data C1.
回路特性値は、アナログ回路の特性を表す情報であり、例えば、アナログ回路の消費電力、位相余裕、及び同相除去比等の値である。 Circuit characteristic values are information that represents the characteristics of an analog circuit, such as values of the analog circuit's power consumption, phase margin, and common-mode rejection ratio.
素子配置データは、アナログ回路内における素子の配置を表す情報である。図3~図5に、素子配置データを説明するための図を示す。本実施形態では、図3に示されるように、回路図CがメッシュデータMによって表現される。図4に示されるように、回路図Cの各箇所に配置されているN型MOSトランジスタはメッシュデータMにおいてはNとして表現され、P型MOSトランジスタはPとして表現され、抵抗はRと表現される。素子配置データは、複数の異なる種類の素子を表すマルチラベルデータである。具体的には、図5に示されるように、抵抗の配置を表すラベルデータRRと、PMOSの配置を表すラベルデータPRと、NMOSの配置を表すラベルデータNRとが予め用意され、それらのデータが素子配置データとして学習用データ記憶部12へ格納される。なお、図5に示されるように、素子が位置する箇所にはラベル1が付与される。 The element placement data is information that represents the placement of elements in an analog circuit. Figures 3 to 5 are diagrams for explaining the element placement data. In this embodiment, as shown in Figure 3, a circuit diagram C is represented by mesh data M. As shown in Figure 4, N-type MOS transistors placed at each location of the circuit diagram C are represented as N in the mesh data M, P-type MOS transistors are represented as P, and resistors are represented as R. The element placement data is multi-label data that represents multiple different types of elements. Specifically, as shown in Figure 5, label data RR representing the placement of resistors, label data PR representing the placement of PMOS, and label data NR representing the placement of NMOS are prepared in advance, and these data are stored in the learning data storage unit 12 as element placement data. Note that, as shown in Figure 5, label 1 is assigned to the location where the element is located.
図6に、要求性能とその要求性能を満たす回路構造を表す素子配置データの一例を示す。図6に示されるように、素子配置データR1は、基本のトポロジーに相当する回路構造を表している。また、素子配置データR2は、差動増幅段がカスコードである回路トポロジーに相当する回路構造を表している。また、素子配置データR3は、出力段がスーパーソースフォロワである回路トポロジーに相当する回路構造を表している。また、素子配置データR4は、差動増幅段がRail to Railで出力段がプッシュプルである回路トポロジーに相当する回路構造を表している。 Figure 6 shows an example of element layout data that represents required performance and a circuit structure that satisfies that required performance. As shown in Figure 6, element layout data R1 represents a circuit structure that corresponds to a basic topology. Furthermore, element layout data R2 represents a circuit structure that corresponds to a circuit topology in which the differential amplifier stage is a cascode. Furthermore, element layout data R3 represents a circuit structure that corresponds to a circuit topology in which the output stage is a super source follower. Furthermore, element layout data R4 represents a circuit structure that corresponds to a circuit topology in which the differential amplifier stage is rail-to-rail and the output stage is push-pull.
なお、学習用データの収集には、例えば、遺伝的アルゴリズム(GA)を利用することが可能である。例えば、複数の異なる評価関数を設定することにより、様々な回路配置のデータを効率的に収集することが可能である。 For example, a genetic algorithm (GA) can be used to collect learning data. For example, by setting multiple different evaluation functions, it is possible to efficiently collect data on various circuit layouts.
学習済みモデル記憶部14には、回路特性値から素子配置データを出力する学習済みモデルが格納されている。 The trained model storage unit 14 stores trained models that output element placement data from circuit characteristic values.
図7に、学習済みモデルを説明するための図を示す。学習済みモデルは、例えば、ニューラルネットワークモデル等の機械学習モデルである。なお、学習済みモデルとしては、ニューラルネットワークモデルに限らずその他のモデルであってもよい。 Figure 7 shows a diagram for explaining a trained model. The trained model is, for example, a machine learning model such as a neural network model. Note that the trained model is not limited to a neural network model and may be other models.
図7に示されるように、学習済みモデルは、回路特性値(又は、回路の要求特性を表す要求回路特性値)が入力されると、素子配置データを出力するように構成されている。 As shown in FIG. 7, the trained model is configured to output element placement data when circuit characteristic values (or required circuit characteristic values representing the required characteristics of the circuit) are input.
例えば、ある所望の要求回路特性値として、アナログ回路の消費電力、位相余裕、及び同相除去比等の値が学習済みモデルへ入力されると、その要求回路特性値を満たすような素子配置の確率が学習済みモデルから出力される。例えば、ある位置には抵抗が配置される確率が0.8、別の位置にはPMOSが配置される確率が0.6といったデータが学習済みモデルから出力される。これらのデータに対して所定の閾値処理が実行され、例えば、0.8以上の確率の箇所には素子が配置されるものとされる。 For example, when values such as the power consumption, phase margin, and common-mode rejection ratio of an analog circuit are input to the trained model as desired required circuit characteristic values, the trained model outputs the probability of an element placement that satisfies the required circuit characteristic value. For example, the trained model outputs data such as the probability that a resistor will be placed in one position is 0.8, and the probability that a PMOS will be placed in another position is 0.6. A predetermined threshold process is performed on this data, and elements are assumed to be placed in locations with a probability of, for example, 0.8 or higher.
結果記憶部16には、後述する生成部26によって得られる素子配置データが格納される。 The result storage unit 16 stores element placement data obtained by the generation unit 26, which will be described later.
学習用データ取得部20は、学習用データ記憶部12から複数の学習用データを取得する。 The learning data acquisition unit 20 acquires multiple pieces of learning data from the learning data storage unit 12.
学習部22は、学習用データ取得部20によって取得された複数の学習用データに基づいて機械学習モデルを教師学習させることにより、回路特性値から素子配置データを出力するための学習済みモデルを学習させる。そして、学習部22は、学習済みモデルを学習済みモデル記憶部14へ格納する。 The learning unit 22 trains a trained model for outputting element placement data from circuit characteristic values by subjecting the machine learning model to supervised learning based on the multiple pieces of training data acquired by the training data acquisition unit 20. The learning unit 22 then stores the trained model in the trained model storage unit 14.
取得部24は、学習済みモデル記憶部14から学習済みモデルを取得する。 The acquisition unit 24 acquires the trained model from the trained model storage unit 14.
生成部26は、取得部24によって取得された学習済みモデルに対して、回路の要求特性を表す要求回路特性値を入力することにより、要求回路特性値に対応する回路内の素子の配置を表す素子配置データを生成する。そして、生成部26は、素子配置データを結果記憶部16へ格納する。これにより、要求回路特性値を満たすような素子配置データが自動的に取得される。 The generation unit 26 inputs required circuit characteristic values that represent the required characteristics of the circuit into the trained model acquired by the acquisition unit 24, thereby generating element placement data that represents the placement of elements in the circuit that corresponds to the required circuit characteristic values. The generation unit 26 then stores the element placement data in the result storage unit 16. This allows element placement data that satisfies the required circuit characteristic values to be automatically acquired.
なお、生成部26は、素子配置データに基づいて、既知の技術を利用して、素子間の配線を生成することにより、要求性能を満たすような回路構造データを生成してもよい。また、例えば、生成部26は、上記特開2020‐187395号公報に開示されている技術を利用して回路構造データに含まれる各素子の素子値を更に計算するようにしてもよい。 The generation unit 26 may generate circuit structure data that satisfies the required performance by generating wiring between elements using known technology based on the element placement data. Also, for example, the generation unit 26 may further calculate the element values of each element included in the circuit structure data using the technology disclosed in the above-mentioned JP2020-187395A.
回路設計支援装置10は、例えば、図8に示すコンピュータ50で実現することができる。コンピュータ50はCPU51、一時記憶領域としてのメモリ52、及び不揮発性の記憶部53を備える。また、コンピュータ50は、入出力装置等(図示省略)が接続される入出力interface(I/F)54、及び記録媒体に対するデータの読み込み及び書き込みを制御するread/write(R/W)部55を備える。また、コンピュータ50は、インターネット等のネットワークに接続されるネットワークI/F56を備える。CPU51、メモリ52、記憶部53、入出力I/F54、R/W部55、及びネットワークI/F56は、バス57を介して互いに接続される。 The circuit design assistance device 10 can be realized, for example, by a computer 50 shown in FIG. 8. The computer 50 includes a CPU 51, a memory 52 as a temporary storage area, and a non-volatile storage unit 53. The computer 50 also includes an input/output interface (I/F) 54 to which an input/output device or the like (not shown) is connected, and a read/write (R/W) unit 55 that controls the reading and writing of data from and to a recording medium. The computer 50 also includes a network I/F 56 that is connected to a network such as the Internet. The CPU 51, memory 52, storage unit 53, input/output I/F 54, R/W unit 55, and network I/F 56 are connected to one another via a bus 57.
記憶部53は、Hard Disk Drive(HDD)、solid state drive(SSD)、フラッシュメモリ等によって実現できる。記憶媒体としての記憶部53には、コンピュータ50を機能させるためのプログラムが記憶されている。CPU51は、プログラムを記憶部53から読み出してメモリ52に展開し、プログラムが有するプロセスを順次実行する。 The storage unit 53 can be realized by a hard disk drive (HDD), a solid state drive (SSD), a flash memory, etc. The storage unit 53 as a storage medium stores a program for causing the computer 50 to function. The CPU 51 reads the program from the storage unit 53, expands it into the memory 52, and sequentially executes the processes contained in the program.
<回路設計支援装置10の作用> <Function of circuit design support device 10>
次に、本実施形態の回路設計支援装置10の作用について説明する。ユーザが回路設計支援装置10を操作し、回路設計支援装置10が学習処理の指示信号を受け付けると、回路設計支援装置10は、図9に示される学習処理ルーチンを実行する。 Next, the operation of the circuit design support device 10 of this embodiment will be described. When a user operates the circuit design support device 10 and the circuit design support device 10 receives a learning process instruction signal, the circuit design support device 10 executes the learning process routine shown in FIG. 9.
ステップS100において、学習用データ取得部20は、学習用データ記憶部12から複数の学習用データを取得する。 In step S100, the learning data acquisition unit 20 acquires multiple pieces of learning data from the learning data storage unit 12.
ステップS102において、学習部22は、上記ステップS100で取得された複数の学習用データに基づいて機械学習モデルを教師学習させることにより、回路特性値から素子配置データを出力するためのモデルを学習させ、学習済みモデルを生成する。 In step S102, the learning unit 22 performs supervised learning of a machine learning model based on the multiple pieces of learning data acquired in step S100, thereby learning a model for outputting element placement data from circuit characteristic values, and generating a learned model.
ステップS104において、学習部22は、上記ステップS102で生成された学習済みモデルを学習済みモデル記憶部14へ格納する。 In step S104, the learning unit 22 stores the trained model generated in step S102 in the trained model storage unit 14.
図9に示される学習処理ルーチンが実行されると、学習済みモデルが学習済みモデル記憶部14へ格納されたことになる。 When the learning process routine shown in FIG. 9 is executed, the trained model is stored in the trained model storage unit 14.
次に、ユーザが回路設計支援装置10を操作し、回路設計支援装置10が素子配置推定処理の指示信号を受け付けると、回路設計支援装置10は、図10に示される素子配置推定処理ルーチンを実行する。 Next, when the user operates the circuit design support device 10 and the circuit design support device 10 receives an instruction signal for element placement estimation processing, the circuit design support device 10 executes the element placement estimation processing routine shown in FIG. 10.
ステップS200において、取得部24は、学習済みモデル記憶部14から学習済みモデルを読み出す。 In step S200, the acquisition unit 24 reads the trained model from the trained model storage unit 14.
ステップS202において、生成部26は、上記ステップS200で取得された学習済みモデルに対して、回路の要求特性を表す要求回路特性値を入力することにより、要求回路特性値に対応する回路内の素子の配置を表す素子配置データを生成する。 In step S202, the generation unit 26 inputs required circuit characteristic values representing the required characteristics of the circuit to the trained model acquired in step S200, thereby generating element placement data representing the placement of elements in the circuit corresponding to the required circuit characteristic values.
ステップS204において、生成部26は、ステップS202で生成された素子配置データを結果記憶部16へ格納する。 In step S204, the generation unit 26 stores the element placement data generated in step S202 in the result storage unit 16.
以上説明したように、本実施形態に係る回路設計支援装置10は、回路内における素子の配置を表す素子配置データと回路の特性を表す回路特性値とが対応付けられた複数の学習用データを取得する。回路設計支援装置10は、複数の学習用データに基づいて機械学習モデルを学習させることにより、回路特性値から素子配置データを出力するための学習済みモデルを学習させる。 As described above, the circuit design assistance device 10 according to this embodiment acquires multiple pieces of learning data in which element placement data representing the placement of elements in a circuit is associated with circuit characteristic values representing the characteristics of the circuit. The circuit design assistance device 10 trains a machine learning model based on the multiple pieces of learning data, thereby training a trained model for outputting element placement data from circuit characteristic values.
また、本実施形態に係る回路設計支援装置10は、学習済みモデルに対して、回路の要求特性を表す要求回路特性値を入力することにより、要求回路特性値に対応する回路内の素子の配置を表す素子配置データを生成する。 In addition, the circuit design assistance device 10 according to this embodiment generates element placement data representing the placement of elements in a circuit corresponding to the required circuit characteristic values by inputting required circuit characteristic values representing the required characteristics of the circuit to the trained model.
これにより、回路特性値から回路内における素子配置データを効率的に生成することができる。また、回路特性値を満たすような素子配置データを自動的に得ることができる。さらに、回路の合成とその回路の素子値の探索とを繰り返すことなく、要求性能を満たすような回路内の素子の配置を決定することができる。 This makes it possible to efficiently generate element placement data within a circuit from circuit characteristic values. It also makes it possible to automatically obtain element placement data that satisfies the circuit characteristic values. Furthermore, it is possible to determine the placement of elements within a circuit that satisfies the required performance without repeatedly synthesizing the circuit and searching for element values for that circuit.
次に、本実施形態に係る回路設計支援装置10の実施例について説明する。本実施例では、ある要求回路特性を満たすような素子配置データを自動生成した。 Next, an example of the circuit design support device 10 according to this embodiment will be described. In this example, element placement data that satisfies certain required circuit characteristics is automatically generated.
本実施例では、まず、2,682個の学習用データを用いて学習済みモデルを生成した。なお、学習済みモデルを生成する際の諸条件は以下の表1の通りである。以下の表1の評価関数及び損失関数は、平均二乗誤差を表す。 In this example, first, a trained model was generated using 2,682 pieces of training data. The conditions for generating the trained model are as shown in Table 1 below. The evaluation function and loss function in Table 1 below represent the mean squared error.
次に、以下の表2に示すような要求回路特性値を設定した。 Next, we set the required circuit characteristic values as shown in Table 2 below.
上記表2に示される要求回路特性値を学習済みモデルへ入力したところ、図11の上側に示されるような素子配置データが出力された。なお、図11の下側の回路構造データは、素子配置データを元に作成されたものである。図11の素子配置データは、概ね「大きい利得」、「小さい出力抵抗」、「スルーレートを大きく」、及び「消費電力が小さい」回路を設計するように要求回路特性値を入力した際に学習済みモデルであるニューラルネットワークが予測した素子配置データである。実際に、図11に示した予測された回路構造は、利得やスルーレートが高くなりやすいカスコード接続の入力段、低い出力抵抗を実現できるスーパーソースフォロアの出力段の回路構造が予測され、回路設計の定石とも合致している。またこの予測された回路構造は、学習用データとして用いた回路構造の中にはない新たな回路構造であり、本手法によれば、新たな回路構造を創造できる可能性も示されている。 When the required circuit characteristic values shown in Table 2 above were input to the trained model, element placement data such as that shown in the upper part of FIG. 11 was output. The circuit structure data in the lower part of FIG. 11 was created based on the element placement data. The element placement data in FIG. 11 is the element placement data predicted by the trained model, the neural network, when the required circuit characteristic values were input to design a circuit with roughly "large gain," "small output resistance," "large slew rate," and "low power consumption." In fact, the predicted circuit structure shown in FIG. 11 is a circuit structure of a cascode-connected input stage that is likely to have high gain and slew rate, and a super source follower output stage that can achieve low output resistance, which is consistent with the standard techniques for circuit design. In addition, this predicted circuit structure is a new circuit structure that is not included in the circuit structures used as training data, and this method also shows the possibility of creating a new circuit structure.
なお、本発明は、上述した実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。 The present invention is not limited to the above-described embodiment, and various modifications and applications are possible without departing from the spirit of the invention.
例えば、上記実施形態では、回路設計支援装置10が、学習処理と素子配置推定処理とを実行する場合を例に説明したがこれに限定されるものではない。例えば、学習装置が学習処理を実行し、学習装置とは異なる別の装置が素子配置推定処理を実行するようにしてもよい。 For example, in the above embodiment, the circuit design assistance device 10 executes the learning process and the element placement estimation process, but this is not limited to the above. For example, the learning device may execute the learning process, and another device different from the learning device may execute the element placement estimation process.
10 回路設計支援装置
12 学習用データ記憶部
14 学習済みモデル記憶部
16 結果記憶部
20 学習用データ取得部
22 学習部
24 取得部
26 生成部
50 コンピュータ
10 Circuit design support device 12 Learning data storage unit 14 Learned model storage unit 16 Result storage unit 20 Learning data acquisition unit 22 Learning unit 24 Acquisition unit 26 Generation unit 50 Computer
Claims (6)
前記学習用データ取得部によって取得された複数の前記学習用データに基づいて機械学習モデルを学習させることにより、前記回路特性値から前記素子配置データを出力するための学習済みモデルを学習させる学習部と、
を含む学習装置。 a learning data acquisition unit that acquires a plurality of learning data, the learning data being element placement data representing an arrangement of elements in a circuit, and in which the element placement data is label data representing a plurality of different types of elements and a circuit characteristic value representing a characteristic of the circuit are associated with each other;
a learning unit that learns a machine learning model based on the plurality of learning data acquired by the learning data acquisition unit, thereby learning a learned model for outputting the element placement data from the circuit characteristic values;
A learning device comprising:
前記取得部によって取得された前記学習済みモデルに対して、回路の要求特性を表す要求回路特性値を入力することにより、前記要求回路特性値に対応する回路内の素子の配置を表す素子配置データを生成する生成部と、
を含む回路設計支援装置。 An acquisition unit that acquires the trained model generated in advance by the learning device according to claim 1 ;
a generation unit that generates element placement data representing a placement of elements in a circuit corresponding to a required circuit characteristic value by inputting a required circuit characteristic value representing a required characteristic of a circuit to the trained model acquired by the acquisition unit;
A circuit design support device comprising:
取得された複数の前記学習用データに基づいて機械学習モデルを学習させることにより、前記回路特性値から前記素子配置データを出力するための学習済みモデルを学習させる、
処理をコンピュータが実行する学習方法。 acquiring a plurality of learning data sets, the learning data sets being element placement data representing placement of elements in a circuit and being label data representing a plurality of different types of elements, and circuit characteristic values representing characteristics of the circuit;
a machine learning model is trained based on the acquired plurality of pieces of learning data to train a trained model for outputting the element placement data from the circuit characteristic values;
A learning method in which a computer performs a process.
取得された前記学習済みモデルに対して、回路の要求特性を表す要求回路特性値を入力することにより、前記要求回路特性値に対応する回路内の素子の配置を表す素子配置データを生成する、
処理をコンピュータが実行する回路設計支援方法。 Obtaining the trained model generated in advance by the training method according to claim 3 ;
inputting required circuit characteristic values representing required characteristics of a circuit into the acquired trained model, thereby generating element placement data representing a placement of elements in the circuit corresponding to the required circuit characteristic values;
A circuit design support method in which processing is executed by a computer.
取得された複数の前記学習用データに基づいて機械学習モデルを学習させることにより、前記回路特性値から前記素子配置データを出力するための学習済みモデルを学習させる、
処理をコンピュータに実行させるための学習プログラム。 acquiring a plurality of learning data sets, the learning data sets being element placement data representing placement of elements in a circuit and being label data representing a plurality of different types of elements, and circuit characteristic values representing characteristics of the circuit;
a machine learning model is trained based on the acquired plurality of pieces of learning data to train a trained model for outputting the element placement data from the circuit characteristic values;
A learning program that allows a computer to carry out processing.
取得された前記学習済みモデルに対して、回路の要求特性を表す要求回路特性値を入力することにより、前記要求回路特性値に対応する回路内の素子の配置を表す素子配置データを生成する、
処理をコンピュータに実行させるための回路設計支援プログラム。 Acquire the trained model generated in advance by the training program according to claim 5 ,
inputting required circuit characteristic values representing required characteristics of a circuit into the acquired trained model, thereby generating element placement data representing a placement of elements in the circuit corresponding to the required circuit characteristic values;
A circuit design support program that causes a computer to execute processing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022065265A JP7529293B2 (en) | 2022-04-11 | 2022-04-11 | Learning device, circuit design support device, learning method, circuit design support method, learning program, and circuit design support program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022065265A JP7529293B2 (en) | 2022-04-11 | 2022-04-11 | Learning device, circuit design support device, learning method, circuit design support method, learning program, and circuit design support program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023155754A JP2023155754A (en) | 2023-10-23 |
| JP7529293B2 true JP7529293B2 (en) | 2024-08-06 |
Family
ID=88417983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022065265A Active JP7529293B2 (en) | 2022-04-11 | 2022-04-11 | Learning device, circuit design support device, learning method, circuit design support method, learning program, and circuit design support program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7529293B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018005436A (en) | 2016-06-30 | 2018-01-11 | 株式会社日立製作所 | Circuit design device and circuit design method using the same |
| JP2020184123A (en) | 2019-04-26 | 2020-11-12 | 国立大学法人群馬大学 | Circuit design equipment, circuit design method and program |
| CN113553794A (en) | 2021-07-12 | 2021-10-26 | 苏州贝克微电子有限公司 | Artificial intelligence implementation system and method for circuit design |
-
2022
- 2022-04-11 JP JP2022065265A patent/JP7529293B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018005436A (en) | 2016-06-30 | 2018-01-11 | 株式会社日立製作所 | Circuit design device and circuit design method using the same |
| JP2020184123A (en) | 2019-04-26 | 2020-11-12 | 国立大学法人群馬大学 | Circuit design equipment, circuit design method and program |
| CN113553794A (en) | 2021-07-12 | 2021-10-26 | 苏州贝克微电子有限公司 | Artificial intelligence implementation system and method for circuit design |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023155754A (en) | 2023-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115204076B (en) | Logic optimization method and device of integrated circuit, electronic equipment and readable medium | |
| CN113051867A (en) | Method for automated design of integrated circuits | |
| CN105955887A (en) | Test data generation method and system | |
| JP6331756B2 (en) | Test case generation program, test case generation method, and test case generation apparatus | |
| JP5699768B2 (en) | Circuit simulation method and circuit simulation apparatus | |
| JP7529293B2 (en) | Learning device, circuit design support device, learning method, circuit design support method, learning program, and circuit design support program | |
| CN116151162B (en) | Register code and document automated design method, device, equipment and medium | |
| WO2004077555A1 (en) | Apparatus for managing parts data for lsi design | |
| JP2005071370A (en) | System and method for determining circuit design activity factors | |
| US12299357B1 (en) | Method for automated topology recognition and functional annotation of analog/mixed-signal circuits | |
| US8510693B2 (en) | Changing abstraction level of portion of circuit design during verification | |
| JP5115003B2 (en) | Logic design support system and program | |
| JP3862882B2 (en) | Circuit data reduction method and circuit simulation method | |
| JP7529289B2 (en) | Learning device, circuit design support device, learning method, circuit design support method, learning program, and circuit design support program | |
| JP4080464B2 (en) | Verification vector generation method and electronic circuit verification method using the same | |
| US20030018460A1 (en) | Method to preserve comments of circuit simulation text file | |
| JP3296320B2 (en) | Gate delay calculation device and recording medium recording gate delay calculation program | |
| US20120011483A1 (en) | Method of characterizing regular electronic circuits | |
| CN120449808B (en) | Automatic layout generation method, device and electronic device | |
| Gusmao et al. | Bringing Structure into Analog IC Placement with Relational Graph Convolutional Networks | |
| JP2002108967A (en) | Delay calculation load generation method and recording medium | |
| JP7285308B1 (en) | Information processing device, information processing method, and program | |
| JPH05274384A (en) | Design method of analog circuit | |
| Cachaço et al. | Automatic technology migration of analog IC designs using generic cell libraries | |
| KR20240128527A (en) | Netlist simplification apparatus and method through critical path extraction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A80 | Written request to apply exceptions to lack of novelty of invention |
Free format text: JAPANESE INTERMEDIATE CODE: A80 Effective date: 20220421 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230515 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240709 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240718 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7529293 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |