Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7531351B2 - SUBSTRATE PROCESSING METHOD, SUBSTRATE PROCESSING APPARATUS, AND SUBSTRATE PROCESSING SYSTEM - Google Patents
[go: Go Back, main page]

JP7531351B2 - SUBSTRATE PROCESSING METHOD, SUBSTRATE PROCESSING APPARATUS, AND SUBSTRATE PROCESSING SYSTEM - Google Patents

SUBSTRATE PROCESSING METHOD, SUBSTRATE PROCESSING APPARATUS, AND SUBSTRATE PROCESSING SYSTEM Download PDF

Info

Publication number
JP7531351B2
JP7531351B2 JP2020152825A JP2020152825A JP7531351B2 JP 7531351 B2 JP7531351 B2 JP 7531351B2 JP 2020152825 A JP2020152825 A JP 2020152825A JP 2020152825 A JP2020152825 A JP 2020152825A JP 7531351 B2 JP7531351 B2 JP 7531351B2
Authority
JP
Japan
Prior art keywords
substrate
chamber
reactive species
pattern
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020152825A
Other languages
Japanese (ja)
Other versions
JP2021077866A5 (en
JP2021077866A (en
Inventor
圭恵 熊谷
亨 久松
昌伸 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to TW109137744A priority Critical patent/TWI871370B/en
Priority to CN202011214947.4A priority patent/CN112802737B/en
Priority to KR1020200150328A priority patent/KR102868384B1/en
Priority to US17/097,141 priority patent/US11545355B2/en
Publication of JP2021077866A publication Critical patent/JP2021077866A/en
Priority to US18/083,434 priority patent/US12482651B2/en
Publication of JP2021077866A5 publication Critical patent/JP2021077866A5/en
Application granted granted Critical
Publication of JP7531351B2 publication Critical patent/JP7531351B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326Deposition processes
    • H10P14/6328Deposition from the gas or vapour phase
    • H10P14/6334Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6339Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE or pulsed CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45527Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536Use of plasma, radiation or electromagnetic fields
    • C23C16/4554Plasma being used non-continuously in between ALD reactions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326Deposition processes
    • H10P14/6328Deposition from the gas or vapour phase
    • H10P14/6334Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/69Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

以下の開示は、基板処理方法基板処理装置、および基板処理システムに関する。 The following disclosure relates to a substrate processing method , a substrate processing apparatus , and a substrate processing system .

半導体装置の製造において利用される技術の一つとして、原子層堆積(Atomic Layer Deposition: ALD)が知られている。ALDは化学蒸着(Chemical Vapor Deposition: CVD)の一つに分類される。CVDは、チャンバ内に基板を配置してから、形成したい膜の成分を含むガスをチャンバに導入し、基板の表面上または気相で化学反応を生じさせることで基板上に膜を形成する手法である。ALDはCVDとは異なり、複数の反応ガスを一度にチャンバ内に導入しない。まず、第1の反応ガス(プリカーサ)をチャンバに導入して基板上に吸着させ、吸着しなかった第1の反応ガスをチャンバから排出する。次に第2の反応ガスをチャンバに導入し、基板上に吸着した第1の反応ガスの成分と反応させて膜を形成する。ALDは、自己制御性を利用して原子層レベルで膜厚を制御できることから緻密な成膜に活用されている。 Atomic Layer Deposition (ALD) is known as one of the techniques used in the manufacture of semiconductor devices. ALD is classified as a type of chemical vapor deposition (CVD). CVD is a technique in which a substrate is placed in a chamber, and then a gas containing the components of the film to be formed is introduced into the chamber, and a chemical reaction occurs on the surface of the substrate or in the gas phase to form a film on the substrate. Unlike CVD, ALD does not introduce multiple reaction gases into the chamber at once. First, a first reaction gas (precursor) is introduced into the chamber and adsorbed onto the substrate, and the first reaction gas that is not adsorbed is exhausted from the chamber. Next, a second reaction gas is introduced into the chamber and reacts with the components of the first reaction gas adsorbed on the substrate to form a film. ALD is used for forming dense films because it can control the film thickness at the atomic layer level by utilizing its self-regulating properties.

米国特許出願公開第2005/70041号明細書US Patent Application Publication No. 2005/70041

本開示は、基板に形成する膜のカバレッジを連続的に制御できる技術を提供する。 This disclosure provides a technology that allows for continuous control of the coverage of a film formed on a substrate.

本開示の一態様による、基板処理装置が実現する基板処理方法は、a)チャンバ内で、表面にパターンが形成された基板を第1の反応種に晒して、第1の反応種を基板の表面に吸着させる工程を含む。また、基板処理方法は、b)チャンバ内で、基板を第2の反応種から形成したプラズマに晒して、基板の表面に膜を形成する工程を含む。また、基板処理方法は、c)工程a)と工程b)とを含む処理を、工程b)の開始時における第1の反応種の滞留量を変えて2回以上繰り返す工程を含む。 According to one aspect of the present disclosure, a substrate processing method realized by a substrate processing apparatus includes a) exposing a substrate having a pattern formed on its surface to a first reactive species in a chamber, thereby adsorbing the first reactive species to the surface of the substrate. The substrate processing method also includes b) exposing the substrate to a plasma formed from a second reactive species in the chamber, thereby forming a film on the surface of the substrate. The substrate processing method also includes c) repeating the process including steps a) and b) two or more times by changing the amount of the first reactive species remaining at the start of step b).

本開示によれば、基板に形成する膜のカバレッジを連続的に制御できる。 This disclosure allows for continuous control of the coverage of the film formed on the substrate.

図1は、第1の実施形態に係る基板処理方法の流れの一例を示すフローチャートである。FIG. 1 is a flowchart showing an example of the flow of a substrate processing method according to a first embodiment. 図2Aは、第1の実施形態に係る基板処理方法により実行される処理例1の流れを示すフローチャートである。FIG. 2A is a flowchart showing a procedure of a processing example 1 performed by the substrate processing method according to the first embodiment. 図2Bは、第1の実施形態に係る基板処理方法により実行される処理例2の流れを示すフローチャートである。FIG. 2B is a flowchart showing a flow of a processing example 2 performed by the substrate processing method according to the first embodiment. 図2Cは、第1の実施形態に係る基板処理方法により実行される処理例3の流れを示すフローチャートである。FIG. 2C is a flowchart showing a flow of a processing example 3 performed by the substrate processing method according to the first embodiment. 図2Dは、第1の実施形態に係る基板処理方法により実行される処理例4の流れを示すフローチャートである。FIG. 2D is a flowchart showing a flow of Process Example 4 performed by the substrate processing method according to the first embodiment. 図3Aは、成膜手法とカバレッジとの関係について説明するための図である。FIG. 3A is a diagram for explaining the relationship between the film formation technique and the coverage. 図3Bは、図3Aの(1)~(5)に対応するパターンの概略縦断面図である。FIG. 3B is a schematic vertical cross-sectional view of the patterns corresponding to (1) to (5) in FIG. 3A. 図4は、化学蒸着について説明するための図である。FIG. 4 is a diagram for explaining chemical vapor deposition. 図5は、原子層堆積について説明するための図である。FIG. 5 is a diagram for explaining atomic layer deposition. 図6は、第1の実施形態におけるミックスモードについて説明するための図である。FIG. 6 is a diagram for explaining the mixed mode in the first embodiment. 図7は、第1の実施形態に係る基板処理装置の構成の一例を示す図である。FIG. 7 is a diagram showing an example of the configuration of the substrate processing apparatus according to the first embodiment. 図8は、第1の実施形態に係る基板処理装置に記憶される処理条件の一例について説明するための図である。FIG. 8 is a diagram for explaining an example of processing conditions stored in the substrate processing apparatus according to the first embodiment. 図9は、第1の実施形態に係る基板処理装置に記憶される処理の一例について説明するための図である。FIG. 9 is a diagram for explaining an example of a process stored in the substrate processing apparatus according to the first embodiment. 図10は、第1の実施形態に係る基板処理方法に基づく処理の実験結果を示す図である。FIG. 10 is a diagram showing experimental results of processing based on the substrate processing method according to the first embodiment. 図11は、図10に示す実験結果を正規化したグラフである。FIG. 11 is a graph showing the normalized experimental results shown in FIG. 図12は、第2の実施形態に係る基板処理装置の構成の一例を示す図である。FIG. 12 is a diagram showing an example of the configuration of a substrate processing apparatus according to the second embodiment. 図13は、対応記憶部に記憶される情報の構成の一例を示す図である。FIG. 13 is a diagram illustrating an example of a configuration of information stored in the correspondence storage unit. 図14Aは、基板上に形成されたパターンの低周波ラフネスの一例を示す図である。FIG. 14A is a diagram showing an example of low-frequency roughness of a pattern formed on a substrate. 図14Bは、基板上に形成されたパターンを測定して得られる電力スペクトル密度の一例を示す図である。FIG. 14B is a diagram showing an example of a power spectrum density obtained by measuring a pattern formed on a substrate. 図14Cは、基板上に形成されたパターンの高周波ラフネスの一例を示す図である。FIG. 14C is a diagram showing an example of high-frequency roughness of a pattern formed on a substrate. 図14Dは、基板上に形成されたパターンを測定して得られる電力スペクトル密度の他の例を示す図である。FIG. 14D is a diagram showing another example of the power spectral density obtained by measuring a pattern formed on a substrate. 図15は、第2の実施形態に係る基板処理方法の流れの一例を示すフローチャートである。FIG. 15 is a flowchart showing an example of the flow of the substrate processing method according to the second embodiment. 図16は、第1、第2の実施形態における基板処理が実行される処理装置の構成の一例を示す図である。FIG. 16 is a diagram showing an example of the configuration of a processing apparatus for performing substrate processing in the first and second embodiments. 図17は、第1、第2の実施形態における基板処理の実施に用いることが可能な処理システムの一例を示す図である。FIG. 17 is a diagram showing an example of a processing system that can be used to perform substrate processing in the first and second embodiments.

以下に、開示する実施形態について、図面に基づいて詳細に説明する。なお、本実施形態は限定的なものではない。また、各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。なお、各図面において同一または相当の部分に対しては同一の符号を付する。 The disclosed embodiments are described in detail below with reference to the drawings. Note that the present embodiments are not limiting. In addition, the embodiments can be appropriately combined as long as the processing contents are not inconsistent. Note that the same reference numerals are used in each drawing to denote the same or equivalent parts.

なお、以下の説明において、「上方」は、処理装置の天井方向すなわち、処理装置内に配置された基板の表面方向を指す。また、「下方」は、処理装置の床方向すなわち、処理装置内に配置された基板の裏面方向を指す。また、基板上に形成されたパターンの部分を示すために、「上」「下」というときは、「上」は基板表面側すなわち成膜やエッチング等の処理対象となる側を意味し、「下」は基板裏面側すなわち成膜やエッチング等の処理対象ではない側を意味する。また、基板の厚み方向を縦方向、基板表面と平行な方向を横方向とも呼ぶ。 In the following description, "upper" refers to the direction toward the ceiling of the processing apparatus, i.e., the direction toward the surface of the substrate placed inside the processing apparatus. "Lower" refers to the direction toward the floor of the processing apparatus, i.e., the direction toward the back surface of the substrate placed inside the processing apparatus. When using "upper" and "lower" to indicate the portions of a pattern formed on a substrate, "upper" refers to the substrate surface side, i.e., the side that is the subject of processing such as film deposition or etching, and "lower" refers to the substrate back side, i.e., the side that is not the subject of processing such as film deposition or etching. The thickness direction of the substrate is also called the vertical direction, and the direction parallel to the substrate surface is also called the horizontal direction.

また、以下の説明において、「反応種」は、反応種を含有するガスを含む。 In the following description, "reactive species" includes gases that contain reactive species.

(第1の実施形態)
図1は、第1の実施形態に係る基板処理方法の流れの一例を示すフローチャートである。第1の実施形態に係る基板処理方法は、たとえば、エッチング、成膜、クリーニング等の処理が実行される処理装置(たとえばチャンバ)を制御する基板処理装置により実行される。
First Embodiment
1 is a flow chart showing an example of the flow of a substrate processing method according to a first embodiment. The substrate processing method according to the first embodiment is performed by a substrate processing apparatus that controls a processing apparatus (e.g., a chamber) in which processing such as etching, film formation, cleaning, etc. is performed.

まず、基板処理装置は、基板(たとえば、シリコンで形成された半導体基板)に対して連続して実行される1以上の処理を選択する(ステップS11)。次に、基板処理装置は、選択した処理を、処理装置に実行させる(ステップS12)。実行が完了すると、処理は終了する。 First, the substrate processing apparatus selects one or more processes to be performed consecutively on a substrate (e.g., a semiconductor substrate made of silicon) (step S11). Next, the substrate processing apparatus causes the processing apparatus to perform the selected processes (step S12). When the execution is completed, the process ends.

ここで、「処理」とは、基板に対して実行する1以上の処理を含む。1以上の処理はたとえば、成膜処理、エッチング処理、洗浄処理、温調処理等である。また、「処理」は、1以上の処理の実行順序の情報を含む。 Here, "processing" includes one or more processes performed on a substrate. The one or more processes are, for example, a film formation process, an etching process, a cleaning process, a temperature adjustment process, etc. Furthermore, "processing" includes information on the order in which the one or more processes are performed.

図2A~図2Dは各々、第1の実施形態に係る基板処理方法により実行される処理例1~4の流れを示すフローチャートである。 Figures 2A to 2D are flowcharts showing the flow of processing examples 1 to 4, respectively, performed by the substrate processing method according to the first embodiment.

図2Aに示す処理例1は、CVDによる成膜処理である。まず、基板処理装置は、チャンバ内で第1の反応種と第2の反応種とを反応させて基板の表面に膜を形成する(ステップSA1)。そして、基板処理装置は処理を終了する。 Processing example 1 shown in FIG. 2A is a film formation process using CVD. First, the substrate processing apparatus reacts a first reactive species with a second reactive species in a chamber to form a film on the surface of a substrate (step SA1). Then, the substrate processing apparatus ends the process.

図2Bに示す処理例2は、ALD(後述する「ミックスモード」を含む。)による成膜処理である。処理例1の処理は、工程a)と工程b)とを含む。工程a)において、基板処理装置は、チャンバ内で、表面にパターンが形成された基板を第1の反応種に晒して、第1の反応種を基板の表面に吸着させる(ステップSB1)。次に、工程b)において、基板処理装置は、チャンバ内で、基板を第2の反応種から形成したプラズマに晒して、基板の表面に膜を形成する(ステップSB2)。基板処理装置は、所定数のサイクルを実行したか否かを判定する(ステップSB3)。所定数のサイクルを実行していないと判定した場合(ステップSB3、No)、基板処理装置は、ステップSB1に戻って処理を繰り返す。他方、所定数のサイクルを実行したと判定した場合(ステップSB3、Yes)、基板処理装置は処理を終了する。 Processing example 2 shown in FIG. 2B is a film formation process by ALD (including the "mixed mode" described later). The process of processing example 1 includes steps a) and b). In step a), the substrate processing apparatus exposes a substrate having a pattern formed on its surface to a first reactive species in a chamber, and adsorbs the first reactive species onto the surface of the substrate (step SB1). Next, in step b), the substrate processing apparatus exposes the substrate to plasma formed from a second reactive species in the chamber, and forms a film on the surface of the substrate (step SB2). The substrate processing apparatus determines whether or not a predetermined number of cycles have been performed (step SB3). If it is determined that the predetermined number of cycles have not been performed (step SB3, No), the substrate processing apparatus returns to step SB1 and repeats the process. On the other hand, if it is determined that the predetermined number of cycles have been performed (step SB3, Yes), the substrate processing apparatus ends the process.

なお、図2Bに示すように、工程aは、第1の反応種を基板に吸着させる工程a1と、チャンバから第1の反応種の少なくとも一部をパージする工程a2と、を含んでもよい。同様に、工程bは、第2の反応種をチャンバに導入してプラズマを形成して成膜する工程b1と、チャンバから第2の反応種の少なくとも一部をパージする工程b2と、を含んでもよい。 As shown in FIG. 2B, step a may include step a1 of adsorbing a first reactive species onto a substrate, and step a2 of purging at least a portion of the first reactive species from the chamber. Similarly, step b may include step b1 of introducing a second reactive species into the chamber to form a plasma and deposit a film, and step b2 of purging at least a portion of the second reactive species from the chamber.

図2Cに示す処理例3は、エッチング処理である。まず、基板処理装置は、エッチングを実行する(ステップSC1)。そして、基板処理装置は処理を終了する。 Processing example 3 shown in FIG. 2C is an etching process. First, the substrate processing apparatus performs etching (step SC1). Then, the substrate processing apparatus ends the process.

図2Dに示す処理例4は、異なる条件の成膜処理とエッチングとを組み合わせた処理である。処理例4は、処理例1と、処理例2と、処理例3の処理を順番に実行する処理である。基板処理装置はまず処理例1を実行する(ステップSD1)。次に基板処理装置は処理例2を実行する(ステップSD2)。続けて基板処理装置は処理例3を実行する(ステップSD3)。そして基板処理装置は処理を終了する。 Processing example 4 shown in FIG. 2D is a process that combines a film formation process and etching under different conditions. Processing example 4 is a process that sequentially executes the processes of processing examples 1, 2, and 3. The substrate processing apparatus first executes processing example 1 (step SD1). Next, the substrate processing apparatus executes processing example 2 (step SD2). Next, the substrate processing apparatus executes processing example 3 (step SD3). The substrate processing apparatus then ends the process.

また、「処理」は、各処理の処理条件の情報を含む。処理条件の情報はたとえば、チャンバ内圧力、プラズマ生成のために印加する高周波(Radio Frequency)の周波数および電力、ガスの種類および流量、処理時間、チャンバ各部の温度等を含む。また、「処理」は、各処理を実行する回数、および、複数の処理を予め定められた順序で繰り返す回数の情報を含む。たとえば、図2A~図2Dに示す処理例2において複数サイクルを実行する場合、各サイクルに異なる処理条件を設定できる。第1の実施形態に係る基板処理方法において実行する「処理」はたとえば、基板に形成された高低差を有するパターンに対して、異なるカバレッジでの成膜を実現する1以上の処理を含む。 The "processing" also includes information on the processing conditions of each process. The information on processing conditions includes, for example, the pressure inside the chamber, the frequency and power of the radio frequency (RF) applied to generate plasma, the type and flow rate of gas, the processing time, and the temperature of each part of the chamber. The "processing" also includes information on the number of times each process is performed, and the number of times multiple processes are repeated in a predetermined order. For example, when multiple cycles are performed in the processing example 2 shown in Figures 2A to 2D, different processing conditions can be set for each cycle. The "processing" performed in the substrate processing method according to the first embodiment includes, for example, one or more processes that achieve film formation with different coverages on a pattern having height differences formed on a substrate.

ここで、「カバレッジ」とは、基板上に形成された高低差を有するパターンの上部に形成される膜と下部に形成される膜との比を意味する。カバレッジはたとえば、基板に形成されたホールの内周上部に形成される膜の膜厚と、下部に形成される膜の膜厚との比を意味する。またたとえば、カバレッジは、基板表面と、基板に形成されたホールの底面と、に形成される膜の膜厚の比を意味する。たとえば、CVDを用いた成膜処理では、主にパターンの上部に成膜される。これに対して、ALDを用いた成膜処理では、パターンの高低差にかかわらず、基板の表面に一様に成膜される。このように、カバレッジは成膜処理の手法に応じて変化する。 Here, "coverage" refers to the ratio of the film formed on the top of a pattern having height differences formed on a substrate to the film formed on the bottom. Coverage, for example, refers to the ratio of the film thickness formed on the inner upper part of a hole formed in a substrate to the film thickness formed on the bottom. Also, for example, coverage refers to the ratio of the film thickness formed on the substrate surface to the film thickness formed on the bottom surface of a hole formed in a substrate. For example, in a film formation process using CVD, a film is formed mainly on the top of a pattern. In contrast, in a film formation process using ALD, a film is formed uniformly on the substrate surface regardless of the height differences of the pattern. In this way, coverage changes depending on the film formation process technique.

図3Aは、成膜手法とカバレッジとの関係について説明するための図である。図3Aのグラフの横軸は基板上に形成されたパターンたとえばホール内の縦方向位置(ここではアスペクト比とも呼ぶ。)を示す。また、縦軸は、パターン上に形成される膜の膜厚を示す。たとえば、(1)は、低アスペクト比の位置すなわちパターンの上部に形成される膜の膜厚が大きく、高アスペクト比の位置すなわちパターンの下部に膜が形成されていない状態を示す。また、(2)~(4)は、パターンの上部から下部にかけて徐々に形成される膜の膜厚が減少していく状態を示す。また、(5)は、パターンの上部から下部にかけて形成される膜の膜厚が略均一である状態を示す。 Figure 3A is a diagram for explaining the relationship between the film formation technique and coverage. The horizontal axis of the graph in Figure 3A indicates the vertical position (also called the aspect ratio here) in a pattern, such as a hole, formed on a substrate. The vertical axis indicates the film thickness of the film formed on the pattern. For example, (1) indicates a state in which the film formed at a low aspect ratio position, i.e., the upper part of the pattern, is thick, and no film is formed at a high aspect ratio position, i.e., the lower part of the pattern. Also, (2) to (4) indicate a state in which the film thickness gradually decreases from the top to the bottom of the pattern. Also, (5) indicates a state in which the film formed at the top to the bottom of the pattern is approximately uniform in thickness.

図3Bは、図3Aの(1)~(5)に対応するパターンの概略縦断面図である。図3Bの(1)はパターンPの頂部Topのみに膜Fを形成した状態である。図3Bの(2)~(4)は、パターンPの頂部Topから側壁SW上部、側壁SW下部にかけて成膜量が徐々に変化している状態である。図3Bの(5)は、パターンPの頂部Top、側壁SW上部、側壁SW下部、底部Bottomのいずれにおいても略均一な厚みの膜Fが形成された状態である。図3Bの(1)~(5)はそれぞれ図3Aの(1)~(5)に概ね対応する。 Figure 3B is a schematic vertical cross-sectional view of the patterns corresponding to (1) to (5) in Figure 3A. (1) in Figure 3B shows a state in which a film F is formed only on the top of the pattern P. (2) to (4) in Figure 3B show a state in which the amount of film formed gradually changes from the top of the pattern P to the upper part of the sidewall SW and the lower part of the sidewall SW. (5) in Figure 3B shows a state in which a film F of approximately uniform thickness is formed on the top, upper part, lower part, and bottom of the pattern P. (1) to (5) in Figure 3B roughly correspond to (1) to (5) in Figure 3A, respectively.

次に、図3Aおよび図3Bの(1)~(5)のカバレッジを実現するための各手法について説明する。 Next, we will explain each method for achieving the coverage (1) to (5) in Figures 3A and 3B.

図4は、CVDについて説明するための図である。CVDでは、基板が配置されたチャンバ内に相互に反応して膜を形成する成分を含むガスを導入し、反応によって基板上に膜を形成する。図4の例では、基板Sub(図4の(A))が配置されたチャンバにガスAと、ガスBとが同時に導入される。導入されたガスA中の反応種とガスB中の反応種とが反応して、基板Sub上に膜を形成する(図4の(B))。気相状態で反応した膜の成分が上方から堆積するため、基板上に高低差を有するパターンがある場合、CVDにより形成される膜のカバレッジはパターンの上部から下部に向けて減少する状態となる(図4A,図4Bの(1)参照)。 Figure 4 is a diagram for explaining CVD. In CVD, gases containing components that react with each other to form a film are introduced into a chamber in which a substrate is placed, and a film is formed on the substrate by the reaction. In the example of Figure 4, gas A and gas B are simultaneously introduced into a chamber in which a substrate Sub (Figure 4 (A)) is placed. The reactive species in the introduced gas A react with the reactive species in gas B to form a film on the substrate Sub (Figure 4 (B)). Since the components of the film that react in the gas phase are deposited from above, if there is a pattern with height differences on the substrate, the coverage of the film formed by CVD decreases from the top to the bottom of the pattern (see Figures 4A and 4B (1)).

図5は、ALDについて説明するための図である。ALDでは、基板が配置されたチャンバ内に第1の反応種と第2の反応種とを順番に導入して成膜する。図5の例では、基板Sub(図5の(A))が配置されたチャンバにまずガスA(第1の反応種)を導入する(図5の(B))。ガスA中の分子は基板Subの表面に吸着する(図5の(C))。吸着するサイトがなくなると分子はそれ以上基板Sub上に堆積しない。チャンバ内に残留したガスAはパージされる。次に、ガスB(第2の反応種)をチャンバ内に導入する(図5の(D))。このときガスBからプラズマを生成して反応を促進してもよい。ガスB中の分子またはラジカルは、基板Sub上に吸着した分子と反応して膜を形成する。このとき、基板Sub上のガスAの分子すべてとガスB中の分子とが反応してしまうと、残ったガスB中の分子は気相のままチャンバ内に滞留する。そして滞留したガスBはパージされる(図5の(E))。このように、ALDでは、吸着、パージ、反応(たとえば酸化)、パージの4つの工程を実行して膜を形成する。ALDは自己制御的に成膜を実現するため、ALDにより形成される膜のカバレッジはパターン上部から下部にかけて略一定の膜厚となる(図3A,図3Bの(5)参照)。 Figure 5 is a diagram for explaining ALD. In ALD, a first reactive species and a second reactive species are introduced in sequence into a chamber in which a substrate is placed to form a film. In the example of Figure 5, gas A (first reactive species) is first introduced (Figure 5(B)) into a chamber in which a substrate Sub (Figure 5(A)) is placed. Molecules in gas A are adsorbed onto the surface of the substrate Sub (Figure 5(C)). When there are no more adsorbing sites, the molecules do not deposit any more on the substrate Sub. Gas A remaining in the chamber is purged. Next, gas B (second reactive species) is introduced into the chamber (Figure 5(D)). At this time, plasma may be generated from gas B to promote the reaction. Molecules or radicals in gas B react with molecules adsorbed on the substrate Sub to form a film. At this time, when all the molecules of gas A on the substrate Sub have reacted with the molecules in gas B, the remaining molecules in gas B remain in the chamber in the gas phase. The remaining gas B is then purged (Figure 5 (E)). In this way, ALD forms a film by performing four processes: adsorption, purging, reaction (e.g., oxidation), and purging. Since ALD achieves film formation in a self-regulating manner, the coverage of the film formed by ALD is approximately constant from the top to the bottom of the pattern (see Figures 3A and 3B (5)).

図6は、第1の実施形態におけるミックスモードについて説明するための図である。第1の実施形態における「ミックスモード」とは、ALDと同様の処理の流れを利用しつつ、CVDと同様に第1の反応種Aと第2の反応種Bとの気相状態での反応を生じさせる、いわばALDとCVDとを混合した成膜手法である。 Figure 6 is a diagram for explaining the mixed mode in the first embodiment. The "mixed mode" in the first embodiment is a film formation method that uses a process flow similar to ALD, while causing a reaction between a first reactive species A and a second reactive species B in a gas phase state, similar to CVD, in other words, a combination of ALD and CVD.

図6の例では、まず、基板Sub(図6の(A))が配置されたチャンバ内にガスA(第1の反応種)を導入する。導入されたガスA中の分子は基板Sub上に吸着する(図6の(B))。ミックスモードにおいては、分子が基板Subに吸着した後、チャンバからガスAを完全にパージしない(図6の(C))。そして、チャンバ内にガスAが残存した状態のまま、ガスB(第2の反応種)をチャンバ内に導入する(図6の(D))。ガスB中の分子は、基板Sub上に吸着したガスAの分子と反応すると同時に、チャンバ内に気相で存在するガスAの分子とも反応して膜を形成する。このため、ALDの自己制御的な成膜に加えてCVDと同様のカバレッジを持った膜が形成される(図6の(E))。なお、ガスAはたとえば、シリコン含有ガスである。また、ガスBはたとえば、酸素含有ガスである。このほか、ガスAとしては、たとえば炭素含有ガスなどを使用することができる。また、ガスBとしては、たとえば窒素含有ガスなどを使用することができる。 In the example of FIG. 6, first, gas A (first reactive species) is introduced into a chamber in which a substrate Sub (FIG. 6A) is placed. The molecules in the introduced gas A are adsorbed onto the substrate Sub (FIG. 6B). In the mixed mode, after the molecules are adsorbed onto the substrate Sub, gas A is not completely purged from the chamber (FIG. 6C). Then, gas B (second reactive species) is introduced into the chamber while gas A remains in the chamber (FIG. 6D). The molecules in gas B react with the molecules of gas A adsorbed onto the substrate Sub, and at the same time, they also react with the molecules of gas A present in the gas phase in the chamber to form a film. Therefore, in addition to the self-regulating film formation of ALD, a film with the same coverage as CVD is formed (FIG. 6E). Note that gas A is, for example, a silicon-containing gas. Gas B is, for example, an oxygen-containing gas. In addition, gas A can be, for example, a carbon-containing gas. Gas B can be, for example, a nitrogen-containing gas.

ミックスモードによる成膜では、第2の反応種をチャンバに導入するときにチャンバ内に残存する第1の反応種の量(以下、滞留量とも呼ぶ。)を調整することにより、カバレッジを変えることができる。ミックスモードにおけるカバレッジは以下の処理条件により調整できる。
(1)第1の反応種のパージ工程(図6の工程(C))の処理時間
(2)第1の反応種のパージ工程におけるチャンバ内の圧力
(3)第1の反応種のパージ工程で用いるパージガスの流量
(4)第1の反応種の希釈度(図6の工程(B))
In the mixed mode deposition, the coverage can be changed by adjusting the amount of the first reactive species remaining in the chamber when the second reactive species is introduced into the chamber (hereinafter, also referred to as the retention amount). The coverage in the mixed mode can be adjusted by the following process conditions.
(1) Processing time of the first reactant purge step (step (C) in FIG. 6 ); (2) Pressure in the chamber in the first reactant purge step; (3) Flow rate of the purge gas used in the first reactant purge step; (4) Dilution degree of the first reactant (step (B) in FIG. 6 ).

ここで、チャンバ内のガスを置換するために必要な時間(以下、レジデンスタイムとも呼ぶ。)は、以下の式(1)で表わすことができる。
T=(P×V)/(Q) ・・・(1)
式中、Tは、レジデンスタイム(秒)すなわちガスが処理空間(チャンバ)内に滞留する時間を示す。Pは、処理空間内の圧力(Torr)を示す。Vは、処理空間の容積(リットル)を示す。Qは、ガスの流量(sccm)を示す。式(1)から分かるように、レジデンスタイムTは、処理空間の容積と処理空間の圧力に比例し、ガスの流量に反比例する。したがって、処理空間の容積が大きく圧力が高いほどレジデンスタイムは長くなり、ガスの流量が多いほどレジデンスタイムは短くなる。
Here, the time required to replace the gas in the chamber (hereinafter also referred to as residence time) can be expressed by the following formula (1).
T=(P×V)/(Q)...(1)
In the formula, T represents the residence time (seconds), i.e., the time that the gas resides in the processing space (chamber). P represents the pressure in the processing space (Torr). V represents the volume of the processing space (liters). Q represents the gas flow rate (sccm). As can be seen from formula (1), the residence time T is proportional to the volume and pressure of the processing space, and inversely proportional to the gas flow rate. Therefore, the larger the volume of the processing space and the higher the pressure, the longer the residence time, and the higher the gas flow rate, the shorter the residence time.

したがって、第2の反応種をチャンバに導入するときにチャンバ内に残存する第1の反応種の量は、処理条件を以下のように調整することで増加させることができる。
(1)第1の反応種のパージ工程の処理時間を短くする(たとえばレジデンスタイムよりも短くする)。
(2)第1の反応種のパージ工程におけるチャンバ内の圧力を高くする。
(3)第1の反応種のパージ工程で用いるパージガスの流量を少なくする。
Therefore, the amount of the first reactant remaining in the chamber when the second reactant is introduced into the chamber can be increased by adjusting the process conditions as follows.
(1) The processing time of the purge step of the first reactive species is shortened (for example, shorter than the residence time).
(2) The pressure in the chamber is increased in the first reactant purge step.
(3) The flow rate of the purge gas used in the first reactant purge step is reduced.

また、第1の反応種のパージ工程における処理条件を変えない場合は、第1の反応種の希釈度(上記処理条件(4))を多くして基板に吸着せず滞留する反応分子の量を増やすことでも、第1の反応種の滞留量を増加させることができる。また、パージ工程を設けないことでも第1の反応種の滞留量を維持することができる。 In addition, if the processing conditions in the purging step of the first reactive species are not changed, the amount of the first reactive species remaining can also be increased by increasing the dilution degree of the first reactive species (processing condition (4) above) to increase the amount of reactive molecules that remain without adsorbing to the substrate. In addition, the amount of the first reactive species remaining can also be maintained without providing a purging step.

このように、第1の実施形態に係る基板処理方法では、異なるカバレッジを実現する成膜処理を組み合わせることで、連続的なカバレッジ制御を実現する。 In this way, the substrate processing method according to the first embodiment achieves continuous coverage control by combining film formation processes that achieve different coverages.

(基板処理装置の構成の一例)
図7は、第1の実施形態に係る基板処理装置100の構成の一例を示す図である。基板処理装置100は、たとえば、パーソナルコンピュータ(PC)等の情報処理装置で構成できる。基板処理装置100は、ネットワークNWを介して、処理装置200と接続される。
(Example of the configuration of the substrate processing apparatus)
7 is a diagram showing an example of a configuration of the substrate processing apparatus 100 according to the first embodiment. The substrate processing apparatus 100 can be configured by an information processing apparatus such as a personal computer (PC). The substrate processing apparatus 100 is connected to a processing apparatus 200 via a network NW.

ネットワークNWはたとえば、インターネット、イントラネット、ローカルエリアネットワーク、広域ネットワークまたはそれらの組み合わせであってよい。また、ネットワークNWは、有線ネットワーク、無線ネットワークまたはその組み合わせであってよい。 The network NW may be, for example, the Internet, an intranet, a local area network, a wide area network, or a combination thereof. The network NW may also be a wired network, a wireless network, or a combination thereof.

処理装置200は、基板に対する処理が実行される処理空間(チャンバ)を備え、基板の処理を実行する。処理装置200の詳細は後述する。ただし、処理装置200の構成および種類は特に限定されない。処理装置200はたとえば、容量結合型プラズマ(CCP:Capacitively Coupled Plasma)、誘導結合型プラズマ(ICP: Inductively Coupled Plasma)、マイクロ波プラズマ等任意のプラズマ源を用いたプラズマ処理装置であってもよい。処理装置200は、原子層堆積(ALD: Atomic Layer Deposition)、化学気相成長(CVD: Chemical Vapor Deposition)等の成膜処理、エッチング処理等を実行する。処理装置200は、基板に対する処理においてプラズマを使用する装置であってもプラズマを使用しない装置であってもよい。 The processing apparatus 200 includes a processing space (chamber) in which processing of the substrate is performed, and performs processing of the substrate. Details of the processing apparatus 200 will be described later. However, the configuration and type of the processing apparatus 200 are not particularly limited. The processing apparatus 200 may be, for example, a plasma processing apparatus using any plasma source such as capacitively coupled plasma (CCP), inductively coupled plasma (ICP), or microwave plasma. The processing apparatus 200 performs film formation processes such as atomic layer deposition (ALD) and chemical vapor deposition (CVD), etching processes, and the like. The processing apparatus 200 may be an apparatus that uses plasma in processing the substrate, or an apparatus that does not use plasma.

基板処理装置100は、記憶部110と、制御部120と、入力部130と、出力部140と、通信部150と、を備える。 The substrate processing apparatus 100 includes a memory unit 110, a control unit 120, an input unit 130, an output unit 140, and a communication unit 150.

記憶部110は、基板処理装置100における処理に使用される情報および処理の結果生成される情報を記憶する。記憶部110はたとえば、フラッシュメモリ(flash memor y)、RAM(Random Access Memory)、ROM(Read Only Memory)、ハードディスク、光学記憶装置などを含む。 The storage unit 110 stores information used in processing in the substrate processing apparatus 100 and information generated as a result of the processing. The storage unit 110 includes, for example, a flash memory, a RAM (Random Access Memory), a ROM (Read Only Memory), a hard disk, an optical storage device, etc.

制御部120は、基板処理装置100の動作および機能を制御する。制御部120はたとえば、集積回路または電子回路である。制御部120はたとえば、CPU(Central Processing Unit)、MPU(Micro Processing Unit)等を含む。 The control unit 120 controls the operation and functions of the substrate processing apparatus 100. The control unit 120 is, for example, an integrated circuit or an electronic circuit. The control unit 120 includes, for example, a CPU (Central Processing Unit), an MPU (Micro Processing Unit), etc.

入力部130は、基板処理装置100への外部からの情報の入力を受ける。入力部130はたとえば、タッチパネル、マウス、キーボード、マイクロフォン、およびそれらの周辺回路を含む。 The input unit 130 receives information input from the outside to the substrate processing apparatus 100. The input unit 130 includes, for example, a touch panel, a mouse, a keyboard, a microphone, and peripheral circuits thereof.

出力部140は、基板処理装置100から情報を出力する。出力部140はたとえば、スクリーン、スピーカ、プリンタ、およびそれらの周辺回路を含む。 The output unit 140 outputs information from the substrate processing apparatus 100. The output unit 140 includes, for example, a screen, a speaker, a printer, and their peripheral circuits.

通信部150は、ネットワークNWを介した他の装置との通信を実現する。通信部150はたとえば、モデム、ポート、ルータ、スイッチを含む。 The communication unit 150 realizes communication with other devices via the network NW. The communication unit 150 includes, for example, a modem, a port, a router, and a switch.

(記憶部110に記憶される情報)
記憶部110は、処理条件記憶部111と、処理記憶部112と、を含む。
(Information stored in storage unit 110)
The storage unit 110 includes a processing condition storage unit 111 and a processing storage unit 112 .

処理条件記憶部111は、処理装置200において実行する基板に対する処理、たとえば、成膜、エッチング等の処理の処理条件を記憶する。 The processing condition storage unit 111 stores the processing conditions for processing of substrates performed in the processing device 200, such as film formation, etching, etc.

図8は、第1の実施形態に係る基板処理装置100に記憶される処理条件の一例について説明するための図である。処理条件はたとえば、図4乃至図6を参照して説明した各成膜処理の処理条件である。処理条件はたとえば、CVDであれば、チャンバ内圧力、プラズマ生成時に印加する高周波(HP)の周波数および電力、チャンバに導入するガスの種類、ガスの流量(比)等を含む。処理条件はまた、処理時間、チャンバ各部の設定温度を含む。また、処理条件は、ALDおよびミックスモードの場合、第1の反応種の吸着工程(工程a1)、第1の反応種のパージ工程(工程a2)、第2の反応種の反応工程(工程b1)および第2の反応種のパージ工程(工程b2)の各々について設定してもよい。(工程a1)、(工程a2)、(工程b1)、および(工程b2)は、図2Bに図示されている。 FIG. 8 is a diagram for explaining an example of the processing conditions stored in the substrate processing apparatus 100 according to the first embodiment. The processing conditions are, for example, the processing conditions of each film formation process described with reference to FIG. 4 to FIG. 6. For example, in the case of CVD, the processing conditions include the pressure inside the chamber, the frequency and power of the high frequency (HP) applied during plasma generation, the type of gas introduced into the chamber, the gas flow rate (ratio), and the like. The processing conditions also include the processing time and the set temperature of each part of the chamber. In addition, in the case of ALD and mixed mode, the processing conditions may be set for each of the adsorption process of the first reactive species (process a1), the purging process of the first reactive species (process a2), the reaction process of the second reactive species (process b1), and the purging process of the second reactive species (process b2). (Process a1), (Process a2), (Process b1), and (Process b2) are illustrated in FIG. 2B.

図8の例では、処理条件は、「条件ID(Identifier)」、「ステップ番号」、「圧力」、「高周波(HP)」、「ガス」、「流量」、「処理時間」および「温度」を含む。「条件ID」は各処理条件を一意に特定する識別子である。「ステップ番号」は、一つの処理が複数の工程を含む場合に各工程を識別する番号である。「圧力」は当該処理におけるチャンバ内の圧力値である。「高周波(HP)」は、当該処理においてチャンバ内の電極に印加する高周波の周波数および電力である。「ガス」は、当該処理においてチャンバ内に導入するガスを特定する情報である。「流量」は、対応するガスの流量である。「処理時間」は、当該処理の時間を示す。「温度」は、当該処理を実行する際に設定されるチャンバの所定部の温度である。 In the example of FIG. 8, the process conditions include "Condition ID (Identifier)", "Step Number", "Pressure", "High Frequency (HP)", "Gas", "Flow Rate", "Processing Time", and "Temperature". "Condition ID" is an identifier that uniquely identifies each process condition. "Step Number" is a number that identifies each process when one process includes multiple steps. "Pressure" is the pressure value in the chamber in the process. "High Frequency (HP)" is the frequency and power of the high frequency applied to the electrodes in the chamber in the process. "Gas" is information that identifies the gas introduced into the chamber in the process. "Flow Rate" is the flow rate of the corresponding gas. "Processing Time" indicates the time of the process. "Temperature" is the temperature of a specified part of the chamber that is set when the process is performed.

たとえば、図8中、「条件ID:P100」で識別される処理条件として、ステップ番号「1」~「4」が記憶されている。これは、条件ID「P100」で特定される処理条件は4つの工程を含むことを示す。また、「ステップ番号、1」に対応付けて、「圧力、XXmT」、「ガス、X/Y」、「流量、R1/R2」、「処理時間、2sec」、「温度、T1/T2/T3」が記憶されている。これは、条件ID「P100」の処理条件において、ステップ番号「1」で特定される工程では、チャンバの圧力はXXmTに設定されることを示す。また、当該工程では、Xガス(ここでは不特定のガスを意味する。)とYガスをR1sccm対R2sccmの流量比でチャンバ内に供給することを示す。また、当該工程の処理時間は2秒であることを示す。また、当該工程の実行中、チャンバ所定部の温度は摂氏T1度、摂氏T2度、摂氏T3度に設定されることを示す。 For example, in FIG. 8, step numbers "1" to "4" are stored as the process conditions identified by "Condition ID: P100". This indicates that the process conditions identified by condition ID "P100" include four processes. Also, in association with "Step Number, 1", "Pressure, XXmT", "Gas, X/Y", "Flow Rate, R1/R2", "Process Time, 2 sec", and "Temperature, T1/T2/T3" are stored. This indicates that in the process conditions of condition ID "P100", in the process identified by step number "1", the chamber pressure is set to XXmT. Also, in this process, X gas (here meaning an unspecified gas) and Y gas are supplied into the chamber at a flow rate ratio of R1 sccm to R2 sccm. Also, it indicates that the process time of this process is 2 seconds. Also, it indicates that during the execution of this process, the temperature of a specific part of the chamber is set to T1 degrees Celsius, T2 degrees Celsius, and T3 degrees Celsius.

なお、図8中、条件ID「P100」で示す処理条件はALDに対応する。条件ID「P100」の処理条件中、ステップ番号「1」は吸着工程(工程a1)の処理条件であり、ステップ番号「2」は吸着工程後のパージ工程(工程a2)の処理条件である。また、ステップ番号「3」は反応工程(工程b1)の処理条件であり、ステップ番号「4」は反応工程後のパージ工程(工程b2)の処理条件である。また、図8中、条件ID「P200」で示す処理条件はCVD(図2A、ステップSA1参照)に対応する。条件ID「P200」の処理は工程が1つであるため、ステップ番号「1」の処理条件のみが記憶されている。また、図8中、条件ID「P301」~「P303」で示す処理条件はミックスモードに対応する。条件ID「P301」~「P303」の処理条件は、条件ID「P100」の処理条件とほぼ同様であるが、ステップ番号「2」の「処理時間」が異なる。これは、条件ID「P301」~「P303」の処理条件はミックスモードを実現するためにパージ工程(工程a2)の処理時間を短く設定しているためである。 In FIG. 8, the process condition indicated by condition ID "P100" corresponds to ALD. In the process condition of condition ID "P100", step number "1" is the process condition of the adsorption process (step a1), and step number "2" is the process condition of the purge process (step a2) after the adsorption process. In addition, step number "3" is the process condition of the reaction process (step b1), and step number "4" is the process condition of the purge process (step b2) after the reaction process. In addition, in FIG. 8, the process condition indicated by condition ID "P200" corresponds to CVD (see FIG. 2A, step SA1). Since the process of condition ID "P200" has one process, only the process condition of step number "1" is stored. In addition, in FIG. 8, the process conditions indicated by condition IDs "P301" to "P303" correspond to the mixed mode. The processing conditions for condition IDs "P301" to "P303" are almost the same as the processing conditions for condition ID "P100", but the "processing time" for step number "2" is different. This is because the processing conditions for condition IDs "P301" to "P303" have a short processing time for the purge process (process a2) to achieve mixed mode.

処理記憶部112は、処理条件記憶部111に記憶される処理条件の組み合わせである、処理を記憶する。 The processing storage unit 112 stores processing, which is a combination of processing conditions stored in the processing condition storage unit 111.

図9は、第1の実施形態に係る基板処理装置100に記憶される処理の一例について説明するための図である。図9の例では、処理は、「処理ID」、「サイクル数」、「条件ID/順序」を含む。「処理ID」は、処理を一意に特定する識別子である。「サイクル数」は、当該処理において対応する処理条件に基づき処理を実行する回数である。「条件ID/順序」は、当該処理において実行する処理の処理条件と、複数の処理を実行する場合に当該処理を実行する順序である。なお、「条件ID/順序」は、条件IDと順序ではなく処理IDと順序の情報であってもよい。 Figure 9 is a diagram for explaining an example of a process stored in the substrate processing apparatus 100 according to the first embodiment. In the example of Figure 9, the process includes a "process ID", a "cycle number", and a "condition ID/sequence". The "process ID" is an identifier that uniquely identifies the process. The "cycle number" is the number of times the process is executed based on the corresponding process conditions in the process. The "condition ID/sequence" is the process condition of the process executed in the process, and the sequence in which the processes are executed when multiple processes are executed. Note that the "condition ID/sequence" may be information on the process ID and sequence instead of the condition ID and sequence.

たとえば、図9の例では、「処理ID、S001」に対応付けて、「サイクル数、1」、「条件ID/順序、P200」が記憶される。これは、処理ID「S001」で特定される処理においては、条件ID「P200」で特定される処理条件に基づく処理を1回実行することを示す。条件ID「P200」で特定される処理条件は、処理条件記憶部111に記憶されている。すなわち、条件ID「P200」の処理条件は、チャンバ圧力「XXmT」、高周波(HP)「Z1MHz/Z2W」、ガス「X/Y」、流量、R1/R2」、である。また、処理時間「10sec」、温度「T1/T2/T3」である。 For example, in the example of FIG. 9, "Number of cycles, 1" and "Condition ID/sequence, P200" are stored in association with "Process ID, S001". This indicates that in the process identified by process ID "S001", a process based on the process condition identified by condition ID "P200" is executed once. The process condition identified by condition ID "P200" is stored in the process condition storage unit 111. That is, the process conditions for condition ID "P200" are chamber pressure "XXmT", high frequency (HP) "Z1MHz/Z2W", gas "X/Y", flow rate "R1/R2", process time "10sec", and temperature "T1/T2/T3".

またたとえば、図9の例では、処理ID「S500」に対応付けて「サイクル数、5」、「条件ID/順序、S001⇒S003⇒S100」が記憶されている。これは、処理ID「S500」で特定される処理は、処理ID「S001」、「S003」、「S100」各々により特定される処理をこの順番に実行することを示す。また、3つの処理を順に5回繰り返して実行することを示す。処理ID「S001」で特定される処理はCVD、処理ID「S003」で特定される処理はミックスモードである(図8参照)。処理ID「S100」で特定される処理がエッチングである場合、処理ID「S001」は、CVD、ALD、エッチングを続けて5回繰り返し実行することを意味する。 For example, in the example of FIG. 9, "Number of cycles, 5" and "Condition ID/sequence, S001 ⇒ S003 ⇒ S100" are stored in association with process ID "S500". This indicates that the process identified by process ID "S500" executes processes identified by process IDs "S001", "S003", and "S100" in that order. It also indicates that the three processes are executed in sequence five times. The process identified by process ID "S001" is CVD, and the process identified by process ID "S003" is mixed mode (see FIG. 8). If the process identified by process ID "S100" is etching, then process ID "S001" means that CVD, ALD, and etching are executed five times in succession.

(制御部120の構成および機能)
図7に戻り、制御部120の構成および機能について説明する。制御部120は、選択部121と、指示部122と、を含む。
(Configuration and Functions of Control Unit 120)
7, the following describes the configuration and functions of the control unit 120. The control unit 120 includes a selection unit 121 and an instruction unit 122.

選択部121は、入力部130または通信部150を介して入力される指示を受信する。そして、選択部121は、受信した指示に対応する1以上の処理を記憶部110から選択する(図1、ステップS11)。選択部121は、選択した処理を指示部122に渡す。 The selection unit 121 receives an instruction input via the input unit 130 or the communication unit 150. The selection unit 121 then selects one or more processes corresponding to the received instruction from the storage unit 110 ( FIG. 1 , step S11). The selection unit 121 passes the selected process to the instruction unit 122.

指示部122は、選択部121が選択した処理に基づく処理の実行を処理装置200に指示し、実行させる(図1、ステップS12)。 The instruction unit 122 instructs the processing device 200 to execute a process based on the process selected by the selection unit 121, and causes the processing device 200 to execute the process (Figure 1, step S12).

(実験例)
図10は、第1の実施形態に係る基板処理方法に基づく処理の実験結果を示す図である。図10の(A)は、処理ID「S001」(図8、図9参照)に基づきCVDを10秒間、1回実行した場合に得られたカバレッジを示している。図10の(B)は、処理ID「S002」(図8、図9参照)に基づき、ミックスモードにおいてパージ時間を0.5秒に設定した処理を40回実行した場合に得られたカバレッジを示している。図10の(C)は、処理ID「S003」(図8、図9参照)に基づき、ミックスモードにおいてパージ時間を0.7秒に設定した処理を70回実行した場合に得られたカバレッジを示している。図10の(D)は、処理ID「S004」(図8、図9参照)に基づき、ミックスモードにおいてパージ時間を1秒に設定した処理を105回実行した場合に得られたカバレッジを示している。図10の(E)は、処理ID「S005」(図8、図9参照)に基づき、ALDを200回実行した場合に得られたカバレッジを示している。
(Experimental Example)
10A and 10B are diagrams showing experimental results of processing based on the substrate processing method according to the first embodiment. FIG. 10A shows the coverage obtained when CVD was performed once for 10 seconds based on the processing ID "S001" (see FIGS. 8 and 9). FIG. 10B shows the coverage obtained when processing was performed 40 times in the mixed mode with the purge time set to 0.5 seconds based on the processing ID "S002" (see FIGS. 8 and 9). FIG. 10C shows the coverage obtained when processing was performed 70 times in the mixed mode with the purge time set to 0.7 seconds based on the processing ID "S003" (see FIGS. 8 and 9). FIG. 10D shows the coverage obtained when processing was performed 105 times in the mixed mode with the purge time set to 1 second based on the processing ID "S004" (see FIGS. 8 and 9). FIG. 10E shows the coverage obtained when ALD was performed 200 times based on the process ID "S005" (see FIGS. 8 and 9).

なお、条件ID「P301」、「P302」、「P303」、「P100」の各処理条件の違いは、第1の反応種のパージ時間の長さのみである。図10の(B)はパージ時間が0.5秒、(C)は0.7秒、(D)は1秒、(E)は10秒であり、(B)から(E)にかけて徐々にパージ時間を長くしている。このため、第2の反応種(図10の例では酸素含有ガス)がチャンバに導入されるときの第1の反応種(図10の例ではX含有ガス)の滞留量は、(B)から(E)に向けて減少している。このため、(B)においてはCVDの態様での成膜量が最も多く、(C)から(D)に向けてCVDの態様での成膜量は減少していると考えられる。また、(E)ではALDの態様で成膜が行われていると考えられる。 The only difference between the process conditions with condition IDs "P301", "P302", "P303", and "P100" is the length of the purge time for the first reactive species. In FIG. 10, (B) has a purge time of 0.5 seconds, (C) has a purge time of 0.7 seconds, (D) has a purge time of 1 second, and (E) has a purge time of 10 seconds. The purge time is gradually increased from (B) to (E). Therefore, the amount of the first reactive species (X-containing gas in the example of FIG. 10) remaining when the second reactive species (oxygen-containing gas in the example of FIG. 10) is introduced into the chamber decreases from (B) to (E). Therefore, it is considered that the amount of film formed in the CVD mode is the largest in (B), and the amount of film formed in the CVD mode decreases from (C) to (D). It is also considered that film formation is performed in the ALD mode in (E).

図10の(A)の例では、膜は概ねパターンの上部に形成され、下部にはほとんど成膜されていない。つまり、図10の(A)の処理条件においては図3Bの(1)に相当するカバレッジが実現されている。 In the example of FIG. 10(A), the film is mostly formed on the upper part of the pattern, and almost none is formed on the lower part. In other words, under the processing conditions of FIG. 10(A), coverage equivalent to FIG. 3B(1) is achieved.

図10の(B)の例では、パターンの上部から下部に向けて徐々に膜厚が減少し、パターン下部の成膜はほとんどない。つまり、図10の(B)の処理条件においては図3Bの(2)に概ね対応するカバレッジが実現されている。 In the example of FIG. 10B, the film thickness gradually decreases from the top to the bottom of the pattern, and there is almost no film formation at the bottom of the pattern. In other words, under the processing conditions of FIG. 10B, coverage roughly corresponding to FIG. 3B (2) is achieved.

図10の(C)の例では、形成される膜の膜厚は全体として(B)よりも増加しつつ、(B)と同様、上部から下部にむけて膜厚が減少している。つまり、図10の(C)は概ね図3Bの(3)に対応するカバレッジと言える。 In the example of FIG. 10(C), the overall thickness of the film formed is greater than that of FIG. 10(B), but like FIG. 10(B), the thickness decreases from top to bottom. In other words, FIG. 10(C) can be said to be a coverage that roughly corresponds to FIG. 3B(3).

図10の(D)の例では、形成される膜の膜厚は(C)よりもさらに増加し、パターンの底部にも成膜が認められる。図10の(D)は概ね図3Bの(4)に対応するカバレッジと言える。 In the example of FIG. 10(D), the thickness of the film formed is even greater than in (C), and film formation is observed even at the bottom of the pattern. FIG. 10(D) can be said to have coverage roughly corresponding to FIG. 3B(4).

図10の(E)の例では、形成される膜の膜厚は、パターン上部と下部との間で差がほぼなくなり、略一様な成膜が実現されている。つまり、図10の(E)の処理条件においては図3Bの(5)に相当するカバレッジが実現されている。 In the example of FIG. 10(E), the difference in the thickness of the film formed between the top and bottom of the pattern is almost eliminated, and a nearly uniform film is formed. In other words, under the processing conditions of FIG. 10(E), a coverage equivalent to FIG. 3B(5) is achieved.

なお、図10のグラフ中「Depth」は側壁に形成された膜の上端から下端までの距離(寸法)を意味する。すなわち、「Depth」は頂部および底部を含まない寸法である(図10中、D1で示す寸法に相当)。また、「D/A」は側壁に形成された膜の厚さを意味する。 In the graph of FIG. 10, "Depth" refers to the distance (dimension) from the top to the bottom of the film formed on the side wall. In other words, "Depth" is a dimension that does not include the top and bottom (corresponding to the dimension indicated by D1 in FIG. 10). Also, "D/A" refers to the thickness of the film formed on the side wall.

図11は、図10に示す実験結果を正規化したグラフである。図11から分かるように、(A)~(E)の間で徐々にカバレッジが変化し、CVDとALDの中間的な成膜態様が実現されている。このように、第1の実施形態に係る基板処理方法によれば、カバレッジを連続的に変化させて所望のカバレッジの成膜を実現できる。 Figure 11 is a graph of the normalized experimental results shown in Figure 10. As can be seen from Figure 11, the coverage gradually changes between (A) and (E), and a film formation mode intermediate between CVD and ALD is achieved. In this way, according to the substrate processing method of the first embodiment, it is possible to continuously change the coverage and achieve film formation with the desired coverage.

なお、ALDは必ずしもコンフォーマルな膜を形成しなくてもよい。たとえば、第1の反応種の吸着位置をパターン上部に限定してパターン上部のみに成膜してもよい。また、第2の反応種がパターン底部まで行き渡る前に処理を終了することで、パターン上部のみに成膜してもよい。サブコンフォーマルALDを利用することで、カバレッジをさらに柔軟に制御できる。 Note that ALD does not necessarily have to form a conformal film. For example, the adsorption position of the first reactive species may be limited to the top of the pattern, and a film may be formed only on the top of the pattern. Also, a film may be formed only on the top of the pattern by terminating the process before the second reactive species reaches the bottom of the pattern. By using sub-conformal ALD, coverage can be controlled more flexibly.

(第1の実施形態の効果)
上記のように、第1の実施形態に係る基板処理方法は、工程a)、工程b)、及び工程c)を含む。工程a)は、チャンバ内で、表面にパターンが形成された基板を第1の反応種に晒して、第1の反応種を基板の表面に吸着させる工程である。工程b)は、チャンバ内で、基板を第2の反応種から形成したプラズマに晒して、基板の表面に膜を形成する工程である。工程c)は、工程a)と工程b)とを含む処理を、工程b)の開始時における第1の反応種の滞留量を変えて2回以上繰り返す工程である。このため、第1の実施形態に係る基板処理方法によれば、基板上に形成する膜のカバレッジを連続的に制御できる。たとえば、工程b)の開始時における第1の反応種の滞留量が多いほど、パターン上部に形成される膜の厚みがパターン下部に形成される膜の厚みよりも厚くなる。他方、工程b)の開始時における第1の反応種の滞留量が少ないほど、パターン上部に形成される膜の厚みとパターン下部に形成される膜の厚みが近くなる。このため、第1の実施形態に係る基板処理方法によれば、工程b)の開始時における第1の反応種の滞留量に応じて、基板上に形成する膜のカバレッジを連続的に制御できる。
(Effects of the First Embodiment)
As described above, the substrate processing method according to the first embodiment includes steps a), b), and c). Step a) is a step of exposing a substrate having a pattern formed on its surface to a first reactive species in a chamber, thereby adsorbing the first reactive species on the surface of the substrate. Step b) is a step of exposing the substrate to a plasma formed from a second reactive species in a chamber, thereby forming a film on the surface of the substrate. Step c) is a step of repeating the process including steps a) and b) two or more times by changing the amount of the first reactive species remaining at the start of step b). Therefore, according to the substrate processing method according to the first embodiment, the coverage of the film formed on the substrate can be continuously controlled. For example, the greater the amount of the first reactive species remaining at the start of step b), the thicker the film formed on the upper part of the pattern will be than the thickness of the film formed on the lower part of the pattern. On the other hand, the smaller the amount of the first reactive species remaining at the start of step b), the closer the thickness of the film formed on the upper part of the pattern will be to the thickness of the film formed on the lower part of the pattern. Therefore, according to the substrate processing method of the first embodiment, the coverage of the film formed on the substrate can be continuously controlled according to the amount of the first reactive species remaining at the start of step b).

また、第1の実施形態に係る基板処理方法は、工程a)において、チャンバ内に導入する第1の反応種の量を制御することにより、工程b)の開始時における第1の反応種の滞留量を変えてもよい。また、第1の実施形態に係る基板処理方法は、工程a)において、チャンバ内に導入する第1の反応種の希釈度を制御することにより、工程b)の開始時における第1の反応種の滞留量を変えてもよい。このため、第1の実施形態によれば、第1の反応種の量や希釈度の調整によって、基板上に形成する膜のカバレッジを容易に制御できる。 The substrate processing method according to the first embodiment may change the amount of the first reactive species remaining at the start of step b) by controlling the amount of the first reactive species introduced into the chamber in step a). The substrate processing method according to the first embodiment may change the amount of the first reactive species remaining at the start of step b) by controlling the dilution degree of the first reactive species introduced into the chamber in step a). Therefore, according to the first embodiment, the coverage of the film formed on the substrate can be easily controlled by adjusting the amount and dilution degree of the first reactive species.

また、第1の実施形態に係る基板処理方法は、工程a)は、a1)チャンバ内に第1の反応種を導入する工程と、a2)チャンバから第1の反応種の少なくとも一部をパージする工程を含んでもよい。そして、第1の実施形態に係る基板処理方法は、工程a2)においてパージする第1の反応種の量を制御することにより、工程b)の開始時における第1の反応種の滞留量を変えてもよい。このため、第1の実施形態によればさらに、チャンバ内の第1の反応種の量をパージする工程において調整することができる。このため、第1の実施形態によれば、処理条件の簡易な調整によって基板上に形成する膜のカバレッジを連続的に制御できる。また、第1の実施形態によれば、パージ工程の処理条件を変えることで、ALDとCVDとの中間的な成膜態様を容易に実現できる。 In addition, in the substrate processing method according to the first embodiment, step a) may include a1) a step of introducing a first reactive species into the chamber, and a2) a step of purging at least a part of the first reactive species from the chamber. In addition, in the substrate processing method according to the first embodiment, the amount of the first reactive species purged in step a2) may be controlled to change the amount of the first reactive species remaining at the start of step b). Therefore, according to the first embodiment, the amount of the first reactive species in the chamber can be adjusted in the purging step. Therefore, according to the first embodiment, the coverage of the film formed on the substrate can be continuously controlled by simply adjusting the processing conditions. Also, according to the first embodiment, by changing the processing conditions of the purging step, an intermediate film formation mode between ALD and CVD can be easily realized.

また、第1の実施形態に係る基板処理方法は、工程a2)においてパージする第1の反応種の量を、チャンバ内の圧力、処理時間、パージガスの流量のうち少なくとも1つを変えることで変化させて、工程b)の開始時における第1の反応種の滞留量を変えてもよい。このため、第1の実施形態によれば、複数の処理条件から制御容易な条件を選択して調整することにより、基板上に形成する膜のカバレッジを制御できる。 In addition, in the substrate processing method according to the first embodiment, the amount of the first reactive species purged in step a2) may be changed by changing at least one of the pressure in the chamber, the processing time, and the flow rate of the purge gas, thereby changing the amount of the first reactive species remaining at the start of step b). Therefore, according to the first embodiment, the coverage of the film formed on the substrate can be controlled by selecting and adjusting an easily controllable condition from a plurality of processing conditions.

また、第1の実施形態に係る基板処理方法において、工程a)または工程b)を、基板表面での反応が飽和する前に終了してもよい。このため、第1の実施形態に係る基板処理方法は、サブコンフォーマルALDを利用して、基板上に形成する膜のカバレッジをさらに微細に調整できる。 In addition, in the substrate processing method according to the first embodiment, step a) or step b) may be terminated before the reaction on the substrate surface becomes saturated. Therefore, the substrate processing method according to the first embodiment can use subconformal ALD to further finely adjust the coverage of the film formed on the substrate.

また、第1の実施形態に係る基板処理方法において、d)工程c)の実行後に工程c)により形成された膜をマスクとして基板をエッチングする工程をさらに含んでもよい。また、第1の実施形態に係る基板処理方法において、工程c)は、パターンの形状が予め定めた条件を満足するまで繰り返し実行してもよい。さらに、e)工程c)と工程d)とを含む処理を2回以上繰り返し実行する工程を含んでもよい。このため、第1の実施形態によれば、カバレッジを連続的に制御してマスクの形状を補正した後にエッチングを実行できる。このため、第1の実施形態によれば、エッチング精度を向上させることができる。また、第1の実施形態によれば、マスクの形状を補正しつつエッチングを実行できる。 The substrate processing method according to the first embodiment may further include a step d) of etching the substrate using the film formed by step c) as a mask after the execution of step c). The substrate processing method according to the first embodiment may further include a step e) of repeatedly executing a process including steps c) and d) two or more times. Therefore, according to the first embodiment, the coverage can be continuously controlled to correct the shape of the mask before etching. Therefore, according to the first embodiment, the etching accuracy can be improved. According to the first embodiment, etching can be performed while correcting the shape of the mask.

また、第1の実施形態に係る基板処理方法において、工程c)は、同一チャンバ内で実行されてもよい。このため、第1の実施形態によれば、処理のスループットをさらに向上させることができる。また、第1の実施形態に係る基板処理方法が、工程d)を含む場合、工程c)と工程d)とは、同一チャンバ内で実施されてもよく、異なるチャンバで実施されてもよい。このため、第1の実施形態によれば、成膜時間とエッチング時間のバランスをとりながら、基板処理全体を最適化することができる。 In the substrate processing method according to the first embodiment, step c) may be performed in the same chamber. Therefore, according to the first embodiment, the processing throughput can be further improved. Furthermore, when the substrate processing method according to the first embodiment includes step d), step c) and step d) may be performed in the same chamber or in different chambers. Therefore, according to the first embodiment, the entire substrate processing can be optimized while balancing the film formation time and the etching time.

また、第1の実施形態に係る基板処理方法において、工程c)は、チャンバ内の圧力を約10~約200mTorrに設定して実行されてもよい。圧力を低く設定するとレジデンスタイムは短くなるが、他の処理条件を調整することで第1の実施形態に係るミックスモードを実現できる。このため、第1の実施形態によれば、処理時間の増加を抑制して基板処理のスループットを向上させることができる。 In the substrate processing method according to the first embodiment, step c) may be performed by setting the pressure in the chamber to about 10 to about 200 mTorr. Setting the pressure lower shortens the residence time, but the mixed mode according to the first embodiment can be achieved by adjusting other processing conditions. Therefore, according to the first embodiment, the increase in processing time can be suppressed and the throughput of substrate processing can be improved.

また、第1の実施形態に係る基板処理装置は、選択部と指示部とを備える。選択部は、複数の処理を選択する。処理はたとえば、工程a)、工程b)、及び工程c)を含む。工程a)は、チャンバ内で、表面にパターンが形成された基板を第1の反応種に晒して、第1の反応種を基板の表面に吸着させる工程である。工程b)は、チャンバ内で、基板を第2の反応種から形成したプラズマに晒して、基板の表面に膜を形成する工程である。工程c)は、工程a)と工程b)とを含む処理を、工程b)の開始時における第1の反応種の滞留量を変えて2回以上繰り返す工程である。工程c)において、選択部が選択する複数の処理は、工程b)の開始時における第1の反応種の滞留量が互いに異なる。指示部は、選択部が選択した複数の処理のチャンバ内での実行を指示する。このため、第1の実施形態に係る基板処理装置によれば、基板上に形成する膜のカバレッジを連続的に制御できる。 The substrate processing apparatus according to the first embodiment also includes a selection unit and an instruction unit. The selection unit selects a plurality of processes. The processes include, for example, steps a), b), and c). Step a) is a step of exposing a substrate having a pattern formed on its surface to a first reactive species in a chamber, thereby adsorbing the first reactive species to the surface of the substrate. Step b) is a step of exposing the substrate to a plasma formed from a second reactive species in a chamber, thereby forming a film on the surface of the substrate. Step c) is a step of repeating the process including steps a) and b) two or more times by changing the amount of the first reactive species remaining at the start of step b). In step c), the plurality of processes selected by the selection unit have different amounts of the first reactive species remaining at the start of step b). The instruction unit instructs the execution of the plurality of processes selected by the selection unit in the chamber. Therefore, according to the substrate processing apparatus according to the first embodiment, the coverage of the film formed on the substrate can be continuously controlled.

(第2の実施形態)
第1の実施形態に係る基板処理装置は、予め処理条件を設定して、達成したいカバレッジに合わせて処理の処理を選択した。さらに、第2の実施形態に係る基板処理装置は、基板上のパターンの状態にあわせて処理を選択して実行する。第2の実施形態に係る基板処理方法は、たとえば基板上のパターンのラフネスの程度に応じて処理を選択して実行する。
Second Embodiment
The substrate processing apparatus according to the first embodiment preliminarily sets processing conditions and selects a processing step according to a coverage to be achieved. Furthermore, the substrate processing apparatus according to the second embodiment selects and executes a processing step according to the state of a pattern on a substrate. The substrate processing method according to the second embodiment selects and executes a processing step according to, for example, the degree of roughness of a pattern on a substrate.

図12は、第2の実施形態に係る基板処理装置100Aの構成の一例を示す図である。第2の実施形態に係る基板処理装置100Aの構成は概ね、第1の実施形態に係る基板処理装置100と同様である。ただし、基板処理装置100Aは、対応記憶部113および取得部123を有する点で基板処理装置100と異なる。また、基板処理装置100Aは、ネットワークNWを介して測定装置300と通信可能に接続される点で基板処理装置100と異なる。基板処理装置100Aの構成のうち、基板処理装置100と共通する構成は説明を省略し、相違する構成について以下に説明する。 Figure 12 is a diagram showing an example of the configuration of the substrate processing apparatus 100A according to the second embodiment. The configuration of the substrate processing apparatus 100A according to the second embodiment is generally similar to that of the substrate processing apparatus 100 according to the first embodiment. However, the substrate processing apparatus 100A differs from the substrate processing apparatus 100 in that it has a corresponding memory unit 113 and an acquisition unit 123. The substrate processing apparatus 100A also differs from the substrate processing apparatus 100 in that it is communicatively connected to the measuring apparatus 300 via a network NW. Among the configurations of the substrate processing apparatus 100A, the description of the configurations in common with the substrate processing apparatus 100 will be omitted, and the different configurations will be described below.

基板処理装置100Aは、ネットワークNWを介して、処理装置200および測定装置300と通信可能に接続される。ネットワークNWおよび処理装置200は、第1の実施形態のネットワークNWおよび処理装置200と同様である(図7参照)。 The substrate processing apparatus 100A is communicatively connected to the processing apparatus 200 and the measuring apparatus 300 via the network NW. The network NW and the processing apparatus 200 are similar to the network NW and the processing apparatus 200 of the first embodiment (see FIG. 7).

測定装置300は、基板上に形成されたパターンの形状を測定して、当該形状を示す値を出力する。測定装置300が出力する値を、以下、測定値とも呼ぶ。測定装置300が出力する測定値の種類は特に限定されない。測定値はたとえば、基板上に形成されたパターンのアスペクト比であってもよい。また、測定値はたとえば、基板上に形成されたパターンの凹凸を表す信号波形の標準偏差であってもよい。また、測定値はたとえば、基板上に形成されたパターンの凹凸を表す信号波形の電力スペクトル密度(Power Spectral Density: PSD)であってもよい。なお、標準偏差は凹凸の周期が全く異なる場合であっても同一となることがあるため、電力スペクトル密度を測定値として用いることが測定精度向上のため好ましい(Chris A. Mack, “Reducing roughness in extreme ultraviolet lithography” in Journal of Micro/Nanolithography, MEMS, and MOEMS, 17(4), 041006 (2018)参照)。第2の実施形態においては、測定値は、少なくともアスペクト比と電力スペクトル密度を含むことが好ましい。 The measuring device 300 measures the shape of the pattern formed on the substrate and outputs a value indicating the shape. The value output by the measuring device 300 is hereinafter also referred to as a measurement value. The type of measurement value output by the measuring device 300 is not particularly limited. The measurement value may be, for example, the aspect ratio of the pattern formed on the substrate. The measurement value may also be, for example, the standard deviation of a signal waveform representing the unevenness of the pattern formed on the substrate. The measurement value may also be, for example, the power spectral density (PSD) of a signal waveform representing the unevenness of the pattern formed on the substrate. Note that the standard deviation may be the same even when the periods of the unevenness are completely different, so it is preferable to use the power spectral density as the measurement value in order to improve measurement accuracy (see Chris A. Mack, “Reducing roughness in extreme ultraviolet lithography” in Journal of Micro/Nanolithography, MEMS, and MOEMS, 17(4), 041006 (2018)). In the second embodiment, the measurement value preferably includes at least the aspect ratio and the power spectral density.

たとえば、測定装置300は、基板上に形成されたパターンを走査電子顕微鏡(Scanning Electron Microscope: SEM)により分析して得られる情報、画像に基づき、パターンの形状の標準偏差、電力スペクトル密度等を導出する装置であってもよい。なお、図12の例では、基板処理装置100Aと測定装置300とはネットワークNWにより接続されるものとする。ただし、測定装置300を基板処理装置100Aと非接続として、オペレータ等が別途導出した測定値を基板処理装置100Aに入力する構成としてもよい。 For example, the measuring device 300 may be a device that derives the standard deviation of the shape of a pattern, power spectral density, etc., based on information and images obtained by analyzing a pattern formed on a substrate using a scanning electron microscope (SEM). In the example of FIG. 12, the substrate processing apparatus 100A and the measuring device 300 are connected via a network NW. However, the measuring device 300 may be configured to be disconnected from the substrate processing apparatus 100A, and a measurement value derived separately by an operator or the like may be input to the substrate processing apparatus 100A.

基板処理装置100Aは、記憶部110A、制御部120A、入力部130、出力部140および通信部150を備える。 The substrate processing apparatus 100A includes a memory unit 110A, a control unit 120A, an input unit 130, an output unit 140, and a communication unit 150.

記憶部110Aは、第1の実施形態と同様の処理条件記憶部111および処理記憶部112に加えて、対応記憶部113を有する。対応記憶部113は、測定装置300から入力される測定値と、処理と、の対応を記憶する。 The storage unit 110A has a processing condition storage unit 111 and a processing storage unit 112 similar to those in the first embodiment, as well as a correspondence storage unit 113. The correspondence storage unit 113 stores the correspondence between the measurement values input from the measurement device 300 and the processing.

図13は、対応記憶部113に記憶される情報の構成の一例を示す図である。図13の例では、対応記憶部113は、「デバイスID」、「測定値、アスペクト比、PSD」、「処理ID」を記憶する。「デバイスID」は処理によって形成するデバイスを特定する情報である。また、「デバイスID」は、アスペクト比およびPSDの目標値を示す情報であってもよい。「測定値、アスペクト比」は、基板上に形成されたパターンの測定により得られた当該パターンのアスペクト比を示す。「測定値、PSD」は、基板上に形成されたパターンの測定により得られた当該パターンの電力スペクトル密度を示す。「処理ID」は、対応する「デバイスID」を達成するため、対応する「測定値」のパターンに対して適用する処理を示す。 Figure 13 is a diagram showing an example of the configuration of information stored in the corresponding storage unit 113. In the example of Figure 13, the corresponding storage unit 113 stores "Device ID", "Measurement value, aspect ratio, PSD", and "Processing ID". "Device ID" is information that identifies a device to be formed by processing. "Device ID" may also be information that indicates target values of aspect ratio and PSD. "Measurement value, aspect ratio" indicates the aspect ratio of a pattern obtained by measuring the pattern formed on a substrate. "Measurement value, PSD" indicates the power spectral density of the pattern obtained by measuring the pattern formed on a substrate. "Processing ID" indicates the processing to be applied to the pattern of the corresponding "Measurement value" to achieve the corresponding "Device ID".

図14A乃至図14Dは、電力スペクトル密度とパターン形状との関係について説明するための図である。図14Aは、基板上に形成されたパターンの低周波ラフネスの一例を示す図である。図14Bは、基板上に形成されたパターンを測定して得られる電力スペクトル密度の一例を示す図である。 Figures 14A to 14D are diagrams for explaining the relationship between power spectrum density and pattern shape. Figure 14A is a diagram showing an example of low-frequency roughness of a pattern formed on a substrate. Figure 14B is a diagram showing an example of power spectrum density obtained by measuring a pattern formed on a substrate.

ここで、低周波ラフネスとは、高周波ラフネスと比較して相対的に大きな周期で現れるラフネスすなわち凹凸をいい、高周波ラフネスとは、低周波ラフネスと比較して相対的に小さな周期で現れるラフネスをいう。 Here, low-frequency roughness refers to roughness, i.e., unevenness, that appears at a relatively large period compared to high-frequency roughness, and high-frequency roughness refers to roughness that appears at a relatively small period compared to low-frequency roughness.

図14Aの(1)は、本来直線状に形成すべきラインアンドスペースのパターンに凹凸が生じて波打った形状となっている状態を示す。図14Aは、パターンを上から下に見た状態である。図14Aの(1)の例では、ラインとラインの間隔がX1とX2とで異なっている。図14Aの(1)のパターンを測定して得られる電力スペクトル密度は図14Bの(1)のように表わすことができる。図14Bのグラフの横軸は周波数(単位・ナノメートル[nm])を示し、縦軸は電力スペクトル密度(単位・nm3)いわば、各周波数帯におけるエネルギーの大きさを示す。図14Bのグラフ中、横軸右方ほど小さな周期で生じるラフネスすなわち高周波ラフネスの多さを示し、左方ほど大きな周期で生じるラフネスすなわち低周波ラフネスの多さを示す。 Figure 14A (1) shows a state where a line and space pattern that should be formed in a straight line has an uneven shape, resulting in a wavy shape. Figure 14A shows the pattern viewed from above. In the example of Figure 14A (1), the spacing between the lines is different between X1 and X2. The power spectrum density obtained by measuring the pattern of Figure 14A (1) can be expressed as Figure 14B (1). The horizontal axis of the graph in Figure 14B indicates frequency (unit: nanometers [nm]), and the vertical axis indicates power spectrum density (unit: nm3), in other words, the amount of energy in each frequency band. In the graph of Figure 14B, the more to the right of the horizontal axis indicates the amount of roughness that occurs with a small cycle, i.e., high-frequency roughness, and the more to the left indicates the amount of roughness that occurs with a large cycle, i.e., low-frequency roughness.

ここで、図14Aの(1)のパターンのラフネスを改善して凹凸を平坦に均す(図14Aの(2))。図14Aの(2)の例では、ラインとラインの間隔が均されて、(1)でX1だった部分が他の部分とほぼ同一の間隔X3となっている。すると、電力スペクトル密度のグラフの形状も変化する。図14Bの(2)は、ラフネスが改善されたパターンを測定して得られる電力スペクトル密度の一例である。図14Bの(2)では、低周波ラフネス、つまり大きな周期で現れるラフネスが改善されてパターン表面が平坦化していることが示されている。 Here, the roughness of the pattern in FIG. 14A (1) is improved to smooth out the irregularities (FIG. 14A (2)). In the example of FIG. 14A (2), the spacing between the lines is smoothed out, and the part that was X1 in (1) now has a spacing of X3, which is almost the same as the other parts. This also changes the shape of the power spectrum density graph. FIG. 14B (2) is an example of the power spectrum density obtained by measuring a pattern with improved roughness. FIG. 14B (2) shows that low-frequency roughness, that is, roughness that appears at a large period, has been improved and the pattern surface has been flattened.

図14Cは、基板上に形成されたパターンの高周波ラフネスの一例を示す図である。図14Dは、基板上に形成されたパターンを測定して得られる電力スペクトル密度の他の例を示す図である。 Figure 14C shows an example of high-frequency roughness of a pattern formed on a substrate. Figure 14D shows another example of power spectrum density obtained by measuring a pattern formed on a substrate.

図14Cの(1)に示す高周波ラフネスを有するパターンを電子スペクトル密度を用いて表すと、図14Dの(1)のようになる。このとき、図14Cの(1)のパターンのラフネスを改善して凹凸を平坦に均す(図14Cの(2))。すると、図14Dの(2)のようにグラフの形状が変化する。図14Dの(2)では、低周波ラフネスよりも高周波ラフネスが改善されて、パターン表面が平坦化していることが分かる。 When the pattern with high frequency roughness shown in FIG. 14C (1) is represented using electron spectral density, it becomes as shown in FIG. 14D (1). At this time, the roughness of the pattern in FIG. 14C (1) is improved to smooth out the irregularities (FIG. 14C (2)). Then, the shape of the graph changes to FIG. 14D (2). In FIG. 14D (2), it can be seen that the high frequency roughness has been improved more than the low frequency roughness, and the pattern surface has been flattened.

図14Bに示す低周波ラフネスは、たとえばCVDにより平坦化することができる。CVDにより形成される膜は相対的に大きな空隙部分に堆積する傾向を持つため、低周波ラフネスの相対的に大きな凹部を埋め込む。 The low-frequency roughness shown in FIG. 14B can be smoothed out, for example, by CVD. Films formed by CVD tend to deposit in the relatively large voids, thus filling in the relatively large recesses in the low-frequency roughness.

他方、図14Dに示す高周波ラフネスは、パターン全体から見てラフネスを生じている凹部の大きさが相対的に小さい。このため、CVDによる成膜では凹部を優先的に埋め込むことができない。このため、高周波ラフネスの改善には、ALDとCVDとを組み合わせたミックスモードを用いることが好ましい。 On the other hand, in the case of the high frequency roughness shown in FIG. 14D, the size of the recesses causing the roughness is relatively small when viewed from the perspective of the entire pattern. For this reason, the recesses cannot be preferentially filled by deposition using CVD. For this reason, it is preferable to use a mixed mode that combines ALD and CVD to improve high frequency roughness.

第2の実施形態に係る基板処理方法では、処理を実行する前に、処理対象である基板上のパターンのラフネス等の形状を測定し、測定値に応じて採用する処理条件すなわち処理を選択する。このため、基板上のパターンに生じている形状異常に応じて処理を選択でき、パターン形状を補正することができる。 In the substrate processing method according to the second embodiment, before processing is performed, the shape of the pattern on the substrate to be processed, such as the roughness, is measured, and the processing conditions, i.e., the process to be adopted, are selected according to the measured value. This makes it possible to select a process according to the shape abnormality occurring in the pattern on the substrate, and to correct the pattern shape.

上記では、基板上のパターンのラフネスに応じて、CVDとミックスモードのいずれかを選択する例が示されたが、第2の実施形態に係る基板処理方法は、これに限定されない。たとえば、処理対象である基板上のパターンのラフネス等の形状に対応して、予め第1の閾値と、第1の閾値よりも大きい第2の閾値とを設定する。一例では、第1の閾値は、基板上のパターンのラフネスをCVDにより平坦化可能な上限値に設定され、第2の閾値は、基板上のパターンのラフネスをALDにより平坦化可能な下限値に設定される。次に、処理が実行される前、又は、所定回数の処理が実行された後に、処理対象である基板上のパターンのラフネス等の形状が測定され、測定値と、第1の閾値及び第2の閾値とが比較される。測定値が第1の閾値以下の場合には、成膜処理としてCVDが選択される。また、測定値が第1の閾値より大きく、かつ、第2の閾値未満の場合には、成膜処理として上述したミックスモードが選択される。また、測定値が第2の閾値以上の場合には、成膜処理としてALDが選択される。そして、選択された成膜処理により基板上のパターンのラフネスが改善される。 In the above, an example of selecting either CVD or the mixed mode depending on the roughness of the pattern on the substrate is shown, but the substrate processing method according to the second embodiment is not limited to this. For example, a first threshold and a second threshold greater than the first threshold are set in advance in accordance with the shape of the pattern on the substrate to be processed, such as the roughness. In one example, the first threshold is set to the upper limit value at which the roughness of the pattern on the substrate can be flattened by CVD, and the second threshold is set to the lower limit value at which the roughness of the pattern on the substrate can be flattened by ALD. Next, before the processing is performed or after a predetermined number of processings are performed, the shape of the pattern on the substrate to be processed, such as the roughness, is measured, and the measured value is compared with the first and second thresholds. If the measured value is equal to or less than the first threshold, CVD is selected as the film formation process. If the measured value is greater than the first threshold and less than the second threshold, the above-mentioned mixed mode is selected as the film formation process. If the measured value is equal to or greater than the second threshold, ALD is selected as the film formation process. The selected film formation process then improves the roughness of the pattern on the substrate.

図12に戻り、第2の実施形態に係る基板処理装置100Aの説明を続ける。制御部120Aは、第1の実施形態と同様の選択部121および指示部122に加えて、取得部123を有する。 Returning to FIG. 12, the description of the substrate processing apparatus 100A according to the second embodiment will continue. The control unit 120A has an acquisition unit 123 in addition to a selection unit 121 and an instruction unit 122 similar to those in the first embodiment.

取得部123は、測定装置300等から入力部130および/または通信部150を介して測定値を取得する。取得部123が取得する測定値は上述のアスペクト比および電力スペクトル密度を含む。 The acquisition unit 123 acquires measurement values from the measurement device 300 or the like via the input unit 130 and/or the communication unit 150. The measurement values acquired by the acquisition unit 123 include the aspect ratio and power spectral density described above.

図15は、第2の実施形態に係る基板処理方法の流れの一例を示すフローチャートである。まず、取得部123は、処理対象である基板上に形成されたパターンの測定値を取得する(ステップS21)。また、取得部123は、処理対象である基板上に形成すべきパターンの目標値たとえばデバイスIDを取得する。次に、選択部121は、対応記憶部113を参照し、取得した目標値および測定値に対応する処理を選択する(ステップS22)。選択部121は、選択した処理を指示部122に送る。指示部122は、選択部121から受信した処理に基づく処理の実行を処理装置200に指示し実行させる(ステップS23)。これで処理が終了する。 Figure 15 is a flow chart showing an example of the flow of the substrate processing method according to the second embodiment. First, the acquisition unit 123 acquires the measurement values of the pattern formed on the substrate to be processed (step S21). The acquisition unit 123 also acquires target values, such as a device ID, of the pattern to be formed on the substrate to be processed. Next, the selection unit 121 refers to the correspondence storage unit 113 and selects a process corresponding to the acquired target value and measurement value (step S22). The selection unit 121 sends the selected process to the instruction unit 122. The instruction unit 122 instructs the processing device 200 to execute a process based on the process received from the selection unit 121 and causes the processing device 200 to execute the process (step S23). This ends the process.

なお、基板処理装置100,100Aは、一つの基板に対して繰り返し上記処理を実行してもよい。たとえば、基板処理装置100,100Aは、処理の実行が完了するごとに、次の処理を選択して実行してもよい。 The substrate processing apparatus 100, 100A may repeatedly perform the above processes on one substrate. For example, the substrate processing apparatus 100, 100A may select and perform the next process each time a process is completed.

なお、第2の実施形態において対応記憶部113に記憶される対応表は、処理装置200における処理結果に応じて適宜更新してもよい。たとえば、測定装置300において、処理前後の基板上のパターン形状を示す測定値を取得してもよい。たとえば、測定装置300は、処理装置200における処理が終了するごとに基板上のパターンの状態を測定して基板処理装置100Aに送信してもよい。そして、基板処理装置100Aは、処理後の測定値と目標値との差分に応じて対応表を更新してもよい。また、基板処理装置100Aは、処理実行前後の基板上のパターンの測定値と目標値とに基づく機械学習により対応表を生成してもよい。 In the second embodiment, the correspondence table stored in the correspondence memory unit 113 may be updated as appropriate depending on the processing results in the processing apparatus 200. For example, the measuring apparatus 300 may acquire measurement values indicating the pattern shapes on the substrate before and after processing. For example, the measuring apparatus 300 may measure the state of the pattern on the substrate each time processing in the processing apparatus 200 is completed and transmit the measurement values to the substrate processing apparatus 100A. The substrate processing apparatus 100A may then update the correspondence table depending on the difference between the measurement values after processing and the target values. The substrate processing apparatus 100A may also generate the correspondence table by machine learning based on the measurement values of the pattern on the substrate before and after processing and the target values.

(第2の実施形態の効果)
上記のように、第2の実施形態に係る基板処理方法は、処理を実行する前に基板表面のパターンの形状を示す値を測定する工程と、測定された値に基づき処理条件を選択する工程と、をさらに含む。また、処理は、選択された処理条件で実行される。たとえば、基板処理装置は、パージする工程を、選択された処理条件で実行する。このため、第2の実施形態によれば、基板処理装置は、基板上のパターンの形状に応じて実行する処理を選択できる。このため、基板処理装置は、基板上のパターンの状態に応じたカバレッジを実現する処理を選択して実行できる。
(Effects of the Second Embodiment)
As described above, the substrate processing method according to the second embodiment further includes a step of measuring a value indicating the shape of a pattern on the substrate surface before performing the processing, and a step of selecting processing conditions based on the measured value. The processing is performed under the selected processing conditions. For example, the substrate processing apparatus performs a purging step under the selected processing conditions. Therefore, according to the second embodiment, the substrate processing apparatus can select a processing to be performed according to the shape of the pattern on the substrate. Therefore, the substrate processing apparatus can select and perform a processing to achieve coverage according to the state of the pattern on the substrate.

また、第2の実施形態に係る基板処理方法は、処理を所定回数実行した後に基板表面のパターンの形状を示す値を測定する工程を含んでもよい。また、第2の実施形態に係る基板処理方法は、処理を実行する前に測定した値と、処理を所定回数実行した後に測定した値との差分に基づき、次に実行する処理の処理条件を選択する工程を含んでもよい。このため、第2の実施形態によれば、処理性能を評価した上で、次の処理を選択できる。 The substrate processing method according to the second embodiment may also include a step of measuring a value indicating the shape of the pattern on the substrate surface after performing the process a predetermined number of times. The substrate processing method according to the second embodiment may also include a step of selecting processing conditions for the next process to be performed based on the difference between a value measured before performing the process and a value measured after performing the process a predetermined number of times. Therefore, according to the second embodiment, the processing performance can be evaluated before selecting the next process.

なお、第2の実施形態の基板処理方法においても、基板の表面に形成された膜をマスクとして基板をエッチングする工程がさらに含まれてもよく、膜の形成とエッチングとが2回以上繰り返し実行されてもよい。この場合、膜の形成とエッチングとは同一のチャンバ内で実施されてもよく、異なるチャンバで実施されてもよい。 The substrate processing method of the second embodiment may also include a step of etching the substrate using the film formed on the surface of the substrate as a mask, and the film formation and etching may be repeated two or more times. In this case, the film formation and etching may be performed in the same chamber or in different chambers.

(一実施形態に係る処理装置200の一例)
図16は、第1、第2の実施形態における基板処理が実行される処理装置200の構成の一例を示す図である。図16は、処理装置200の概略断面を示している。なお、図16に示す処理装置200は、平行平板型のプラズマ処理装置である。ただし、第1、第2の実施形態における基板処理を実行できる処理装置は、図示するものに限定されない。
(An example of a processing device 200 according to an embodiment)
Fig. 16 is a diagram showing an example of the configuration of a processing apparatus 200 in which substrate processing in the first and second embodiments is performed. Fig. 16 shows a schematic cross section of the processing apparatus 200. The processing apparatus 200 shown in Fig. 16 is a parallel plate type plasma processing apparatus. However, the processing apparatus capable of performing the substrate processing in the first and second embodiments is not limited to the one shown in the figure.

処理装置200は、気密に構成されたチャンバ12を備えている。チャンバ12は、略円筒形状を有しており、その内部空間として、プラズマが生成される処理空間Sを画成している。処理装置200は、チャンバ12内に、載置台13を備える。載置台13の上面は、被処理体であるウエハWが載置される載置面54dとして形成されている。本実施形態においては、載置台13は、基台14及び静電チャック50を有する。基台14は、略円板形状を有しており、処理空間Sの下方に設けられている。基台14は、例えばアルミニウム製であり、下部電極としての機能を有する。 The processing apparatus 200 includes a chamber 12 that is configured to be airtight. The chamber 12 has a substantially cylindrical shape, and defines a processing space S in which plasma is generated as its internal space. The processing apparatus 200 includes a mounting table 13 in the chamber 12. The upper surface of the mounting table 13 is formed as a mounting surface 54d on which a wafer W, which is an object to be processed, is placed. In this embodiment, the mounting table 13 includes a base 14 and an electrostatic chuck 50. The base 14 has a substantially circular plate shape and is provided below the processing space S. The base 14 is made of, for example, aluminum, and functions as a lower electrode.

静電チャック50は、基台14の上面に設けられている。静電チャック50は、上面が平坦な円盤状とされ、当該上面がウエハWの載置される載置面54dに相当する。静電チャック50は、電極54a及び絶縁体54bを有している。電極54aは、絶縁体54bの内部に設けられており、電極54aには、スイッチSWを介して直流電源56が接続されている。直流電源56から電極54aに直流電圧が与えられることにより、クーロン力が発生し、当該クーロン力によってウエハWが静電チャック50上に吸着保持される。また、静電チャック50は、絶縁体54bの内部にヒータ54cを有している。ヒータ54cは、図示しない給電機構から電力が供給されることにより、静電チャック50を加熱する。これにより、載置台13及びウエハWの温度が制御される。 The electrostatic chuck 50 is provided on the upper surface of the base 14. The electrostatic chuck 50 has a flat disk-shaped upper surface, which corresponds to a mounting surface 54d on which the wafer W is placed. The electrostatic chuck 50 has an electrode 54a and an insulator 54b. The electrode 54a is provided inside the insulator 54b, and a DC power supply 56 is connected to the electrode 54a via a switch SW. When a DC voltage is applied from the DC power supply 56 to the electrode 54a, a Coulomb force is generated, and the wafer W is attracted and held on the electrostatic chuck 50 by the Coulomb force. The electrostatic chuck 50 also has a heater 54c inside the insulator 54b. The heater 54c heats the electrostatic chuck 50 by supplying power from a power supply mechanism (not shown). This controls the temperatures of the mounting table 13 and the wafer W.

本実施形態においては、処理装置200は、筒状保持部16及び筒状支持部17を更に備えている。筒状保持部16は、基台14の側面及び底面の縁部に接して、基台14を保持している。筒状支持部17は、チャンバ12の底部から垂直方向に延在し、筒状保持部16を介して基台14を支持している。 In this embodiment, the processing device 200 further includes a cylindrical holder 16 and a cylindrical support 17. The cylindrical holder 16 contacts the edges of the side and bottom surfaces of the base 14 to hold the base 14. The cylindrical support 17 extends vertically from the bottom of the chamber 12 and supports the base 14 via the cylindrical holder 16.

基台14の周縁部分の上面には、フォーカスリング18が設けられている。フォーカスリング18は、ウエハWの処理精度の面内均一性を改善するための部材である。フォーカスリング18は、略環形状を有する板状部材であり、例えば、シリコン、石英、又はシリコンカーバイドから構成される。 A focus ring 18 is provided on the upper surface of the peripheral portion of the base 14. The focus ring 18 is a member for improving the in-plane uniformity of the processing accuracy of the wafer W. The focus ring 18 is a plate-like member having a roughly ring shape, and is made of, for example, silicon, quartz, or silicon carbide.

本実施形態においては、チャンバ12の側壁と筒状支持部17との間には、排気路20が形成されている。排気路20の入口又はその途中には、バッフル板22が取り付けられている。また、排気路20の底部には、排気口24が設けられている。排気口24は、チャンバ12の底部に嵌め込まれた排気管28によって画成されている。この排気管28には、排気装置26が接続されている。排気装置26は、真空ポンプを有しており、真空ポンプを作動させることによりチャンバ12内の処理空間Sを所定の真空度まで減圧することができる。これにより、チャンバ12内の処理空間Sは、真空雰囲気に保たれる。処理空間Sは、真空空間の一例である。チャンバ12の側壁には、ウエハWの搬入出口を開閉するゲートバルブ30が取り付けられている。 In this embodiment, an exhaust path 20 is formed between the side wall of the chamber 12 and the cylindrical support 17. A baffle plate 22 is attached to the entrance of the exhaust path 20 or on its way. An exhaust port 24 is provided at the bottom of the exhaust path 20. The exhaust port 24 is defined by an exhaust pipe 28 fitted into the bottom of the chamber 12. An exhaust device 26 is connected to the exhaust pipe 28. The exhaust device 26 has a vacuum pump, and by operating the vacuum pump, the processing space S in the chamber 12 can be depressurized to a predetermined vacuum level. As a result, the processing space S in the chamber 12 is maintained in a vacuum atmosphere. The processing space S is an example of a vacuum space. A gate valve 30 that opens and closes the loading/unloading port for the wafer W is attached to the side wall of the chamber 12.

基台14には、高周波電源32が整合器34を介して電気的に接続されている。高周波電源32は、プラズマ生成用の電源であり、所定の高周波数(例えば13MHz)の高周波電力を下部電極、即ち、基台14に印加する。また、基台14の内部には、図示しない冷媒流路が形成されており、処理装置200は、冷媒流路に冷媒を循環させることによって、載置台13を冷却する。これにより、載置台13及びウエハWの温度が制御される。 A high frequency power supply 32 is electrically connected to the base 14 via a matching device 34. The high frequency power supply 32 is a power supply for generating plasma, and applies high frequency power of a predetermined high frequency (e.g., 13 MHz) to the lower electrode, i.e., the base 14. A coolant flow path (not shown) is formed inside the base 14, and the processing device 200 cools the mounting table 13 by circulating a coolant through the coolant flow path. This controls the temperature of the mounting table 13 and the wafer W.

処理装置200は、更に、チャンバ12内にシャワーヘッド38を備えている。シャワーヘッド38は、処理空間Sの上方に設けられている。シャワーヘッド38は、電極板40及び電極支持体42を含んでいる。 The processing apparatus 200 further includes a shower head 38 in the chamber 12. The shower head 38 is provided above the processing space S. The shower head 38 includes an electrode plate 40 and an electrode support 42.

電極板40は、略円板形状を有する導電性の板であり、上部電極を構成している。電極板40には、高周波電源35が整合器36を介して電気的に接続されている。高周波電源35は、プラズマ生成用の電源であり、所定の高周波数(例えば60MHz)の高周波電力を電極板40に印加する。高周波電源32及び高周波電源35によって基台14及び電極板40に高周波電力がそれぞれ与えられると、基台14と電極板40との間の空間、即ち、処理空間Sには高周波電界が形成され、プラズマが生成される。 The electrode plate 40 is a conductive plate having a roughly circular plate shape, and constitutes an upper electrode. The electrode plate 40 is electrically connected to the high-frequency power supply 35 via a matching device 36. The high-frequency power supply 35 is a power supply for generating plasma, and applies high-frequency power of a predetermined high frequency (e.g., 60 MHz) to the electrode plate 40. When high-frequency power is applied to the base 14 and the electrode plate 40 by the high-frequency power supply 32 and the high-frequency power supply 35, respectively, a high-frequency electric field is formed in the space between the base 14 and the electrode plate 40, i.e., the processing space S, and plasma is generated.

電極板40には、複数のガス通気孔40hが形成されている。電極板40は、電極支持体42によって着脱可能に支持されている。電極支持体42の内部には、バッファ室42aが設けられている。処理装置200は、ガス供給部44を更に備えており、バッファ室42aのガス導入口25にはガス供給導管46を介してガス供給部44が接続されている。ガス供給部44は、処理空間Sに処理ガスを供給する。この処理ガスは、例えば、エッチング用の処理ガスであってもよく、又は、成膜用の処理ガスであってもよい。電極支持体42には、複数のガス通気孔40hにそれぞれ連続する複数の孔が形成されており、当該複数の孔はバッファ室42aに連通している。ガス供給部44から供給されるガスは、バッファ室42a、ガス通気孔40hを経由して、処理空間Sに供給される。 The electrode plate 40 is formed with a plurality of gas vent holes 40h. The electrode plate 40 is supported by the electrode support 42 so as to be detachable. A buffer chamber 42a is provided inside the electrode support 42. The processing apparatus 200 further includes a gas supply unit 44, and the gas supply unit 44 is connected to the gas inlet 25 of the buffer chamber 42a via a gas supply conduit 46. The gas supply unit 44 supplies a processing gas to the processing space S. This processing gas may be, for example, a processing gas for etching, or a processing gas for film formation. The electrode support 42 is formed with a plurality of holes each connected to the plurality of gas vent holes 40h, and the plurality of holes are connected to the buffer chamber 42a. The gas supplied from the gas supply unit 44 is supplied to the processing space S via the buffer chamber 42a and the gas vent holes 40h.

本実施形態においては、チャンバ12の天井部に、環状又は同心状に延在する磁場形成機構48が設けられている。この磁場形成機構48は、処理空間Sにおける高周波放電の開始(プラズマ着火)を容易にして放電を安定に維持するよう機能する。 In this embodiment, a magnetic field forming mechanism 48 extending in an annular or concentric shape is provided on the ceiling of the chamber 12. This magnetic field forming mechanism 48 functions to facilitate the initiation of high-frequency discharge (plasma ignition) in the processing space S and to maintain the discharge in a stable manner.

本実施形態においては、処理装置200は、ガス供給ライン58、及び、伝熱ガス供給部62を更に備えている。伝熱ガス供給部62は、ガス供給ライン58に接続されている。このガス供給ライン58は、静電チャック50の上面まで延びて、当該上面において環状に延在している。伝熱ガス供給部62は、例えばHeガスといった伝熱ガスを、静電チャック50の上面とウエハWとの間に供給する。 In this embodiment, the processing apparatus 200 further includes a gas supply line 58 and a heat transfer gas supply unit 62. The heat transfer gas supply unit 62 is connected to the gas supply line 58. This gas supply line 58 extends to the upper surface of the electrostatic chuck 50 and extends in a ring shape on the upper surface. The heat transfer gas supply unit 62 supplies a heat transfer gas, such as He gas, between the upper surface of the electrostatic chuck 50 and the wafer W.

上記構成の処理装置200は、制御部90によって、その動作が統括的に制御される。この制御部90には、CPU(Central Processing Unit)を備え処理装置200の各部を制御するプロセスコントローラ91と、ユーザインターフェース92と、記憶部93とが設けられている。本実施形態においては、制御部90は、基板処理装置100,100A内に設けられてもよい。 The operation of the processing apparatus 200 having the above configuration is generally controlled by a control unit 90. The control unit 90 is provided with a process controller 91 having a CPU (Central Processing Unit) and controlling each part of the processing apparatus 200, a user interface 92, and a storage unit 93. In this embodiment, the control unit 90 may be provided in the substrate processing apparatus 100, 100A.

ユーザインターフェース92は、工程管理者が処理装置200を管理するためにコマンドの入力操作を行うキーボードや、処理装置200の稼働状況を可視化して表示するディスプレイ等から構成されている。 The user interface 92 is composed of a keyboard through which the process manager inputs commands to manage the processing device 200, a display that visualizes and displays the operating status of the processing device 200, etc.

記憶部93には、処理装置200で実行される各種処理をプロセスコントローラ91の制御にて実現するための制御プログラム(ソフトウェア)や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインターフェース92からの指示等にて任意のレシピを記憶部93から呼び出してプロセスコントローラ91に実行させることで、プロセスコントローラ91の制御下で、処理装置200での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体(例えば、ハードディスク、CD、フレキシブルディスク、半導体メモリ等)などに格納された状態のものを利用したりすることも可能である。また、制御プログラムや処理条件データ等のレシピは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで使用したりすることも可能である。 The storage unit 93 stores recipes that store control programs (software) and processing condition data for implementing various processes executed by the processing device 200 under the control of the process controller 91. Then, as necessary, an arbitrary recipe is called from the storage unit 93 by an instruction from the user interface 92, and executed by the process controller 91, so that the desired processing is performed by the processing device 200 under the control of the process controller 91. In addition, recipes such as control programs and processing condition data can be used in a state stored in a computer-readable computer storage medium (e.g., a hard disk, a CD, a flexible disk, a semiconductor memory, etc.). In addition, recipes such as control programs and processing condition data can be used online by transmitting them from other devices at any time, for example, via a dedicated line.

図17は、第1、第2の実施形態における基板処理の実施に用いることが可能な処理システムの一例を示す図である。 Figure 17 shows an example of a processing system that can be used to perform substrate processing in the first and second embodiments.

図17に示す処理システム1000は、制御部Cnt、台1122a、台1122b、台1122c、台1122d、収容容器1124a、収容容器1124b、収容容器1124c、収容容器1124d、ローダモジュールLM、ロードロックチャンバLL1、ロードロックチャンバLL2、トランスファーチャンバ1121、プラズマ処理装置1010を備えている。プラズマ処理装置1010はたとえば、図16に示す処理装置200であってもよい。 The processing system 1000 shown in FIG. 17 includes a control unit Cnt, a stage 1122a, a stage 1122b, a stage 1122c, a stage 1122d, a storage container 1124a, a storage container 1124b, a storage container 1124c, a storage container 1124d, a loader module LM, a load lock chamber LL1, a load lock chamber LL2, a transfer chamber 1121, and a plasma processing device 1010. The plasma processing device 1010 may be, for example, the processing device 200 shown in FIG. 16.

制御部Cntは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、処理システム1000の後述する各部を制御する。制御部Cntは、搬送ロボットRb1、搬送ロボットRb2、光学観察装置OC、プラズマ処理装置1010等に接続されている。制御部Cntは、図7および図12に示す基板処理装置100、100Aの制御部120、120A、および、図16に示す処理装置200の制御部90を兼ねてもよい。また、制御部Cntは、基板処理装置100、100Aであってもよい。 The control unit Cnt is a computer equipped with a processor, a storage unit, an input device, a display device, etc., and controls each unit of the processing system 1000, which will be described later. The control unit Cnt is connected to the transport robot Rb1, the transport robot Rb2, the optical observation device OC, the plasma processing device 1010, etc. The control unit Cnt may also serve as the control units 120, 120A of the substrate processing devices 100, 100A shown in Figures 7 and 12, and the control unit 90 of the processing device 200 shown in Figure 16. The control unit Cnt may also be the substrate processing device 100, 100A.

制御部Cntは、処理システム1000の各部を制御するためのコンピュータプログラム(入力されたレシピに基づくプログラム)に従って動作し、制御信号を送出する。制御部Cntからの制御信号により、処理システム1000の各部、例えば、搬送ロボットRb1,Rb2、光学観察装置OC、および、プラズマ処理装置1010の各部を制御する。プラズマ処理装置1010では、制御部Cntからの制御信号により、ガス供給部44からのガスの選択および流量、排気装置26の排気、高周波電源32、35からの電力供給、ヒータ54cへの電力供給、冷媒流量および冷媒温度を制御することが可能である。なお、上記第1、第2の実施形態に係る基板処理方法の各工程は、制御部Cntによる制御によって処理システム1000の各部を動作させることによって実行され得る。制御部Cntの記憶部には、上記第1、第2の実施形態に係る基板処理方法を実行するためのコンピュータプログラム、および、実行に用いられる各種のデータが、読出し自在に格納されている。 The control unit Cnt operates according to a computer program (a program based on an input recipe) for controlling each part of the processing system 1000, and sends out a control signal. The control signal from the control unit Cnt controls each part of the processing system 1000, for example, the transfer robots Rb1 and Rb2, the optical observation device OC, and each part of the plasma processing device 1010. In the plasma processing device 1010, the control signal from the control unit Cnt can control the selection and flow rate of gas from the gas supply unit 44, the exhaust of the exhaust device 26, the power supply from the high frequency power sources 32 and 35, the power supply to the heater 54c, the coolant flow rate, and the coolant temperature. Each step of the substrate processing method according to the first and second embodiments can be executed by operating each part of the processing system 1000 under the control of the control unit Cnt. The storage unit of the control unit Cnt stores computer programs for executing the substrate processing methods according to the first and second embodiments, and various data used for execution, which can be read out.

台1122a~1122dは、ローダモジュールLMの一縁に沿って配列されている。台1122a~1122dのそれぞれの上には、収容容器1124a~1124dがそれぞれ設けられている。収容容器1124a~1124d内には、ウエハWが収容され得る。 The stages 1122a to 1122d are arranged along one edge of the loader module LM. Storage containers 1124a to 1124d are provided on the stages 1122a to 1122d, respectively. Wafers W can be stored in the storage containers 1124a to 1124d.

ローダモジュールLM内には、搬送ロボットRb1が設けられている。搬送ロボットRb1は、収容容器1124a~1124dの何れかに収容されているウエハWを取り出して、ウエハWを、ロードロックチャンバLL1またはLL2に搬送する。 A transfer robot Rb1 is provided inside the loader module LM. The transfer robot Rb1 removes a wafer W stored in one of the storage containers 1124a to 1124d and transfers the wafer W to the load lock chamber LL1 or LL2.

ロードロックチャンバLL1およびLL2は、ローダモジュールLMの別の一縁に沿って設けられており、ローダモジュールLMに接続されている。ロードロックチャンバLL1およびLL2は、予備減圧室を構成している。ロードロックチャンバLL1およびLL2は、トランスファーチャンバ1121にそれぞれ接続されている。 The load lock chambers LL1 and LL2 are provided along another edge of the loader module LM and are connected to the loader module LM. The load lock chambers LL1 and LL2 constitute a preliminary decompression chamber. The load lock chambers LL1 and LL2 are each connected to the transfer chamber 1121.

トランスファーチャンバ1121は、減圧可能なチャンバであり、トランスファーチャンバ1121内には搬送ロボットRb2が設けられている。トランスファーチャンバ1121には、プラズマ処理装置1010が接続されている。搬送ロボットRb2は、ロードロックチャンバLL1またはロードロックチャンバLL2からウエハWを取り出して、当該ウエハWをプラズマ処理装置1010に搬送する。 The transfer chamber 1121 is a chamber that can be depressurized, and a transfer robot Rb2 is provided inside the transfer chamber 1121. The plasma processing device 1010 is connected to the transfer chamber 1121. The transfer robot Rb2 removes the wafer W from the load lock chamber LL1 or the load lock chamber LL2, and transfers the wafer W to the plasma processing device 1010.

処理システム1000は、光学観察装置OCを備える。ウエハWは、搬送ロボットRb1および搬送ロボットRb2によって、光学観察装置OCとプラズマ処理装置1010との間で移動され得る。搬送ロボットRb1によってウエハWが光学観察装置OC内に収容され、光学観察装置OC内においてウエハWの位置合わせが行われた後に、光学観察装置OCは、ウエハWのマスク等のパターンの溝幅を測定し、測定結果を制御部Cntに送信する。光学観察装置OCでは、ウエハW表面の複数の領域に形成されたマスク等のパターンの溝幅が測定され得る。光学観察装置OCによる測定結果は、たとえば、第2の実施形態における「測定値」(図15参照)として使用される。 The processing system 1000 includes an optical observation device OC. The wafer W can be moved between the optical observation device OC and the plasma processing device 1010 by the transport robots Rb1 and Rb2. After the wafer W is accommodated in the optical observation device OC by the transport robot Rb1 and the wafer W is aligned in the optical observation device OC, the optical observation device OC measures the groove width of a pattern such as a mask on the wafer W and transmits the measurement result to the control unit Cnt. The optical observation device OC can measure the groove width of a pattern such as a mask formed in multiple regions on the surface of the wafer W. The measurement result by the optical observation device OC is used, for example, as the "measurement value" (see FIG. 15) in the second embodiment.

今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。 The embodiments disclosed herein should be considered in all respects as illustrative and not restrictive. The above-described embodiments may be omitted, substituted, or modified in various ways without departing from the scope and spirit of the appended claims.

100,100A 基板処理装置
110,110A 記憶部
111 処理条件記憶部
112 処理記憶部
113 対応記憶部
120,120A 制御部
121 選択部
122 指示部
123 取得部
130 入力部
140 出力部
150 通信部
200 処理装置
300 測定装置
NW ネットワーク
100, 100A Substrate processing apparatus 110, 110A Memory section 111 Processing condition memory section 112 Processing memory section 113 Correspondence memory section 120, 120A Control section 121 Selection section 122 Instruction section 123 Acquisition section 130 Input section 140 Output section 150 Communication section 200 Processing apparatus 300 Measuring apparatus NW Network

Claims (20)

a)チャンバ内で、表面にパターンが形成された基板を第1の反応種に晒して、前記第1の反応種を前記パターンの表面に吸着させる工程と、
b)前記チャンバ内で、前記基板を第2の反応種から形成したプラズマに晒して、前記パターンの表面に膜を形成する工程と、
c)前記基板に対して、前記a)と前記b)とを含む処理を、前記b)の開始時における第1の反応種の滞留量を変えて2回以上繰り返す工程と、
を含む基板処理方法。
a) exposing a substrate having a pattern formed thereon to a first reactive species in a chamber such that the first reactive species is adsorbed onto the surface of the pattern ;
b) exposing the substrate to a plasma formed from a second reactive species in the chamber to form a film on a surface of the pattern ;
c) repeating the treatment including the steps a) and b) on the substrate two or more times by changing the residence amount of the first reactive species at the start of the step b);
A substrate processing method comprising:
前記a)において、前記チャンバ内に導入する前記第1の反応種の量を制御することにより、前記b)の開始時における前記第1の反応種の滞留量を変える、請求項1に記載の基板処理方法。 The substrate processing method according to claim 1, wherein in a), the amount of the first reactive species introduced into the chamber is controlled to change the amount of the first reactive species remaining at the start of b). 前記a)において、前記チャンバ内に導入する前記第1の反応種の希釈度を制御することにより、前記b)の開始時における前記第1の反応種の滞留量を変える、請求項1または2に記載の基板処理方法。 The substrate processing method according to claim 1 or 2, wherein in step a), the amount of the first reactive species remaining at the start of step b) is changed by controlling the degree of dilution of the first reactive species introduced into the chamber. 前記a)は、
a1)前記チャンバ内に前記第1の反応種を導入する工程と、
a2)前記チャンバから前記第1の反応種の一部をパージする工程と、
を含む、請求項1から3のいずれか1項に記載の基板処理方法。
The a) is
a1) introducing the first reactant into the chamber;
a2) purging a portion of the first reactant from the chamber;
The method for processing a substrate according to claim 1 , further comprising:
前記a2)においてパージする前記第1の反応種の量を制御することにより、前記b)の開始時における前記第1の反応種の滞留量を変える、請求項4に記載の基板処理方法。 The substrate processing method according to claim 4, wherein the amount of the first reactive species remaining at the start of b) is changed by controlling the amount of the first reactive species purged in a2). a)チャンバ内で、表面にパターンが形成された基板を第1の反応種に晒して、前記第1の反応種を前記基板の表面に吸着させる工程と、
b)前記チャンバ内で、前記基板を第2の反応種から形成したプラズマに晒して、前記基板の表面に膜を形成する工程と、
c)前記a)と前記b)とを含む処理を、前記b)の開始時における第1の反応種の滞留量を変えて2回以上繰り返す工程と、
を含み、
前記a)は、
a1)前記チャンバ内に前記第1の反応種を導入する工程と、
a2)前記チャンバから前記第1の反応種の少なくとも一部をパージする工程と、
を含み、
前記a2)において、前記チャンバ内の圧力、処理時間、パージガスの流量のうち少なくとも1つを変えることにより、パージする前記第1の反応種の量を制御し、前記b)の開始時における前記第1の反応種の滞留量を変える、基板処理方法。
a) exposing a substrate having a pattern formed thereon to a first reactive species in a chamber such that the first reactive species is adsorbed onto the surface of the substrate;
b) exposing the substrate to a plasma formed from a second reactive species in the chamber to form a film on a surface of the substrate;
c) repeating the process including the steps a) and b) two or more times by changing the residence amount of the first reactive species at the start of the step b);
Including,
The a) is
a1) introducing the first reactant into the chamber;
a2) purging at least a portion of the first reactant from the chamber;
Including,
In the step a2) , an amount of the first reactive species to be purged is controlled by changing at least one of a pressure in the chamber, a processing time, and a flow rate of a purge gas, thereby changing an amount of the first reactive species remaining at the start of the step b).
前記a)またはb)を、前記基板の表面での反応が飽和する前に終了する、請求項1から6のいずれか1項に記載の基板処理方法。 The substrate processing method according to any one of claims 1 to 6, wherein a) or b) is terminated before the reaction on the surface of the substrate becomes saturated. a)チャンバ内で、表面にパターンが形成された基板を第1の反応種に晒して、前記第1の反応種を前記基板の表面に吸着させる工程と、
b)前記チャンバ内で、前記基板を第2の反応種から形成したプラズマに晒して、前記基板の表面に膜を形成する工程と、
c)前記a)と前記b)とを含む処理を、前記b)の開始時における第1の反応種の滞留量を変えて2回以上繰り返す工程と、
を含み、
前記パターンの上部に形成される膜の厚みが、前記パターンの下部に形成される膜の厚みよりも厚くなるように、前記b)の開始時における第1の反応種の滞留量を制御する、基板処理方法。
a) exposing a substrate having a pattern formed thereon to a first reactive species in a chamber such that the first reactive species is adsorbed onto the surface of the substrate;
b) exposing the substrate to a plasma formed from a second reactive species in the chamber to form a film on a surface of the substrate;
c) repeating the process including the steps a) and b) two or more times by changing the residence amount of the first reactive species at the start of the step b);
Including,
A substrate processing method comprising : controlling a residence amount of the first reactive species at the start of step b) such that a thickness of a film formed on an upper portion of the pattern is greater than a thickness of a film formed on a lower portion of the pattern.
a)チャンバ内で、表面にパターンが形成された基板を第1の反応種に晒して、前記第1の反応種を前記基板の表面に吸着させる工程と、
b)前記チャンバ内で、前記基板を第2の反応種から形成したプラズマに晒して、前記基板の表面に膜を形成する工程と、
c)前記a)と前記b)とを含む処理を、前記b)の開始時における第1の反応種の滞留量を変えて2回以上繰り返す工程と、
を含み、
前記パターンの上部に形成される膜の厚みが、前記パターンの下部に形成される膜の厚みに近くなるように、前記b)の開始時における第1の反応種の滞留量を制御する、基板処理方法。
a) exposing a substrate having a pattern formed thereon to a first reactive species in a chamber such that the first reactive species is adsorbed onto the surface of the substrate;
b) exposing the substrate to a plasma formed from a second reactive species in the chamber to form a film on a surface of the substrate;
c) repeating the process including the steps a) and b) two or more times by changing the residence amount of the first reactive species at the start of the step b);
Including,
A substrate processing method comprising controlling a residence amount of the first reactive species at the start of step b) so that a thickness of a film formed on an upper portion of the pattern is close to a thickness of a film formed on a lower portion of the pattern.
d)前記c)により形成された膜をマスクとして前記基板をエッチングする工程をさらに含む、請求項1から9のいずれか1項に記載の基板処理方法。 d) The substrate processing method according to any one of claims 1 to 9, further comprising the step of etching the substrate using the film formed by c) as a mask. a)チャンバ内で、表面にパターンが形成された基板を第1の反応種に晒して、前記第1の反応種を前記基板の表面に吸着させる工程と、
b)前記チャンバ内で、前記基板を第2の反応種から形成したプラズマに晒して、前記基板の表面に膜を形成する工程と、
c)前記a)と前記b)とを含む処理を、前記b)の開始時における第1の反応種の滞留量を変えて2回以上繰り返す工程と、
d)前記c)により形成された膜をマスクとして前記基板をエッチングする工程と、
e)前記c)と前記d)とを含む処理を2回以上繰り返す工程と、
を含む、基板処理方法。
a) exposing a substrate having a pattern formed thereon to a first reactive species in a chamber such that the first reactive species is adsorbed onto the surface of the substrate;
b) exposing the substrate to a plasma formed from a second reactive species in the chamber to form a film on a surface of the substrate;
c) repeating the process including the steps a) and b) two or more times by changing the residence amount of the first reactive species at the start of the step b);
d) etching the substrate using the film formed by c) as a mask;
e) repeating the process including steps c) and d) two or more times ;
A method for processing a substrate, comprising :
a)チャンバ内で、表面にパターンが形成された基板を第1の反応種に晒して、前記第1の反応種を前記基板の表面に吸着させる工程と、
b)前記チャンバ内で、前記基板を第2の反応種から形成したプラズマに晒して、前記基板の表面に膜を形成する工程と、
c)前記a)と前記b)とを含む処理を、前記b)の開始時における第1の反応種の滞留量を変えて2回以上繰り返す工程と、
を含み、
前記a)を実行する前に前記基板の表面の前記パターンの形状を示す値を測定する工程と、
測定された値に基づき処理条件を選択する工程と、
をさらに含み、
前記a)、前記b)、及び前記c)は、選択された前記処理条件で実行される、基板処理方法。
a) exposing a substrate having a pattern formed thereon to a first reactive species in a chamber such that the first reactive species is adsorbed onto the surface of the substrate;
b) exposing the substrate to a plasma formed from a second reactive species in the chamber to form a film on a surface of the substrate;
c) repeating the process including the steps a) and b) two or more times by changing the residence amount of the first reactive species at the start of the step b);
Including,
measuring a value indicating a shape of the pattern on the surface of the substrate before carrying out the step a);
selecting processing conditions based on the measured values;
Further comprising:
The substrate processing method, wherein the steps a), b), and c) are performed under the selected processing conditions.
前記c)を所定回数実行した後に前記基板の表面の前記パターンの形状を示す値を測定する工程と、
前記a)を実行する前に測定した値と、前記c)を所定回数実行した後に測定した値との差分に基づき、次に実行する処理の処理条件を選択する工程と、
をさらに含む請求項12に記載の基板処理方法。
measuring a value indicating a shape of the pattern on the surface of the substrate after performing the process c) a predetermined number of times;
selecting processing conditions for a next process to be performed based on a difference between a value measured before performing step a) and a value measured after performing step c) a predetermined number of times;
The method of claim 12 further comprising:
f)前記基板の表面の前記パターンの形状を示す値を測定する工程と、
g)前記値と、予め定められた第1の閾値および前記第1の閾値よりも大きい第2の閾値とを比較する工程と、
h)前記比較した結果に基づいて成膜処理を選択する工程と、
i)前記選択した成膜処理で、前記基板の表面に膜を形成する工程と
を含み、
前記h)は、
前記値が前記第1の閾値以下の場合には、前記成膜処理としてCVD(Chemical Vapor Deposition)を選択し、
前記値が前記第1の閾値より大きく、かつ、前記第2の閾値未満の場合には、前記成膜処理として請求項1から9のいずれか1項に記載の基板処理方法を選択し、
前記値が前記第2の閾値以上の場合には、前記成膜処理としてALD(Atomic Layer Deposition)を選択する基板処理方法。
f) measuring a value indicative of the shape of the pattern on the surface of the substrate;
g) comparing said value with a first predetermined threshold and with a second threshold greater than said first threshold;
h) selecting a deposition process based on the results of the comparison; and
i) forming a film on a surface of the substrate by the selected deposition process;
The above h) is
If the value is equal to or less than the first threshold, a chemical vapor deposition (CVD) process is selected as the film formation process;
When the value is greater than the first threshold value and less than the second threshold value, the substrate processing method according to any one of claims 1 to 9 is selected as the film forming process;
When the value is equal to or greater than the second threshold, ALD (Atomic Layer Deposition) is selected as the film formation process.
前記c)は、前記パターンの形状が予め定めた条件を満足するまで繰り返し実行される、請求項1から10のいずれか1項に記載の基板処理方法。 The substrate processing method according to any one of claims 1 to 10, wherein step c) is repeatedly performed until the shape of the pattern satisfies a predetermined condition. 前記c)は、同一チャンバ内で実行される、請求項1から11のいずれか1項に記載の基板処理方法。 The substrate processing method according to any one of claims 1 to 11, wherein step c) is performed in the same chamber. 前記c)は、前記チャンバ内の圧力を約10から約200mTorrに設定して実行される、請求項1から12のいずれか1項に記載の基板処理方法。 The substrate processing method according to any one of claims 1 to 12, wherein step c) is performed by setting the pressure in the chamber to about 10 to about 200 mTorr. a)チャンバ内で、表面にパターンが形成された基板を第1の反応種に晒して、前記第1の反応種を前記パターンの表面に吸着させる工程と、
b)前記チャンバ内で、前記基板を第2の反応種から形成したプラズマに晒して、前記パターンの表面に膜を形成する工程と、
c)前記基板に対して、前記a)及びb)とを含む処理を、前記b)の開始時における第1の反応種の滞留量を変えて2回以上繰り返す工程と、
を含む処理であって、前記c)において、前記b)の開始時における第1の反応種の滞留量が互いに異なる複数の処理を選択する選択部と、
前記選択部が選択した複数の処理の前記チャンバ内での実行を指示する指示部と、
を備える、基板処理装置。
a) exposing a substrate having a pattern formed thereon to a first reactive species in a chamber such that the first reactive species is adsorbed onto the surface of the pattern ;
b) exposing the substrate to a plasma formed from a second reactive species in the chamber to form a film on a surface of the pattern ;
c) repeating the treatment including the steps a) and b) on the substrate two or more times by changing the residence amount of the first reactive species at the start of the step b);
a selection unit that selects a plurality of processes in which the retention amount of the first reactive species at the start of the process in the step c) is different from each other;
an instruction unit that instructs execution of the plurality of processes selected by the selection unit in the chamber;
The substrate processing apparatus includes:
ガス入口及びガス出口を含むチャンバと、
前記チャンバ内でプラズマを生成するプラズマ生成部と、
制御部と、
を備え、
前記制御部は、
a)チャンバ内で、表面にパターンが形成された基板を第1の反応種に晒して、前記第1の反応種を前記基板の前記表面に吸着させる工程と、
b)前記チャンバ内で、前記基板を第2の反応種から形成したプラズマに晒して、前記基板の前記表面に膜を形成する工程と、
を含み、
前記b)の開始時における前記第1の反応種の滞留量を調整することにより、前記膜のカバレッジを制御する、
処理を実行するように構成される、基板処理装置。
a chamber including a gas inlet and a gas outlet;
a plasma generating unit for generating plasma in the chamber;
A control unit;
Equipped with
The control unit is
a) exposing a substrate having a pattern formed thereon to a first reactive species in a chamber such that the first reactive species adsorbs on the surface of the substrate;
b) exposing the substrate to a plasma formed from a second reactive species in the chamber to form a film on the surface of the substrate;
Including,
controlling the coverage of the film by adjusting the residence time of the first reactant at the start of b);
A substrate processing apparatus configured to perform the process.
ガス入口及びガス出口を含む第1のチャンバと、
前記第1のチャンバ内でプラズマを生成する第1のプラズマ生成部と、
ガス入口及びガス出口を含む第2のチャンバと、
前記第2のチャンバ内でプラズマを生成する第2のプラズマ生成部と、
前記第1のチャンバと前記第2のチャンバとの間で基板を搬送可能に構成された搬送チャンバと、
制御部と、
を備え、
前記制御部は、
a)前記第1のチャンバ内に、表面にパターンが形成された基板を配置する工程と、
b)前記第1のチャンバ内で、前記基板を第1の反応種に晒して、前記第1の反応種を前記基板の前記表面に吸着させる工程と、
c)前記第1のチャンバ内で、前記基板を第2の反応種から形成したプラズマに晒して、前記基板の前記表面に膜を形成する工程と、
d)前記b)及び前記c)を含むサイクルを1回以上実施した後、前記基板を前記第1のチャンバから搬送し、前記第2のチャンバ内に配置する工程と、
e)前記第2のチャンバ内で、前記c)により形成された前記膜をマスクとして前記基板をエッチングする工程と、
を含み、
前記c)の開始時における前記第1の反応種の滞留量を調整することにより、前記膜のカバレッジを制御する、
処理を実行するように構成される、基板処理システム。
a first chamber including a gas inlet and a gas outlet;
a first plasma generating unit that generates plasma in the first chamber;
a second chamber including a gas inlet and a gas outlet;
a second plasma generating unit that generates plasma in the second chamber;
a transfer chamber configured to be able to transfer a substrate between the first chamber and the second chamber;
A control unit;
Equipped with
The control unit is
a) placing a substrate having a pattern formed thereon in the first chamber;
b) exposing the substrate to a first reactive species in the first chamber such that the first reactive species adsorbs on the surface of the substrate;
c) exposing the substrate to a plasma formed from a second reactive species in the first chamber to form a film on the surface of the substrate;
d) after performing one or more cycles including b) and c), transferring the substrate from the first chamber and placing it in the second chamber;
e) etching the substrate in the second chamber using the film formed in c) as a mask;
Including,
controlling the coverage of the film by adjusting the residence time of the first reactant at the start of c);
A substrate processing system configured to perform the process.
JP2020152825A 2019-11-13 2020-09-11 SUBSTRATE PROCESSING METHOD, SUBSTRATE PROCESSING APPARATUS, AND SUBSTRATE PROCESSING SYSTEM Active JP7531351B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW109137744A TWI871370B (en) 2019-11-13 2020-10-30 Substrate processing method, substrate processing apparatus and substrate processing system
CN202011214947.4A CN112802737B (en) 2019-11-13 2020-11-04 Substrate processing method and substrate processing device
KR1020200150328A KR102868384B1 (en) 2019-11-13 2020-11-11 Substrate processing method and substrate processing apparatus
US17/097,141 US11545355B2 (en) 2019-11-13 2020-11-13 Substrate processing method and substrate processing apparatus
US18/083,434 US12482651B2 (en) 2019-11-13 2022-12-16 Substrate processing method and substrate processing apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019205415 2019-11-13
JP2019205415 2019-11-13

Publications (3)

Publication Number Publication Date
JP2021077866A JP2021077866A (en) 2021-05-20
JP2021077866A5 JP2021077866A5 (en) 2023-07-05
JP7531351B2 true JP7531351B2 (en) 2024-08-09

Family

ID=75898349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020152825A Active JP7531351B2 (en) 2019-11-13 2020-09-11 SUBSTRATE PROCESSING METHOD, SUBSTRATE PROCESSING APPARATUS, AND SUBSTRATE PROCESSING SYSTEM

Country Status (3)

Country Link
JP (1) JP7531351B2 (en)
KR (1) KR102868384B1 (en)
TW (1) TWI871370B (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143416A (en) 2013-01-10 2014-08-07 Novellus Systems Incorporated DEVICE AND METHOD FOR DEPOSITING SiC AND SiCN FILM BY CROSS METATHESIS REACTION USING ORGANIC METAL CO-REACTANT
JP2018050038A (en) 2016-09-07 2018-03-29 ラム リサーチ コーポレーションLam Research Corporation Nitride film formed by plasma-enhanced and thermal atomic layer deposition process
JP2019153711A (en) 2018-03-05 2019-09-12 東京エレクトロン株式会社 Film forming method and film forming apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1703407A (en) 2002-10-08 2005-11-30 斯克里普斯研究学院 Inhibitors of fatty acid amide hydrolase
JP5476269B2 (en) * 2010-09-29 2014-04-23 東京エレクトロン株式会社 Film forming method and film forming apparatus
US9589790B2 (en) * 2014-11-24 2017-03-07 Lam Research Corporation Method of depositing ammonia free and chlorine free conformal silicon nitride film
US10923328B2 (en) * 2017-06-21 2021-02-16 Tokyo Electron Limited Plasma processing method and plasma processing apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143416A (en) 2013-01-10 2014-08-07 Novellus Systems Incorporated DEVICE AND METHOD FOR DEPOSITING SiC AND SiCN FILM BY CROSS METATHESIS REACTION USING ORGANIC METAL CO-REACTANT
JP2018050038A (en) 2016-09-07 2018-03-29 ラム リサーチ コーポレーションLam Research Corporation Nitride film formed by plasma-enhanced and thermal atomic layer deposition process
JP2019153711A (en) 2018-03-05 2019-09-12 東京エレクトロン株式会社 Film forming method and film forming apparatus

Also Published As

Publication number Publication date
TWI871370B (en) 2025-02-01
KR102868384B1 (en) 2025-10-02
JP2021077866A (en) 2021-05-20
TW202125649A (en) 2021-07-01
KR20210058709A (en) 2021-05-24

Similar Documents

Publication Publication Date Title
US9523150B2 (en) Substrate processing apparatus, method for manufacturing semiconductor device and computer-readable recording medium
JP7171165B2 (en) Showerhead curtain gas method and showerhead gas curtain system for membrane profile adjustment
JP5192214B2 (en) Gas supply apparatus, substrate processing apparatus, and substrate processing method
US9340879B2 (en) Substrate processing apparatus, method for manufacturing semiconductor device and computer-readable recording medium
US12060635B2 (en) Hard mask, substrate processing method, and substrate processing apparatus
US8925562B1 (en) Substrate processing apparatus and method of manufacturing semiconductor device
US9062376B1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer readable recording medium
JP5800957B1 (en) Substrate processing apparatus, semiconductor device manufacturing method, program, and recording medium
JP6426893B2 (en) Method of forming contact layer
KR102592122B1 (en) Film forming method and film forming apparatus
JP2012174891A (en) Patterning method and manufacturing method of semiconductor device
CN110616416A (en) Substrate processing method and substrate processing apparatus
WO2019235282A1 (en) Substrate processing apparatus and shower head
US20180169716A1 (en) Particle removal method and substrate processing method
US12482651B2 (en) Substrate processing method and substrate processing apparatus
JP5580908B2 (en) Gas supply apparatus, substrate processing apparatus, and substrate processing method
JP2012169409A (en) Semiconductor manufacturing device and semiconductor device manufacturing method
WO2006120843A1 (en) Plasma cleaning method, film forming method and plasma treatment apparatus
JP7531351B2 (en) SUBSTRATE PROCESSING METHOD, SUBSTRATE PROCESSING APPARATUS, AND SUBSTRATE PROCESSING SYSTEM
TW202014548A (en) Plasma processing method and plasma processing apparatus
JP6988629B2 (en) Film formation method and film formation equipment
JP5047644B2 (en) Plasma etching method, plasma etching apparatus, control program, and computer storage medium
JP2006319042A (en) Plasma cleaning method, film forming method
JP6722760B2 (en) Method of processing the object
TWI825103B (en) Processing method and plasma processing apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230626

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240730

R150 Certificate of patent or registration of utility model

Ref document number: 7531351

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150