JP7533014B2 - 集積回路、電源回路 - Google Patents

Description

本発明は、集積回路、及び電源回路に関する。

電源回路を制御する集積回路には、負荷の消費電力に応じた動作モードでパワートランジスタを駆動するものがある（例えば、特許文献１，２）。

特許第６２２９８０４号公報 特開２０１７－１０３８８９号公報

ところで、上述した集積回路には、一般に、負荷の消費電力の増加に応じて上昇する検出電圧を出力する負荷検出回路が設けられている。そして、集積回路は、検出電圧が所定レベルになるか否かに基づいて、電源回路の動作モードを、通常モードと、軽負荷モードとの間で切り替えていた。

しかしながら、そのような集積回路では、所定レベルを高く設定すると、軽負荷モードから通常モードへの切り替えが遅くなり、電源回路の出力電圧が低下してしまうことがある。一方、所定レベルを低く設定すると、通常モードから軽負荷モードへの切り替えが遅くなり、電源回路の効率が悪化してしまうことがある。このため、そのような集積回路では、電源回路を複数のモードに応じて適切に動作させることができなかった。

本発明は、上記のような従来の問題に鑑みてなされたものであって、その目的は、電源回路を複数のモードに応じて適切に動作させることが可能な集積回路を提供することにある。

前述した課題を解決する本発明にかかる集積回路は、インダクタに流れるインダクタ電流を制御するトランジスタを制御し、入力電圧から目的レベルの出力電圧を生成する電源回路の前記トランジスタをスイッチングする集積回路であって、前記電源回路の負荷の消費電力と、前記電源回路の動作モードと、に応じた検出電圧を、前記インダクタ電流に基づいて出力する負荷検出回路と、前記電源回路の動作モードに応じて前記トランジスタを駆動する駆動回路と、前記電源回路が第１モードで動作している際、前記負荷の消費電力が減少して前記検出電圧が第１レベルとなると、前記電源回路が第２モードで動作するよう、前記駆動回路を制御し、前記電源回路が前記第２モードで動作している際、前記負荷の消費電力が増加して前記検出電圧が第２レベルとなると、前記電源回路が前記第１モードで動作するよう、前記駆動回路を制御する制御回路と、を備える。

前述した課題を解決する本発明にかかる電源回路は、入力電圧から目的レベルの出力電圧を生成する電源回路であって、インダクタに流れるインダクタ電流を制御するトランジスタと、前記トランジスタをスイッチングする集積回路と、を備え、前記集積回路は、前記電源回路の負荷の消費電力と、前記電源回路の動作モードと、に応じた検出電圧を、前記インダクタ電流に基づいて出力する負荷検出回路と、前記電源回路の動作モードに応じて前記トランジスタを駆動する駆動回路と、前記電源回路が第１モードで動作している際、前記負荷の消費電力が減少して前記検出電圧が第１レベルとなると、前記電源回路が第２モードで動作するよう、前記駆動回路を制御し、前記電源回路が前記第２モードで動作している際、前記負荷の消費電力が増加して前記検出電圧が第２レベルとなると、前記電源回路が前記第１モードで動作するよう、前記駆動回路を制御する制御回路と、を備える。

本発明によれば、電源回路を複数のモードに応じて適切に動作させることが可能な集積回路を提供することができる。

スイッチング電源回路１０の一例を示す図である。 制御ＩＣ４０の一例を示す図である。 “通常モード”時の駆動信号Ｖｄｒ１，Ｖｄｒ２の一例を示す図である。 “軽負荷モード”時の駆動信号Ｖｄｒ１，Ｖｄｒ２の一例を示す図である。 負荷検出回路６２の一例を示す図である。 “通常モード”及び“軽負荷モード”時の負荷１１の消費電力ＰＬと電圧Ｖｃａの関係を示す図である。 制御回路６５の一実施形態である制御回路６５ａ及び６５ｂの一例を示す図である。 負荷１１の電力ＰＬが“消費電力Ｐ１”となると“動作モード”を変える場合の電力ＰＬと電圧Ｖｃａの関係の一例を示す図である。 図８で示すようにスイッチング電源回路１０が動作する場合の制御ＩＣ４０の動作の一例を説明する図である。 負荷１１の電力ＰＬが“消費電力Ｐ１”及び“消費電力Ｐ２”となると“動作モード”を変える場合の電力ＰＬと電圧Ｖｃａの関係の一例を示す図である。 図１０で示すようにスイッチング電源回路１０が動作する場合の制御ＩＣ４０の動作の一例を説明する図である。 制御回路６５をＤＳＰ１１０とメモリ１１１で実装した場合の制御ＩＣ４１の一例を示す図である。

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜スイッチング電源回路１０の概要＞＞＞
図１は、本発明の一実施形態であるスイッチング電源回路１０の構成の一例を示す図である。スイッチング電源回路１０は、所定の入力電圧Ｖｉｎから、目的レベルの出力電圧Ｖｏｕｔを負荷１１に生成するＬＬＣ電流共振型のコンバータである。

スイッチング電源回路１０は、コンデンサ２０，２１，２２，３２、抵抗２３、ＮＭＯＳトランジスタ２４，２５、トランス２６、制御ブロック２７、ダイオード３０，３１、定電圧回路３３、及び発光ダイオード３４を含んで構成される。

コンデンサ２０は、入力電圧Ｖｉｎが印加される電源ラインと、接地側のグランドラインとの間の電圧を安定化させ、ノイズ等を除去する。なお、入力電圧Ｖｉｎは、所定レベルの直流電圧である。コンデンサ２１は、１次コイルＬ１、２次コイルＬ２，Ｌ３との間にある漏れインダクタンス（リーケージインダクタンス）と共振回路を構成する、いわゆる共振コンデンサである。

コンデンサ２２及び抵抗２３は、コンデンサ２１に流れる共振電流Ｉｃｒを検出する回路を構成し、直列接続されたコンデンサ２２及び抵抗２３は、コンデンサ２１に並列に接続される。なお、共振電流Ｉｃｒが図１に示す矢印の方向に流れる場合の共振電流Ｉｃｒを正の共振電流Ｉｃｒと称する。

ＮＭＯＳトランジスタ２４は、ハイサイド側のパワートランジスタであり、ＮＭＯＳトランジスタ２５は、ローサイド側のパワートランジスタである。なお、本実施形態では、スイッチング素子としてＮＭＯＳトランジスタ２４，２５が用いられているが、例えば、ＰＭＯＳトランジスタ、バイポーラトランジスタであっても良い。

トランス２６は、１次コイルＬ１、２次コイルＬ２，Ｌ３を備えており、１次コイルＬ１と、２次コイルＬ２，Ｌ３との間は絶縁されている。トランス２６においては、１次側の１次コイルＬ１の両端の電圧の変化に応じて、２次側の２次コイルＬ２，Ｌ３に電圧が発生する。

また、１次コイルＬ１は、一端にＮＭＯＳトランジスタ２４のソースと、ＮＭＯＳトランジスタ２５のドレインが接続され、他端にＮＭＯＳトランジスタ２５のソースがコンデンサ２１を介して接続されている。

したがって、ＮＭＯＳトランジスタ２４，２５のスイッチングが開始されると、２次コイルＬ２，Ｌ３の夫々の電圧が変化することになる。なお、１次コイルＬ１と、２次コイルＬ２，Ｌ３とは、同極性で電磁結合されている。

制御ブロック２７は、ＮＭＯＳトランジスタ２４，２５のスイッチングを制御するための回路ブロックであり、詳細は後述する。

ダイオード３０，３１は、２次コイルＬ２，Ｌ３の電圧を整流し、コンデンサ３２は、整流された電圧を平滑化する。この結果、コンデンサ３２には、平滑化された出力電圧Ｖｏｕｔが生成される。なお、出力電圧Ｖｏｕｔは、目的レベルの直流電圧となる。

定電圧回路３３は、一定の直流電圧を生成する回路であり、例えば、シャントレギュレータを用いて構成される。

発光ダイオード３４は、出力電圧Ｖｏｕｔと、定電圧回路３３の出力との差に応じた強度の光を発光する素子であり、後述するフォトトランジスタ５１とともに、フォトカプラを構成する。本実施形態では、出力電圧Ｖｏｕｔのレベルが高くなると、発光ダイオード３４からの光の強度は強くなる。

なお、トランス２６の一次コイルＬ１は、「インダクタ」に相当し、共振電流Ｉｃｒは、「インダクタ電流」に相当し、少なくともＮＭＯＳトランジスタ２４は、「トランジスタ」に相当する。

＜＜＜制御ブロック２７＞＞＞
制御ブロック２７は、制御ＩＣ４０、コンデンサ５２，５３、及びフォトトランジスタ５１を含む。

制御ＩＣ４０は、ＮＭＯＳトランジスタ２４，２５のスイッチングを制御する集積回路であり、端子ＶＣＣ，ＧＮＤ，ＦＢ，ＩＳ，ＣＡ，ＨＯ，ＬＯ，ＶＳを有する。

端子ＶＣＣは、制御ＩＣ４０を動作させるための電源電圧Ｖｃｃが印加される端子である。図示していないが、端子ＶＣＣには、一端が接地されたコンデンサと、ダイオードのカソードとが接続される。そして、トランス２６の補助コイル（不図示）からの電圧でコンデンサが充電され、電圧Ｖｃｃとなる。なお、制御ＩＣ４０は、図示しない端子を介して交流入力を整流した入力電圧Ｖｉｎの分圧電圧が印加されて起動され、起動された後は、電源電圧Ｖｃｃに基づいて動作する。

端子ＧＮＤは、接地電圧が印加される端子であり、例えばスイッチング電源回路１０が設けられる装置の筐体等に接続される。

端子ＦＢは、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂが発生する端子であり、フォトトランジスタ５１、及びコンデンサ５２が接続される。コンデンサ５２は、端子ＦＢと、接地との間のノイズを除去するために設けられ、フォトトランジスタ５１は、発光ダイオード３４からの光の強度に応じた大きさのバイアス電流Ｉ１を、端子ＦＢから接地へと流す。このため、フォトトランジスタ５１は、シンク電流を生成するトランジスタとして動作する。

端子ＩＳは、１次コイルＬ１の共振電流の電流値を検出するための端子である。ここで、コンデンサ２２、及び抵抗２３が接続されるノードには、１次コイルＬ１の共振電流の電流値に応じた電圧が発生する。このため、端子ＩＳには、１次コイルＬ１の共振電流の電流値に応じた電圧が印加される。

端子ＣＡは、１次コイルＬ１の共振電流に基づいて生成され、スイッチング電源回路１０の入力電力に応じた電圧Ｖｃａが印加される端子である。なお、詳細は後述するが、端子ＣＡには、コンデンサ５３が接続されている。

端子ＨＯは、ＮＭＯＳトランジスタ２４を駆動する信号Ｖｄｒ１が出力される端子であり、ＮＭＯＳトランジスタ２４のゲートが接続される。

端子ＬＯは、ＮＭＯＳトランジスタ２５を駆動する信号Ｖｄｒ２が出力される端子であり、ＮＭＯＳトランジスタ２５のゲートが接続される。

端子ＶＳは、ＮＭＯＳトランジスタ２４，２５の接続点の電圧が印加される端子であり、ＮＭＯＳトランジスタ２４がオンすると、電圧Ｖｉｎが印加され、ＮＭＯＳトランジスタ２５がオンすると、接地電圧が印加される。

＜＜＜制御ＩＣ４０の詳細＞＞＞
図２は、制御ＩＣ４０の一例を示す図である。制御ＩＣ４０は、インダクタ電流に応じた電圧Ｖｃａに基づいて、適切な動作モードでトランジスタを駆動する集積回路である。そして、制御ＩＣ４０は、抵抗６０、アナログ・デジタル変換器（ＡＤＣ）６１，６４、発振回路６２、負荷検出回路６３、制御回路６５、駆動回路６６を含んで構成される。なお、ここでは、端子ＶＣＣは便宜上省略されている。

抵抗６０は、フォトトランジスタ５１からのバイアス電流Ｉ１に基づいて、帰還電圧Ｖｆｂを生成する。なお、抵抗６０の一端には、所定の電圧Ｖｄｄが印加され、他端は、端子ＦＢに接続されている。このため、抵抗６０の抵抗値を“Ｒ”とすると、端子ＦＢに生じる帰還電圧Ｖｆｂは、式（１）で表される。

Ｖｆｂ＝Ｖｄｄ－Ｒ×Ｉ１・・・（１）
上述したように、本実施形態では、出力電圧Ｖｏｕｔの上昇に応じて、バイアス電流Ｉ１の電流値は増加する。このため、出力電圧Ｖｏｕｔが上昇すると、帰還電圧Ｖｆｂは低下することになる。

ＡＤＣ６１は、端子ＦＢの帰還電圧Ｖｆｂを、デジタル値に変換して出力する。なお、以下でデジタル化された帰還電圧Ｖｆｂも帰還電圧Ｖｆｂと称する。

発振回路６２は、入力される帰還電圧Ｖｆｂに基づいて、ＮＭＯＳトランジスタ２４，２５のスイッチングするための発振信号Ｖｏｓｃを駆動回路６６（後述）に出力する電圧制御発振回路である。発信信号Ｖｏｓｃは、例えば、ハイレベル（以下、“Ｈ”レベルと称する）のデューティ比が、５０％となる信号である。なお、発振回路６２は、電圧Ｖｆｂのレベルが低くなると、高い周波数の発振信号Ｖｏｓｃを出力する。

負荷検出回路６３は、端子ＩＳで検出された、１次コイルＬ１の共振電流に応じた電圧を、端子ＣＡに接続されたコンデンサ５３で平均化し、負荷１１の消費電力ＰＬに応じた電圧Ｖｃａとして出力する。詳細は、後述する。

ＡＤＣ６４は、負荷検出回路６３が出力する電圧Ｖｃａを、デジタル値に変換して出力する。なお、以下でデジタル化された電圧Ｖｃａも電圧Ｖｃａと称する。

制御回路６５は、電圧Ｖｃａに基づいて、スイッチング電源回路１０の“動作モード”を示すモード信号ｓ１を駆動回路６６に出力する回路であり、基準電圧回路７０、及び信号出力回路７１を含んで構成される。また、制御回路６５は、デジタル化された電圧Ｖｃａに基づいて、デジタル信号を処理するデジタル回路である。なお、モード信号ｓ１は、“Ｈ”レベル又はローレベル（以下、“Ｌ”レベルと称する）の論理レベルで表される信号でもよいし、所定のビット数のデータであってもよい。また、基準電圧回路７０及び信号出力回路７１の詳細については後述する。

駆動回路６６は、発信信号Ｖｏｓｃ、モード信号ｓ１に基づいて、ＮＭＯＳトランジスタ２４，２５を駆動する回路である。具体的には、駆動回路６６は、“通常モード”を示すモード信号ｓ１に基づいて、ＮＭＯＳトランジスタ２４，２５を発信信号Ｖｏｓｃに応じて連続的に駆動する。

また、駆動回路６６は、“軽負荷モード”を示すモード信号ｓ１に基づいて、ＮＭＯＳトランジスタ２４，２５を発信信号Ｖｏｓｃに応じて間欠的に駆動する。なお、詳細は後述するが、本実施形態のスイッチング電源回路１０の“動作モード”には、“通常モード”と、“軽負荷モード”と、の２つのモードがある。

＜＜＜＜“通常モード”又は“軽負荷モード”時の駆動信号Ｖｄｒ１，Ｖｄｒ２＞＞＞＞
図３は、“通常モード”時の駆動信号Ｖｄｒ１，Ｖｄｒ２の一例を示す図である。図４は、“軽負荷モード”時の駆動信号Ｖｄｒ１，Ｖｄｒ２の一例を示す図である。

「通常モード」とは、例えば、図３に示す通り駆動信号Ｖｄｒ１，Ｖｄｒ２が交互に“Ｈ”レベルになるような連続的なスイッチング動作が行われ、間欠的にスイッチング動作が停止されないモードである。

一方、「軽負荷モード」とは、例えば、図４に示す通り駆動信号Ｖｄｒ１，Ｖｄｒ２が交互に“Ｈ”レベルになるような連続的なスイッチング動作と、間欠的にスイッチング動作が停止される停止動作とが繰り返されるモードである。また、この“動作モード”は、“バーストモード”とも称される。

また、スイッチング電源回路１０が“通常モード”で動作している際は、スイッチング電源回路１０が“軽負荷モード”で動作していない状態であるため、“通常モード”動作時は、“軽負荷モード”非動作時である。

なお、図３，４においては、駆動回路６６が、発信信号Ｖｏｓｃに応じた５０％のデューティ比で生成され、交互に“Ｈ”レベルとなる駆動信号Ｖｄｒ１，Ｖｄｒ２を出力するように描かれている。しかしながら、実際は、駆動回路６６は、デッドタイムを有し、発信信号Ｖｏｓｃに応じた約５０％のデューティ比で生成され、交互に“Ｈ”レベルとなる駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する。なお、図４において、スイッチング動作時、駆動信号Ｖｄｒｖ１，Ｖｄｒｖ２のパルス数が同じに書いてあるが、これは単なる例示であり、パルス数が異なっていてもよい。

ここで、「デッドタイム」とは、例えば、“Ｈ”レベルの駆動信号Ｖｄｒ１が“Ｌ”レベルとなってから、駆動信号Ｖｄｒ２が“Ｈ”レベルとなるまでの期間を指し、駆動信号Ｖｄｒ１，Ｖｄｒ２の双方が“Ｌ”レベルとなる期間である。

＜＜＜＜負荷検出回路６３の詳細＞＞＞＞
図５は、負荷検出回路６３の一例を示す図である。負荷検出回路６３は、端子ＶＳの電圧Ｖｓに基づいて、共振電流Ｉｃｒに応じた電圧Ｖｉｓを平均化し、負荷１１の消費電力ＰＬ、及びスイッチング電源回路１０の“動作モード”に応じた電圧Ｖｃａを出力する回路である。

具体的には、負荷検出回路６３は、端子ＶＳの電圧Ｖｓに応じた信号ｖｓ＿ｄｉｖに基づいて、ノードＮの電圧を端子ＩＳの電圧Ｖｉｓ又は接地電圧に切り替える。そして、負荷検出回路６３は、端子ＣＡに接続されるコンデンサ５３を、抵抗８４を介して充電又は放電し、電圧Ｖｃａを出力する。

負荷検出回路６３は、分圧回路８０、スイッチ８１，８３、インバータ８２、抵抗８４を含んで構成される。

分圧回路８０は、端子ＶＳの電圧Ｖｓを分圧し、信号ｖｓ＿ｄｉｖとして出力する。また、電圧Ｖｓは、ＮＭＯＳトランジスタ２４がオンすると、入力電圧Ｖｉｎとなり、ＮＭＯＳトランジスタ２５がオンすると、接地電圧となる。その結果、分圧回路８０は、電圧Ｖｓに応じて“Ｈ”レベル又は“Ｌ”レベルの信号ｖｓ＿ｄｉｖを出力する。

スイッチ８１は、分圧回路８０が“Ｈ”レベルの信号ｖｓ＿ｄｉｖを出力するとオンされる素子であり、スイッチ８１がオンすると、スイッチ８１，８３が接続されるノードＮの電圧は、端子ＩＳの電圧Ｖｉｓとなる。

スイッチ８３は、分圧回路８０が“Ｌ”レベルの信号ｖｓ＿ｄｉｖを出力し、インバータ８２が“Ｈ”レベルの信号を出力するとオンされる素子である。そして、スイッチ８３がオンすると、ノードＮの電圧は、接地電圧となる。

そして、ノードＮと端子ＣＡの間には抵抗８４が接続され、抵抗８４は、端子ＣＡに接続されるコンデンサ５３と伴に、“時定数τ”で動作するＲＣ積分回路を構成する。ここで、抵抗８４の抵抗値をＲ１とし、コンデンサ５３の容量値をＣ１とすると、“時定数τ”＝Ｒ１×Ｃ１となる。なお、“時定数τ”は、ＮＭＯＳトランジスタ２４，２５を駆動する駆動信号Ｖｄｒ１，Ｖｄｒ２の周期よりも十分に長いものとする。

したがって、負荷検出回路６３は、分圧回路８０が“Ｈ”レベルの信号ｖｓ＿ｄｉｖを出力すると、負荷１１の消費電力ＰＬに応じた正の共振電流Ｉｃｒに基づく電圧Ｖｉｓで抵抗８４を介してコンデンサ５３を充電する。

一方、負荷検出回路６３は、分圧回路８０が“Ｌ”レベルの信号ｖｓ＿ｄｉｖを出力すると、接地電圧で抵抗８４を介してコンデンサ５３を放電する。

これにより、負荷検出回路６３は、電圧Ｖｉｓを平均化し、負荷１１の消費電力ＰＬに応じた電圧Ｖｃａを出力することができる。なお、電圧Ｖｃａは、図６に示す通り、負荷１１の消費電力ＰＬが増加すると、“通常モード”に対応する一点鎖線の波形又は“軽負荷モード”に対応する２点鎖線の波形で示す通り上昇する。

このように“動作モード”によって２つの波形がもたらされる理由は、“通常モード”時の電圧Ｖｃａは、負荷１１の消費電力ＰＬが同じである場合、例えば、“通常モード”で駆動されるＮＭＯＳトランジスタ２４，２５のスイッチング損失及びトランス２６の無負荷損の分だけ、“軽負荷モード”の電圧Ｖｃａよりも高いからである。

ここで、本実施形態においては、「スイッチング損失」とは、電圧Ｖｓの接地電圧から入力電圧Ｖｉｎへの立ち上がりの時間と、入力電圧Ｖｉｎから接地電圧への立下りの時間と、ＮＭＯＳトランジスタ２４，２５のスイッチング周波数とによって決定される損失である。すなわち、「スイッチング損失」は、ＮＭＯＳトランジスタ２４，２５がスイッチングする度に発生する損失である。

また、本実施形態においては、「無負荷損」とは、共振電流Ｉｃｒ中の励磁電流によるトランス２６の鉄心中に発生する交番磁界により生じる損失である。なお、共振電流Ｉｃｒの平均値は、“通常モード”でスイッチング電源回路１０が動作する場合の方が、“軽負荷モード”でスイッチング電源回路１０が動作する場合より大きい。

なお、電圧Ｖｃａは、「検出電圧」に相当し、“通常モード”は、「第１モード」に相当し、“軽負荷モード”は、「第２モード」に相当する。また、抵抗８４は、「抵抗」に相当し、コンデンサ５３は、「コンデンサ」に相当する。

＜＜＜＜制御回路６５ａの詳細＞＞＞＞
図７は、制御回路６５の一実施形態である制御回路６５ａの一例を示す図である。制御回路６５ａは、電圧Ｖｃａに基づいて、スイッチング電源回路１０の“動作モード”を示すモード信号ｓ１を駆動回路６６に出力する回路である。

具体的には、制御回路６５ａは、スイッチング電源回路１０が“通常モード”で動作している際、負荷１１の消費電力ＰＬが減少し、電圧Ｖｃａが基準電圧Ｖｒｅｆとなると、スイッチング電源回路１０が“軽負荷モード”で動作するよう、駆動回路６６を制御する。

一方、制御回路６５ａは、スイッチング電源回路１０が“軽負荷モード”で動作している際、負荷１１の消費電力ＰＬが増加し、電圧Ｖｃａが基準電圧Ｖｒｅｆとなると、スイッチング電源回路１０が“通常モード”で動作するよう、駆動回路６６を制御する。また、制御回路６５は、基準電圧回路７０ａ、及び信号出力回路７１を含んで構成される。

＜＜＜基準電圧回路７０ａの詳細＞＞＞
基準電圧回路７０ａは、信号出力回路７１が、“動作モード”の移行を判定するための基準電圧Ｖｒｅｆを、モード信号ｓ１に基づいて出力する回路である。

具体的には、基準電圧回路７０ａは、“通常モード”を示すモード信号ｓ１に基づいて、 “消費電力Ｐ１”を示す基準電圧ＶＲＥＦ１を基準電圧Ｖｒｅｆとして出力する。

また、基準電圧回路７０ａは、“軽負荷モード”を示すモード信号ｓ１に基づいて、“消費電力Ｐ１”を示す基準電圧ＶＲＥＦ２を基準電圧Ｖｒｅｆとして出力する。なお、基準電圧ＶＲＥＦ１は、基準電圧ＶＲＥＦ２より高い。

これにより、スイッチング電源回路１０は、負荷１１の消費電力ＰＬが“消費電力Ｐ１”より高ければ、“通常モード”で動作し、“消費電力Ｐ１”より低ければ、“軽負荷モード”で動作することができる。また、基準電圧回路７０ａは、遅延回路９０、セレクタ９１を含んで構成される。

遅延回路９０は、モード信号ｓ１を遅延させて出力する回路である。具体的には、遅延回路９０は、“動作モード”を示すモード信号ｓ１が変化した後“所定期間Ｔａ”経過した後に、“動作モード”に応じた基準電圧Ｖｒｅｆをセレクタ９１に出力させ、“動作モード”を示すモード信号ｓ１の変化の直後に基準電圧Ｖｒｅｆを変化させないようにする。なお、“所定期間Ｔａ”は、“時定数τ”より長い。

これにより、共振電流Ｉｃｒに基づき、“動作モード”により異なる電圧Ｖｉｓに応じた電圧Ｖｃａのレベルが“動作モード”の変更により変化する期間の間、セレクタ９１に基準電圧Ｖｒｅｆを変化させないようにする。

言い換えると、“動作モード”が異なると、負荷１１の消費電力ＰＬが所定電力である際の電圧Ｖｃａのレベルは異なることから、“所定期間Ｔａ”は、“動作モード”が変化することによる電圧Ｖｃａのレベルの変化が終了するまでの期間より長い。

なお、遅延回路９０は、“通常モード”を示す、及び“軽負荷モード”を示すモード信号ｓ１を遅延させることとしたが、“通常モード”、又は“軽負荷モード”の片方を示すモード信号ｓ１のみを遅延させることとしてもよい。

セレクタ９１は、遅延回路９０で遅延されたモード信号ｓ１に基づいて基準電圧ＶＲＥＦ１又は基準電圧ＶＲＥＦ２を基準電圧Ｖｒｅｆとして出力する回路である。

具体的には、セレクタ９１は、“通常モード”を示すモード信号ｓ１に基づいて、“消費電力Ｐ１”を示す基準電圧ＶＲＥＦ１を基準電圧Ｖｒｅｆとして出力する。

また、セレクタ９１は、“軽負荷モード”を示すモード信号ｓ１に基づいて、“消費電力Ｐ１”を示す基準電圧ＶＲＥＦ２を基準電圧Ｖｒｅｆとして出力する。

＜＜＜信号出力回路７１の詳細＞＞＞
図８は、負荷１１の消費電力ＰＬが“消費電力Ｐ１”となると“動作モード”を変える場合の電力ＰＬと電圧Ｖｃａの関係の一例を示す図である。つまり、図８は、制御回路６５ａの動作の一例である。以下では、図８を用いて信号出力回路７１について説明する。

信号出力回路７１は、基準電圧回路７０が出力する基準電圧Ｖｒｅｆと、電圧Ｖｃａとを比較して、負荷１１の消費電力ＰＬに応じた“動作モード”を示すモード信号ｓ１を出力する回路である。

具体的には、信号出力回路７１は、“通常モード”から“軽負荷モード”への移行する場合、負荷１１の消費電力が減少して、電圧Ｖｃａが、“消費電力Ｐ１”を示す基準電圧ＶＲＥＦ１となると、“軽負荷モード”を示すモード信号ｓ１を出力する。

一方、信号出力回路７１は、“軽負荷モード”から“通常モード”への移行する場合、負荷１１の消費電力が増加して、電圧Ｖｃａが、“消費電力Ｐ１”を示す基準電圧ＶＲＥＦ２となると、“軽負荷モード”を示すモード信号ｓ１を出力する。また、信号出力回路７１は、判定回路１００、出力回路１０１を含んで構成される。

制御ＩＣ４０は、負荷１１の消費電力ＰＬが“消費電力Ｐ１”より大きい場合、“通常モード”でＮＭＯＳトランジスタ２４，２５を駆動する。一方、制御ＩＣ４０は、負荷１１の消費電力ＰＬが“消費電力Ｐ１”より小さい場合、“軽負荷モード”でＮＭＯＳトランジスタ２４，２５を駆動する。

まず、“通常モード”から“軽負荷モード”へ移行する場合の信号出力回路７１の動作について説明する。負荷１１の消費電力ＰＬが“消費電力Ｐａ”である場合、電圧ＶｃａはＡ点の電圧を示す。そして、負荷１１の消費電力ＰＬが減少して、Ａ点から電圧Ｖｃａが低下し、基準電圧ＶＲＥＦ１となると、負荷１１の消費電力ＰＬは“消費電力Ｐ１”となる。

判定回路１００は、電圧Ｖｃａと、“消費電力Ｐ１”を示す基準電圧ＶＲＥＦ１とを比較し、負荷１１の消費電力ＰＬが、“消費電力Ｐ１”より小さい期間が“所定期間Ｔｂ”継続するか否かを判定する回路である。

具体的には、判定回路１００は、負荷１１の消費電力ＰＬの低下を原因とする電圧Ｖｃａの瞬時の低下により“動作モード”が変更されることを避けるため、電圧Ｖｃａに基づいて、負荷１１の消費電力ＰＬが“消費電力Ｐ１”より小さい期間が“所定期間Ｔｂ”継続するか否かを判定する。

これにより、判定回路１００は、負荷１１の消費電力ＰＬが減少して電圧Ｖｃａが基準電圧ＶＲＥＦ１より低下した直後に、負荷１１の消費電力ＰＬが増加して電圧Ｖｃａが基準電圧ＶＲＥＦ１より高くなった場合には、出力回路１０１にモード信号ｓ１を変化させない。

出力回路１０１は、制御ＩＣ４０が、負荷１１の消費電力ＰＬの増減に応じた適切な“動作モード”でＮＭＯＳトランジスタ２４，２５を駆動できるよう、判定回路１００の判定結果に基づいて、各“動作モード”を示すモード信号ｓ１を出力する回路である。

具体的には、出力回路１０１は、判定回路１００が、負荷１１の消費電力ＰＬが“消費電力Ｐ１”より小さい期間が“所定期間Ｔｂ”継続すると判定すると、“軽負荷モード”を示すモード信号ｓ１を出力する。

図８に示す通り、負荷１１の消費電力ＰＬが減少して、Ａ点から電圧Ｖｃａが低下し、基準電圧ＶＲＥＦ１となると、判定回路１００及び出力回路１０１が上述のように動作する。これにより、信号出力回路７１は、“軽負荷モード”を示すモード信号ｓ１を出力する。そして、スイッチング電源回路１０は、“軽負荷モード”で動作するようになる。

つぎに、“軽負荷モード”から“通常モード”へ移行する場合の信号出力回路７１の動作について説明する。図８に示す通り、負荷１１の消費電力ＰＬが“消費電力Ｐｂ”である場合、電圧ＶｃａはＢ点の電圧を示す。そして、負荷１１の消費電力ＰＬが増加して、Ｂ点から電圧Ｖｃａが上昇し、基準電圧ＶＲＥＦ２となると、負荷１１の消費電力ＰＬは“消費電力Ｐ１”となる。

この時、判定回路１００は、電圧Ｖｃａに基づいて、負荷１１の消費電力ＰＬが“消費電力Ｐ１”より小さい期間が“所定期間Ｔｂ”継続するか否かを判定しない。

そして、出力回路１０１は、負荷１１の消費電力ＰＬが増加して、電圧Ｖｃａが、“消費電力Ｐ１”を示す基準電圧ＶＲＥＦ２となると、“通常モード”を示すモード信号ｓ１を出力する。すなわち、出力回路１０１は、“軽負荷モード”から“通常モード”へ移行する場合、負荷１１の消費電力ＰＬが“消費電力Ｐ１”より小さい期間が“所定期間Ｔｂ”継続する前に、“通常モード”を示すモード信号ｓ１を出力する。

負荷１１の消費電力ＰＬが増加して、Ｂ点から電圧Ｖｃａが上昇し、基準電圧ＶＲＥＦ２となると、判定回路１００及び出力回路１０１が上述のように動作する。これにより、信号出力回路７１は、“通常モード”を示すモード信号ｓ１を出力する。そして、スイッチング電源回路１０は、“通常モード”で動作するようになる。

このように、基準電圧回路７０ａは、“通常モード”において基準電圧ＶＲＥＦ１を出力し、”軽負荷モード“において基準電圧ＶＲＥＦ２を出力する。これにより、”通常モード“と、”軽負荷モード“との間の移行は、負荷１１の消費電力ＰＬが”消費電力Ｐ１“となる際に行われることになる。

また、単一の基準電圧で”通常モード“と、”軽負荷モード“との間の移行を判定することは、それぞれの”動作モード“へ移行する際の消費電力を異ならせる。この場合、負荷１１の消費電力ＰＬが”消費電力Ｐ１“より増加しても、スイッチング電源回路１０は”軽負荷モード“で動作するため、”軽負荷モード“から”通常モード“へ移行する際の応答性が悪くなり、出力電圧Ｖｏｕｔが低下する可能性がある。

それに対して、“消費電力Ｐ１”に対応する２つの基準電圧ＶＲＥＦ１，ＶＲＥＦ２を用いると、”軽負荷モード“から”通常モード“へ移行する際の応答性がよくなり、負荷１１の消費電力ＰＬの増加による出力電圧Ｖｏｕｔの低下を抑制できる。

なお、基準電圧ＶＲＥＦ１のレベルは、「第１レベル」に相当し、基準電圧ＶＲＥＦ２のレベルは、「第２レベル」に相当し、“通常モード”を示すモード信号ｓ１は、「第１信号」に相当し、“軽負荷モード”を示すモード信号ｓ１は、「第２信号」に相当する。

また、“所定期間Ｔａ”は、「第１期間」に相当し、“所定期間Ｔｂ”は、「第２期間」に相当し、モード信号ｓ１は、「出力信号」に相当し、“消費電力Ｐ１”は、「第１の値」に相当する。

＜＜＜＜消費電力ＰＬが“消費電力Ｐ１”となると“動作モード”を変える場合の制御ＩＣ４０の動作＞＞＞＞
図９は、図８で示すようにスイッチング電源回路１０が動作する場合の制御ＩＣ４０の動作の一例を説明する図である。なお、時刻ｔ０より前において、スイッチング電源回路１０は“通常モード”で動作しており、負荷１１の消費電力ＰＬは減少しているものとする。この時、負荷１１の消費電力ＰＬと、電圧Ｖｃａとの関係は、図８の一点鎖線の波形で示される。

時刻ｔ０において、基準電圧回路７０ａは基準電圧ＶＲＥＦ１を基準電圧Ｖｒｅｆとして出力している。負荷１１の消費電力ＰＬが減少し“消費電力Ｐ１”となると、負荷検出回路６３は、基準電圧ＶＲＥＦ１となる電圧Ｖｃａを出力する。この時、判定回路１００は、“所定期間Ｔｂ”の間、電圧Ｖｃａが基準電圧ＶＲＥＦ１より小さいか否かを判定する。

時刻ｔ０から“所定期間Ｔｂ”経過後の時刻ｔ１において、出力回路１０１は、判定回路１００が“所定期間Ｔｂ”の間、電圧Ｖｃａが基準電圧ＶＲＥＦ１より小さいことを判定すると、“軽負荷モード”を示すモード信号ｓ１を出力する。出力回路１０１が“軽負荷モード”を示すモード信号ｓ１を出力すると、制御ＩＣ４０は、ＮＭＯＳトランジスタ２４，２５を間欠的に駆動し始める。これにより、負荷検出回路６３は、負荷１１の消費電力ＰＬが大きく減少しなくとも、共振電流Ｉｃｒの平均値が減少するため、更に低下した電圧Ｖｃａを出力する。

時刻ｔ２において、“動作モード”が変化することによる電圧Ｖｃａの低下が終了する。この時、負荷１１の消費電力ＰＬと、電圧Ｖｃａとの関係は、図８の二点鎖線の波形で示される。

時刻ｔ１から“所定期間Ｔａ”経過した時刻ｔ３において、遅延回路９０は、時刻ｔ１において出力回路１０１が出力した“軽負荷モード”を示すモード信号ｓ１を出力する。これにより、セレクタ９１は、基準電圧ＶＲＥＦ２を選択し基準電圧Ｖｒｅｆとして出力する。

時刻ｔ４において、負荷１１の消費電力ＰＬが増加し“消費電力Ｐ１”となると、負荷検出回路６３は、基準電圧ＶＲＥＦ２となる電圧Ｖｃａを出力する。この時、判定回路１００は、所定期間Ｔｂ”の間、電圧Ｖｃａが基準電圧ＶＲＥＦ２より小さいか否かを判定しない。

そして、出力回路１０１は、“通常モード”を示すモード信号ｓ１を出力する。出力回路１０１が“通常モード”を示すモード信号ｓ１を出力すると、制御ＩＣ４０は、ＮＭＯＳトランジスタ２４，２５を連続的に駆動し始める。これにより、負荷検出回路６３は、負荷１１の消費電力ＰＬが大きく増加しなくとも、共振電流Ｉｃｒの平均値が増加するため、更に上昇した電圧Ｖｃａを出力する。

時刻ｔ５において、“動作モード”が変化することによる電圧Ｖｃａの上昇が終了する。この時、負荷１１の消費電力ＰＬと、電圧Ｖｃａとの関係は、図８の一点鎖線の波形で示される。

時刻ｔ４から“所定期間Ｔａ”経過した時刻ｔ６において、遅延回路９０は、時刻ｔ４において出力回路１０１が出力した“通常モード”を示すモード信号ｓ１を出力する。これにより、セレクタ９１は、基準電圧ＶＲＥＦ１を選択し基準電圧Ｖｒｅｆとして出力する。

＜＜＜＜制御回路６５ｂの詳細＞＞＞＞
図７に戻って、図７は、制御回路６５の一実施形態である制御回路６５ｂの一例を示す図である。制御回路６５ｂの構成は、基準電圧回路７０として基準電圧回路７０ｂを用いている以外、制御回路６５ａの構成と同様であるため説明を省略する。また、制御回路６５ｂは、基準電圧回路７０ｂ、及び信号出力回路７１を含んで構成される。

＜＜＜基準電圧回路７０ｂの詳細＞＞＞
基準電圧回路７０ｂは、“軽負荷モード”を示すモード信号ｓ１に基づいて、“消費電力Ｐ２”を示す基準電圧ＶＲＥＦ３を、基準電圧ＶＲＥＦ２の代わりに基準電圧Ｖｒｅｆとして出力する点を除いて、基準電圧回路７０ａと同様である。なお、“消費電力Ｐ２”は、“消費電力Ｐ１”より大きく、基準電圧ＶＲＥＦ１は、基準電圧ＶＲＥＦ３より高い。

これにより、“動作モード”は、負荷１１の消費電力ＰＬが“消費電力Ｐ１”より大きい“消費電力Ｐ２”で、”軽負荷モード“から”通常モード“へ移行することになる。しかしながら、このように動作することにより、負荷１１の消費電力ＰＬの過渡的な変化による電圧Ｖｃａの微小な変化を考慮して、負荷１１の消費電力ＰＬの増加による出力電圧Ｖｏｕｔの低下を抑制することができる。

信号出力回路７１は、制御回路６５ａと、制御回路６５ｂとの間で同様であるため、説明を省略する。

図１０は、負荷１１の電力ＰＬが“消費電力Ｐ１”及び“消費電力Ｐ２”となると動作モードを変える場合の電力ＰＬと電圧Ｖｃａの関係の一例を示す図である。つまり、図１０は、制御回路６５として制御回路６５ｂを用いた場合の一例である。

制御ＩＣ４０は、負荷１１の消費電力ＰＬが“消費電力Ｐ２”より大きい場合、“通常モード”でＮＭＯＳトランジスタ２４，２５を駆動する。また、制御ＩＣ４０は、負荷１１の消費電力ＰＬが減少し“消費電力Ｐ１”となるまで、“通常モード”でＮＭＯＳトランジスタ２４，２５を駆動する。

一方、制御ＩＣ４０は、負荷１１の消費電力ＰＬが“消費電力Ｐ１”より小さい場合、“軽負荷モード”でＮＭＯＳトランジスタ２４，２５を駆動する。また、制御ＩＣ４０は、負荷１１の消費電力ＰＬが増加し“消費電力Ｐ２”となるまで、“軽負荷モード”でＮＭＯＳトランジスタ２４，２５を駆動する。

“通常モード”から“軽負荷モード”へ移行する場合の動作については、図８の場合の動作と同様である。“軽負荷モード”から“通常モード”へ移行する場合の動作について以下に説明する。

負荷１１の消費電力ＰＬが“消費電力Ｐｂ”である場合、電圧ＶｃａはＢ点の電圧を示す。そして、負荷１１の消費電力ＰＬが増加して、電圧Ｖｃａが上昇し、基準電圧ＶＲＥＦ３となると、負荷１１の消費電力ＰＬは“消費電力Ｐ２”となる。この時、信号出力回路７１は、“通常モード”を示すモード信号ｓ１を出力する。そして、スイッチング電源回路１０は、“通常モード”で動作するようになる。

このように、基準電圧回路７０ｂは、“通常モード”において基準電圧ＶＲＥＦ１を出力し、”軽負荷モード“において基準電圧ＶＲＥＦ３を出力する。これにより、”通常モード“から”軽負荷モード“への移行は、負荷１１の消費電力ＰＬが”消費電力Ｐ１“となる際に行われることになる。一方、”軽負荷モード“から”通常モード“への間の移行は、負荷１１の消費電力ＰＬが”消費電力Ｐ２“となる際に行われることになる。

単一の基準電圧で”動作モード“の移行を判定すると、負荷１１の消費電力ＰＬが異なる際に”動作モード“の移行が発生する。そして、これは、負荷１１の消費電力ＰＬがより増加してから、”軽負荷モード“から”通常モードへ移行することになる。

これに対し、本実施形態では、本来、負荷１１の消費電力ＰＬが“消費電力Ｐ１”となる際に、“動作モード”の移行を行うことを意図した場合に、“消費電力Ｐ１”又は“消費電力Ｐ２”にそれぞれ対応する２つの基準電圧ＶＲＥＦ１，ＶＲＥＦ３で“動作モード”の移行を判定することになる。

このように“動作モード”の移行を判定することにより、負荷１１の消費電力ＰＬの過渡的な変化による電圧Ｖｃａの微小な変化を考慮して、負荷１１の消費電力ＰＬの増加による出力電圧Ｖｏｕｔの低下を抑制することができる。なお、基準電圧ＶＲＥＦ３のレベルは、「第２レベル」に相当し、“消費電力Ｐ２”は、「第２の値」に相当する。

＜＜＜＜消費電力ＰＬが“消費電力Ｐ１”又は“消費電力Ｐ２”となる際に動作モードを変える場合の制御ＩＣ４０の動作＞＞＞＞
図１１は、図１０で示すようにスイッチング電源回路１０が動作する場合の制御ＩＣ４０の動作の一例を説明する図である。なお、時刻ｔ１０より前において、スイッチング電源回路１０は“通常モード”で動作しており、負荷１１の消費電力ＰＬは減少しているものとする。この時、負荷１１の消費電力ＰＬと、電圧Ｖｃａとの関係は、図９の一点鎖線の波形で示される。

時刻ｔ１０から時刻ｔ１２までの動作は、図９の時刻ｔ０から時刻ｔ２までの動作と同様であるため、説明を省略する。

時刻ｔ１１から“所定期間Ｔａ”経過した時刻ｔ１３において、遅延回路９０は、時刻ｔ１１において出力回路１０１が出力した“軽負荷モード”を示すモード信号ｓ１を出力する。これにより、セレクタ９１は、基準電圧ＶＲＥＦ３を選択し基準電圧Ｖｒｅｆとして出力する。

時刻ｔ１４において、負荷１１の消費電力ＰＬが増加し“消費電力Ｐ２”となると、負荷検出回路６３は、基準電圧ＶＲＥＦ３となる電圧Ｖｃａを出力する。この時、判定回路１００は、“所定期間Ｔｂ”の間、電圧Ｖｃａが基準電圧ＶＲＥＦ３より小さいか否かを判定しない。

そして、出力回路１０１は、“通常モード”を示すモード信号ｓ１を出力する。出力回路１０１が“通常モード”を示すモード信号ｓ１を出力すると、制御ＩＣ４０は、ＮＭＯＳトランジスタ２４，２５を連続的に駆動し始める。これにより、負荷検出回路６３は、負荷１１の消費電力ＰＬが大きく増加しなくとも、共振電流Ｉｃｒの平均値が増加するため、更に上昇した電圧Ｖｃａを出力する。

また、時刻ｔ１５から時刻ｔ１６までの動作は、図９の時刻ｔ５から時刻ｔ６までの動作と同様であるため、説明を省略する。

＝＝＝変形例＝＝＝
図１２は、制御回路６５をデジタル信号処理回路（ＤＳＰ）１１０とメモリ１１１で実装した場合の制御ＩＣ４１の一例を示す図である。図１２において、図２と同一の参照符号で示されるものは、図２と同一のものである。

制御回路６５は、ＤＳＰ１１０、メモリ１１１を含んで構成される。メモリ１１１には、基準電圧回路７０の処理に対応する基準電圧部と、信号出力回路７１の処理に対応する信号出力部とが格納される。そして、ＤＳＰ１１０は、メモリ１１１から読み込んだ基準電圧部と信号出力部の処理を実行する。

また、本実施形態では、制御ＩＣ４０をＬＬＣ共振電流型のコンバータに用いる一例を説明した。しかしながら、制御ＩＣ４０を、インダクタに流れるインダクタ電流を制御するトランジスタを駆動することにより出力電圧を生成する電源回路（例えば、フライバック式のコンバータ、同期整流型のコンバータ等）に用いることもできる。

＝＝＝まとめ＝＝＝
以上、本実施形態のスイッチング電源回路１０について説明した。制御ＩＣ４０は、スイッチング電源回路１０が“通常モード”で動作している際、負荷１１の消費電力ＰＬが減少して、負荷検出回路６３が出力する電圧Ｖｃａが基準電圧ＶＲＥＦ１となると、スイッチング電源回路１０が“軽負荷モード”で動作するよう、駆動回路６６を制御する。一方、スイッチング電源回路１０が“軽負荷モード”で動作している際、負荷１１の消費電力ＰＬが増加して電圧Ｖｃｓが基準電圧ＶＲＥＦ２又はＶＲＥＦ３となると、スイッチング電源回路１０が“通常モード”で動作するよう、駆動回路６６を制御する。これにより、負荷１１の消費電力ＰＬと電圧Ｖｃａとの関係が、“動作モード”に応じて異なる波形で表されても、負荷１１の消費電力ＰＬが“消費電力Ｐ１”となる場合に、又は“消費電力Ｐ１”若しくは“消費電力Ｐ２”になる場合に“動作モード”を変えることができる。したがって、電源回路を複数のモードに応じて適切に動作させることが可能な集積回路を提供することができる。

また、制御回路６５は、基準電圧回路７０と、信号出力回路７１とを備える。これにより、負荷１１の消費電力ＰＬと電圧Ｖｃａとの関係が、“動作モード”に応じて異なる波形で表されても、それぞれの波形における“動作モード”を変える際のそれぞれの基準電圧Ｖｒｅｆと、電圧Ｖｃａとを比較することができる。

また、基準電圧回路７０は、“通常モード”を示すモード信号ｓ１が入力されてから“所定期間Ｔａ”経過するまで基準電圧Ｖｒｅｆを維持する。すなわち、負荷１１の消費電力ＰＬと電圧Ｖｃａとの関係が、“動作モード”に応じて異なる波形の間で、“軽負荷モード”の波形から“通常モード”の波形へ電圧Ｖｃａが変化する間、基準電圧回路７０は、基準電圧Ｖｒｅｆを変えない。これにより、出力回路１０１は、電圧Ｖｃａの変化が完了するまで、“軽負荷モード”を示すモード信号ｓ１を維持することができる。

また、基準電圧回路７０は、“軽負荷モード”を示すモード信号ｓ１が入力されてから“所定期間Ｔａ”経過するまで基準電圧Ｖｒｅｆを維持する。すなわち、負荷１１の消費電力ＰＬと電圧Ｖｃａとの関係が、“動作モード”に応じて異なる波形の間で、“通常モード”の波形から“軽負荷モード”の波形へ電圧Ｖｃａが変化する間、基準電圧回路７０は、基準電圧Ｖｒｅｆを変えない。これにより、出力回路１０１は、電圧Ｖｃａの変化が完了するまで、“通常モード”を示すモード信号ｓ１を維持することができる。

また、基準電圧回路７０は、モード信号ｓ１が入力されてから“所定期間Ｔａ”経過するまで基準電圧Ｖｒｅｆを維持する。すなわち、負荷１１の消費電力ＰＬと電圧Ｖｃａとの関係が、“動作モード”に応じて異なる波形の間で電圧Ｖｃａが変化する間、基準電圧回路７０は、基準電圧Ｖｒｅｆを変えない。これにより、出力回路１０１は、“動作モード”の移行による電圧Ｖｃａの変化が完了するまで、モード信号ｓ１を維持することができる。

また、“所定期間Ｔａ”は、負荷検出回路６３の抵抗８４及び端子ＣＡに接続されるコンデンサ５３で構成されるＲＣ積分回路の“時定数τ”より長い。これにより、負荷検出回路６３は、“動作モード”に応じた電圧Ｖｃａを出力することができる。

また、信号出力回路７１は、判定回路１００と、出力回路１０１とを備える。判定回路１００は、電圧Ｖｃａが基準電圧ＶＲＥＦ１より低下した直後に、基準電圧ＶＲＥＦ１より高くなった場合には、出力回路１０１にモード信号ｓ１を変化させない。出力回路１０１は、“軽負荷モード”時に電圧Ｖｃａが基準電圧ＶＲＥＦ２又はＶＲＥＦ３より高くなった場合、負荷１１の消費電力ＰＬが“消費電力Ｐ１”又は“消費電力Ｐ２”より小さい期間が“所定期間Ｔｂ”継続する前に、すぐに“軽負荷モード”から“通常モード”にモード信号ｓ１を変える。すなわち、信号出力回路７１は、負荷１１の消費電力ＰＬが“消費電力Ｐ１”を安定して下回ることを確認すると、“通常モード”から“軽負荷モード”へ“動作モード”を変え、負荷１１の消費電力ＰＬが“消費電力Ｐ１”又は“消費電力Ｐ２”を超えると、すぐに“軽負荷モード”から“通常モード”へ“動作モード”を変える。これにより、スイッチング電源回路１０は、より良い効率及び応答性で出力電圧Ｖｏｕｔを生成することができる。

また、基準電圧回路７０は、負荷１１の消費電力ＰＬが“消費電力Ｐ１”とは異なる“消費電力Ｐ２”となる場合に“軽負荷モード”から“通常モード”へ“動作モード”を変える。これにより、“動作モード”は、負荷１１の消費電力ＰＬが“消費電力Ｐ１”より大きい“消費電力Ｐ２”で、”軽負荷モード“から”通常モード“へ移行することになるものの、電圧Ｖｃａの微小な変化を考慮しつつ、負荷１１の消費電力ＰＬの増加による出力電圧Ｖｏｕｔの低下を抑制することができる。

また、基準電圧ＶＲＥＦ１を、基準電圧ＶＲＥＦ２及びＶＲＥＦ３より高くする。これにより、同一の電圧Ｖｃａで“動作モード”を変えるよりも、スイッチング電源回路１０の効率や負荷１１に対する応答性を向上することができる。

また、“通常モード”時の基準電圧ＶＲＥＦ１と、“軽負荷モード”時の基準電圧ＶＲＥＦ２とを、負荷１１の消費電力ＰＬが“消費電力Ｐ１”となる際の電圧Ｖｃａの電圧とする。これにより、スイッチング電源回路１０は、負荷１１の消費電力ＰＬが“消費電力Ｐ１”より高ければ、“通常モード”で動作し、“消費電力Ｐ１”より低ければ、“軽負荷モード”で動作することができる。

また、スイッチング電源回路１０の“動作モード”は、“通常モード”と“軽負荷モード”の２つのモードを有し、制御ＩＣ４０は、各“動作モード”に応じて、ＮＭＯＳトランジスタ２４，２５の駆動方法を変える。これにより、スイッチング電源回路１０は、負荷１１の消費電力ＰＬが変化しても、出力電圧Ｖｏｕｔの低下を抑制しつつ効率よく出力電圧Ｖｏｕｔを生成することができる。

上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。

１０ スイッチング電源回路
１１ 負荷
２０，２１，２２，３２，５２，５３ コンデンサ
２３，６０，８４ 抵抗
２４，２５ ＮＭＯＳトランジスタ
２６ トランス
２７ 制御ブロック
３０，３１ ダイオード
３３ 定電圧回路
３４ 発光ダイオード
５１ フォトトランジスタ
６１，６４ アナログ・デジタル変換器（ＡＤＣ）
６２ 発振回路
６３ 負荷検出回路
６５ 制御回路
６６ 駆動回路
７０ 基準電圧回路
７１ 信号出力回路
８０ 分圧回路
８１，８３ スイッチ
８２ インバータ
９０ 遅延回路
９１ セレクタ
１００ 判定回路
１０１ 出力回路
１１０ デジタル信号処理回路（ＤＳＰ）
１１１ メモリ

Claims (10)

1. インダクタに流れるインダクタ電流を制御するトランジスタを制御し、入力電圧から目的レベルの出力電圧を生成する電源回路の前記トランジスタをスイッチングする集積回路であって、
   前記電源回路の負荷の消費電力と、前記電源回路の動作モードと、に応じた検出電圧を、前記インダクタ電流に基づいて出力する負荷検出回路と、
   前記電源回路の動作モードに応じて前記トランジスタを駆動する駆動回路と、
   前記電源回路が第１モードで動作している際、前記負荷の消費電力が減少して前記検出電圧が第１レベルとなると、前記電源回路が第２モードで動作するよう、前記駆動回路を制御し、前記電源回路が前記第２モードで動作している際、前記負荷の消費電力が増加して前記検出電圧が第２レベルとなると、前記電源回路が前記第１モードで動作するよう、前記駆動回路を制御する制御回路と、
   を備え、
   前記制御回路は、
   前記電源回路を前記第１モードで動作させるための第１信号に基づいて、前記第１レベルの基準電圧を出力し、前記電源回路を前記第２モードで動作させるための第２信号に基づいて、前記第２レベルの前記基準電圧を出力する基準電圧回路と、
   前記負荷の消費電力が減少して前記検出電圧が前記第１レベルとなると、前記第２信号を出力し、前記負荷の消費電力が増加して前記検出電圧が前記第２レベルとなると、前記第１信号を出力する信号出力回路と、
   を含み、
   前記基準電圧回路は、
   前記第１信号が入力されてから第１期間が経過すると、前記第１レベルの前記基準電圧を出力する、
   集積回路。
2. 請求項１に記載の集積回路であって、
   前記基準電圧回路は、
   前記第２信号が入力されてから第１期間が経過すると、前記第２レベルの前記基準電圧を出力する、
   集積回路。
3. 請求項１に記載の集積回路であって、
   前記信号出力回路からの出力信号が入力されてから第１期間が経過すると、前記出力信号に応じたレベルの前記基準電圧を出力する、
   集積回路。
4. 請求項１～３の何れか一項に記載の集積回路であって、
   抵抗及びコンデンサが接続されるとともに、前記検出電圧が生成される端子を更に備え、
   前記第１期間は、前記抵抗及び前記コンデンサの時定数より長い、
   集積回路。
5. 請求項１～４の何れか一項に記載の集積回路であって、
   前記信号出力回路は、
   前記検出電圧と、前記第１レベルの前記基準電圧とに基づいて、前記負荷の消費電力が、第１の値より小さい期間が第２期間継続したか否かを判定する判定回路と、
   前記負荷の消費電力が前記第１の値より小さい期間が前記第２期間継続すると、前記第２信号を出力し、前記検出電圧が前記第２レベルとなると、前記期間が前記第２期間継続する前に前記第１信号を出力する出力回路と、
   を含む集積回路。
6. 請求項５に記載の集積回路であって、
   前記基準電圧回路は、
   前記負荷の消費電力が前記第１の値を示す前記第１レベルの前記基準電圧を出力し、前記負荷の消費電力が前記第１の値より大きい第２の値を示す前記第２レベルの前記基準電圧を出力する、
   集積回路。
7. 請求項６に記載の集積回路であって、
   前記負荷検出回路は、前記第１及び第２モードのそれぞれに対応するとともに、前記負荷の消費電力の増加に応じて上昇する前記検出電圧を出力し、
   前記基準電圧回路は、前記第２レベルより高い前記第１レベルを出力する、
   集積回路。
8. 請求項５に記載の集積回路であって、
   前記基準電圧回路は、
   前記負荷の消費電力が前記第１の値を示す前記第１レベルの前記基準電圧を出力し、前記負荷の消費電力が前記第１の値を示す前記第２レベルの前記基準電圧を出力する、
   集積回路。
9. 請求項１～８の何れか一項に記載の集積回路であって、
   前記第１モードは、前記トランジスタを連続的に駆動するモードであり、前記第２モードは、前記トランジスタを連続的に駆動するスイッチング動作と、前記スイッチング動作が停止される停止動作とを繰り返すように前記トランジスタを駆動するモードである、
   集積回路。
10. 入力電圧から目的レベルの出力電圧を生成する電源回路であって、
    インダクタに流れるインダクタ電流を制御するトランジスタと、
    前記トランジスタをスイッチングする集積回路と、
    を備え、
    前記集積回路は、
    前記電源回路の負荷の消費電力と、前記電源回路の動作モードと、に応じた検出電圧を、前記インダクタ電流に基づいて出力する負荷検出回路と、
    前記電源回路の動作モードに応じて前記トランジスタを駆動する駆動回路と、
    前記電源回路が第１モードで動作している際、前記負荷の消費電力が減少して前記検出電圧が第１レベルとなると、前記電源回路が第２モードで動作するよう、前記駆動回路を制御し、前記電源回路が前記第２モードで動作している際、前記負荷の消費電力が増加して前記検出電圧が第２レベルとなると、前記電源回路が第１モードで動作するよう、前記駆動回路を制御する制御回路と、
    を備え、
    前記制御回路は、
    前記電源回路を前記第１モードで動作させるための第１信号に基づいて、前記第１レベルの基準電圧を出力し、前記電源回路を前記第２モードで動作させるための第２信号に基づいて、前記第２レベルの前記基準電圧を出力する基準電圧回路と、
    前記負荷の消費電力が減少して前記検出電圧が前記第１レベルとなると、前記第２信号を出力し、前記負荷の消費電力が増加して前記検出電圧が前記第２レベルとなると、前記第１信号を出力する信号出力回路と、
    を含み、
    前記基準電圧回路は、
    前記第１信号が入力されてから第１期間が経過すると、前記第１レベルの前記基準電圧を出力する、
    電源回路。

Images