JP7533592B2 - フィルタ、フィルタモジュール及び電子機器 - Google Patents

Description

本発明は、高周波フィルタ回路が構成されたファイル、このフィルタと他のフィルタとで構成されるフィルタモジュール、及びそれを備える電子機器に関する。

特許文献１には、入出力端子間に複数のキャパシタの直列回路が接続され、キャパシタの接続点とグランドとの間にＬＣ直列共振回路が構成された、ハイパスフィルタが示されている。

特開２０２０－５８０４４号公報

特許文献１に記載のハイパスフィルタ回路では、その回路を実際の構造物であるフィルタとして構成したとき、複数のＬＣ直列回路のインダクタにはそれぞれ並列に寄生容量が発生する。そのため、この寄生容量によりインダクタはある周波数で自己共振し、この自己共振周波数よりも高い周波数帯においては通過が抑制される。すなわち、このような高周波帯域で使用できないハイパスフィルタ、または通過域の狭いハイパスフィルタとなる。

一方、最近の用途では、広帯域に亘って低挿入損失で通過させるフィルタが必要とされる傾向がある。例えば、５Ｇ（５ｔｈ Ｇｅｎｅｒａｔｉｏｎ）やＵＷＢ（Ｕｌｔｒａ Ｗｉｄｅ Ｂａｎｄ）といった高周波広帯域の周波数帯を通過させるフィルタでは、このような高周波帯域の通信信号を低挿入損失で通過させるフィルタが要求される。

そこで、本発明の目的は、より高周波帯域においても低挿入損失特性を有するフィルタ、このフィルタと他のフィルタとで構成されるフィルタモジュール、及びそれを備える電子機器を提供することにある。

（１）本開示の一例としてのフィルタは、第１端子対と第２端子対との間に直列接続された第１キャパシタと、前記第１キャパシタに並列接続された第１インダクタと、前記第１端子対と前記第２端子対との間に並列接続された第２インダクタと、を備え、前記第１インダクタと前記第２インダクタとは磁界結合し差動接続されていることを特徴とする。

上記構成によれば、第１インダクタに第１キャパシタが並列接続されているので、第１インダクタの寄生容量は第１キャパシタに並列接続されることになり、第１インダクタの寄生容量の存在による高周波帯域での通過特性の劣化が回避される。

（２）本開示の一例としてのフィルタモジュールは、（１）に記載のフィルタを備えて構成される。

（３）本開示の一例としての電子機器は、（１）に記載のフィルタ又は（２）に記載のフィルタモジュールを備える。

本発明によれば、より高周波帯域においても低挿入損失特性を有するフィルタ、このフィルタと他のフィルタとで構成されるフィルタモジュール、及びそれを備える電子機器が得られる。

図１は第１の実施形態に係るハイパスフィルタ１１の回路図である。 図２（Ａ）、図２（Ｂ）、図２（Ｃ）、図２（Ｄ）は、図１に示したハイパスフィルタ１１の記載形式を順次変化させた回路図である。 図３（Ａ）は第２の実施形態に係るハイパスフィルタ１２の回路図である。図３（Ｂ）は、第１インダクタＬ１と第２インダクタＬ２との磁界結合により生じる相互インダクタンスを回路素子として表した等価回路図である。 図４は第３の実施形態に係るハイパスフィルタ１３の回路図である。 図５（Ａ）、図５（Ｂ）は、ハイパスフィルタ１３の等価回路図である。 図６（Ａ）、図６（Ｂ）は、ハイパスフィルタ１３の透過係数の周波数特性を示す図である。 図７はハイパスフィルタ１３の斜視図である。 図８はハイパスフィルタ１３の各絶縁体層及びそれらに形成されている導体パターンを示す分解下面図である。 図９は第４の実施形態に係るバンドリジェクションフィルタ１４Ａの回路図である。 図１０は、図２のハイパスフィルタ１１の透過係数の周波数特性及び図９のバンドリジェクションフィルタ１４Ａの透過係数の周波数特性を示す図である。 図１１は、ハイパスフィルタ１３にキャパシタＣ３を追加したハイパスフィルタ１４Ｂの等価回路図である。 図１２は、図４のハイパスフィルタ１３の透過係数の周波数特性及びハイパスフィルタ１３にキャパシタＣ３を追加したハイパスフィルタの透過係数の周波数特性を示す図である。 図１３は第４の実施形態に係るバンドパスフィルタ１４Ｃの回路図である。 図１４（Ａ）、図１４（Ｂ）、図１４（Ｃ）、図１４（Ｄ）は、フィルタモジュールの構成を示すブロック図である。 図１５は、ハイパスフィルタの構成を示すブロック図である。 図１６は、ハイパスフィルタの構成を示すブロック図である。 図１７は、ハイパスフィルタの構成を示すブロック図である。 図１８は、ハイパスフィルタの構成を示すブロック図である。 図１９は、ハイパスフィルタの構成を示すブロック図である。 図２０は、図１８のハイパスフィルタの透過係数の周波数特性、図１８のハイパスフィルタの内のハイパスフィルタＨＰＦのみの透過係数の周波数特性、及び、図１８のハイパスフィルタの内の共振器（ＬＣ直列共振回路）の透過係数の周波数特性を示す図である。 図２１は、図１８のハイパスフィルタの内のハイパスフィルタＨＰＦの斜視図である。 図２２は、図２１のハイパスフィルタＨＰＦの分解図である。 図２３は、図１８の反共振器（ＬＣ並列共振回路）の斜視図である。 図２４は、図２３の反共振器（ＬＣ並列共振回路）の分解図である。 図２５は、図１８のハイパスフィルタ３００の断面図の一例である。 図２６は、図１８のハイパスフィルタ３００の断面図の一例である。 図２７は、図１８のハイパスフィルタ３００の断面図の一例である。 図２８は、図１８のハイパスフィルタ３００の断面図の一例である。 図２９は、図１８のハイパスフィルタ３００の断面図の一例である。 図３０は、ハイパスフィルタ４００の等価回路図である。 図３１は、ハイパスフィルタ５００の等価回路図である。 図３２は、ハイパスフィルタ５００の斜視図である。 図３３は、ハイパスフィルタ５００の分解図である。 図３４は第６の実施形態に係る電子機器２０１の構成を示すブロック図である。

以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明又は理解の容易性を考慮して、実施形態を説明の便宜上、複数の実施形態に分けて示すが、異なる実施形態で示した構成の部分的な置換又は組み合わせは可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

《第１の実施形態》
図１は第１の実施形態に係るハイパスフィルタ１１の回路図である。このハイパスフィルタ１１は本発明に係る「フィルタ」の一例である。

ハイパスフィルタ１１は、第１端子対Ｐ１と第２端子対Ｐ２とを備える二端子対回路（四端子回路）である。第１端子対Ｐ１は第１端子Ｔ１とグランド端子ＧＮＤとで構成されていて、第２端子対Ｐ２は第２端子Ｔ２とグランド端子ＧＮＤとで構成されている。

このハイパスフィルタ１１は、第１端子対Ｐ１と第２端子対Ｐ２との間に直列接続された第１キャパシタＣ１と、第１キャパシタＣ１に並列接続された第１インダクタＬ１と、第１端子対Ｐ１と第２端子対Ｐ２との間に並列接続された第２インダクタＬ２と、を備える。そして、第１インダクタＬ１と第２インダクタＬ２とは磁界結合していて、差動接続されている。

図２（Ａ）、図２（Ｂ）、図２（Ｃ）、図２（Ｄ）は、図１に示したハイパスフィルタ１１の記載形式を順次変化させた回路図である。図２（Ａ）は図１に示したハイパスフィルタ１１の記載形式を代えた回路図である。

図２（Ｂ）は、第１インダクタＬ１と第２インダクタＬ２との磁界結合により生じる相互インダクタンスＭを回路素子として表した等価回路図である。この図２（Ｂ）に示すように、第１端子Ｔ１と第２端子Ｔ２との間に接続される回路を、インダクタＬＡ，ＬＢ，ＬＣによるＴ型等価回路で表すとき、相互インダクタンスＭを表すインダクタＬＣは、シリーズ接続されたインダクタＬＡ，ＬＢの接続点と第２端子Ｔ２との間に接続される。第１インダクタＬ１と第２インダクタＬ２とは差動接続されているので、インダクタＬＡのインダクタンスは（Ｌ１－Ｍ）、インダクタＬＢのインダクタンスはＭ、インダクタＬＣのインダクタンスは（Ｌ２－Ｍ）である。第１インダクタＬ１と第２インダクタＬ２との結合係数は例えば０．２以上である。この場合、第１インダクタＬ１のインダクタンスをＬ１、第２インダクタＬ２のインダクタンスをＬ２、結合係数をｋで表すと、Ｍ＝ｋ√（Ｌ１・Ｌ２）であるので、Ｍ≧０．２√（Ｌ１・Ｌ２）である。また、第１インダクタＬ１と第２インダクタＬ２との結合係数は例えば０．８以下である。

図２（Ｃ）は、図２（Ｂ）に示したインダクタＬＡ，ＬＢ，ＬＣによるＴ型回路をπ型回路に変換した回路図である。すなわち、インダクタＬＡ，ＬＢ，ＬＣによるＴ型回路はインダクタＬ１２，Ｌ１Ｍ，Ｌ２Ｍによるπ型回路で表される。回路変換前後の各インダクタのインダクタンスの関係は、各符号の表記をそのままインダクタンスとして表すと、次のとおりである。

Ｌ１Ｍ＝（ＬＡ・ＬＢ＋ＬＢ・ＬＣ＋ＬＣ・ＬＡ）／ＬＣ
Ｌ２Ｍ＝（ＬＡ・ＬＢ＋ＬＢ・ＬＣ＋ＬＣ・ＬＡ）／ＬＡ
Ｌ１２＝（ＬＡ・ＬＢ＋ＬＢ・ＬＣ＋ＬＣ・ＬＡ）／ＬＢ
図２（Ｄ）は、図２（Ｃ）の記載形式を代えた回路図である。このように、図１に示したハイパスフィルタ１１は、図２（Ｄ）に示す３段π型のハイパスフィルタとして表すことができる。

本実施形態によれば、次のような作用効果を奏する。

（１）図２（Ａ）に示すように、第１インダクタＬ１と第１キャパシタＣ１とは並列接続されているため、第１インダクタＬ１に生じる寄生容量は第１キャパシタＣ１に並列接続される（取り込まれる）。したがって、第１インダクタＬ１に生じる寄生容量は有効に利用され、第１インダクタＬ１の自己共振による高周波帯域での通過特性の劣化は発生しない。

（２）第１インダクタＬ１の寄生容量で第１キャパシタＣ１の一部を構成できるので、その分、スペースが削減できる。このことにより、小型化できる。または、スペースが削減した分、第１インダクタＬ１及び第２インダクタＬ２を構成するコイル状導体の線幅を太くする、並列巻きする、などによりインダクタのＱ値を上げることができる。そのことによりフィルタのＱ値がさらに高まり、通過帯域での挿入損失をより低減することや阻止帯域での減衰をより深くすることができる。

（３）第１インダクタＬ１と第２インダクタＬ２との磁界結合により発生する相互インダクタンスが１つの回路素子として作用するので、本実施形態のハイパスフィルタは、２段目で減衰極を生成する３段π型のハイパスフィルタと等価となる。一般的な３段π型ハイパスフィルタであれば、第１端子対と第２端子対との間に並列接続されたインダクタが２つ存在するため、この２か所（図２（Ｄ）のＬ１２、Ｌ２Ｍにそれぞれ並列）に寄生容量が発生して、高周波帯域での通過特性が劣化するおそれがある。これに対し、本実施形態では、インダクタの１つを相互インダクタンスで構成しているので、寄生容量が問題となるのは１つのインダクタ（第２インダクタＬ２）のみである。つまり、図２（Ｄ）に示す等価回路上では、インダクタＬ２Ｍには並列に寄生容量が発生するが、インダクタＬ１２には並列に寄生容量が発生しない。よって、高周波帯域での通過特性の劣化を抑制できる。

また、結合係数が０．２以上であることにより、フィルタ回路における無損失の相互インダクタンスが大きくなる。このため、接続線路等のＥＳＲ（等価直列抵抗）を考慮してもＱ値の非常に高いインダクタを形成でき、通過帯域での挿入損失をより低減することや阻止帯域での減衰をより深くすることができる。また、インダクタ間を過剰に離す必要が無い。このため、スペースの削減による小型化でき、またはコイル状導体の線幅を太くする、並列巻きする、などによりインダクタのＱ値を高めることができる。

また、結合係数が０．８以下であれば、差動接続による等価的なインダクタンスの合計値（Ｌ１＋Ｌ２－ｋ√（Ｌ１×Ｌ２））の低下を抑制できる。このため、必要な大きさのインダクタンスを確保しやすくなって、スペースが過剰にならないことにより、小型化やインダクタのＱ値向上が図れる。さらには、結合係数は０．５未満であることが好ましい。結合係数が０．５未満であれば、等価回路（図２（Ｂ））におけるインダクタＬＡ、ＬＢ、ＬＣ、の値に互いに差を設けやすくなり、変換後の等価回路（図２（Ｄ））のインダクタンスの合計値（Ｌ１Ｍ＋Ｌ２Ｍ＋Ｌ１２）をより大きくすることができる。このため、必要な大きさのインダクタンスを確保しやすくなって、スペースが過剰にならないことにより、小型化やインダクタのＱ値向上が図れる。また、第１インダクタＬ１と第２インダクタＬ２との間の距離を十分に保てるようになり、インダクタ間の寄生容量による高周波帯域での通過特性の劣化の抑制、渦電流損によるインダクタのＱ値の劣化の抑制が可能となる。

（４）図２（Ｂ）に示すように、基本構成はＴ型接続のインダクタを用いているため、π型接続のインダクタと比較してインダクタンスの削減、相互インダクタの使用によるインダクタ素子数の削減等により、小型化やインダクタのＱ値向上によるフィルタ特性向上（通過帯域での挿入損失が改善され、阻止帯域での減衰がより深くなる）につながる。

（５）等価回路上で高いＱ値が必要な個所を相互インダクタンスで構成することで、通過帯域での挿入損失改善や阻止帯域での減衰をより深くできる。

ここで、第１インダクタＬ１、第２インダクタＬ２、結合係数ｋの導出方法について述べる。

［方法１］構造的に求める方法
Ｘ線撮影や断面研磨等により、内部のインダクタの電極形状を確認し、ノイマンの公式やその他の方法により、インダクタの電極形状から第１インダクタＬ１、第２インダクタＬ２、相互インダクタンスＭをそれぞれ計算する。また、結合係数ｋも算出する。

または、構造シミュレーションにてインダクタの電極形状を再現し、数値計算により、電流（またはベクトルポテンシャル、磁界、磁束）の分布、もしくは端子対での回路網パラメータ（ＳパラメータやＺパラメータなど）からＬ１，Ｌ２，Ｍを求め、ｋも算出する。

［方法２］端子で測定できる電気的特性から求める方法
ネットワークアナライザにより、端子対での回路網パラメータからＬ１，Ｌ２，Ｍを求め、ｋも算出する。

または、インピーダンスアナライザやＬＣＲメータなどにより、各端子間の入力インピーダンスからＬ１，Ｌ２，Ｍを求め、ｋも算出する。このとき、寄生容量の影響が測定系に出ないように、低周波（１００ＭＨｚ～１ＧＨｚ程度）で測定することが望ましい（但し、低周波過ぎるとインピーダンスが小さすぎるので測定できない）。

《第２の実施形態》
第２の実施形態では、第３インダクタを備えるハイパスフィルタについて例示する。

図３（Ａ）は第２の実施形態に係るハイパスフィルタ１２の回路図である。図３（Ｂ）は、第１インダクタＬ１と第２インダクタＬ２との磁界結合により生じる相互インダクタンスＭを回路素子として表した等価回路図である。

このハイパスフィルタ１２は、第１端子対Ｐ１と第２端子対Ｐ２との間に直列接続された第１キャパシタＣ１と、第１キャパシタＣ１に並列接続された第１インダクタＬ１と、第１端子対Ｐ１と第２端子対Ｐ２との間に一端が接続された第３インダクタＬ３と、を備える。第３インダクタＬ３と第１インダクタＬ１とで直列回路が構成され、この直列回路が第１端子対Ｐ１と第２端子対Ｐ２との間に直列接続されている。そして、第１インダクタＬ１と第２インダクタＬ２とは磁界結合していて、差動接続されている。

図３（Ｂ）に示すように、第１インダクタＬ１と第２インダクタＬ２とによる回路をインダクタＬＡ，ＬＢ，ＬＣによるＴ型等価回路で表すとき、相互インダクタンスＭを表すインダクタＬＣは、シリーズ接続されたインダクタＬＡ，ＬＢの接続点と第２端子Ｔ２との間に接続される。第１インダクタＬ１と第２インダクタＬ２とは差動接続されているので、インダクタＬＡのインダクタンスは（Ｌ１－Ｍ）、インダクタＬＢのインダクタンスはＭ、インダクタＬＣのインダクタンスは（Ｌ２－Ｍ）である。

このように、第３インダクタＬ３はインダクタＬＢに等価的に直列接続される。これにより、インダクタＬＡ，ＬＢ＋Ｌ３，ＬＣのＱ値のバランスを任意に決めることができ、所望のフィルタ特性を満たすフィルタを構成できる。この構成により、ハイパスフィルタの特性を定めてもよい。

《第３の実施形態》
第３の実施形態では、４段のハイパスフィルタについて例示する。

図４は第３の実施形態に係るハイパスフィルタ１３の回路図である。このハイパスフィルタ１３は、第１端子対Ｐ１と第２端子対Ｐ２との間に直列接続された第１キャパシタＣ１と、第１キャパシタＣ１に並列接続された第１インダクタＬ１と、第１端子対Ｐ１と第２端子対Ｐ２との間に並列接続された第２インダクタＬ２と、第２端子対Ｐ２と第１キャパシタＣ１との間に接続された第２キャパシタＣ２とを備える。第１インダクタＬ１と第２インダクタＬ２とは磁界結合していて、差動接続されている。図５（Ａ）、図５（Ｂ）は、ハイパスフィルタ１３の等価回路図である。第１の実施形態で図１に示したハイパスフィルタ１１とは第２キャパシタＣ２を備える点で異なる。

図５（Ａ）は、第１インダクタＬ１と第２インダクタＬ２との磁界結合により生じる相互インダクタンスを回路素子として表した等価回路図である。図５（Ａ）に示した等価回路において、各インダクタのＱ値の違いによるハイパスフィルタ１３の透過係数の差について示すと次のとおりである。

図６（Ａ）、図６（Ｂ）は、本実施形態のハイパスフィルタ１３の透過係数の周波数特性を示す図である。図６（Ａ）、図６（Ｂ）の横軸は周波数であり、縦軸は、透過係数Ｓ２１の値である。図６（Ｂ）は図６（Ａ）における長円で囲んだ部分の拡大図である。

このハイパスフィルタ１３は、図６（Ａ）に示すように、通過周波数帯域がＵＷＢとして使用されている６．２４ＧＨｚ帯及び８．２ＧＨｚ帯であり、挿入損失が－３ｄＢとなる遮断周波数が５．６ＧＨｚのハイパスフィルタとして作用する。図６（Ｂ）において、特性Ａは、図５（Ａ）に示したインダクタＬＡのＱ値が低い場合の特性、特性Ｂは、図５（Ａ）に示したインダクタＬＢのＱ値が低い場合の特性、特性Ｃは、図５（Ａ）に示したインダクタＬＣのＱ値が低い場合の特性である。また、特性Ｎは、図５（Ａ）に示したインダクタＬＡ，ＬＢ，ＬＣが無損失である場合の特性である。

特性ＡとＢとを比較すれば明らかなように、インダクタＬＢのＱ値はインダクタＬＡのＱ値に比べて挿入損失に、より影響を与える。また、減衰域から通過域にかけての急峻性に、より影響を与える。したがって、図５（Ａ）に示したように、インダクタＬＢを無損失である相互インダクタンス（Ｍ）で構成することにより、通過域の広帯域に亘って挿入損失を低減できる。

図５（Ｂ）は、図５（Ａ）に示したインダクタＬＡ，ＬＢ，ＬＣによるＴ型回路をπ型回路に変換した回路図である。すなわち、インダクタＬＡ，ＬＢ，ＬＣによるＴ型回路はインダクタＬ１２，Ｌ１Ｍ，Ｌ２Ｍによるπ型回路で表される。この構成により、４段のハイパスフィルタが構成される。

図４に示したハイパスフィルタ１３を構成する各素子の値、及び第１インダクタＬ１と第２インダクタＬ２との結合係数ｋは次のとおりである。

Ｌ１：１．２ｎＨ
Ｌ２：０．９ｎＨ
Ｃ１：０．７５ｐＦ
Ｃ２：０．５６ｐＦ
ｋ：０．３２
このとき、図５（Ｂ）に示した等価回路における各素子の値は次のとおりである。

Ｌ１２：２．８ｎＨ
Ｌ１Ｍ：１．６ｎＨ
Ｌ２Ｍ：１．１ｎＨ
Ｃ１：０．７５ｐＦ
Ｃ２：０．５６ｐＦ
ここで、インダクタＬ１２，Ｌ１Ｍ，Ｌ２Ｍの合計インダクタンスが５．６ｎＨであるのに対し、第１インダクタＬ１と第２インダクタＬ２の合計インダクタンスは２．１ｎＨである。したがって、合計インダクタンスは６３％も削減できる。図５（Ｂ）に示した等価回路において、グランドに対してシャントに接続される経路の合計インダクタンスは３．９ｎＨであるので、このシャント接続部だけ比較しても、インダクタンスは約半分に削減できる。このことにより、全体に小型化でき、減衰域における減衰量が高まる。本明細書において「グランド」とは、回路における基準電位部であり、電気的なグランドを意味する。

図７はハイパスフィルタ１３の斜視図である。ハイパスフィルタ１３は、それぞれ矩形の複数の絶縁体層が積層されて構成される直方体形状の積層体１を備える。この積層体１の外面に、例えばめっきで構成された第１端子電極ＥＴ１、第２端子電極ＥＴ２、グランド端子電極（図７では後方に隠れている端子）、内部電極の層間接続のための浮き端子電極ＥＮＣが形成されている。

第１インダクタＬ１は、複数の絶縁体層の積層体１に形成された第１コイル状導体ＣＬ１で構成されていて、第２インダクタＬ２は、複数の絶縁体層の積層体１に形成された第２コイル状導体ＣＬ２で構成されている。第１インダクタＬ１の第１コイル状導体ＣＬ１は第１コイル開口ＣＰ１を有し、第２インダクタＬ２の第２コイル状導体ＣＬ２は第２コイル開口ＣＰ２を有する。

第１コイル状導体ＣＬ１の巻回軸と、第２コイル状導体ＣＬ２の巻回軸とは平行であり、第１コイル状導体ＣＬ１のコイル開口ＣＰ１と第２コイル状導体ＣＬ２のコイル開口ＣＰ２とは、巻回軸方向に視て重なる領域を有する。この構造により、第１インダクタＬ１と第２インダクタＬ２とは磁界結合する。

第１キャパシタＣ１は、複数の絶縁体層の積層方向に互いに対向する第１キャパシタ電極ＥＣ１及びこれら第１キャパシタ電極で挟まれる絶縁体層で構成されている。また、第２キャパシタＣ２は、複数の絶縁体層の積層方向に互いに対向する第２キャパシタ電極ＥＣ２及びこれら第２キャパシタ電極で挟まれる絶縁体層で構成されている。

図８はハイパスフィルタ１３の各絶縁体層及びそれらに形成されている導体パターンを示す分解下面図である。

積層体１は絶縁体層Ｓ１～Ｓ１２の積層により形成されている。図８においては、各絶縁体層を実装端子側から視た図として表している。絶縁体層Ｓ１は最上層の絶縁体層であり、絶縁体層Ｓ１２は最下層の絶縁体層である。絶縁体層Ｓ２～Ｓ１１は、最上層の絶縁体層Ｓ１と最下層の絶縁体層Ｓ１２との間にある絶縁体層である。

絶縁体層Ｓ１～Ｓ１２には側部端子電極Ｅ１，Ｅ２，Ｅ３，Ｅ４が形成されている。各基材層に形成されている側部端子電極Ｅ１，Ｅ２，Ｅ３，Ｅ４は同一符号の端子電極同士で導通する。側部端子電極Ｅ１，Ｅ２，Ｅ３は、図７に示した第１端子電極ＥＴ１、第２端子電極ＥＴ２、浮端子電極ＥＮＣにそれぞれ導通する。また、側部端子電極Ｅ４は、グランド端子電極に導通する。

絶縁体層Ｓ１～Ｓ４に形成されている第２コイル状導体ＣＬ２ａ，ＣＬ２ｂ，ＣＬ２ｃ，ＣＬ２ｄによって、図７に示した第２コイル状導体ＣＬ２が構成される。同様に、絶縁体層Ｓ８～Ｓ１１に形成されている第１コイル状導体ＣＬ１ａ，ＣＬ１ｂ，ＣＬ１ｃ，ＣＬ１ｄによって第１コイル状導体ＣＬ１が構成される。

絶縁体層Ｓ１～Ｓ３に形成されている第１キャパシタ電極ＥＣ１ａ，ＥＣ１ｂ，ＥＣ１ｃ、絶縁体層Ｓ９，Ｓ１０に形成されている第１キャパシタ電極ＥＣ１ｄ，ＥＣ１ｅによって第１キャパシタＣ１が構成される。また、絶縁体層Ｓ５，Ｓ６，Ｓ７に形成されている第２キャパシタ電極ＥＣ２ａ，ＥＣ２ｂ，ＥＣ２ｃによって第２キャパシタＣ２が構成される。

第２コイル状導体ＣＬ２ａ，ＣＬ２ｂの一端はそれぞれ側部端子電極Ｅ４に導通している。第２コイル状導体ＣＬ２ｃの一端は第１キャパシタ電極ＥＣ１ｃを介して側部端子電極Ｅ３に導通していて、第２コイル状導体ＣＬ２ｄの一端は側部端子電極Ｅ３に導通している。

第１コイル状導体ＣＬ１ａの一端は側部端子電極Ｅ３に導通していて、第１コイル状導体ＣＬ１ｂの一端はキャパシタ電極ＥＣ１ｄを介して側部端子電極Ｅ３に導通している。第１コイル状導体ＣＬ１ｃの一端はキャパシタ電極ＥＣ１ｅを介して側部端子電極Ｅ１に導通していて、第１コイル状導体ＣＬ１ｄの一端は側部端子電極Ｅ１に導通している。

このように、第１コイル状導体ＣＬ１ｂ，ＣＬ１ｃと第１キャパシタ電極ＥＣ１ｄ，ＥＣ１ｅとは連続した導体パターンで形成されている。この構造により、第１コイル状導体ＣＬ１ｂと第１コイル状導体ＣＬ１ｃとの間に生じる寄生容量を第１キャパシタＣ１の一部として流用できる。したがって、第１キャパシタ電極ＥＣ１ｄ，ＥＣ１ｅのサイズを縮小化でき、その分、全体を小型化できる。または、スペースが削減した分、第１インダクタを構成するコイル状導体の線幅を太くすることができ、そのことにより第１インダクタのＱ値が向上してフィルタ特性が向上する（通過帯域での挿入損失が改善でき、阻止帯域での減衰をより深くできる）。

このように、第１コイル状導体ＣＬ１ｂ，ＣＬ１ｃと第１キャパシタ電極ＥＣ１ｄ，ＥＣ１ｅとは連続した導体パターンで形成されている。この構造により、第１コイル状導体ＣＬ１ｂと第１コイル状導体ＣＬ１ｃとの間に生じる寄生容量を第１キャパシタＣ１の一部として流用できる。したがって、第１キャパシタ電極ＥＣ１ｄ，ＥＣ１ｅのサイズを縮小化でき、その分、全体を小型化できる。または、スペースが削減した分、第１インダクタを構成するコイル状導体の線幅を太くすることができ、そのことによりフィルタのＱ値がさらに高まり、挿入損失がより低減できる。

第２キャパシタ電極ＥＣ２ｂと側部端子電極Ｅ２との間には配線導体ＷＣが形成されている。この配線導体ＷＣは第２キャパシタＣ２と第２端子Ｔ２との間に直列接続される導体である。このように、配線導体ＷＣがコイル状導体ＣＬ１，ＣＬ２から積層方向に離れていることにより、配線導体ＷＣと、コイル状導体ＣＬ１，ＣＬ２（特に第２コイル状導体ＣＬ２）との間に生じる寄生容量が抑制される。また、コイル状導体ＣＬ１，ＣＬ２から発生される磁束を配線導体ＷＣが妨げて、第１インダクタＬ１や第２インダクタＬ２のＱ値が低下するのを抑制する。

また、配線導体ＷＣは、第１コイル状導体ＣＬ１ａ，ＣＬ１ｂ，ＣＬ１ｃ，ＣＬ１ｄ又は第２コイル状導体ＣＬ２ａ，ＣＬ２ｂ，ＣＬ２ｃ，ＣＬ２ｄの少なくとも一方よりも導体幅が細い。この構造により、配線導体ＷＣと、それに積層方向に隣接する他の導体との間に生じる寄生容量がさらに抑制される。また、コイル状導体ＣＬ１，ＣＬ２が発生する磁束を配線導体ＷＣが妨げて、第１インダクタＬ１や第２インダクタＬ２のＱ値が低下することが抑制される。

図７や図８で示されているように、第１コイル状導体ＣＬ１の端部（Ｅ１側）と第２コイル状導体ＣＬ２の端部（Ｅ２側）は、第１コイル状導体ＣＬ１と第２コイル状導体ＣＬ２及びその接続部を間に挟み離れている。このためコイルの端部同士は近接せず、かつコイル自体がシールドとして作用するので、コイル間の寄生容量及びその影響が抑制される。このため高周波帯域での通過特性の劣化が抑制される。

《第４の実施形態》
第４の実施形態では、フィルタモジュールについて例示する。

図９は第４の実施形態に係るバンドリジェクションフィルタ１４Ａの回路図である。このバンドリジェクションフィルタ１４Ａは、図２（Ａ）に示したハイパスフィルタ１１にキャパシタＣ３を設けた構成である。キャパシタＣ３は、グランドに対してシャントに接続される経路に設けられている第２インダクタＬ２に直列接続されている。これにより、直列共振回路がグランドに対してシャントに接続された構成となる。この直列共振回路により特定の周波数でグランドに電流が流れるので、全体としてバンドリジェクションフィルタとして機能する。

図１０は、図２のハイパスフィルタ１１の透過係数の周波数特性及び図９のバンドリジェクションフィルタ１４Ａの透過係数の周波数特性を示す図である。図１０に示すように、図９のバンドリジェクションフィルタ１４Ａでは、２個の減衰極が出現することによって、バンドリジェクションフィルタとして機能していることが分かる。

図１１は、ハイパスフィルタ１３にキャパシタＣ３を追加したハイパスフィルタ１４Ｂの等価回路図である。図１２は、図４のハイパスフィルタ１３の透過係数の周波数特性及びハイパスフィルタ１３にキャパシタＣ３を追加したハイパスフィルタ１４Ｂの透過係数の周波数特性を示す図である。これにより、ハイパスフィルタ１１にキャパシタＣ３を追加したハイパスフィルタ１４Ｂは、２個の減衰極を有するハイパスフィルタとして機能する。

図１３は第４の実施形態に係るバンドパスフィルタ１４Ｃの回路図である。このバンドパスフィルタ１４Ｃは、図２（Ａ）に示したハイパスフィルタにインダクタＬ４を設けた構成である。インダクタＬ４は、信号ラインに対してシリーズに接続される経路に設けられているキャパシタＣ１に直列接続されている。これにより、直列共振回路が信号ラインにシリーズに接続された構成となる。この直列共振回路により特定の周波数で通過するので、全体としてバンドパスフィルタとして機能する。

なお、図９、図１２及び図１３は、図２（Ａ）に示した回路を基にして、キャパシタ又はインダクタを付加することによってフィルタモジュールを構成したが、これらは一例である。その他に、例えば、図４において、信号ラインに対してシリーズに接続される経路にインダクタＬ４を設けてバンドパスフィルタを構成してもよい。

《第５の実施形態》
第５の実施形態では、フィルタモジュールの他の例について示す。

図１４（Ａ）はバンドパスフィルタの構成を示すブロック図である。このバンドパスフィルタは、ハイパスフィルタＨＰＦとローパスフィルタＬＰＦとが縦続接続されて構成されている。このハイパスフィルタＨＰＦは第１、第２の実施形態で示したハイパスフィルタで構成されている。

図１４（Ｂ）はバンドリジェクションフィルタの構成を示すブロック図である。このバンドリジェクションフィルタは、ハイパスフィルタＨＰＦとローパスフィルタＬＰＦとがパラレルに接続されて構成されている。このハイパスフィルタＨＰＦは第１、第２の実施形態で示したハイパスフィルタで構成されている。

図１４（Ｃ）はダイプレクサの構成を示すブロック図である。このダイプレクサは、ハイパスフィルタＨＰＦとローパスフィルタＬＰＦとを備え、一端が共通接続されている。このハイパスフィルタＨＰＦは第１、第２の実施形態で示したハイパスフィルタで構成されている。

図１４（Ｄ）はトリプレクサの構成を示すブロック図である。このトリプレクサは、ハイパスフィルタＨＰＦとバンドパスフィルタＢＰＦとローパスフィルタＬＰＦとを備え、一端が共通接続されている。このハイパスフィルタＨＰＦは第１、第２の実施形態で示したハイパスフィルタで構成されている。

なお、図１４（Ｃ）、図１４（Ｄ）に示す例と同様にしてマルチプレクサを構成することができる。

図１５は、ハイパスフィルタの構成を示すブロック図である。このハイパスフィルタは、２個のハイパスフィルタＨＰＦが縦続接続されている。２個のハイパスフィルタＨＰＦは第１、第２の実施形態で示したハイパスフィルタで構成されている。また、２個のハイパスフィルタＨＰＦの一方は、第１、第２の実施形態で示したハイパスフィルタ以外のハイパスフィルタでもよい。

図１６は、ハイパスフィルタの構成を示すブロック図である。このハイパスフィルタは、ハイパスフィルタＨＰＦ及びキャパシタＣを含んでいる。キャパシタＣはハイパスフィルタＨＰＦの一方の端子対の一端に直列接続されている。つまり、このハイパスフィルタは、ハイパスフィルタＨＰＦと、直列接続されたキャパシタＣとが縦続接続されている。ハイパスフィルタＨＰＦは第１、第２の実施形態で示したハイパスフィルタで構成されている。

図１７は、ハイパスフィルタの構成を示すブロック図である。このハイパスフィルタは、ハイパスフィルタＨＰＦ及びインダクタＬを含んでいる。インダクタＬの一端は、ハイパスフィルタＨＰＦの一方の端子対の一端に接続されている。インダクタＬの他端は、グランドに接続、つまりハイパスフィルタＨＰＦの一方の端子対の他端に接続されている。つまり、このハイパスフィルタは、ハイパスフィルタＨＰＦと、並列接続されたインダクタＬとが縦続接続されている。ハイパスフィルタＨＰＦは第１、第２の実施形態で示したハイパスフィルタで構成されている。

図１８は、ハイパスフィルタの構成を示すブロック図である。このハイパスフィルタは、ハイパスフィルタＨＰＦ及び反共振器（ＬＣ並列共振回路）を含んでいる。反共振器（ＬＣ並列共振回路）はインダクタＬとキャパシタＣとの並列接続回路で構成されている。反共振器（ＬＣ並列共振回路）はハイパスフィルタＨＰＦの一方の端子対の一端に直列接続されている。つまり、このハイパスフィルタは、ハイパスフィルタＨＰＦと、直列接続された反共振器（ＬＣ並列共振回路）とが縦続接続されている。ハイパスフィルタＨＰＦは第１、第２の実施形態で示したハイパスフィルタで構成されている。

図１９は、ハイパスフィルタの構成を示すブロック図である。このハイパスフィルタは、ハイパスフィルタＨＰＦ及び共振器（ＬＣ直列共振回路）を含んでいる。共振器（ＬＣ直列共振回路）はインダクタＬとキャパシタＣとの直列接続回路で構成されている。共振器（ＬＣ直列共振回路）の一端は、ハイパスフィルタＨＰＦの一方の端子対の一端に接続されている。共振器（ＬＣ直列共振回路）の他端は、グランドに接続、つまりハイパスフィルタＨＰＦの一方の端子対の他端に接続されている。つまり、このハイパスフィルタは、ハイパスフィルタＨＰＦと、並列接続された共振器（ＬＣ直列共振回路）とが縦続接続されている。ハイパスフィルタＨＰＦは第１、第２の実施形態で示したハイパスフィルタで構成されている。

ここで、図２０は、図１８のハイパスフィルタの透過係数の周波数特性、図１８のハイパスフィルタの内のハイパスフィルタＨＰＦのみの透過係数の周波数特性、及び、図１８のハイパスフィルタの内の直列接続された反共振器（ＬＣ並列共振回路）のみの透過係数の周波数特性を示す図である。

図２０に示すように、図１８のハイパスフィルタの内のハイパスフィルタＨＰＦのみの透過係数の周波数特性、及び、図１８のハイパスフィルタの内の直列接続された反共振器（ＬＣ並列共振回路）の透過係数の周波数特性のそれぞれでは、減衰極が一つだけしか形成されない。一方、図１８のハイパスフィルタの透過係数の周波数特性では、減衰極が２個形成される。

図２１は、図１８のハイパスフィルタの内のハイパスフィルタＨＰＦの斜視図である。図２２は、図２１のハイパスフィルタＨＰＦの分解図である。図２３は、図１８の反共振器（ＬＣ並列共振回路）の斜視図である。図２４は、図２３の反共振器（ＬＣ並列共振回路）の分解図である。

図２１及び図２２に示すように、第１インダクタＬ１は、ハイパスフィルタＨＰＦの積層体の下部に位置している。インダクタＬ１は、絶縁体層Ｓ７～Ｓ１１の左部及び中央部に形成されている。インダクタＬ１は、絶縁体層Ｓ７～Ｓ１１に設けられている導体層が層間接続導体ｖ１４～ｖ１７により接続された構造を有している。第１インダクタＬ１は、第１端子電極ＥＴ１と第１キャパシタＣ１とに接続されている。

第２インダクタＬ２は、第１インダクタＬ１の上に位置している。インダクタＬ２は、絶縁体層Ｓ１～Ｓ４の左部に形成されている。インダクタＬ２は、絶縁体層Ｓ１～Ｓ４に設けられている導体層が層間接続導体ｖ１１～ｖ１３により接続された構造を有している。第２インダクタＬ２は、グランド端子ＥＧ１と第１端子電極ＥＴ１とに接続されている。

また、第１キャパシタＣ１は、第１インダクタＬ１及び第２インダクタＬ２の右に位置している。第１キャパシタＣ１は、絶縁体層Ｓ１～Ｓ１１のそれぞれに形成された長方形状の複数の導体層が上下方向に重なっている。第１キャパシタＣ１は、第２端子電極ＥＴ２と浮端子電極ＥＮＣとに接続されている。なお、絶縁体層Ｓ１～Ｓ１２の四隅には、層間接続導体が設けられている。

図２３及び図２４に示すように、キャパシタＣ２は、左右に分離されている。キャパシタＣ２は、絶縁体層Ｓ１～Ｓ１１の左部及び右部のそれぞれに形成された長方形状の複数の導体層が上下方向に重なっている。第１キャパシタＣ１は、端子電極Ｔ１とインダクタＬ３とに接続されている。

インダクタＬ３は、キャパシタＣ２の間に配置されている。インダクタＬ３は、絶縁体層Ｓ１～Ｓ１０の中央部に形成されている。インダクタＬ３は、絶縁体層Ｓ１～Ｓ１０に設けられている導体層が層間接続導体ｖ２１～ｖ２５により接続された構造を有している。第１インダクタＬ１は、端子電極Ｔ２と第１キャパシタＣ１とに接続されている。なお、絶縁体層Ｓ１～Ｓ１２の四隅には、層間接続導体が設けられている。

ハイパスフィルタＨＰＦ、反共振器（ＬＣ並列共振回路）ともにインダクタＬとなるコイルの開口に重なるようなコンデンサ電極を配置していない。これにより、コンデンサ電極に起因する渦電流によるインダクタＬの損失を抑制し、インダクタＬのＱ値を高くすることができる。ハイパスフィルタＨＰＦはコイルの巻回軸方向から見て、コイルの外側においてコイル電極と同層にコンデンサ電極を配置している。反共振器（ＬＣ並列共振回路）は各層のコイル電極の最も外周を巻回する部分がコンデンサ電極も兼ねるように、他の部分よりも太く形成されている。これにより、コイル電極とコンデンサ電極とを一体化することで、コイル電極とコンデンサ電極との間隔が不要となり、コイル形状を大きく形成できるため、インダクタＬのＱ値を高くすることができる。よってこれらの構成で、ハイパスフィルタＨＰＦ及び反共振器（ＬＣ並列共振回路）のインダクタのＱ値を高くすることが容易なので、通過帯域における高周波信号の損失が少なく、かつ、通過帯域外における高周波信号の損失が大きくなる。更に、減衰極が深くなる。

図２５は、図１８のハイパスフィルタ３００の断面図の一例である。ハイパスフィルタ３００は、基板３１０及びハイパスフィルタＨＰＦを備えている。ハイパスフィルタＨＰＦは、基板３１０に実装されている。反共振器（ＬＣ並列共振回路）は、基板３１０内に設けられている導体層及び層間接続導体により形成されている。ハイパスフィルタＨＰＦと反共振器（ＬＣ並列共振回路）とが基板３１０の積層方向に視て重ならないので、ハイパスフィルタＨＰＦのインダクタ及び反共振器（ＬＣ並列共振回路）のインダクタのＱ値の低下が抑制される。

図２６は、図１８のハイパスフィルタ３００の断面図の一例である。ハイパスフィルタ３００は、基板３１０、ハイパスフィルタＨＰＦ及びキャパシタを備えている。ハイパスフィルタＨＰＦ及びキャパシタは、基板３１０に実装されている。キャパシタは、例えば、積層セラミックコンデンサである。インダクタは、基板３１０内に設けられている導体層及び層間接続導体により形成されている。そして、キャパシタ及びインダクタは、反共振器（ＬＣ並列共振回路）を形成している。反共振器（ＬＣ並列共振回路）の一部を実装部品とすることにより、容量が大きいキャパシタを用いることができるので、ハイパスフィルタ３００の設計自由度が高くなる。また、インダクタのＱ値が高くなる。

図２７は、図１８のハイパスフィルタ３００の断面図の一例である。ハイパスフィルタ３００は、基板３１０、ハイパスフィルタＨＰＦ及びインダクタを備えている。ハイパスフィルタＨＰＦ及びインダクタは、基板３１０に実装されている。キャパシタは、基板３１０内に設けられている導体層により形成されている。そして、キャパシタ及びインダクタは、反共振器（ＬＣ並列共振回路）を形成している。反共振器（ＬＣ並列共振回路）の一部を実装部品とすることにより、インダクタンスが大きいインダクタを用いることができるので、ハイパスフィルタ３００の設計自由度が高くなる。また、インダクタのＱ値が高くなる。

図２８は、図１８のハイパスフィルタ３００の断面図の一例である。ハイパスフィルタ３００は、基板３１０及びハイパスフィルタＨＰＦを備えている。ハイパスフィルタＨＰＦは、基板３１０に実装されている。反共振器（ＬＣ並列共振回路）は、基板３１０内に設けられている導体層及び層間接続導体により形成されている。反共振器（ＬＣ並列共振回路）は、基板３１０の積層方向に視て、ハイパスフィルタＨＰＦと重なっている。これにより、反共振器（ＬＣ並列共振回路）のインダクタは、反共振器（ＬＣ並列共振回路）のインダクタと磁界結合している。その結果、ハイパスフィルタ３００の設計自由度が高くなる。また、ハイパスフィルタ３００のＬ値を小さくすることが可能となり、Ｑ値の高いような構造（並列巻きや太巻きなど）にインダクタを設計できる。

図２９は、図１８のハイパスフィルタ３００の断面図の一例である。ハイパスフィルタ３００は、基板３１０、ハイパスフィルタＨＰＦ及びキャパシタを備えている。ハイパスフィルタＨＰＦ及びキャパシタは、基板３１０に実装されている。インダクタは、基板３１０内に設けられている導体層及び層間接続導体により形成されている。反共振器（ＬＣ並列共振回路）は、インダクタ及びキャパシタにより形成されている。インダクタは、基板３１０の積層方向に視て、ハイパスフィルタＨＰＦと重なっている。これにより、反共振器（ＬＣ並列共振回路）のインダクタは、反共振器（ＬＣ並列共振回路）のインダクタと磁界結合している。その結果、ハイパスフィルタ３００の設計自由度が高くなる。また、ハイパスフィルタ３００のＬ値を小さくすることが可能となり、Ｑ値の高いような構造（並列巻きや太巻きなど）にインダクタを設計できる。

図３０は、ハイパスフィルタ４００の等価回路図である。図３１は、ハイパスフィルタ５００の等価回路図である。図３０のハイパスフィルタ４００は、５段トランスＨＰＦ回路である。ハイパスフィルタ４００は、４つの外部端子を備えている。しかしながら、ハイパスフィルタ４００は、５個の節点を備えている。そのため、節点の数は、外部端子の数より多い。節点ｐ１，ｐ２，Ｇは、外部回路に接続される。そのため、残り１つの外部端子及び内部接続により節点Ｎ１，Ｎ２を構成することになる。よって節点Ｎ１，Ｎ２のどちらかは、内部で層間接続される構造又は層間接続無しの構造のいずれかになる。

内部で層間接続される場合、層間接続導体、ビア受け導体層、層間接続導体及び他の導体層のスペースが必要となる。このため、ＥＳＬの増加及びＥＳＲの増加、スペースが狭くなることによるＱ値の劣化により、フィルタ特性が大幅に劣化する恐れがある。そこで、このような特性劣化を避けるために、層間接続無しの構造を備えるハイパスフィルタ４００を検討した。

更に、高い結合係数（ｋ＝０．４～０．９など）が必要な場合、２つのインダクタを単に上下に配置させるだけだと、結合係数を高めるために２つのインダクタ間の層間を狭くする必要があり、２つのインダクタ同士が近接するため、インダクタのＱ値が低くなる。結合係数を高めつつ、Ｑ値の劣化が小さい構造も検討する。

そこで、ハイパスフィルタ５００は、図３１に示す等価回路を有している。これにより、層間接続導体の数を減らすことができる。その結果、インダクタのＱ値の低下が抑制される。

以下に、図３１のハイパスフィルタ５００の構造について図面を参照しながら説明する。図３２は、ハイパスフィルタ５００の斜視図である。図３３は、ハイパスフィルタ５００の分解図である。

図３１及び図３２に示すように、ハイパスフィルタ５００は、内部の電極層及びその間の絶縁体層と層間接続導体が上下対称な構造を有している。インダクタＬ１ａ，Ｌｇａ、キャパシタＣ１ａ，Ｃ２ａ及びキャパシタＣ０の半分は、ハイパスフィルタ５００の上半分に位置している。インダクタＬ１ｂ，Ｌｇｂ、キャパシタＣ１ｂ，Ｃ２ｂ及びキャパシタＣ０の半分は、ハイパスフィルタ５００の下半分に位置している。図３１に示すように、ハイパスフィルタ５００は、図３０に示すハイパスフィルタ４００の回路の節点Ｎ１からｐ２までの二端子対回路を分割し、互いに並列接続した回路となっている。分割した回路はキャパシタのキャパシタンスが半分、インダクタのインダクタンスが２倍、結合係数は同じの回路となる。つまり、Ｃ１ａ＝Ｃ１ｂ＝Ｃ１／２、Ｃ２ａ＝Ｃ２ｂ＝Ｃ２／２、Ｌ１ａ＝Ｌ１ｂ＝Ｌ１×２、Ｌｇａ＝Ｌｇｂ＝Ｌｇ×２、となる。

キャパシタＣ０は、絶縁体層Ｓ１～Ｓ４，Ｓ８～Ｓ１１の左半分に形成されている。インダクタＬｇａは、絶縁体層Ｓ１，Ｓ２の右半分に形成されている。インダクタＬｇａは、絶縁体層Ｓ１に設けられている導体層と絶縁体層Ｓ２に設けられている導体層とが層間接続導体ｖ１により接続された構造を有している。

キャパシタＣ１ａは、絶縁体層Ｓ４，Ｓ５の左半分に形成されている。キャパシタＣ１ａは、絶縁体層Ｓ４に設けられている導体層と絶縁体層Ｓ５に設けられている導体層との間に形成されている。キャパシタＣ２ａは、絶縁体層Ｓ５，Ｓ６の左半分に形成されている。キャパシタＣ２ａは、絶縁体層Ｓ５に設けられている導体層と絶縁体層Ｓ６に設けられている導体層との間に形成されている。

インダクタＬ１ａは、絶縁体層Ｓ４，Ｓ５の右半分に形成されている。インダクタＬ１ａは、絶縁体層Ｓ４に設けられている導体層と絶縁体層Ｓ５に設けられている導体層とが層間接続導体ｖ２により接続された構造を有している。

インダクタＬｇｂは、絶縁体層Ｓ１０，Ｓ１１の右半分に形成されている。インダクタＬｇｂは、絶縁体層Ｓ１０に設けられている導体層と絶縁体層Ｓ１１に設けられている導体層とが層間接続導体ｖ３により接続された構造を有している。

キャパシタＣ１ｂは、絶縁体層Ｓ７，Ｓ８の左半分に形成されている。キャパシタＣ１ａは、絶縁体層Ｓ４に設けられている導体層と絶縁体層Ｓ５に設けられている導体層との間に形成されている。キャパシタＣ２ａは、絶縁体層Ｓ５，Ｓ６の左半分に形成されている。キャパシタＣ２ａは、絶縁体層Ｓ５に設けられている導体層と絶縁体層Ｓ６に設けられている導体層との間に形成されている。

インダクタＬ１ａは、絶縁体層Ｓ４，Ｓ５の右半分に形成されている。インダクタＬ１ａは、絶縁体層Ｓ４に設けられている導体層と絶縁体層Ｓ５に設けられている導体層とが層間接続導体ｖ４により接続された構造を有している。なお、絶縁体層Ｓ１～Ｓ１２の四隅には、層間接続導体が設けられている。以上のようなハイパスフィルタ５００は、例えば、フォトリソグラフィ工程が繰り返されることにより作製される。

以上のようなハイパスフィルタ５００では、絶縁体層Ｓ５に設けられている導体層は、キャパシタＣ１ａとなる導体層とキャパシタＣ２ａとなる導体層とを兼ねている。そのため、キャパシタＣ１ａとキャパシタＣ２ａとを接続するための層間接続導体が不要となる。これにより、ハイパスフィルタ５００は、インダクタに設けられている層間接続導体以外に層間接続導体が存在しない構成となる。また、インダクタＬ１ａ，Ｌ１ｂは、インダクタＬｇａとインダクタＬｇｂとの間に位置するので、インダクタＬ１ａとインダクタＬ１ｂとの結合係数を高めつつ、各コイル間の層間を離すことができ、高いインダクタＱを実現できる。

《第６の実施形態》
第６の実施形態では、以上に示したフィルタ回路デバイス又はフィルタ回路モジュールを備える電子機器について例示する。

図３４は第６の実施形態に係る電子機器２０１の構成を示すブロック図である。この電子機器２０１は、例えばいわゆるスマートフォンや携帯電話器である。この電子機器２０１は、デュプレクサ５３、アンテナ５４、制御回路５０、インターフェイス及びメモリ５１、周波数シンセサイザ５２を備える。送信系は、送話器６１、送信信号処理回路６２、送信ミキサ６３、送信フィルタ６４及びパワーアンプ６５で構成されている。受信系は、ローノイズアンプ７１、受信フィルタ７２、受信ミキサ７３、受信信号処理回路７４及び受話器７５で構成されている。パワーアンプ６５から出力される送信信号はデュプレクサ５３を介してアンテナ５４へ出力される。また、アンテナ５４で受信された信号はデュプレクサ５３を介してローノイズアンプ７１で増幅される。なお、通話ではなくデータ通信などの場合には、制御回路５０は受信信号を処理する。

送信フィルタ６４や受信フィルタ７２には、本発明のフィルタ又はフィルタモジュールを適用できる。また、デュプレクサ５３の高周波数側のフィルタに本発明のフィルタ又はフィルタモジュールを適用できる。

また、パワーアンプ６５の前後、ローノイズアンプ７１の前後、送信ミキサ６３の前後、受信ミキサ７３等の前後にフィルタを設ける場合に、それらのフィルタに、本発明のフィルタ又はフィルタモジュールを適用できる。

また、現在のスマートフォンや携帯電話器は、複数のアンテナや、複数の周波数帯で使用されるので、バンドパスフィルタや分波器が多用されるが、これらバンドパスフィルタや分波器として、第５の実施形態で示したバンドパスフィルタ、ダイプレクサ、トリプレクサ、マルチプレクサ等を用いることもできる。

最後に、本発明は上述した実施形態に限られるものではない。当業者によって適宜変形及び変更が可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変形及び変更が含まれる。

Ｃ１…第１キャパシタ
Ｃ２…第２キャパシタ
Ｃ３…キャパシタ
ＣＬ１…第１コイル状導体
ＣＬ１ａ，ＣＬ１ｂ，ＣＬ１ｃ，ＣＬ１ｄ…第１コイル状導体
ＣＬ２…第２コイル状導体
ＣＬ２ａ，ＣＬ２ｂ，ＣＬ２ｃ，ＣＬ２ｄ…第２コイル状導体
ＣＰ１…第１コイル開口
ＣＰ２…第２コイル開口
Ｅ１，Ｅ２，Ｅ３，Ｅ４…側部端子電極
ＥＣ１…第１キャパシタ電極
ＥＣ１ａ，ＥＣ１ｂ，ＥＣ１ｃ，ＥＣ１ｄ，ＥＣ１ｅ…第１キャパシタ電極
ＥＣ２…第２キャパシタ電極
ＥＣ２ａ，ＥＣ２ｂ，ＥＣ２ｃ…第２キャパシタ電極
ＥＮＣ…浮き端子電極
ＥＴ１…第１端子電極
ＥＴ２…第２端子電極
ＥＴ１，ＥＴ２…端子電極
ＧＮＤ…グランド端子
ＨＰＦ…ハイパスフィルタ
Ｌ１…第１インダクタ
Ｌ２…第２インダクタ
Ｌ３…第３インダクタ
Ｌ４…インダクタ
Ｌ１２，Ｌ１Ｍ，Ｌ２Ｍ…インダクタ
ＬＡ，ＬＢ，ＬＣ…インダクタ
ＬＰＦ…ローパスフィルタ
Ｐ１…第１端子対
Ｐ２…第２端子対
Ｓ１～Ｓ１２…絶縁体層
Ｔ１…第１端子
Ｔ２…第２端子
ＷＣ…配線導体
１…積層体
１１，１２，１３…ハイパスフィルタ
１４Ａ…バンドリジェクションフィルタ
１４Ｃ…バンドパスフィルタ
５０…制御回路
５１…メモリ
５２…周波数シンセサイザ
５３…デュプレクサ
５４…アンテナ
６１…送話器
６２…送信信号処理回路
６３…送信ミキサ
６４…送信フィルタ
６５…パワーアンプ
７１…ローノイズアンプ
７２…受信フィルタ
７３…受信ミキサ
７４…受信信号処理回路
７５…受話器
２０１…電子機器
４００，５００…ハイパスフィルタ

Claims (14)

1. 第１端子対と第２端子対との間に直列接続された第１キャパシタと、
   前記第１キャパシタに並列接続された第１インダクタと、
   前記第１端子対と前記第２端子対との間に並列接続された第２インダクタと、
   前記第２端子対と前記第１キャパシタとの間に接続された第２キャパシタと、
   複数の絶縁体層を有する積層体と、
   配線導体と、
   を備え、
   前記第１インダクタは前記積層体に形成された第１コイル状導体で構成され、
   前記第２インダクタは前記積層体に形成された第２コイル状導体で構成され、
   前記第１キャパシタは、前記複数の絶縁体層の積層方向に互いに対向する第１キャパシタ電極及び前記絶縁体層で構成され、
   前記第２キャパシタは、前記複数の絶縁体層の積層方向に互いに対向する第２キャパシタ電極及び前記絶縁体層で構成され、
   前記第１インダクタと前記第２インダクタとは磁界結合し、差動接続されており、
   前記配線導体は、前記第２キャパシタ電極と前記第２端子対との間に直列接続され、前記積層体における前記第１コイル状導体と前記第２コイル状導体との間に配置される、
   フィルタ。
2. 前記第１インダクタと前記第２インダクタとの結合係数は０．２以上である、
   請求項１に記載のフィルタ。
3. 前記第１インダクタと前記第２インダクタとの接続点に一端が接続された第３インダクタを備え、当該第３インダクタと前記第１インダクタとの直列回路が前記第１端子対と前記第２端子対との間に直列接続された、
   請求項１又は２に記載のフィルタ。
4. 前記配線導体は、前記第１コイル状導体又は前記第２コイル状導体の少なくとも一方よりも導体幅が細い、
   請求項１から３のいずれかに記載のフィルタ。
5. 前記第１コイル状導体と前記第１キャパシタ電極とは連続した導体パターンで形成されている、
   請求項１から４のいずれかに記載のフィルタ。
6. 前記第１コイル状導体は第１コイル開口を有し、
   前記第２コイル状導体は第２コイル開口を有し、
   前記第１コイル状導体の巻回軸と、前記第２コイル状導体の巻回軸とは平行であり、前記第１コイル開口と前記第２コイル開口とは、前記巻回軸方向に視て重なる領域を有する、
   請求項１から５のいずれかに記載のフィルタ。
7. 前記積層体は、前記複数の絶縁体層の積層方向に直交する第１側面及び第２側面のそれぞれ、前記複数の絶縁体層の積層方向に直交する短辺及び長辺のそれぞれを有する直方体形状であり、
   前記第１側面及び前記第２側面のそれぞれは、前記長辺と直交し、
   前記第１端子対は、前記第１側面に設けられ、
   前記第２端子対は、前記第２側面に設けられ、
   前記第１コイル状導体は第１コイル開口を有し、
   前記第２コイル状導体は第２コイル開口を有し、
   前記第１コイル状導体の巻回軸と、前記第２コイル状導体の巻回軸とは平行であり、前記第１コイル開口と前記第２コイル開口とは、前記巻回軸方向に視て重なる領域を有し、
   前記第１キャパシタ電極は、前記複数の絶縁体層の積層方向に視て、前記第１コイル開口及び前記第２コイル開口のそれぞれと重ならず、
   前記第２キャパシタ電極は、前記複数の絶縁体層の積層方向に視て、前記第１コイル開口及び前記第２コイル開口のそれぞれと重ならない、
   請求項１に記載のフィルタ。
8. 前記積層体は、前記複数の絶縁体層の積層方向に直交する第１側面及び第２側面のそれぞれ、前記複数の絶縁体層の積層方向に直交する短辺及び長辺のそれぞれを有する直方体形状であり、
   前記第１側面及び前記第２側面のそれぞれは、前記長辺と直交し、
   前記第１端子対は、前記第１側面に設けられ、
   前記第２端子対は、前記第２側面に設けられ、
   前記第１コイル状導体は第１コイル開口を有し、
   前記第２コイル状導体は第２コイル開口を有し、
   前記第１コイル状導体の巻回軸と、前記第２コイル状導体の巻回軸とは平行であり、前記第１コイル開口と前記第２コイル開口とは、前記巻回軸方向に視て重なる領域を有し、
   前記第１キャパシタ電極は、前記複数の絶縁体層の積層方向に視て、前記第１コイル開口及び前記第２コイル開口のそれぞれと重ならず、
   前記第２キャパシタ電極は、前記複数の絶縁体層の積層方向に視て、前記第１コイル開口及び前記第２コイル開口のそれぞれと重ならず、
   前記配線導体は、前記複数の絶縁体層の積層方向に視て、前記第１コイル開口及び前記第２コイル開口のそれぞれと重ならない、
   請求項２に記載のフィルタ。
9. 前記配線導体は、前記第１コイル状導体又は前記第２コイル状導体の少なくとも一方よりも導体幅が細い、
   請求項８に記載のフィルタ。
10. 前記第１端子対と前記第２端子対との間でハイパスフィルタ特性を示す、
    請求項１から９のいずれかに記載のフィルタ。
11. 請求項１から９のいずれかに記載のフィルタと、当該フィルタの前記第１端子対と前記第２端子対との間からグランドに対してシャントに接続される経路に接続されたキャパシタとを備えた、
    フィルタモジュール。
12. 請求項１から９のいずれかに記載のフィルタと、当該フィルタの前記第１端子対と前記第２端子対との間に直列接続されたインダクタとを備えた、
    フィルタモジュール。
13. 請求項１０に記載のフィルタとローパスフィルタ又はバンドパスフィルタとを備えた、フィルタモジュール。
14. 請求項１から１０のいずれかに記載のフィルタ又は請求項１１から１３のいずれかに記載のフィルタモジュールを備える電子機器。

Images