JP7533972B2

JP7533972B2 - Electrodes and electrode tips

Info

Publication number: JP7533972B2
Application number: JP2022049244A
Authority: JP
Inventors: 渉森; 子誠朱; 恵一並木
Original assignee: Optorun Co Ltd
Current assignee: Optorun Co Ltd
Priority date: 2022-03-25
Filing date: 2022-03-25
Publication date: 2024-08-14
Anticipated expiration: 2042-03-25
Also published as: JP2023142365A

Description

本発明は、電極及び電極チップに関する。 The present invention relates to an electrode and an electrode tip.

電気化学測定の原理を利用した測定は、血糖測定や、溶液中の重金属の高感度測定、酵素電極を利用したグルコース測定、イオン電極を利用したｐＨ（ペーハー）の測定、残留農薬の電気化学検出に代表される食物検査など、多くの場面で使用されている（例えば特許文献１参照）。特に、その中でも、カドミウム、水銀、砒素、コバルト、銅、亜鉛、鉛といった重金属の測定は、水や土壌、食物、野菜、米、飲料水に含まれるそれらの重金属量を体内に摂取する前に把握することは非常に重要である。また、このような電気化学的手法は、ウイルスや疾患の検出への応用が期待されている。 Measurements that utilize the principles of electrochemical measurement are used in many situations, such as blood glucose measurement, highly sensitive measurement of heavy metals in solution, glucose measurement using enzyme electrodes, pH measurement using ion electrodes, and food testing, such as electrochemical detection of residual pesticides (see, for example, Patent Document 1). In particular, when measuring heavy metals such as cadmium, mercury, arsenic, cobalt, copper, zinc, and lead, it is extremely important to understand the amounts of these heavy metals contained in water, soil, food, vegetables, rice, and drinking water before they are ingested into the body. In addition, such electrochemical methods are expected to be applied to the detection of viruses and diseases.

電気化学測定において、絶縁性の基板の上に電極を形成した電極チップを使用できることが知られている。電極チップにおいて、電極は基本的に単層構造であり、電極材料としては、銀、白金、金、アルミニウムなどの金属材料、又は炭素などの導電性材料が用いられる。 It is known that in electrochemical measurements, an electrode chip in which an electrode is formed on an insulating substrate can be used. In an electrode chip, the electrode basically has a single-layer structure, and the electrode material is a metal material such as silver, platinum, gold, or aluminum, or a conductive material such as carbon.

しかし、従来の電極では感度の限界があり、測定時間の長期化やプロセスの増加が問題となっていた。 However, conventional electrodes have limited sensitivity, which can result in long measurement times and increased process overhead.

特開平１１－２４８６６８号公報Japanese Patent Application Publication No. 11-248668

本発明は、上記現状を改善すべく成されたものであり、液体試料中の微量成分を測定する電気化学測定の測定感度を向上できる電極及び電極チップを提供することを目的とする。 The present invention was made to improve the above-mentioned current situation, and aims to provide an electrode and an electrode chip that can improve the measurement sensitivity of electrochemical measurements that measure trace components in liquid samples.

本発明の電極は、絶縁性の基板の上に形成された多孔質構造を有する絶縁層と、前記絶縁層の上に形成された導電層とを備え、前記導電層は前記絶縁層の多孔質構造に起因する多孔質構造を有しているものである。 The electrode of the present invention comprises an insulating layer having a porous structure formed on an insulating substrate, and a conductive layer formed on the insulating layer, the conductive layer having a porous structure resulting from the porous structure of the insulating layer.

本発明の電極によれば、多孔質構造の導電層を有しているので、導電層の活性面積を平面よりも増大させることができ、測定感度を向上できる。また、多孔質構造の絶縁層の上に導電層を形成することで、絶縁層細孔の内部に導電層材料を入り込ませて絶縁層と導電層との接合面積を増大させることができ、これらの層の接合強度を向上して電極の剥離を抑制できる。さらに、導電層の多孔質構造は下層側の絶縁層が有する多孔質構造に起因したものであるから、絶縁層の上に導電層材料を積層することで多孔質構造を有する導電層を容易かつ確実に形成できる。また、導電層の成膜膜厚を変化させることで導電層の多孔質構造（導電層細孔の開口形状や開口幅、孔深さなど）を制御することが可能であり、用途に合わせた多孔質構造を有する導電層を備えた電極を形成できる。 According to the electrode of the present invention, since it has a conductive layer with a porous structure, the active area of the conductive layer can be increased compared to a flat surface, and the measurement sensitivity can be improved. In addition, by forming a conductive layer on an insulating layer with a porous structure, the conductive layer material can be inserted into the pores of the insulating layer to increase the bonding area between the insulating layer and the conductive layer, improving the bonding strength of these layers and suppressing peeling of the electrode. Furthermore, since the porous structure of the conductive layer is due to the porous structure of the insulating layer on the lower layer side, a conductive layer having a porous structure can be easily and reliably formed by stacking the conductive layer material on the insulating layer. In addition, by changing the film thickness of the conductive layer, it is possible to control the porous structure of the conductive layer (opening shape, opening width, pore depth, etc. of the conductive layer pores), and an electrode with a conductive layer having a porous structure tailored to the application can be formed.

本発明の電極において、前記絶縁層は金属酸化物で形成されているようにしてもよい。 In the electrode of the present invention, the insulating layer may be formed of a metal oxide.

このような態様によれば、絶縁性で多孔質構造を有する金属酸化物は各種報告されており、絶縁性金属酸化物の各種多孔質構造を適宜選択して基板の上に形成し、その上に導電層を積層形成することで、所望の多孔質構造を導電層に形成できる。ただし、上記絶縁層は、金属酸化物以外の絶縁性材料で形成されていてもよい。 According to this embodiment, various metal oxides having insulating porous structures have been reported, and various porous structures of insulating metal oxides are appropriately selected and formed on a substrate, and a conductive layer is then laminated thereon to form a desired porous structure in the conductive layer. However, the insulating layer may be formed of an insulating material other than a metal oxide.

本発明の電極において、前記絶縁層は、アルミナ層を温水処理によって多孔質化したアルミニウム化合物層で形成されているようにしてもよい。 In the electrode of the present invention, the insulating layer may be formed of an aluminum compound layer obtained by making an alumina layer porous by hot water treatment.

このような態様によれば、基板の上にアルミナ（酸化アルミニウム、Ａｌ_２Ｏ_３）を成膜した後、温水処理という至極簡単な処理を施すだけで多孔質構造を有するアルミニウム化合物層（絶縁層）を形成でき、電極の製造コストを低減できる。このようなアルミニウム化合物層は、例えば、アルミナ（酸化アルミニウム）とアルミナ水和物（水酸化アルミニウム）と水との混合物である。ただし、上記絶縁層は、温水処理以外の方法で成膜した多孔質構造のアルミナ層又はアルミニウム化合物層で形成されていてもよい。 According to this embodiment, after forming a film of alumina ( _aluminum oxide, _Al2O3 ) on a substrate, an aluminum compound layer (insulating layer) having a porous structure can be formed by simply performing a very simple process of hot water treatment, thereby reducing the manufacturing cost of the electrode. Such an aluminum compound layer is, for example, a mixture of alumina (aluminum oxide), alumina hydrate (aluminum hydroxide), and water. However, the insulating layer may be formed of an alumina layer or aluminum compound layer having a porous structure formed by a method other than hot water treatment.

また、前記導電層は、前記導電層の表面での開口幅が孔深さよりも小さい溝状の導電層細孔を備えているようにしてもよい。 The conductive layer may also have groove-shaped conductive layer pores whose opening width at the surface of the conductive layer is smaller than the pore depth.

このような態様によれば、溝状の導電層細孔内への微小粒子の進入を許容する一方、導電層細孔の開口幅よりも大きいサイズの不純物の導電層細孔内への進入を阻止する。これにより、微小粒子が導電層に接触可能な面積を不純物が導電層に接触可能な面積に比べて大きくできるので、微小粒子の選択的な感度を向上できる。 According to this embodiment, while allowing microparticles to enter the groove-shaped conductive layer pores, impurities larger than the opening width of the conductive layer pores are prevented from entering the conductive layer pores. This allows the area over which microparticles can contact the conductive layer to be larger than the area over which impurities can contact the conductive layer, improving the selective sensitivity of the microparticles.

本発明の電極チップは、本発明の電極からなる作用電極及び参照電極、又は本発明の電極からなる作用電極、参照電極及び対極を備えているものである。 The electrode chip of the present invention is provided with a working electrode and a reference electrode made of the electrode of the present invention, or a working electrode, a reference electrode, and a counter electrode made of the electrode of the present invention.

本発明の電極チップによれば、作用電極と参照電極とを使用する２電極方式の電気化学測定、又は作用電極と参照電極と対極とを使用する３電極方式の電気化学測定に適用できる。そして、各電極が金属層、多孔質構造をもつ導電層を備えた本発明の電極で構成されているので、測定感度を向上できる。 The electrode chip of the present invention can be applied to two-electrode electrochemical measurements using a working electrode and a reference electrode, or three-electrode electrochemical measurements using a working electrode, a reference electrode, and a counter electrode. Furthermore, since each electrode is composed of the electrode of the present invention that has a metal layer and a conductive layer with a porous structure, the measurement sensitivity can be improved.

本発明は、電気化学測定の測定感度を向上できる電極及び電極チップを提供できる。 The present invention provides electrodes and electrode chips that can improve the measurement sensitivity of electrochemical measurements.

電気化学測定装置の一例を示す概略構成図である。FIG. 1 is a schematic diagram illustrating an example of an electrochemical measurement apparatus. 電極チップの一実施形態を示す概略的な平面図である。FIG. 2 is a schematic plan view showing one embodiment of an electrode tip. 図２のＡ－Ａ位置に対応する模式的な断面図である。3 is a schematic cross-sectional view corresponding to the position AA in FIG. 2. 一実施形態の電極チップにおける導電層の走査電子顕微鏡画像である。1 is a scanning electron microscope image of a conductive layer in an electrode tip of one embodiment. 比較例の電極チップにおける略平坦な導電層の走査電子顕微鏡画像である。1 is a scanning electron microscope image of a substantially flat conductive layer in an electrode tip of a comparative example. 実施例の電極チップと比較チップとを使用したＣＡ測定によって得られた時間－電流曲線を示すグラフである。1 is a graph showing time-current curves obtained by CA measurements using the electrode tip of the embodiment and the comparative tip. 実施例の電極チップと比較チップとを使用したＡＳＤＰＶ測定によって得られた電流－電位曲線を示すグラフである。1 is a graph showing current-potential curves obtained by ASDPV measurement using the electrode tip of the embodiment and the comparative tip. 電極チップの他の実施形態の模式的な断面図である。FIG. 13 is a schematic cross-sectional view of another embodiment of the electrode tip. 導電層の膜厚と細孔形状の関係を説明するための図である。11A and 11B are diagrams for explaining the relationship between the film thickness of a conductive layer and the shape of pores. 溝状の導電層細孔を有する電極の破断面の走査電子顕微鏡画像である。1 is a scanning electron microscope image of a fracture surface of an electrode having groove-shaped conductive layer pores.

本発明の電極及び電極チップの実施形態について図面に基づいて説明する。図１は、同
実施形態を示す概略構成図である。図２は、電極チップの一実施形態を示す平面図である。 DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an electrode and an electrode tip of the present invention will be described with reference to the drawings. Fig. 1 is a schematic diagram showing the embodiment. Fig. 2 is a plan view showing one embodiment of the electrode tip.

図１に示すように、電気化学測定装置１は、電極チップ２と、電極チップ２に接続されるポテンショスタット３と、ポテンショスタット３に接続される操作部４、表示部５、電源部６及び外部出力部７を備えている。本実施形態では、電極チップ２は使い捨て型のものである。 As shown in FIG. 1, the electrochemical measurement device 1 includes an electrode chip 2, a potentiostat 3 connected to the electrode chip 2, and an operation unit 4, a display unit 5, a power supply unit 6, and an external output unit 7 connected to the potentiostat 3. In this embodiment, the electrode chip 2 is disposable.

図２に示すように、電極チップ２は平板状の絶縁性の基板２１を備え、基板２１上に作用電極２２、対極２３及び参照電極２４が互いに絶縁されて設けられている。基板２１は平面視で略長方形の形態を有している。作用電極２２、対極２３及び参照電極２４は、基板２１の長手方向一端近傍から他端近傍にわたって設けられている。 As shown in FIG. 2, the electrode chip 2 includes a flat insulating substrate 21, on which a working electrode 22, a counter electrode 23, and a reference electrode 24 are provided and insulated from one another. The substrate 21 has a substantially rectangular shape in a plan view. The working electrode 22, the counter electrode 23, and the reference electrode 24 are provided from near one end of the substrate 21 to near the other end in the longitudinal direction.

電極チップ２において、作用電極２２、対極２３及び参照電極２４の一端側には被測定物質を含む液体試料１０が接触される。電極チップ２の作用電極２２、対極２３及び参照電極２４の他端側は、コネクタ８及びケーブル９（図１での図示省略）を介してポテンショスタット３に電気的に接続される。電極チップ２は、コネクタ８に着脱可能に取り付けられる。 In the electrode chip 2, a liquid sample 10 containing the substance to be measured is brought into contact with one end of the working electrode 22, counter electrode 23, and reference electrode 24. The other end of the working electrode 22, counter electrode 23, and reference electrode 24 of the electrode chip 2 is electrically connected to the potentiostat 3 via a connector 8 and a cable 9 (not shown in FIG. 1). The electrode chip 2 is detachably attached to the connector 8.

電極チップ２の基板２１の少なくとも一表面は、平坦な絶縁性材料で形成されている。基板２１の材質は特に限定されず、例えば、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、単結晶シリコン（シリコンウェハ）、ガラス、メタクリル樹脂（ＰＭＭＡ）、ポリカーボネート（ＰＣ）、ポリプロピレン（ＰＰ）、ポリエチレン（ＰＥ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリオキシメチレン（ＰＯＭ）、ＡＢＳ樹脂（ＡＢＳ）などを挙げることができる。ただし、基板２１の材質は、これらに限定されず、セラミックスや石英などであってもよい。また、基板２１の形状、厚み及び大きさは、特に限定されない。 At least one surface of the substrate 21 of the electrode chip 2 is formed of a flat insulating material. The material of the substrate 21 is not particularly limited, and examples thereof include polyimide (PI), polyethylene terephthalate (PET), single crystal silicon (silicon wafer), glass, methacrylic resin (PMMA), polycarbonate (PC), polypropylene (PP), polyethylene (PE), polystyrene (PS), polyvinyl chloride (PVC), polyoxymethylene (POM), and ABS resin (ABS). However, the material of the substrate 21 is not limited to these, and may be ceramics, quartz, or the like. Furthermore, the shape, thickness, and size of the substrate 21 are not particularly limited.

図３は、図２のＡ－Ａ位置に沿った電極チップ２の模式的な断面図である。図２及び図３に示すように、電極チップ２において、作用電極２２、対極２３及び参照電極２４のそれぞれは、基板２１の上に形成された絶縁層４１と、絶縁層４１の上に形成された導電層４２とを備えている。 Figure 3 is a schematic cross-sectional view of the electrode chip 2 taken along the line A-A in Figure 2. As shown in Figures 2 and 3, in the electrode chip 2, the working electrode 22, the counter electrode 23, and the reference electrode 24 each include an insulating layer 41 formed on the substrate 21, and a conductive layer 42 formed on the insulating layer 41.

絶縁層４１は、多数の絶縁層細孔４１ａをもつ多孔質構造を有する絶縁性の金属酸化物で形成されている。本実施形態では、絶縁層４１は、アルミナ層を温水処理によって多孔質化したアルミニウム化合物層で形成されている。絶縁層４１は基板２１の上面において電極２２，２３，２４の形成領域に形成されている。本実施形態では、絶縁層４１は、基板２１の上面の全面又はほぼ全面にわたって形成されている。 The insulating layer 41 is formed of an insulating metal oxide having a porous structure with numerous insulating layer pores 41a. In this embodiment, the insulating layer 41 is formed of an aluminum compound layer in which an alumina layer has been made porous by hot water treatment. The insulating layer 41 is formed on the upper surface of the substrate 21 in the region in which the electrodes 22, 23, and 24 are formed. In this embodiment, the insulating layer 41 is formed over the entire surface or almost the entire surface of the upper surface of the substrate 21.

このような絶縁層４１は、例えば、基板２１の上に原子層体積法（ＡＬＤ法）又は物理気相成長法（ＰＶＤ法）によって非晶質アルミナを３０ｎｍ程度の厚みで成膜し、その後、基板２１を７５～８５℃程度の温水に数分～数十分ほど浸漬することで形成できる。この温水処理で形成される多孔質のアルミニウム化合物層は、例えば、厚み（高さ）が１４０～１５０ｎｍ程度である。このように、温水処理という至極簡単な処理を施すだけで多孔質構造を有する絶縁層４１を形成でき、製造コストを低減できる。 Such an insulating layer 41 can be formed, for example, by forming a film of amorphous alumina on the substrate 21 to a thickness of about 30 nm by atomic layer deposition (ALD) or physical vapor deposition (PVD), and then immersing the substrate 21 in hot water at about 75 to 85°C for several minutes to several tens of minutes. The porous aluminum compound layer formed by this hot water treatment has a thickness (height) of, for example, about 140 to 150 nm. In this way, an insulating layer 41 having a porous structure can be formed by simply performing the extremely simple process of hot water treatment, thereby reducing manufacturing costs.

導電層４２は、絶縁層４１の上に形成されており、絶縁層４１の多孔質構造（多数の絶縁層細孔４１ａ）に起因する多孔質構造（多数の導電層細孔４２ａ）を有している。このような多孔質構造をもつ導電層４２は、絶縁層４１の上に導電層材料を積層することで形成できる。導電層４２の多孔質構造は、絶縁層４１の多孔質構造によるが、例えば、厚み
（膜厚）が２０～１０００ｎｍ程度である。また、導電層４２の成膜膜厚を変化させることで、導電層４２の多孔質構造（導電層細孔４２ａの開口形状や開口幅、孔深さなど）を制御することが可能である。これにより、用途に合わせた多孔質構造を有する導電層４２を備えた電極２２，２３，２４を形成できる。 The conductive layer 42 is formed on the insulating layer 41, and has a porous structure (a large number of conductive layer pores 42a) resulting from the porous structure of the insulating layer 41 (a large number of insulating layer pores 41a). The conductive layer 42 having such a porous structure can be formed by stacking a conductive layer material on the insulating layer 41. The porous structure of the conductive layer 42 depends on the porous structure of the insulating layer 41, and has a thickness (film thickness) of, for example, about 20 to 1000 nm. In addition, by changing the film thickness of the conductive layer 42, it is possible to control the porous structure of the conductive layer 42 (the opening shape, opening width, pore depth, etc. of the conductive layer pores 42a). This makes it possible to form the electrodes 22, 23, and 24 having the conductive layer 42 having a porous structure suited to the application.

導電層４２の材料としては、例えば、金、銀、チタン、ニッケル、アルミニウム、ルテニウム、タンタル、チタン、銅、白金、ニオブ、ジルコニウム、もしくはこれらの元素の合金、又はこれらの元素と炭素との合金、もしくは炭素単体などを使用できる。また、導電層４２は、単層膜であってもよいし、複数の膜を積層した多層膜であってもよい。 The conductive layer 42 may be made of, for example, gold, silver, titanium, nickel, aluminum, ruthenium, tantalum, titanium, copper, platinum, niobium, zirconium, or an alloy of these elements, or an alloy of these elements and carbon, or carbon alone. The conductive layer 42 may be a single layer film, or a multilayer film in which multiple films are stacked.

導電層４２の製造方法としては、形成領域及び膜厚を高精度に制御できることから、蒸着法であることが好ましい。ここで、蒸着法としては、スパッタリング法、真空蒸着法、イオンプレーティング法などの、いわゆる物理気相成長法（ＰＶＤ法）や、いわゆる化学的気相成長法（ＣＶＤ法）を使用できる。ただし、各層の製造方法は、蒸着法に限定されず、スクリーン印刷法やインクジェット印刷法などの印刷法であってもよい。 The method for manufacturing the conductive layer 42 is preferably a vapor deposition method, since it allows for highly accurate control of the formation area and film thickness. Here, the vapor deposition method may be a so-called physical vapor deposition method (PVD method) such as a sputtering method, a vacuum deposition method, or an ion plating method, or a so-called chemical vapor deposition method (CVD method). However, the method for manufacturing each layer is not limited to a vapor deposition method, and may be a printing method such as a screen printing method or an inkjet printing method.

なお、基板２１の表面に、基板２１と絶縁層４１との剥離を防止する接着層を形成してもよい。このような接着層の材料としては、基板２１及び絶縁層４１との密着性が良好なものであればよく、例えば、クロム、チタン、タングステンを使用できる。また、接着層は、基板２１の表面に絶縁層４１との密着性を向上させ得る表面処理を施して形成した表面処理層で形成されていてもよい。このような表面処理としては、例えば、プラズマ処理、コロナ処理、フレーム処理、エッチング処理、蒸気処理、イオンビーム処理などを挙げることができる。 An adhesive layer may be formed on the surface of the substrate 21 to prevent the substrate 21 from peeling off from the insulating layer 41. The material of such an adhesive layer may be any material that has good adhesion to the substrate 21 and the insulating layer 41, and may be, for example, chromium, titanium, or tungsten. The adhesive layer may also be formed of a surface treatment layer formed by performing a surface treatment on the surface of the substrate 21 that can improve adhesion to the insulating layer 41. Examples of such surface treatments include plasma treatment, corona treatment, flame treatment, etching treatment, steam treatment, and ion beam treatment.

電極２２，２３，２４は、多孔質構造の導電層４２を有しているので、導電層４２の活性面積を平面よりも増大させることができ、測定感度を向上できる。また、導電層４２が多孔質構造による導電層細孔４２ａを有することで、導電層細孔４２ａ内での微小粒子（検出対象成分）の導電層４２への接触を許容する一方、導電層４２表面における導電層細孔４２ａの開口幅よりも大きな不純物が導電層細孔４２ａ内へ入り込むのを抑制する。これにより、不純物が導電層４２に接触する面積を低減でき、微小粒子に対する選択的な感度を向上できる。 The electrodes 22, 23, and 24 have a conductive layer 42 with a porous structure, so that the active area of the conductive layer 42 can be increased compared to a flat surface, improving the measurement sensitivity. In addition, the conductive layer 42 has conductive layer pores 42a with a porous structure, which allows microparticles (detection target components) to contact the conductive layer 42 within the conductive layer pores 42a, while preventing impurities larger than the opening width of the conductive layer pores 42a on the surface of the conductive layer 42 from entering the conductive layer pores 42a. This reduces the area where impurities come into contact with the conductive layer 42, improving the selective sensitivity to microparticles.

さらに、導電層４２の多孔質構造（導電層細孔４２ａ）は下層側の絶縁層４１が有する多孔質構造（絶縁層細孔４１ａ）に起因したものであるから、絶縁層４１の上に導電層材料を積層することで多孔質構造を有する導電層４２を容易かつ確実に形成できる。また、導電層４２の成膜膜厚を変化させることで導電層４２の多孔質構造（導電層細孔４２ａの開口形状や開口幅、孔深さなど）を制御することが可能であり、用途に合わせた多孔質構造を有する導電層４２を備えた電極２２，２３，２４を形成できる。 Furthermore, since the porous structure of the conductive layer 42 (conductive layer pores 42a) is due to the porous structure (insulating layer pores 41a) of the insulating layer 41 on the lower layer side, the conductive layer 42 having a porous structure can be easily and reliably formed by stacking the conductive layer material on the insulating layer 41. In addition, by changing the film thickness of the conductive layer 42, it is possible to control the porous structure of the conductive layer 42 (opening shape, opening width, pore depth, etc. of the conductive layer pores 42a), and electrodes 22, 23, 24 can be formed that include a conductive layer 42 having a porous structure suited to the application.

電極チップ２は、作用電極２２と参照電極２４と対極２３とを備えているので、３電極方式の電気化学測定に適用できる。そして、作用電極２２、参照電極２４及び対極２３について、導電層４２の活性面積の増大及び導電層４２への不純物接触の低減を実現できるので、測定感度を向上できる。 The electrode chip 2 is equipped with a working electrode 22, a reference electrode 24, and a counter electrode 23, and is therefore applicable to three-electrode electrochemical measurements. Furthermore, the active area of the conductive layer 42 can be increased and the contact of impurities with the conductive layer 42 can be reduced for the working electrode 22, the reference electrode 24, and the counter electrode 23, thereby improving measurement sensitivity.

なお、電極チップ２の電極構造を、作用電極と参照電極とを有する２電極の電極チップに適用できる。そして、作用電極と参照電極の両方が導電層４２の活性面積の増大及び導電層４２への不純物接触の低減を実現できるので、２電極方式の電気化学測定において測定感度を向上できる。 The electrode structure of the electrode chip 2 can be applied to a two-electrode electrode chip having a working electrode and a reference electrode. Both the working electrode and the reference electrode can increase the active area of the conductive layer 42 and reduce the contact of impurities with the conductive layer 42, improving the measurement sensitivity in electrochemical measurements using the two-electrode method.

図１に示すように、ポテンショスタット３は、電極チップ２の作用電極２２の電位が参
照電極２４に対して一定になるように制御するとともに、作用電極２２と対極２３との間に流れる電流を測定可能に構成されている。ポテンショスタット３は、概略構成として、演算制御部３１、電圧印加部３２及び電流検出部３３を備えている。 1, the potentiostat 3 is configured to control the potential of the working electrode 22 of the electrode tip 2 to be constant relative to the reference electrode 24, and to be able to measure the current flowing between the working electrode 22 and the counter electrode 23. The potentiostat 3 generally comprises an arithmetic control unit 31, a voltage application unit 32, and a current detection unit 33.

演算制御部３１は、電気化学測定で得られた測定値を用いて所定の演算処理を行なうとともに、操作部４を介して入力されたユーザからの指令に基づいて、電圧印加部３２に必要な信号を送信したり、表示部５に測定結果等の情報を表示させたりする機能である。演算制御部３１は、例えばマイクロコンピュータが所定のプログラムを実行することによって実現される。 The calculation control unit 31 performs predetermined calculation processing using the measured values obtained by electrochemical measurement, and also transmits necessary signals to the voltage application unit 32 and displays information such as the measurement results on the display unit 5 based on instructions from the user input via the operation unit 4. The calculation control unit 31 is realized, for example, by a microcomputer executing a predetermined program.

電圧印加部３２は、演算制御部３１からの測定開始の信号を受信したときに、電極チップ２の作用電極２２と対極２３との間に所望の波形の電圧を印加して、作用電極２２と参照電極２４との間の電位が所望の電位になるように制御するように構成されている。 When the voltage application unit 32 receives a measurement start signal from the calculation control unit 31, it is configured to apply a voltage of a desired waveform between the working electrode 22 and the counter electrode 23 of the electrode chip 2, and control the potential between the working electrode 22 and the reference electrode 24 to be the desired potential.

電流検出部３３は、電極チップ２の作用電極２２と対極２３との間を流れる電流の大きさを検出するように構成されている。電流検出部３３が検出した電流の大きさに関する信号は演算制御部３１に取り込まれる。 The current detection unit 33 is configured to detect the magnitude of the current flowing between the working electrode 22 and the counter electrode 23 of the electrode tip 2. A signal related to the magnitude of the current detected by the current detection unit 33 is input to the calculation control unit 31.

演算制御部３１は、電流検出部３３から取り込んだ信号に基づき、例えば予め用意された検量線を用いて、試料溶液中の特定成分濃度等の計算を行ない、測定結果を表示部５に表示するように構成されている。 The calculation control unit 31 is configured to calculate the concentration of a specific component in the sample solution based on the signal acquired from the current detection unit 33, for example by using a calibration curve prepared in advance, and to display the measurement results on the display unit 5.

電気化学測定装置１において、操作部４は、電源のオン・オフや測定の開始、表示部５に表示される情報の変更といった操作をユーザが行なうための入力装置である。表示部５は、例えば液晶ディスプレイによって実現されるものである。なお、表示部５をタッチパネルで構成し、表示部５に操作部４の機能を兼ね備えさせてもよい。電源部６は、例えば乾電池や蓄電池などによって実現することができる。電源部６により、ポテンショスタット３や表示部５へ必要な電力が供給される。 In the electrochemical measurement device 1, the operation unit 4 is an input device that allows the user to perform operations such as turning the power on and off, starting a measurement, and changing the information displayed on the display unit 5. The display unit 5 is realized, for example, by a liquid crystal display. The display unit 5 may be configured as a touch panel, and may also have the functions of the operation unit 4. The power supply unit 6 can be realized, for example, by a dry cell or a storage battery. The power supply unit 6 supplies the necessary power to the potentiostat 3 and the display unit 5.

また、ポテンショスタット３には、ＵＳＢ（ユニバーサル・シリアル・バス）端子といった有線通信手段や無線通信手段によってパーソナルコンピュータ等の外部機器へ情報を出力することができるように、外部出力部７が接続されてもよい。その場合、演算制御部３１は、外部出力部７を介して測定データ等を外部機器へ出力するように構成されている。 The potentiostat 3 may also be connected to an external output unit 7 so that information can be output to an external device such as a personal computer via a wired communication means such as a USB (Universal Serial Bus) terminal or a wireless communication means. In this case, the calculation control unit 31 is configured to output measurement data, etc. to the external device via the external output unit 7.

なお、操作部４、表示部５、電源部６及び外部出力部７は、例えば、ノートパソコンやタブレットなどのモバイルコンピュータで実現されるようにしてもよい。さらに、ポテンショスタット３として小型のもの（例えば小型ポテンショスタット「ｍｉｎｉＳＴＡＴ１００」（バイオデバイステクノロジー製））を用いるようにすれば、電気化学測定装置１を持ち運び可能に構成できる。これにより、電気化学測定装置１を使用したオンサイト（現場）での液体試料の測定が可能になる。 The operation unit 4, display unit 5, power supply unit 6, and external output unit 7 may be realized by a mobile computer such as a notebook computer or tablet. Furthermore, if a small potentiostat 3 (such as the small potentiostat "miniSTAT100" (manufactured by Biodevice Technology)) is used, the electrochemical measurement device 1 can be configured to be portable. This makes it possible to measure liquid samples on-site using the electrochemical measurement device 1.

電気化学測定装置１を使用した電気化学測定は、図２に示すように、電極チップ２に液体試料１０が滴下された状態で行われる。電極チップ２に対して、液体試料１０は作用電極２２、対極２３及び参照電極２４に接触するようにして基板２１上に滴下される。なお、作用電極２２、対極２３及び参照電極２４の一端側を液体試料に浸漬した状態で測定を行ってもよい。 Electrochemical measurements using the electrochemical measurement device 1 are performed with a liquid sample 10 dropped onto the electrode chip 2, as shown in FIG. 2. For the electrode chip 2, the liquid sample 10 is dropped onto the substrate 21 so as to contact the working electrode 22, the counter electrode 23, and the reference electrode 24. Note that measurements may also be performed with one end of the working electrode 22, the counter electrode 23, and the reference electrode 24 immersed in the liquid sample.

次に、電極チップ２の作製例について説明する。基板２１としての厚さ２５００ｎｍ（２.５μｍ）程度のＰＥＴ基板の上に、スパッタリング法により、絶縁層形成領域に対応
する開口パターンを有するメタルマスクを用いて厚さ３０ｎｍ程度のアルミナ層を絶縁層４１形成用金属酸化膜として形成した。なお、アルミナ層の膜厚は３０ｎｍよりも大きくても小さくてもよい。 Next, an example of the fabrication of the electrode chip 2 will be described. On a PET substrate having a thickness of about 2500 nm (2.5 μm) as the substrate 21, an alumina layer having a thickness of about 30 nm was formed as a metal oxide film for forming the insulating layer 41 by a sputtering method using a metal mask having an opening pattern corresponding to the insulating layer formation region. The thickness of the alumina layer may be larger or smaller than 30 nm.

アルミナ層を成膜した基板２１を７５～８５℃程度の温水に７分ほど浸漬してアルミナ層を多孔質化し、多数の絶縁層細孔４１ａ（多孔質構造）を有する絶縁層４１を形成した。その後、基板２１を乾燥させた。多孔質化した絶縁層４１は厚みが２００～３００ｎｍ程度であった。 The substrate 21 on which the alumina layer was formed was immersed in warm water at about 75 to 85°C for about 7 minutes to make the alumina layer porous, forming an insulating layer 41 with numerous insulating layer pores 41a (porous structure). The substrate 21 was then dried. The porous insulating layer 41 had a thickness of about 200 to 300 nm.

次に、スパッタリング法により、導電層形成領域に対応する開口パターンを有するメタルマスクを用いて絶縁層４１の上に導電性材料を積層し、多数の導電層細孔４２ａ（多孔質構造）を有する導電層４２を形成した。このようにして、絶縁層４１及び導電層４２をそれぞれ有する作用電極２２、対極２３及び参照電極２４を形成した。電極２２，２３，２４の線幅（長手方向に直交する幅方向の寸法）は、１.０ｍｍ程度である。また、電極
２２，２３，２４の間隔は、０.５ｍｍ程度である。なお、電極２２，２３，２４の線幅
や形状などは適宜変更可能である。 Next, a conductive material was laminated on the insulating layer 41 by sputtering using a metal mask having an opening pattern corresponding to the conductive layer formation region, forming a conductive layer 42 having a large number of conductive layer pores 42a (porous structure). In this manner, the working electrode 22, the counter electrode 23, and the reference electrode 24 each having the insulating layer 41 and the conductive layer 42 were formed. The line width (dimension in the width direction perpendicular to the longitudinal direction) of the electrodes 22, 23, and 24 was about 1.0 mm. The interval between the electrodes 22, 23, and 24 was about 0.5 mm. The line width and shape of the electrodes 22, 23, and 24 can be changed as appropriate.

このように、蒸着法（ここではスパッタリング法）により、絶縁層４１形成用の金属酸化膜及び導電層４２を、開口パターンを有するメタルマスクを使用して形成することで、各層の成膜後にエッチング法やリフトオフ法によるパターニングが不要であり、製造コストを低減できる。 In this way, by forming the metal oxide film for forming the insulating layer 41 and the conductive layer 42 by a vapor deposition method (here, a sputtering method) using a metal mask with an opening pattern, patterning by an etching method or a lift-off method is not required after the deposition of each layer, and manufacturing costs can be reduced.

導電層４２として、（１）チタン（Ｔｉ）層を成膜し、その上に金（Ａｕ）層を成膜した２層構造のもの、（２）銀（Ａｇ）層を成膜したもの、の２種類の電極チップ２を製作した。 Two types of electrode chips 2 were produced: (1) a two-layer structure in which a titanium (Ti) layer is deposited and a gold (Au) layer is deposited on top of that, and (2) a silver (Ag) layer is deposited as the conductive layer 42.

図４は、一実施形態の電極チップ２における多孔質構造の導電層４２の走査電子顕微鏡画像である。図５は、比較例の電極チップにおける略平坦な導電層の走査電子顕微鏡画像である。図４の導電層４２は上記（１）の構成（Ｔｉ層＋Ａｕ層）である。図５の比較例の電極チップでは、基板の上に、多孔質構造を有する絶縁層を形成せずに、実施形態の導電層と同じ構成の導電層を直接成膜した。 Figure 4 is a scanning electron microscope image of a conductive layer 42 with a porous structure in an electrode chip 2 of one embodiment. Figure 5 is a scanning electron microscope image of a substantially flat conductive layer in an electrode chip of a comparative example. The conductive layer 42 in Figure 4 has the above-mentioned configuration (Ti layer + Au layer). In the electrode chip of the comparative example in Figure 5, a conductive layer with the same configuration as the conductive layer of the embodiment was directly formed on the substrate without forming an insulating layer with a porous structure.

図５から分かるように、平坦な基板の上に成膜した導電層の表面はほぼ平坦である。これに対し、実施形態の電極チップ２の導電層４２は、図４からわかるように、下層側の絶縁層４１の多孔質構造に起因した多孔質構造（多数の導電層細孔４２ａ）を有し、導電層４２の表面に凹凸形状が形成されている。これにより、電極チップ２の導電層４２は、活性面積を平面の導電層よりも増大させることができ、測定感度を向上できる。また、導電層４２が多孔質構造による導電層細孔４２ａを有することで、導電層細孔４２ａ内での微小粒子の導電層４２への接触を許容する一方、導電層細孔４２ａの開口幅よりもサイズが大きい不純物が導電層４２に接触する面積を低減でき、微小粒子の選択的な感度を向上できる。 As can be seen from FIG. 5, the surface of the conductive layer formed on the flat substrate is almost flat. In contrast, as can be seen from FIG. 4, the conductive layer 42 of the electrode chip 2 of the embodiment has a porous structure (a large number of conductive layer pores 42a) due to the porous structure of the insulating layer 41 on the lower layer side, and an uneven shape is formed on the surface of the conductive layer 42. As a result, the active area of the conductive layer 42 of the electrode chip 2 can be increased more than that of a flat conductive layer, and the measurement sensitivity can be improved. In addition, since the conductive layer 42 has conductive layer pores 42a due to the porous structure, contact of microparticles with the conductive layer 42 in the conductive layer pores 42a is permitted, while the area where impurities larger than the opening width of the conductive layer pores 42a come into contact with the conductive layer 42 can be reduced, improving the selective sensitivity of microparticles.

導電層４２の膜厚は、特に限定されないが、５０ｎｍ以上、１０００ｎｍ以下であることが好ましい。なお、導電層４２の膜厚が５０ｎｍよりも薄いと、電極２２，２３，２４が高抵抗となって測定感度が低下する。また、導電層４２の膜厚が１０００ｎｍよりも厚いと、導電層４２を蒸着法（例えばスパッタリング法）で成膜する場合には、導電層４２の成膜に要する時間が長くなり、生産効率が低下する。 The thickness of the conductive layer 42 is not particularly limited, but is preferably 50 nm or more and 1000 nm or less. If the thickness of the conductive layer 42 is thinner than 50 nm, the electrodes 22, 23, and 24 will have high resistance and the measurement sensitivity will decrease. If the thickness of the conductive layer 42 is thicker than 1000 nm, when the conductive layer 42 is formed by a vapor deposition method (e.g., a sputtering method), the time required to form the conductive layer 42 will be longer, and production efficiency will decrease.

なお、１枚の基板２１に複数の電極チップ２の領域を設けて、複数の電極チップ２を同時に形成した後、各電極チップ２を個片化することで、製造コストを低減できる。 In addition, by providing multiple electrode chip 2 areas on one substrate 21 and forming multiple electrode chips 2 simultaneously, and then separating each electrode chip 2, manufacturing costs can be reduced.

次に、電極チップ２を使用した測定結果例について説明する。 Next, we will explain some example measurements using electrode tip 2.

＜実施例１＞
実施例１の電極チップ２として、導電層４２が上記（１）の構成（Ｔｉ層＋Ａｕ層）を有するものを使用した。比較例として、平坦な基板の上に導電層４２と同じ構成の導電層を直接成膜したものを製作して使用した。測定溶液として、フェリシアン化カリウムＫ_３［Ｆｅ（ＣＮ）_６］０．０６２６ｍｏｌ／Ｌとフェリシアン化カリウムＫ_４［Ｆｅ（ＣＮ）_６］０．００４８ｍｏｌ／Ｌの混合液を使用した。 Example 1
The electrode chip 2 used in Example 1 had the conductive layer 42 having the above-mentioned configuration (Ti layer + Au layer). As a comparative example, a conductive layer having the same configuration as the conductive layer 42 was directly formed on a flat substrate. A mixed solution of potassium ferricyanide _K3 [Fe(CN) ₆ ] 0.0626 mol/L and potassium ferricyanide _K4 [Fe(CN) ₆ ] 0.0048 mol/L was used as the measurement solution.

ポテンショスタット３として小型ポテンショスタット「Ｉｎｔｅｒｆａｃｅ１０１０」（ＧＡＲＭＹ製）を使用した。２電極系のクロノアンペアメトリー（ＣＡ）により電気化学測定を行った。ＣＡによる測定は、測定電圧３５０ｍＶ、測定時間１０ｓ（秒）、サンプリング時間１ｍｓ（ミリ秒）の条件で行った。電極チップ２と比較チップの上に上記サンプルをそれぞれ２０μＬ程度滴下して測定を行った。得られた時間－電流曲線を図６に示す。図６において、縦軸は電流、横軸は時間を示す。 A small potentiostat "Interface1010" (manufactured by GARMY) was used as potentiostat 3. Electrochemical measurements were performed using two-electrode chronoamperometry (CA). Measurements using CA were performed under conditions of a measurement voltage of 350 mV, a measurement time of 10 s (seconds), and a sampling time of 1 ms (milliseconds). Measurements were performed by dropping about 20 μL of the above sample onto electrode tip 2 and the comparison tip. The obtained time-current curve is shown in Figure 6. In Figure 6, the vertical axis indicates current and the horizontal axis indicates time.

図６からわかるように、実施形態の電極チップ２を使用した測定（実施例１参照）は、比較チップを使用した測定（比較例参照）に比べて３倍程度の電流応答が得られた。 As can be seen from Figure 6, the measurement using the electrode chip 2 of the embodiment (see Example 1) yielded a current response that was approximately three times higher than the measurement using the comparative chip (see Comparative Example).

＜実施例２＞
実施例２の電極チップ２として、導電層４２が上記（２）の構成（Ａｇ層）を有するものを使用した。比較例として、平坦な基板の上に導電層４２と同じ構成の導電層を直接成膜したものを製作して使用した。測定溶液として、ヒト血液に鉛８００ｐｐｂを添加したものを使用した。 Example 2
The electrode chip 2 used in Example 2 had the conductive layer 42 having the above-mentioned configuration (2) (Ag layer). As a comparative example, a conductive layer having the same configuration as the conductive layer 42 was directly formed on a flat substrate. Human blood with 800 ppb of lead added was used as the measurement solution.

ポテンショスタット３は、上記実施例１の測定で使用したものと同じものを使用した。２電極系の陽極溶出微分パルスボルタンメトリー（ＡＳＤＰＶ）により電気化学測定を行った。電極チップ２と比較チップの上に上記サンプルをそれぞれ２０μＬ程度滴下して測定を行った。得られた電流－電位曲線を図７に示す。図７において、縦軸は電流、横軸は電位を示す。 The potentiostat 3 used was the same as that used in the measurement in Example 1 above. Electrochemical measurements were performed using anodic stripping differential pulse voltammetry (ASDPV) of a two-electrode system. Measurements were performed by dropping about 20 μL of the above sample onto the electrode chip 2 and the comparison chip. The obtained current-potential curve is shown in Figure 7. In Figure 7, the vertical axis indicates the current and the horizontal axis indicates the potential.

図７からわかるように、実施形態の電極チップ２を使用した測定（実施例２参照）では、良好なＰｂピークが得られた。これに対して、比較チップを使用した測定（比較例参照）では、実施形態に比べてＰｂピークが小さいことが確認された。 As can be seen from Figure 7, a good Pb peak was obtained in the measurement using the electrode chip 2 of the embodiment (see Example 2). In contrast, it was confirmed that the Pb peak was smaller than that of the embodiment in the measurement using the comparative chip (see Comparative Example).

本発明は、前述の実施形態に限らず、様々な態様に具体化できる。例えば、電極チップは、電極として作用電極２２及び参照電極２４を備え、対極２３を備えていない構成であって、二電極方式の電気化学測定に適用可能な構成であってもよい。 The present invention is not limited to the above-described embodiment, and can be embodied in various forms. For example, the electrode chip may have a working electrode 22 and a reference electrode 24 as electrodes, but no counter electrode 23, and may be configured to be applicable to two-electrode electrochemical measurements.

また、本発明の電極チップは、クロノアンペアメトリー（ＣＡ）、微分パルスボルタンメトリー（ＤＰＶ）に限らず、サイクリックボルタンメトリー（ＣＶ）、リニアスイープボルタンメトリー（ＬＳＶ）、短波形ボルタンメトリー（ＳＷＶ）などの方法にも適用可能である。 In addition, the electrode chip of the present invention is applicable not only to chronoamperometry (CA) and differential pulse voltammetry (DPV), but also to methods such as cyclic voltammetry (CV), linear sweep voltammetry (LSV), and short waveform voltammetry (SWV).

また、絶縁性の基板２１の上に形成された多孔質構造を有する絶縁層４１は、その多孔質構造に起因して導電層４２に多孔質構造が形成される構造を有し、かつ絶縁性を有するものであればよい。このような絶縁層は、例えば、酸化チタン、酸化スズ、酸化マグネシウムなどの多孔質膜であってもよいし、複数の金属元素を含む多孔質な金属酸化膜であってもよいし、絶縁性金属酸化物からなる多数の微小粒子が接合することで多孔質構造の層
が形成されているものであってもよい。 Furthermore, the insulating layer 41 having a porous structure formed on the insulating substrate 21 may have a structure that causes a porous structure to be formed in the conductive layer 42 due to its porous structure, and may have insulating properties. Such an insulating layer may be, for example, a porous film of titanium oxide, tin oxide, magnesium oxide, or the like, a porous metal oxide film containing a plurality of metal elements, or a layer having a porous structure formed by bonding a large number of fine particles made of insulating metal oxide.

また、図８に示すように、多孔質構造の絶縁層４１の絶縁層細孔４１ａに基板２１の表面が露出しており、導電層４２が絶縁層細孔４１ａを介して基板２１に接合していてもよい。このような構成によれば、基板２１と導電層４２とを接合させることで、電極２２，２３，２４と基板２１との接合強度を高めて電極２２，２３，２４の剥離を抑制できる。 Also, as shown in FIG. 8, the surface of the substrate 21 may be exposed to the insulating layer pores 41a of the insulating layer 41 having a porous structure, and the conductive layer 42 may be bonded to the substrate 21 through the insulating layer pores 41a. With this configuration, by bonding the substrate 21 and the conductive layer 42, the bonding strength between the electrodes 22, 23, and 24 and the substrate 21 can be increased, and peeling of the electrodes 22, 23, and 24 can be suppressed.

なお、絶縁層４１における多数の絶縁層細孔４１ａのうち少なくとも一部の絶縁層細孔４１ａに基板２１の表面が露出していれば、導電層４２を基板２１に接合できる。また、絶縁層４１における多数の絶縁層細孔４１ａは、不規則に形成されていてもよいし、規則的に形成されていてもよい。図３を参照して説明した上記実施形態でも同様である。 If the surface of the substrate 21 is exposed in at least some of the insulating layer pores 41a among the numerous insulating layer pores 41a in the insulating layer 41, the conductive layer 42 can be bonded to the substrate 21. Furthermore, the numerous insulating layer pores 41a in the insulating layer 41 may be formed irregularly or regularly. The same applies to the above embodiment described with reference to FIG. 3.

また、図９に示すように、導電層の成膜膜厚を変化させることで導電層４２の多孔質構造（導電層細孔４２ａの開口形状や開口幅、孔深さなど）を制御することが可能である。図９において、上段は模式的な断面図を示し、下段は電極の走査電子顕微鏡画像を示す。 As shown in FIG. 9, it is possible to control the porous structure of the conductive layer 42 (the opening shape, opening width, and pore depth of the conductive layer pores 42a, etc.) by changing the thickness of the conductive layer. In FIG. 9, the upper part shows a schematic cross-sectional view, and the lower part shows a scanning electron microscope image of the electrode.

凹凸形状が不規則な多数の絶縁層細孔４１ａを有する絶縁層４１の上に、例えばスパッタ法で導電性材料を積層成膜すると、絶縁層４１の表面形状に応じた多数の導電層細孔４２ａをもつ導電層４２が形成される。例えば導電層４２の膜厚が１００ｎｍよりも小さい場合、図９の左から２番目の模式断面図及びＳＥＭ画像のように、穴状の多数の導電層細孔４２ａが不規則に形成される。図９の左から３番目の模式断面図及びＳＥＭ画像に示すように、導電層４２の膜厚が例えば１５０ｎｍを越えるあたりから導電層細孔４２ａが溝状に形成される。 When a conductive material is deposited, for example by sputtering, on an insulating layer 41 having numerous insulating layer pores 41a with irregular concave and convex shapes, a conductive layer 42 having numerous conductive layer pores 42a corresponding to the surface shape of the insulating layer 41 is formed. For example, when the thickness of the conductive layer 42 is less than 100 nm, numerous hole-shaped conductive layer pores 42a are formed irregularly, as shown in the schematic cross-sectional view and SEM image second from the left in Figure 9. As shown in the schematic cross-sectional view and SEM image third from the left in Figure 9, when the thickness of the conductive layer 42 exceeds, for example, 150 nm, the conductive layer pores 42a are formed in a groove shape.

導電層４２の膜厚が例えば２００ｎｍ以上になると、図９の一番右の模式断面図及びＳＥＭ画像、ならびに図１０のＳＥＭ画像に示すように、導電層細孔４２ａは不規則な溝状に形成される。ここで、図１０は、絶縁層４１及び導電層４２の一部分が基板２１から剥離して出現した電極の破断面を示している。図１０から分かるように、溝状の導電層細孔４２ａは、導電層４２の表面での開口幅が孔深さよりも小さくなっている。導電層細孔４２ａの開口幅（導電層４２の表面での溝幅）は、例えば１００ｎｍ以下である。このような溝状の導電層細孔４２ａをもつ導電層４２は、導電層細孔４２ａ内への微小粒子の進入を許容する一方、導電層細孔４２ａの開口幅よりも大きいサイズの不純物の導電層細孔４２ａ内への進入を阻止する。これにより、微小粒子が導電層４２に接触可能な面積を不純物が導電層４２に接触可能な面積に比べて大きくできるので、微小粒子の選択的な感度を向上できる。 When the thickness of the conductive layer 42 is, for example, 200 nm or more, the conductive layer pores 42a are formed in an irregular groove shape, as shown in the schematic cross-sectional view and SEM image at the right of FIG. 9 and the SEM image in FIG. 10. Here, FIG. 10 shows a fracture surface of an electrode in which a part of the insulating layer 41 and the conductive layer 42 peel off from the substrate 21. As can be seen from FIG. 10, the groove-shaped conductive layer pores 42a have an opening width on the surface of the conductive layer 42 that is smaller than the pore depth. The opening width of the conductive layer pores 42a (the groove width on the surface of the conductive layer 42) is, for example, 100 nm or less. The conductive layer 42 having such groove-shaped conductive layer pores 42a allows the intrusion of microparticles into the conductive layer pores 42a, while preventing the intrusion of impurities larger than the opening width of the conductive layer pores 42a into the conductive layer pores 42a. This allows the area over which microparticles can come into contact with the conductive layer 42 to be larger than the area over which impurities can come into contact with the conductive layer 42, improving the selective sensitivity of the microparticles.

なお、図９に示す模式断面図では絶縁層４１の絶縁層細孔４１ａに基板２１表面が露出している。ただし、絶縁層細孔４１ａに基板２１表面が露出していない絶縁層４１上に導電層４２を積層した場合でも、導電層４２の成膜膜厚を変化させることで多孔質構造（導電層細孔４２ａの開口形状や開口幅、孔深さなど）を制御することが可能である。また、多数の導電層細孔４２ａを有する多孔質構造の導電層４２は、下地層表面の凹凸形状に応じて形成されることから、多孔質構造の導電層４２を形成するための下地層は、表面に凹凸形状を有する層であれば、多孔質構造の絶縁層４１以外の層であってもよい。例えば、表面に多数の凹凸形状をもつ絶縁性の基板２１を下地層としてその上にスパッタ法などの蒸着法で導電性材料を成膜すれば、表面に多数の凹凸形状をもつ多孔質構造の導電層を電極として形成することも可能である。 In the schematic cross-sectional view shown in FIG. 9, the surface of the substrate 21 is exposed to the insulating layer pores 41a of the insulating layer 41. However, even if the conductive layer 42 is laminated on the insulating layer 41 where the surface of the substrate 21 is not exposed to the insulating layer pores 41a, it is possible to control the porous structure (the opening shape, opening width, pore depth, etc. of the conductive layer pores 42a) by changing the film thickness of the conductive layer 42. In addition, since the conductive layer 42 having a porous structure with a large number of conductive layer pores 42a is formed according to the uneven shape of the base layer surface, the base layer for forming the conductive layer 42 having a porous structure may be a layer other than the insulating layer 41 having a porous structure as long as it has an uneven surface. For example, if an insulating substrate 21 having a large number of uneven surfaces is used as a base layer and a conductive material is deposited on the base layer by a deposition method such as a sputtering method, it is also possible to form a conductive layer having a porous structure with a large number of uneven surfaces as an electrode.

［付記］以下に、上記実施形態の構成を付記する。
［付記１］
絶縁性の基板の上に形成された導電層を備え、
前記導電層はその表面に多数の凹凸形状を有している、
電極。
付記１の電極によれば、表面の凹部内への微小粒子の進入を許容する一方、凹部の開口幅よりも大きいサイズの不純物の凹部内への進入を阻止する。これにより、微小粒子が導電層に接触可能な面積を不純物が導電層に接触可能な面積に比べて大きくできるので、微小粒子の選択的な感度を向上できる。
［付記２］
前記導電層は、前記基板又は前記基板上に形成された絶縁層を下地層とし、前記下地層の表面に形成された多数の凹凸形状の形状に応じた凹凸形状を有している、
付記１に記載の電極。
［付記３］
前記下地層は、前記基板の上に形成された不規則な表面凹凸形状を有する金属酸化物である、
付記２に記載の電極。
［付記４］
前記下地層は、前記基板の上に形成されたアルミナ層を温水処理によって多孔質化したアルミニウム化合物層である、
付記２に記載の電極。
［付記５］
前記導電層は、前記導電層の表面での開口幅が孔深さよりも小さい溝状の導電層細孔を備えている、
付記１から４のいずれか一項に記載の電極。
［付記６］
前記導電層は、スパッタ法で成膜された導電性材料で形成されている、
付記１から５のいずれか一項に記載の電極。
［付記７］
付記１から６のいずれか一項に記載の電極からなる作用電極及び参照電極、もしくは作用電極、参照電極及び対極を備えている、
電極チップ。 [Additional Notes] The configuration of the above embodiment will be additionally noted below.
[Appendix 1]
A conductive layer is formed on an insulating substrate,
The conductive layer has a large number of projections and recesses on its surface.
electrode.
According to the electrode of Supplementary Note 1, while allowing microparticles to enter the recesses on the surface, it prevents impurities larger than the opening width of the recesses from entering the recesses. This makes it possible to make the area where the microparticles can contact the conductive layer larger than the area where the impurities can contact the conductive layer, thereby improving the selective sensitivity of the microparticles.
[Appendix 2]
The conductive layer has an underlying layer of the substrate or an insulating layer formed on the substrate, and has an uneven shape corresponding to the shapes of the numerous uneven shapes formed on the surface of the underlying layer.
2. The electrode of claim 1.
[Appendix 3]
The underlayer is a metal oxide having an irregular surface texture formed on the substrate.
3. The electrode of claim 2.
[Appendix 4]
the underlayer is an aluminum compound layer obtained by subjecting an alumina layer formed on the substrate to a hot water treatment to make the alumina layer porous;
3. The electrode of claim 2.
[Appendix 5]
The conductive layer has groove-shaped conductive layer pores, the opening width of which is smaller than the pore depth on the surface of the conductive layer.
5. The electrode of any one of claims 1 to 4.
[Appendix 6]
The conductive layer is formed of a conductive material formed by a sputtering method.
6. The electrode of any one of claims 1 to 5.
[Appendix 7]
The present invention is provided with a working electrode and a reference electrode, or a working electrode, a reference electrode and a counter electrode, each of which is an electrode according to any one of claims 1 to 6.
Electrode tip.

２１基板
２２作用電極
２３対極
２４参照電極
４１絶縁層
４１ａ絶縁層細孔
４２導電層
４２ａ導電層細孔 21 Substrate 22 Working electrode 23 Counter electrode 24 Reference electrode 41 Insulating layer 41a Insulating layer pore 42 Conductive layer 42a Conductive layer pore

Claims

an insulating layer having a porous structure formed on an insulating substrate;
a conductive layer formed on the insulating layer,
the conductive layer has a porous structure resulting from the porous structure of the insulating layer , and is provided with a large number of conductive layer pores, the opening shapes of which on the surface of the conductive layer are irregular groove-like and the opening width is smaller than the pore depth ;
electrode.

an insulating layer having a porous structure formed on an insulating substrate;
a conductive layer formed on the insulating layer,
the insulating layer has a large number of insulating layer pores and an irregular surface roughness;
the conductive layer has a porous structure having an irregular surface unevenness caused by the porous structure of the insulating layer;
electrode.

The insulating layer is formed of a metal oxide.
3. The electrode according to claim 1 or 2 .

the insulating layer is formed of an aluminum compound layer obtained by making an alumina layer porous by hot water treatment;
3. The electrode according to claim 1 or 2 .

A working electrode and a reference electrode, or a working electrode, a reference electrode and a counter electrode, comprising the electrode according to any one of claims 1 to 4.
Electrode tip.