JP7534743B2 - 放射線撮像装置 - Google Patents

Description

本発明は、放射線撮像装置に関する。

放射線を検出する技術が開発されている。放射線検出技術は、医療分野、工業分野、セキュリティ分野などへの応用が期待されている。放射線を検出する装置として、放射線画像を得る放射線撮像装置がある。例えば、特許文献１が開示する放射線撮像装置は、放射線検出素子と、集積回路素子と、を備える。放射線検出素子は、集積回路素子とは別の部品である。放射線検出素子は、集積回路素子の上に配置されている。そして、放射線検出素子の裏面と集積回路素子の主面とが複数の電極によって電気的に接続されている。検出素子と回路素子とが積層された構造を採用したセンサは、例えば、特許文献２にも開示されている。

特開２００７－１５５５６２号公報 特開２０１２－９６０７号公報

放射線撮像装置の技術分野では、有効画素領域の大面積化が望まれている。しかしながら、放射線撮像装置を構成する放射線検出器は、１個あたりの大面積化が難しい。そこで、複数の放射線検出器を回路基板に配置することにより、有効画素領域を拡大する構造が検討されている。

複数の放射線検出器を回路基板に配置する構造を採用した場合には、放射線撮像装置の製造工程において、回路基板に放射線検出器を取り付ける作業を複数回繰り返す必要がある。このような取付作業の繰り返しが増加すると、複数の放射線検出器のうち、正常に機能しない放射線検出器を生じさせる可能性も高まる。つまり、有効画素領域を大面積化するためには、放射線検出器の数を増やす必要があるが、放射線検出器の数が増えると取付作業の不良が発生する可能性も高まる。その結果、有効画素領域の大面積化するほど、歩留まりが低下する傾向にある。

本発明は、歩留まりの低下を抑制できる放射線撮像装置を提供することを目的とする。

本発明の一形態である放射線撮像装置は、入射した放射線のエネルギ又は粒子の数に対応する電荷を生成する電荷生成チップと、電荷生成チップに電気的に接続されて、電荷生成チップから受けた電荷に基づくデジタル値を出力する第１読出チップと、電荷生成チップに電気的に接続されて、電荷生成チップから受けた電荷に基づくデジタル値を出力すると共に第１読出チップに隣接する第２読出チップと、第１読出チップ及び第２読出チップが配置された回路基板と、を備える。電荷生成チップは、第１読出チップに対面する第１出力領域と、第２読出チップに対面する第２出力領域と、を含む電荷出力面を有する。第１読出チップは、電荷出力面に対面する第１読出面と、第１読出面に設けられた第１信号入出力電極と、を有する。第２読出チップは、電荷出力面に対面する第２読出面と、第２読出面に設けられた第２信号入出力電極と、を有する。電荷生成チップは、電荷出力面において第１出力領域から第２出力領域に延び、第１信号入出力電極を第２信号入出力電極に電気的に接続する信号接続配線を有する。

放射線撮像装置の第１及び第２読出チップは、電荷生成チップに対面する第１及び第２読出面に設けられた第１及び第２信号入出力電極を有する。第１信号入出力電極は、電荷生成チップに設けられた信号接続配線によって第２信号入力電極に接続される。従って、第１及び第２読出チップにまたがるように電荷生成チップを配置するだけで、第１読出チップを第２読出チップに接続することができる。その結果、第１読出チップを第２読出チップに容易に接続できるので、放射線撮像装置を組み立てるときの作業不良の発生が抑制される。従って、歩留まりの低下を抑制することができる。

一形態の放射線撮像装置の電荷生成チップは、電荷出力面に設けられた複数の電荷出力電極を有してもよい。第１読出チップは、第１読出面に設けられ、電荷出力電極に対面すると共に電荷出力電極に対して電気的に接続される複数の電荷読出電極を有してもよい。この構成によれば、電荷生成チップを第１及び第２読出チップにまたがるように配置するだけで、第１読出チップと第２読出チップとの接続、電荷生成チップと第１読出チップとの接続、及び、電荷生成チップと第２読出チップとの接続を行うことができる。

一形態の放射線撮像装置の電荷生成チップは、信号接続配線及び電荷出力電極が設けられた電荷出力面を含むと共に、電荷を電荷出力電極から出力する半導体検出部を有してもよい。第１読出チップは、第１信号入出力電極及び電荷読出電極が設けられた第１読出面を含むと共に、半導体検出部から受けた電荷に基づくデジタル値を生成するリードアウト部を有してもよい。この構成では、半導体検出部に設けられた電荷出力電極が有効画素領域を規定する。そして、電荷生成チップの電荷出力電極の配置と読出チップの電荷読出電極の配置が一致する。その結果、電荷出力電極の配置を電荷読出電極の配置に整合させる構成が不要である。従って、放射線撮像装置の構造を簡易にすることができる。

一形態の放射線撮像装置の電荷生成チップは、信号接続配線及び電荷出力電極が設けられた電荷出力面を含む電荷再配線部と、互いに離間する複数の画素電極を介して電荷を電荷再配線部に出力する半導体検出部と、を有してもよい。第１読出チップは、第１信号入出力電極及び電荷読出電極が設けられた第１読出面を含むと共に、電荷再配線部から受けた電荷に基づくデジタル値を生成するリードアウト部を有してもよい。画素電極の配置間隔は、電荷出力電極の配置間隔と異なってもよい。この構成では、半導体検出部に設けられた画素電極が有効画素領域を規定する。そして、電荷再配線部は、画素電極の配置と電荷読出電極の配置とを互いに整合させる。その結果、有効画素領域を規定する画素電極の配置が電荷読出電極の配置によって制限されない。従って、有効画素領域を規定する画素電極の配置の自由度を高めることができる。

一形態の放射線撮像装置の電荷生成チップは、信号接続配線及び電荷出力電極が設けられた電荷出力面を含むと共に、電荷を電荷出力電極から出力する半導体検出部を有してもよい。第１読出チップは、第１信号入出力電極及び電荷読出電極が設けられた第１読出面を含む読出再配線部と、互いに離間する複数の再配線電極を介して読出再配線部から受けた電荷に基づいてデジタル値を生成するリードアウト部と、を有してもよい。再配線電極の配置間隔は、電荷読出電極の配置間隔と異なってもよい。この構成では、半導体検出部に設けられた電荷出力電極の配置が有効画素領域を規定する。読出再配線部は、電荷出力電極に対面する電荷読出電極の配置と再配置電極の配置とを互いに整合させる。その結果、有効画素領域を規定する電荷出力電極の配置が再配置電極の配置によって制限されない。従って、有効画素領域を規定する電荷出力電極の配置の自由度を高めることができる。

一形態の放射線撮像装置の電荷生成チップは、信号接続配線及び電荷出力電極が設けられた電荷出力面を含む電荷再配線部と、互いに離間する複数の画素電極を介して電荷を電荷再配線部に出力する半導体検出部と、を有してもよい。第１読出チップは、第１信号入出力電極及び電荷読出電極が設けられた第１読出面を含む読出再配線部と、互いに離間する複数の再配線電極を介して読出再配線部から受けた電荷に基づいてデジタル値を生成するリードアウト部と、を有してもよい。画素電極の配置間隔は、電荷出力電極の配置間隔と異なってもよい。再配線電極の配置間隔は、電荷読出電極の配置間隔と異なってもよい。この構成では、半導体検出部に設けられた画素電極が有効画素領域を規定する。そして、電荷再配線部は、画素電極の配置と電荷読出電極の配置とを互いに整合させる。さらに、読出再配線部は、電荷出力電極に対面する電荷読出電極の配置と再配置電極の配置とを互いに整合させる。その結果、有効画素領域を規定する画素電極の配置が再配置電極の配置によって制限されない。従って、有効画素領域を規定する画素電極の配置の自由度を高めることができる。

一形態の放射線撮像装置は、電荷生成チップに電気的に接続されて、電荷生成チップから受けた電荷に基づくデジタル値を出力すると共に第２読出チップに隣接する第３読出チップをさらに備えてもよい。第３読出チップは、電荷出力面に対面する第３読出面と、第３読出面に設けられた第３信号入出力電極と、を有してもよい。電荷生成チップの電荷出力面は、第３読出部に対面する第３出力領域をさらに含んでもよい。第２読出チップは、第２読出面に設けられた第２追加信号入出力電極をさらに有してもよい。電荷生成チップは、第２出力領域から第３出力領域に延び、第２追加信号入出力電極を第３信号入出力電極に電気的に接続する追加信号接続配線をさらに有してもよい。この構成によれば、１個の電荷生成チップによって３個の読出チップを電気的に接続することができる。

一形態の放射線撮像装置は、電荷生成チップに電気的に接続されて、電荷生成チップから受けた電荷に基づくデジタル値を出力すると共に第２読出チップに隣接する第３読出チップをさらに備えてもよい。第３読出チップは、電荷出力面に対面する第３読出面と、第３読出面に設けられた第３信号入出力電極と、を有してもよい。電荷生成チップの電荷出力面は、第３読出部に対面する第３出力領域をさらに含んでもよい。信号接続配線は、第１出力領域、第２出力領域及び第３出力領域に亘って設けられ、第１信号入出力電極、第２信号入出力電極及び第３信号入出力電極を互いに電気的に接続してもよい。この構成によっても、１個の電荷生成チップによって３個の読出チップを電気的に接続することができる。

本発明によれば、歩留まりの低下を抑制できる放射線撮像装置が提供される。

図１は、第１実施形態の放射線撮像装置の斜視図である。 図２は、図１の電荷生成チップと読出チップとを示す分解斜視図である。 図３は、図１の電荷生成チップの電荷出力面を示す斜視図である。 図４は、図１の読出チップを示す斜視図である。 図５は、図１の放射線撮像装置の接続構成を示す図である。 図６は、図１の放射線撮像装置の機能ブロック図である。 図７は、第２実施形態の放射線撮像装置が備える電荷生成チップと読出チップとを示す分解斜視図である。 図８は、図７の放射線撮像装置の接続構成を示す図である。 図９は、第３実施形態の放射線撮像装置が備える電荷生成チップと読出チップとを示す分解斜視図である。 図１０は、図９の放射線撮像装置の接続構成を示す図である。 図１１は、第４実施形態の放射線撮像装置が備える電荷生成チップと読出チップとを示す分解斜視図である。 図１２は、図１１の放射線撮像装置の接続構成を示す図である。 図１３は、第１変形例の放射線撮像装置が備える電荷生成チップと読出チップとを示す分解斜視図である。 図１４は、第２変形例の放射線撮像装置が備える電荷生成チップと読出チップとを示す分解斜視図である。

図１に示す放射線撮像装置１は、検査対象から到達する放射線に基づく二次元画像を得る。放射線とは、例えば、ガンマ線、Ｘ線、アルファ線及びベータ線などである。放射線撮像装置１は、電荷生成器２と、読出器３と、回路基板４と、を有する。電荷生成器２は、読出器３の上に配置されている。電荷生成器２は、複数の電荷生成チップ２０を含む。電荷生成チップ２０は、読出器３の上において二次元状に配置されている。電荷生成器２は、入射した放射線に応じた電荷を読出器３に出力する。

読出器３は、回路基板４上に配置されている。読出器３は、複数の読出チップ３０を含む。読出チップ３０は、回路基板４上において二次元状に配置されている。読出器３は、回路基板４を介して制御器５から制御信号を受ける。読出器３は、電荷に応じた画素信号を生成する。また、読出器３は、回路基板４を介して画像生成器６に画像信号を出力する。具体的には、読出器３は、信号入出力電極３０ｅを介して画像信号を回路基板４へ出力する。信号入出力電極３０ｅは、読出器３の外周部に設けられている。信号入出力電極３０ｅには、ボンディングワイヤ７の第１端部が接続されている。ボンディングワイヤ７の第２端部は、回路基板４基板電極４０ｅに接続されている。

読出器３と回路基板４との間の信号の入出力は、ボンディングワイヤ７が接続された信号入出力電極３０ｅのみによって行われる。つまり、読出チップ３０は、読出チップ裏面３０ｂに設けられたバンプ電極を備えていない。読出チップ裏面３０ｂは、電極が設けられていない平坦面である。本実施形態でいう「平坦面」とは、電極またはその他の電気的な構造が設けられていないことを意味する。従って、読出チップ３０における外部との信号の入出力は、読出チップ表面３０ａからのみに限定されている。つまり、読出チップ３０における外部との信号の入出力は、読出チップ裏面３０ｂからは行われない。

しかし、ボンディングワイヤ７が接続された読出チップ３０は、読出器３における最外周に配置されたものだけである。以下の説明において、読出器３における最外周に配置された読出チップ３０を、外側読出チップ３０Ｓと称する。つまり、外側読出チップ３０Ｓには、ボンディングワイヤ７が接続されている。一方、外側読出チップ３０Ｓに囲まれた領域に配置された読出チップ３０を内側読出チップ３０Ｋと称する。つまり、内側読出チップ３０Ｋには、ボンディングワイヤ７が接続されない。なお、以下の説明では、必要に応じて外側読出チップ３０Ｓ及び内側読出チップ３０Ｋとの用語を用いる。特に区別の必要がない場合には、単に読出チップ３０と称する。

請求項でいう第１読出チップ及び第２読出チップは、互いに隣接する読出チップを意味する。従って、外側読出チップ３０Ｓが第１読出チップであり、内側読出チップ３０Ｋが第２読出チップである場合もあり得る。また、外側読出チップ３０Ｓが第１読出チップであり、当該外側読出チップ３０Ｓに隣接する別の外側読出チップ３０Ｓが第２読出チップである場合もあり得る。さらに、内側読出チップ３０Ｋが第１読出チップであり、当該内側読出チップ３０Ｋに隣接する別の内側読出チップ３０Ｋが第２読出チップである場合もあり得る。

内側読出チップ３０Ｋは、外側読出チップ３０Ｓを介して信号の入出力を行う。例えば、図１に示す内側読出チップ３０Ｋは、隣接する外側読出チップ３０Ｓを介して画像信号を出力する。なお、内側読出チップ３０Ｋが隣接する別の内側読出チップ３０Ｋを介して隣接する外側読出チップ３０Ｓに接続される場合もあり得る。

この接続構成は、図２に示す読出チップ３０の信号入出力電極３０ｅ（第１信号入出力電極）と、当該読出チップ３０に隣接する別の読出チップ３０の信号入出力電極３０ｅ（第２信号入出力電極）と、を電気的に接続する構成によって実現できる。つまり、一方の読出チップ３０の信号入出力電極３０ｅを他方の読出チップ３０の信号入出力電極３０ｅに信号接続配線２０ｅによって接続する。信号接続配線２０ｅは、電荷生成チップ２０に設けられている。つまり、電荷生成チップ２０を互いに隣接する読出チップ３０にまたがるように配置する。その結果、電荷生成チップ２０に設けられた信号接続配線２０ｅは、一方の読出チップ３０を他方の読出チップ３０に電気的に接続する。本実施形態の放射線撮像装置１の電荷生成チップ２０は、放射線を受けて電荷を出力する第１機能に加えて、互いに隣接する読出チップ３０を電気的に接続する第２機能も有する。

＜電荷生成チップ＞
電荷生成チップ２０は、入射した放射線に応じた電荷を生成する。電荷生成チップ２０は、電荷を読出チップ３０に出力する。電荷生成チップ２０及び読出チップ３０の形状は、板状である。平面視したとき、電荷生成チップ２０の形状は、読出チップ３０の形状と一致していてもよい。また、電荷生成チップ２０の形状は、読出チップ３０の形状と異なっていてもよい。以下の説明では、電荷生成チップ２０の平面形状は、読出チップ３０の平面形状と同じであるとする。

電荷生成チップ２０は、読出チップ３０の上に配置されている。電荷生成チップ２０は、２個以上の読出チップ３０の上に配置されている。図２に示す例では、１個の電荷生成チップ２０は、４個の読出チップ３０にまたがっている。例えば、電荷生成チップ２０の端面は、読出チップ３０の端面に対してずれている。具体的には、電荷生成チップ２０の端面と読出チップ３０の端面とのずれは、電荷生成チップ２０の一辺の半分である。このような構成によると、電荷生成チップ２０が発生した電荷は、４個の読出チップ３０のそれぞれに移動する。

電荷生成チップ２０が４個の読出チップ３０にまたがって配置されるとき、電荷生成チップ２０の電荷出力面２１ｂは、４か所の出力領域を含む。図３に示すように、電荷出力面２１ｂは、出力領域２１Ｆ１（第１出力領域）、出力領域２１Ｆ２（第２出力領域）、出力領域２１Ｆ３（第３出力領域）、出力領域２１Ｆ４（第４出力領域）を含む。

再び図２を参照する。電荷生成チップ２０は、半導体検出部２１と、制御電極部２２と、電荷出力電極２０ｇと、信号接続配線２０ｅと、を有する。

半導体検出部２１は、受けたＸ線によって電子正孔対（電荷対）を生成する。つまり、半導体検出部２１は、受けた放射線をそのエネルギに対応した電流信号（電荷信号）に変換する。半導体検出部２１の平面形状は、矩形である。半導体検出部２１の大きさは、例えば、９．６ｍｍ×９．６ｍｍ程度である。半導体検出部２１は、Ｘ線などの放射線を受ける半導体入射面２１ａと、電荷を出力する電荷出力面２１ｂと、を有する。電荷に基づく信号は、電荷出力面２１ｂから読出チップ３０に提供される。半導体検出部２１としては、例えば、Ｃｄ（Ｚｎ）Ｔｅ電荷生成器、Ｓｉ電荷生成器、Ｇｅ電荷生成器、ＧａＡｓ電荷生成器、ＧａＮ電荷生成器及びＴｌＢｒ電荷生成器等を利用してよい。また、半導体検出部２１として、シンチレータと光検出器とを備えた装置を用いてもよい。シンチレータは、Ｘ線を光に変換する。光検出器は、シンチレータが生成した光を電荷に変換する。

制御電極部２２は、半導体入射面２１ａに設けられている。制御電極部２２は、半導体入射面２１ａの全面を覆う。平面視すると、制御電極部２２の平面形状は、半導体入射面２１ａの平面形状と一致する。制御電極部２２は、半導体検出部２１が配置される領域に、電界を形成する。電界は、半導体検出部２１に発生した電荷が移動する方向を決める。制御電極部２２が発生する電界は、半導体検出部２１の内部において電荷を電荷出力面２１ｂに向かって移動させる。

図３は、電荷生成チップ２０を電荷出力面２１ｂの側から見た斜視図である。図３に示すように、複数の電荷出力電極２０ｇは、電荷出力面２１ｂに設けられている。電荷出力電極２０ｇは、バンプであってもよい。複数の電荷出力電極２０ｇは、格子状に配置されている。図３に示す電荷生成チップ２０は、縦方向に電荷出力電極２０ｇが６個並んでおり、横方向にも電荷出力電極２０ｇが６個並んでいる。つまり、図３に示す電荷生成チップ２０は、３６個の電荷出力電極２０ｇを有する。１個の電荷出力電極２０ｇは、１個の画素Ｇ（図５参照）に対応する。従って、電荷出力電極２０ｇが配置されている領域は、有効画素領域である。互いに隣接する電荷出力電極２０ｇの間には、隙間が形成されている。この隙間は、電荷出力面２１ｂを露出させる。

複数の信号接続配線２０ｅは、電荷出力面２１ｂに設けられている。信号接続配線２０ｅは、電荷出力電極２０ｇの間に設けられている。図３に示す電荷生成チップ２０は、８個の信号接続配線２０ｅを有する。信号接続配線２０ｅは、電荷生成チップ２０を平面視したときの中心線２０Ｌ１をまたぐ。つまり、信号接続配線２０ｅの第１端部が配置される出力領域と、信号接続配線２０ｅの第２端部が配置される出力領域と、は、異なっている。例えば、図３に示す信号接続配線２０ｅａは、出力領域２１Ｆ１から出力領域２１Ｆ２に向かって延びている。また、信号接続配線２０ｅは、電荷生成チップ２０を平面視したときの別の中心線２０Ｌ２をまたぐ。これらの中心線２０Ｌ１、２０Ｌ２は、電荷生成チップ２０を読出チップ３０上に配置したとき、互いに隣接する読出チップ３０の間に形成される隙間に重複する。信号接続配線２０ｅの短手方向の長さは、電荷出力電極２０ｇの配置間隔よりも小さい。信号接続配線２０ｅの長手方向の長さは、電荷出力電極２０ｇの一辺よりも長い。例えば、信号接続配線２０ｅの長手方向の長さは、電荷出力電極２０ｇの２個分の長さと、隙間の１か所分の長さとの合計であってもよい。信号接続配線２０ｅの厚みは、電荷出力電極２０ｇの厚みとおおむね同じであってもよい。

＜読出チップ＞
図４は、読出チップ３０の斜視図である。なお、チップ単体として見た場合には、外側読出チップ３０Ｓと内側読出チップ３０Ｋとで本質的に相違はない。

読出チップ３０は、半導体検出部２１が発生した電荷に基づく画素信号を生成する。画素信号は、デジタル値である。読出チップ３０は、隣接する別の読出チップ３０を介して画素信号を回路基板４に出力する（図５参照）。読出チップ３０は、読出再配線層３１（読出再配線部）と、リードアウト基板３２（リードアウト部）と、を有する。

読出再配線層３１は、半導体検出部２１から電荷を受ける。読出再配線層３１は、受けた電荷をリードアウト基板３２に渡す。読出再配線層３１は、読出再配線入力面３１ａ（第１読出面、第２読出面）と、読出再配線出力面３１ｂと、を有する。読出再配線入力面３１ａは、電荷生成器１０に対面する。読出再配線出力面３１ｂは、リードアウト基板３２に対面する。

読出再配線入力面３１ａは、半導体検出部２１の電荷出力面２１ｂに対面する。読出再配線入力面３１ａには、複数の電荷読出電極３０ｇが二次元状に等間隔に配置されている。図４に示す読出チップ３０では、読出再配線入力面３１ａの全面に、複数の電荷読出電極３０ｇが配置されている。電荷読出電極３０ｇは、電荷出力電極２０ｇに対面する。従って、電荷読出電極３０ｇの配置間隔は、電荷出力電極２０ｇの配置間隔とおおむね同じである。なお、電荷読出電極３０ｇが電荷出力電極２０ｇに対面していればよい。この対面は、電荷読出電極３０ｇの一部が電荷出力電極２０ｇに対面していることも許容する。つまり、電荷読出電極３０ｇの全面が電荷出力電極２０ｇに対して対面していることは必ずしも要しない。そして、電荷読出電極３０ｇは、電荷出力電極２０ｇに対してハンダなどによって電気的に接続されている。なお、電荷読出電極３０ｇと電荷出力電極２０ｇとは、電気的に接続されていればよく、互いに固定されていてもよいが、必ずしも固定されていることを要しない。

読出再配線入力面３１ａには、複数の信号入出力電極３０ｅが配置されている。信号入出力電極３０ｅは、電荷読出電極３０ｇの間に設けられている。具体的には、信号入出力電極３０ｅは、読出再配線入力面３１ａの最外周に配置された電荷読出電極３０ｇの間に設けられている。例えば、読出再配線入力面３１ａの辺部には、電荷読出電極３０ｇと信号入出力電極３０ｅとが交互に設けられる。信号入出力電極３０ｅは、読出再配線入力面３１ａからリードアウト基板３２に向かって延びている。信号入出力電極３０ｅの第１端部は、読出再配線入力面３１ａに露出する。信号入出力電極３０ｅの第２端部は、リードアウト基板３２の内部に配置されている（図５参照）。つまり、信号入出力電極３０ｅの第２端部は、リードアウト基板３２の裏面側に露出しない。換言すると、信号入出力電極３０ｅは、読出チップ３０を貫通しない。つまり、信号入出力電極３０ｅは、いわゆる貫通電極ではない。

図５に示すように、信号入出力電極３０ｅは、リードアウト基板３２に設けられた信号処理器３３に接続されている。信号入出力電極３０ｅは、電荷生成チップ２０に設けられた信号接続配線２０ｅに電気的に接続されている。従って、信号入出力電極３０ｅは、信号接続配線２０ｅに対面する。信号入出力電極３０ｅは、信号接続配線２０ｅによって隣接する読出チップ３０の信号入出力電極３０ｅに接続されている。また、外側読出チップ３０Ｓの一部の信号入出力電極３０ｅは、読出器３の入出力端として機能する。つまり、外側読出チップ３０Ｓの一部の信号入出力電極３０ｅには、ボンディングワイヤ７が接続される。

信号入出力電極３０ｅは、信号処理器３３から読出チップ３０の外部へ信号を出力する。また、信号入出力電極３０ｅは、読出チップ３０の外部から受けた信号を信号処理器３３へ渡す。この場合には、信号処理器３３は、ある信号入出力電極３０ｅから受けた信号を、そのまま別の信号入出力電極３０ｅに渡す。この場合には、一方側に隣接する内側読出チップ３０Ｋから受けた信号を、他方側に隣接する外側読出チップ３０Ｓに出力する。

読出再配線出力面３１ｂは、リードアウト基板３２のリードアウト入力面３２ａと接する。読出再配線出力面３１ｂには、複数の再配線電極３１ｐが二次元状に配置されている。読出再配線層３１は、再配線電極３１ｐを介してリードアウト基板３２に電荷を渡す。再配線電極３１ｐは、読出再配線層３１とリードアウト基板３２との電気的な接続点である。再配線電極３１ｐの具体的な構成は、特に制限はない。再配線電極３１ｐの数は、電荷読出電極３０ｇの数と同じである。つまり、１個の再配線電極３１ｐには１個の電荷読出電極３０ｇが繋がっている。再配線電極３１ｐは、読出再配線出力面３１ｂにおいて二次元状に配置されている。再配線電極３１ｐの配置間隔は、電荷読出電極３０ｇの配置間隔と異なる。具体的には、再配線電極３１ｐの配置間隔は、電荷読出電極３０ｇの配置間隔より狭い。

リードアウト基板３２は、リードアウト入力面３２ａと、リードアウト裏面３２ｂと、信号処理器３３と、を有する。

リードアウト入力面３２ａには、再配線電極３１ｐが配置される。再配線電極３１ｐは、信号処理器３３に接続されている。信号処理器３３は、電荷をデジタル値である画素信号に変換する。信号処理器３３は、電荷生成器１０が出力する電荷を画素信号であるエネルギ積分信号に変換する。エネルギ積分信号は、少なくとも入射した放射線が有していたエネルギの情報を含む。信号処理器３３は、信号入出力電極３０ｅを介して画像信号を出力する。信号処理器３３は、信号入出力電極３０ｅから制御信号を受ける。また、信号処理器３３は、ある信号入出力電極３０ｅから受けた画像信号又は制御信号を、別の信号入出力電極３０ｅにそのまま渡す。

リードアウト裏面３２ｂは、回路基板主面４ａに対面する。リードアウト裏面３２ｂには、電気的又は物理的な構成部位は形成されていない。例えば、信号入出力電極３０ｅの第２端部がリードアウト裏面３２ｂに露出することはない。リードアウト裏面３２ｂは、回路基板主面４ａに対して物理的に固定されているだけである。従って、回路基板主面４ａにおいて、リードアウト裏面３２ｂに対面する領域にも、電気的又は物理的な構成部位は形成されていない。つまり、読出チップ３０の平坦なリードアウト裏面３２ｂは、回路基板４平坦な回路基板主面４ａに取り付けられる。

信号処理器３３は、複数の信号処理部３３ａを有する。１個の信号処理部３３ａは、１個の画素Ｇに対応する。従って、１個の信号処理部３３ａには、１個の再配線電極３１ｐが接続される。

ここで、信号処理部３３ａの配置間隔と、画素Ｇの配置間隔とが互いに異なる点に注目する。具体的には、信号処理部３３ａの配置間隔は、画素Ｇの配置間隔より狭い。なぜならば、画素Ｇが電荷生成チップ２０の全面にわたって配置されるのに対して、信号処理部３３ａは信号入出力電極３０ｅに囲まれた領域に配置されるからである。信号入出力電極３０ｅに囲まれた領域は、電荷生成チップ２０の全面の領域よりも狭い。そして、１個の画素Ｇは、１個の信号処理部３３ａに対応する。つまり、画素Ｇの数と信号処理部３３ａの数は等しい。従って、信号処理部３３ａの配置間隔を画素Ｇの配置間隔より狭くする必要がある。そこで、読出チップ３０は、信号処理部３３ａの配置間隔を、画素Ｇの配置間隔に変換するための読出再配線層３１を備えている。つまり、読出再配線層３１は、ピッチ変換基板である。

なお、信号処理部３３ａの配置間隔と画素Ｇの配置間隔との関係は、上記の関係に限定されない。信号処理部３３ａの配置間隔と画素Ｇの配置間隔とを一致させる構成も実現可能である。その場合には、読出再配線層３１を省略することもできる。さらに、配置間隔を変換する機能を奏する構成は、画素Ｇと信号処理部３３ａとの間に存在すればよい。つまり、配置間隔を変換する機能を奏する構成は、電荷生成チップ２０に設けられてもよい。さらに、配置間隔を変換する機能を奏する構成は、電荷生成チップ２０及び読出チップ３０の両方に設けられてもよい。これらの例については、第２実施形態、第３実施形態及び第４実施形態として後に説明する。

図６に示すように、読出チップ３０は、信号変換器３３ａ１と、メモリ３３ａ２と、を有する。信号変換器３３ａ１及びメモリ３３ａ２は、信号処理部３３ａを構成する。つまり、電荷生成チップ２０の１個の画素に対して、１個の信号変換器３３ａ１及び１個のメモリ３３ａ２が接続されている。

１個の信号変換器３３ａ１は、読出再配線層３１の配線３１ｃを介して電荷生成チップ２０の１個の電荷出力電極２０ｇに接続されている（図５参照）。信号変換器３３ａ１は、電荷生成チップ２０から電荷φ１を受ける。信号変換器３３ａ１は、電荷φ１に基づくアナログ信号を離散化する。アナログ信号は、電圧として表現される。電圧は、電荷生成チップ２０の対応する画素Ｇに入射した放射線のエネルギ又は粒子の数に対応する。従って、信号変換器３３ａ１は、デジタル信号を出力するＡ／Ｄ変換器である。例えば、信号変換器３３ａ１の分解能は、１０ビットであるとしてよい。

メモリ３３ａ２は、信号変換器３３ａ１に接続される。メモリ３３ａ２は、信号変換器３３ａ１からデジタル信号φ２を受ける。そして、メモリ３３ａ２は、デジタル信号φ２が入力されるたびに、デジタル信号φ２を保存する。メモリ３３ａ２は、デジタル信号φ２を所定のメモリ空間に逐次保存する。そして、メモリ３３ａ２は、制御器５から提供される制御信号θに応じて、デジタル信号φ２を画像生成器６に出力する。

＜作用効果＞
以下、放射線撮像装置１の開発に至った経緯を述べると共に、放射線撮像装置１の作用効果について説明する。

本願発明者らは、放射線撮像装置１を製造するプロセスについて研究開発を行っている。放射線撮像装置１を製造するプロセスには、例えば、半導体検出器に電極を形成する工程、ウェハからチップを切り出す工程及びチップ同士を接合する工程が挙げられる。

放射線の検出器として、シンチレーション検出器と半導体検出部とが挙げられる。シンチレーション検出器と半導体検出部とを比較した場合に、半導体検出器はＸ線のイメージング技術において高感度及び高解像を容易に実現することができる。半導体検出器を備えた放射線撮像装置１は、より細かなＸ線画像をより短時間で撮像することができる。その結果、半導体検出器を備えた放射線撮像装置１は、医療、工業、非破壊検査、セキュリティ及び産業・社会インフラ検査などで利用されている。

しかし、半導体検出器は、単一の素子で大きな検出面積を実現することが難しい。単一の半導体検出器における検出面積は、一例として２０ｍｍ×２０ｍｍ程度である。上述した放射線撮像装置１が利用される分野では、例えば４００ｍｍ×４００ｍｍといった検出面積が要求される。そこで、単一の半導体検出器では実現できない大きな検出面積を、複数の半導体検出部によって実現する手法が検討されている。

放射線の入射によって半導体検出器が出力する信号は、半導体検出器だけでは読み出すことができない。つまり、放射線撮像装置１は、半導体検出器に加えて、半導体検出器が出力する信号を処理する読出回路を備えている。半導体検出器と読出回路は積層されている。このように、半導体検出器と読出回路とを備えたものを、検出器モジュールと呼ぶ。そして、半導体検出器の画素ごとに出力される信号は、読出回路における信号処理によってデジタル値に変換される。デジタル値は、さらなる信号処理によって放射線画像に変換される。従って、放射線画像を生成する処理を行う処理装置に読出回路からデジタル値を伝送する必要がある。つまり、処理装置と読出回路とを電気的に接続する必要がある。

このような接続構成として、回路基板に配置された複数の読出回路ごとに、回路基板と読出回路とをボンディングワイヤによって接続する構成が挙げられる。しかし、このような構成では、読出回路の周囲にボンディングパッドを配置する必要がある。つまり、互いに隣り合う読出回路の間にはボンディングパッドを配置可能な程度の大きな隙間が生じてしまう。読出回路の上には半導体検出器が設けられている。従って、読出回路間の隙間は、半導体検出器の隙間であるともいえる。半導体検出器の隙間は、放射線の検出領域として機能しない。その結果、撮像装置として不利である。

読出チップを回路基板に接続する別の技術として、読出チップの裏面に露出する貫通電極を用いるものがある。このような技術は、貫通シリコンビア（ＴＳＶ：Ｔｈｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）とも称される。貫通シリコンビアは、読出チップの裏面に露出しているから、読出チップと回路基板との接続箇所は、読出チップと回路基板との対面部分である。そうすると、読出チップの周囲にボンディングパッドを設ける必要がないので、読出回路の隙間を小さくすることができる。

しかし、貫通シリコンビアを設けるためには、貫通シリコンビアを設ける読出チップを所定の厚さまで薄くする必要がある。その結果、読出チップの機械的強度が低下する。読出チップの機械的強度が低下すると、電荷生成チップと読出チップの接合工程の難易度が高まる。具体的には、電荷生成チップ及び読出チップの保持が困難になる。また、読出チップを回路基板に配置する工程の難易度も高まる。

上述の技術的背景から、本願発明者らは、放射線撮像装置１を発明するに至った。つまり、電荷生成チップ２０と読出チップ３０を一対一に積層せず、電荷生成チップ２０と読出チップ３０との位置が水平方向に沿ってずれるように積層する。そして、読出チップ３０同士は、読出チップ３０の表面に設けた電極を電荷生成チップ２０に設けた信号接続配線２０ｅによって互いに接続する。

要するに、放射線撮像装置１の読出チップ３０は、電荷生成チップ２０に対面する読出再配線入力面３１ａに設けられた信号入出力電極３０ｅを有する。例えば、外側読出チップ３０Ｓの信号入出力電極３０ｅは、電荷生成チップ２０に設けられた信号接続配線２０ｅによって内側読出チップ３０Ｋの信号入出力電極３０ｅに接続される。従って、互いに隣接する読出チップ３０にまたがるように電荷生成チップ２０を配置するだけで、外側読出チップ３０Ｓを内側読出チップ３０Ｋに接続することができる。その結果、外側読出チップ３０Ｓを内側読出チップ３０Ｋに容易に接続できるので、放射線撮像装置１を組み立てるときの作業不良の発生が抑制される。従って、歩留まりの低下を抑制することができる。

このような接続構成によれば、読出チップ３０ごとに、読出チップ３０の周囲にボンディングパッドを設ける必要がない。さらに、読出チップ３０に電荷生成チップと読出チップを設ける必要もない。

その結果、放射線撮像装置１は、以下のような効果を得ることができる。読出チップ３０の周囲にボンディングパッドを設ける必要がないので、読出チップ３０の間隔を小さくすることができる。読出チップ３０と電荷生成チップ２０とをずらして配置しているので、読出チップ３０の隙間の上には電荷生成チップ２０が存在する。従って、読出チップ３０の隙間の影響を電荷生成チップ２０が受けにくい。読出チップ３０に貫通シリコンビアを設ける必要がないので、読出チップ３０を薄膜化する必要がない。その結果、薄膜化による機械強度の低下が抑制されるので、読出チップ３０の取り扱いが容易になる。さらに、読出チップ３０が十分な厚みを有するので、動作中に発生する熱に起因して読出チップ３０に発生する熱応力にも耐えることができる。

さらに、読出チップ３０の裏面には貫通シリコンビアが露出しない。従って、貫通シリコンビアと回路基板４の電極とを接続する工程が不要である。そのうえ、読出チップ３０の裏面には貫通シリコンビアが露出しないので、読出チップ３０の裏面は平坦である。従って、回路基板４に対する読出チップ３０の取付の寸法誤差を小さくすることができる。具体的には、回路基板４の表面に対して読出チップ３０を平行に容易に取り付けることができる。また、回路基板４表面を基準として高さ方向の位置を読出チップ３０ごとに容易に揃えることができる。

薄膜化されたチップの取り回しや、貫通シリコンビアの電気的接合、要求される取付精度を満たす組み立てなどは、いずれも作業不良の要因となり得る。放射線撮像装置１は、放射線撮像装置１の製造工程におけるこれらの不具合を排除することができる。その結果、放射線撮像装置１の製造において生じる不良品の発生を抑制することができる。従って、放射線撮像装置１の製造の歩留まりを向上することができる。

＜第２実施形態＞
図７は、第２実施形態の放射線撮像装置１Ａが備える電荷生成チップ２０Ａと読出チップ３０Ａとを示す分解斜視図である。図８は、図７の放射線撮像装置１Ａの接続構成を示す図である。上述したように、画素Ｇの配置間隔と信号処理部３３ａの配置間隔とが異なる場合には、配置間隔を整合させる構成として読出再配線層３１を要することを述べた。第２実施形態では、画素Ｇの配置間隔と信号処理部３３ａの配置間隔とが同じである放射線撮像装置１Ａについて説明する。つまり、第２実施形態の放射線撮像装置１Ａは、配置間隔を変更する構成を備えない。

放射線撮像装置１Ａは、電荷生成器２Ａと、読出器３Ａと、を有する。電荷生成器２Ａは、複数の電荷生成チップ２０Ａを有する。第１実施形態の放射線撮像装置１では、電荷出力電極２０ｇの配置は、信号処理部３３ａの配置によって制限されない。逆に、信号処理部３３ａの配置は、電荷出力電極２０ｇの配置によって制限されない。一方、第２実施形態の放射線撮像装置１Ａでは、電荷出力電極２０ｇの構成は、信号処理部３３ａの構成によって制限される。つまり、信号処理器３３を構成する複数の信号処理部３３ａの配置に対応するように、電荷出力電極２０ｇを配置する。電荷生成チップ２０Ａは、電荷出力電極２０ｇの構成が第１実施形態の電荷生成チップ２０の電荷出力電極２０ｇの構成と相違する。具体的には、電荷出力面２１ｂにおいて、信号処理部３３ａと重複する領域だけに電荷出力電極２０ｇを設ける。つまり、信号処理部３３ａと重複しない領域には、電荷出力電極２０ｇを設けない。信号処理部３３ａと重複しない領域とは、信号接続配線２０ｅが設けられた領域である。従って、第２実施形態の電荷生成チップ２０Ａは、第１実施形態の電荷生成チップ２０のように、信号接続配線２０ｅの間に電荷出力電極２０ｇは設けられていない。

この条件を満たす場合には、電荷生成チップ２０Ａの厚み方向及び読出チップ３０Ａの厚み方向において、電気的に互いに接合される電荷出力電極２０ｇと信号処理部３３ａとを重複させることができる。つまり、電荷出力電極２０ｇの配置間隔が信号処理部３３ａの配置間隔に対応するので、それぞれの配置間隔を整合させる構成は必要ない。その結果、図７に示されるように、第２実施形態の読出チップ３０Ａは、読出再配線層３１を備えていない。第２実施形態の読出チップ３０Ａは、リードアウト基板３２のみを有する。そして、リードアウト基板３２のリードアウト入力面３２ａに、電荷読出電極３０ｇと信号入出力電極３０ｅとが設けられる。

第２実施形態の放射線撮像装置１Ａによれば、読出チップ３０Ａの構成を単純にすることができる。

＜第３実施形態＞
図９は、第３実施形態の放射線撮像装置１Ｂが備える電荷生成チップ２０Ｂと読出チップ３０Ｂとを示す分解斜視図である。図１０は、図９の放射線撮像装置１Ｂの接続構成を示す図である。第３実施形態の放射線撮像装置１Ｂは、第１実施形態の放射線撮像装置１と同様に、電荷出力電極２０ｇの配置を信号処理部３３ａの配置によって制限させない構成を採用する。第１実施形態では、配置間隔を整合させる構成を読出チップ３０に設けた。配置間隔を整合させる構成は、半導体検出部２１と信号処理部３３ａとの間に設ければよい。そこで、第３実施形態の放射線撮像装置１Ｂでは、配置間隔を整合させる構成を電荷生成チップ２０Ｂに設ける。

図９に示すように、放射線撮像装置１Ｂは、電荷生成器２Ｂと、読出器３Ｂと、を有する。そして、電荷生成器２Ｂは、複数の電荷生成チップ２０Ｂを有する。読出器３Ｂは、複数の読出チップ３０Ｂを有する。

電荷生成チップ２０Ｂは、半導体検出部２１と、制御電極部２２と、電荷再配線層２３（電荷再配線部）と、を有する。電荷再配線層２３は、画素Ｇの配置間隔を、信号処理部３３ａの配置間隔に整合させる。電荷再配線層２３は、半導体検出部２１の電荷出力面２１ｂに設けられる。電荷再配線層２３は、電荷出力面２１ｂに対面する電荷再配線入力面２３ａと、読出チップ３０Ｂに対面する電荷再配線出力面２３ｂと、を有する。第３実施形態では、電荷再配線出力面２３ｂが請求項で言う電荷出力面に対応する。

電荷再配線入力面２３ａには、複数の画素電極２３ｐが設けられる。画素電極２３ｐは、互いに離間して二次元状に配置されている。第３実施形態では、画素電極２３ｐの配置が、画素Ｇの配置に対応する。つまり、画素電極２３ｐの配置が、有効画素領域を決定する。電荷再配線出力面２３ｂには、電荷出力電極２０ｇと、信号接続配線２０ｅ、２０ｆと、が設けられる。ここで、電荷再配線層２３は、１個の画素電極２３ｐと１個の電荷出力電極２０ｇとを互いに電気的に接続する配線２３ｃを含む（図１０参照）。この配線２３ｃによって、電荷出力電極２０ｇの配置間隔を画素電極２３ｐの配置間隔と異ならせることができる。

そこで、電荷出力電極２０ｇを、信号接続配線２０ｅ、２０ｆが設けられていない領域に設ける。この場合に、電荷出力電極２０ｇの配置は、読出チップ３０Ｂの信号処理部３３ａの配置に対応してもよい。つまり、電荷出力電極２０ｇと信号処理部３３ａとの間には、配置間隔を整合させる構成を設ける必要がない。さらに、電荷再配線出力面２３ｂにおいて、電荷出力電極２０ｇが設けられる領域と信号接続配線２０ｅ、２０ｆが設けられる領域とが互いに重複しない。その結果、信号接続配線２０ｅ、２０ｆの構成は、電荷出力電極２０ｇの構成に制限されずに決定できる。例えば、第１実施形態では、電荷出力電極２０ｇの間に信号接続配線２０ｅを設けていた。従って、信号接続配線２０ｅの幅は、電荷出力電極２０ｇの間隔に制限されていた。つまり、信号接続配線２０ｅの幅は、電荷出力電極２０ｇの間隔より大きくすることはできなかった。また、電荷出力電極２０ｇが設けられた場所に、信号接続配線２０ｅを設けることもできなかった。

これに対して、第３実施形態の放射線撮像装置１Ｂでは、信号接続配線２０ｅ、２０ｆが設けられる領域に、電荷出力電極２０ｇが設けられない。従って、信号接続配線２０ｅ、２０ｆの配置は、電荷出力電極２０ｇの配置に制限されない。例えば、第１幅を有する信号接続配線２０ｅと、第１幅よりも大きい第２幅を有する信号接続配線２０ｆと、を設けることができる。また、信号接続配線２０ｅ、２０ｆを設置可能な領域において、信号接続配線２０ｅ、２０ｆを任意の場所に配置することもできる。

読出チップ３０Ｂは、リードアウト基板３２を有する。つまり、読出チップ３０Ｂは、読出再配線層３１を備えていない。リードアウト基板３２のリードアウト入力面３２ａ（第１読出面、第２読出面）は、電荷生成チップ２０Ｂに対面する。リードアウト入力面３２ａには、電荷読出電極３０ｇと、信号入出力電極３０ｅ、３０ｆが設けられている。電荷読出電極３０ｇは、電荷出力電極２０ｇに対面する。電荷読出電極３０ｇは、電荷出力電極２０ｇに電気的に接続されている。電荷読出電極３０ｇの配置は、信号処理部３３ａの配置に対応してもよい。信号入出力電極３０ｅは、信号接続配線２０ｅに対面する。信号入出力電極３０ｅは、信号接続配線２０ｅに電気的に接続されている。信号入出力電極３０ｆは、信号接続配線２０ｆに対面する。信号入出力電極３０ｆは、信号接続配線２０ｆに電気的に接続されている。

第３実施形態の放射線撮像装置１Ｂによれば、有効画素領域を十分に確保できると共に、信号接続配線２０ｅ、２０ｆの形状及び配置の自由度を高めることができる。

＜第４実施形態＞
図１１は、第４実施形態の放射線撮像装置１Ｃが備える電荷生成チップ２０Ｃと読出チップ３０Ｃとを示す分解斜視図である。図１２は、図１１の放射線撮像装置１Ｃの接続構成を示す図である。第４実施形態の放射線撮像装置１Ｃも、第１実施形態及び第３実施形態と同様に、画素Ｇの配置を信号処理部３３ａの配置によって制限させない構成を採用する。そこで、第４実施形態の放射線撮像装置１Ｃでは、電荷生成チップ２０Ｃに配置間隔を整合させる構成を設けると共に、読出チップ３０Ｃにも配置間隔を整合させる構成を設ける。

図１１に示すように、第４実施形態の放射線撮像装置１Ｃは、電荷生成器２Ｃと、読出器３Ｃと、を有する。そして、電荷生成器２Ｃは、複数の電荷生成チップ２０Ｃを有する。読出器３Ｃは、複数の読出チップ３０Ｃを有する。

電荷生成チップ２０Ｃは、半導体検出部２１と、制御電極部２２と、電荷再配線層２３と、を有する。電荷再配線層２３の電荷再配線入力面２３ａには、画素電極２３ｐが設けられる。画素電極２３ｐの配置は、有効画素領域に基づいて決定してよい。電荷再配線出力面２３ｂには電荷出力電極２０ｇと信号接続配線２０ｅとが設けられている。電荷出力電極２０ｇの配置と信号接続配線２０ｅの配置とに特に制限はない。例えば、図１１に示すように、電荷出力電極２０ｇが設けられる領域と、信号接続配線２０ｅが設けられる領域とが、互いに重複しなくてもよい。また、例えば、第１実施形態のように、電荷出力電極２０ｇが設けられる領域と、信号接続配線２０ｅが設けられる領域とを、互いに一部重複させてもよい。なお、電荷出力電極２０ｇの配置は、信号処理部３３ａの配置には対応しない。

読出チップ３０Ｃは、読出再配線層３１と、リードアウト基板３２と、を有する。読出再配線層３１の読出再配線入力面３１ａ（第１読出面）には、電荷読出電極３０ｇが設けられている。電荷読出電極３０ｇの配置は、電荷出力電極２０ｇの配置に対応する。つまり、電荷読出電極３０ｇは、電荷出力電極２０ｇに電気的に接続される。読出再配線層３１の読出再配線出力面３１ｂには、再配線電極３１ｐが設けられている。再配線電極３１ｐの配置は、信号処理部３３ａの配置に対応する。

第１実施形態の放射線撮像装置１及び第３実施形態の放射線撮像装置１Ｂが、それぞれ１個の再配線層によって、画素Ｇの配置と信号処理部３３ａの配置とを互いに整合させる。第４実施形態の放射線撮像装置１Ｃは、２個の再配線層によって、画素Ｇの配置と信号処理部３３ａの配置とを互いに整合させる。この構成によれば、再配線層の１個当たりの整合長さを短くすることができる。

本発明の放射線撮像装置１は、上記の実施形態に限定されない。

＜第１変形例＞
図１３は、第１変形例の放射線撮像装置１Ｄが備える電荷生成チップ２０Ｄと読出チップ３０Ｄ１～３０Ｄ６とを示す分解斜視図である。第１実施形態の放射線撮像装置１では、１個の電荷生成チップ２０が４個の読出チップ３０にまたがっていた。従って、１個の電荷生成チップ２０は、互いに隣接する読出チップ３０を電気的に接続していた。例えば、図１３に示す第１変形例の放射線撮像装置１Ｄのように、電荷生成チップ２０Ｄは、４個以上の読出チップ３０Ｄ１～３０Ｄ６にまたがっていてもよい。図１３に示す電荷生成チップ２０Ｄは、第１読出チップ３０Ｄ１、第２読出チップ３０Ｄ２、第３読出チップ３０Ｄ３、第４読出チップ３０Ｄ４、第５読出チップ３０Ｄ５及び第６読出チップ３０Ｄ６にまたがっている。従って、電荷生成チップ２０Ｄは、第１出力領域２０Ｆ１、第２出力領域２０Ｆ２、第３出力領域２０Ｆ３、第４出力領域２０Ｆ４、第５出力領域２０Ｆ５及び第６出力領域２０Ｆ６を有する。第１出力領域２０Ｆ１、第２出力領域２０Ｆ２、第３出力領域２０Ｆ３、第４出力領域２０Ｆ４、第５出力領域２０Ｆ５及び第６出力領域２０Ｆ６は、それぞれ、第１読出チップ３０Ｄ１、第２読出チップ３０Ｄ２、第３読出チップ３０Ｄ３、第４読出チップ３０Ｄ４、第５読出チップ３０Ｄ５及び第６読出チップ３０Ｄ６に対面する。

電荷生成チップ２０Ｄは、紙面左右方向に並ぶ３個の第１読出チップ３０Ｄ１、第２読出チップ３０Ｄ２及び第３読出チップ３０Ｄ３（第３読出チップ）を接続する。第３読出チップ３０Ｄ３は、第３読出面である読出再配線入力面３１ａと、第３信号入出力電極である信号入出力電極３０ｅと、を有する。さらに、電荷生成チップ２０Ｄは、紙面左右方向に並ぶ３個の第４読出チップ３０Ｄ４、第５読出チップ３０Ｄ５及び第６読出チップ３０Ｄ６も接続する。電荷生成チップ２０Ｄは、第１信号接続配線２０ｅ１と、第２信号接続配線２０ｅ２と、第３信号接続配線２０ｅ３と、第４信号接続配線２０ｅ４と、を有する。第１信号接続配線２０ｅ１は、第１読出チップ３０Ｄ１の信号入出力電極３０ｅを第２読出チップ３０Ｄ２の信号入出力電極３０ｅ１に接続する。第２信号接続配線２０ｅ２（追加信号接続配線）は、第２読出チップ３０Ｄ２の別の信号入出力電極３０ｅ２（第２追加信号入出力電極）を第３読出チップ３０Ｄ３の信号入出力電極３０ｅに接続する。第３信号接続配線２０ｅ３は、第４読出チップ３０Ｄ４の信号入出力電極３０ｅを第５読出チップ３０Ｄ５の信号入出力電極３０ｅに接続する。第４信号接続配線２０ｅ４は、第５読出チップ３０Ｄ５の信号入出力電極３０ｅを第６読出チップ３０Ｄ６の信号入出力電極３０ｅに接続する。このような構成によれば、１個の電荷生成チップ２０Ｄによって、第１読出チップ３０Ｄ１を、第２読出チップ３０Ｄ２を介して第３読出チップ３０Ｄ３に接続することができる。同様に、第４読出チップ３０Ｄ４を、第５読出チップ３０Ｄ５を介して第６読出チップ３０Ｄ６に接続することができる。

＜第２変形例＞
図１４は、第２変形例の放射線撮像装置１Ｅが備える電荷生成チップ２０Ｅと読出チップ３０Ｅ１～３０Ｅ６とを示す分解斜視図である。第２変形例の放射線撮像装置１Ｄでは、１個の第１信号接続配線２０ｅ１は、読出チップ３０Ｋ１を読出チップ３０Ｋ２に電気的に接続していた。例えば、図１４の第２変形例の放射線撮像装置１Ｅが備える信号接続配線２０ｅ５は、第１読出チップ３０Ｅ１から第２読出チップ３０Ｅ２を経由して第３読出チップ３０Ｅ３まで延びていてもよい。同様に、信号接続配線２０ｅ６も、第４読出チップ３０Ｅ４から第５読出チップ３０Ｅ５を経由して第６読出チップ３０Ｅ６まで延びていてもよい。この構成によれば、１個の電荷生成チップ２０Ｅによって、第１読出チップ３０Ｅ１を、信号接続配線２０ｅ５によって直接に第３読出チップ３０Ｅ３に接続することができる。同様に、第４読出チップ３０Ｅ４を、信号接続配線２０ｅ６によって直接に第６読出チップ３０Ｅ６に接続することができる。

１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ…放射線撮像装置、４…回路基板、２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅ…電荷生成チップ、２０ｅ，２０ｆ…信号接続配線、２０ｅ２…第２信号接続配線（追加信号接続配線）、２０Ｆ１…第１出力領域、２０Ｆ２…第２出力領域、２０Ｆ３…第３出力領域、２０Ｆ４…第４出力領域、２０ｇ…電荷出力電極、２１…半導体検出部、２３…電荷再配線層（電荷再配線部）、２３ｐ…画素電極、３０ｅ…信号入出力電極（第１信号入出力電極、第２信号入出力電極）、３０ｅ２…信号入出力電極（第２追加信号入出力電極）、３０ｇ…電荷読出電極、３１…読出再配線層（読出再配線部）、３１ｐ…再配線電極、３２…リードアウト基板（リードアウト部）。

Claims (8)

1. 入射した放射線のエネルギ又は粒子の数に対応する電荷を生成する電荷生成チップと、
   前記電荷生成チップに電気的に接続されて、前記電荷生成チップから受けた前記電荷に基づくデジタル値を出力する第１読出チップと、
   前記電荷生成チップに電気的に接続されて、前記電荷生成チップから受けた前記電荷に基づくデジタル値を出力すると共に前記第１読出チップに隣接する第２読出チップと、
   前記第１読出チップ及び前記第２読出チップが配置された回路基板と、を備え、
   前記電荷生成チップは、前記第１読出チップに対面する第１出力領域と、前記第２読出チップに対面する第２出力領域と、を含む電荷出力面を有し、
   前記第１読出チップは、前記電荷出力面に対面する第１読出面と、前記第１読出面に設けられた第１信号入出力電極と、を有し、
   前記第２読出チップは、前記電荷出力面に対面する第２読出面と、前記第２読出面に設けられた第２信号入出力電極と、を有し、
   前記電荷生成チップは、前記電荷出力面において前記第１出力領域から前記第２出力領域に延び、前記第１信号入出力電極を前記第２信号入出力電極に電気的に接続する信号接続配線を有する、放射線撮像装置。
2. 前記電荷生成チップは、前記電荷出力面に設けられた複数の電荷出力電極を有し、
   前記第１読出チップは、前記第１読出面に設けられ、前記電荷出力電極に対面すると共に前記電荷出力電極に対して電気的に接続される複数の電荷読出電極を有する、請求項１に記載の放射線撮像装置。
3. 前記電荷生成チップは、前記信号接続配線及び前記電荷出力電極が設けられた前記電荷出力面を含むと共に、前記電荷を前記電荷出力電極から出力する半導体検出部を有し、
   前記第１読出チップは、前記第１信号入出力電極及び前記電荷読出電極が設けられた前記第１読出面を含むと共に、前記半導体検出部から受けた前記電荷に基づく前記デジタル値を生成するリードアウト部を有する、請求項２に記載の放射線撮像装置。
4. 前記電荷生成チップは、前記信号接続配線及び前記電荷出力電極が設けられた前記電荷出力面を含む電荷再配線部と、互いに離間する複数の画素電極を介して前記電荷を前記電荷再配線部に出力する半導体検出部と、を有し、
   前記第１読出チップは、前記第１信号入出力電極及び前記電荷読出電極が設けられた前記第１読出面を含むと共に、前記電荷再配線部から受けた前記電荷に基づく前記デジタル値を生成するリードアウト部を有し、
   前記画素電極の配置間隔は、前記電荷出力電極の配置間隔と異なる、請求項２に記載の放射線撮像装置。
5. 前記電荷生成チップは、前記信号接続配線及び前記電荷出力電極が設けられた前記電荷出力面を含むと共に、前記電荷を前記電荷出力電極から出力する半導体検出部を有し、
   前記第１読出チップは、前記第１信号入出力電極及び前記電荷読出電極が設けられた前記第１読出面を含む読出再配線部と、互いに離間する複数の再配線電極を介して前記読出再配線部から受けた前記電荷に基づいて前記デジタル値を生成するリードアウト部と、を有し、
   前記再配線電極の配置間隔は、前記電荷読出電極の配置間隔と異なる、請求項２に記載の放射線撮像装置。
6. 前記電荷生成チップは、前記信号接続配線及び前記電荷出力電極が設けられた前記電荷出力面を含む電荷再配線部と、互いに離間する複数の画素電極を介して前記電荷を前記電荷再配線部に出力する半導体検出部と、を有し、
   前記第１読出チップは、前記第１信号入出力電極及び前記電荷読出電極が設けられた前記第１読出面を含む読出再配線部と、互いに離間する複数の再配線電極を介して前記読出再配線部から受けた前記電荷に基づいて前記デジタル値を生成するリードアウト部と、を有し、
   前記画素電極の配置間隔は、前記電荷出力電極の配置間隔と異なり、
   前記再配線電極の配置間隔は、前記電荷読出電極の配置間隔と異なる、
   請求項２に記載の放射線撮像装置。
7. 前記電荷生成チップに電気的に接続されて、前記電荷生成チップから受けた前記電荷に基づくデジタル値を出力すると共に前記第２読出チップに隣接する第３読出チップをさらに備え、
   前記第３読出チップは、前記電荷出力面に対面する第３読出面と、前記第３読出面に設けられた第３信号入出力電極と、を有し、
   前記電荷生成チップの前記電荷出力面は、前記第３読出部に対面する第３出力領域をさらに含み、
   前記第２読出チップは、前記第２読出面に設けられた第２追加信号入出力電極をさらに有し、
   前記電荷生成チップは、前記第２出力領域から前記第３出力領域に延び、前記第２追加信号入出力電極を前記第３信号入出力電極に電気的に接続する追加信号接続配線をさらに有する、請求項１～６何れか一項に記載の放射線撮像装置。
8. 前記電荷生成チップに電気的に接続されて、前記電荷生成チップから受けた前記電荷に基づくデジタル値を出力すると共に前記第２読出チップに隣接する第３読出チップをさらに備え、
   前記第３読出チップは、前記電荷出力面に対面する第３読出面と、前記第３読出面に設けられた第３信号入出力電極と、を有し、
   前記電荷生成チップの前記電荷出力面は、前記第３読出部に対面する第３出力領域をさらに含み、
   前記信号接続配線は、前記第１出力領域、前記第２出力領域及び前記第３出力領域に亘って設けられ、前記第１信号入出力電極、前記第２信号入出力電極及び前記第３信号入出力電極を互いに電気的に接続する、請求項１～６何れか一項に記載の放射線撮像装置。
   

Images