Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7534793B2 - 有機半導体デバイスのソース／ドレイン用電極、それを用いた有機半導体デバイス、及びそれらの製造方法 - Google Patents
[go: Go Back, main page]

JP7534793B2 - 有機半導体デバイスのソース／ドレイン用電極、それを用いた有機半導体デバイス、及びそれらの製造方法 - Google Patents

有機半導体デバイスのソース／ドレイン用電極、それを用いた有機半導体デバイス、及びそれらの製造方法 Download PDF

Info

Publication number
JP7534793B2
JP7534793B2 JP2021543965A JP2021543965A JP7534793B2 JP 7534793 B2 JP7534793 B2 JP 7534793B2 JP 2021543965 A JP2021543965 A JP 2021543965A JP 2021543965 A JP2021543965 A JP 2021543965A JP 7534793 B2 JP7534793 B2 JP 7534793B2
Authority
JP
Japan
Prior art keywords
film
electrode
organic semiconductor
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021543965A
Other languages
English (en)
Other versions
JPWO2021044705A1 (ja
Inventor
純一 竹谷
峻一郎 渡邉
龍幸 牧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Tokyo NUC
Original Assignee
University of Tokyo NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Tokyo NUC filed Critical University of Tokyo NUC
Publication of JPWO2021044705A1 publication Critical patent/JPWO2021044705A1/ja
Application granted granted Critical
Publication of JP7534793B2 publication Critical patent/JP7534793B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6576—Polycyclic condensed heteroaromatic hydrocarbons comprising only sulfur in the heteroaromatic polycondensed ring system, e.g. benzothiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本開示は、有機半導体デバイスのソース／ドレイン用電極、それを用いた有機半導体デバイス、及びそれらの製造方法に関する。
近年、有機半導体ヘの関心が高まっている。有機半導体の特徴としては、従来のアモルファスシリコンや多結晶シリコンの無機半導体とは異なり、柔軟性に優れていることや、roll to roll プロセスで安価に大面積化が可能であること等が挙げられ、有機半導体はポストシリコン半導体として次世代型の電子デバイスへの応用が検討されている。
有機電界効果トランジスタ（ＯＦＥＴ）等の積層デバイスでは、有機半導体層上に真空蒸着によりＡｕ等の電極を形成し、フォトリソグラフィによって形成した電極をパターニングすることが行われている。しかしながら、電極を蒸着する際の有機半導体層への熱的なダメージ、またはフォトリソグラフィプロセス時のレジスト、エッチング液等による有機半導体層のダメージにより、デバイス特性が劣化し得ることが知られている。
有機半導体層にダメージを与えることなく有機半導体層上に電極を形成する手法として、タック性を有するエラストマー上に電極パターンを形成し、電極パターンを形成したエラストマーを有機半導体層上に貼り付けるという手法が知られており、基礎物性評価に用いられている（非特許文献１）。
J. A. Rogers et al., Proc. Natl. Acad. Sci. USA 99, 10252 (2002)
しかしながら、非特許文献１の手法では、収縮しやすいエラストマー上に微細な電極を形成することが難しく、且つ時間経過とともに比較的短期間で有機半導体が損傷しやすく、実用的な集積回路の製造に応用することは困難であった。時間経過とともに比較的短期間で有機半導体が損傷することの原因は明確ではないが、有機半導体膜の直上に温度等によって伸縮しやすく且つ経時変化しやすいエラストマーが貼り付いていることの影響、またはエラストマーとしてポリジメチルシロキサン（ＰＤＭＳ）に含まれる低分子シロキサンの影響が考えられる。
（１）有機半導体デバイスのソース／ドレイン用電極であって、
１０組以上の電極を含み、
前記各組における電極間のチャネル長が２００μｍ以下であり、
前記各組における電極が、表面粗さＲｑが２ｎｍ以下の面を有する、
ソース／ドレイン用電極。
（２）前記各組における電極間のチャネル長の平行度が１度以下である、上記（１）に記載のソース／ドレイン用電極。
（３）１μｍ以下の厚みを有するガラス転移点が８０℃以上の絶縁性ポリマーからなり、静電気力で前記各組における電極の前記面とは反対側の面に貼り付き、且つ前記各組における前記チャネルの少なくとも一部に延在する保護膜をさらに有する、上記（１）または（２）に記載のソース／ドレイン用電極。
（４）前記電極がめっきを備える、上記（１）～（３）のいずれかに記載のソース／ドレイン用電極。
（５）ゲート電極、ゲート絶縁膜、有機半導体膜、及び上記（１）～（４）のいずれかに記載のソース／ドレイン用電極を含む有機半導体デバイス。
（６）前記有機半導体膜の、前記各組における電極と接する面の表面粗さＲｑは２ｎｍ以下である、上記（５）に記載の有機半導体デバイス。
（７）有機半導体デバイスのソース／ドレイン用電極の製造方法であって、
表面粗さＲｑが２ｎｍ以下の基板を準備すること、
前記基板の表面に剥離層を形成すること、
前記剥離層上に、チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成すること、
前記剥離層及び前記電極の上に、保護膜を形成すること、
前記保護膜の上に、ハンドリング用膜を形成すること、
前記剥離層と前記電極及び前記保護膜との界面を剥離させて、前記電極、前記保護膜、及び前記ハンドリング用膜を含む電極フィルムを得ること、及び
前記ハンドリング用膜を除去すること、
を含む、有機半導体デバイスのソース／ドレイン用電極の製造方法。
（８）前記剥離層を形成することが、
前記基板の表面をＵＶオゾン処理して、前記基板の表面に水酸基を形成すること、及び
前記水酸基を形成した基板の表面にＳＡＭ処理を行うこと
を含む、上記（７）に記載の有機半導体デバイスのソース／ドレイン用電極の製造方法。
（９）前記剥離層を形成することが、
前記基板の表面に撥液性高分子層を形成すること、
前記撥液性高分子層を形成した基板上にフォトマスクまたはメタルマスクを配置すること、
前記基板に対し、前記フォトマスクまたはメタルマスクを配置した側からＵＶ照射を行い、前記照射した箇所の前記撥液性高分子層を分解し、前記撥液性高分子層を分解した箇所に水酸基を形成すること、及び
前記水酸基を形成した箇所にＳＡＭ処理を行うこと
を含み、
前記チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成することが、
前記剥離層上に、金属粒子を含む導電性インクを塗布すること、及び
前記導電性インクを塗布した前記剥離層が形成された前記基板に、前記金属粒子を触媒として無電解めっきを行い、前記チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用のめっきを備えた電極を形成すること
を含む、
上記（７）に記載の有機半導体デバイスのソース／ドレイン用電極の製造方法。
（１０）有機半導体デバイスの製造方法であって、
表面粗さＲｑが２ｎｍ以下の基板を準備すること、
前記基板の表面に剥離層を形成すること、
前記剥離層上に、チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成すること、
前記剥離層及び前記電極の上に、保護膜を形成すること、
前記保護膜の上に、ハンドリング用膜を形成すること、
前記剥離層と前記電極及び前記保護膜との界面を剥離させて、前記電極、前記保護膜、及び前記ハンドリング用膜を含む電極フィルムを得ること、
前記電極フィルムを、有機半導体膜上に配置すること、及び
前記ハンドリング用膜を除去すること、
を含む、有機半導体デバイスの製造方法。
（１１）前記剥離層を形成することが、
前記基板の表面をＵＶオゾン処理して、前記基板の表面に水酸基を形成すること、及び
前記水酸基を形成した基板の表面にＳＡＭ処理を行うこと
を含む、上記（１０）に記載の有機半導体デバイスの製造方法。
（１２）前記剥離層を形成することが、
前記基板の表面に撥液性高分子層を形成すること、
前記撥液性高分子層を形成した基板上にフォトマスクまたはメタルマスクを配置すること、
前記基板に対し、前記フォトマスクまたはメタルマスクを配置した側からＵＶ照射を行い、前記照射した箇所の前記撥液性高分子層を分解し、前記撥液性高分子層を分解した箇所に水酸基を形成すること、及び
前記水酸基を形成した箇所にＳＡＭ処理を行うこと
を含み、
前記チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成することが、
前記剥離層上に、金属粒子を含む導電性インクを塗布すること、及び
前記導電性インクを塗布した前記剥離層が形成された前記基板に、前記金属粒子を触媒として無電解めっきを行い、前記チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用のめっきを備えた電極を形成すること
を含む、
上記（１０）に記載の有機半導体デバイスの製造方法。
本開示によれば、有機半導体が経時変化しにくく、有機半導体デバイスの実用的な集積回路の製造に適用することが可能な微細な電極を提供することができる。
図１は、本開示のソース／ドレイン用電極を表面からみた顕微鏡写真である。 図２は、本開示のソース／ドレイン用電極の断面模式図である。 図３は、保護膜を備えた本開示のソース／ドレイン用電極の断面模式図である。 図４は、保護膜を備えた本開示のソース／ドレイン用電極の断面模式図である。 図５は、ゲート電極、ゲート絶縁膜、有機半導体膜、及び本開示のソース／ドレイン用電極を含む有機半導体デバイスの断面模式図である。 図６は、ゲート電極、ゲート絶縁膜、有機半導体膜、及び本開示のソース／ドレイン用電極を含む有機半導体デバイスの断面模式図である。 図７は、剥離層を形成した基板の断面模式図である。 図８は、剥離層上に電極を形成した基板の断面模式図である。 図９は、保護膜を形成した基板、剥離層、及び電極の断面模式図である。 図１０は、ハンドリング用膜を形成した基板、剥離層、電極、及び保護膜の断面模式図である。 図１１は、電極とハンドリング用膜とで保護膜を挟んだ電極フィルムの断面模式図である。 図１２は、有機半導体膜６６上に配置した電極フィルムの断面模式図である。 図１３は、Ａｕ電極と水溶性ポリマーのＰＶＡ膜とで保護膜であるＰＭＭＡ膜を挟んだ電極フィルムの外観写真である。 図１４は、図１３のＡｕ電極パターンを拡大した顕微鏡写真である。 図１５は、得られた有機半導体デバイスの外観写真である。 図１６は、連続エッジキャスト法で製膜したＣ９－ＤＮＢＤＴ－ＮＷの単分子層膜のレーザー共焦点顕微鏡写真である。 図１７は、図１６のＣ９－ＤＮＢＤＴ－ＮＷの単分子層膜を原子間力顕微鏡（ＡＦＭ）で測定した結果である。 図１８は、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図１９に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図２０に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフである。 図２１に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図２２に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図２３に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフである。 図２４に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図２５に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図２６に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフである。 図２７に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図２８に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図２９に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフである。 図３０は、本開示のソース／ドレイン用電極の一例の上面写真である。 図３１は、図３０の破線で囲んだ１組のソース／ドレイン用電極の拡大写真である。 図３２は、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図３３は、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図３４は、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフである。 図３５は、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図３６は、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図３７は、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフである。 図３８は、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図３９は、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図４０は、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフである。 図４１は、電極の表面粗さＲｑが０．６ｎｍのＡＦＭ測定結果の一例である。 図４２は、ゲート電極、ゲート絶縁膜、有機半導体膜、及び本開示のソース／ドレイン用電極を含む有機半導体デバイスの断面模式図である。 図４３は、ゲート電極、ゲート絶縁膜、有機半導体膜、及び本開示のソース／ドレイン用電極を含む有機半導体デバイスの断面模式図である。 図４４は、ＶＧ－Ｖｔｈのそれぞれについてチャネル長ＬとＲｔｏｔａｌ・Ｗとの関係を表すグラフである。 図４５は、ＶＧ－ＶｔｈとＲＣ・Ｗとの関係を表すグラフである。 図４６は、撥液性高分子層を形成した基板の断面模式図である。 図４７は、撥液性高分子層を形成した基板にフォトマスクまたはメタルマスクを配置した側から真空紫外光を照射する態様を表す断面模式図である。 図４８は、撥液性高分子層を分解した箇所に水酸基を形成した基板の断面模式図である。 図４９は、水酸基を形成した箇所に自己組織化単分子膜を形成した基板の表面の断面模式図である。 図５０は、自己組織化単分子膜を形成した基板上に導電性インクをブレードコート法で塗布してパターニングされた電極を形成する態様を表す断面模式図である。 図５１は、塗布法で形成したパターニングされたＡｇ粒子で構成される塗膜の外観写真である。 図５２は、真空紫外光を照射する前のＣＹＴＯＰ（登録商標）とオクタンの濡れ性を評価した写真である。 図５３は、自己組織化単分子膜を形成した後に、ＣＹＴＯＰ（登録商標）及びＦ－ＳＡＭとオクタンの濡れ性を評価した写真である。 図５４は、パターニングされためっきを備えた電極が形成された基板の断面模式図である。 図５５は、Ａｕめっきを備えたソース／ドレイン用電極の外観写真である。 図５６は、ボトムゲート/トップコンタクト構造の有機電界効果トランジスタの断面模式図である。 図５７は、Ａｕめっきを備えた電極、パリレン（登録商標）保護膜、及びＰＶＡハンドリング用膜を含む電極フィルムの断面模式図である。 図５８は、フォトンエネルギー（ｈν）に対してＹ１／２をプロットした仕事関数の測定結果である。 図５９は、チャネル長／チャネル幅が１００μｍ／３１５μｍのソースドレイン電極の外観写真である。 図６０は、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図６１は、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図６２は、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフである。 図６３は、接触抵抗を評価した範囲を破線で示した外観写真である。 図６４は、ＶＧ－Ｖｔｈのそれぞれについてチャネル長ＬとＲｔｏｔａｌ・Ｗとの関係を表すグラフである。 図６５は、ＶＧ－ＶｔｈとＲＣ・Ｗとの関係を表すグラフである。 図６６は、塗布法で形成したパターニングされたＡｇ粒子で構成される塗膜の外観写真である。
本開示は、有機半導体デバイスのソース／ドレイン用電極であって、１０組以上の電極を含み、前記各組における電極間のチャネル長が２００μｍ以下であり、前記各組における電極が、表面粗さＲｑが２ｎｍ以下の面を有する、電極を対象とする。
図３０に、本開示のソース／ドレイン用電極の一例であって５０組の電極の上面写真を示す。図３１に、図３０の破線で囲んだ１組のソース／ドレイン用電極の拡大写真を示す。図１に、本開示のソース／ドレイン用電極の一例のうち３組を拡大した顕微鏡写真を示す。図２に、本開示のソース／ドレイン用電極の１組の断面模式図を示す。図２は、図１のＡ－Ａの断面模式図である。
図３０においては、１．５ｃｍ角に５０組のソース／ドレイン用電極が形成されている。各組の電極のチャネル長は２００μｍであり、各組における電極は、表面粗さＲｑが２ｎｍ以下の面を有し、各組の電極のチャネル幅は１０００μｍである。図４１に、本開示のソース／ドレイン用電極のＡＦＭ測定結果の一例を示す。図４１は、ＰＭＭＡ保護膜及びＰＶＡハンドリング用膜を備えたＡｕ電極の、表面粗さＲｑが０．６ｎｍのＡＦＭ測定結果である。
本開示のソース／ドレイン用電極は、１０組以上、好ましくは５０組以上、より好ましくは１０００組以上、さらに好ましくは１００００組以上を、さらにより好ましくは５００００組以上のソース／ドレイン用電極を含む。
図１において、上から１つ目の電極１０、２０は、チャネル長Ｌが１０μｍ、チャネル幅Ｗが５００μｍである。上から２つ目の電極１２、２２は、チャネル長Ｌが２０μｍ、チャネル幅Ｗが５００μｍである。上から３つ目の電極１４、２４は、チャネル長Ｌが４０μｍ、チャネル幅Ｗが５００μｍである。
本開示のソース／ドレイン用電極の各組における電極間のチャネル長は、２００μｍ以下、好ましくは１００μｍ以下、より好ましくは１０μｍ以下、さらに好ましくは１μｍ以下、さらにより好ましくは０．５μｍ以下である。本願において、チャネル長とは、電極各組（１素子）内のチャネル長である。１０組以上の各電極において、チャネル長は２００μｍ以下であれば、互いに異なってもよい。チャネル長の下限値は特に限定されないが、好ましくは、下記に説明する保護膜の厚みの下限値と同程度の０．０５μｍ程度にしてもよい。本開示のソース／ドレイン用電極のチャネル長は小さいので、本開示のソース／ドレイン用電極を含む有機半導体デバイスは、実用的な高周波数での動作が可能である。実用的な周波数とは、好ましくは１０ｋＨｚ以上、より好ましくは１００ｋＨｚ以上、さらに好ましくは１ＭＨｚ以上、さらにより好ましくは１０ＭＨｚ以上である。チャネル長は、電極各組（１素子）内において、チャネル幅方向に３点測定した値の平均値である。３点の測定位置は、チャネル幅を４等分して、中心点とその両側の２点の位置である。
チャネル幅は特に限定されず、例えば１００μｍ～１００００μｍであることができる。
本開示のソース／ドレイン用電極は、表面粗さＲｑが２ｎｍ以下の面を有する。図２において、電極１０の面１０１及び電極２０の面２０１は、２ｎｍ以下の表面粗さＲｑを有する。電極の表面粗さＲｑは、好ましくは１ｎｍ以下、より好ましくは０．５ｎｍ以下である。電極の表面粗さＲｑの下限値は特に限定されないが、例えば０．１ｎｍでもよい。
本開示のソース／ドレイン用電極は、有機半導体デバイスに用いる際に、表面粗さＲｑが２ｎｍ以下の面が有機半導体膜と接する。
有機半導体膜の電極と接する面の表面粗さＲｑも小さく、好ましくは２ｎｍ以下である。互いに表面粗さが小さい有機半導体膜と電極とが接するように配置すると、有機半導体膜と電極の間の密着性を向上することができ、且つ有機半導体膜の構造を破壊しない。そのため、本開示のソース／ドレイン用電極を含む有機半導体デバイスは、良好な特性を示すことができる。有機半導体膜の表面粗さＲｑは、好ましくは１ｎｍ以下、より好ましくは０．５ｎｍ以下である。有機半導体膜の表面粗さＲｑの下限値は特に限定されないが、例えば０．１ｎｍでもよい。電極の表面粗さＲｑは、電極各組（１素子）の、剥離層から剥離した後に有機半導体膜と接する面において、原子間力顕微鏡（ＡＦＭ）を用いて３点測定した値の二乗平均平方根粗さであり、平均線から測定曲線までの偏差の二乗を平均した値の平方根の値である。３点の測定位置は、電極の面内を通る最長の線を４等分して、中心点とその両側の２点の位置である。電極の面内を通る最長の線とは、例えば電極が円の場合は直径であり、電極が四角形の場合は対角線である。
本開示のソース／ドレイン用電極は、各組における電極間のチャネル長の平行度が、好ましくは１度以下、より好ましくは０．５度以下、さらに好ましくは０．１度以下、さらにより好ましくは０．０１度以下である。チャネル長の平行度とは、電極各組（１素子）のチャネル長を形成する対向する電極の辺がなす角度である。電極各組は、チャネル長の平行度に優れているため、本開示のソース／ドレイン用電極を含む有機半導体デバイスは、設計通りの特性を示すことができる。
対向する電極の辺がなす角度（平行度）の測定方法は、以下のように行う：電極各組（１素子）のチャネル長及びチャネル幅の全体が含まれる範囲で、できるだけ大きな倍率でチャネル長のＳＥＭ観察を行う。ＳＥＭ観察により得られたＳＥＭ画像に基づいて、電極各組（１素子）の対向する電極の辺（２辺）について、チャネル幅方向にチャネル幅を４等分して、チャネル幅の両端部を含む５点の辺の位置の測定を行い、最小二乗法により、測定した５点からの距離の二乗の和が最小になるような直線を特定する。特定した２つの直線のなす角度を測定し、平行度を算出する。
電極の材料は、有機半導体デバイスに用いられるものであれば特に限定されないが、好ましくはＡｕ、Ａｇ、カーボン、導電性高分子、またはこれらの組み合わせであり、より好ましくはＡｕである。
電極の厚みは、好ましくは２０～２００ｎｍ、より好ましくは２５～１００ｎｍ、さらに好ましくは３０～５０ｎｍである。
本開示のソース／ドレイン用電極は、好ましくは、１μｍ以下の厚みを有するガラス転移点が８０℃以上の絶縁性ポリマーからなり、静電気力で電極１０、２０の面１０１、２０１とは反対側の面に貼り付き、且つチャネルの少なくとも一部に延在する保護膜をさらに有する。
保護膜は、ガラス転移点が８０℃以上の粘着性を有しない絶縁性ポリマーからなるので、有機半導体膜に対して長期的にダメージを与えず、有機半導体が経時変化しにくい。また、厚みを１μｍ以下の薄膜にすることによって、保護膜と電極との間、及び保護膜と有機半導体膜との間に静電気力による接着力を発現することができる。本願において、有機半導体の経時変化は、有機半導体を含む半導体デバイスの移動度の値を、所定の期間、好ましくは４週間以上、より好ましくは８週間以上測定することによって、評価される。
理論に束縛されるものではないが、上述のように、ガラス転移点が低いタック性を有するエラストマーを用いると時間経過とともに比較的短期間で有機半導体膜が損傷しやすいが、１μｍ以下の厚みを有するガラス転移点が８０℃以上の絶縁性ポリマーは、有機半導体膜と静電気力で接着するために、有機半導体膜の長期的な安定性が高く、有機半導体が経時変化しにくいと考えられる。
図３に、保護膜３０を備えた本開示のソース／ドレイン用電極１０、２０の断面模式図を示す。保護膜３０の厚みは、好ましくは１μｍ以下、より好ましくは１μｍ未満、さらにより好ましくは０．５μｍ以下の厚みを有する。保護膜の厚みの下限値は、特に限定されないが、絶縁膜を安定して形成する観点から、０．０５μｍである。
保護膜３０のガラス転移点は、８０℃以上、好ましくは９０℃以上、より好ましくは１００℃以上である。前記範囲のガラス転移点を有する絶縁性ポリマーは、ガラス転移点が室温より十分に高いので、有機半導体膜に接して配置されたときに有機半導体膜を劣化させにくく、有機半導体が経時変化しにくい。
保護膜３０は、静電気力で電極１０、２０の面１０１、２０１とは反対側の面に貼り付く。図４に示すように、保護膜３０は、電極１０、２０の間の破線で示した領域のチャネル４０の少なくとも一部に延在すればよい。好ましくは、保護膜３０は、図３に示すようにチャネル４０の実質的に全ての領域に延在する。
保護膜３０は、粘着力を実質的に有さず、実質的に静電気力で電極１０、２０に貼り付く。保護膜３０は、電極形成後の電極のハンドリングを容易にし、後述するハンドリング用膜の除去時においては電極が破壊されることを防止し、本開示の電極を用いた有機半導体デバイスにおいては、有機半導体膜から電極が剥がれることを抑制することができる。
保護膜３０の材料は、好ましくは、ガラス転移点が約１００℃のポリメタクリル酸メチル（ＰＭＭＡ）、ガラス転移点が約１０８℃のＣＹＴＯＰ（登録商標）等のフッ素系ポリマー、ガラス転移点が約１０９℃のポリパラキシリレン（パリレン（登録商標））、またはガラス転移点が２００℃以上のポリアダマンチルメタクリレート（ＰＡＤＭＡ）である。
本開示のソース／ドレイン用電極は、好ましくはめっきを備える。ソース／ドレイン用電極がめっきを備えたものであることによって、電極の仕事関数を制御し、電極から有機半導体へのキャリア注入を向上することができる。
めっきは、好ましくはＡｕめっき、Ａｇめっき、Ｐｔめっき、またはＣｕめっきであり、より好ましくはＡｕめっきである。ソース／ドレイン用電極が前記好ましい金属めっきを備えていることにより、有機半導体へのキャリア注入に有利な高仕事関数の電極を形成することができる。
仕事関数は、光電子収量分光（Photoelectron Yield Spectroscopy：ＰＹＳ）で、下式：
Figure 0007534793000001
 （式中、Ｙは光電子収量、ｈはプランク定数、νは光子の振動数、ＷＦは仕事関数である）により測定される。物質に一定以上のエネルギーを持った光を照射すると、光電効果により電子が物質から放出される。この電子が放出され始めるエネルギーが仕事関数に相当する。ＰＹＳでは照射する光のエネルギーを変えながら放出された電子を計測することによって測定が行われる。検出には、照射した光子数に対する電子の放出数の割合を表す光電子収量（Ｙ）、照射する光のエネルギーをｈν、及び測定する物質の仕事関数をＷＦとすると、
Figure 0007534793000002
 という関係が成立する。ｎは材料の種類により決定される値であり、金属の場合はｎ＝２である。Ｙ１／２をｈνに対してプロットし、ＷＦとみられる箇所の前後の領域でそれぞれ直線近似を行う。これにより得られた二直線の交点を求めることでＷＦが得られる。
図５及び図６に、ゲート電極５４、ゲート絶縁膜５２、有機半導体膜６６、及び本開示のソース／ドレイン用電極１０、２０を含む有機半導体デバイス１００、２００の断面模式図を示す。図５は、トップゲート/トップコンタクト構造の断面模式図であり、図６は、ボトムゲート/トップコンタクト構造の断面模式図である。
図５及び図６の有機半導体デバイス１００、２００においては、電極１０、２０が、ソース／ドレイン電極として含まれる。
ゲート電極５４は、従来用いられているゲート電極の材料で構成され得、例えばｄｏｐｅｄ－Ｓｉであることができる。ｄｏｐｅｄ－Ｓｉは、ゲート電極として抵抗値が十分に低く従来用いられているものであることができる。
ゲート絶縁膜５２も、従来用いられているゲート絶縁膜の材料で構成され得る。
トップゲート/トップコンタクト構造においては、ゲート絶縁膜５２は、絶縁性ポリマーからなる保護膜３０と一体で構成されてもよい。
下地層５６も、従来用いられている基板、平滑化層、及び表面修飾を行った層を含む層であることができる。下地層５６は、例えば、ガラス、ガラスの表面をパリレン（登録商標）、トリメトキシ（２－フェニルエチル）シラン（β－ＰＴＳ）等の膜で被覆したもの、ポリエチレンテレフタラート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のプラスチック基板、ＰＥＴ、ＰＥＮ等のプラスチック基板の表面をパリレン（登録商標）等の膜で被覆したもの、それらの基板上にトランジスタ等のデバイスを作製したもの、またはそれらのデバイス上にパリレン（登録商標）、アルミナ等の層間絶縁膜を堆積させたものが挙げられる。
保護膜３０を備えた本開示のソース／ドレイン用電極を用意した場合、有機半導体デバイス１００、２００において、保護膜３０をそのまま絶縁性薄膜として用いてもよく、あるいは、保護膜３０を一旦溶解させ、保護膜３０を新たに形成、またはゲート絶縁膜５２と一体の保護膜３０を新たに形成してもよい。
有機半導体デバイスにおいて、好ましくは、有機半導体膜の電極と接する面の表面粗さＲｑは２ｎｍ以下である。互いに表面粗さが小さい有機半導体膜と電極とが接するように配置すると、有機半導体膜と電極の間の密着性を向上することができ、且つ接触抵抗を低減することができる。有機半導体膜の表面粗さＲｑは、有機半導体膜の表面において、原子間力顕微鏡（ＡＦＭ）を用いて３点測定した値の二乗平均平方根粗さであり、平均線から測定曲線までの偏差の二乗を平均した値の平方根の値である。３点の測定位置は、有機半導体膜の面内を通る最長の線を４等分して、中心点とその両側の２点の位置である。有機半導体膜の面内を通る最長の線とは、例えば有機半導体膜が円の場合は直径であり、有機半導体膜が四角形の場合は対角線である。
本開示の有機半導体デバイスの接触抵抗ＲＣ・Ｗは、好ましくは２００Ω・ｃｍ以下、より好ましくは１７５Ω・ｃｍ以下、さらに好ましくは１５０Ω・ｃｍ以下、さらにより好ましくは１２５Ω・ｃｍ以下である。ＲＣは接触抵抗、Ｗはチャネル幅である。
有機半導体デバイスの接触抵抗は、Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｅｔｈｏｄ （ＴＬＭ）法を用いて評価される。ＴＬＭ法は、下式：
Figure 0007534793000003
 （式中、Ｒｔｏｔａｌは有機半導体デバイスの抵抗、ＲＣは接触抵抗、Ｌはチャネル長、μｉｎｔは接触抵抗の影響を除いた有機半導体デバイス本来の移動度、Ｗはチャネル幅、Ｃｉは単位面積あたりのキャパシタンス、ＶＧはゲート電圧、Ｖｔｈは閾値電圧である）に基づいて、複数のチャネル長の有機半導体デバイスについて、チャネル長Ｌに対して抵抗Ｒｔｏｔａｌ・Ｗをプロットし、その回帰直線のｙ切片からＲＣ・Ｗを間接的に見積もる方法である。Ｒｔｏｔａｌ・Ｗは、線形領域の伝達特性においてドレイン電圧ＶＤを、ドレイン電流ＩＤ，ｌｉｎで除算することによって得られる。
本開示のソース／ドレイン用電極を含む有機半導体デバイスは、有機ＥＬ（エレクトロルミネッセンス）素子、有機太陽電池素子、有機光電変換素子、有機トランジスタ素子、有機電界効果トランジスタ（ＯＦＥＴ）素子等であることができる。
本開示はまた、有機半導体デバイスのソース／ドレイン用電極の製造方法であって、表面粗さＲｑが２ｎｍ以下の基板を準備すること、前記基板の表面に剥離層を形成すること、前記剥離層上に、チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成すること、前記剥離層及び前記電極の上に、保護膜を形成すること、前記保護膜の上に、ハンドリング用膜を形成すること、前記剥離層と前記電極及び前記保護膜との界面を剥離させて、前記電極、前記保護膜、及び前記ハンドリング用膜を含む電極フィルムを得ること、及び前記ハンドリング用膜を除去すること、を含む、有機半導体デバイスのソース／ドレイン用電極の製造方法を対象とする。
本開示の方法によれば、１０組以上の電極を含み、前記各組における電極間のチャネル長が２００μｍ以下であり、前記各組における電極が、表面粗さＲｑが２ｎｍ以下の面を有する、有機半導体デバイスのソース／ドレイン用電極を得ることができる。
本開示の方法においては、表面粗さＲｑが２ｎｍ以下の基板を準備する。基板の表面粗さＲｑは、好ましくは１ｎｍ以下、より好ましくは０．５ｎｍ以下である。基板の表面粗さＲｑの下限値は特に限定されないが、例えば０．１ｎｍでもよい。本開示の方法によれば、基板の表面粗さＲｑと実質的に同じ表面粗さのソース／ドレイン用電極を得ることができる。基板の表面粗さＲｑは、基板の表面において、原子間力顕微鏡（ＡＦＭ）を用いて３点測定した値の二乗平均平方根粗さであり、平均線から測定曲線までの偏差の二乗を平均した値の平方根の値である。３点の測定位置は、基板の面内を通る最長の線を４等分して、中心点とその両側の２点の位置である。基板の面内を通る最長の線とは、例えば基板が円の場合は直径であり、基板が四角形の場合は対角線である。
上記表面粗さＲｑを有する基板は、好ましくは、ガラス基板またはシリコン基板であり、例えば、Ｃｏｒｎｉｎｇ社のＥＡＧＬＥ ＸＧ（登録商標）である。上記表面粗さＲｑを有する基板は、ガラス基板やシリコン基板等の基板を研磨することにより準備してもよい。
本開示の方法においては、準備した基板の表面に剥離層を形成する。
剥離層を形成する一実施形態は、好ましくは、準備した基板の表面をＵＶオゾン（ＵＶ／Ｏ３）処理して基板の表面に水酸基を形成すること、及び前記水酸基を形成した基板の表面にＳＡＭ（Self Assembled Monolayer）処理を行うことを含む。
ＵＶオゾン処理を行うことにより、基板の表面の有機物を酸化して除去して、酸化膜の表面に水酸基を作ることができる。ＵＶオゾン処理では、例えば、大気中の酸素（Ｏ２）が約１８５ｎｍの波長の紫外線を吸収してオゾン（Ｏ３）を生成し、生成されたオゾン（Ｏ３）が約２５４ｎｍの波長の紫外線を吸収してＯ２と活性酸素を発生し、活性酸素が基板の表面の有機物を酸化分解して、酸化膜の表面に水酸基を作ることができる。
水酸基を形成した基板の表面にＳＡＭ処理を行うことにより、基板の表面に剥離層を形成することができる。図７に、ＵＶオゾン処理及びＳＡＭ処理により剥離層６２を形成した基板６０の断面模式図を示す。ＳＡＭ処理は、表面エネルギーを調整するために行う。
剥離層６２は、後の工程で形成する電極及び保護膜を、基板６０から剥離させるための膜である。剥離層６２は基板６０側に残り、電極及び保護膜を剥離させる。剥離層６２は、好ましくは自己組織化単分子膜である。電極と自己組織化単分子膜との間の密着力は、電極と保護膜との間の密着力よりも弱く、且つ保護膜と自己組織化単分子膜との間の密着力は、保護膜とハンドリンク膜との間の密着力よりも弱い。
自己組織化単分子膜は、好ましくは、直鎖のアルキル基またはフルオロアルキル基を有し、末端基がアルキル基、フルオロアルキル基、フェニル基、またはフルオロフェニル基である。このような自己組織化単分子膜は、接触角が好ましくは８０度以上、より好ましくは９０度以上、さらに好ましくは９５度以上の疎水性の膜であるので、後の工程で自己組織化単分子膜上に形成する電極及び保護膜を容易に剥離することができる。
直鎖のアルキル基（ＣＨ）ｎにおいて、ｎは特に限定されないが、好ましくは８～１８である。同様に、直鎖のフルオロアルキル基（ＣＦ）ｎにおいて、ｎは特に限定されないが、好ましくは１～１０である。
自己組織化単分子膜は、例えば、デシルトリメトキシシラン（ＤＴＳ）、トリエトキシ－１Ｈ，１Ｈ，２Ｈ，２Ｈ－ヘプタデカフルオロデシルシラン（Ｆ－ＳＡＭ）、またはトリメトキシ（２－フェニルエチル）シラン（β－ＰＴＳ）である。ＤＴＳは約１０１度の接触角を有し、Ｆ－ＳＡＭは約１１０度の接触角を有し、β－ＰＴＳは約８０度の接触角を有するので、後の工程で自己組織化単分子膜上に形成する電極及び保護膜を、基板からより容易に剥離しやすくなる。
ＳＡＭ処理は、気相法または液相法で行うことができる。
気相法は、水酸基を形成した基板をＳＡＭ分子の飽和蒸気に暴露する方法である。これにより、ＳＡＭ分子と水酸基とが脱水縮合して、基板の表面に自己組織化単分子膜を形成することができる。
基板をＳＡＭ分子の飽和蒸気に暴露することは、例えば密閉容器中にＳＡＭ溶液と基板とを配置し、加熱によりＳＡＭ分子の飽和蒸気雰囲気を形成し、ＳＡＭ分子の飽和蒸気雰囲気中に基板を静置することで行うことができる。静置時間は、２～５時間程度であることができる。加熱温度は、１２０～１５０℃程度であることができる。
基板をＳＡＭ分子の飽和蒸気に暴露した後、基板を洗浄する。ＤＴＳの場合、トルエンで洗浄後、２－プロパノールで洗浄する。Ｆ－ＳＡＭの場合：２－プロパノールで洗浄する。β－ＰＴＳの場合、トルエンで洗浄後、２－プロパノールで洗浄する。
液相法は、表面に水酸基を形成した基板を、ＳＡＭ分子を溶解させた溶液中に浸漬する方法である。これによっても、基板の表面に自己組織化単分子膜を形成することができる。
本開示の方法においては、基板上に形成した剥離層上に、電極を形成する。図８に、剥離層６２上に電極１０、２０を形成した基板６０の断面模式図を示す。
電極の形成方法としては特に限定されないが、真空プロセスまたは溶液プロセスを用いて、電極材料の膜または電極を形成することができる。
例えば、グラビアオフセット印刷、スクリーン印刷、インクジェット印刷等の印刷法を用いて、剥離層上に電極を形成することができる。あるいは、電極材料の膜を、真空蒸着、またはスピンコート、ディップコート、ロールコート、スプレーコート、フローコート、ブレードコート、プッシュコート等により剥離層上に塗工し、形成した電極材料の膜を、フォトリソグラフィを用いてパターニングして、電極を形成することができる。
電極材料に応じて電極の形成方法を選べばよく、電極材料がＡｕの場合は、真空蒸着し、フォトリソグラフィによってパターニングを行って、電極を形成することが好ましい。
電極がＡｇの場合は、グラビアオフセット印刷、スクリーン印刷、インクジェット印刷等の印刷法を用いて、剥離層上に電極を形成することが好ましい。
電極がカーボンの場合は、スプレーコート、ブレードコート等を用いて、剥離層上に電極を形成することが好ましい。
電極が導電性高分子の場合は、スピンコート、プッシュコート等を用いて、剥離層上に電極を形成することが好ましい。
剥離層を形成する他の実施形態は、好ましくは、基板の表面に撥液性高分子層を形成すること、撥液性高分子層を形成した基板上にフォトマスクまたはメタルマスクを配置すること、基板に対し、フォトマスクまたはメタルマスクを配置した側からＵＶ（紫外光）照射を行い、照射した箇所の撥液性高分子層を分解し、撥液性高分子層を分解した箇所に水酸基を形成すること、水酸基を形成した箇所にＳＡＭ処理を行うことを含む。
撥液性高分子層を形成すること、撥液性高分子層を分解した箇所に水酸基を形成すること、及び水酸基を形成した箇所にＳＡＭ処理を行うことを含む本実施形態においては、チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成することは、剥離層上に、金属粒子を含む導電性インクを塗布すること、及び導電性インクを塗布した剥離層が形成された基板に、金属粒子を触媒として無電解めっきを行い、チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用のめっきを備えた電極を形成することを含む。
撥液性高分子層を形成すること、撥液性高分子層を分解した箇所に水酸基を形成すること、及び水酸基を形成した箇所にＳＡＭ処理を行うことを含む本実施形態では、撥液性高分子層及びＳＡＭ処理を施した箇所の導電性インクに対する濡れ性の差を利用して、電極のパターニングを行う。
基板の表面に撥液性高分子層を形成することは、塗布法により行うことができる。塗布法としては、従来用いられている方法を用いることができ、例えば、エッジキャスト法、連続エッジキャスト法、ドロップキャスト法、スピンコーティング法、印刷法（インクジェット法やグラビア印刷法）、ディスペンサー法、及びスプレー法、ディップコート法、ダイコーター法、ロールコーター法、バーコーター法、ブレードコーティング法等を用いることができる。
撥液性高分子層の厚みは、好ましくは１～５０ｎｍ、より好ましくは２～３０ｎｍ、さらに好ましくは３～２０ｎｍ、さらにより好ましくは５～１５ｎｍである。撥液性高分子層が前記好ましい厚みを有することにより、形成する電極の表面粗さを小さくすることができる。
撥液性高分子層の材料は、好ましくは、ＣＹＴＯＰ（登録商標）、ポリトリフルオロエチレン（ＰＴＦＥ）、パーフルオロアルコキシアルカン（ＰＦＡ）等のフッ素系高分子である。基板の表面に撥液性高分子層を形成する前に、基板の表面にＵＶ処理を行ってもよい。
撥液性高分子層を形成した基板上に配置するフォトマスクまたはメタルマスクは、ＵＶ光を遮断できるものであれば特に限定されず、例えばクロム製であることができる。
撥液性高分子層を形成した基板に対し、フォトマスクまたはメタルマスクを配置した側からＵＶ照射を行い、照射箇所の撥液性高分子層を分解し、撥液性高分子層を分解した箇所に水酸基を形成する。水酸基を形成することにより表面が親水化する。
ＵＶ照射することにより撥液性高分子層は分解されるが、撥液性高分子層のすべてが分解されずに一部が残存してもよい。水酸基は、撥液性高分子層が分解されて露出した基板上、残存した撥液性高分子層上、または露出した基板上及び残存した撥液性高分子層上の両方に形成され得る。
ＵＶ光は、好ましくは真空紫外光である。真空紫外光を照射することにより、撥液性高分子層をより効率的に分解して撥液性高分子層を分解した箇所に水酸基を形成することができる。真空紫外光の中心波長は約１０～２００ｎｍである。
ＵＶ照射により水酸基が生成した箇所にＳＡＭ処理を行う。ＳＡＭ処理は、ＵＶ照射により水酸基を生成させた基板全体に対して行うが、ＵＶ照射箇所のみ選択的に自己組織化単分子膜を形成することができる。
自己組織化単分子膜は、好ましくは、直鎖のアルキル基またはフルオロアルキル基を有し、末端基がアルキル基、フルオロアルキル基、フェニル基、またはフルオロフェニル基である。このような自己組織化単分子膜は、後の工程で自己組織化単分子膜上に塗布及びめっきにより形成する電極を容易に剥離することができる。
直鎖のアルキル基（ＣＨ）ｎにおいて、ｎは特に限定されないが、好ましくは８～１８である。同様に、直鎖のフルオロアルキル基（ＣＦ）ｎにおいて、ｎは特に限定されないが、好ましくは１～１０である。
自己組織化単分子膜は、例えば、デシルトリメトキシシラン（ＤＴＳ）、トリエトキシ－１Ｈ，１Ｈ，２Ｈ，２Ｈ－ヘプタデカフルオロデシルシラン（Ｆ－ＳＡＭ）、またはトリメトキシ（２－フェニルエチル）シラン（β－ＰＴＳ）であり、好ましくはＦ-ＳＡＭである。後の工程で自己組織化単分子膜上に塗布及びめっきにより形成する電極をより容易に剥離しやすくなる。
剥離層上に金属粒子を含有する導電性インクを塗布する。導電性インクの塗布方法は特に限定されず、例えばブレードコート法等であることができる。ＳＡＭ処理を施した箇所にのみ選択的に導電性インクを塗布することができる。導電性インクの溶媒に対し、ＳＡＭ処理を施した箇所は親液性であり、フォトマスクまたはメタルマスク部分（撥液性高分子層）は撥液性であるため、実質的にＳＡＭ処理を施した箇所にのみ選択的に導電性インクを塗布することができる。この方法によれば、チャネル長の下限値は、好ましくは、チャネル長の平行度を０．１度以下に高精度に形成する観点からは８μｍ程度であり、例えばＬ／Ｓ＝１０μｍ／１０μｍの高精細なパターニングが可能である。
導電性インクの金属粒子は、好ましくは、Ａｇ、Ａｕ、Ｐｔ、Ｃｕ、Ｐｄ、Ｎｉまたはそれらの組み合わせである。
導電性インクの溶媒は、撥液性高分子層が相対的に撥液性であり、ＳＡＭ処理を施した箇所が相対的に親液性となる溶媒であればよい。導電性インクの溶媒は、好ましくは、撥液性高分子層との接触角とＳＡＭ処理を施した箇所との接触角との差が好ましくは３°以降、より好ましくは５°以上となる溶媒である。導電性インクの溶媒は、さらに好ましくは、オクタン、トルエン、テトラデカン、酢酸ブチルまたはそれらの組み合わせの有機溶媒である。導電性インクの溶媒中の固形分濃度は、好ましくは０．１～３０ｗｔ％である。
塗布した導電性インクの金属粒子を触媒として無電解めっきを行い、めっきを備えた電極を形成する。ソース／ドレイン用電極がめっきを用いて形成されることによって、電極の仕事関数を制御し、電極から有機半導体へのキャリア注入を向上することができる。また、塗布した導電性インクの金属粒子を触媒として無電解めっきを行うことによって、島状の金属粒子の間にめっきが形成されて表面粗さＲｑが２ｎｍ以下の面を有するソース／ドレイン用電極が得られる。すなわち、撥液性高分子層を形成すること、撥液性高分子層を分解した箇所に水酸基を形成すること、及び水酸基を形成した箇所にＳＡＭ処理を行うことを含む本実施形態において、ソース／ドレイン用電極は金属粒子及びめっきを含む。めっきは、好ましくはＡｕめっき、Ａｇめっき、Ｐｔめっき、またはＣｕめっきであり、より好ましくはＡｕめっきである。ソース／ドレイン用電極がＡｕめっきを備えることにより、有機半導体へのキャリア注入に有利な高仕事関数の電極を形成することができる。
無電解めっきは、従来用いられている自己触媒型還元めっきであることができる。めっき液には金属イオンや還元剤の他に、ｐＨの変動を防ぐ緩衝材や金属イオンを安定化させる錯化剤等が含まれている。このめっき液に金属粒子を含む導電性インクを塗布した基板を浸漬させると、金属粒子を触媒とした還元反応によりめっき液中の金属イオンが析出してめっき皮膜を形成することができる。
本開示の方法においては、上記プロセスで電極を形成することができるので、２００μｍ以下のチャネル長及び２ｎｍ以下の表面粗さＲｑを有する１０組以上の微細な電極を提供することができ、このような電極は、有機半導体デバイスの実用的な集積回路の製造に適用することが可能である。また、上記のように剥離層上に電極を形成した後、後で述べるように、電極を剥離層から剥離して、有機半導体膜上に配置することができるため、有機半導体膜はダメージが小さく経時変化しにくい。本開示の方法においてはまた、上記プロセスで電極を形成することができるので、１０組以上の複数組の各組において、チャネル長の平行度が、好ましくは１度以下の電極を得ることができる。
本開示の方法においては、剥離層及び電極の上に、保護膜を形成する。図９に、保護膜３０を形成した基板６０、剥離層６２、及び電極１０、２０の断面模式図を示す。
保護膜３０は、後工程でハンドリング用膜を除去するときに、電極の剥離、損傷等を抑制することができる。保護膜はまた、本開示の方法で作製した電極を用いた有機半導体デバイスにおいて、有機半導体膜から電極が剥がれることを抑制することができる。
保護膜は、１μｍ以下の厚みを有する絶縁性ポリマーからなり、静電気力で前記電極の前記面とは反対側の面に貼り付いていて、且つ前記チャネルの少なくとも一部に延在する。
保護膜３０は、有機半導体膜の特性に影響を及ぼさないポリメタクリル酸メチル（ＰＭＭＡ）ＣＹＴＯＰ（登録商標）等のフッ素系ポリマー、ポリパラキシリレン（パリレン（登録商標））、またはポリアダマンチルメタクリレート（ＰＡＤＭＡ）であることができる。
保護膜３０は、好ましくはスピンコート法または化学気相蒸着法で形成する。
電極が真空蒸着法で形成される場合、保護膜は、スピンコート法で形成されるＰＭＭＡ、ＣＹＴＯＰ（登録商標）、またはＰＡＤＭＡが好ましい。スピンコート法は、実用上簡便で好ましい。スピンコート法の回転数、時間等の条件は、従来行われている条件であることができ、保護膜の材料に応じて適宜設定すればよい。
電極が塗布または塗布及びめっきによって形成される場合、保護膜は、ドライプロセスである化学気相蒸着法で製膜可能なポリパラキシリレン（パリレン（登録商標））が好ましい。パリレン（登録商標）の保護膜は、塗布法で形成される電極が溶解することをより防止することができる。化学気相蒸着法は従来の方法で行うことができ、例えば、ダイマーを１７０°Ｃに加熱して気化させ、さらに６９０°Ｃに加熱してダイマーを開裂してモノマーを生成させる。次いで、基板を設置して室温に保持したチャンバー内に生成したモノマーを流入・急冷させて、基板表面でラジカル重合によりポリマー状態にして製膜される。
本開示の方法においては、形成した保護膜の上に、ハンドリング用膜を形成する。図１０に、ハンドリング用膜６４を形成した基板６０、剥離層６２、電極１０、２０、及び保護膜３０の断面模式図を示す。
ハンドリング用膜６４は、図１０に示すように電極１０、２０及び保護膜３０を剥離層６２から剥離するための、ハンドリング用として形成する。後工程においてハンドリング用膜６４を除去せずに、電極膜、保護膜、及びハンドリング用膜を有機半導体膜上に配置する場合は、ハンドリング用膜６４は、保護膜を備えた電極膜を有機半導体膜上に配置するためのハンドリング用としても機能し得る。
ハンドリング用膜６４の厚みは、電極１０、２０及び保護膜３０をハンドリングすることができる厚みであれば限り特に限定されないが、好ましくは１０μｍ以上である。ハンドリング用膜６４の厚みの上限は特に限定されないが、厚みが大きいほどハンドリング用膜の除去に時間がかかるので、１００μｍ以下が好ましい。
ハンドリング用膜６４は、好ましくは、保護膜３０に応じた材料とする。保護膜３０が非水溶性ポリマーで構成される場合、ハンドリング用膜６４は水溶性ポリマー膜が好ましい。保護膜３０が有機溶剤に溶解しないポリマーで構成される場合、ハンドリング用膜６４は有機溶剤溶解性ポリマー膜が好ましい。ハンドリング用膜６４が、前記好ましいポリマー膜であることにより、溶液プロセスで、保護膜３０は溶解させずにハンドリング用膜６４だけを溶解させることにより、ハンドリング用膜を容易に除去することができる。
ハンドリング用膜６４が水溶性ポリマー膜である場合、保護膜上に水溶性ポリマーの水溶液を塗布して水溶性ポリマー膜を形成する。水溶性ポリマー膜は、電極１０、２０及び保護膜３０を剥離層６２から剥離した後に、水に溶かして除去され得る。後工程においてハンドリング用膜６４を除去せずに、電極膜、保護膜、及びハンドリング用膜を有機半導体膜上に配置する場合は、水溶性ポリマー膜は、電極及び保護膜を有機半導体膜上に配置した後に、水に溶かして除去され得る。
水溶性ポリマー膜の水溶性ポリマーは、好ましくは、ポリビニルアルコール（ＰＶＡ）、ポリアクリル酸、デキストラン、またはポリメタクリル酸であり、より好ましくはポリビニルアルコール（ＰＶＡ）である。
ハンドリング用膜６４が有機溶剤溶解性ポリマー膜である場合、保護膜上に有機溶剤溶解性ポリマーの水溶液を塗布して有機溶剤溶解性ポリマー膜を形成する。有機溶剤溶解性ポリマー膜は、電極１０、２０及び保護膜３０を剥離層６２から剥離した後に、有機溶剤に溶かして除去され得る。後工程においてハンドリング用膜６４を除去せずに、電極膜、保護膜、及びハンドリング用膜を有機半導体膜上に配置する場合は、有機溶剤溶解性ポリマー膜は、電極及び保護膜を有機半導体膜上に配置した後に、有機溶剤に溶かして除去され得る。
有機溶剤溶解性ポリマー膜の有機溶剤溶解性ポリマーは、好ましくは、ポリメタクリル酸メチル（ＰＭＭＡ）、ポリスチレン（ＰＳ）、ポリアクリロニトリル（ＰＡＮ）、またはポリエチレン（ＰＥ）であり、より好ましくはポリメタクリル酸メチル（ＰＭＭＡ）である。
保護膜上にハンドリング用膜を形成した後、剥離層と電極及び保護膜との界面を剥離させて、電極、保護膜、及びハンドリング用膜を含む電極フィルムを得る。
ハンドリング用膜の表面にカプトンテープ等のテープを貼り付けて引っ張ることによって、図１０に示すように、剥離層６２と電極１０、２０及び保護膜３０との界面を剥離させて、電極１０、２０、保護膜３０、及びハンドリング用膜６４を含む電極フィルム６００が得られる。図１１に、電極１０、２０とハンドリング用膜６４とで保護膜３０を挟んだ電極フィルム６００の断面模式図を示す。
図１３に、Ａｕ電極と水溶性ポリマーのＰＶＡ膜とで保護膜であるＰＭＭＡ膜を挟んだ電極フィルムの外観写真を示す。図１４に、図１３のＡｕ電極パターンを拡大した顕微鏡写真を示す。図１４の上から１つ目～３つ目の電極は、５００μｍのチャネル幅、並びにそれぞれ、１０μｍ、２０μｍ、及び４０μｍのチャネル長を有する。
電極フィルム６００からハンドリング用膜６４を除去する。ハンドリング用膜６４の除去は、ハンドリング用膜を構成する材料に応じた方法で行うことができる。
ハンドリング用膜が水溶性ポリマーで構成される場合、電極フィルムに水を適用して、ハンドリング用膜を除去する。
水を適用してハンドリング用膜を除去する際に、好ましくは、最初はハンドリング用膜に水を滴下し、実質的にハンドリング用膜が剥がれてきたら、電極フィルムの全体が浸水するまで水を加えて、ハンドリング用膜が溶けて電極フィルムから実質的に全て除去されるまで撹拌する。
ハンドリング用膜を除去することによって、保護膜が配置された電極を得ることができる。保護膜が非水溶性ポリマーで構成される場合は、アセトニトリル等の有機溶剤により除去してもよい。保護膜が有機溶剤に溶解しないポリマーで構成される場合、フッ素系溶剤等の溶剤により除去してもよい。保護膜を構成するポリマーの種類に応じて溶解させる溶剤を用いればよい。
本開示はまた、有機半導体デバイスの製造方法であって、表面粗さＲｑが２ｎｍ以下の基板を準備すること、前記基板の表面に剥離層を形成すること、前記剥離層上に、チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成すること、前記剥離層及び前記電極の上に、保護膜を形成すること、前記保護膜の上に、ハンドリング用膜を形成すること、前記剥離層と前記電極及び前記保護膜との界面を剥離させて、前記電極、前記保護膜、及び前記ハンドリング用膜を含む電極フィルムを得ること、前記電極フィルムを、有機半導体膜上に配置すること、及び前記ハンドリング用膜を除去すること、を含む、有機半導体デバイスの製造方法を対象とする。
図１２に示すように、上記有機半導体デバイスのソース／ドレイン用電極の製造方法において得られる電極フィルム６００を有機半導体膜６６上に配置する。電極フィルム６００を有機半導体膜６６上に配置する際、保護膜３０と有機半導体膜６６とが密着するように電極フィルムと有機半導体膜とを接触させる。
図１２は、有機半導体膜６６上に、電極１０、２０、保護膜３０、ハンドリング用膜６４を含む電極フィルム６００を配置した有機半導体デバイス２００の一例の断面模式図である。電極フィルム６００を有機半導体膜６６上に配置した後、ハンドリング用膜６４は除去される。
有機半導体デバイス２００は、ボトムゲート/トップコンタクト構造の有機電界効果トランジスタである。ゲート電極７４、下地層（ゲート絶縁膜）７０、７２の上に有機半導体膜６６が形成されている。ゲート電極７４は、従来用いられている材料、例えばdoped-Si等であることができる。下地層７０、７２も、従来用いられている材料、例えばＳｉＯ２、パリレン（登録商標）等であることができる。
電極フィルム６００を有機半導体膜６６上に配置する際、有機半導体膜６６の温度を５０～９０℃、好ましくは６０～８０℃に加熱することが好ましい。加熱は、ホットプレート等を用いて行えばよい。
前記好ましい温度に有機半導体膜６６を加熱することにより、保護膜３０及びハンドリング用膜６４が柔らかくなり、保護膜３０を、電極１０、２０の表面形状に沿って且つ有機半導体膜６６の表面に張り付くように配置しやすくなり、保護膜３０と有機半導体膜６６との密着性が向上する。有機半導体膜６６を前記好ましい温度に加熱するとき、有機半導体膜６６が配置されている基板ごと加熱することができる。
好ましくは、室温で電極フィルム６００を有機半導体膜６６上に配置した後に、基板側から有機半導体膜６６を加熱する。電極フィルム６００を有機半導体膜６６上に配置した後に加熱することにより、保護膜３０を、電極１０、２０の表面形状に沿って有機半導体膜６６の表面に張り付くように配置することをより良好に行うことができ、保護膜３０と有機半導体膜６６との密着性をより向上することができる。
電極フィルムを、有機半導体膜上に配置した後、ハンドリング用膜６４を除去する。ハンドリング用膜６４の除去は、ハンドリング用膜を構成する材料に応じた方法で行うことができる。
ハンドリング用膜が水溶性ポリマーで構成される場合、好ましくは、基板、有機半導体膜、及び電極フィルムを加熱したまま、有機半導体膜上に配置した電極フィルムに水を適用して、ハンドリング用膜を除去する。
水を適用してハンドリング用膜を除去する際に、フィルムの温度は２０～４０℃に下げてもよい。電極フィルムへの水の適用は、好ましくは、最初はハンドリング用膜に水を滴下し、実質的にハンドリング用膜が剥がれてきたら、電極フィルムの全体が浸水するまで水を加えて、ハンドリング用膜が溶けて電極フィルムから実質的に全て除去されるまで撹拌する。
ハンドリング用膜を除去することによって、有機半導体膜上に電極及び保護膜が配置された有機半導体デバイスを得ることができる。図１５に、得られた有機半導体デバイスの外観写真を示す。図１５に示す有機半導体デバイスにおいては、有機半導体膜上にＡｕ電極とＰＭＭＡの保護膜とが形成されている。
本開示の方法によれば、有機半導体層にダメージを与えることなく、有機電界効果トランジスタ等の有機半導体デバイスを作製することができる。
有機半導体膜は、好ましくは有機半導体単結晶膜である。
有機半導体単結晶膜の平均膜厚は、２～１００ｎｍであり、好ましくは４～２０ｎｍである。有機半導体単結晶膜の平均膜厚が前記範囲にあることにより、良好なデバイス特性を得ることができる。有機半導体単結晶膜の平均膜厚の測定は、触針式表面形状測定器または原子間力顕微鏡を用いて行うことができる。
有機半導体単結晶膜は厚み方向に、好ましくは１分子層（単分子層）～５０分子層、より好ましくは１分子層～１０分子層、さらに好ましくは１分子層～５分子層、さらにより好ましくは１分子層～３分子層を有する。有機半導体単結晶膜は、１分子層を有することが最も好ましいが、厚み方向に２分子層以上を有してもよい。有機半導体単結晶膜の分子層数は原子間力顕微鏡で測定することができる。
有機半導体の分子層数が少ないほど有機半導体のバルク領域の抵抗を低減でき、接触抵抗を低くすることができる。接触抵抗は電極／有機半導体界面からチャネル領域への電荷輸送における有機半導体のバルク領域の抵抗と、電極から有機半導体層への電荷注入での抵抗との２種類の抵抗の和である。キャリアが蓄積されるチャネル領域はゲート絶縁膜界面の有機半導体層の１層～数分子層に相当し、それ以外の層は電極からチャネルへのスムーズなキャリア注入を阻害するためである。
本開示の方法においては、平坦な基板上に形成した電極を有機半導体膜上に配置するため、蒸着プロセスで加わるような熱的ダメージ、またはフォトリソグラフィプロセス時のレジスト、エッチング液等によるダメージが有機半導体膜に加わらず、有機半導体膜が、厚み方向に１分子層の有機半導体単結晶膜であっても、有機半導体膜が損傷することなく有機半導体デバイスとして良好に動作する。
有機半導体単結晶膜の１分子層の厚みは、好ましくは２～６ｎｍ、より好ましくは２～４ｎｍである。有機半導体単結晶膜の１分子層の厚みは単結晶Ｘ線構造解析と原子間力顕微鏡観察を組み合わせることで測定することができる。
有機半導体単結晶膜の面積は、好ましくは２ｍｍ2以上、より好ましくは１０ｍｍ2以上、さらに好ましくは１００ｍｍ2以上、さらにより好ましくは１０００ｍｍ2以上、さらにより好ましくは１００００ｍｍ2以上である。有機半導体単結晶膜の面積の上限は、特に限定されず、製造設備の大きさによって制限され、例えば１０ｍ2としてもよい。従来、気相成長法を用いる場合は最大でも１ｍｍ2程度の面積を有する有機半導体単結晶膜しか得られなかったのに対して、本開示の有機半導体デバイスにおける上記のように大きな面積を有することができる。
有機半導体単結晶膜は、シングルドメインまたはマルチドメインからなり、好ましくはシングルドメインからなる。有機半導体単結晶膜のドメインは、単結晶Ｘ線回折で測定することができる。有機半導体単結晶膜は、好ましくは０．００５ｍｍ２以上、より好ましくは０．５ｍｍ２以上、さらに好ましくは２．０ｍｍ２以上の連続面積のシングルドメインを有する。
有機半導体単結晶膜は、好ましくは０．５ｃｍ2／Ｖ・ｓ以上、より好ましくは３．０ｃｍ2／Ｖ・ｓ以上、さらに好ましくは５．０ｃｍ2／Ｖ・ｓ以上、さらにより好ましくは７．５ｃｍ2／Ｖ・ｓ以上、さらにより好ましくは１０ｃｍ2／Ｖ・ｓ以上の移動度を示す。有機半導体単結晶膜の移動度は、有機電界効果トランジスタの測定結果から算出することができる。
有機半導体膜を構成する有機半導体の種類については特に制限は無いが、例えば、４環以上の多環芳香族化合物や、１つまたは複数の不飽和の五員複素環式化合物と複数のベンゼン環とによる４環以上の多環化合物を用いることができる。
また、有機半導体膜を構成する有機半導体は、自己凝縮機能の高い材料であることが好ましく、例えば、高移動度を示す次式（１）のｐ型有機半導体Ｃｎ-ＤＮＢＤＴ-ＮＷ等が挙げられる。
Figure 0007534793000004
 式（１）において、ｎは１～１４であることができる。自己凝縮機能とは、分子が溶媒から析出する際に、自発的に凝集して、結晶化しやすい傾向を意味する。
有機半導体膜を構成する有機半導体の他の例を、次式（２）～次式（６）に示す。
Figure 0007534793000005
式（２）で示されるポリチオフェン半導体において、Ｒ１及びＲ２はそれぞれ独立に水素原子又は炭素数が４～１０のアルキル基である。アルキル基はヘテロ原子（典型的には酸素原子及び硫黄原子から選択される。）を含んでもよい。また、Ｒ１及びＲ２は一緒になって環を形成することもできる。自己凝集能の理由により、好ましくは、Ｒ１及びＲ２はそれぞれ独立に水素原子又は炭素数が５～８のアルキル基である。より好ましくはＲ１及びＲ２はそれぞれ独立に水素原子又はヘキシル基である。
ｎは５～１００の整数を表す。ｎはポリチオフェン半導体中のチオフェンモノマー単位の平均数、すなわちポリチオフェン鎖の長さを示す。単結晶膜を形成する観点からは、ｎは５０以下であることが好ましい。
Figure 0007534793000006
式（３）中、Ｒ３、Ｒ４、Ｒ５及びＲ６はそれぞれ独立に、水素原子又は炭素数が１～１４のアルキル基である。アルキル基はヘテロ原子（典型的には酸素原子及び硫黄原子から選択される。）を含んでもよく、アルキル基中の水素原子はハロゲン原子等の置換基で置換されていてもよい。自己凝集能の理由により、Ｒ４＝Ｒ５であることが好ましく、Ｒ３＝Ｒ６であることが好ましい。溶解性の観点から、好ましくは、Ｒ４及びＲ５が水素原子であり、Ｒ３及びＲ６がそれぞれ独立に炭素数が１～１４のアルキル基であるか、又は、Ｒ３及びＲ６が水素原子であり、Ｒ４及びＲ５がそれぞれ独立に炭素数が１～１４のアルキル基である。より好ましくは、Ｒ３及びＲ６が水素原子であり、Ｒ４及びＲ５がそれぞれ独立に炭素数が１～１４のアルキル基である。自己凝集能の理由により、アルキル基の好ましい炭素数は４～１２であり、より好ましくは６～１０である。
Figure 0007534793000007
式（４）中、Ｒ７、Ｒ８、Ｒ９及びＲ１０はそれぞれ独立に、水素原子又は炭素数が１～１４のアルキル基である。アルキル基はヘテロ原子（典型的には酸素原子及び硫黄原子から選択される。）を含んでもよく、アルキル基中の水素原子はハロゲン原子等の置換基で置換されていてもよい。自己凝集能の理由により、Ｒ７＝Ｒ９であることが好ましく、Ｒ８＝Ｒ１０であることが好ましい。溶解性の観点から、好ましくは、Ｒ７及びＲ９が水素原子であり、Ｒ８及びＲ１０がそれぞれ独立に炭素数が１～１４のアルキル基であるか、又は、Ｒ８及びＲ１０が水素原子であり、Ｒ７及びＲ９がそれぞれ独立に炭素数が１～１４のアルキル基である。より好ましくは、Ｒ８及びＲ１０が水素原子であり、Ｒ７及びＲ９がそれぞれ独立に炭素数が１～１４のアルキル基である。自己凝集能の理由により、アルキル基の好ましい炭素数は６～１３であり、より好ましくは８～１０である。
Figure 0007534793000008
式（５）中、Ｒ１１、Ｒ１２、Ｒ１３及びＲ１４はそれぞれ独立に、水素原子又は炭素数が１～１４のアルキル基である。アルキル基はヘテロ原子（典型的には酸素原子及び硫黄原子から選択される。）を含んでもよく、アルキル基中の水素原子はハロゲン原子等の置換基で置換されていてもよい。自己凝集能の理由により、Ｒ１１＝Ｒ１３であることが好ましく、Ｒ１２＝Ｒ１４であることが好ましい。溶解性の観点から、好ましくは、Ｒ１１及びＲ１３が水素原子であり、Ｒ１２及びＲ１４がそれぞれ独立に炭素数が１～１４のアルキル基であるか、又は、Ｒ１２及びＲ１４が水素原子であり、Ｒ１１及びＲ１３がそれぞれ独立に炭素数が１～１４のアルキル基である。より好ましくは、Ｒ１２及びＲ１４が水素原子であり、Ｒ１１及びＲ１３がそれぞれ独立に炭素数が１～１４のアルキル基である。自己凝集能の理由により、アルキル基の好ましい炭素数は５～１２であり、より好ましくは８～１０である。
Figure 0007534793000009
式（６）中、Ｒ１５、Ｒ１６、Ｒ１７及びＲ１８はそれぞれ独立に、水素原子又は炭素数が１～１４のアルキル基である。アルキル基はヘテロ原子（典型的には酸素原子及び硫黄原子から選択される。）を含んでもよく、アルキル基中の水素原子はハロゲン原子等の置換基で置換されていてもよい。自己凝集能の理由により、Ｒ１５＝Ｒ１７であることが好ましく、Ｒ１６＝Ｒ１８であることが好ましい。溶解性の観点から、好ましくは、Ｒ１６及びＲ１８が水素原子であり、Ｒ１５及びＲ１７がそれぞれ独立に炭素数が１～１４のアルキル基であるか、又は、Ｒ１５及びＲ１７が水素原子であり、Ｒ１６及びＲ１８がそれぞれ独立に炭素数が１～１４のアルキル基である。より好ましくは、Ｒ１６及びＲ１８が水素原子であり、Ｒ１５及びＲ１７がそれぞれ独立に炭素数が１～１４のアルキル基である。自己凝集能の理由により、アルキル基の好ましい炭素数は５～１２であり、より好ましくは８～１０である。
有機半導体膜を構成する有機半導体のさらに他の例を、次式（７）～次式（１５）に示す。式（７）～式（１５）中、Ｒは、直鎖アルキル、分岐アルキル、フッ素化直鎖・分岐アルキル、トリイソプロピルシリルエチニル、フェニルなどを用いることができる。
Figure 0007534793000010
Figure 0007534793000011
Figure 0007534793000012
Figure 0007534793000013
Figure 0007534793000014
Figure 0007534793000015
Figure 0007534793000016
Figure 0007534793000017
Figure 0007534793000018
有機半導体膜は、透過型電子顕微鏡（ＴＥＭ）で観察することにより、単結晶であるかどうかを確認することができる。
有機半導体単結晶膜は、塗布法を用いて形成することができる。塗布法としては、従来用いられている方法を用いることができ、例えば、エッジキャスト法、連続エッジキャスト法、ドロップキャスト法、スピンコーティング法、印刷法（インクジェット法やグラビア印刷法）、ディスペンサー法、スプレー法、ディップコート法、ダイコーター法、ロールコーター法、バーコーター法、ブレードコーティング法等を用いることができる。この中でも、連続エッジキャスト法は、膜厚を非常に薄く制御した厚みの有機半導体単結晶膜を得ることができ、１分子層～３分子層程度に制御することが容易であるため、好ましい。
好ましくは、電極と有機半導体膜との間に、キャリア注入促進膜を配置する。キャリア注入促進膜を電極と有機半導体膜との間に配置することで、有機半導体膜へのキャリアの注入を促進することができる。
キャリア注入促進膜は、電極と有機半導体膜との間に、島状に配置され得る。
キャリア注入促進膜の厚みは、好ましくは１～４ｎｍ、より好ましくは２～３ｎｍである。
剥離層上にキャリア注入促進層を形成し、キャリア注入促進層の上に電極材料を真空蒸着し、フォトリソグラフィによってパターニングを行う。次いで保護膜を形成したものを剥離し、有機半導体膜にキャリア注入促進層が接するように、キャリア注入促進層、電極、及び保護膜を配置することができる。剥離層上にキャリア注入促進層を形成した後、真空蒸着法に代えて、キャリア注入促進層の上に導電性インクを塗布し、次いで無電解メッキを施して電極を形成してもよい。
キャリア注入促進層は、好ましくは２，３，５，６－テトラフルオロ－７，７，８，８－テトラシアノキノジメタン（Ｆ４－ＴＣＮＱ）である。
キャリア注入促進層は、剥離層上に、真空蒸着により形成することができる。
電極の表面を、ペンタフルオロベンゼンチオール（ＰＦＢＴ）あるいは４-メチルベンゼンチオール（ＭＢＴ）等の自己組織化単分子層で修飾してもよい。これにより、電極の仕事関数を制御し、電極から有機半導体へのキャリア注入を向上することができる。
電極にＰＦＢＴまたはＭＢＴを形成する場合は、ＰＦＢＴまたはＭＢＴを溶解させたエタノール中に、剥離した電極フィルムを浸漬する。これにより、電極表面にＰＦＢＴまたはＭＢＴを形成することができる。
（実施例１）
基板として、イーグルガラス（Ｃｏｒｎｉｎｇ社のＥＡＧＬＥ ＸＧ（登録商標））を用意し、ＵＶオゾン（ＵＶ／Ｏ３）処理を行い、ガラス表面に水酸基を形成した。ＵＶオゾン処理は、酸素雰囲気下で、Ｆｉｌｇｅｎ株式会社製ＵＶランプＵＶ２５３Ｈ（波長１８４．９ｎｍ及び２５３．７ｎｍ）を用いて１５分間、ＵＶ照射することにより行った。
水酸基を形成したガラス基板にＳＡＭ処理を行い、ガラス基板の表面に、剥離層として、デシルトリメトキシシラン（ＤＴＳ）の自己組織化単分子膜を形成した。ＳＡＭ処理は、密閉容器中にＤＴＳ溶液と水酸基を形成したガラス基板とを配置し、１２０℃に加熱してＤＴＳ分子の飽和蒸気雰囲気を形成し、ＤＴＳ分子の飽和蒸気雰囲気中に水酸基を形成したガラス基板を３時間静置し、次いで、トルエンで洗浄後、２－プロパノールで洗浄することにより行った。
ＤＴＳの自己組織化単分子膜を形成したガラス基板上に、Ａｕを真空蒸着及びフォトリソグラフィによりパターニングして、厚みが４０ｎｍでチャネル長／チャネル幅＝１００μｍ／５００μｍ、８０μｍ／５００μｍ、６０μｍ／５００μｍ、４０μｍ／５００μｍ、２０μｍ／５００μｍ、及び１０μｍ／５００μｍのＡｕ電極をそれぞれ１６組ずつ計９６組形成した。
Ａｕ電極を形成したガラス基板上に、酢酸ブチル中に３質量％のポリメタクリル酸メチル（ＰＭＭＡ）を溶解した溶液をスピンコートした。スピンコートでは、１秒間で５００ｒｐｍまで回転数を上げ、５００ｒｐｍで５秒保持し、２０００ｒｐｍで４０秒間保持した。回転を止めて、８０℃で３０分間乾燥を行い、溶媒を除去して、厚みが７５ｎｍのＰＭＭＡの保護膜を形成した。
ＰＭＭＡの保護膜上に、５質量％のポリビニルアルコール（ＰＶＡ）水溶液を塗布して、５０℃で２時間乾燥して、厚みが１０μｍのＰＶＡのハンドリング用膜を形成した。
ハンドリング用膜にカプトンテープを貼り付け、カプトンテープを引っ張ることによって、Ａｕ電極、ＰＭＭＡ保護膜、及びＰＶＡハンドリング用膜を含む電極フィルムを剥離した。図１３に、Ａｕ電極とＰＶＡハンドリング用膜とでＰＭＭＡ保護膜を挟んだ電極フィルムの外観写真を示す。図１４に、図１３のＡｕ電極パターンを拡大した顕微鏡写真を示す。図１４の上から１つ目～３つ目の電極は、５００μｍのチャネル幅、並びにそれぞれ、１０μｍ、２０μｍ、及び４０μｍのチャネル長を有する。
Ａｕ電極、ＰＭＭＡ保護膜、及びＰＶＡハンドリング用膜を含む電極フィルムを、おもりを用いてＡｕ電極が固定されるようにガラス板上に配置した。次いで、ＰＶＡハンドリング用膜に水を滴下し、実質的にハンドリング用膜が剥がれてきた後に、３０℃に降温して、電極フィルムの全体が浸水するまで水を加えて、ＰＶＡが完全に溶けるまで３時間水中で撹拌してハンドリング用膜を除去し、図４に示すようなＰＭＭＡ保護膜を有するＡｕ電極を作製した。
次いで、ＰＭＭＡ保護膜を有するＡｕ電極を、３０℃のアセトニトリルに３０分浸漬して、ＰＭＭＡ保護膜を除去し、図２に示すようなＡｕ電極を作製した。
得られたＡｕ電極６４組の各組における電極のチャネル長／チャネル幅は、それぞれ１００μｍ／５００μｍ、８０μｍ／５００μｍ、６０μｍ／５００μｍ、４０μｍ／５００μｍ、２０μｍ／５００μｍ、及び１０μｍ／５００μｍであり、電極の表面粗さＲｑは０．６ｎｍであった。電極各組（１素子）におけるチャネル長の平行度は０．１度以下であった。
（実施例２）
厚みが４０ｎｍでチャネル長／チャネル幅＝２００μｍ／１０００μｍのＡｕ電極を５０組形成したこと以外は、実施例１と同様に、Ａｕ電極を作製した。図３０に、１．５ｃｍ角に形成した５０組の厚みが４０ｎｍでチャネル長／チャネル幅＝２００μｍ／１０００μｍのＡｕ電極の上面写真を示す。図３１に、図３０の破線で囲んだ１組のソース／ドレイン用電極の拡大写真を示す。
得られたＡｕ電極５０組の各組における電極のチャネル長／チャネル幅は２００μｍ／１０００μｍであり、電極の表面粗さＲｑは０．６ｎｍであった。電極各組（１素子）におけるチャネル長の平行度は０．１度以下であった。
（実施例３）
実施例１と同じ方法で、Ａｕ電極、ＰＭＭＡ保護膜、及びＰＶＡハンドリング用膜を含む電極フィルムを得た。
有機半導体として、高移動度を示す下記式（１６）：
Figure 0007534793000019
 のｐ型有機半導体Ｃ9-ＤＮＢＤＴ-ＮＷの粉末を用意した。溶剤として３－クロロチオフェンを用い、溶剤中に有機半導体粉末を溶解させ、有機半導体溶液を調製した。
厚みが５００μｍのゲート電極であるｄｏｐｅｄ－Ｓｉ、厚みが１００ｎｍのＳｉＯ２、及び厚みが７０ｎｍのパリレン（ｄｉＸ－ＳＲ（登録商標））が積層された基板を用意した。
８０℃に加熱した基板上に、調製した有機半導体溶液を連続エッジキャスト法で塗布し、単分子層の有機半導体単結晶膜を製膜した。有機半導体膜の表面粗さＲｑは０．２ｎｍであった。
ホットプレート上に、得られたｄｏｐｅｄ－Ｓｉ、ＳｉＯ２、パリレン（ｄｉＸ－ＳＲ（登録商標））、及び有機半導体膜の積層体を配置し、８０℃に加熱しながら、図１２に模式的に示すように、電極が有機半導体膜に接するように、電極フィルムを有機半導体膜上に配置した。
８０℃に加熱したままＰＶＡのハンドリング用膜に水を滴下し、実質的にハンドリング用膜が剥がれてきた後に、３０℃に降温して、電極フィルムの全体が浸水するまで水を加えて、ＰＶＡが完全に溶けるまで３時間水中で撹拌してハンドリング用膜を除去し、図４２に模式的に示すようなボトムゲート/トップコンタクト構造の有機電界効果トランジスタを作製した。
チャネル長／チャネル幅が異なる作製したトランジスタのうち、チャネル長／チャネル幅が１００μｍ／５００μｍのトランジスタについて、図１８に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図１９に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図２０に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフを示す。飽和領域における移動度は１０ｃｍ2／Ｖ・ｓ、線形領域における移動度は１０ｃｍ2／Ｖ・ｓを示し、非常に大きな移動度を示した。移動度の計算において、ＳｉＯ２とパリレン（登録商標）とを積層した絶縁膜のキャパシタンスは理論値を用いた。
（実施例４）
実施例３で作製したチャネル長／チャネル幅が１０μｍ／５００μｍのトランジスタについて、図２１に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図２２に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図２３に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフを示す。飽和領域における移動度は３．６ｃｍ2／Ｖ・ｓ、線形領域における移動度は７．２ｃｍ2／Ｖ・ｓを示し、チャネル長が１０μｍの短チャネルデバイスでも良好な移動度が得られた。
（実施例５）
剥離層を、トリエトキシ－１Ｈ，１Ｈ，２Ｈ，２Ｈ－ヘプタデカフルオロデシルシラン（Ｆ－ＳＡＭ）に変更したこと以外は、実施例３と同様に、有機半導体デバイスを作製した。
作製したチャネル長／チャネル幅が１００μｍ／５００μｍのトランジスタの移動度を測定したところ、実施例３と同様の移動度を示した。
（実施例６）
実施例２と同様の電極パターンでチャネル長／チャネル幅＝２００μｍ／１０００μｍのＡｕ電極を形成したこと以外は、実施例１と同じ方法で、Ａｕ電極、ＰＭＭＡ保護膜、及びＰＶＡハンドリング用膜を含む電極フィルムを得た。さらに、剥離層をＦ－ＳＡＭに変更し、積層体のうちパリレン（ｄｉＸ－ＳＲ（登録商標））をトリメトキシ（２－フェニルエチル）シラン（β－ＰＴＳ）に変更して、ｄｏｐｅｄ－Ｓｉ、ＳｉＯ２、β－ＰＴＳ、及び有機半導体膜の積層体を得たこと以外は、実施例３と同様に、有機半導体デバイスを作製した。
図１６に、作製した有機半導体デバイスの上面から観察した有機半導体（Ｃ９－ＤＮＢＤＴ－ＮＷ）膜のレーザー共焦点顕微鏡写真を示す。破線で囲んだ全面（面積：４５０ｍｍ2）で単分子層の単結晶性ドメイン薄膜が得られた。
図１７に、図１６のＣ９－ＤＮＢＤＴ－ＮＷの単分子層膜を原子間力顕微鏡（ＡＦＭ）で測定した結果を示す。Ｃ９－ＤＮＢＤＴ－ＮＷの１分子層に相当する４ｎｍの厚みが得られていた。
作製したチャネル長／チャネル幅が２００μｍ／１０００μｍのトランジスタについて、図２４に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図２５に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図２６に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフを示す。飽和領域における移動度は１５．３ｃｍ2／Ｖ・ｓ、線形領域における移動度は１１．６ｃｍ2／Ｖ・ｓを示し、有機半導体膜が単分子層の単結晶でも、非常に大きな移動度のトランジスタを作製することができた。
（実施例７）
剥離層上に、真空蒸着により、２，３，５，６－テトラフルオロ－７，７，８，８－テトラシアノキノジメタン（Ｆ４－ＴＣＮＱ）のキャリア注入促進層を形成し、キャリア注入促進層の上にＡｕ電極を実施例３と同様に形成したこと以外は、実施例３と同様に有機半導体デバイスを作製した。
作製したチャネル長／チャネル幅が１０μｍ／５００μｍのトランジスタについて、図２７に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図２８に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図２９に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフを示す。飽和領域における移動度は２ｃｍ2／Ｖ・ｓ、線形領域における移動度は５．４ｃｍ2／Ｖ・ｓを示し、良好な移動度が得られた。
（実施例８）
剥離層を、トリエトキシ－１Ｈ，１Ｈ，２Ｈ，２Ｈ－ヘプタデカフルオロデシルシラン（Ｆ－ＳＡＭ）に変更し、保護膜を、ガラス転移点が１０８℃の、ＣＹＴＯＰ（登録商標）の末端基がＣＦ３のＣＴＸ－８０９ＳＰ２に変更し、積層体のうちパリレン（ｄｉＸ－ＳＲ（登録商標））をβ－ＰＴＳに変更して、ｄｏｐｅｄ－Ｓｉ、ＳｉＯ２、β－ＰＴＳ、及び有機半導体膜の積層体を得たこと以外は、実施例３と同様に、有機半導体デバイスを作製した。
ＣＹＴＯＰ（登録商標）のＣＴＸ－８０９ＳＰ２保護膜は、次の方法で形成した。ＣＴＸ－８０９ＳＰ２：ＣＴ－Ｓｏｌｖ．１８０（希釈用溶媒）＝２：３（質量比）で準備した溶液を、Ａｕ電極を形成したガラス基板上に実施例１と同じ条件でスピンコートした。回転を止めて、５０℃で１分間、次いで８０℃で４０分間乾燥を行って溶媒を除去し、厚みが３００ｎｍの８０９ＳＰ２保護膜を形成した。ＰＶＡを塗布可能にするため、エキシマ光によるＣＴＸ－８０９ＳＰ２の表面改質を行い、実施例１と同じ方法でＰＶＡハンドリング用膜を形成した。
作製したチャネル長／チャネル幅が１００μｍ／５００μｍのトランジスタについて、図３２に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図３３に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図３４に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフを示す。飽和領域における移動度は１２ｃｍ2／Ｖ・ｓ、線形領域における移動度は１３ｃｍ2／Ｖ・ｓを示し、良好な移動度が得られた。
（実施例９）
チャネル長／チャネル幅が１００μｍ／５００μｍ、８０μｍ／５００μｍ、６０μｍ／５００μｍ、４０μｍ／５００μｍ、２０μｍ／５００μｍ、１０μｍ／５００μｍ、及び２００μｍ／５００μｍのＡｕ電極をそれぞれ１６組ずつ計１１２組形成し、保護膜を、ガラス転移点が１０８℃の、ＣＹＴＯＰ（登録商標）の末端基が－ＣＯＮＨ－Ｓｉ（ＯＲ）ｎのＣＴＬ－８０９Ｍに変更したこと以外は、実施例８と同様に、有機半導体デバイスを作製した。
ＣＴＬ－８０９Ｍ保護膜は、次の方法で形成した。ＣＴＬ－８０９Ｍ：ＣＴ－Ｓｏｌｖ．１８０（希釈用溶媒）＝２：３（質量比）で準備した溶液を、Ａｕ電極を形成したガラス基板上に実施例１と同じ条件でスピンコートした。回転を止めて、５０℃で４０分間乾燥を行って溶媒を除去し、厚みが３００ｎｍのＣＴＬ－８０９Ｍ保護膜を形成した。ＰＶＡを塗布可能にするため、エキシマ光によるＣＴＬ－８０９Ｍ保護膜の表面改質を行い、実施例１と同じ方法でＰＶＡハンドリング用膜を形成した。
作製したチャネル長／チャネル幅が２００μｍ／５００μｍのトランジスタについて、図３５に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図３６に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図３７に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフを示す。飽和領域における移動度は１５ｃｍ2／Ｖ・ｓ、線形領域における移動度は１１ｃｍ2／Ｖ・ｓを示し、良好な移動度が得られた。
（実施例１０）
保護膜を、ガラス転移点が２００℃以上のポリアダマンチルメタクリレート（ＰＡＤＭＡ）に変更したこと以外は、実施例３と同様に、有機半導体デバイスを作製した。
ＰＡＤＭＡの保護膜は、次の方法で形成した。シクロヘキサン中に２質量％のＰＡＤＭＡを溶解させた溶液を、Ａｕ電極を形成したガラス基板上に実施例１と同じ条件でスピンコートした。回転を止めて、５０℃で３０秒間乾燥、次いで８０℃で１５分間の乾燥を行って溶媒を除去し、厚みが２００ｎｍのＰＡＤＭＡ保護膜を形成した。
作製したチャネル長／チャネル幅が８０μｍ／５００μｍのトランジスタについて、図３８に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図３９に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図４０に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフを示す。飽和領域における移動度は４．７ｃｍ2／Ｖ・ｓ、線形領域における移動度は７．０ｃｍ2／Ｖ・ｓを示し、良好な移動度が得られた。
（実施例１１）
実施例１と同様にチャネル長／チャネル幅が、１００μｍ／５００μｍ、８０μｍ／５００μｍ、６０μｍ／５００μｍ、４０μｍ／５００μｍ、２０μｍ／５００μｍ、及び１０μｍ／５００μｍのＡｕ電極をそれぞれ８組ずつ計４８組形成したこと以外は、実施例６と同様に、図４３に模式的に示す断面構造を有する有機半導体デバイスを作製した。
作製した有機半導体デバイスについて、Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｅｔｈｏｄ（ＴＬＭ）法を用いて接触抵抗を評価した。図４４に、ＶＧ－Ｖｔｈのそれぞれについてチャネル長ＬとＲｔｏｔａｌ・Ｗとの関係を表すグラフ、及び図４５にＶＧ－ＶｔｈとＲＣ・Ｗとの関係を表すグラフを示す。図４５から、ＲＣ・Ｗが１７５Ω・ｃｍ以下という低接触抵抗が得られていることを確認できた。
（実施例１２）
基板として、イーグルガラス（Ｃｏｒｎｉｎｇ社のＥＡＧＬＥ ＸＧ（登録商標））基板を用意し、図４６に模式的に示すように、基板６０の表面に撥液性高分子層８０として厚みが１０ｎｍで末端基が－ＣＯＮＨ－Ｓｉ（ＯＲ）ｎのＣＴＬ－８０９ＭのＣＹＴＯＰ（登録商標）を形成した。
ＣＴＬ－８０９Ｍ撥液性高分子層は、次の方法で形成した。ＣＴＬ－８０９Ｍ：ＣＴ－Ｓｏｌｖ．１８０（希釈用溶媒）＝１：３０（質量比）で準備した溶液を、ガラス基板上にスピンコートした。スピンコートでは、１秒間で５００ｒｐｍまで回転数を上げ、５００ｒｐｍで１０秒保持し、１０００ｒｐｍで４０秒間保持した。回転を止めて、５０℃で１分間、次いで８０℃で１５分間、さらに１３０℃で４０分間乾燥を行って溶媒を除去し、厚みが１０ｎｍの８０９Ｍ撥液性高分子層を形成した。
図４７に模式的に示すように、撥液性高分子層８０を形成したガラス基板上にクロム製のフォトマスク８２を配置し、フォトマスク８２を配置した側から真空紫外光（ＶＵＶ）８４を照射した。図４８に模式的に示すように、照射した箇所の撥液性高分子層８０を分解し、撥液性高分子層を分解した箇所に水酸基を形成した。真空紫外光の照射は、Ｎ２フロー雰囲気下で、ＳＵＳ１００１（ウシオ電気株式会社製）を用いて０．０４ｍｍ／秒の速度でエキシマランプ（波長１７２ｎｍ）を移動させながら行った。
図４９に模式的に示すように、水酸基を形成したガラス基板６０の表面に、気相法を用いてＳＡＭ処理を行い、トリエトキシ－１Ｈ，１Ｈ，２Ｈ，２Ｈ－ヘプタデカフルオロデシルシラン（Ｆ－ＳＡＭ）のフッ素系自己組織化単分子膜８６を形成した。フッ素系自己組織化単分子膜の形成は、密閉容器中にＦ－ＳＡＭ溶液と水酸基を形成したガラス基板とを配置し、１２０℃に加熱してＦ－ＳＡＭ分子の飽和蒸気雰囲気を形成し、Ｆ－ＳＡＭ分子の飽和蒸気雰囲気中に水酸基を形成したガラス基板を３時間静置し、次いで、２－プロパノールで洗浄することにより行った。
次いで、固形分濃度が３０ｗｔ％のＡｇインク（株式会社アルバック社製、Ｌ-Ａｇ１Ｔ）を、オクタンで固形分濃度を５０倍に希釈してＡｇ粒子を含むＡｇインクを準備した。
ここで、Ａｇインクの溶媒であるオクタンとＣＹＴＯＰ（登録商標）及びＦ－ＳＡＭとの接触角の評価結果を示す。図５２に、真空紫外光を照射する前のＣＹＴＯＰ（登録商標）に対するオクタンの接触角を評価した写真を示す。図５３に、真空紫外光照射及びＳＡＭ処理を施した後のＣＹＴＯＰ（登録商標）、及び真空紫外光照射及びＳＡＭ処理により形成したＦ－ＳＡＭに対するオクタンの接触角を評価した写真を示す。接触角の測定は、５ｍｍ角のガラス基板上に形成したＣＹＴＯＰ（登録商標）（真空紫外光照射前）、ＣＹＴＯＰ（登録商標）（真空紫外光照射及びＳＡＭ処理後）、及び真空紫外光照射及びＳＡＭ処理を施して形成したＦ－ＳＡＭについて行った。
真空紫外光照射前及びＳＡＭ処理後のいずれにおいても、ＣＹＴＯＰ（登録商標）はオクタンの接触角が３１°であり、Ｆ－ＳＡＭはオクタンの接触角が２１°であった。このように、ＳＡＭ処理の前後において、ＣＹＴＯＰ（登録商標）上にはＦ－ＳＡＭは形成されておらず、真空紫外光を照射した箇所に対して選択的にＦ－ＳＡＭが形成されていることが分かる。また、ＣＹＴＯＰ（登録商標）はオクタンに対して相対的に撥液性であり、Ｆ－ＳＡＭはオクタンに対して相対的に親液性であることも確認された。
上記のように接触角を確認したオクタンを主溶媒とするＡｇインクを、図５０に模式的に示すように、Ｆ－ＳＡＭの自己組織化単分子膜８６を形成したガラス基板６０上に、ブレードコート法で塗布して、チャネル長に相当する直線間の距離が１０μｍ及び２０μｍになるようにＡｇ粒子８８で構成される塗膜を形成した。撥液性であるＣＹＴＯＰ（登録商標）上には塗膜は形成されず、親液性であるＦ－ＳＡＭ上にのみ選択的に塗膜が形成された。図５１に、得られたパターニングされたＡｇ粒子で構成される塗膜の外観写真を示す。Ａｇ粒子を含むＡｇインクは、固形分濃度が３０ｗｔ％のＡｇインク（株式会社アルバック社製、Ｌ-Ａｇ１Ｔ）を、オクタンで固形分濃度を５０倍に希釈したものを用いた。
（実施例１３）
チャネル長／チャネル幅が１００μｍ／１０００μｍとなるようにＡｇ粒子で構成される塗膜を形成したこと以外は、実施例１２と同じ方法で、Ａｇ粒子で構成される塗膜を形成した。図５４に模式的に示すように、Ａｇ粒子８８で構成される塗膜を形成したガラス基板６０に、Ａｇ粒子８８を触媒として無電解めっきを行い、パターニングされたＡｕめっき８９を備えたソース／ドレイン用電極を形成した。
無電解めっきのめっき液として、プレシャスファブＡＣＧ３０００（日本エレクトロプレイティング・エンジニヤース株式会社）を用いた。めっき液のｐＨを７．５に調製し液温を６５°Ｃに保持しめっき液を撹拌しながら、導電性インクを塗布したガラス基板を１５０秒間めっき液に浸漬させた。次いで、ホットプレートを用いて１５０°Ｃで１０分間加熱し、室温冷却後に再び１５０秒間浸漬させてＡｕを成長させた。
図５５に、得られたＡｕめっきを備えたソース／ドレイン用電極の外観写真を示す。Ａｕめっきを備えた２組の電極は、チャネル長／チャネル幅＝１００μｍ／１０００μｍを有し、表面粗さＲｑは０．５ｎｍであった。表面粗さＲｑの測定は、下記に記載するように、保護膜及びハンドリング用膜を形成し、ハンドリング用膜にカプトンテープを貼り付けてカプトンテープを引っ張ることによって剥離した後の、自己組織化単分子膜に接していた電極面の表面粗さである。
（実施例１４）
実施例１３で作製したＡｕめっきを備えた電極を形成したガラス基板上に、化学気相蒸着法で、厚みが１μｍのパリレン（ｄｉＸ－ＳＲ（登録商標））の保護膜を形成した。
パリレン（登録商標）の保護膜上に、５質量％のポリビニルアルコール（ＰＶＡ）水溶液を塗布して、５０℃で２時間乾燥して、厚みが１０μｍのＰＶＡのハンドリング用膜を形成した。
ハンドリング用膜にカプトンテープを貼り付け、カプトンテープを引っ張ることによって、Ａｕめっきを備えた電極、パリレン（登録商標）保護膜、及びＰＶＡハンドリング用膜を含む電極フィルムを剥離した。
実施例６と同様に、ｄｏｐｅｄ－Ｓｉ、ＳｉＯ２、β－ＰＴＳ、及び有機半導体膜の積層体を用意し、Ａｕめっきを備えた電極が有機半導体膜に接するように電極フィルムを有機半導体膜上に配置した。
８０℃に加熱したままＰＶＡのハンドリング用膜に水を滴下し、実質的にハンドリング用膜が剥がれてきた後に、３０℃に降温して、電極フィルムの全体が浸水するまで水を加えて、ＰＶＡが完全に溶けるまで３時間水中で撹拌してハンドリング用膜を除去し、図５６に模式的に示すようなボトムゲート/トップコンタクト構造の有機電界効果トランジスタを作製した。
（実施例１５）
実施例１４と同じ方法で、Ａｕめっきを備えた電極、パリレン（登録商標）保護膜、及びＰＶＡハンドリング用膜を含む電極フィルムを得た。
図５７に模式的に示すＡｕめっきを備えた電極、パリレン（登録商標）保護膜、及びＰＶＡハンドリング用膜を含む電極フィルムの電極の一方について、光電子収量分光（Photoelectron Yield Spectroscopy：ＰＹＳ）で仕事関数を測定した。仕事関数の測定は、ＰＹＳ－２０２（住友重機械工業株式会社）用いて、下式：
Figure 0007534793000020
 （式中、Ｙは光電子収量、ｈはプランク定数、νは光子の振動数、ＷＦは仕事関数である）により行った。
図５８に、フォトンエネルギー（ｈν）に対してＹ１／２をプロットした仕事関数の測定結果を示す。図５８に示す二直線の交点から得られる電極のＷＦは５．２ｅＶであった。金のＷＦは５．２ｅＶであり、銀のＷＦは４．３ｅＶであり、Ｃ９－ＤＮＢＤＴ－ＮＷのＨＯＭＯ準位は５．２４ｅＶである。したがって、得られた電極は、無電解めっきにより堆積させた金が仕事関数において支配的であり、有機半導体膜へのキャリア注入に有利な高仕事関数が得られたことが分かる。
（実施例１６）
チャネル長／チャネル幅が、４０μｍ／３１５μｍ、６０μｍ／３１５μｍ、８０μｍ／３１５μｍ、１００μｍ／３１５μｍ、１２０μｍ／３１５μｍ、１４０μｍ／３１５μｍ、１６０μｍ／３１５μｍ、及び１８０μｍ／３１５μｍの、Ａｕめっきを備えた電極をそれぞれ４組ずつ計３２組形成したこと以外は、実施例１２と同じ方法で、Ａｕめっきを備えた電極、パリレン（登録商標）保護膜、及びＰＶＡハンドリング用膜を含む電極フィルムを得た。
実施例６と同様に、ｄｏｐｅｄ－Ｓｉ、ＳｉＯ２、β－ＰＴＳ、及び有機半導体膜の積層体を用意し、Ａｕめっきを備えた電極が有機半導体膜に接するように電極フィルムを有機半導体膜上に配置した。
８０℃に加熱したままＰＶＡのハンドリング用膜に水を滴下し、実質的にハンドリング用膜が剥がれてきた後に、３０℃に降温して、電極フィルムの全体が浸水するまで水を加えて、ＰＶＡが完全に溶けるまで３時間水中で撹拌してハンドリング用膜を除去し、図５６に模式的に示すようなボトムゲート/トップコンタクト構造の有機電界効果トランジスタを作製した。
チャネル長／チャネル幅が異なる作製したトランジスタのうち、図５９に示すチャネル長／チャネル幅が１００μｍ／３１５μｍのソースドレイン電極を有するトランジスタについて、図６０に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図６１に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図６２に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフを示す。飽和領域における移動度は１２．７ｃｍ2／Ｖ・ｓ、線形領域における移動度は１１．８ｃｍ2／Ｖ・ｓを示し、非常に大きな移動度を示した。移動度の計算において、ＳｉＯ２とβ－ＰＴＳとを積層した絶縁膜のキャパシタンスは理論値を用いた。
（実施例１７）
実施例１６で作製したチャネル長／チャネル幅が、４０μｍ／３１５μｍ、６０μｍ／３１５μｍ、８０μｍ／３１５μｍ、１００μｍ／３１５μｍ、１２０μｍ／３１５μｍ、１４０μｍ／３１５μｍ、１６０μｍ／３１５μｍ、及び１８０μｍ／３１５μｍの、Ａｕめっきを備えた電極を有する図５６に模式的に示すようなボトムゲート/トップコンタクト構造の有機電界効果トランジスタについて、接触抵抗を評価した。図６３に、接触抵抗を評価した範囲を破線で示す。
接触抵抗は、Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｅｔｈｏｄ （ＴＬＭ）法を用いて評価した。図６４に、ＶＧ－Ｖｔｈのそれぞれについてチャネル長ＬとＲｔｏｔａｌ・Ｗとの関係を表すグラフ、図６５にＶＧ－ＶｔｈとＲＣ・Ｗとの関係を表すグラフを示す。ＲＣ・Ｗが１２０Ω・ｃｍという低接触抵抗を確認できた。
（実施例１８）
１０ｃｍ角の範囲内に複数の組み合わせのチャネル長／チャネル幅のＡｇ粒子で構成される塗膜を形成したこと以外は、実施例１２と同様に、Ｆ－ＳＡＭの自己組織化単分子膜を形成したガラス基板上に、Ａｇ粒子を含むＡｇインクをブレードコート法で塗布して、パターニングされたＡｇ粒子で構成される塗膜を形成した。図６６に、１０ｃｍ角の範囲内に形成したパターニングされたＡｇ粒子で構成される塗膜の外観写真を示す。図６６に記載のＡｇ粒子で構成される塗膜のチャネル長／チャネル幅は、１００μｍ／８００μｍを７８４組、１０μｍ／２００μｍ、２０μｍ／２００μｍ、４０μｍ／２００μｍ、６０μｍ／２００μｍ、８０μｍ／２００μｍ、１００μｍ／２００μｍ、１２０μｍ／２００μｍ、１４０μｍ／２００μｍ、１６０μｍ／２００μｍ、１８０μｍ／２００μｍ、及び２００μｍ／２００μｍをそれぞれ１７０組ずつ１８７０組、１０μｍ／３００μｍ、２０μｍ／３００μｍ、４０μｍ／３００μｍ、６０μｍ／３００μｍ、８０μｍ／３００μｍ、１００μｍ／３００μｍ、１２０μｍ／３００μｍ、１４０μｍ／３００μｍ、１６０μｍ／３００μｍ、１８０μｍ／３００μｍ、及び２００μｍ／３００μｍをそれぞれ３４組ずつ３７４組、並びに１００μｍ／６０００μｍ、１７０μｍ／６０００μｍ、及び２００μｍ／６０００μｍをそれぞれ２組ずつ６組含んでいた。
電極各組（１素子）に相当するめっき前のＡｇ粒子で構成される塗膜のチャネル長の平行度は０．１度以下であった。
（比較例１）
エラストマーとして、厚みが１０μｍでタック性を有しガラス転移点が－１２３℃のポリジメチルシロキサン（ＰＤＭＳ）膜を用意し、ＰＤＭＳ膜上に、Ａｕ電極及びＦ４－ＴＣＮＱのキャリア注入促進層をメタルマスク越しで蒸着して、厚みが４０ｎｍでチャネル長／チャネル幅＝４００μｍ／２００μｍのＡｕ電極を１組形成した。
実施例６と同様に、ｄｏｐｅｄ－Ｓｉ、ＳｉＯ２、β－ＰＴＳ、及び有機半導体膜の積層体を用意し、Ａｕ電極が有機半導体膜に接するように、Ａｕ電極、Ｆ４－ＴＣＮＱのキャリア注入促進層、及びＰＤＭＳを有機半導体膜上に配置して、有機半導体デバイスを作製した。
実施例６及び比較例１で作製した有機半導体デバイスの、線形領域における移動度の経時変化を表１に示す。実施例６で作製した有機半導体デバイスのトランジスタは、４週間経過後及び８週間経過後でも移動度は実質的に変化しなかった。
Figure 0007534793000021
１００ 有機半導体デバイス
２００ 有機半導体デバイス
６００ 電極フィルム
１０ 電極
１０１ 電極１０の面
１２ 図１の２つ目の電極
１４ 図１の３つ目の電極
２０ 電極
２０１ 電極２０の面
２２ 図１の２つ目の電極
２４ 図１の３つ目の電極
３０ 保護膜
４０ チャネル
５２ ゲート絶縁膜
５２－１ ゲート絶縁膜
５２－２ ゲート絶縁膜
５４ ゲート電極
５６ 下地層
６０ 基板
６２ 剥離層
６４ ハンドリング用膜
６６ 有機半導体膜
７０ 下地層
７２ 下地層
７４ ゲート電極
８０ 撥液性高分子層
８２ フォトマスクまたはメタルマスク
８４ 紫外光
８６ 自己組織化単分子膜
８７ 導電性インク
８８ 金属粒子
８９ めっき

Claims (4)

  1. 有機半導体デバイスのソース／ドレイン用電極の製造方法であって、
    表面粗さＲｑが２ｎｍ以下の基板を準備すること、
    前記基板の表面に剥離層を形成すること、
    前記剥離層上に、チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成すること、
    前記剥離層及び前記電極の上に、保護膜を形成すること、
    前記保護膜の上に、ハンドリング用膜を形成すること、
    前記剥離層と前記電極及び前記保護膜との界面を剥離させて、前記電極、前記保護膜、及び前記ハンドリング用膜を含む電極フィルムを得ること、及び
    前記ハンドリング用膜を除去すること、
    を含み、
    前記剥離層を形成することが、
    前記基板の表面をＵＶオゾン処理して、前記基板の表面に水酸基を形成すること、及び
    前記水酸基を形成した基板の表面にＳＡＭ処理を行うこと
    を含む、
    有機半導体デバイスのソース／ドレイン用電極の製造方法。
  2. 有機半導体デバイスのソース／ドレイン用電極の製造方法であって、
    表面粗さＲｑが２ｎｍ以下の基板を準備すること、
    前記基板の表面に剥離層を形成すること、
    前記剥離層上に、チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成すること、
    前記剥離層及び前記電極の上に、保護膜を形成すること、
    前記保護膜の上に、ハンドリング用膜を形成すること、
    前記剥離層と前記電極及び前記保護膜との界面を剥離させて、前記電極、前記保護膜、及び前記ハンドリング用膜を含む電極フィルムを得ること、及び
    前記ハンドリング用膜を除去すること、
    を含み、
    前記剥離層を形成することが、
    前記基板の表面に撥液性高分子層を形成すること、
    前記撥液性高分子層を形成した基板上にフォトマスクまたはメタルマスクを配置すること、
    前記基板に対し、前記フォトマスクまたはメタルマスクを配置した側からＵＶ照射を行い、前記照射した箇所の前記撥液性高分子層を分解し、前記撥液性高分子層を分解した箇所に水酸基を形成すること、及び
    前記水酸基を形成した箇所にＳＡＭ処理を行うこと
    を含み、
    前記チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成することが、
    前記剥離層上に、金属粒子を含む導電性インクを塗布すること、及び
    前記導電性インクを塗布した前記剥離層が形成された前記基板に、前記金属粒子を触媒として無電解めっきを行い、前記チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用のめっきを備えた電極を形成すること
    を含む、
    有機半導体デバイスのソース／ドレイン用電極の製造方法。
  3. 有機半導体デバイスの製造方法であって、
    表面粗さＲｑが２ｎｍ以下の基板を準備すること、
    前記基板の表面に剥離層を形成すること、
    前記剥離層上に、チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成すること、
    前記剥離層及び前記電極の上に、保護膜を形成すること、
    前記保護膜の上に、ハンドリング用膜を形成すること、
    前記剥離層と前記電極及び前記保護膜との界面を剥離させて、前記電極、前記保護膜、及び前記ハンドリング用膜を含む電極フィルムを得ること、
    前記電極フィルムを、有機半導体膜上に配置すること、及び
    前記ハンドリング用膜を除去すること、
    を含み、
    前記剥離層を形成することが、
    前記基板の表面をＵＶオゾン処理して、前記基板の表面に水酸基を形成すること、及び
    前記水酸基を形成した基板の表面にＳＡＭ処理を行うこと
    を含む、
    有機半導体デバイスの製造方法。
  4. 有機半導体デバイスの製造方法であって、
    表面粗さＲｑが２ｎｍ以下の基板を準備すること、
    前記基板の表面に剥離層を形成すること、
    前記剥離層上に、チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成すること、
    前記剥離層及び前記電極の上に、保護膜を形成すること、
    前記保護膜の上に、ハンドリング用膜を形成すること、
    前記剥離層と前記電極及び前記保護膜との界面を剥離させて、前記電極、前記保護膜、及び前記ハンドリング用膜を含む電極フィルムを得ること、
    前記電極フィルムを、有機半導体膜上に配置すること、及び
    前記ハンドリング用膜を除去すること、
    を含み、
    前記剥離層を形成することが、
    前記基板の表面に撥液性高分子層を形成すること、
    前記撥液性高分子層を形成した基板上にフォトマスクまたはメタルマスクを配置すること、
    前記基板に対し、前記フォトマスクまたはメタルマスクを配置した側からＵＶ照射を行い、前記照射した箇所の前記撥液性高分子層を分解し、前記撥液性高分子層を分解した箇所に水酸基を形成すること、及び
    前記水酸基を形成した箇所にＳＡＭ処理を行うこと
    を含み、
    前記チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成することが、
    前記剥離層上に、金属粒子を含む導電性インクを塗布すること、及び
    前記導電性インクを塗布した前記剥離層が形成された前記基板に、前記金属粒子を触媒として無電解めっきを行い、前記チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用のめっきを備えた電極を形成すること
    を含む、
    有機半導体デバイスの製造方法。
JP2021543965A 2019-09-03 2020-06-18 有機半導体デバイスのソース／ドレイン用電極、それを用いた有機半導体デバイス、及びそれらの製造方法 Active JP7534793B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019160732 2019-09-03
JP2019160732 2019-09-03
PCT/JP2020/023900 WO2021044705A1 (ja) 2019-09-03 2020-06-18 有機半導体デバイスのソース／ドレイン用電極、それを用いた有機半導体デバイス、及びそれらの製造方法

Publications (2)

Publication Number Publication Date
JPWO2021044705A1 JPWO2021044705A1 (ja) 2021-03-11
JP7534793B2 true JP7534793B2 (ja) 2024-08-15

Family

ID=74853168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021543965A Active JP7534793B2 (ja) 2019-09-03 2020-06-18 有機半導体デバイスのソース／ドレイン用電極、それを用いた有機半導体デバイス、及びそれらの製造方法

Country Status (7)

Country Link
US (1) US12133397B2 (ja)
EP (1) EP4027373A4 (ja)
JP (1) JP7534793B2 (ja)
KR (1) KR102820132B1 (ja)
CN (1) CN114424355B (ja)
TW (1) TWI873152B (ja)
WO (1) WO2021044705A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2025018746A (ja) * 2023-07-27 2025-02-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法及び基板処理装置、並びに半導体装置の製造方法及び半導体製造装置
JP2025018547A (ja) * 2023-07-27 2025-02-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法及び基板処理装置、並びに半導体装置の製造方法及び半導体製造装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258264A (ja) 2002-03-05 2003-09-12 Sangaku Renkei Kiko Kyushu:Kk 電界効果トランジスター、その製造方法及び該電界効果トランジスターを製造するための積層体
JP2006073794A (ja) 2004-09-02 2006-03-16 Victor Co Of Japan Ltd 電界効果トランジスタ及びその製造方法
JP2007115805A (ja) 2005-10-19 2007-05-10 Sony Corp 半導体装置の製造方法
JP2007115944A (ja) 2005-10-21 2007-05-10 Victor Co Of Japan Ltd 有機薄膜トランジスタ
JP2008047776A (ja) 2006-08-18 2008-02-28 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20110117695A1 (en) 2009-11-18 2011-05-19 Metal Industries Research & Development Centre Fabrication method of organic thin-film transistors
JP2014502047A (ja) 2010-11-22 2014-01-23 スリーエム イノベイティブ プロパティズ カンパニー 組立品及びそれを含む電子デバイス
JP2014216477A (ja) 2013-04-25 2014-11-17 株式会社デンソー 有機半導体装置の製造方法
WO2015163207A1 (ja) 2014-04-21 2015-10-29 住友化学株式会社 膜および該膜を含有する有機半導体素子
WO2016031762A1 (ja) 2014-08-26 2016-03-03 株式会社ニコン デバイス製造方法および転写基板
JP2016051758A (ja) 2014-08-29 2016-04-11 国立大学法人 東京大学 電極形成方法
US20170214053A1 (en) 2014-09-05 2017-07-27 Lg Chem, Ltd. Lithium electrode, lithium secondary battery comprising same, battery module comprising lithium secondary battery, and preparation method of lithium electrode
JP2017157752A (ja) 2016-03-03 2017-09-07 株式会社デンソー 有機トランジスタ
JP2018037486A (ja) 2016-08-30 2018-03-08 Dic株式会社 薄膜トランジスタの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849558B2 (en) 2002-05-22 2005-02-01 The Board Of Trustees Of The Leland Stanford Junior University Replication and transfer of microstructures and nanostructures
JP4407311B2 (ja) 2004-02-20 2010-02-03 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP2009130327A (ja) * 2007-11-28 2009-06-11 Seiko Epson Corp 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器
WO2009139339A1 (ja) * 2008-05-12 2009-11-19 東レ株式会社 カーボンナノチューブ複合体、有機半導体コンポジットならびに電界効果型トランジスタ
JP2010093093A (ja) * 2008-10-09 2010-04-22 Hitachi Ltd 半導体装置およびその製造方法
US9496315B2 (en) * 2009-08-26 2016-11-15 Universal Display Corporation Top-gate bottom-contact organic transistor
JP6225992B2 (ja) * 2013-07-23 2017-11-08 トッパン・フォームズ株式会社 トランジスタ
JP6393936B2 (ja) * 2014-09-05 2018-09-26 Dic株式会社 薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法
EP3214655A4 (en) * 2014-10-29 2018-07-11 Toppan Printing Co., Ltd. Thin-film transistor and method for producing same
KR102144865B1 (ko) * 2015-08-13 2020-08-18 한국전자통신연구원 유기발광소자 및 그 제조 방법

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258264A (ja) 2002-03-05 2003-09-12 Sangaku Renkei Kiko Kyushu:Kk 電界効果トランジスター、その製造方法及び該電界効果トランジスターを製造するための積層体
JP2006073794A (ja) 2004-09-02 2006-03-16 Victor Co Of Japan Ltd 電界効果トランジスタ及びその製造方法
JP2007115805A (ja) 2005-10-19 2007-05-10 Sony Corp 半導体装置の製造方法
JP2007115944A (ja) 2005-10-21 2007-05-10 Victor Co Of Japan Ltd 有機薄膜トランジスタ
JP2008047776A (ja) 2006-08-18 2008-02-28 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20110117695A1 (en) 2009-11-18 2011-05-19 Metal Industries Research & Development Centre Fabrication method of organic thin-film transistors
JP2014502047A (ja) 2010-11-22 2014-01-23 スリーエム イノベイティブ プロパティズ カンパニー 組立品及びそれを含む電子デバイス
JP2014216477A (ja) 2013-04-25 2014-11-17 株式会社デンソー 有機半導体装置の製造方法
WO2015163207A1 (ja) 2014-04-21 2015-10-29 住友化学株式会社 膜および該膜を含有する有機半導体素子
WO2016031762A1 (ja) 2014-08-26 2016-03-03 株式会社ニコン デバイス製造方法および転写基板
JP2016051758A (ja) 2014-08-29 2016-04-11 国立大学法人 東京大学 電極形成方法
US20170214053A1 (en) 2014-09-05 2017-07-27 Lg Chem, Ltd. Lithium electrode, lithium secondary battery comprising same, battery module comprising lithium secondary battery, and preparation method of lithium electrode
JP2017157752A (ja) 2016-03-03 2017-09-07 株式会社デンソー 有機トランジスタ
JP2018037486A (ja) 2016-08-30 2018-03-08 Dic株式会社 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
CN114424355B (zh) 2025-12-12
US20220293874A1 (en) 2022-09-15
KR20220057551A (ko) 2022-05-09
JPWO2021044705A1 (ja) 2021-03-11
EP4027373A4 (en) 2023-10-04
TWI873152B (zh) 2025-02-21
TW202111976A (zh) 2021-03-16
CN114424355A (zh) 2022-04-29
WO2021044705A1 (ja) 2021-03-11
US12133397B2 (en) 2024-10-29
KR102820132B1 (ko) 2025-06-12
EP4027373A1 (en) 2022-07-13

Similar Documents

Publication Publication Date Title
Kwak et al. Self‐organization of inkjet‐printed organic semiconductor films prepared in inkjet‐etched microwells
US20070178710A1 (en) Method for sealing thin film transistors
TW201139266A (en) Deposition of nanoparticles
JP2013508989A (ja) 有機デバイスの製造方法
TWI712175B (zh) 薄膜電晶體及其製造方法
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
JP6252017B2 (ja) 有機半導体層形成用溶液、有機半導体層および有機薄膜トランジスタ
CN101595568B (zh) 薄膜半导体装置的制作方法及薄膜半导体装置
JP7534793B2 (ja) 有機半導体デバイスのソース／ドレイン用電極、それを用いた有機半導体デバイス、及びそれらの製造方法
WO2021182545A1 (ja) パターニングされた有機膜の製造方法、パターニングされた有機膜の製造装置、それにより作製された有機半導体デバイス、及び有機半導体デバイスを含む集積回路
KR101431595B1 (ko) 금속 산화물/질화물/황화물 박막의 전사 방법 및 이에 사용되는 전사용 시트
CN102683592A (zh) 一种制备有机场效应晶体管结构的方法
KR102845024B1 (ko) 유기 반도체 디바이스, 유기 반도체 단결정막의 제조 방법, 및 유기 반도체 디바이스의 제조 방법
CN102320752B (zh) 材料的图案化方法
JP5810650B2 (ja) 有機半導体素子の製造方法および有機半導体素子
WO2010137664A1 (ja) アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ
JP7637942B2 (ja) 非化学量論組成を有する化合物用封止材及びその製造方法
JP6143698B2 (ja) 配線パターン形成方法、有機トランジスタの製造方法および有機トランジスタ
JP2018059137A (ja) 金属微粒子、金属微粒子分散体、導電性インク、および電子デバイス
KR20200083246A (ko) 잉크젯 에칭 방법 및 상기 방법에 의해 제조되는 전극
JP2022130245A (ja) 無機／有機ハイブリッド相補型半導体デバイス及びその製造方法
JP2017098487A (ja) 有機半導体層形成用溶液、有機半導体層、および有機薄膜トランジスタ
JP2017098488A (ja) 有機半導体層形成用溶液、有機半導体層、および有機薄膜トランジスタ
CN103311436A (zh) 一种聚合物模板的制作方法及其在有机场效应晶体管中的应用

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240726

R150 Certificate of patent or registration of utility model

Ref document number: 7534793

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150