JP7534843B2 - 電源制御用半導体装置および出力電圧可変電源装置 - Google Patents

Description

本発明は、直流電源装置に関し、特に出力電圧を多段階に変化させることが可能なシリーズレギュレータ方式の電源制御用半導体装置および出力電圧可変電源装置に利用して有効な技術に関する。

直流電圧入力端子と出力端子との間に設けられたトランジスタを制御して所望の電位の直流電圧を出力する電源装置としてシリーズレギュレータ（以下、レギュレータと略す）がある。かかるレギュレータの用途として、例えば電子機器に実装される冷却用の送風装置（ファン）や照明装置などに直流電源を供給するための定電圧電源装置がある。近年、パソコンなどの電子機器の高速化、高機能化に伴い冷却用ファンの需要が増加している。

送風装置（ファン）を備えた電子機器においては、ファンを回転させるモータを駆動する電圧を段階的に変化させることで、送風量すなわち冷却性能を変化させることができる機能を付加したいことがあるため、レギュレータに対して出力電圧を段階的に変化させる機能を有することが求められている。
従来、出力電圧を変化させることができるようにしたレギュレータに関する発明としては、例えば特許文献１に記載されているものがある。

特開２００６－３２０１１０号公報 特開２０１７－１３４５５７号公報

特許文献１に記載されているレギュレータは、３種類の異なるレベルの出力電圧をコントロール電圧の入力レベルに応じて選択して出力可能に構成したものである。
この発明のレギュレータは、出力電圧を段階的に切り替えることはできるものの、外部から任意の制御電圧を入力して出力の切替えを行う構成であるため、入力制御電圧を生成する装置として汎用のマイクロコンピュータ（以下、マイコンと称する）を用いる場合、Ｄ／Ａ変換回路を内蔵した高機能のマイコンが必要になるためコストアップを招くという課題がある。

ここで、Ｄ／Ａ変換回路を内蔵しないマイコンによって出力電圧を段階的に切り替える方式として、複数ビットの制御信号を、レギュレータを構成する電源制御用半導体装置に入力して切り替えることが考えられる。ただし、この場合、電源制御用半導体装置に複数本の制御入力端子が必要となり、チップサイズの増大を招くという課題が生じる。
一方、電源装置においては、待機時における消費電流の低減またはほぼゼロにするため、レギュレータを構成する電源制御用半導体装置に、外部からの制御信号によってオン・オフさせる機能を持たせたいという要求がある。この場合、外部からオン・オフ制御信号を入力するための端子を電源制御用半導体装置に別途設ける必要がある。

なお、オン・オフ制御信号を入力するための端子を設けたレギュレータ用半導体集積回路としては、例えば特許文献２に記載されているものがある。特許文献２のレギュレータにおいては、誤差アンプや基準電圧回路などの内部回路へ動作電圧を供給するバイアス回路を、外部からのオン・オフ制御信号によってオフさせることで、レギュレータの動作を停止させるように構成されている。
しかしながら、上記のように、複数ビットの制御信号によって出力電圧を切り替え可能にするとともに、外部からのオン・オフ制御信号によって電源制御用半導体装置に外部からオン・オフ可能にするために、それぞれの信号を入力ための端子を別々に設けると、外部端子数が多くなり、チップサイズの増大ひいてはパッケージの大型化してしまうという課題がある。

この発明は上記のような課題に着目してなされたもので、その目的とするところは、少ない外部端子数で、外部からの制御信号によって出力電圧を段階的に変化させることができるとともにオン・オフさせることができる電源制御用半導体装置および出力電圧可変電源装置を提供することにある。
本発明の他の目的は、Ｄ／Ａ変換回路を内蔵しないマイクロコンピュータを用いて簡単に出力電圧を制御することができる電源制御用半導体装置および出力電圧可変電源装置を提供することにある。

上記目的を達成するため、本発明は、
直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、
分圧回路によって前記出力端子の出力電圧が分圧された出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路と、前記電圧入力端子に入力された直流電圧に基づいて前記制御回路の動作電圧を生成するバイアス回路と、
前記出力電圧を制御するために外部から供給される出力制御信号が入力される第１外部端子及び第２外部端子と、を備えた電源制御用半導体装置であって、
前記制御回路は、
前記フィードバック電圧と所定の基準電圧との電位差に応じた電圧を出力する誤差アンプと、
ロジック回路と、を備え、
前記ロジック回路は、
前記第１外部端子及び前記第２外部端子よりハイレベルまたはローレベルである第１外部入力信号及び第２外部入力信号が入力され、
前記第１外部入力信号及び第２外部入力信号によってオン、オフされる２以上のトランジスタおよびそれぞれのトランジスタと直列に接続された２以上の電流源を備え、
前記フィードバック電圧を前記第１外部入力信号及び前記第２外部入力信号に応じて変位させるための第１制御信号、第２制御信号及び第３制御信号を生成して出力し、
前記第１外部入力信号及び前記第２外部入力信号の４つの組み合わせのうちいずれか１つの組み合わせに応じて前記バイアス回路を非動作状態にさせる信号を生成して出力し、前記バイアス回路が前記ロジック回路からの信号によって非動作状態にされると、前記２以上の電流源の電流が遮断されるように構成したものである。

上記のような構成を有する電源制御用半導体装置によれば、外部からの出力制御信号によって出力電圧を段階的に変化させることできる。また、ロジック回路が、２以上の出力制御信号のいずれか１つの組み合わせに応じて、制御回路の動作電圧を生成するバイアス回路を非動作状態にさせるため、オン、オフのための専用の外部端子（ＩＣのパッドを含む）を設けることなく、内部回路をオン・オフさせることができる。そのため、少ない外部端子数で、出力電圧を段階的に変化させることができ、パッケージの小型化を図ることができるとともに、待機時に内部回路をオフさせて消費電力を低減させることができる。さらに、Ｄ／Ａ変換回路を内蔵しない安価なマイコンを電源制御装置として使用し、そのマイコンのＩ／Ｏ機能（汎用ポート）によって出力電圧の切替えおよび電源のオン、オフ制御が可能となる。
さらに、簡単な論理機能を有するロジック回路の出力による制御によってバイアス回路をオフさせて、電源制御用半導体装置の動作を停止させるとともにロジック回路の電流源の電流を遮断させることで、低消費電力化を図ることができる。

ここで、前記分圧回路は、前記出力端子と接地点との間に直列に接続された第１抵抗素子および抵抗回路からなり、
前記抵抗回路は、直列形態のスイッチング素子および抵抗素子を有し、
前記スイッチング素子が前記ロジック回路からの信号もしくは電圧によってオンまたはオフ状態されるように構成する。
なお、前記抵抗回路は、直列形態のスイッチング素子および抵抗素子の列を複数個有し、複数個の前記スイッチング素子が前記ロジック回路からの信号もしくは電圧によってオンまたはオフ状態されるように構成しても良い。
かかる構成によれば、外部から入力する出力制御信号が例えば２ビットであれば３段階の出力電圧を、また出力制御信号が例えば３ビットであれば７段階の出力電圧を、それぞれの電圧値を自由に設定して出力させることができる。

あるいは、前記分圧回路は、前記出力端子と接地点との間に直列に接続された第１抵抗素子および抵抗回路からなり、
前記抵抗回路は、直列形態の複数個の抵抗素子と、
前記複数個の抵抗素子の接続ノードと接地点との間に接続されたスイッチング素子と、を備え、
前記複数個の抵抗素子は、それぞれ所定の抵抗値を有する単位抵抗が直列接続された直列抵抗回路によって構成され、
前記スイッチング素子が前記ロジック回路からの信号もしくは電圧によってオンまたはオフ状態されるように構成する。
なお、前記抵抗回路は、前記複数個の抵抗素子の接続ノードと接地点との間に接続された複数個のスイッチング素子を備え、前記複数個のスイッチング素子が前記ロジック回路からの信号もしくは電圧によってオンまたはオフ状態されるように構成しても良い。
かかる構成によれば、所定の抵抗値を有する単位抵抗が直列接続された直列抵抗回路を、分圧用の抵抗素子として使用する場合に、使用する単位抵抗の数を減らし、抵抗回路の専有面積を低減することができる。

また、望ましくは、上記のような構成を有する電源制御用半導体装置と、前記第１外部端子及び前記第２外部端子へ入力する前記第１外部入力信号及び前記第２外部入力信号を出力する制御装置と、を備え、
前記制御装置から前記第１外部端子及び前記第２外部端子へ入力される前記第１外部入力信号及び前記第２外部入力信号に応じて出力電圧が変化されるように出力電圧可変電源装置を構成する。
かかる構成を有する出力電圧可変電源装置によれば、外部からの複数の制御信号の入力で出力電圧を段階的に変化させるとともに、電源制御用半導体装置の動作を停止させることができ、マイコンのＩ／Ｏ機能による出力電圧の可変制御および電源装置の停止制御が可能となる。

本発明に係る電源制御用半導体装置および出力電圧可変電源装置によれば、少ない外部端子数で、外部からの制御信号によって出力電圧を段階的に変化させることができるとともに外部からの制御信号によってオン・オフさせることができる。また、本発明によれば、Ｄ／Ａ変換回路を内蔵しない安価なマイクロコンピュータを用いて簡単に出力電圧およびオン、オフを制御することができる電源制御用半導体装置および出力電圧可変電源装置を実現できるという効果がある。

本発明を適用したシリーズレギュレータ方式の出力電圧可変電源装置の一実施形態を示す回路構成図である。 実施形態のレギュレータにおける制御信号Ｖａ，Ｖｂと出力電圧Ｖoutとの関係を示す波形図である。 （Ａ）は実施形態のレギュレータＩＣを構成するロジック回路の一例を示す論理構成図、（Ｂ）はロジック回路（Ｇ１を除く）の具体例を示す回路図である。 ロジック回路を構成する論理ゲート（ＮＯＲゲートＧ１）およびバイアス回路の具体例を示す回路図である。 実施形態のレギュレータとこれを制御するマイコンとからなる電源システムの構成例を示すブロック図である。 実施形態のレギュレータＩＣの変形例を示す回路構成図である。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用した出力電圧可変電源装置としてのシリーズレギュレータの一実施形態を示す。なお、図１において、一点鎖線で囲まれた部分は、単結晶シリコンのような半導体チップ上に半導体集積回路（レギュレータＩＣ）１０として形成され、該レギュレータＩＣ１０の出力端子ＯＵＴにコンデンサＣｏが接続されることで、図示しないファンモータなどの負荷へ安定な直流電圧を出力する出力電圧可変電源装置として機能する。

また、以下の説明では、レギュレータＩＣ１０を構成するトランジスタとしてバイポーラ・トランジスタを使用した例を示すが、ＭＯＳトランジスタを使用して構成することも可能である。
図１に示すように、本実施形態の出力電圧可変電源装置においては、レギュレータＩＣ１０の直流入力電圧Ｖｉｎが印加される電圧入力端子ＩＮと出力端子ＯＵＴとの間に、電圧制御用のＰＮＰバイポーラ・トランジスタＱ１が接続され、出力端子ＯＵＴと接地電位ＧＮＤが印加されるグランドライン（接地点）との間には、出力電圧Ｖoutを分圧する分圧回路１２を構成する抵抗Ｒ１，Ｒ２が直列に接続されている。

この分圧回路１２を構成する抵抗Ｒ１とＲ２との接続ノードＮ１の電圧が、上記電圧制御用のトランジスタＱ１のゲート端子を制御する誤差増幅回路としての誤差アンプ１１の非反転入力端子にフィードバック電圧ＶFBとして入力されている。また、誤差アンプ１１の反転入力端子には、入力電圧Ｖｉｎに基づいて所定の基準電圧Ｖrefを生成する基準電圧回路１３からの基準電圧Ｖrefが印加されており、誤差アンプ１１は、出力のフィードバック電圧ＶFBと基準電圧Ｖrefとの電位差に応じた電圧を生成して電圧制御用のトランジスタＱ１のゲート端子に供給してＱ１を制御し、出力電圧Ｖoutが所望の電位になるように制御する。

また、本実施形態のレギュレータＩＣ１０においては、上記抵抗Ｒ１とＲ２との接続ノードＮ１と接地点との間に、抵抗Ｒ３とスイッチ素子ＳＷ１とが接続された直列回路である抵抗Ｒ３－スイッチ素子ＳＷ１、抵抗Ｒ４とスイッチ素子ＳＷ２とが接続された直列回路である抵抗Ｒ４－スイッチ素子ＳＷ２、抵抗Ｒ５とスイッチ素子ＳＷ３とが接続された直列回路である抵抗Ｒ５－スイッチ素子ＳＷ３が並列に接続されている。ここで、抵抗Ｒ３，Ｒ４，Ｒ５の抵抗値はそれぞれ異なる値に設定されている。さらに、レギュレータＩＣ１０には、図示しないマイコン等から供給される制御信号Ｖａ，Ｖｂが入力される外部端子としての制御入力端子Ｐａ，Ｐｂが設けられているとともに、該制御入力端子Ｐａ，Ｐｂの入力制御信号Ｖａ，Ｖｂに基づいて上記スイッチ素子ＳＷ１～ＳＷ３を制御する信号ＯＣＳ１～ＯＣＳ３を生成するロジック回路１４が設けられている。なお、抵抗Ｒ２は省略しても良い。

さらに、本実施形態のレギュレータＩＣ１０には、誤差アンプ１１と基準電圧回路１３の動作電流を生成するバイアス回路１５が設けられている。ロジック回路１４は、制御入力端子Ｐａ，Ｐｂの入力制御信号Ｖａ，Ｖｂの論理和をとった信号で上記バイアス回路１５をオン、オフ制御するための信号ON/OFFを生成する機能を備えており、入力制御信号ＶａとＶｂが共にローレベルのときに出力信号ON/OFFがハイレベルとなって、バイアス回路１５をオフさせるように動作する。なお、ここでは、ＶａまたはＶｂのいずれかがハイレベルのときにロジック回路１４の出力信号ON/OFFがローレベルとなり、バイアス回路１５はオンとなるように構成されていることとする。
そして、ロジック回路１４の出力信号ON/OFFによってバイアス回路１５がオフされると、誤差アンプ１１や基準電圧回路１３、ロジック回路１４への動作電流の供給を停止し、これらの内部回路の動作を停止させるように構成されている。

また、本実施形態のレギュレータＩＣ１０においては、ロジック回路１４から出力される制御信号ＯＣＳ１～ＯＣＳ３によって、スイッチ素子ＳＷ１～ＳＷ３のいずれかが選択的にオンされると、分圧回路１２を構成する抵抗Ｒ２と並列に抵抗Ｒ３またはＲ４、Ｒ５のいずれかが接続され、抵抗Ｒ２に流れていた電流の一部が抵抗Ｒ３またはＲ４、Ｒ５が流れる。そのため、分圧回路１２による出力電圧Ｖoutの分圧比が変化する。それにより、電圧制御用トランジスタＱ１のベース電圧を制御し、出力電流を変化させる。

その結果、レギュレータＩＣ１０の出力端子ＯＵＴから出力される出力電圧Ｖoutは、制御入力端子Ｐａ，Ｐｂの入力制御信号Ｖａ，Ｖｂに応じて３段階に変化されることとなる。なお、スイッチ素子ＳＷ１～ＳＷ３のオン、オフで上記分圧回路１２の分圧比が変化して、誤差アンプ１１のイマジナリーショートの作用で速やかにノードＮ１の電位が基準電圧Ｖrefと同一の電位となるように電圧制御用トランジスタＱ１が制御される。

次の表１に入力制御信号Ｖａ，Ｖｂと出力電圧Ｖoutのレベルおよびバイアス回路１５のオフモードとの関係を表す真理値表が、図２にはその波形図の例が示されている。

図２に示すように、本実施形態のレギュレータにおいては、入力制御信号Ｖａ，Ｖｂのレベルの組み合わせに応じて、出力電圧ＶoutがＶ１，Ｖ２，Ｖ３（Ｖ１＜Ｖ２＜Ｖ３）の３段階のレベルに変化する。

なお、図１の回路においては、抵抗Ｒ２と並列に接続された３組の抵抗Ｒ３－スイッチ素子ＳＷ１列、抵抗Ｒ４－スイッチ素子ＳＷ２列、抵抗Ｒ５－スイッチ素子ＳＷ３列を設けているが、２組の抵抗－スイッチ素子列を設けて、ロジック回路１４から出力される制御信号ＯＣＳ１～ＯＣＳ３によって、ＳＷ１のみオン、ＳＷ２のみオン、ＳＷ１及びＳＷ２オン、の３つの状態に制御することによっても出力電圧Ｖoutを３段階に変化させることができる。ただし、そのようにした場合、ＳＷ１及びＳＷ２がオンのときの出力電圧Ｖoutは、２つの抵抗Ｒ２とＲ３の抵抗値に依存し、自由に設定することができないが、上記実施例のように、３組の抵抗－スイッチ素子列を設けることで、３段階の電圧をすべて自由に設定することができるという利点がある。

図３（Ａ）には、表１に従ってスイッチ素子ＳＷ１～ＳＷ３の制御信号ＯＣＳ１～ＯＣＳ３を生成するロジック回路１４の論理構成図、図３（Ｂ）にはロジック回路１４のうちＮＯＲゲートＧ１を除く部分の具体的な回路例が示されている。
図３（Ａ）に示すように、ロジック回路１４は、入力制御信号Ｖａ，Ｖｂの論理和をとってバイアス回路１５をオン、オフする信号ON/OFFを生成するＮＯＲゲートＧ１と、入力制御信号Ｖａ，Ｖｂを反転して信号制御信号ＯＣＳ１とＯＣＳ２を生成する２個のインバータ回路ＩＮＶ１，ＩＮＶ２と、インバータ回路ＩＮＶ１，ＩＮＶ２の出力を反転するインバータ回路ＩＮＶ３，ＩＮＶ４と、ＩＮＶ３，ＩＮＶ４の出力を入力とするＡＮＤゲートＧ２とから構成されている。

図３（Ｂ）に示すように、インバータ回路ＩＮＶ１，ＩＮＶ２は、入力制御信号Ｖａ，Ｖｂを分圧する２個の直列抵抗と、分圧された電圧をベース端子に受けるバイポーラ・トランジスタＱ１１，Ｑ１２と、該トランジスタＱ１１，Ｑ１２と直列に接続された定電流源ＣＣ１，ＣＣ２とから構成されている。また、インバータ回路ＩＮＶ３，ＩＮＶ４は、上記トランジスタＱ１１，Ｑ１２のコレクタ電圧をベース端子に受けるバイポーラ・トランジスタＱ１３，Ｑ１４と、該トランジスタＱ１１，Ｑ１２と直列に接続された定電流源ＣＣ３，ＣＣ４とから構成されている。

また、ＡＮＤゲートＧ２は、上記トランジスタＱ１３，Ｑ１４のコレクタ電圧をベース端子に受ける直列形態のバイポーラ・トランジスタＱ１５，Ｑ１６と、該トランジスタＱ１６のコレクタ電圧をベース端子に受けるバイポーラ・トランジスタＱ１７と、トランジスタＱ１６，Ｑ１７と直列に接続された定電流源ＣＣ５，ＣＣ６とから構成されている。定電流源ＣＣ１～ＣＣ６は、バイアス回路１５により一次側に電流が流されるカレントミラー回路の二次側トランジスタにより構成することかできる。

図４には、本実施形態のレギュレータＩＣ１０におけるバイアス回路１５と論理ゲート（ＮＯＲゲート）Ｇ１の具体的な回路例が示されている。
図４に示されているように、論理ゲートＧ１は、制御入力端子Ｐａとグランド端子ＧＮＤとの間に直列に接続された抵抗Ｒ11，Ｒ12と、抵抗Ｒ11，Ｒ12の接続ノードにベース端子が接続されたＮＰＮバイポーラ・トランジスタＱ２と、制御入力端子Ｐｂとグランド端子ＧＮＤとの間に直列に接続された抵抗Ｒ13，Ｒ14と、抵抗Ｒ13，Ｒ14の接続ノードにベース端子が接続されたＮＰＮバイポーラ・トランジスタＱ３とから構成されており、トランジスタＱ２とＱ３のコレクタ端子同士が結合され、その結合点が出力ノードＮ２とされている。

一方、バイアス回路１５は、電圧入力端子ＩＮと論理ゲートＧ１の出力ノードＮ２との間に、直列に接続された抵抗Ｒ15及びＮＰＮバイポーラ・トランジスタＱ４と、トランジスタＱ４のベース端子とエミッタ端子間に接続された抵抗Ｒ１６と、トランジスタＱ４のコレクタ端子にベース端子が接続されＱ４のベース端子にエミッタ端子が接続されたＮＰＮバイポーラ・トランジスタＱ５とから構成されている。

トランジスタＱ５のコレクタ端子には、図示しないカレントミラー回路のような電流源に接続されており、Ｑ４のベース・エミッタ間電圧をＶF、抵抗Ｒ15の抵抗値をＲとおくと、論理ゲートＧ１のトランジスタＱ２またはＱ３のいずれかがオンされると、論理ゲートＧ１の出力であるノードＮ２の電位はローレベルとなり、Ｑ４にコレクタ電流が流され、Ｑ５のコレクタ端子に接続されている電流源（カレントミラー回路の一次側トランジスタ）から、Ｉ＝ＶF／Ｒで表わされる大きさの電流Ｉを引くことで、内部回路を動作状態にすることができる。そして、論理ゲートＧ１のトランジスタＱ２とＱ３が共にオフにされると、論理ゲートＧ１の出力であるノードＮ２の電位はハイレベルとなり、トランジスタＱ４に電流が流れなくなって、Ｑ５のコレクタ端子に接続されている電流源から引く電流Ｉが０となって、内部回路の動作が停止される。

次に、制御入力端子Ｐａ，Ｐｂを備えた上述のレギュレータＩＣ１０と汎用のマイコンとを使用した出力電圧可変電源装置の構成例について、図５を用いて説明する。
上記実施形態のレギュレータＩＣ１０と汎用のマイコンとを使用して出力電圧可変電源装置を構成する場合、図５に示すように、マイコン２０が備えているＩ/Ｏポートから制御信号Ｖａ，Ｖｂを出力して、レギュレータＩＣ１０の端子Ｐａ，Ｐｂへ入力させるように接続を行う。このような接続を有する電源装置を構成することで、図２に示すように、制御入力端子Ｐａ，Ｐｂへ入力される制御信号Ｖａ，Ｖｂに応じて出力電圧Ｖoutを３段階に変化させることができるとともに、レギュレータＩＣ１０の動作を停止させることができる出力電圧可変電源装置を実現することができる。

上記のように、本実施形態のレギュレータＩＣ１０によれば、特許文献２に記載されているレギュレータＩＣのように、ＩＣにその動作を停止させるための外部端子を設けることなく、ＩＣの動作を停止させることができる。また、出力電圧Ｖoutをリニアに変化させることができるレギュレータＩＣは、外部から出力制御端子へ制御電圧を入力する必要があり、そのような制御電圧を生成するには汎用のマイコンとしてＤ／Ａ変換回路を内蔵しているものを使用しなくてはならないが、上記実施形態のレギュレータＩＣ１０のように出力電圧Ｖoutを３段階に変化させる場合には、汎用ポートを用いて制御信号を出力できるため、汎用のマイコンとしてＤ／Ａ変換回路を内蔵していない安価なマイコンを使用することができる。

なお、上記実施例のレギュレータＩＣ１０においては、２個の制御入力端子Ｐａ，Ｐｂを設けて出力電圧Ｖoutを３段階に変化させることができるように構成しているが、制御入力端子の数は２個に限定されず、３個あるいは４個以上設けるようにしてもよい。そして、例えば３個の制御入力端子を設けた場合、それらの入力端子に入力される３ビットの制御信号がすべてローレベルのときにレギュレータＩＣの動作が停止するモードへ移行し、それ以外の組み合わせに応じて出力電圧Ｖoutを７段階に変化させるように、ロジック回路１４と出力電圧Ｖoutの分圧回路１２を構成することで、Ｄ／Ａ変換回路を内蔵していないマイコンを用いて制御可能な出力電圧可変電源装置を実現することができる。

（変形例）
次に、前記実施形態のレギュレータＩＣ１０の変形例について、図６を用いて説明する。
図６に示す変形例は、前記実施形態のレギュレータＩＣ１０の出力端子ＯＵＴと接地点との間に接続されている分圧回路１２を構成する抵抗Ｒ１と直列に抵抗Ｒ６，Ｒ７，Ｒ８を設けるとともに、抵抗Ｒ６とＲ７との接続ノードＮ３と接地点との間にスイッチ素子ＳＷ１を、また抵抗Ｒ７とＲ８との接続ノードＮ４と接地点との間にスイッチ素子ＳＷ２を設けている。また、制御入力端子ＰａとＰｂへ入力された制御信号ＶａとＶｂを反転するインバータＩＮＶ１，ＩＮＶ２の出力信号ＯＣＳ１，ＯＣＳ２によってスイッチ素子ＳＷ１とＳＷ２をオン、オフ制御するように構成したものである。

従って、制御信号Ｖａ，Ｖｂにより、ＳＷ１のみをオン、ＳＷ２のみをオン、またはＳＷ１およびＳＷ２をオフの状態に制御することによって、出力電圧Ｖoutを３段階（Ｖ１，Ｖ２，Ｖ３）に変化させることができる。具体的には、ＳＷ１のみをオンさせたときの出力電圧Ｖ１は、Ｖ１＝（Ｒ１＋Ｒ６）*Ｖref／Ｒ６で、ＳＷ２のみをオンさせたときの出力電圧Ｖ２は、Ｖ２＝（Ｒ１＋(Ｒ６＋Ｒ７)）*Ｖref／(Ｒ６＋Ｒ７)で、ＳＷ１およびＳＷ２をオフさせたときの出力電圧Ｖ３は、Ｖ３＝（Ｒ１＋(Ｒ６＋Ｒ７＋Ｒ８)）*Ｖref／(Ｒ６＋Ｒ７＋Ｒ８)でそれぞれ表わされる。

さらに、図６の変形例のレギュレータＩＣにおいては、抵抗Ｒ６，Ｒ７，Ｒ８はそれぞれ、例えば１０ｋΩのような抵抗値を有する単位抵抗を複数個直列に接続した直列抵抗回路によって構成されている。具体的には、例えば抵抗Ｒ６とＲ３７の抵抗値を５０ｋΩに設定したい場合にはそれぞれ５個の単位抵抗を直列に接続し、抵抗Ｒ８の抵抗値を１００ｋΩに設定したい場合には１０個の単位抵抗を直列に接続する。つまり、合計で２０個の単位抵抗が必要である。

これに対し、図１の実施形態の分圧回路１２における抵抗Ｒ２を省略したものにおいて、抵抗Ｒ３，Ｒ４，Ｒ５の抵抗値として５０ｋΩ，１００ｋΩ、２００ｋΩを選択して、出力電圧Ｖoutを上記変形例と同様に３段階（Ｖ１，Ｖ２，Ｖ３）に変化させるとともに、１０ｋΩのような抵抗値を有する単位抵抗を使用して抵抗Ｒ３，Ｒ４，Ｒ５を構成した場合、Ｒ３に５個、Ｒ４に１０個、Ｒ５に２０個の計３５個の単位抵抗が必要である。
従って、本変形例は、分圧回路１２を構成する抵抗として単位抵抗を複数個直列に接続した直列抵抗回路を使用する場合に、直列抵抗回路を構成する単位抵抗の数すなわち抵抗の専有面積を大幅（約半分）に減らすことができるという利点がある。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、前記実施形態においては、バイアス回路１５として図４に示されているような回路を使用しているが、特許文献２に開示されているような他の構成の回路を使用するようにしても良い。
また、前記実施形態においては、本発明をシリーズレギュレータ方式の出力電圧可変電源装置に適用した場合について説明したが、本発明はシャントレギュレータ方式の電源装置にも利用することができる。

１０……レギュレータＩＣ、１１……誤差アンプ、１２……分圧回路、１３……基準電圧回路、１４……ロジック回路、１５……バイアス回路、Ｇ１……論理ゲート、Ｑ１……電圧制御用トランジスタ、Ｐａ，Ｐｂ……制御入力端子

Claims (5)

1. 直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、
   分圧回路によって前記出力端子の出力電圧が分圧された出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路と、前記電圧入力端子に入力された直流電圧に基づいて前記制御回路の動作電圧を生成するバイアス回路と、
   前記出力電圧を制御するために外部から供給される出力制御信号が入力される第１外部端子及び第２外部端子と、を備えた電源制御用半導体装置であって、
   前記制御回路は、
   前記フィードバック電圧と所定の基準電圧との電位差に応じた電圧を出力する誤差アンプと、
   ロジック回路と、を備え、
   前記ロジック回路は、
   前記第１外部端子及び前記第２外部端子よりハイレベルまたはローレベルである第１外部入力信号及び第２外部入力信号が入力され、
   前記第１外部入力信号及び第２外部入力信号によってオン、オフされる２以上のトランジスタおよびそれぞれのトランジスタと直列に接続された２以上の電流源を備え、
   前記フィードバック電圧を前記第１外部入力信号及び前記第２外部入力信号に応じて変位させるための第１制御信号、第２制御信号及び第３制御信号を生成して出力し、
   前記第１外部入力信号及び前記第２外部入力信号の４つの組み合わせのうちいずれか１つの組み合わせに応じて前記バイアス回路を非動作状態にさせる信号を生成して出力し、前記バイアス回路が前記ロジック回路からの信号によって非動作状態にされると、前記２以上の電流源の電流が遮断されるように構成されていることを特徴とする電源制御用半導体装置。
2. 前記分圧回路は、前記出力端子と接地点との間に直列に接続された第１抵抗素子および抵抗回路からなり、
   前記抵抗回路は、直列形態のスイッチング素子および抵抗素子の列を複数個有し、
   複数個の前記スイッチング素子が前記第１制御信号、第２制御信号及び第３制御信号によってオンまたはオフ状態にされるように構成されていることを特徴とする請求項１に記載の電源制御用半導体装置。
3. 前記分圧回路は、前記出力端子と接地点との間に直列に接続された第１抵抗素子および抵抗回路からなり、
   前記抵抗回路は、
   直列形態の複数個の抵抗素子と、
   前記複数個の抵抗素子の接続ノードと接地点との間に接続された複数個のスイッチング素子と、を備え、
   前記複数個の抵抗素子は、それぞれ所定の抵抗値を有する単位抵抗が直列接続された直列抵抗回路によって構成され、
   前記複数個のスイッチング素子が前記第１制御信号、第２制御信号及び第３制御信号によってオンまたはオフ状態にされるように構成されていることを特徴とする請求項１に記載の電源制御用半導体装置。
4. 請求項１から３のいずれかに記載の電源制御用半導体装置と、
   前記第１外部端子及び前記第２外部端子へ入力する前記第１外部入力信号及び前記第２外部入力信号を出力する制御装置と、を備え、
   前記制御装置から前記第１外部端子及び前記第２外部端子へ入力される前記第１外部入力信号及び前記第２外部入力信号に応じて出力電圧が変化されるように構成されていることを特徴とする出力電圧可変電源装置。
5. 直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、
   分圧回路によって前記出力端子の出力電圧が分圧された出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路と、前記電圧入力端子に入力された直流電圧に基づいて前記制御回路の動作電圧を生成するバイアス回路と、
   出力電圧を制御するために外部から供給される出力制御信号が入力される複数の外部端子と、を備えた電源制御用半導体装置であって、
   前記制御回路は、
   前記フィードバック電圧と所定の基準電圧との電位差に応じた電圧を出力する誤差アンプと、
   ロジック回路と、を備え、
   前記ロジック回路は、前記外部端子の数がｎ（ｎは３以上の整数）である場合に、
   前記外部端子よりハイレベルまたはローレベルであるｎ個の外部入力信号が入力され、
   前記ｎ個の外部入力信号によってオン、オフされるｎ個以上のトランジスタおよびそれぞれのトランジスタと直列に接続されたｎ個以上の電流源を備え、
   前記フィードバック電圧を前記ｎ個の外部入力信号に応じて変位させるための（２のｎ乗－１）個の制御信号を生成して出力し、
   前記ｎ個の外部入力信号の２のｎ乗個の組み合わせのうちいずれか１つの組み合わせに応じて前記バイアス回路を非動作状態にさせる信号を生成して出力し、前記バイアス回路が前記ロジック回路からの信号によって非動作状態にされると、前記ｎ個以上の電流源の電流が遮断されるように構成されていることを特徴とする電源制御用半導体装置。
   

Images