JP7536610B2 - Image forming device - Google Patents
Image forming device Download PDFInfo
- Publication number
- JP7536610B2 JP7536610B2 JP2020190168A JP2020190168A JP7536610B2 JP 7536610 B2 JP7536610 B2 JP 7536610B2 JP 2020190168 A JP2020190168 A JP 2020190168A JP 2020190168 A JP2020190168 A JP 2020190168A JP 7536610 B2 JP7536610 B2 JP 7536610B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- supply unit
- development
- image forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dry Development In Electrophotography (AREA)
- Electrophotography Configuration And Component (AREA)
- Control Or Security For Electrophotography (AREA)
- Developing For Electrophotography (AREA)
Description
本発明は、電子写真方式の画像形成装置に関する。 The present invention relates to an electrophotographic image forming apparatus.
従来から、記録紙に画像を複写する電子写真方式の画像形成装置が普及している。この画像形成装置は、正又は負の高電位に一様に帯電した感光体に対し、レーザ等の光を複写したい画像に応じて投射し、感光体上に静電荷による潜像を形成する。そして、トナー等の現像剤を潜像が形成されている部分に静電気力によって飛ばし、感光体上に現像する。次に現像された感光体上の現像剤に記録紙を重ねて、記録紙の裏面から現像剤の保持する電荷と逆極性の電荷を与え、静電気力によって現像剤を記録紙表面に吸着させて転写する。その後、記録紙に熱と圧力を与え、転写された現像剤を定着させる。このように、電子写真方式の画像形成装置では、各プロセスにおいて静電気力を利用した現像剤の移動が行われるため、様々な極性を有する、様々な高電圧が必要となる。このような高電圧を生成する高電圧電源にはいろいろな方式があるが、例えば特許文献1では、部品点数が少なく、低コストで高電圧を生成する回路で構成された高電圧電源が提案されている。 Conventionally, electrophotographic image forming devices that copy images onto recording paper have been in widespread use. In this image forming device, a photoconductor that is uniformly charged to a positive or negative high potential is irradiated with light such as a laser in accordance with the image to be copied, forming a latent image on the photoconductor by electrostatic charge. Then, a developer such as toner is blown to the part where the latent image is formed by electrostatic force, and developed on the photoconductor. Next, a recording paper is placed on the developed developer on the photoconductor, and a charge of the opposite polarity to the charge held by the developer is applied from the back side of the recording paper, and the developer is attracted to the surface of the recording paper by electrostatic force and transferred. After that, heat and pressure are applied to the recording paper to fix the transferred developer. In this way, in electrophotographic image forming devices, the developer is moved using electrostatic force in each process, so various high voltages with various polarities are required. There are various types of high-voltage power supplies that generate such high voltages, and for example, Patent Document 1 proposes a high-voltage power supply that has a small number of parts and is composed of a circuit that generates high voltages at low cost.
図8は、画像形成装置において、感光ドラム上に形成された静電潜像にトナーを付着させる現像ローラに印加する現像電圧を生成する現像電源部800の回路構成を示した回路図である。図8の回路図は、上述した特許文献1に記載された回路図である。図8において、増幅部802はトランジスタ810、812からなるプッシュプル回路を有し、CPU801から出力されたパルス信号CLKに基づいて、電源電圧V1の電位と接地電位を基準として増幅された矩形波を出力する。増幅部802から出力された矩形波は、昇圧トランス804の一次巻線に入力され、二次巻線には昇圧された矩形波状の交流電圧が出力される。昇圧トランス804から出力された交流電圧は整流・平滑され、抵抗807に生じた直流電圧を重畳して現像電圧として出力され、現像ローラに印加される。なお、図8の回路についての詳細な説明は後述する。
Figure 8 is a circuit diagram showing the circuit configuration of a development
しかしながら、図8に示す回路では、CPU801から出力されるパルス信号CLKのデューティを変更することにより、現像電源部800の出力端から出力される現像電圧のデューティを制御することはできる。ところが、図8に示す回路では、出力する現像電圧の上限側(正電圧側)のピーク電圧と下限側(負電圧側)のピーク電圧との差、すなわちピーク・ツー・ピーク電圧(以下、ピーク間電圧とする)を変更することはできない。ピーク間電圧は、画像形成装置において画質に影響を与える要素であり、製品開発過程において試行錯誤しながら最適な値が決定される。そして、更なる画質改善のためには、ピーク間電圧を印刷時や、紙種や動作環境、トナーの劣化度合いに応じて変更可能なように制御できることが好ましい。一方、上述した図8の回路は、現像電圧を生成するための回路としては非常にコストパフォーマンスが高いため、ピーク間電圧を変更可能なように制御するために回路を大幅に変更することはコストアップとなり、好ましくない。そのため、できるだけ図8に示した現像電源部800の回路を変更することなく、現像電圧のピーク間電圧を変更可能なように制御することが望まれている。
However, in the circuit shown in FIG. 8, the duty of the developing voltage output from the output terminal of the developing
本発明は、このような状況のもとでなされたもので、現像電圧のピーク間電圧を変更可能にすることを目的とする。 The present invention was made under these circumstances, and aims to make it possible to change the peak-to-peak voltage of the development voltage.
上述した課題を解決するために、本発明では、以下の構成を備える。 To solve the above problems, the present invention has the following configuration:
(1)感光ドラムと、前記感光ドラムにトナーを付着し、前記感光ドラムに形成された静電潜像を現像する現像手段と、商用電源から供給される交流電圧を直流電圧に変換し、前記直流電圧を変換して基幹電圧を出力する第1の電源部と、前記基幹電圧を変換して現像電圧を出力し、前記現像手段に前記現像電圧を供給する第2の電源部と、前記現像手段を制御して、記録材にトナー像を形成するための現像制御手段と、を備える画像形成装置において、前記第1の電源部は、一次巻線と補助巻線と二次巻線とを有するトランスと、前記トランスの一次巻線に対する前記直流電圧の導通状態を切り替えるスイッチング手段と、可変抵抗を含む複数の抵抗を有し、前記トランスの二次巻線から出力される前記基幹電圧を分圧する分圧回路と、前記分圧回路によって分圧された電圧と基準電圧との差に応じた電圧を出力する誤差検出手段と、前記トランスの二次側の前記誤差検出手段からの出力電圧に応じた帰還電流を前記トランスの一次側に伝達する伝達手段と、前記帰還電流と前記トランスの補助巻線に生じる電圧に応じて、前記スイッチング手段をオン又はオフに制御するスイッチング制御手段と、を有し、前記現像制御手段は、前記第2の電源部が出力する前記現像電圧のピーク間電圧が目標とする電圧値となるように、前記分圧回路に含まれる前記可変抵抗の抵抗値を変更し、前記第1の電源部から出力される前記基幹電圧を変化させることを特徴とする画像形成装置。 (1) In an image forming apparatus including a photosensitive drum, a developing means for attaching toner to the photosensitive drum and developing an electrostatic latent image formed on the photosensitive drum, a first power supply unit for converting an AC voltage supplied from a commercial power source into a DC voltage and converting the DC voltage to output a base voltage, a second power supply unit for converting the base voltage to output a developing voltage and supplying the developing voltage to the developing means, and a development control unit for controlling the developing means to form a toner image on a recording material, the first power supply unit has a transformer having a primary winding, an auxiliary winding, and a secondary winding, a switching unit for switching the conduction state of the DC voltage to the primary winding of the transformer, and a plurality of resistors including a variable resistor, and a voltage between the secondary winding of the transformer and the auxiliary winding is connected to the secondary winding of the transformer. An image forming apparatus having a voltage divider circuit that divides the base voltage output, an error detection means that outputs a voltage corresponding to the difference between the voltage divided by the voltage divider circuit and a reference voltage, a transmission means that transmits a feedback current corresponding to the output voltage from the error detection means on the secondary side of the transformer to the primary side of the transformer, and a switching control means that controls the switching means to be on or off according to the feedback current and the voltage generated in the auxiliary winding of the transformer, and the development control means changes the resistance value of the variable resistor included in the voltage divider circuit and changes the base voltage output from the first power supply unit so that the peak-to-peak voltage of the development voltage output by the second power supply unit becomes a target voltage value.
本発明によれば、現像電圧のピーク間電圧を変更可能にすることができる。 According to the present invention, the peak-to-peak voltage of the development voltage can be changed.
[従来の現像電圧電源の構成]
図8は、画像形成装置が有する高電圧電源装置のうち、上述した特許文献1に記載された、後述する現像ローラ104(図1参照)に印加する高電圧を生成する現像電源部800の回路構成を示す回路図である。図8に示す回路は、昇圧トランス804から交流電圧を生成するとともに、直流電圧も生成する回路である。図8の回路において、増幅部802は、CPU801より出力されたパルス信号CLKを一定の増幅率で増幅を行う。増幅部802は、抵抗813、814、815、816、NPN型のトランジスタ810、811、PNP型のトランジスタ812から構成されている。また、抵抗814、815、816、NPN型のトランジスタ810、PNP型のトランジスタ812は、プッシュプル型の駆動回路を構成している。増幅部802は、基準電源である電源電圧V1の電位と接地電位(グランド)を基準として増幅された矩形波を出力する。
[Configuration of a conventional development voltage power supply]
FIG. 8 is a circuit diagram showing a circuit configuration of a development
CPU801は、後述する画像形成装置100(図1参照)の動作を制御するCPUである。図8において、CPU801は交流電圧を生成するためのパルス信号CLKを出力しており、パルス信号CLKの1周期における時間幅(以下、デューティとする)を変化させることで、昇圧トランス804の二次側に生じる直流電圧を調整している。パルス信号CLKは、抵抗813を介して、トランジスタ811のベース端子に入力されている。パルス信号CLKがハイレベルのとき、トランジスタ811がオンするため、電源電圧V2から供給される電流は、抵抗814とトランジスタ811のコレクタ-エミッタ間を介して、グランド(以下、GNDとする)に流れ込む。このとき、トランジスタ810には、ベース端子に電流が供給されないため、トランジスタ810はオフしている。トランジスタ810がオフとなっているとき、昇圧トランス804の一次側に電流は流れないため、昇圧トランス804の二次側の出力端に高電圧は発生しない。
The
次に、CPU801から出力されるパルス信号CLKがハイレベルからローレベルに遷移すると、トランジスタ811がオンからオフに遷移する。トランジスタ811がオフになると、電源電圧V2から供給される電流は、抵抗814を介してトランジスタ810のベース端子に流れ込み、トランジスタ810がオンし、トランジスタ812はオフする。その結果、電源電圧V1から供給される電流は、抵抗815、トランジスタ810のコレクタ-エミッタ間、カップリングコンデンサ803を介して、昇圧トランス804の一次巻線に流れ込み、昇圧トランス804の一次巻線が励磁される。なお、カップリングコンデンサ803は、増幅部802からの出力の直流成分をカットするためのコンデンサである。
Next, when the pulse signal CLK output from the
昇圧トランス804の一次巻線が励磁されると、昇圧トランス804の二次巻線には巻数比に応じた電圧が誘起され、二次側の出力端には、二次巻線に誘起した電圧に応じた電圧が発生する。昇圧トランス804の二次巻線に誘起された電圧から生じる昇圧トランス804の二次側に流れる電流は、ダイオード805を介して、コンデンサ806に流れ込む。一方で、昇圧トランス804の二次側に流れる電流は、ダイオード805のカソード端子に接続されたツェナーダイオード817、抵抗818、GNDを介して、抵抗807とコンデンサ809にも流れる。そして、直流電圧の生成回路である抵抗807に生じた直流電圧は交流電圧に重畳され、昇圧トランス804の二次側の出力端に、直流電圧が重畳された交流高電圧の現像電圧として出力される。
When the primary winding of the step-
次に、CPU801から出力されるパルス信号CLKがローレベルから再度、ハイレベルに遷移すると、トランジスタ812がオンする。すると、昇圧トランス804の一次側に流れる電流は、カップリングコンデンサ803、トランジスタ812、抵抗816を介してGNDに流れ込む。このとき、昇圧トランス804の二次巻線には、トランジスタ810がオンしているときとは逆向きに電圧が生じるが、トランス115の二次巻線にはダイオード805が接続されているため、昇圧トランス804の二次側には電流は流れない。以上の動作をパルス信号CLKのデューティで繰り返すことで、現像電源部800の出力端には、昇圧トランス804から出力された交流電圧に、抵抗807に生じた直流電圧が重畳された電圧である現像電圧が出力され、現像ローラに印加される。
Next, when the pulse signal CLK output from the
[課題]
しかしながら、図8に示す回路では、CPU801から出力されるパルス信号CLKのデューティを変更することにより、現像電源部800の出力端から出力される現像電圧のデューティを制御することはできる。ところが、図8に示す回路では、出力する現像電圧の上限側(正電圧側)のピーク電圧と下限側(負電圧側)のピーク電圧との差、すなわちピーク間電圧Vpp(以下、電圧Vppとする)を変更可能なように制御することはできない。電圧Vppは、画像形成装置において画質に影響を与える要素であり、製品開発過程において試行錯誤しながら最適な電圧Vppが決定される。しかしながら、更なる画質改善のためには、電圧Vppを、印刷時や紙種や動作環境、トナーの劣化度合いに基づいて決定される画像形成条件に応じて変更可能なように制御できることが好ましい。一方、上述した図8の回路は、現像電圧を生成するための回路としては非常にコストパフォーマンスが高く、電圧Vppを変更可能なように制御するために、図8に示す現像電源部800の回路を大幅に変更することはコストアップとなり、好ましくない。そのため、できるだけ図8に示した現像電源部800の回路を変更することなく、現像電源部800から出力される現像電圧の電圧Vppを可変制御できることが望まれている。
[assignment]
However, in the circuit shown in FIG. 8, the duty of the developing voltage output from the output terminal of the developing
本発明が適用される電源装置は、例えば画像形成装置に装着される。そのため、まず画像形成装置の例としてレーザプリンタについて説明する。 The power supply device to which the present invention is applied is installed, for example, in an image forming device. Therefore, we will first explain a laser printer as an example of an image forming device.
[画像形成装置の構成]
実施例1のモノクロレーザプリンタ(以下、プリンタという)100の断面図を図1に示す。プリンタ100は、給紙部101、露光手段であるレーザスキャナ102、トナータンク103、現像手段である現像ローラ104、感光体である感光ドラム105、転写手段である転写ローラ106、帯電ローラ107、及び廃トナータンク108を備える。感光ドラム105、帯電ローラ107、現像ローラ104、トナータンク103は、画像形成部を構成する。また、プリンタ100は、定着ローラ109、加圧ローラ110、排出部111、搬送経路112、及び現像ブレード114を備える。給紙部101では、内部に印刷対象の記録材である用紙Pが格納されている。レーザスキャナ102は、レーザ光113(図中、光路を破線で表示)を感光ドラム105に照射する。トナータンク103は、内部に磁性体トナーを収納している。搬送経路112は用紙Pが搬送される経路である。現像ブレード114は、現像ローラ104上のトナー量を規制するブレードである。
[Configuration of Image Forming Apparatus]
FIG. 1 shows a cross-sectional view of a monochrome laser printer (hereinafter, printer) 100 of the first embodiment. The
プリンタ100は、後述する画像形成動作全般を制御する制御手段である制御部150を備えている。制御部150は、CPU151、ROM、RAMを有している。CPU151は、ROMに格納された各種プログラム、各種テーブル、定数等を読み出し、RAMを作業領域として使用しながら読み出したプログラムを実行する。また、プリンタ100は、上述した現像電源部800や、商用交流電源から入力された交流電圧を所定の直流電圧に変換する低電圧電源部200、帯電ローラ107や転写ローラ106に高電圧を印加する転写・帯電電源部220を備えている。なお、上述したように、CPU151は、現像電源部800に所定のデューティのパルス信号CLKを出力して、現像電圧の出力を制御する。
The
[プリンタの画像形成動作]
続いて、プリンタ100の画像形成動作について説明する。プリンタ100がパーソナルコンピュータ等の外部装置から印刷ジョブを受信すると、後述するメインモータ160、スキャナモータ170が駆動され、プリンタ100が備える各ローラとレーザスキャナ102が動作を開始する。帯電手段である帯電ローラ107は、転写・帯電電源部220(第3の電源部)から負極性の高電圧を印加されて、感光ドラム105の表面を帯電する。外部装置から入力された印刷ジョブの画像データは画像信号に変換され、レーザスキャナ102はレーザ光113を画像信号に応じて点滅させながら、感光ドラム105表面を長手方向(感光ドラム105の回転軸方向)に走査する。これにより、感光ドラム105の表面では、レーザ光113が照射された部分は電荷が消滅し、静電潜像が形成される。現像ローラ104には、現像電源部800から負の高電圧が印加される。現像ローラ104は内部には磁石を有しており、トナータンク103内の磁性体トナーを磁力によって引き寄せ、静電気力によってトナーを感光ドラム105上(感光ドラム上)の静電潜像に付着させる。これにより、感光ドラム105の表面上にトナー像が形成される。また、現像ブレード114は、現像ローラ104に対して、例えば数100V程度の電位差をつけられている。このため、現像ローラ104上のトナーは、現像ブレード114本体による物理的な規制と共に、静電気力によっても一様にコーティングされる。
[Image Forming Operation of Printer]
Next, the image forming operation of the
一方、給紙部101から給送された用紙Pは搬送経路112を搬送され、転写ローラ106と感光ドラム105とで形成されたニップ部により挟持される。このとき、転写ローラ106には転写・帯電電源部220から正の高電圧が印加されており、感光ドラム105上のトナーが、転写ローラ106に引っ張られる形で用紙Pに転写される。そして、トナーが転写された用紙Pは、排出部111に向かって搬送され、定着ローラ109と加圧ローラ110とで形成されたニップ部により挟持される。ニップ部では用紙Pは定着ローラ109によって、例えば数100度に加熱されると共に、加圧ローラ110によって加圧され、静電気力によってのみ用紙Pに載っていたトナー(すなわち、未定着のトナー)が用紙Pに定着される。そして、トナーが定着された後の用紙Pは、排出部111に排出され、排出部111上に積載されていく。
On the other hand, the paper P fed from the
一方、感光ドラム105上のトナーは用紙Pへの転写が行われた後も、若干残ることがある。理想的には、感光ドラム105上の全てのトナーが用紙Pへ転写されるべきであるが、実際にはトナーの有する電荷量が一様ではないことから、用紙Pに転写された後も、感光ドラム105上に残るトナーがある。廃トナータンク108は、感光ドラム105上に残ったトナーを感光ドラム105に接触させたブレードによって剥ぎ取り回収するための容器である。ブレードによって感光ドラム105上に残留していたトナーが除去され、再度、感光ドラム105は帯電ローラ107によって帯電され、レーザスキャナ102によって次の静電潜像が形成されることになる。以上の画像形成動作を繰り返しながら、プリンタ100は用紙Pへの画像形成を行う。
On the other hand, some toner may remain on the
[画像形成装置における電源電圧の供給]
プリンタ100は、商用交流電源から入力された交流電圧を所定の直流電圧に変換する低電圧電源部200や、現像ローラ104、帯電ローラ107、転写ローラ106に印加する高電圧を生成する現像電源部800、転写・帯電電源部220を有している。更に、プリンタ100は、低電圧電源部200(第1の電源部)で生成された直流電圧により駆動されるメインモータ160、スキャナモータ170等の各種装置や、制御系装置に供給する電源電圧に変換するDC/DCコンバータ210等を備えている。
[Supply of power supply voltage in image forming apparatus]
The
図2は、プリンタ100における電源電圧の供給関係を説明するブロック図である。図2において、低電圧電源部200は、商用交流電源(図中、ACと表示)から供給される交流電圧(AC120V/230V)を24Vの直流電圧(DC24V)に変換する。基幹電圧であるDC24Vは、DC/DCコンバータ210、現像電源部800、転写・帯電電源部220、駆動手段であるメインモータ160、スキャナモータ170に供給される。
Figure 2 is a block diagram explaining the supply relationship of the power supply voltage in the
DC/DCコンバータ210は、入力されたDC24Vを制御系用の電圧であるDC3.3Vに変換し、CPU151を有する制御部150等に供給する。DC/DCコンバータ210は、入力電圧であるDC24Vが変化しても出力電圧が3.3Vとなるように、内蔵するスイッチング素子のオン・オフ制御を行う制御回路を備えている。
The DC/
現像電源部800(第2の電源部)は、図8で説明したように、入力されたDC24V(図8の電圧V1に対応)から現像ローラ104に印加する現像電圧を生成する。転写・帯電電源部220は、入力されたDC24Vから帯電ローラ107、転写ローラ106に印加する高電圧を生成する。転写・帯電電源部220は、DC/DCコンバータ210と同様に、入力されるDC24Vが変化しても帯電ローラ107、転写ローラ106に印加する出力電圧が変化しないように、内蔵するスイッチング素子のオン・オフ制御を行う制御回路を備えている。
As explained in FIG. 8, the development power supply unit 800 (second power supply unit) generates a development voltage to be applied to the
メインモータ160は、プリンタ100内の各ローラ(例えば感光ドラム105、現像ローラ104、転写ローラ106等)を駆動するモータである。また、スキャナモータ170は、レーザスキャナ102に設けられ、レーザ光113が感光ドラム105の表面を走査可能なように、レーザ光113の光路を偏向する回転多面鏡(不図示)を回転駆動するモータである。メインモータ160の回転状態は、エンコーダを用いてCPU151に出力される。CPU151は、エンコーダからの出力に基づいて、メインモータ160の回転数を一定に保つ回転制御を行うため、DC24Vが変化しても回転速度を維持することが可能である。また、スキャナモータ170についても、メインモータ160と同様である。
The
以上説明したように、現像電源部800を除いた電源部やモータでは、基幹電圧であるDC24Vが変化しても、生成される出力電圧や回転速度が変化することがないように、フィードバック制御を行う回路や構成を有している。ところが、図8で説明した現像電源部800の従来例の回路では、最も低コストで作ることができる回路構成であるため、出力電圧を所定の電圧に維持するためのフィードバック回路を有していない。そのため、図8の回路の場合には、基幹電圧である電源電圧V1が変化すると、出力端から出力される現像電圧の電圧Vppが変化してしまうことになる。
As explained above, the power supply units and motors excluding the development
[基幹電圧の可変制御]
しかしながら、上述したように、図2に示す低電圧電源部200から出力される基幹電圧であるDC24Vが供給される、現像電源部800を除いたDC/DCコンバータ210や転写・帯電電源部220は、それぞれフィードバック回路を有している。また、メインモータ160及びスキャナモータ170は、CPU151により回転制御が行われる。そのため、基幹電圧であるDC24Vが変化しても、出力電圧や回転速度に支障が生じない。そこで、本実施例では、現像電源部800が出力する現像電圧の電圧Vppを変化させるため、低電圧電源部200が出力する基幹電圧のDC24Vを一定の範囲内で変化させることとする。
[Variable control of main voltage]
However, as described above, the DC/
図8に示す回路図において、トランジスタ810のコレクタ端子に入力される電源電圧V1が基幹電圧のDC24Vである。基幹電圧の電圧が上昇すると、これに伴い、現像電源部800から出力される現像電圧の電圧Vppも大きくなり、基幹電圧の電圧が下降すると、現像電圧の電圧Vppも小さくなる。図3は基幹電圧の変化に応じて、出力される現像電圧の電圧Vppの変化を説明する図である。図3(a)は、図8に示す回路構成を有する現像電源部800から出力される現像電圧の電圧波形301を示した図である。図3(a)において、横軸は時間を示し、縦軸は電圧(単位:V)を示し、0Vより上位の電圧は正電圧(+)、0Vより下位の電圧は負電圧(-)を示す。なお、以下に説明する図3(b)、(c)についても、縦軸、横軸は同様である。図3(a)に示すように、現像電圧は、矩形波状の交流電圧であり、正電圧(+)側の最大電圧と負電圧(-)側の最低電圧との電圧差が電圧Vppである。
In the circuit diagram shown in FIG. 8, the power supply voltage V1 input to the collector terminal of the
図3(b)は、基幹電圧を増加させた場合に出力される現像電圧の電圧波形302を、基幹電圧を変化させない場合の電圧波形301と比較した図である。図3(b)に示すように、基幹電圧を増加させた場合の現像電圧の電圧も、矩形波状の交流電圧であり、電圧波形302の電圧Vpp(図中、New_Vppと表示)は、電圧波形301の電圧Vppと比べて大きいことがわかる。
Figure 3(b) is a diagram comparing the
図3(c)は、基幹電圧を減少させた場合に出力される現像電圧の電圧波形303を、基幹電圧を変化させない場合の電圧波形301と比較した図である。図3(c)に示すように、基幹電圧を減少させた場合の現像電圧の電圧も、矩形波状の交流電圧であり、電圧波形303の電圧Vpp(図中、New_Vppと表示)は、電圧波形301の電圧Vppと比べて小さいことがわかる。図3(b)、(c)に示すように、現像電源部800において、入力される基幹電圧の増減を行うことにより、出力される現像電圧の電圧Vppも基幹電圧に応じて増減する。
Figure 3(c) is a diagram comparing the
なお、本実施例で基幹電圧であるDC24Vの電圧を変化可能な範囲は、図2に示す現像電源部800を除いた他の装置が許容可能な範囲内に限定するものとする。すなわち、図2に示す現像電源部800以外の装置におけるフィードバック制御により出力電圧が維持され、部品の耐圧や損失等に支障が生じない範囲で、DC24Vの電圧を変化させることとする。そのため、実際に増減できるDC24Vの範囲は小さい範囲にとどめておくことが望ましい。本実施例では、低電圧電源部200の出力電圧である基幹電圧の範囲がDC24V±5%(=DC22.8V~DC25.2V)であれば、基幹電圧が供給される全ての装置は、この電圧規格の範囲内での正常動作が保証されている。そのため、現像電圧の電圧Vppを変化させるために、低電圧電源部200の基幹電圧をDC24V±5%の範囲で変化させることによる支障は生じない。
In this embodiment, the range in which the base voltage DC24V can be changed is limited to the range that other devices other than the development
[従来の低電圧電源部の構成]
図4は、従来の低電圧電源部200の一例として、リンギング・チョーク・コンバータ(以下、RCCとする)と呼ばれるタイプのDC/DC降圧コンバータの回路構成を示す回路図である。図4に示すRCCは、コンデンサC51~C55、抵抗R501~509、511、512、電界効果トランジスタQ51(以下、主スイッチング素子Q51とする)、トランジスタQ52、ダイオードD51~D53を備える。更に図4に示すRCCは、フライバックトランス(以下、単にトランスとする)T51、ツェナーダイオードVZ51、フォトカプラPC51、52、オペアンプOP51、スイッチング制御手段であるCPU500を備える。トランスT51は、一次巻線、二次巻線及び補助巻線を有する。また、図4に示すコンデンサC51の両端には、商用電源(不図示)からの交流電圧がブリッジダイオード回路(不図示)を介して、全波整流された直流電圧が入力され、コンデンサC51により平滑化される。
[Configuration of conventional low-voltage power supply unit]
FIG. 4 is a circuit diagram showing a circuit configuration of a type of DC/DC step-down converter called a ringing choke converter (hereinafter referred to as RCC) as an example of a conventional low-voltage
ダイオードD51とコンデンサC54は、トランスT51の二次巻線に発生する電圧を整流、平滑する整流平滑回路を構成する。また、分圧抵抗R507、R508、オペアンプOP51、抵抗R506、ツェナーダイオードVZ51は、整流平滑回路の出力電圧を分圧した電圧を基準電圧と比較し、電圧差に応じた電圧を出力する誤差検出回路を構成する。抵抗R505、フォトカプラPC51は、誤差検出回路の出力であるトランスT51の二次側の情報を一次側に伝達する伝達回路を構成する。フォトカプラPC52、抵抗R504、コンデンサC53、C55は、スイッチング手段である主スイッチング素子Q51のオン時間を決定する決定回路を構成する。また、コンデンサC52には、トランスT51の補助巻線に生じた電圧が充電される。 Diode D51 and capacitor C54 form a rectifying and smoothing circuit that rectifies and smoothes the voltage generated in the secondary winding of transformer T51. Voltage-dividing resistors R507 and R508, operational amplifier OP51, resistor R506, and Zener diode VZ51 form an error detection circuit that compares the divided voltage of the output voltage of the rectifying and smoothing circuit with a reference voltage and outputs a voltage according to the voltage difference. Resistor R505 and photocoupler PC51 form a transmission circuit that transmits information from the secondary side of transformer T51, which is the output of the error detection circuit, to the primary side. Photocoupler PC52, resistor R504, and capacitors C53 and C55 form a determination circuit that determines the on-time of main switching element Q51, which is a switching means. Capacitor C52 is charged with the voltage generated in the auxiliary winding of transformer T51.
CPU500が出力端子からローレベルの信号を出力している場合は、フォトカプラPC52のLEDは消灯し、フォトカプラPC52のフォトトランジスタはオフする。フォトカプラPC52のフォトトランジスタがオフしているとき、抵抗R504を流れる電流は全てコンデンサC53を充電する。即ち、主スイッチング素子Q51のオン時間は、抵抗R504及びコンデンサC53の時定数によって決定される。 When the CPU500 outputs a low-level signal from the output terminal, the LED of the photocoupler PC52 is turned off and the phototransistor of the photocoupler PC52 is turned off. When the phototransistor of the photocoupler PC52 is turned off, all of the current flowing through the resistor R504 charges the capacitor C53. In other words, the on-time of the main switching element Q51 is determined by the time constant of the resistor R504 and the capacitor C53.
一方、CPU500が出力端子からハイレベルの信号を出力している場合は、フォトカプラPC52のLEDは点灯し、フォトカプラPC52のフォトトランジスタはオンする。フォトカプラPC52のフォトトランジスタがオンしているとき、抵抗R504を流れる電流はコンデンサC53とコンデンサC55の両方を充電する。即ち、フォトカプラPC52のLEDを点灯すると、主スイッチング素子Q51のオン時間が、抵抗R504及びコンデンサC53、C55の時定数によって決定されるように切り替わる。このように、CPU500は、出力端子から出力する信号レベルを切替え、時定数を決定しているコンデンサの容量を切り替えることにより、主スイッチング素子Q51のオン時間を決定している時定数を切り替えている。
On the other hand, when the
図4に示す低電圧電源部200において、フィードバック制御の中核となっているのは、ツェナーダイオードVZ51、複数の分圧抵抗R507、R508、オペアンプOP51で構成される誤差検出回路である。ここで、ツェナーダイオードVZ51のツェナー電圧を5.1Vとし、低電圧電源部200が出力する出力電圧である基幹電圧の電圧をDC24Vとする。このとき、出力電圧を分圧抵抗R507、R508で分圧し、オペアンプOP51の反転入力端子(-)に入力される電圧が5.1Vになるように、分圧抵抗R507と分圧抵抗R508による分圧比が決定される。オペアンプOP51は、基準電圧が入力される非反転入力端子(+)の入力電圧と、反転入力端子(-)に入力される電圧とを比較する。オペアンプOP51は、反転入力端子(-)に入力される電圧が基準電圧である5.1Vよりも高い場合には、フォトカプラPC51のLEDに流す電流を大きくする。これにより、フォトカプラPC51のLEDの発光状態を強くして、フォトトランジスタに流れる電流(帰還電流)を大きくし、主スイッチング素子Q51をオフし、トランスT51の一次巻線の導通を遮断する。その結果、RCCの出力電圧である基幹電圧の電圧値を低下させる。一方、オペアンプOP51は、反転入力端子(-)に入力される電圧が基準電圧である5.1Vよりも低い場合には、フォトカプラPC51のLEDに流す電流を小さくする。これにより、フォトカプラPC51のLEDの発光状態を弱くして、フォトトランジスタに流れる電流を小さくし、主スイッチング素子Q51をオンし、トランスT51の一次巻線を導通させる。その結果、RCCの出力電圧である基幹電圧の電圧値を増加させる。このように、誤差検出回路、及び伝達回路は、出力電圧がDC24Vとなるように、主スイッチング素子Q51のオン・オフ制御(導通状態・非導通状態の制御)を行う。
In the low-voltage
[本実施例の低電圧電源部の構成]
図5は、本実施例の低電圧電源部200の回路構成を示す回路図である。図5において、図4に示す回路図と異なる点は、図4の分圧抵抗R507(第1の抵抗)が、図5ではCPU151からのデジタル信号で抵抗値を変更できる可変抵抗器であるデジタルポテンションメータVR601に置き換えられていることである。なお、ここでは、図4の分圧抵抗R507がデジタルポテンションメータVR601に置き換えられているが、図4の分圧抵抗R508(第2の抵抗)をデジタルポテンションメータVR601に置き換えてもよい。また、図4の分圧抵抗R507、R508をデジタルポテンションメータに置き換えてもよい。図4に示す誤差検出回路では、基幹電圧がDC24Vとなるように分圧抵抗R507、R508の抵抗値が決定されていた。図5の回路では、分圧抵抗R507を可変抵抗器であるデジタルポテンションメータVR601に置き換え、抵抗値を変更して低電圧電源部200が出力する基幹電圧の分圧比を制御することにより、基幹電圧の電圧値を可変することができる。
[Configuration of the low voltage power supply unit of this embodiment]
FIG. 5 is a circuit diagram showing the circuit configuration of the low voltage
[本実施例の現像電圧の分圧回路の構成]
本実施例は、現像電源部800の出力電圧である現像電圧を現像制御手段であるCPU151で検知し、低電圧電源部200が出力する基幹電圧の電圧を変更することにより、現像電源部800が出力する現像電圧の電圧Vppを変更する。現像電圧は高電圧であるため、CPU151が現像電圧を検知するためには、現像電源部800が出力する現像電圧を分圧してCPU151に出力する回路を設ける必要がある。図6は、現像電源部800から出力される現像電圧を分圧してCPU151に出力する分圧回路(分圧部)を示した回路図である。図6において、分圧回路900は、現像電圧を分圧する分圧抵抗901、902で構成されており、分圧抵抗902に生じた電圧がCPU151に出力される。なお、分圧抵抗901、902は、高電圧の現像電圧をCPU151が検知可能な電圧にまで減少させる分圧比に設定されている。これにより、CPU151は、検知した現像電圧の電圧Vppに基づいて、電圧Vppが所望の電圧になるように、低電圧電源部200のデジタルポテンションメータVR601の抵抗値を変更する。
[Configuration of the Development Voltage Dividing Circuit in this Embodiment]
In this embodiment, the development voltage, which is the output voltage of the development
[本実施例の画像形成装置における電源電圧の供給]
図7は、本実施例のプリンタ100における電源電圧の供給関係を説明するブロック図であり、上述した図2に、本実施例の基幹電圧の電圧制御を追記したブロック図である。図7に示すように、分圧回路900が現像電源部800から出力される現像電圧を分圧し、分圧された現像電圧をCPU151に出力する。CPU151は、分圧された現像電圧を取得することで、現像電源部800から現像ローラに印加される現像電圧の電圧Vppを検知することができる。そして、CPU151は、検知した現像電圧の電圧Vppに基づいて、低電圧電源部200のデジタルポテンションメータVR601の抵抗値を変更することにより、低電圧電源部200から出力される基幹電圧を変更する。そして、CPU151は、変更された基幹電圧に応じて、現像電源部800から出力される現像電圧の電圧Vppを分圧回路900から取得し、電圧Vppが目標とする電圧値に到達しているかどうか判断する。CPU151は、電圧Vppが目標とする電圧値に到達していないと判断した場合には、低電圧電源部200のデジタルポテンションメータVR601の抵抗値を変更することにより、低電圧電源部200から出力される基幹電圧を変更する。このようにして、CPU151は、現像電圧の電圧Vppが目標電圧値になるように、低電圧電源部200から出力される基幹電圧を制御することができる。
[Supply of power supply voltage in the image forming apparatus of this embodiment]
FIG. 7 is a block diagram for explaining the supply relationship of the power supply voltage in the
なお、現像電源部800は、プリンタ100を制御するCPU151により制御される電源部として説明した。例えば、現像電源部800は、制御部として独立したCPUを備え、CPU151からの制御指示に応じて現像電源部800の制御を行う構成でもよい。
The developing
以上説明したように、本実施例では、商用交流電源の交流電圧から基幹電圧を生成する低電圧電源部200のフィードバック回路である誤差検出回路の分圧抵抗を可変抵抗に変更することにより、基幹電圧を変更可能な構成としている。更に、現像電源部800から出力される現像電圧を分圧し、CPU151に出力する分圧回路900を設けている。これにより、現像電源部800の構成を変更することなく、現像電圧の電圧Vppを変更可能な画像形成装置を実現している。
As described above, in this embodiment, the voltage dividing resistor of the error detection circuit, which is the feedback circuit of the low voltage
以上説明したように、本実施例によれば、現像電圧のピーク間電圧を変更可能にすることができる。 As described above, according to this embodiment, the peak-to-peak voltage of the development voltage can be changed.
実施例1では、低電圧電源部が出力する基幹電圧を変更することにより、現像電源部から出力される現像電圧のピーク間電圧を変更する実施例について説明した。実施例1では、CPUが現像電圧を検知するため、高電圧の現像電圧をCPUが検知可能な電圧まで下げる分圧回路が設けられ、現像電源部から出力される現像電圧は分圧回路に出力され、分圧回路で分圧された現像電圧がCPUに入力される構成となっている。そのため、分圧回路には高耐圧抵抗を用いる必要があり、コストアップとなってしまう。また、CPUが印刷時等にピーク間電圧を変更しない場合でも、部品の特性ばらつき等により、低電圧電源部から出力される基幹電圧が所定の電圧にならず、CPUが低電圧電源部の出力する基幹電圧を変更する場合もある。実施例2では、コストアップを抑制するために実施例1で追加した分圧回路を設けず、低電圧電源部が部品の特性ばらつき等による基幹電圧のばらつきが生じることなく、所定の基幹電圧を出力できる構成について説明する。なお、実施例2でのプリンタ100の構成は、実施例1と同様であり、同じ装置、同じ部材には実施例1と同一の符号を用いることにより、ここでの説明を省略する。
In the first embodiment, an example was described in which the peak-to-peak voltage of the development voltage output from the development power supply unit is changed by changing the base voltage output from the low-voltage power supply unit. In the first embodiment, a voltage divider circuit is provided to reduce the high development voltage to a voltage detectable by the CPU so that the CPU can detect the development voltage. The development voltage output from the development power supply unit is output to the voltage divider circuit, and the development voltage divided by the voltage divider circuit is input to the CPU. For this reason, it is necessary to use a high-voltage resistor for the voltage divider circuit, which increases costs. Even if the CPU does not change the peak-to-peak voltage during printing, etc., the base voltage output from the low-voltage power supply unit may not be a specified voltage due to the characteristic variations of the parts, and the CPU may change the base voltage output from the low-voltage power supply unit. In the second embodiment, a configuration is described in which the voltage divider circuit added in the first embodiment is not provided to suppress the increase in costs, and the low-voltage power supply unit can output a specified base voltage without the base voltage variation due to the characteristic variations of the parts. The configuration of the
[本実施例の低電圧電源部の構成]
本実施例の低電圧電源部200は、実施例1で説明した図5に示す回路図の構成に、CPU151からアクセス可能で、デジタルポテンションメータVR601の抵抗値を記憶する記憶部である不揮発性メモリを追加した構成となっている。また、現像電源部800の構成は、実施例1の図6に示す回路図の構成と同様である。なお、本実施例では図6に示す分圧回路900は設けられておらず、そのため、CPU151は現像電源部800から出力される現像電圧を検知することはできない構成となっている。
[Configuration of the low voltage power supply unit of this embodiment]
The low voltage
[基幹電圧の変更]
現像電源部800では、図6に示す回路部品が有する公差により装置毎、あるいは図6に示す回路が実装される基板毎に、出力される現像電圧の電圧Vppが異なることがある。特に使用する部品の特性違いにより、例えば出荷検査時において、現像電圧の電圧Vppの平均値の許容範囲から外れた電圧Vppを出力する現像電源部800や基板が検知されることがある。そこで、本実施例では、低電圧電源部200、現像電源部800等が実装された状態で行われるプリンタ100の出荷検査時において、現像電源部800が出力する現像電圧の電圧Vppを測定する。詳細には、図5に示す低電圧電源部200のデジタルポテンションメータVR601の抵抗値を所定の値に設定し、そのときの現像電源部800が出力する現像電圧の電圧Vppを測定する。そして、測定した電圧Vppが目標とする電圧Vppの許容範囲から外れていた場合には、現像電圧の電圧Vppが所定の電圧値になるように、デジタルポテンションメータVR601の値を変化させ、低電圧電源部200が出力する基幹電圧を調整する。そして、最終的に現像電圧の電圧Vppが所定の電圧値になったときのデジタルポテンションメータVR601の抵抗値を、低電圧電源部200に設けた不揮発性メモリに格納する。プリンタ100の電源がオンされると、CPU151は、低電圧電源部200の不揮発性メモリからデジタルポテンションメータVR601に設定すべき抵抗値を読み出す。そして、CPU151は、読み出した抵抗値をデジタルポテンションメータVR601に設定することで、低電圧電源部200から出力される基幹電圧は補正された電圧値となり、現像電源部から出力される現像電圧の電圧Vppも所定の電圧値となる。なお、デジタルポテンションメータVR601の抵抗値を所定の値に設定したときの現像電源部800が出力する現像電圧の電圧Vppが許容範囲内の場合には、所定の抵抗値を低電圧電源部200に設けた不揮発性メモリに格納するものとする。
[Changing the mains voltage]
In the developing
本実施例では、実施例1のように現像電源部800が出力する現像電圧を画像形成動作中に変更可能にするのではなく、出荷検査時に基幹電圧を修正することによりばらつきが生じている現像電圧の電圧Vppの補正を行う。これにより、現像電源部800の装置毎の電圧Vppのばらつきを低減させることができる。なお、本実施例は、実施例1においても、低電圧電源部200に上述した不揮発性メモリを設けることにより、適用することができる。また、本実施例では、CPU151が低電圧電源部200に設けられた不揮発性メモリに直接、アクセス可能な構成としているが、低電圧電源部200のCPU500のみがアクセス可能な構成としてもよい。この構成の場合には、プリンタ100の電源がオンされると、CPU151は、低電圧電源部200のCPU500にデジタルポテンションメータVR601の抵抗値の設定指示を行う。低電圧電源部200のCPU500は設定指示を受信すると、不揮発性メモリよりデジタルポテンションメータVR601に設定すべき抵抗値を読み出し、デジタルポテンションメータVR601に設定する。これにより、デジタルポテンションメータVR601を所望の抵抗値に設定することができる。また、画像形成条件に応じてデジタルポテンションメータVR601の抵抗値を変更する場合についても同様に対応することができる。
In this embodiment, the development voltage output by the development
以上説明したように、本実施例によれば、現像電圧のピーク間電圧を変更可能にすることができる。 As described above, according to this embodiment, the peak-to-peak voltage of the development voltage can be changed.
104 現像ローラ
151 CPU
200 低電圧電源部
800 現像電源部
R508 抵抗
VR601 デジタルポテンションメータ
104 developing
200 Low voltage
Claims (11)
前記感光ドラムにトナーを付着し、前記感光ドラムに形成された静電潜像を現像する現像手段と、
商用電源から供給される交流電圧を直流電圧に変換し、前記直流電圧を変換して基幹電圧を出力する第1の電源部と、
前記基幹電圧を変換して現像電圧を出力し、前記現像手段に前記現像電圧を供給する第2の電源部と、
前記現像手段を制御して、記録材にトナー像を形成するための現像制御手段と、
を備える画像形成装置において、
前記第1の電源部は、
一次巻線と補助巻線と二次巻線とを有するトランスと、
前記トランスの一次巻線に対する前記直流電圧の導通状態を切り替えるスイッチング手段と、
可変抵抗を含む複数の抵抗を有し、前記トランスの二次巻線から出力される前記基幹電圧を分圧する分圧回路と、
前記分圧回路によって分圧された電圧と基準電圧との差に応じた電圧を出力する誤差検出手段と、
前記トランスの二次側の前記誤差検出手段からの出力電圧に応じた帰還電流を前記トランスの一次側に伝達する伝達手段と、
前記帰還電流と前記トランスの補助巻線に生じる電圧に応じて、前記スイッチング手段をオン又はオフに制御するスイッチング制御手段と、
を有し、
前記現像制御手段は、前記第2の電源部が出力する前記現像電圧のピーク間電圧が目標とする電圧値となるように、前記分圧回路に含まれる前記可変抵抗の抵抗値を変更し、前記第1の電源部から出力される前記基幹電圧を変化させることを特徴とする画像形成装置。 A photosensitive drum;
a developing unit that deposits toner on the photosensitive drum and develops an electrostatic latent image formed on the photosensitive drum;
a first power supply unit that converts an AC voltage supplied from a commercial power supply into a DC voltage and converts the DC voltage to output a base voltage;
a second power supply unit that converts the base voltage to output a development voltage and supplies the development voltage to the developing means;
a development control means for controlling the developing means to form a toner image on a recording material;
In an image forming apparatus comprising:
The first power supply unit is
a transformer having a primary winding, an auxiliary winding, and a secondary winding;
A switching means for switching a conduction state of the DC voltage to the primary winding of the transformer;
a voltage divider circuit having a plurality of resistors including a variable resistor, and dividing the base voltage output from the secondary winding of the transformer;
an error detection means for outputting a voltage corresponding to a difference between the voltage divided by the voltage divider circuit and a reference voltage;
a transmission means for transmitting a feedback current corresponding to an output voltage from the error detection means on the secondary side of the transformer to the primary side of the transformer;
a switching control means for controlling the switching means to be on or off in response to the feedback current and a voltage generated in an auxiliary winding of the transformer;
having
The image forming apparatus is characterized in that the development control means changes the resistance value of the variable resistor included in the voltage divider circuit so that the peak-to-peak voltage of the development voltage output by the second power supply unit becomes a target voltage value, thereby changing the base voltage output from the first power supply unit.
前記可変抵抗に設定する抵抗値は、予め前記記憶部に格納されていることを特徴とする請求項1に記載の画像形成装置。 the first power supply unit has a storage unit accessible by the development control means,
2. The image forming apparatus according to claim 1, wherein the resistance value to be set in the variable resistor is stored in advance in the storage unit.
前記分圧部は、複数の高耐圧の分圧抵抗を有することを特徴とする請求項2又は請求項3に記載の画像形成装置。 a voltage dividing unit that divides the developing voltage output from the second power supply unit,
4. The image forming apparatus according to claim 2, wherein the voltage dividing section includes a plurality of high voltage dividing resistors.
一次巻線と二次巻線とを有するトランスと、
前記トランスを駆動する駆動回路と、
前記トランスの二次巻線に接続され、直流電圧を生成する生成回路と、
前記駆動回路を制御する制御回路と、
を有し、
前記トランスの二次側に誘起された交流電圧に、前記生成回路により生成された直流電圧を重畳した前記現像電圧を出力することを特徴とする請求項1から請求項8のいずれか1項に記載の画像形成装置。 The second power supply unit is
a transformer having a primary winding and a secondary winding;
A drive circuit for driving the transformer;
A generating circuit connected to a secondary winding of the transformer and configured to generate a DC voltage;
A control circuit for controlling the drive circuit;
having
9. The image forming apparatus according to claim 1, wherein the developing voltage is output by superimposing the DC voltage generated by the generating circuit on the AC voltage induced on the secondary side of the transformer.
前記現像手段により現像され、形成された前記感光ドラム上のトナー像を記録材に転写する転写手段と、
前記基幹電圧から生成した高電圧を前記帯電手段及び前記転写手段に供給する第3の電源部と、
を備えることを特徴とする請求項1から請求項9のいずれか1項に記載の画像形成装置。 a charging means for charging the photosensitive drum to a uniform potential;
a transfer means for transferring the toner image formed on the photosensitive drum by the developing means onto a recording material;
a third power supply unit that supplies a high voltage generated from the base voltage to the charging means and the transfer means;
The image forming apparatus according to claim 1 , further comprising:
前記駆動手段は、前記基幹電圧により駆動されることを特徴とする請求項1から請求項10のいずれか1項に記載の画像形成装置。 A driving means for driving the photosensitive drum is provided,
11. The image forming apparatus according to claim 1, wherein the driving means is driven by the base voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020190168A JP7536610B2 (en) | 2020-11-16 | 2020-11-16 | Image forming device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020190168A JP7536610B2 (en) | 2020-11-16 | 2020-11-16 | Image forming device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022079160A JP2022079160A (en) | 2022-05-26 |
| JP7536610B2 true JP7536610B2 (en) | 2024-08-20 |
Family
ID=81707496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020190168A Active JP7536610B2 (en) | 2020-11-16 | 2020-11-16 | Image forming device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7536610B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007014128A (en) | 2005-06-30 | 2007-01-18 | Brother Ind Ltd | Electronics |
| JP2011232450A (en) | 2010-04-26 | 2011-11-17 | Canon Inc | Image forming apparatus |
| JP2014048424A (en) | 2012-08-30 | 2014-03-17 | Canon Inc | Image forming device |
| JP2015012691A (en) | 2013-06-28 | 2015-01-19 | ブラザー工業株式会社 | Power supply system and image forming apparatus |
| JP2016085295A (en) | 2014-10-23 | 2016-05-19 | キヤノン株式会社 | Power source device and image forming apparatus |
-
2020
- 2020-11-16 JP JP2020190168A patent/JP7536610B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007014128A (en) | 2005-06-30 | 2007-01-18 | Brother Ind Ltd | Electronics |
| JP2011232450A (en) | 2010-04-26 | 2011-11-17 | Canon Inc | Image forming apparatus |
| JP2014048424A (en) | 2012-08-30 | 2014-03-17 | Canon Inc | Image forming device |
| JP2015012691A (en) | 2013-06-28 | 2015-01-19 | ブラザー工業株式会社 | Power supply system and image forming apparatus |
| JP2016085295A (en) | 2014-10-23 | 2016-05-19 | キヤノン株式会社 | Power source device and image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022079160A (en) | 2022-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7933131B2 (en) | Power supply and image forming device having the same | |
| US9904232B2 (en) | Power supply apparatus and image forming apparatus | |
| JP7040884B2 (en) | Power supply, image forming device and control method | |
| US8280272B2 (en) | High-voltage power supply of image forming apparatus | |
| US8472832B2 (en) | Multiple-output power supply unit and image forming apparatus having the power supply unit | |
| JP4420458B2 (en) | High voltage power supply, image forming device | |
| JP6727806B2 (en) | Power supply device and image forming apparatus | |
| JP5590956B2 (en) | Image forming apparatus and power supply apparatus | |
| JP7536610B2 (en) | Image forming device | |
| CN1851564B (en) | Device and method for generating high voltage using digital control | |
| US20070014131A1 (en) | AC high voltage detecting device | |
| JP2019033645A (en) | Power supply device and image forming apparatus | |
| US11435684B2 (en) | Power supply apparatus and image forming apparatus | |
| JPH0993910A (en) | Image forming device | |
| US20220294356A1 (en) | Power supply apparatus with smoothing capacitor and image forming apparatus | |
| JP2024168930A (en) | Power supply device and image forming apparatus | |
| JP7791148B2 (en) | Image forming device | |
| JP2021069254A (en) | Power supply device and image forming apparatus | |
| JP7114350B2 (en) | Power supply and image forming apparatus | |
| JP4590250B2 (en) | High voltage power supply | |
| US10635031B2 (en) | Heating device and image formation device | |
| JPH11178337A (en) | High voltage power supply and electrophotographic device | |
| JP4863092B2 (en) | Image forming apparatus | |
| JP2008301692A (en) | Power supply device and image forming apparatus | |
| JP2016224337A (en) | Image forming apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240709 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240710 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240807 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7536610 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |