Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7545828B2 - Thermal Printhead - Google Patents
[go: Go Back, main page]

JP7545828B2 - Thermal Printhead - Google Patents

Thermal Printhead Download PDF

Info

Publication number
JP7545828B2
JP7545828B2 JP2020132421A JP2020132421A JP7545828B2 JP 7545828 B2 JP7545828 B2 JP 7545828B2 JP 2020132421 A JP2020132421 A JP 2020132421A JP 2020132421 A JP2020132421 A JP 2020132421A JP 7545828 B2 JP7545828 B2 JP 7545828B2
Authority
JP
Japan
Prior art keywords
layer
chip
thermal printhead
conductive bonding
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020132421A
Other languages
Japanese (ja)
Other versions
JP2022029196A (en
Inventor
俊夫 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2020132421A priority Critical patent/JP7545828B2/en
Priority to CN202110751872.1A priority patent/CN113942315A/en
Publication of JP2022029196A publication Critical patent/JP2022029196A/en
Application granted granted Critical
Publication of JP7545828B2 publication Critical patent/JP7545828B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Electronic Switches (AREA)

Description

本開示は、ICチップの実装構造、当該実装構造を有するサーマルプリントヘッド、およびサーマルプリントヘッドの製造方法に関する。 This disclosure relates to an IC chip mounting structure, a thermal printhead having the mounting structure, and a method for manufacturing a thermal printhead.

特許文献1には、従来のサーマルプリントヘッドの一例が開示されている。同文献に開示のサーマルプリントヘッドは、基板、グレーズ層、電極層(配線層)、発熱抵抗体(抵抗体層)、および駆動IC(ICチップ)を備える。基板は、絶縁材料からなる板状の部材であり、たとえばアルミナ(Al23)などのセラミックからなる。グレーズ層は、基板の表面に形成されており、たとえばガラスからなる。配線層は、グレーズ層上に形成されており、抵抗体層に選択的に電流を流すための電流経路を構成している。抵抗体層は、主走査方向に配列された複数の発熱部を有する。ICチップは、各発熱部に流す電流を制御する。 Patent Document 1 discloses an example of a conventional thermal printhead. The thermal printhead disclosed in the document includes a substrate, a glaze layer, an electrode layer (wiring layer), a heating resistor (resistance layer), and a driving IC (IC chip). The substrate is a plate-shaped member made of an insulating material, such as a ceramic such as alumina (Al 2 O 3 ). The glaze layer is formed on the surface of the substrate, such as glass. The wiring layer is formed on the glaze layer, and constitutes a current path for selectively passing a current to the resistance layer. The resistance layer has a plurality of heating parts arranged in the main scanning direction. The IC chip controls the current passed through each heating part.

特許文献1に開示されたサーマルプリントヘッドにおいて、ICチップは、フリップチップ実装により基板上に搭載されている。ICチップにおいて基板と対向する実装面には、たとえばはんだバンプからなる複数の導電性接合材が設けられている。配線層には複数のパッド部が設けられており、基板へのICチップの搭載時には、マウンタによってICチップを配線層上に配置し、複数の導電性接合材と複数のパッド部とを仮付けする。そして、リフロー処理により複数の導電性接合材を溶融させて、複数のパッド部と複数の導電性接合材とを接合させる。このようなICチップの実装構造によれば、ICチップの複数の導電性接合材と配線層の複数のパッド部とを一括して接合することができる。また、複数のパッド部それぞれに通じる個別配線のピッチを狭くすることが可能であり、配線の微細化にも適している。 In the thermal printhead disclosed in Patent Document 1, an IC chip is mounted on a substrate by flip-chip mounting. A plurality of conductive bonding materials, for example solder bumps, are provided on the mounting surface of the IC chip facing the substrate. A plurality of pads are provided on the wiring layer, and when mounting the IC chip on the substrate, the IC chip is placed on the wiring layer by a mounter, and the plurality of conductive bonding materials and the plurality of pads are temporarily attached. Then, the plurality of conductive bonding materials are melted by a reflow process to bond the plurality of pads to the plurality of conductive bonding materials. With this IC chip mounting structure, the plurality of conductive bonding materials of the IC chip can be bonded to the plurality of pads of the wiring layer at the same time. In addition, it is possible to narrow the pitch of the individual wiring leading to each of the plurality of pads, which is also suitable for fine wiring.

しかしながら、フリップチップ実装時のICチップの搭載位置がずれていると、リフロー処理により、導電性接合材が本来の接合対象とは異なるパッド部や個別配線と接触ないし接合するおそれがある。この場合、意図しない電流経路が形成されて、電気的な短絡が生じるおそれがあった。 However, if the mounting position of the IC chip during flip-chip mounting is misaligned, the reflow process may cause the conductive bonding material to come into contact with or bond to pads or individual wiring that are not intended to be bonded. In this case, an unintended current path may be formed, causing an electrical short circuit.

特開2014-87938号公報JP 2014-87938 A

本開示は、上記した事情のもとで考え出されたものであって、フリップチップ実装時における不具合を防止するのに適したICチップの実装構造、および当該実装構造を備えたサーマルプリントヘッドを提供することを主たる課題とする。 The present disclosure was conceived in light of the above circumstances, and its primary objective is to provide an IC chip mounting structure suitable for preventing defects during flip-chip mounting, and a thermal printhead equipped with said mounting structure.

本開示の第1の側面によって提供されるICチップの実装構造は、厚さ方向の一方を向く主面を有する基材、および前記主面の上に配置された配線層を有する支持部材と、実装面を有するICチップと、前記実装面に配置された複数の導電性接合材と、を備え、前記ICチップが前記支持部材にフリップチップ実装された実装構造であって、前記支持部材は、前記複数の導電性接合材に対応して配置され、かつ少なくとも2つの凹状パッド部を含む複数のパッド部を有し、前記凹状パッド部は、底面と、前記基材の厚さ方向に見て前記底面を向く内壁面と、を有し、前記内壁面は、前記配線層により構成される。 The mounting structure of an IC chip provided by the first aspect of the present disclosure comprises a substrate having a main surface facing in one direction in the thickness direction, a support member having a wiring layer arranged on the main surface, an IC chip having a mounting surface, and a plurality of conductive bonding materials arranged on the mounting surface, and the IC chip is flip-chip mounted on the support member, the support member having a plurality of pad portions arranged corresponding to the plurality of conductive bonding materials and including at least two concave pad portions, the concave pad portion having a bottom surface and an inner wall surface facing the bottom surface when viewed in the thickness direction of the substrate, and the inner wall surface being constituted by the wiring layer.

本開示の第2の側面によって提供されるサーマルプリントヘッドは、本開示の第1の側面に係るICチップの実装構造を有し、前記主面の上に配置され、主走査方向に配列された複数の発熱部を含む抵抗体層を備え、前記配線層は、前記抵抗体層に導通しており、前記ICチップは、前記各発熱部に流す電流を制御する。 The thermal printhead provided by the second aspect of the present disclosure has the IC chip mounting structure according to the first aspect of the present disclosure, and is provided with a resistor layer disposed on the main surface and including a plurality of heat generating portions arranged in the main scanning direction, the wiring layer is conductive to the resistor layer, and the IC chip controls the current flowing to each of the heat generating portions.

本開示の第3の側面によって提供されるサーマルプリントヘッドの製造方法は、基材を準備する工程と、前記基材の上に配線層を形成することにより、前記基材および前記配線層からなる支持部材を形成する工程と、前記支持部材の上に、前記基材の厚さ方向に見て前記配線層の一部に重なる抵抗体層を形成する工程と、複数の導電性接合材が実装面に配置されたICチップを前記基材にフリップチップ実装する工程と、を備え、前記支持部材を形成する工程では、少なくとも2つの凹状パッド部を含み、前記複数の導電性接合材に対応する複数のパッド部が形成され、前記凹状パッド部は、底面と、前記基材の厚さ方向に見て前記底面を向く内壁面と、を有する。 A method for manufacturing a thermal printhead provided by a third aspect of the present disclosure includes the steps of preparing a substrate, forming a wiring layer on the substrate to form a support member made of the substrate and the wiring layer, forming a resistor layer on the support member so as to overlap a portion of the wiring layer when viewed in the thickness direction of the substrate, and flip-chip mounting an IC chip having a mounting surface on which a plurality of conductive bonding materials are arranged, to the substrate, in which the step of forming the support member includes forming a plurality of pad portions corresponding to the plurality of conductive bonding materials, the pad portions including at least two concave pad portions having a bottom surface and an inner wall surface facing the bottom surface when viewed in the thickness direction of the substrate.

本開示によれば、ICチップのフリップチップ実装時の位置ずれが改善され、当該位置ずれに起因する不具合を防止するのに適する。 This disclosure improves positional misalignment during flip-chip mounting of IC chips, and is suitable for preventing defects caused by such misalignment.

本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present disclosure will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

本開示の第1実施形態に係るサーマルプリントヘッドを示す平面図である。FIG. 1 is a plan view showing a thermal printhead according to a first embodiment of the present disclosure. 図1のII-II線に沿う概略断面図である。2 is a schematic cross-sectional view taken along line II-II in FIG. 1. 図1に示すサーマルプリントヘッドの要部拡大平面図である。FIG. 2 is an enlarged plan view of a main portion of the thermal printhead shown in FIG. 図2の部分拡大図である。FIG. 3 is a partially enlarged view of FIG. 2 . 図3のV-V線に沿う部分拡大断面図である。FIG. 4 is a partially enlarged cross-sectional view taken along line VV in FIG. 図4の部分拡大図である。FIG. 5 is a partially enlarged view of FIG. 4 . 図1に示すサーマルプリントヘッドの要部拡大平面図である。FIG. 2 is an enlarged plan view of a main portion of the thermal printhead shown in FIG. 図7のVIII-VIII線に沿う断面図である。8 is a cross-sectional view taken along line VIII-VIII in FIG. 7. 図1に示すサーマルプリントヘッドの製造方法の一例の一工程を示す断面図である。2 is a cross-sectional view showing a step of an example of a method for manufacturing the thermal printhead shown in FIG. 1. 図9に続く工程を示す断面図である。10 is a cross-sectional view showing a process following FIG. 9 . 図10に続く工程を示す断面図である。FIG. 11 is a cross-sectional view showing a process following FIG. 10 . 図11に続く工程を示す断面図である。12 is a cross-sectional view showing a process following FIG. 11 . 図12に続く工程を示す断面図である。13 is a cross-sectional view showing a process following FIG. 12 . 図13に続く工程を示す断面図である。14 is a cross-sectional view showing a process following FIG. 13. 図14に続く工程を示す断面図である。15 is a cross-sectional view showing a process following FIG. 14 . 図15に続く工程を示す断面図である。16 is a cross-sectional view showing a process following FIG. 15 . 図16に示す工程を説明するための拡大断面図である。FIG. 17 is an enlarged cross-sectional view for explaining the step shown in FIG. 16 . リフロー処理後の状態を示す図17と同様の断面図である。FIG. 18 is a cross-sectional view similar to FIG. 17, illustrating a state after reflow processing. 図16に示す工程を説明するための拡大断面図である。FIG. 17 is an enlarged cross-sectional view for explaining the step shown in FIG. 16 . リフロー処理後の状態を示す図19と同様の断面図である。FIG. 20 is a cross-sectional view similar to FIG. 19, illustrating a state after reflow processing. 図1に示すサーマルプリントヘッドの第1変形例を示す図7と同様の要部拡大平面図である。8 is an enlarged plan view similar to FIG. 7 showing a main portion of a first modified example of the thermal printhead shown in FIG. 1. 図1に示すサーマルプリントヘッドの第2変形例を示す図7と同様の要部拡大平面図である。8 is an enlarged plan view similar to FIG. 7 showing a main portion of a second modified example of the thermal printhead shown in FIG. 1. 図22のXXIII-XXIII線に沿う拡大断面図である。23 is an enlarged cross-sectional view taken along line XXIII-XXIII in FIG. 22. 図22のXXIV-XXIV線に沿う拡大断面図である。23 is an enlarged cross-sectional view taken along line XXIV-XXIV in FIG. 22. 図1に示すサーマルプリントヘッドの第3変形例を示す図6と同様の断面図である。1. FIG. 7 is a cross-sectional view similar to FIG. 6, showing a third modified example of the thermal printhead shown in FIG. 図1に示すサーマルプリントヘッドの第4変形例を示す図6と同様の断面図である。1. FIG. 9 is a cross-sectional view similar to FIG. 6, showing a fourth modified example of the thermal printhead shown in FIG. 図1に示すサーマルプリントヘッドの第5変形例を示す図6と同様の断面図である。1. FIG. 9 is a cross-sectional view similar to FIG. 6, showing a fifth modified example of the thermal printhead shown in FIG. 本開示の第2実施形態に係るサーマルプリントヘッドを示す図4と同様の断面図である。FIG. 5 is a cross-sectional view similar to FIG. 4 showing a thermal printhead according to a second embodiment of the present disclosure. 図28の部分拡大図である。FIG. 29 is a partially enlarged view of FIG. 28 . 図28に示すサーマルプリントヘッドの変形例を示す図29と同様の断面図である。30 is a cross-sectional view similar to FIG. 29, showing a modified example of the thermal printhead shown in FIG. 28.

以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。 The preferred embodiment of this disclosure will be described in detail below with reference to the drawings.

本開示において、「ある物Aがある物Bに形成されている」および「ある物Aがある物B上に形成されている」とは、特段の断りのない限り、「ある物Aがある物Bに直接形成されていること」、および、「ある物Aとある物Bとの間に他の物を介在させつつ、ある物Aがある物Bに形成されていること」を含む。同様に、「ある物Aがある物Bに配置されている」および「ある物Aがある物B上に配置されている」とは、特段の断りのない限り、「ある物Aがある物Bに直接配置されていること」、および、「ある物Aとある物Bとの間に他の物を介在させつつ、ある物Aがある物Bに配置されていること」を含む。同様に、「ある物Aがある物B上に位置している」とは、特段の断りのない限り、「ある物Aがある物Bに接して、ある物Aがある物B上に位置していること」、および、「ある物Aとある物Bとの間に他の物が介在しつつ、ある物Aがある物B上に位置していること」を含む。また、「ある物Aがある物Bにある方向に見て重なる」とは、特段の断りのない限り、「ある物Aがある物Bのすべてに重なること」、および、「ある物Aがある物Bの一部に重なること」を含む。 In this disclosure, "a certain object A is formed on a certain object B" and "a certain object A is formed on a certain object B" include "a certain object A is formed directly on a certain object B" and "a certain object A is formed on a certain object B with another object interposed between the certain object A and the certain object B" unless otherwise specified. Similarly, "a certain object A is disposed on a certain object B" and "a certain object A is disposed on a certain object B" include "a certain object A is disposed directly on a certain object B" and "a certain object A is disposed on a certain object B with another object interposed between the certain object A and the certain object B" unless otherwise specified. Similarly, "a certain object A is located on a certain object B" includes "a certain object A is located on a certain object B in contact with a certain object B" and "a certain object A is located on a certain object B with another object interposed between the certain object A and the certain object B". Additionally, unless otherwise specified, "an object A overlaps an object B when viewed in a certain direction" includes "an object A overlaps the entirety of an object B" and "an object A overlaps a part of an object B."

<第1実施形態>
図1~図8は、本開示の第1実施形態に係るサーマルプリントヘッドを示している。本実施形態のサーマルプリントヘッドA1は、基板1、グレーズ層2、配線層3、抵抗体層4、保護層5、ICチップ6、保護樹脂71およびコネクタ72を備えている。サーマルプリントヘッドA1は、ICチップ6がフリップチップ実装された実装構造(本開示に係るICチップの実装構造)を具備するものである。サーマルプリントヘッドA1は、プラテンローラ81(図2参照)によって搬送される印刷媒体82に印刷を施すプリンタに組み込まれるものである。このような印刷媒体82としては、たとえばバーコードシートやレシートを作成するための感熱紙が挙げられる。
First Embodiment
1 to 8 show a thermal printhead according to a first embodiment of the present disclosure. The thermal printhead A1 of this embodiment includes a substrate 1, a glaze layer 2, a wiring layer 3, a resistor layer 4, a protective layer 5, an IC chip 6, a protective resin 71, and a connector 72. The thermal printhead A1 includes a mounting structure in which the IC chip 6 is flip-chip mounted (the mounting structure of the IC chip according to the present disclosure). The thermal printhead A1 is incorporated into a printer that prints on a print medium 82 transported by a platen roller 81 (see FIG. 2). Examples of such print media 82 include thermal paper for producing barcode sheets and receipts.

図1は、サーマルプリントヘッドA1を示す平面図である。図2は、図1のII-II線に沿う概略断面図である。図3は、サーマルプリントヘッドA1を示す要部拡大平面図である。図4は、図2の一部を拡大した断面図である。図5は、図3のV-V線に沿う部分拡大断面図である。図6は、図4の一部を拡大した断面図である。図7は、サーマルプリントヘッドA1の要部拡大平面図であり、ICチップの一部を表す。図8は、図7のVIII-VIII線に沿う断面図である。なお、理解の便宜上、図1および図3においては、保護層5を省略している。図4においては、コネクタ73を省略している。図7においては、保護樹脂71を省略している。また、これらの図において、基板1の長手方向(主走査方向)をx方向とし、短手方向(副走査方向)をy方向とし、厚さ方向をz方向として説明する。また、y方向については、図1、図3の下方(図2、図4の左方)を印刷媒体が送られてくる「上流」とし、図1、図3の上方(図2、図4の右方)を印刷媒体が排出される「下流」とする。また、z方向については、図2、図4の上方(方向zを示す矢印が指す方向)を「上方」とし、その反対方向を「下方」とする。以下の図においても同様である。 Figure 1 is a plan view showing the thermal printhead A1. Figure 2 is a schematic cross-sectional view taken along line II-II in Figure 1. Figure 3 is an enlarged plan view of the thermal printhead A1. Figure 4 is a cross-sectional view showing an enlarged portion of Figure 2. Figure 5 is a partially enlarged cross-sectional view taken along line V-V in Figure 3. Figure 6 is a cross-sectional view showing an enlarged portion of Figure 4. Figure 7 is an enlarged plan view of the thermal printhead A1, showing a portion of the IC chip. Figure 8 is a cross-sectional view taken along line VIII-VIII in Figure 7. For ease of understanding, the protective layer 5 is omitted in Figures 1 and 3. The connector 73 is omitted in Figure 4. The protective resin 71 is omitted in Figure 7. In these figures, the longitudinal direction (main scanning direction) of the substrate 1 is the x-direction, the lateral direction (sub-scanning direction) is the y-direction, and the thickness direction is the z-direction. In addition, with regard to the y direction, the lower side in Figures 1 and 3 (the left side in Figures 2 and 4) is the "upstream" side where the print medium is fed, and the upper side in Figures 1 and 3 (the right side in Figures 2 and 4) is the "downstream" side where the print medium is discharged. In addition, with regard to the z direction, the upper side in Figures 2 and 4 (the direction indicated by the arrow showing the z direction) is the "upper" side, and the opposite direction is the "lower" side. The same applies to the following figures.

基板1は、たとえばAl23などのセラミックからなり、その厚さがたとえば0.6~1.0mm程度とされている。図1に示すように、基板1は、x方向に長く延びる長矩形状とされている。グレーズ層2、配線層3、抵抗体層4、保護層5、ICチップ6および保護樹脂71は、基板1上に配置されている。コネクタ72は、外部の機器との接続を行うためのものであり、たとえば、基板1 のy方向における図1中下端部に設けられている。 The substrate 1 is made of a ceramic such as Al2O3 , and has a thickness of, for example , about 0.6 to 1.0 mm. As shown in Fig. 1, the substrate 1 has an elongated rectangular shape extending long in the x direction. The glaze layer 2, the wiring layer 3, the resistor layer 4, the protective layer 5, the IC chip 6, and the protective resin 71 are disposed on the substrate 1. The connector 72 is for connecting to an external device, and is provided, for example, at the lower end of the substrate 1 in the y direction in Fig. 1.

グレーズ層2は、基板1上に配置されており、例えば非晶質ガラスなどのガラス材料からなる。本実施形態のグレーズ層2は、一定の厚みを有するように形成されており、z方向の上方を向く略平坦な主面21を有している。グレーズ層2の厚みは、たとえば50~200μmである。 The glaze layer 2 is disposed on the substrate 1 and is made of a glass material such as amorphous glass. In this embodiment, the glaze layer 2 is formed to have a constant thickness and has a substantially flat main surface 21 facing upward in the z direction. The thickness of the glaze layer 2 is, for example, 50 to 200 μm.

サーマルプリントヘッドA1は、いわゆる厚膜型と呼ばれる構成を備えており、厚膜印刷を利用して製作される。グレーズ層2は、ガラスペーストを基板1上に厚膜印刷したのちに、これを焼成することにより形成されている。換言すると、グレーズ層2は、厚膜形成技術によって形成されている。 The thermal printhead A1 has a so-called thick-film configuration and is manufactured using thick-film printing. The glaze layer 2 is formed by printing a thick film of glass paste on the substrate 1 and then firing it. In other words, the glaze layer 2 is formed by thick-film formation technology.

配線層3は、抵抗体層4に通電するための経路を構成するためのものであり、グレーズ層2の主面21上に配置されている。配線層3は、抵抗体層4の比抵抗値よりも小さな比抵抗値を有するように形成されている。本実施形態の配線層3は、第1金属部3aと、第1金属部3aとは異なる金属からなる第2金属部3bと、を有する。具体的には、第1金属部3aは金(Au)を主成分とした導電体からなり、第2金属部3bは銀(Ag)を主成分とした導電体からなる。第1金属部3aは、たとえば添加元素としてロジウム、バナジウム、ビスマス、シリコンなどが添加されたレジネートAuからなる。導電性の観点から言えば、第1金属部3aのみで構成した方が優れた性質を得ることができるが、コスト面の問題を考慮するとより安価な第2金属部3bを併用することが望ましい。 The wiring layer 3 is for forming a path for passing electricity through the resistor layer 4, and is disposed on the main surface 21 of the glaze layer 2. The wiring layer 3 is formed so as to have a resistivity value smaller than that of the resistor layer 4. The wiring layer 3 of this embodiment has a first metal portion 3a and a second metal portion 3b made of a metal different from that of the first metal portion 3a. Specifically, the first metal portion 3a is made of a conductor mainly composed of gold (Au), and the second metal portion 3b is made of a conductor mainly composed of silver (Ag). The first metal portion 3a is made of resinate Au to which rhodium, vanadium, bismuth, silicon, etc. are added as additive elements, for example. From the viewpoint of electrical conductivity, it is possible to obtain superior properties by forming only the first metal portion 3a, but considering the cost issue, it is desirable to use the cheaper second metal portion 3b in combination.

図3~図8等に示すように、配線層3は、共通電極33、複数の個別電極34、および複数の信号配線部37、および複数のパッド部38を有している。 As shown in Figures 3 to 8, the wiring layer 3 has a common electrode 33, multiple individual electrodes 34, multiple signal wiring sections 37, and multiple pad sections 38.

共通電極33は、共通部331および複数の共通電極帯状部332を有する。具体的には、共通部331は、抵抗体層4に対してy方向下流側に配置されており、x方向に沿って延びている。複数の共通電極帯状部332は、各々が共通部331からy方向上流側に延びており、x方向に等ピッチで配列されている。 The common electrode 33 has a common portion 331 and multiple common electrode strip portions 332. Specifically, the common portion 331 is disposed downstream in the y direction relative to the resistor layer 4, and extends along the x direction. The multiple common electrode strip portions 332 each extend upstream in the y direction from the common portion 331, and are arranged at equal pitches in the x direction.

複数の個別電極34は、抵抗体層4に対して部分的に通電するためのものであり、共通電極33に対して逆極性となる部位である。個別電極34は、抵抗体層4からICチップ6に向かって延びている。複数の個別電極34は、x方向に配列されており、各々が個別電極帯状部35および連結部36を有している。 The multiple individual electrodes 34 are for partially passing electricity through the resistor layer 4, and are portions that have the opposite polarity to the common electrode 33. The individual electrodes 34 extend from the resistor layer 4 toward the IC chip 6. The multiple individual electrodes 34 are arranged in the x direction, and each has an individual electrode strip portion 35 and a connecting portion 36.

各個別電極帯状部35は、y方向に延びた帯状部分であり、共通電極33の隣り合う2つの共通電極帯状部332の間に位置している。連結部36は、個別電極帯状部35からICチップ6に向かって延びる部分であり、そのほとんどがy方向に沿った部位およびy方向に対して傾斜した部位を有している。連結部36は、y方向上流側において、x方向に比較的狭い間隔で配列されている。当該y方向上流側において隣り合う連結部36どうしの間隔は、たとえば20μm以下程度となっている。図7に示すように、各連結部36のy方向上流側端部は、z方向に見てICチップ6と重なっている。 Each individual electrode strip portion 35 is a strip portion extending in the y direction and is located between two adjacent common electrode strip portions 332 of the common electrode 33. The connecting portion 36 is a portion extending from the individual electrode strip portion 35 toward the IC chip 6, and most of it has a portion along the y direction and a portion inclined with respect to the y direction. The connecting portions 36 are arranged at relatively narrow intervals in the x direction on the upstream side in the y direction. The interval between adjacent connecting portions 36 on the upstream side in the y direction is, for example, about 20 μm or less. As shown in FIG. 7, the upstream end of each connecting portion 36 in the y direction overlaps with the IC chip 6 when viewed in the z direction.

複数の信号配線部37は、コネクタ72とICチップ6とに接続される配線パターンを構成している。図7に示すように、複数の信号配線部37は、ICチップ6の近傍において、x方向に配列されるとともに各々がy方向に延びている。各信号配線部37のy方向下流側端部は、z方向に見てICチップ6と重なっている。なお、サーマルプリントヘッドA1に使用されるICチップ6は、通常、長矩形状の平面形状を有する(図1参照)。ICチップ6の長辺は、抵抗体層4が延びる方向であるx方向(主走査方向)に沿う。 The multiple signal wiring sections 37 form a wiring pattern connected to the connector 72 and the IC chip 6. As shown in FIG. 7, the multiple signal wiring sections 37 are arranged in the x direction near the IC chip 6 and each extends in the y direction. The downstream end of each signal wiring section 37 in the y direction overlaps with the IC chip 6 when viewed in the z direction. The IC chip 6 used in the thermal printhead A1 typically has a rectangular planar shape (see FIG. 1). The long side of the IC chip 6 is aligned with the x direction (main scanning direction), which is the direction in which the resistor layer 4 extends.

本実施形態では、図3、図5に示すように、第1金属部3aは、共通電極33の共通部331および複数の共通電極帯状部332と、複数の個別電極34における個別電極帯状部35と、を含む。第1金属部3aは、抵抗体層4(後述の複数の発熱部41)に繋がっている。第2金属部3bは、第1金属部3aに対してy方向上流側の領域に配置されている。第2金属部3bは、複数の個別電極34における連結部36と、複数の信号配線部37と、を含む。 In this embodiment, as shown in Figures 3 and 5, the first metal portion 3a includes a common portion 331 and multiple common electrode strip portions 332 of the common electrode 33, and individual electrode strip portions 35 of the multiple individual electrodes 34. The first metal portion 3a is connected to the resistor layer 4 (multiple heat generating portions 41 described below). The second metal portion 3b is disposed in a region upstream in the y direction from the first metal portion 3a. The second metal portion 3b includes connecting portions 36 of the multiple individual electrodes 34 and multiple signal wiring portions 37.

図6、図8に示すように、複数のパッド部38は、複数の導電性接合材62を介して、フリップチップ実装されたICチップ6と接続される部分である。複数のパッド部38は、x方向およびy方向に複数ずつ配列されている。図7に示すように、複数のパッド部38は、複数の連結部36(個別電極34)のいずれかのy方向上流側端部、または複数の信号配線部37のいずれかのy方向下流側端部につながっている。本実施形態において、複数のパッド部38は、y方向において2列に形成されている。 As shown in Figures 6 and 8, the multiple pad portions 38 are connected to the flip-chip mounted IC chip 6 via multiple conductive bonding materials 62. The multiple pad portions 38 are arranged in groups in the x and y directions. As shown in Figure 7, the multiple pad portions 38 are connected to the upstream end in the y direction of any of the multiple connecting portions 36 (individual electrodes 34) or the downstream end in the y direction of any of the multiple signal wiring portions 37. In this embodiment, the multiple pad portions 38 are formed in two rows in the y direction.

ICチップ6の実装面61(基板1に対向する面)には、複数の導電性接合材62が配置されている。導電性接合材62は、たとえばはんだバンプである。上記複数のパッド部38は、複数の導電性接合材62に対応して配置されている。 A plurality of conductive bonding materials 62 are arranged on the mounting surface 61 (the surface facing the substrate 1) of the IC chip 6. The conductive bonding materials 62 are, for example, solder bumps. The plurality of pad portions 38 are arranged corresponding to the plurality of conductive bonding materials 62.

上記パッド部38は、x方向においては、複数の連結部36(個別電極34)や複数の信号配線部37に対応して多数配列されている。x方向において隣接するパッド部38の間隔L1は、比較的小さくされており、たとえば10~20μm程度である。一方、y方向におけるパッド部38の間隔L2は、比較的大きくされており、たとえば100~200μm程度である。 The pad sections 38 are arranged in large numbers in the x direction to correspond to the multiple connecting sections 36 (individual electrodes 34) and the multiple signal wiring sections 37. The distance L1 between adjacent pad sections 38 in the x direction is relatively small, for example, about 10 to 20 μm. On the other hand, the distance L2 between pad sections 38 in the y direction is relatively large, for example, about 100 to 200 μm.

複数のパッド部38は、少なくとも2つの凹状パッド部381を含む。本実施形態においては、複数のパッド部38のすべてが凹状パッド部381とされている。パッド部38という文言は、凹状パッド部381と、凹状ではないパッド部(厚さ方向に沿って見て全範囲が平坦であるパッド部)との双方を含む。 The multiple pad portions 38 include at least two concave pad portions 381. In this embodiment, all of the multiple pad portions 38 are concave pad portions 381. The term pad portion 38 includes both the concave pad portion 381 and a pad portion that is not concave (a pad portion whose entire area is flat when viewed along the thickness direction).

本実施形態では、配線層3(第2金属部3b)は、第1層31および第2層32を含んで構成されており、凹状パッド部381は、第1層31および第2層32により構成される。具体的には、第1層31は、グレーズ層2の主面21上に配置されている。第1層31は、上方を向く平坦な表面311を有する。第1層31の厚さは、たとえば2~5μm程度である。第2層32は、第1層31の表面311上に配置されている。第2層32は、第1層31の一部分の上に配置されている。第2層32は、複数のパッド部38(凹状パッド部381)に対応して複数の領域に形成される。第2層32の各領域は、z方向に見て矩形環状とされており、頂面321を有する。頂面321は、第2層32におけるz方向上端面である。第2層32の厚さ(表面311から頂面321までのz方向における寸法)は、たとえば2~5μm程度である。 In this embodiment, the wiring layer 3 (second metal portion 3b) is configured to include a first layer 31 and a second layer 32, and the concave pad portion 381 is configured by the first layer 31 and the second layer 32. Specifically, the first layer 31 is disposed on the main surface 21 of the glaze layer 2. The first layer 31 has a flat surface 311 facing upward. The thickness of the first layer 31 is, for example, about 2 to 5 μm. The second layer 32 is disposed on the surface 311 of the first layer 31. The second layer 32 is disposed on a portion of the first layer 31. The second layer 32 is formed in a plurality of regions corresponding to the plurality of pad portions 38 (concave pad portions 381). Each region of the second layer 32 is formed in a rectangular ring shape when viewed in the z direction, and has a top surface 321. The top surface 321 is the upper end surface of the second layer 32 in the z direction. The thickness of the second layer 32 (the dimension in the z direction from the surface 311 to the top surface 321) is, for example, about 2 to 5 μm.

本実施形態において、凹状パッド部381は、底面312および内壁面322を有する。底面312は、第1層31の表面311のうち、z方向に見て第2層32によって囲まれた領域により構成される。内壁面322は、第2層32の各領域のうち、z方向に見て底面312を向く面によって構成される。本実施形態では、内壁面322は、z方向に見て底面312を囲む矩形環状とされている。そして、図6、図8に示すように、複数の導電性接合材62は、それぞれ、その一部が凹状パッド部381の内側空間に収容されつつ、凹状パッド部381(配線層3の第1層31ないし第2層32)に接合されている。 In this embodiment, the concave pad portion 381 has a bottom surface 312 and an inner wall surface 322. The bottom surface 312 is formed by the area of the surface 311 of the first layer 31 that is surrounded by the second layer 32 when viewed in the z direction. The inner wall surface 322 is formed by the surface of each area of the second layer 32 that faces the bottom surface 312 when viewed in the z direction. In this embodiment, the inner wall surface 322 is a rectangular ring that surrounds the bottom surface 312 when viewed in the z direction. As shown in Figures 6 and 8, each of the multiple conductive bonding materials 62 is bonded to the concave pad portion 381 (the first layer 31 to the second layer 32 of the wiring layer 3) while a portion of the conductive bonding material 62 is accommodated in the inner space of the concave pad portion 381.

抵抗体層4は、配線層3を構成する材料よりも抵抗率が高い、たとえば酸化ルテニウムなどからなり、x方向に延びる帯状に形成されている。図3に示すように、抵抗体層4は、共通電極33の複数の共通電極帯状部332と複数の個別電極34の個別電極帯状部35とに交差している。さらに、抵抗体層4は、共通電極33の複数の共通電極帯状部332と複数の個別電極34の個別電極帯状部35に対して基板1とは反対側に積層されている。抵抗体層4のうち各共通電極帯状部332と各個別電極帯状部35とに挟まれた部位が、配線層3によって部分的に通電されることにより発熱する発熱部41とされている。1個の個別電極帯状部35を挟んで隣り合う2個の発熱部41の発熱によって1個の印字ドットが形成される。抵抗体層4の厚さは、たとえば3~10μm程度である。 The resistor layer 4 is made of a material having a higher resistivity than the material constituting the wiring layer 3, such as ruthenium oxide, and is formed in a strip shape extending in the x direction. As shown in FIG. 3, the resistor layer 4 intersects with the common electrode strip portions 332 of the common electrode 33 and the individual electrode strip portions 35 of the individual electrodes 34. Furthermore, the resistor layer 4 is laminated on the opposite side of the substrate 1 to the common electrode strip portions 332 of the common electrode 33 and the individual electrode strip portions 35 of the individual electrodes 34. The portions of the resistor layer 4 sandwiched between each common electrode strip portion 332 and each individual electrode strip portion 35 are heat generating portions 41 that generate heat by being partially energized by the wiring layer 3. One print dot is formed by the heat generated by two adjacent heat generating portions 41 sandwiching one individual electrode strip portion 35. The thickness of the resistor layer 4 is, for example, about 3 to 10 μm.

保護層5は、配線層3および抵抗体層4を保護するためのものである。保護層5は、たとえば非晶質ガラスからなる。ただし、保護層5は、複数の凹状パッド部381(パッド部38)を含む領域を露出させている。 The protective layer 5 is for protecting the wiring layer 3 and the resistor layer 4. The protective layer 5 is made of, for example, amorphous glass. However, the protective layer 5 exposes an area including a plurality of recessed pad portions 381 (pad portions 38).

ICチップ6は、複数の個別電極34を選択的に通電させることにより、抵抗体層4を部分的に発熱させる機能を果たす。図1、図4に示すように、ICチップ6は、抵抗体層4(複数の発熱部41)に対してy方向上流側に配置されている。本実施形態において、グレーズ層2上に複数のICチップ6がフリップチップ実装により配置されている。上述のように、ICチップ6の実装面61には複数の導電性接合材62が設けられており、これら導電性接合材62が複数の凹状パッド部381に接合されている。図2、図4および図6に示すように、ICチップ6は、保護樹脂71によって覆われている。保護樹脂71は、たとえば黒色の軟質樹脂からなる。また、ICチップ6とコネクタ72とは、上記複数の信号配線部37によって接続されている。ICチップ6には、コネクタ72を介して外部から送信される印字信号、制御信号および複数の発熱部41に供給される電圧が入力される。複数の発熱部41は、印字信号および制御信号にしたがって個別に通電されることにより、選択的に発熱させられる。 The IC chip 6 selectively energizes the individual electrodes 34 to partially heat the resistor layer 4. As shown in FIG. 1 and FIG. 4, the IC chip 6 is disposed upstream in the y direction with respect to the resistor layer 4 (the heating portions 41). In this embodiment, the IC chips 6 are disposed on the glaze layer 2 by flip-chip mounting. As described above, the mounting surface 61 of the IC chip 6 is provided with a plurality of conductive bonding materials 62, which are bonded to the plurality of concave pad portions 381. As shown in FIG. 2, FIG. 4, and FIG. 6, the IC chip 6 is covered with a protective resin 71. The protective resin 71 is made of, for example, a black soft resin. The IC chip 6 and the connector 72 are connected by the plurality of signal wiring portions 37. The IC chip 6 is supplied with a print signal, a control signal, and a voltage supplied to the heating portions 41 from the outside via the connector 72. The heating portions 41 are selectively heated by being individually energized according to the print signal and the control signal.

上記構成において、基板1および当該基板1上に配置されたグレーズ層2は、本開示における「基材」を構成している。また、基板1およびグレーズ層2(基材)と、グレーズ層2の主面21上に配置された配線層3とが、本開示における「支持部材」を構成する。 In the above configuration, the substrate 1 and the glaze layer 2 disposed on the substrate 1 constitute the "base material" in this disclosure. In addition, the substrate 1, the glaze layer 2 (base material), and the wiring layer 3 disposed on the main surface 21 of the glaze layer 2 constitute the "support member" in this disclosure.

次に、サーマルプリントヘッドA1の使用方法の一例について簡単に説明する。 Next, we will briefly explain an example of how to use the thermal printhead A1.

サーマルプリントヘッドA1は、プリンタに組み込まれた状態で使用される。図2に示したように、当該プリンタ内において、サーマルプリントヘッドA1の各発熱部41はプラテンローラ81に対向している。当該プリンタの使用時には、プラテンローラ81が回転することにより、感熱紙などの印刷媒体82が、y方向に沿ってプラテンローラ81と各発熱部41との間に一定速度で送給される。印刷媒体82は、プラテンローラ81によって保護層5のうち各発熱部41を覆う部分に押しあてられる。一方、図3に示した各個別電極34には、ICチップ6によって選択的に電位が付与される。これにより、共通電極33と複数の個別電極34の各々との間に電圧が印加される。そして、複数の発熱部41には選択的に電流が流れ、熱が発生する。そして、各発熱部41にて発生した熱は、保護層5を介して印刷媒体82に伝わる。そして、印刷媒体82上のx方向に線状に延びるライン領域に、複数のドットが印刷される。また、各発熱部41にて発生した熱は、グレーズ層2にも伝わり、グレーズ層2にて蓄えられる。 The thermal print head A1 is used in a state where it is incorporated in a printer. As shown in FIG. 2, in the printer, each heat generating portion 41 of the thermal print head A1 faces a platen roller 81. When the printer is in use, the platen roller 81 rotates to feed a print medium 82 such as thermal paper between the platen roller 81 and each heat generating portion 41 at a constant speed along the y direction. The print medium 82 is pressed against the portion of the protective layer 5 that covers each heat generating portion 41 by the platen roller 81. Meanwhile, a potential is selectively applied to each individual electrode 34 shown in FIG. 3 by the IC chip 6. As a result, a voltage is applied between the common electrode 33 and each of the multiple individual electrodes 34. Then, a current selectively flows through the multiple heat generating portions 41, generating heat. Then, the heat generated in each heat generating portion 41 is transmitted to the print medium 82 via the protective layer 5. Then, multiple dots are printed in a line area that extends linearly in the x direction on the print medium 82. In addition, the heat generated by each heat generating portion 41 is also transmitted to the glaze layer 2 and stored there.

次に、サーマルプリントヘッドA1の製造方法の一例について、図9~図20を参照しつつ、以下に説明する。なお、図9~図16はそれぞれ、サーマルプリントヘッドA1の製造方法の一工程を示す断面図であって、図4に示す断面の部分拡大図に対応する。 Next, an example of a method for manufacturing the thermal printhead A1 will be described below with reference to Figures 9 to 20. Note that Figures 9 to 16 are cross-sectional views showing a step in the method for manufacturing the thermal printhead A1, and correspond to the partially enlarged cross-sectional view shown in Figure 4.

まず、図9に示すように、基板1を準備する。基板1は、たとえばAl23などのセラミックからなる板材であり、所定の厚さを有する。 First, a substrate 1 is prepared as shown in Fig. 9. The substrate 1 is a plate material made of ceramic such as Al2O3 , and has a predetermined thickness.

次いで、図10に示すように、グレーズ層2を形成する。グレーズ層2の形成は、基板1上にガラスペーストを厚膜印刷した後に、これを焼成することにより行う。グレーズ層2は、基板1の全面を覆う。グレーズ層2は、主面21を有する。主面21は、略平坦であり、z方向の上方を向く。図9および図10に示した工程が、本開示の「基材を準備する工程」に相当する。 Next, as shown in FIG. 10, the glaze layer 2 is formed. The glaze layer 2 is formed by printing a thick film of glass paste on the substrate 1 and then firing it. The glaze layer 2 covers the entire surface of the substrate 1. The glaze layer 2 has a main surface 21. The main surface 21 is substantially flat and faces upward in the z direction. The steps shown in FIG. 9 and FIG. 10 correspond to the "step of preparing a substrate" of this disclosure.

次いで、図11に示すように、配線層3の第1金属部3aを形成する。ここで、まずグレーズ層2の主面21上にレジネートAuのペーストを厚膜印刷した後に、これを焼成することにより、金属膜を形成する。次いで、金属膜に対してたとえばエッチング等を用いたパターニングを施すことにより、所定形状の第1金属部3aが形成される。 Next, as shown in FIG. 11, the first metal portion 3a of the wiring layer 3 is formed. Here, a paste of resinate Au is first thick-film printed on the main surface 21 of the glaze layer 2, and then the paste is fired to form a metal film. Next, the metal film is patterned, for example by etching, to form the first metal portion 3a of a predetermined shape.

次に、図12に示すように、配線層3(第2金属部3b)の第1層31を形成する(第1層形成工程)。ここで、まずグレーズ層2の主面21上にネガ型の感光性Agペーストをスクリーン印刷により配置し、乾燥する。次いで、たとえばフォトマスクを使用して、主面21上の感光性Agペーストを紫外線により部分的に露光する。感光性Agペーストの露光箇所は、第1層31となるべき部位である。次いで、現像液を用いて、感光性Agペーストのうち露光した部分以外を除去する。次いで、主面21上に残存する感光性Agペーストを焼成して膜化させる。これにより、第1層31が形成される。なお、第1層31の形成に用いられる上記感光性Agペーストは、本開示でいう「第1感光性金属ペースト」に相当する。 Next, as shown in FIG. 12, the first layer 31 of the wiring layer 3 (second metal portion 3b) is formed (first layer formation process). Here, first, a negative type photosensitive Ag paste is placed on the main surface 21 of the glaze layer 2 by screen printing and dried. Next, the photosensitive Ag paste on the main surface 21 is partially exposed to ultraviolet light using, for example, a photomask. The exposed portion of the photosensitive Ag paste is the portion that is to become the first layer 31. Next, the photosensitive Ag paste other than the exposed portion is removed using a developer. Next, the photosensitive Ag paste remaining on the main surface 21 is fired to form a film. This forms the first layer 31. The photosensitive Ag paste used to form the first layer 31 corresponds to the "first photosensitive metal paste" in this disclosure.

次いで、図13に示すように、配線層3(第2金属部3b)の第2層32を形成する。ここで、まず第1層31の表面311上にネガ型の感光性Agペーストをスクリーン印刷により配置し、乾燥する。次いで、たとえばフォトマスクを使用して、第1層31上の感光性Agペーストを紫外線により部分的に露光する。感光性Agペーストの露光箇所は、第2層32となるべき部位である。次いで、現像液を用いて、感光性Agペーストのうち露光した部分以外を除去する。次いで、第1層31上に残存する感光性Agペーストを焼成して膜化させる。これにより、第2層32が形成される。ここで、第2層32は、複数の連結部36の端部および複数の信号配線部37の端部それぞれに対応した複数の領域に形成されており、第2層32の各領域はz方向に見て矩形環状に形成される。第2層32の形成により、第1層31の表面311のうちz方向に見て第2層32によって囲まれた各領域が底面312となる。また、第2層32の各領域において、z方向に見て底面312を向く面が内壁面322となる。このようにして、本工程では、各々が底面312および内壁面322を有する、複数の凹状パッド部381が形成される。なお、第2層32の形成に用いられる上記感光性Agペーストは、本開示でいう「第2感光性金属ペースト」に相当する。 Next, as shown in FIG. 13, the second layer 32 of the wiring layer 3 (second metal portion 3b) is formed. Here, first, a negative photosensitive Ag paste is placed on the surface 311 of the first layer 31 by screen printing and dried. Next, for example, a photomask is used to partially expose the photosensitive Ag paste on the first layer 31 to ultraviolet light. The exposed portion of the photosensitive Ag paste is the portion that is to become the second layer 32. Next, a developer is used to remove the photosensitive Ag paste other than the exposed portion. Next, the photosensitive Ag paste remaining on the first layer 31 is baked to form a film. This forms the second layer 32. Here, the second layer 32 is formed in a plurality of regions corresponding to the ends of the plurality of connecting portions 36 and the ends of the plurality of signal wiring portions 37, and each region of the second layer 32 is formed in a rectangular ring shape when viewed in the z direction. By forming the second layer 32, each area of the surface 311 of the first layer 31 that is surrounded by the second layer 32 when viewed in the z direction becomes the bottom surface 312. In each area of the second layer 32, the surface facing the bottom surface 312 when viewed in the z direction becomes the inner wall surface 322. In this manner, in this process, a plurality of concave pad portions 381 are formed, each of which has a bottom surface 312 and an inner wall surface 322. The photosensitive Ag paste used to form the second layer 32 corresponds to the "second photosensitive metal paste" in this disclosure.

次いで、図14に示すように、抵抗体層4を形成する。抵抗体層4の形成は、たとえば酸化ルテニウムなどの抵抗体を含む抵抗体ペーストを厚膜印刷し、これを焼成することによって行う。 Next, as shown in FIG. 14, the resistor layer 4 is formed. The resistor layer 4 is formed by thick-film printing a resistor paste containing a resistor such as ruthenium oxide, and then firing it.

次いで、図15に示すように、保護層5を形成する。保護層5の形成は、たとえばガラスペーストを厚膜印刷によって保護層5を形成すべき領域に塗布し、これを焼成することによって行う。その後、基板1をx方向およびy方向に沿って格子状に切断し、複数の個片に分割する。当該個片に分割する工程は、たとえばレーザ照射により行う。各個片が、サーマルプリントヘッドA1の基板1に相当する。 Next, as shown in FIG. 15, protective layer 5 is formed. Protective layer 5 is formed, for example, by applying glass paste by thick-film printing to the area where protective layer 5 is to be formed, and then baking it. Substrate 1 is then cut into a lattice shape along the x and y directions, and divided into a plurality of individual pieces. The process of dividing into the individual pieces is performed, for example, by laser irradiation. Each individual piece corresponds to substrate 1 of thermal printhead A1.

次に、図16に示すように、ICチップ6をグレーズ層2上にフリップチップ実装により搭載する。ここで、まず複数の導電性接合材62にたとえばフラックス(図示略)を塗布して、ICチップ6の実装面61に形成された複数の電極(図示略)に導電性接合材62をそれぞれ配置しておく。別の方法として、複数の電極(図示略)にフラックス(図示略)を塗布した後に、各電極に各導電性接合材62を配置してもよい。ICチップ6の搭載時には、マウンタ(図示略)によって複数の導電性接合材62と複数のパッド部38(凹状パッド部381)とを位置合わせしつつICチップ6を配線層3上に載置し、複数の導電性接合材62と複数のパッド部38(凹状パッド部381)とを上記フラックスにより仮付けする。次いで、リフロー処理により複数の導電性接合材62を溶融させて、複数のパッド部38(凹状パッド部381)と複数の導電性接合材62とを接合させる。 Next, as shown in FIG. 16, the IC chip 6 is mounted on the glaze layer 2 by flip-chip mounting. Here, first, for example, flux (not shown) is applied to the plurality of conductive bonding materials 62, and the conductive bonding materials 62 are placed on the plurality of electrodes (not shown) formed on the mounting surface 61 of the IC chip 6. As an alternative method, the conductive bonding materials 62 may be placed on each electrode after applying flux (not shown) to the plurality of electrodes (not shown). When mounting the IC chip 6, the IC chip 6 is placed on the wiring layer 3 while aligning the plurality of conductive bonding materials 62 and the plurality of pad portions 38 (concave pad portions 381) with a mounter (not shown), and the plurality of conductive bonding materials 62 and the plurality of pad portions 38 (concave pad portions 381) are temporarily attached with the above-mentioned flux. Next, the plurality of conductive bonding materials 62 are melted by a reflow process to bond the plurality of pad portions 38 (concave pad portions 381) and the plurality of conductive bonding materials 62.

上記リフロー処理の前、上記のようにICチップ6を配線層3上に載置し、複数の導電性接合材62と複数のパッド部38(凹状パッド部381)とを仮付けした時点において、機械的なバラつきによりICチップ6の搭載位置がずれる場合がある。この場合、たとえば図17、図19に示すように、複数のパッド部38(凹状パッド部381)に対して複数の導電性接合材62の位置がずれている。図17は、複数の導電性接合材62(ICチップ6)のy方向における位置ずれの態様を示し、図19は、複数の導電性接合材62(ICチップ6)のx方向における位置ずれの態様を示す。 Before the reflow process, when the IC chip 6 is placed on the wiring layer 3 as described above and the multiple conductive bonding materials 62 and the multiple pads 38 (recessed pads 381) are temporarily attached, the mounting position of the IC chip 6 may be shifted due to mechanical variations. In this case, as shown in Figures 17 and 19, for example, the positions of the multiple conductive bonding materials 62 are shifted relative to the multiple pads 38 (recessed pads 381). Figure 17 shows the state of positional shift of the multiple conductive bonding materials 62 (IC chips 6) in the y direction, and Figure 19 shows the state of positional shift of the multiple conductive bonding materials 62 (IC chips 6) in the x direction.

図17、図19に示した態様では、リフロー処理の際に導電性接合材62が溶融するのに伴い、導電性接合材62が凹状パッド部381の凹形状(底面312と内壁面322とにより囲まれた空間)に落ち込むように誘導される。これにより、図18、図20に示すように、導電性接合材62が凹状パッド部381に収容され、導電性接合材62およびICチップ6の位置ずれが改善される。 In the embodiment shown in Figures 17 and 19, as the conductive bonding material 62 melts during the reflow process, the conductive bonding material 62 is guided to fall into the concave shape of the concave pad portion 381 (the space surrounded by the bottom surface 312 and the inner wall surface 322). As a result, as shown in Figures 18 and 20, the conductive bonding material 62 is accommodated in the concave pad portion 381, and the misalignment of the conductive bonding material 62 and the IC chip 6 is improved.

ICチップ6のフリップチップ実装後、保護樹脂71の形成やコネクタ72の取り付けなどを行うことにより、サーマルプリントヘッドA1が得られる。 After flip-chip mounting of the IC chip 6, the thermal printhead A1 is obtained by forming the protective resin 71 and attaching the connector 72.

次に、サーマルプリントヘッドA1の作用について説明する。 Next, we will explain the function of thermal print head A1.

フリップチップ実装されたICチップ6の実装面61には、複数の導電性接合材62が配置されている。配線層3(支持部材)は、複数の導電性接合材62に対応して配置された複数のパッド部38を有し、当該複数のパッド部38は少なくとも2つの凹状パッド部381を含む。このような構成によれば、ICチップ6の搭載時に多少の位置ずれが生じても、配線層3(支持部材)への導電性接合材62の接合時(リフロー処理時)には、導電性接合材62が凹状パッド部381(底面312と当該底面312を向く内壁面322とにより囲まれた空間)に落ち込むように誘導される。これにより、導電性接合材62およびICチップ6の位置ずれが改善され、ICチップ6のフリップチップ実装時の位置ずれに起因する不具合を防止するのに適する。 A plurality of conductive bonding materials 62 are arranged on the mounting surface 61 of the flip-chip mounted IC chip 6. The wiring layer 3 (support member) has a plurality of pads 38 arranged corresponding to the plurality of conductive bonding materials 62, and the plurality of pads 38 include at least two concave pads 381. With this configuration, even if some misalignment occurs when the IC chip 6 is mounted, when the conductive bonding material 62 is bonded to the wiring layer 3 (support member) (during reflow processing), the conductive bonding material 62 is guided to fall into the concave pads 381 (the space surrounded by the bottom surface 312 and the inner wall surface 322 facing the bottom surface 312). This improves the misalignment of the conductive bonding material 62 and the IC chip 6, making it suitable for preventing problems caused by misalignment when the IC chip 6 is flip-chip mounted.

配線層3は、第1層31および第2層32を含む。第1層31はグレーズ層2の主面21上に配置され、第2層32は、第1層31の一部分の上に配置されている。凹状パッド部381の底面312は第1層31によって構成されており、凹状パッド部381の内壁面322は第2層32により構成されている。このよう構成によれば、凹状パッド部381に収容された導電性接合材62は、底面312および内壁面322(第1層31および第2層32)に跨って接合されるので接合面積が大きくなり、導電性接合材62の接合強度を高めるのに適する。また、本実施形態では、導電性接合材62と配線層3(第1層31および第2層32)との接合面積が大きくなるので、導電性接合材62と配線層3との導通接合の信頼性が向上する。 The wiring layer 3 includes a first layer 31 and a second layer 32. The first layer 31 is disposed on the main surface 21 of the glaze layer 2, and the second layer 32 is disposed on a part of the first layer 31. The bottom surface 312 of the concave pad portion 381 is constituted by the first layer 31, and the inner wall surface 322 of the concave pad portion 381 is constituted by the second layer 32. According to this configuration, the conductive bonding material 62 contained in the concave pad portion 381 is bonded across the bottom surface 312 and the inner wall surface 322 (the first layer 31 and the second layer 32), so that the bonding area is large, which is suitable for increasing the bonding strength of the conductive bonding material 62. In addition, in this embodiment, the bonding area between the conductive bonding material 62 and the wiring layer 3 (the first layer 31 and the second layer 32) is large, so that the reliability of the conductive bonding between the conductive bonding material 62 and the wiring layer 3 is improved.

本実施形態において、凹状パッド部381を構成する内壁面322は、z方向に見て底面312を囲む矩形環状(環状)をなす。このような構成によれば、ICチップ6の搭載時にx方向およびy方向の双方に位置ずれが生じる場合であっても、導電性接合材62およびICチップ6のx方向およびy方向の双方の位置ずれが改善される。 In this embodiment, the inner wall surface 322 constituting the recessed pad portion 381 forms a rectangular ring (annular) shape surrounding the bottom surface 312 when viewed in the z direction. With this configuration, even if misalignment occurs in both the x and y directions when the IC chip 6 is mounted, misalignment of the conductive bonding material 62 and the IC chip 6 in both the x and y directions is improved.

本実施形態では、複数のパッド部38のすべてが凹状パッド部381とされている。このような構成によれば、ICチップ6のフリップチップ実装時における位置ずれの改善効果がより確実に得られる。 In this embodiment, all of the pads 38 are recessed pads 381. This configuration more reliably reduces misalignment during flip-chip mounting of the IC chip 6.

<第1実施形態の変形例>
図21~図24は、上記した第1実施形態に係るサーマルプリントヘッドA1の変形例を示している。なお、図21以降の図面において、上記実施形態のサーマルプリントヘッドA1と同一または類似の要素には、上記実施形態と同一の符号を付しており、適宜説明を省略する。
<Modification of the First Embodiment>
21 to 24 show modified examples of the thermal printhead A1 according to the first embodiment described above. In the figures following Fig. 21, elements that are the same as or similar to those of the thermal printhead A1 of the above embodiment are given the same reference numerals as in the above embodiment, and descriptions thereof will be omitted as appropriate.

<第1実施形態の第1変形例>
図21は、第1実施形態の第1変形例を示している。本変形例のサーマルプリントヘッドA11は、複数のパッド部38の一部が凹状パッド部381として構成されており、複数のパッド部38のすべてが凹状パッド部381として構成された上記サーマルプリントヘッドA1と異なっている。
<First Modification of First Embodiment>
21 shows a first modified example of the first embodiment. In the thermal printhead A11 of this modified example, some of the pad portions 38 are configured as concave pad portions 381, which differs from the thermal printhead A1 in that all of the pad portions 38 are configured as concave pad portions 381.

図21に例示したサーマルプリントヘッドA11においては、複数のパッド部38は、x方向およびy方向に複数ずつ配列されており、これらパッド部38のうちx方向およびy方向の4隅に位置するものが凹状パッド部381として構成される。各凹状パッド部381の具体的構成は、上記サーマルプリントヘッドA1と同じである。したがって、凹状パッド部381を構成する第2層32の各領域は、z方向に見て矩形環状とされている。凹状パッド部381は、第1層31により構成される底面312と、第2層32により構成され、かつz方向に見て底面312を囲む矩形環状をなす内壁面322と、を有する。本変形例において、凹状パッド部381の配置以外の構成は上記のサーマルプリントヘッドA1と同一である。 In the thermal printhead A11 illustrated in FIG. 21, the pads 38 are arranged in the x and y directions, and the pads 38 located at the four corners in the x and y directions are configured as concave pads 381. The specific configuration of each concave pad 381 is the same as that of the thermal printhead A1. Therefore, each region of the second layer 32 that configures the concave pad 381 is rectangular and annular when viewed in the z direction. The concave pad 381 has a bottom surface 312 configured by the first layer 31, and an inner wall surface 322 configured by the second layer 32 and having a rectangular annular shape that surrounds the bottom surface 312 when viewed in the z direction. In this modified example, the configuration other than the arrangement of the concave pads 381 is the same as that of the thermal printhead A1.

詳細な図示説明は省略するが、フリップチップ実装されたICチップ6の実装面61には、複数の導電性接合材62が配置されている。本変形例においても、配線層3(支持部材)は、複数の導電性接合材62に対応して配置された複数のパッド部38を有し、当該複数のパッド部38は複数(4個)の凹状パッド部381を含む。このような構成によれば、ICチップ6の搭載時に多少の位置ずれが生じても、配線層3(支持部材)への導電性接合材62の接合時(リフロー処理時)には、導電性接合材62が凹状パッド部381(底面312と当該底面312を向く内壁面322とにより囲まれた空間)に落ち込むように誘導される。これにより、導電性接合材62およびICチップ6の位置ずれが改善され、ICチップ6のフリップチップ実装時の位置ずれに起因する不具合を防止するのに適する。なお、図21に示された4個の凹状パッド部381に代えて、ICチップ6の対角線方向に沿った2つの隅に1個ずつ凹状パッド部381を配置してもよい。この場合には、1個のICチップ6に2個の凹状パッド部381が配置される。上述した2個の凹状パッド部381に加えて、もう1箇所の隅に位置する凹状パッド部381を含めた3個の凹状パッド部381を使用してもよい。この場合にも、ICチップ6のフリップチップ実装時の位置ずれに起因する不具合を防止することができる。 Although detailed illustrations are omitted, a plurality of conductive bonding materials 62 are arranged on the mounting surface 61 of the flip-chip mounted IC chip 6. In this modified example, the wiring layer 3 (support member) also has a plurality of pad portions 38 arranged corresponding to the plurality of conductive bonding materials 62, and the plurality of pad portions 38 include a plurality (four) of concave pad portions 381. With this configuration, even if some misalignment occurs when the IC chip 6 is mounted, when the conductive bonding material 62 is bonded to the wiring layer 3 (support member) (during reflow processing), the conductive bonding material 62 is guided to fall into the concave pad portion 381 (the space surrounded by the bottom surface 312 and the inner wall surface 322 facing the bottom surface 312). This improves the misalignment of the conductive bonding material 62 and the IC chip 6, making it suitable for preventing problems caused by misalignment when the IC chip 6 is flip-chip mounted. Instead of the four concave pad portions 381 shown in FIG. 21, one concave pad portion 381 may be placed at each of the two diagonal corners of the IC chip 6. In this case, two concave pad portions 381 are placed on one IC chip 6. In addition to the two concave pad portions 381 described above, three concave pad portions 381 may be used, including a concave pad portion 381 located at another corner. In this case, problems caused by misalignment during flip-chip mounting of the IC chip 6 can also be prevented.

配線層3は、第1層31および第2層32を含む。第1層31はグレーズ層2の主面21上に配置され、第2層32は、第1層31の一部分の上に配置されている。凹状パッド部381の底面312は第1層31によって構成されており、凹状パッド部381の内壁面322は第2層32により構成されている。このよう構成によれば、凹状パッド部381に収容された導電性接合材62は、底面312および内壁面322(第1層31および第2層32)に跨って接合されるので接合面積が大きくなり、導電性接合材62の接合強度を高めるのに適する。また、本実施形態では、導電性接合材62と配線層3(第1層31および第2層32)との接合面積が大きくなるので、導電性接合材62と配線層3との導通接合の信頼性が向上する。 The wiring layer 3 includes a first layer 31 and a second layer 32. The first layer 31 is disposed on the main surface 21 of the glaze layer 2, and the second layer 32 is disposed on a part of the first layer 31. The bottom surface 312 of the concave pad portion 381 is constituted by the first layer 31, and the inner wall surface 322 of the concave pad portion 381 is constituted by the second layer 32. According to this configuration, the conductive bonding material 62 contained in the concave pad portion 381 is bonded across the bottom surface 312 and the inner wall surface 322 (the first layer 31 and the second layer 32), so that the bonding area is large, which is suitable for increasing the bonding strength of the conductive bonding material 62. In addition, in this embodiment, the bonding area between the conductive bonding material 62 and the wiring layer 3 (the first layer 31 and the second layer 32) is large, so that the reliability of the conductive bonding between the conductive bonding material 62 and the wiring layer 3 is improved.

本変形例では、複数のパッド部38のうちx方向およびy方向の4隅に位置するものが凹状パッド部381として構成される。このような構成によれば、ICチップ6のフリップチップ実装時における位置ずれの改善効果が適切に得られる。 In this modified example, among the multiple pad portions 38, those located at the four corners in the x and y directions are configured as concave pad portions 381. With this configuration, the effect of improving the positional deviation during flip-chip mounting of the IC chip 6 can be appropriately obtained.

<第1実施形態の第2変形例>
図22~図24は、第1実施形態の第2変形例を示している。本変形例のサーマルプリントヘッドA12は、凹状パッド部381の具体的構成が上記実施形態のサーマルプリントヘッドA1と異なっている。
<Second Modification of First Embodiment>
22 to 24 show a second modified example of the first embodiment. A thermal printhead A12 of this modified example differs from the thermal printhead A1 of the above embodiment in the specific configuration of the concave pad portion 381.

図22~図24に例示したサーマルプリントヘッドA12においては、凹状パッド部381を構成する第2層32の各領域の形状がサーマルプリントヘッドA1と異なっている。凹状パッド部381を構成する第2層32の各領域は、x方向に互いに離間し、かつ各々がy方向に延びる一対の起立壁により構成される。第1層31の表面311のうち、z方向に見て上記一対の起立壁に挟まれた部位が凹状パッド部381の底面312である。そして上記一対の起立壁は、互いに対向する一対の内壁面322を有し、当該一対の内壁面322は、ICチップ6の長手方向に相当するx方向一方側およびx方向他方側を向いている。 In the thermal printhead A12 illustrated in Figures 22 to 24, the shape of each region of the second layer 32 constituting the concave pad portion 381 is different from that of the thermal printhead A1. Each region of the second layer 32 constituting the concave pad portion 381 is composed of a pair of standing walls that are spaced apart from each other in the x direction and each extend in the y direction. The portion of the surface 311 of the first layer 31 that is sandwiched between the pair of standing walls when viewed in the z direction is the bottom surface 312 of the concave pad portion 381. The pair of standing walls has a pair of inner wall surfaces 322 that face each other, and the pair of inner wall surfaces 322 face one side in the x direction and the other side in the x direction, which correspond to the longitudinal direction of the IC chip 6.

本変形例のサーマルプリントヘッドA12において、フリップチップ実装されたICチップ6の実装面61には、複数の導電性接合材62が配置されている。本変形例においても、配線層3(支持部材)は、複数の導電性接合材62に対応して配置された複数のパッド部38を有し、当該複数のパッド部38は複数の凹状パッド部381を含む。このような構成によれば、ICチップ6の搭載時にx方向において多少の位置ずれが生じても、配線層3(支持部材)への導電性接合材62の接合時(リフロー処理時)には、導電性接合材62が凹状パッド部381(底面312と当該底面312を向く内壁面322とにより囲まれた空間)に落ち込むように誘導される。これにより、導電性接合材62およびICチップ6の位置ずれが改善され、ICチップ6のフリップチップ実装時の位置ずれに起因する不具合を防止するのに適する。 In the thermal printhead A12 of this modified example, a plurality of conductive bonding materials 62 are arranged on the mounting surface 61 of the flip-chip mounted IC chip 6. In this modified example, the wiring layer 3 (support member) also has a plurality of pads 38 arranged corresponding to the plurality of conductive bonding materials 62, and the plurality of pads 38 include a plurality of concave pads 381. With this configuration, even if some misalignment occurs in the x direction when the IC chip 6 is mounted, the conductive bonding material 62 is guided to fall into the concave pads 381 (the space surrounded by the bottom surface 312 and the inner wall surface 322 facing the bottom surface 312) when the conductive bonding material 62 is bonded to the wiring layer 3 (support member) (during reflow processing). This improves the misalignment of the conductive bonding material 62 and the IC chip 6, making it suitable for preventing problems caused by misalignment when the IC chip 6 is flip-chip mounted.

配線層3は、第1層31および第2層32を含む。第1層31はグレーズ層2の主面21上に配置され、第2層32は、第1層31の一部分の上に配置されている。凹状パッド部381の底面312は第1層31によって構成されており、凹状パッド部381に内壁面322は第2層32により構成されている。このよう構成によれば、凹状パッド部381に収容された導電性接合材62は、底面312および内壁面322(第1層31および第2層32)に跨って接合されるので接合面積が大きくなり、導電性接合材62の接合強度を高めるのに適する。また、本実施形態では、導電性接合材62と配線層3(第1層31および第2層32)との接合面積が大きくなるので、導電性接合材62と配線層3との導通接合の信頼性が向上する。 The wiring layer 3 includes a first layer 31 and a second layer 32. The first layer 31 is disposed on the main surface 21 of the glaze layer 2, and the second layer 32 is disposed on a part of the first layer 31. The bottom surface 312 of the concave pad portion 381 is constituted by the first layer 31, and the inner wall surface 322 of the concave pad portion 381 is constituted by the second layer 32. According to this configuration, the conductive bonding material 62 contained in the concave pad portion 381 is bonded across the bottom surface 312 and the inner wall surface 322 (the first layer 31 and the second layer 32), so that the bonding area is large, which is suitable for increasing the bonding strength of the conductive bonding material 62. In addition, in this embodiment, the bonding area between the conductive bonding material 62 and the wiring layer 3 (the first layer 31 and the second layer 32) is large, so that the reliability of the conductive bonding between the conductive bonding material 62 and the wiring layer 3 is improved.

本変形例では、内壁面322は第2層32により構成されている。また、凹状パッド部381は、x方向一方側およびx方向他方側を向き、互いに対向する一対の内壁面322を有する。このような構成によれば、ICチップ6のフリップチップ実装時に、ICチップ6の長手方向に相当するx方向の位置ずれを適切に改善することができる。また、x方向において隣接するパッド部38の間隔L1は、y方向におけるパッド部38の間隔L2よりも小さい。かかる構成において、第2層32の形成領域を減らしつつ、ICチップ6の位置ずれ改善効果が効率的に得られる。 In this modified example, the inner wall surface 322 is formed by the second layer 32. The concave pad portion 381 has a pair of inner wall surfaces 322 facing one side in the x direction and the other side in the x direction, facing each other. With this configuration, misalignment in the x direction, which corresponds to the longitudinal direction of the IC chip 6, can be appropriately improved when the IC chip 6 is flip-chip mounted. Furthermore, the distance L1 between adjacent pad portions 38 in the x direction is smaller than the distance L2 between pad portions 38 in the y direction. With this configuration, the effect of improving the misalignment of the IC chip 6 can be efficiently obtained while reducing the formation area of the second layer 32.

<第1実施形態の第3変形例>
図25は、第1実施形態の第3変形例を示している。本変形例のサーマルプリントヘッドA13において、配線層3は第2層32を有さず、単一層からなり、これに伴い凹状パッド部381の構成が上記サーマルプリントヘッドA1と異なっている。
<Third Modification of First Embodiment>
25 shows a third modified example of the first embodiment. In a thermal printhead A13 of this modified example, the wiring layer 3 does not have a second layer 32 and is made of a single layer, and therefore the configuration of the concave pad portion 381 differs from that of the thermal printhead A1.

図25に例示したサーマルプリントヘッドA13において、複数のパッド部38のすべてが凹状パッド部381であり、各凹状パッド部381は、配線層3が表面311から部分的に凹んだ構成とされている。凹状パッド部381は、底面313および内壁面314を有する。底面313は、配線層3において相対的に厚さが小である部位により構成されている。内壁面322は、z方向に見て底面313を囲む環状をなす。このような凹状パッド部381を有する配線層3は、グレーズ層2の主面21上に形成されており、たとえばAgを主成分として含む導電体からなる。配線層3の形成においては、まず主面21上にAgペーストを厚膜印刷した後に、これを焼成することにより、金属膜を形成する。次いで、金属膜に対してたとえばエッチング等の手法を用いたパターニングを施すことにより、複数の個別電極34および複数の信号配線部37等を有する配線層3を形成する。次いで、配線層3にたとえばハーフエッチング等の手法を用いたパターニングを施すことにより、底面313および内壁面314を有する凹状パッド部381が形成される。 In the thermal print head A13 illustrated in FIG. 25, all of the pads 38 are recessed pads 381, and each recessed pad 381 is configured such that the wiring layer 3 is partially recessed from the surface 311. The recessed pad 381 has a bottom surface 313 and an inner wall surface 314. The bottom surface 313 is configured by a portion of the wiring layer 3 that is relatively thin. The inner wall surface 322 forms a ring surrounding the bottom surface 313 when viewed in the z direction. The wiring layer 3 having such a recessed pad 381 is formed on the main surface 21 of the glaze layer 2, and is made of a conductor containing, for example, Ag as a main component. In forming the wiring layer 3, first, Ag paste is thick-film printed on the main surface 21, and then the paste is fired to form a metal film. Next, the metal film is patterned using a method such as etching to form the wiring layer 3 having a plurality of individual electrodes 34 and a plurality of signal wiring portions 37, etc. Next, the wiring layer 3 is patterned using a technique such as half etching to form a concave pad portion 381 having a bottom surface 313 and an inner wall surface 314.

本変形例のサーマルプリントヘッドA13において、フリップチップ実装されたICチップ6の実装面61には、複数の導電性接合材62が配置されている。本変形例においても、配線層3(支持部材)は、複数の導電性接合材62に対応して配置された複数のパッド部38を有し、当該複数のパッド部38は複数の凹状パッド部381を含む。このような構成によれば、ICチップ6の搭載時に多少の位置ずれが生じても、配線層3(支持部材)への導電性接合材62の接合時(リフロー処理時)には、導電性接合材62が凹状パッド部381(底面313と当該底面313を向く内壁面314とにより囲まれた空間)に落ち込むように誘導される。これにより、導電性接合材62およびICチップ6の位置ずれが改善され、ICチップ6のフリップチップ実装時の位置ずれに起因する不具合を防止するのに適する。 In the thermal printhead A13 of this modified example, a plurality of conductive bonding materials 62 are arranged on the mounting surface 61 of the flip-chip mounted IC chip 6. In this modified example, the wiring layer 3 (support member) also has a plurality of pad portions 38 arranged corresponding to the plurality of conductive bonding materials 62, and the plurality of pad portions 38 include a plurality of concave pad portions 381. With this configuration, even if some misalignment occurs when the IC chip 6 is mounted, when the conductive bonding material 62 is bonded to the wiring layer 3 (support member) (during reflow processing), the conductive bonding material 62 is guided to fall into the concave pad portion 381 (the space surrounded by the bottom surface 313 and the inner wall surface 314 facing the bottom surface 313). This improves the misalignment of the conductive bonding material 62 and the IC chip 6, making it suitable for preventing problems caused by misalignment when the IC chip 6 is flip-chip mounted.

凹状パッド部381は、配線層3に形成されており、底面313および内壁面314を有する。底面313は、配線層3において相対的に厚さが小である部位により構成されており、内壁面322は、z方向に見て底面313を囲む環状をなす。このよう構成によれば、凹状パッド部381に収容された導電性接合材62は、底面312および内壁面322に跨って接合されるので配線層3との接合面積が大きくなり、導電性接合材62の接合強度を高めるのに適する。また、内壁面322がz方向に見て底面313を囲む環状をなす構成によれば、ICチップ6の搭載時にx方向およびy方向の双方に位置ずれが生じる場合であっても、導電性接合材62およびICチップ6のx方向およびy方向の双方の位置ずれが改善される。 The concave pad portion 381 is formed in the wiring layer 3 and has a bottom surface 313 and an inner wall surface 314. The bottom surface 313 is formed by a portion of the wiring layer 3 that is relatively thin, and the inner wall surface 322 forms a ring surrounding the bottom surface 313 when viewed in the z direction. With this configuration, the conductive bonding material 62 contained in the concave pad portion 381 is bonded across the bottom surface 312 and the inner wall surface 322, so that the bonding area with the wiring layer 3 is large, which is suitable for increasing the bonding strength of the conductive bonding material 62. In addition, with the configuration in which the inner wall surface 322 forms a ring surrounding the bottom surface 313 when viewed in the z direction, even if a positional deviation occurs in both the x direction and the y direction when the IC chip 6 is mounted, the positional deviation of the conductive bonding material 62 and the IC chip 6 in both the x direction and the y direction is improved.

本変形例では、複数のパッド部38のすべてが凹状パッド部381とされている。このような構成によれば、ICチップ6のフリップチップ実装時における位置ずれの改善効果がより確実に得られる。 In this modified example, all of the pads 38 are recessed pads 381. This configuration more reliably reduces misalignment during flip-chip mounting of the IC chip 6.

<第1実施形態の第4変形例>
図26は、第1実施形態の第4変形例を示している。本変形例のサーマルプリントヘッドA14において、配線層3は単一層からなり、これに伴い凹状パッド部381の構成が上記サーマルプリントヘッドA1と異なっている。
<Fourth Modification of First Embodiment>
26 shows a fourth modification of the first embodiment. In a thermal printhead A14 of this modification, the wiring layer 3 is made of a single layer, and therefore the configuration of the concave pad portion 381 differs from that of the thermal printhead A1.

図26に例示したサーマルプリントヘッドA14において、複数のパッド部38のすべてが凹状パッド部381であり、各凹状パッド部381は、配線層3が部分的にグレーズ層2まで貫通した構成とされている。凹状パッド部381は、底面211および内壁面315を有する。底面211は、グレーズ層2の主面21において配線層3から露出する部位によって構成されている。内壁面315は、z方向に見て底面211を囲む環状とされており、配線層3の貫通部内面により構成される。本変形例において、凹状パッド部381は、グレーズ層2と配線層3とにより構成される。 In the thermal printhead A14 illustrated in FIG. 26, all of the pad portions 38 are concave pad portions 381, and each concave pad portion 381 is configured such that the wiring layer 3 partially penetrates to the glaze layer 2. The concave pad portion 381 has a bottom surface 211 and an inner wall surface 315. The bottom surface 211 is configured by a portion of the main surface 21 of the glaze layer 2 that is exposed from the wiring layer 3. The inner wall surface 315 is annular and surrounds the bottom surface 211 when viewed in the z direction, and is configured by the inner surface of the penetration portion of the wiring layer 3. In this modified example, the concave pad portion 381 is configured by the glaze layer 2 and the wiring layer 3.

本変形例おける配線層3は、グレーズ層2の主面21上に形成されており、たとえばAgを主成分として含む導電体からなる。配線層3の形成においては、まず主面21上にAgペーストを厚膜印刷した後に、これを焼成することにより、金属膜を形成する。次いで、金属膜に対してたとえばエッチング等の手法を用いたパターニングを施すことにより、複数の個別電極34および複数の信号配線部37等を有する配線層3が形成され、これと併せて、各々が底面211および内壁面315を有する複数の凹状パッド部381が形成される。 The wiring layer 3 in this modified example is formed on the main surface 21 of the glaze layer 2, and is made of a conductor containing, for example, Ag as a main component. In forming the wiring layer 3, Ag paste is first thick-film printed on the main surface 21, and then fired to form a metal film. Next, the metal film is patterned using a method such as etching to form the wiring layer 3 having a plurality of individual electrodes 34 and a plurality of signal wiring portions 37, etc., and at the same time, a plurality of concave pad portions 381, each of which has a bottom surface 211 and an inner wall surface 315, are formed.

本変形例のサーマルプリントヘッドA14において、フリップチップ実装されたICチップ6の実装面61には、複数の導電性接合材62が配置されている。本変形例においても、グレーズ層2ないし配線層3(支持部材)は、複数の導電性接合材62に対応して配置された複数のパッド部38を有し、当該複数のパッド部38は複数の凹状パッド部381を含む。このような構成によれば、ICチップ6の搭載時に多少の位置ずれが生じても、配線層3(支持部材)への導電性接合材62の接合時(リフロー処理時)には、導電性接合材62が凹状パッド部381(底面211と当該底面211を向く内壁面315とにより囲まれた空間)に落ち込むように誘導される。これにより、導電性接合材62およびICチップ6の位置ずれが改善され、ICチップ6のフリップチップ実装時の位置ずれに起因する不具合を防止するのに適する。 In the thermal printhead A14 of this modification, a plurality of conductive bonding materials 62 are arranged on the mounting surface 61 of the flip-chip mounted IC chip 6. In this modification, the glaze layer 2 or the wiring layer 3 (support member) also has a plurality of pad portions 38 arranged corresponding to the plurality of conductive bonding materials 62, and the plurality of pad portions 38 include a plurality of concave pad portions 381. With this configuration, even if some misalignment occurs when the IC chip 6 is mounted, when the conductive bonding material 62 is bonded to the wiring layer 3 (support member) (during reflow processing), the conductive bonding material 62 is guided to fall into the concave pad portion 381 (the space surrounded by the bottom surface 211 and the inner wall surface 315 facing the bottom surface 211). This improves the misalignment of the conductive bonding material 62 and the IC chip 6, and is suitable for preventing problems caused by misalignment when the IC chip 6 is flip-chip mounted.

凹状パッド部381の底面211は、グレーズ層2の主面21において配線層3から露出する部位によって構成されている。内壁面315は、配線層3により構成されており、z方向に見て底面211を囲む環状とされている。このような構成によれば、ICチップ6の搭載時にx方向およびy方向の双方に位置ずれが生じる場合であっても、導電性接合材62およびICチップ6のx方向およびy方向の双方の位置ずれが改善される。 The bottom surface 211 of the concave pad portion 381 is formed by a portion of the main surface 21 of the glaze layer 2 that is exposed from the wiring layer 3. The inner wall surface 315 is formed by the wiring layer 3 and is annular in shape surrounding the bottom surface 211 when viewed in the z direction. With this configuration, even if misalignment occurs in both the x and y directions when the IC chip 6 is mounted, misalignment of the conductive bonding material 62 and the IC chip 6 in both the x and y directions is improved.

本変形例では、複数のパッド部38のすべてが凹状パッド部381とされている。このような構成によれば、ICチップ6のフリップチップ実装時における位置ずれの改善効果がより確実に得られる。 In this modified example, all of the pads 38 are recessed pads 381. This configuration more reliably reduces misalignment during flip-chip mounting of the IC chip 6.

<第1実施形態の第5変形例>
図27は、第1実施形態の第5変形例を示している。本変形例のサーマルプリントヘッドA15は、配線層3は単一層からなり、これに伴い凹状パッド部381の構成が上記サーマルプリントヘッドA1と異なっている。
Fifth Modification of First Embodiment
27 shows a fifth modification of the first embodiment. In a thermal printhead A15 of this modification, the wiring layer 3 is made of a single layer, and therefore the configuration of the concave pad portion 381 differs from that of the thermal printhead A1.

図27に例示したサーマルプリントヘッドA15において、複数のパッド部38のすべてが凹状パッド部381である。各凹状パッド部381は、表面311から部分的に凹んだ構成と配線層3が部分的にグレーズ層2まで貫通した構成との組み合わせにより構成される。凹状パッド部381は、底面212、中間面316、内壁面317および内壁面318を有する。底面212は、グレーズ層2の主面21において配線層3から露出する部位によって構成されている。内壁面318は、z方向に見て底面212を囲む環状とされており、配線層3の貫通部内面により構成される。中間面316は、配線層3において相対的に厚さが小である部位により構成されている。内壁面317は、z方向に見て底面212および中間面316を囲む環状をなす。本変形例において、凹状パッド部381は、グレーズ層2と配線層3とにより構成される。 In the thermal printhead A15 illustrated in FIG. 27, all of the pads 38 are concave pads 381. Each concave pad 381 is formed by a combination of a configuration in which the surface 311 is partially recessed and the wiring layer 3 partially penetrates the glaze layer 2. The concave pad 381 has a bottom surface 212, an intermediate surface 316, an inner wall surface 317, and an inner wall surface 318. The bottom surface 212 is formed by a portion exposed from the wiring layer 3 on the main surface 21 of the glaze layer 2. The inner wall surface 318 is annular and surrounds the bottom surface 212 when viewed in the z direction, and is formed by the inner surface of the penetration portion of the wiring layer 3. The intermediate surface 316 is formed by a portion of the wiring layer 3 that is relatively thin. The inner wall surface 317 is annular and surrounds the bottom surface 212 and the intermediate surface 316 when viewed in the z direction. In this modified example, the concave pad portion 381 is composed of a glaze layer 2 and a wiring layer 3.

本変形例おける配線層3は、グレーズ層2の主面21上に形成されており、たとえばAgを主成分として含む導電体からなる。配線層3の形成においては、まず主面21上にAgペーストを厚膜印刷した後に、これを焼成することにより、金属膜を形成する。次いで、金属膜に対してたとえばエッチング等の手法を用いたパターニングを施すことにより、複数の個別電極34および複数の信号配線部37等を有する配線層3を形成する。次いで、配線層3にたとえばハーフエッチング等の手法を用いたパターニングを施すことにより、中間面316および内壁面317を形成する。次いで、配線層3にエッチング等の手法を用いたパターニングを施すことにより、各々が底面212、中間面316、内壁面317および内壁面318を有する複数の凹状パッド部381が形成される。 The wiring layer 3 in this modified example is formed on the main surface 21 of the glaze layer 2, and is made of a conductor containing, for example, Ag as a main component. In forming the wiring layer 3, first, Ag paste is thick-film printed on the main surface 21, and then this is fired to form a metal film. Next, the metal film is patterned using a method such as etching to form the wiring layer 3 having a plurality of individual electrodes 34 and a plurality of signal wiring portions 37, etc. Next, the wiring layer 3 is patterned using a method such as half etching to form the intermediate surface 316 and the inner wall surface 317. Next, the wiring layer 3 is patterned using a method such as etching to form a plurality of concave pad portions 381, each of which has a bottom surface 212, an intermediate surface 316, an inner wall surface 317, and an inner wall surface 318.

本変形例のサーマルプリントヘッドA15において、フリップチップ実装されたICチップ6の実装面61には、複数の導電性接合材62が配置されている。本変形例においても、グレーズ層2ないし配線層3(支持部材)は、複数の導電性接合材62に対応して配置された複数のパッド部38を有し、当該複数のパッド部38は複数の凹状パッド部381を含む。このような構成によれば、ICチップ6の搭載時に多少の位置ずれが生じても、配線層3(支持部材)への導電性接合材62の接合時(リフロー処理時)には、導電性接合材62が凹状パッド部381(底面212と当該底面212を向く内壁面317,318とにより囲まれた空間)に落ち込むように誘導される。これにより、導電性接合材62およびICチップ6の位置ずれが改善され、ICチップ6のフリップチップ実装時の位置ずれに起因する不具合を防止するのに適する。 In the thermal printhead A15 of this modification, a plurality of conductive bonding materials 62 are arranged on the mounting surface 61 of the flip-chip mounted IC chip 6. In this modification, the glaze layer 2 or the wiring layer 3 (support member) also has a plurality of pad portions 38 arranged corresponding to the plurality of conductive bonding materials 62, and the plurality of pad portions 38 include a plurality of concave pad portions 381. With this configuration, even if some misalignment occurs when the IC chip 6 is mounted, when the conductive bonding material 62 is bonded to the wiring layer 3 (support member) (during reflow processing), the conductive bonding material 62 is guided to fall into the concave pad portion 381 (the space surrounded by the bottom surface 212 and the inner wall surfaces 317, 318 facing the bottom surface 212). This improves the misalignment of the conductive bonding material 62 and the IC chip 6, and is suitable for preventing problems caused by misalignment when the IC chip 6 is flip-chip mounted.

凹状パッド部381の底面211は、グレーズ層2の主面21において配線層3から露出する部位によって構成されている。内壁面317は、配線層3により構成されており、z方向に見て底面211を囲む環状とされている。このような構成によれば、ICチップ6の搭載時にx方向およびy方向の双方に位置ずれが生じる場合であっても、導電性接合材62およびICチップ6のx方向およびy方向の双方の位置ずれが改善される。 The bottom surface 211 of the concave pad portion 381 is formed by a portion of the main surface 21 of the glaze layer 2 that is exposed from the wiring layer 3. The inner wall surface 317 is formed by the wiring layer 3 and is annular in shape surrounding the bottom surface 211 when viewed in the z direction. With this configuration, even if misalignment occurs in both the x and y directions when the IC chip 6 is mounted, misalignment of the conductive bonding material 62 and the IC chip 6 in both the x and y directions is improved.

内壁面318は、z方向に見て底面212を囲む環状をなす。中間面316は、配線層3において相対的に厚さが小である部位により構成されており、内壁面317は、z方向に見て底面212および中間面316を囲む環状をなす。このような構成によれば、凹状パッド部381に収容された導電性接合材62は、内壁面318、中間面316および内壁面317に跨って接合されるので配線層3との接合面積が大きくなり、導電性接合材62の接合強度を高めるのに適する。 The inner wall surface 318 forms a ring shape surrounding the bottom surface 212 when viewed in the z direction. The intermediate surface 316 is formed by a portion of the wiring layer 3 that is relatively thin, and the inner wall surface 317 forms a ring shape surrounding the bottom surface 212 and the intermediate surface 316 when viewed in the z direction. With this configuration, the conductive bonding material 62 contained in the concave pad portion 381 is bonded across the inner wall surface 318, the intermediate surface 316, and the inner wall surface 317, so that the bonding area with the wiring layer 3 is large, which is suitable for increasing the bonding strength of the conductive bonding material 62.

本変形例では、複数のパッド部38のすべてが凹状パッド部381とされている。このような構成によれば、ICチップ6のフリップチップ実装時における位置ずれの改善効果がより確実に得られる。 In this modified example, all of the pads 38 are recessed pads 381. This configuration more reliably reduces misalignment during flip-chip mounting of the IC chip 6.

<第2実施形態>
図28、図29は、本開示の第2実施形態に係るサーマルプリントヘッドを示している。本実施形態のサーマルプリントヘッドA2は、グレーズ層2の構成および配線層3の構成が上記実施形態のサーマルプリントヘッドA11と異なっている。これに伴い、凹状パッド部381の構成が上記サーマルプリントヘッドA1と異なっている。
Second Embodiment
28 and 29 show a thermal printhead according to a second embodiment of the present disclosure. A thermal printhead A2 of this embodiment differs from the thermal printhead A11 of the above embodiment in the configuration of the glaze layer 2 and the configuration of the wiring layer 3. Accordingly, the configuration of the concave pad portion 381 differs from that of the thermal printhead A1.

図28に示したサーマルプリントヘッドA11において、グレーズ層2は、ヒーターグレーズ部22およびガラス層23を有する。ヒーターグレーズ部22は、x方向と直角である断面形状がz方向に膨出した形状であり、x方向に長く延びるz方向視帯状である。ガラス層23は、ヒーターグレーズ部22に隣接して形成されており、上面(主面231)が平坦な形状である。ガラス層23は、ヒーターグレーズ部22の一部に重なっている。抵抗体層4(複数の発熱部41)は、ヒーターグレーズ部22の上に配置されており、z方向視においてヒーターグレーズ部22と重なっている。このようなヒーターグレーズ部22およびガラス層23を有するグレーズ層2を形成する際には、基板1上にガラスペーストを厚膜印刷した後に、これを焼成することを複数回繰り返す。 In the thermal printhead A11 shown in FIG. 28, the glaze layer 2 has a heater glaze portion 22 and a glass layer 23. The heater glaze portion 22 has a cross-sectional shape perpendicular to the x direction that bulges in the z direction, and is a z-directional band extending long in the x direction. The glass layer 23 is formed adjacent to the heater glaze portion 22, and has a flat upper surface (main surface 231). The glass layer 23 overlaps a part of the heater glaze portion 22. The resistor layer 4 (multiple heat generating portions 41) is disposed on the heater glaze portion 22, and overlaps with the heater glaze portion 22 when viewed in the z direction. When forming the glaze layer 2 having such a heater glaze portion 22 and glass layer 23, a thick film of glass paste is printed on the substrate 1, and then the glass paste is fired, which is repeated multiple times.

図29に示すように、配線層3は、基層3cおよびめっき層3dを有する。基層3cは、配線層3の大部分を占めており、共通電極33、複数の個別電極34および複数の信号配線部37は基層3cにより構成される。基層3cを構成する材料としては、たとえばAlが挙げられる。基層3cは、たとえばスパッタリングなどの薄膜形成技術によって形成される。基層3cの厚さは、たとえば、0.5~2.0μm程度である。 As shown in FIG. 29, the wiring layer 3 has a base layer 3c and a plating layer 3d. The base layer 3c occupies the majority of the wiring layer 3, and the common electrode 33, the multiple individual electrodes 34, and the multiple signal wiring sections 37 are made up of the base layer 3c. An example of a material that makes up the base layer 3c is Al. The base layer 3c is formed by a thin film formation technique such as sputtering. The thickness of the base layer 3c is, for example, about 0.5 to 2.0 μm.

めっき層3dは、複数のパッド部38(凹状パッド部381)を形成するために設けられたものであり、基層3cの一部分に積層されている。めっき層3dは、複数の個別電極34における連結部36のy方向上流側端部付近と、複数の信号配線部37のy方向下流側端部付近と、に積層される。めっき層3dは、たとえばNiからなる無電解めっきである。めっき層3dの厚さは、たとえば、1~2μm程度である。 The plating layer 3d is provided to form a plurality of pad portions 38 (recessed pad portions 381), and is laminated on a portion of the base layer 3c. The plating layer 3d is laminated near the upstream end in the y direction of the connecting portion 36 of the plurality of individual electrodes 34, and near the downstream end in the y direction of the plurality of signal wiring portions 37. The plating layer 3d is, for example, an electroless plating made of Ni. The thickness of the plating layer 3d is, for example, about 1 to 2 μm.

本実施形態のサーマルプリントヘッドA2において、複数のパッド部38のすべてが凹状パッド部381である。各凹状パッド部381は、配線層3(基層3cおよびめっき層3d)が部分的にグレーズ層2(ガラス層23)まで貫通した構成とされている。凹状パッド部381は、底面232および内壁面303を有する。底面232は、ガラス層23の主面231において配線層3から露出する部位によって構成されている。内壁面303は、z方向に見て底面232を囲む環状とされており、めっき層3dの貫通部内面により構成される。本変形例において、凹状パッド部381は、グレーズ層2(ガラス層23)と配線層3(めっき層3d)とにより構成される。 In the thermal printhead A2 of this embodiment, all of the multiple pad portions 38 are concave pad portions 381. Each concave pad portion 381 is configured such that the wiring layer 3 (base layer 3c and plating layer 3d) partially penetrates to the glaze layer 2 (glass layer 23). The concave pad portion 381 has a bottom surface 232 and an inner wall surface 303. The bottom surface 232 is configured by a portion exposed from the wiring layer 3 on the main surface 231 of the glass layer 23. The inner wall surface 303 is annular and surrounds the bottom surface 232 when viewed in the z direction, and is configured by the inner surface of the penetration portion of the plating layer 3d. In this modified example, the concave pad portion 381 is configured by the glaze layer 2 (glass layer 23) and the wiring layer 3 (plating layer 3d).

凹状パッド部381の形成においては、基層3cに対してエッチング等の手法を用いてパターニングを施すことにより、複数の個別電極34や複数の信号配線部37の形成とともに、基層3cの表面301からガラス層23まで貫通する孔302を形成する。これにより、ガラス層23の主面231の一部が配線層3から露出し、底面232となる。次いで、基層3cの表面301の一部および孔302を覆うめっき層3dを形成する。これにより、めっき層3dにおいては、z方向に見て底面232を向く内壁面303が形成される。このようにして、各々が底面232および内壁面303を有する複数の凹状パッド部381が形成される。 In forming the concave pad portion 381, the base layer 3c is patterned using a method such as etching to form a plurality of individual electrodes 34 and a plurality of signal wiring portions 37, and holes 302 penetrating from the surface 301 of the base layer 3c to the glass layer 23 are formed. As a result, a portion of the main surface 231 of the glass layer 23 is exposed from the wiring layer 3, becoming the bottom surface 232. Next, a plating layer 3d is formed to cover a portion of the surface 301 of the base layer 3c and the hole 302. As a result, an inner wall surface 303 facing the bottom surface 232 when viewed in the z direction is formed in the plating layer 3d. In this way, a plurality of concave pad portions 381, each having a bottom surface 232 and an inner wall surface 303, are formed.

本実施形態のサーマルプリントヘッドA2において、フリップチップ実装されたICチップ6の実装面61には、複数の導電性接合材62が配置されている。本実施形態においても、グレーズ層2ないし配線層3(支持部材)は、複数の導電性接合材62に対応して配置された複数のパッド部38を有し、当該複数のパッド部38は複数の凹状パッド部381を含む。このような構成によれば、ICチップ6の搭載時に多少の位置ずれが生じても、配線層3(支持部材)への導電性接合材62の接合時(リフロー処理時)には、導電性接合材62が凹状パッド部381(底面232と当該底面232を向く内壁面303とにより囲まれた空間)に落ち込むように誘導される。これにより、導電性接合材62およびICチップ6の位置ずれが改善され、ICチップ6のフリップチップ実装時の位置ずれに起因する不具合を防止するのに適する。 In the thermal printhead A2 of this embodiment, a plurality of conductive bonding materials 62 are arranged on the mounting surface 61 of the flip-chip mounted IC chip 6. In this embodiment, the glaze layer 2 or the wiring layer 3 (support member) also has a plurality of pad portions 38 arranged corresponding to the plurality of conductive bonding materials 62, and the plurality of pad portions 38 include a plurality of concave pad portions 381. With this configuration, even if some misalignment occurs when the IC chip 6 is mounted, when the conductive bonding material 62 is bonded to the wiring layer 3 (support member) (during reflow processing), the conductive bonding material 62 is guided to fall into the concave pad portion 381 (the space surrounded by the bottom surface 232 and the inner wall surface 303 facing the bottom surface 232). This improves the misalignment of the conductive bonding material 62 and the IC chip 6, and is suitable for preventing problems caused by misalignment when the IC chip 6 is flip-chip mounted.

凹状パッド部381の底面232は、ガラス層23(グレーズ層2)の主面231において配線層3から露出する部位によって構成されている。内壁面315は、配線層3により構成されており、z方向に見て底面211を囲む環状とされている。このような構成によれば、ICチップ6の搭載時にx方向およびy方向の双方に位置ずれが生じる場合であっても、導電性接合材62およびICチップ6のx方向およびy方向の双方の位置ずれが改善される。 The bottom surface 232 of the concave pad portion 381 is formed by a portion of the main surface 231 of the glass layer 23 (glaze layer 2) that is exposed from the wiring layer 3. The inner wall surface 315 is formed by the wiring layer 3 and is annular in shape surrounding the bottom surface 211 when viewed in the z direction. With this configuration, even if misalignment occurs in both the x and y directions when the IC chip 6 is mounted, misalignment of the conductive bonding material 62 and the IC chip 6 in both the x and y directions is improved.

本実施形態では、複数のパッド部38のすべてが凹状パッド部381とされている。このような構成によれば、ICチップ6のフリップチップ実装時における位置ずれの改善効果がより確実に得られる。 In this embodiment, all of the pads 38 are recessed pads 381. This configuration more reliably reduces misalignment during flip-chip mounting of the IC chip 6.

<第2実施形態の変形例>
図30は、第2実施形態の変形例を示している。本変形例のサーマルプリントヘッドA21は、配線層3の基層3cおよびめっき層3dの構成が上記実施形態のサーマルプリントヘッドA2と異なっている。これに伴い、凹状パッド部381の構成が上記サーマルプリントヘッドA2と異なっている。
<Modification of the second embodiment>
30 shows a modification of the second embodiment. A thermal printhead A21 of this modification differs from the thermal printhead A2 of the above embodiment in the configurations of the base layer 3c and plating layer 3d of the wiring layer 3. Accordingly, the configuration of the concave pad portion 381 differs from that of the thermal printhead A2.

本変形例のサーマルプリントヘッドA21において、複数のパッド部38のすべてが凹状パッド部381である。各凹状パッド部381は、配線層3が部分的に凹んだ構成とされている。凹状パッド部381は、底面306および内壁面307を有する。底面306は、配線層3において相対的に厚さが小である部位により構成されている。内壁面307は、z方向に見て底面306を囲む環状をなす。底面306および内壁面307は、めっき層3d(配線層3)により構成される。 In the thermal printhead A21 of this modified example, all of the multiple pad portions 38 are concave pad portions 381. Each concave pad portion 381 is configured such that the wiring layer 3 is partially concave. The concave pad portion 381 has a bottom surface 306 and an inner wall surface 307. The bottom surface 306 is configured from a portion of the wiring layer 3 that is relatively thin. The inner wall surface 307 forms a ring shape surrounding the bottom surface 306 when viewed in the z direction. The bottom surface 306 and the inner wall surface 307 are configured from the plating layer 3d (wiring layer 3).

凹状パッド部381の形成においては、まず基層3cに対してエッチング等の手法を用いてパターニングを施すことにより、複数の個別電極34や複数の信号配線部37を形成する。次に、ハーフエッチング等の手法を用いて、基層3cの表面301から凹んだ凹面304を形成する。次いで、基層3cの表面301の一部および凹面304を覆うめっき層3dを形成する。これにより、めっき層3dにおいては、上面305から凹んだ底面306、およびz方向に見て底面306を向く内壁面307が形成される。このようにして、各々が底面306および内壁面307を有する複数の凹状パッド部381が形成される。 In forming the concave pad portion 381, first, the base layer 3c is patterned using a method such as etching to form multiple individual electrodes 34 and multiple signal wiring portions 37. Next, a concave surface 304 recessed from the surface 301 of the base layer 3c is formed using a method such as half etching. Next, a plating layer 3d is formed to cover part of the surface 301 of the base layer 3c and the concave surface 304. As a result, in the plating layer 3d, a bottom surface 306 recessed from the upper surface 305 and an inner wall surface 307 facing the bottom surface 306 when viewed in the z direction are formed. In this way, multiple concave pad portions 381, each having a bottom surface 306 and an inner wall surface 307, are formed.

本変形例のサーマルプリントヘッドA21において、フリップチップ実装されたICチップ6の実装面61には、複数の導電性接合材62が配置されている。本実施形態においても、配線層3(支持部材)は、複数の導電性接合材62に対応して配置された複数のパッド部38を有し、当該複数のパッド部38は複数の凹状パッド部381を含む。このような構成によれば、ICチップ6の搭載時に多少の位置ずれが生じても、配線層3(支持部材)への導電性接合材62の接合時(リフロー処理時)には、導電性接合材62が凹状パッド部381(底面306と当該底面306を向く内壁面307とにより囲まれた空間)に落ち込むように誘導される。これにより、導電性接合材62およびICチップ6の位置ずれが改善され、ICチップ6のフリップチップ実装時の位置ずれに起因する不具合を防止するのに適する。 In the thermal printhead A21 of this modified example, a plurality of conductive bonding materials 62 are arranged on the mounting surface 61 of the flip-chip mounted IC chip 6. In this embodiment, the wiring layer 3 (support member) also has a plurality of pad portions 38 arranged corresponding to the plurality of conductive bonding materials 62, and the plurality of pad portions 38 include a plurality of concave pad portions 381. With this configuration, even if some misalignment occurs when the IC chip 6 is mounted, when the conductive bonding material 62 is bonded to the wiring layer 3 (support member) (during reflow processing), the conductive bonding material 62 is guided to fall into the concave pad portion 381 (the space surrounded by the bottom surface 306 and the inner wall surface 307 facing the bottom surface 306). This improves the misalignment of the conductive bonding material 62 and the IC chip 6, making it suitable for preventing problems caused by misalignment when the IC chip 6 is flip-chip mounted.

凹状パッド部381は、めっき層3d(配線層3)に形成されており、底面306および内壁面307を有する。底面306は、配線層3において相対的に厚さが小である部位により構成されており、内壁面307は、z方向に見て底面306を囲む環状をなす。このよう構成によれば、凹状パッド部381に収容された導電性接合材62は、底面306および内壁面307に跨って接合されるので配線層3との接合面積が大きくなり、導電性接合材62の接合強度を高めるのに適する。また、内壁面307がz方向に見て底面306を囲む環状をなす構成によれば、ICチップ6の搭載時にx方向およびy方向の双方に位置ずれが生じる場合であっても、導電性接合材62およびICチップ6のx方向およびy方向の双方の位置ずれが改善される。 The concave pad portion 381 is formed in the plating layer 3d (wiring layer 3) and has a bottom surface 306 and an inner wall surface 307. The bottom surface 306 is formed by a portion of the wiring layer 3 that is relatively thin, and the inner wall surface 307 forms a ring surrounding the bottom surface 306 when viewed in the z direction. With this configuration, the conductive bonding material 62 contained in the concave pad portion 381 is bonded across the bottom surface 306 and the inner wall surface 307, so that the bonding area with the wiring layer 3 is large, which is suitable for increasing the bonding strength of the conductive bonding material 62. In addition, with the configuration in which the inner wall surface 307 forms a ring surrounding the bottom surface 306 when viewed in the z direction, even if a positional deviation occurs in both the x direction and the y direction when the IC chip 6 is mounted, the positional deviation of the conductive bonding material 62 and the IC chip 6 in both the x direction and the y direction is improved.

本変形例では、複数のパッド部38のすべてが凹状パッド部381とされている。このような構成によれば、ICチップ6のフリップチップ実装時における位置ずれの改善効果がより確実に得られる。 In this modified example, all of the pads 38 are recessed pads 381. This configuration more reliably reduces misalignment during flip-chip mounting of the IC chip 6.

第2実施形態では、基板1上には、ヒーターグレーズ部22およびガラス層23を含むグレーズ層2が配置されており、このグレーズ層2に対して、薄膜形成技術によって様々な層が形成されている。この構成に代えて、上記グレーズ層2に対して、厚膜形成技術によって様々な層を形成してもよい。 In the second embodiment, a glaze layer 2 including a heater glaze portion 22 and a glass layer 23 is disposed on a substrate 1, and various layers are formed on the glaze layer 2 by a thin film formation technique. Alternatively, various layers may be formed on the glaze layer 2 by a thick film formation technique.

第2実施形態では、基板1がたとえばAl23などのセラミックからなるが、これに代えて基板1がシリコン基板などの半導体基板からな構成としてもよい。半導体基板からなる基板1の場合、半導体基板を複数の個片に分割することで当該半導体基板から複数のサーマルプリントヘッドが製造される。 In the second embodiment, the substrate 1 is made of a ceramic such as Al2O3 , but instead of this , the substrate 1 may be made of a semiconductor substrate such as a silicon substrate. In the case of the substrate 1 made of a semiconductor substrate, a plurality of thermal printheads are manufactured from the semiconductor substrate by dividing the semiconductor substrate into a plurality of individual pieces.

本開示に係るサーマルプリントヘッドは、上述した実施形態に限定されるものではない。本開示に係るサーマルプリントヘッドの各部の具体的な構成は、種々に設計変更自在である。 The thermal printhead according to the present disclosure is not limited to the above-described embodiment. The specific configuration of each part of the thermal printhead according to the present disclosure can be freely designed in various ways.

上記実施形態において、本開示に係るICチップの実装構造をサーマルプリントヘッドに適用した場合について説明したが、本開示のICチップの実装構造は他の電子装置等に適用してもよい。本開示に係るICチップの実装構造において、ICチップがフリップチップ実装された基材の主面には、絶縁膜が設けられていない構成が好適である。当該絶縁膜の例として、プリント基板におけるソルダーレジスト等のレジスト膜、フレキシブル基板におけるポリイミドフィルムなどの樹脂フィルムが挙げられる。 In the above embodiment, the IC chip mounting structure according to the present disclosure has been described as being applied to a thermal printhead, but the IC chip mounting structure according to the present disclosure may also be applied to other electronic devices. In the IC chip mounting structure according to the present disclosure, it is preferable that no insulating film is provided on the main surface of the substrate on which the IC chip is flip-chip mounted. Examples of such insulating films include resist films such as solder resist in printed circuit boards, and resin films such as polyimide films in flexible circuit boards.

本開示は、以下の付記に関する構成を含む。 This disclosure includes the following configurations:

〔付記1〕
厚さ方向の一方を向く主面を有する基材、および前記主面の上に配置された配線層を有する支持部材と、
実装面を有するICチップと、
前記実装面に配置された複数の導電性接合材と、を備え、前記ICチップが前記支持部材にフリップチップ実装された実装構造であって、
前記支持部材は、前記複数の導電性接合材に対応して配置され、かつ少なくとも2つの凹状パッド部を含む複数のパッド部を有し、
前記凹状パッド部は、底面と、前記基材の厚さ方向に見て前記底面を向く内壁面と、を有し、
前記内壁面は、前記配線層により構成される、ICチップの実装構造。
〔付記2〕
前記基材の前記主面には、絶縁膜が設けられていない、付記1に記載のICチップの実装構造。
〔付記3〕
前記主面の上に配置され、主走査方向に配列された複数の発熱部を含む抵抗体層を備え、
前記配線層は、前記抵抗体層に導通しており、
前記ICチップは、前記各発熱部に流す電流を制御する、付記2に記載の実装構造を有する、サーマルプリントヘッド。
〔付記4〕
前記配線層は、前記主面の上に配置された第1層と、前記第1層の一部分の上に配置された第2層と、を含み、
前記内壁面は、前記第2層により構成され、
前記底面は、前記第1層により構成される、付記3に記載のサーマルプリントヘッド。
〔付記5〕
前記凹状パッド部は、主走査方向一方側および主走査方向他方側を向き、互いに対向する一対の前記内壁面を有する、付記4に記載のサーマルプリントヘッド。
〔付記6〕
前記内壁面は、前記基材の厚さ方向に見て前記底面を囲む環状をなす、付記4に記載のサーマルプリントヘッド。
〔付記7〕
前記底面は、前記配線層において相対的に厚さが小である部位により構成されており、
前記内壁面は、前記基材の厚さ方向に見て前記底面を囲む環状をなす、付記3に記載のサーマルプリントヘッド。
〔付記8〕
前記底面は、前記主面において前記配線層から露出する部位によって構成されており、
前記内壁面は、前記基材の厚さ方向に見て前記底面を囲む環状をなす、付記3に記載のサーマルプリントヘッド。
〔付記9〕
前記複数のパッド部は、主走査方向および副走査方向に複数ずつ配列されており、
前記複数のパッド部のうち主走査方向および副走査方向において4隅にあるものは前記凹状パッド部である、付記3ないし8のいずれかに記載のサーマルプリントヘッド。
〔付記10〕
前記複数のパッド部は、そのすべてが前記凹状パッド部である、付記3ないし8のいずれかに記載のサーマルプリントヘッド。
〔付記11〕
前記導電性接合材は、はんだバンプである、付記3ないし10のいずれかに記載のサーマルプリントヘッド。
〔付記12〕
前記配線層の少なくとも一部は、Agを含む材料からなる、付記3ないし11のいずれかに記載のサーマルプリントヘッド。
〔付記13〕
前記ICチップは、前記複数の発熱部に対して副走査方向上流側に配置されており、
前記配線層は、前記複数の発熱部に繋がる第1金属部と、前記第1金属部に対して副走査方向上流側の領域に配置され、かつ前記複数の導電性接合材に繋がる第2金属部と、を含む、付記3ないし11のいずれかに記載のサーマルプリントヘッド。
〔付記14〕
前記第1金属部はAuを含む材料からなり、前記第2金属部はAgを含む材料からなる、付記13に記載のサーマルプリントヘッド。
〔付記15〕
前記基材は、基板と、前記基板上に配置され、前記主面を有するグレーズ層と、を含む、付記3ないし14のいずれかに記載のサーマルプリントヘッド。
〔付記16〕
前記基板は、セラミックからなる、付記15に記載のサーマルプリントヘッド。
〔付記17〕
基材を準備する工程と、
前記基材の上に配線層を形成することにより、前記基材および前記配線層からなる支持部材を形成する工程と、
前記支持部材の上に、前記基材の厚さ方向に見て前記配線層の一部に重なる抵抗体層を形成する工程と、
複数の導電性接合材が実装面に配置されたICチップを前記基材にフリップチップ実装する工程と、を備え、
前記支持部材を形成する工程では、少なくとも2つの凹状パッド部を含み、前記複数の導電性接合材に対応する複数のパッド部が形成され、
前記凹状パッド部は、底面と、前記基材の厚さ方向に見て前記底面を向く内壁面と、を有する、サーマルプリントヘッドの製造方法。
〔付記18〕
前記支持部材を形成する工程は、前記基材の上に第1層を形成する第1層形成工程と、前記第1層の上に、前記内壁面を構成する第2層を形成する第2層形成工程と、を含む、付記17に記載のサーマルプリントヘッドの製造方法。
〔付記19〕
前記第1層形成工程は、前記基材の上にネガ型の第1感光性金属ペーストを印刷するステップと、前記第1感光性金属ペーストを部分的に露光するステップと、前記第1感光性金属ペーストのうち露光した部分以外を除去するステップと、前記第1感光性金属ペーストを焼成するステップと、を含み、
前記第2層形成工程は、前記基材の上にネガ型の第2感光性金属ペーストを印刷するステップと、前記第2感光性金属ペーストを部分的に露光するステップと、前記第2感光性金属ペーストのうち露光した部分以外を除去するステップと、前記第2感光性金属ペーストを焼成するステップと、を含む、付記18に記載のサーマルプリントヘッドの製造方法。
〔付記20〕
前記第1感光性金属ペーストおよび前記第2感光性金属ペーストのうち少なくとも前記第2感光性金属ペーストは、Agを含む、付記19に記載のサーマルプリントヘッドの製造方法。
[Appendix 1]
A support member having a base material having a main surface facing in one direction of the thickness and a wiring layer disposed on the main surface;
an IC chip having a mounting surface;
a plurality of conductive bonding materials arranged on the mounting surface, and the IC chip is flip-chip mounted on the support member,
the support member has a plurality of pad portions including at least two concave pad portions arranged corresponding to the plurality of conductive bonding materials,
The concave pad portion has a bottom surface and an inner wall surface facing the bottom surface when viewed in a thickness direction of the base material,
The inner wall surface is formed by the wiring layer, thus forming an IC chip mounting structure.
[Appendix 2]
2. The IC chip mounting structure according to claim 1, wherein an insulating film is not provided on the main surface of the substrate.
[Appendix 3]
a resistor layer disposed on the main surface and including a plurality of heat generating portions arranged in a main scanning direction;
the wiring layer is electrically connected to the resistor layer,
3. A thermal printhead having the mounting structure described in claim 2, wherein the IC chip controls a current flowing to each of the heat generating parts.
[Appendix 4]
the wiring layer includes a first layer disposed on the main surface and a second layer disposed on a portion of the first layer;
The inner wall surface is constituted by the second layer,
4. The thermal printhead of claim 3, wherein the bottom surface is formed by the first layer.
[Appendix 5]
5. The thermal printhead according to claim 4, wherein the concave pad portion has a pair of inner wall surfaces facing one side in the main scanning direction and the other side in the main scanning direction and opposing each other.
[Appendix 6]
5. The thermal printhead of claim 4, wherein the inner wall surface is annular and surrounds the bottom surface when viewed in the thickness direction of the base material.
[Appendix 7]
the bottom surface is formed by a portion of the wiring layer that has a relatively small thickness,
4. The thermal printhead of claim 3, wherein the inner wall surface is annular and surrounds the bottom surface when viewed in the thickness direction of the base material.
[Appendix 8]
the bottom surface is formed by a portion of the main surface that is exposed from the wiring layer,
4. The thermal printhead of claim 3, wherein the inner wall surface is annular and surrounds the bottom surface when viewed in the thickness direction of the base material.
[Appendix 9]
The pad portions are arranged in a plurality of rows in the main scanning direction and in the sub-scanning direction,
9. The thermal printhead according to claim 3, wherein among the plurality of pad portions, those located at four corners in the main scanning direction and the sub-scanning direction are the concave pad portions.
[Appendix 10]
9. The thermal printhead according to claim 3, wherein all of the plurality of pad portions are the concave pad portions.
[Appendix 11]
11. The thermal printhead according to claim 3, wherein the conductive bonding material is a solder bump.
[Appendix 12]
12. The thermal printhead according to claim 3, wherein at least a portion of the wiring layer is made of a material containing Ag.
[Appendix 13]
the IC chip is disposed upstream of the heat generating portions in a sub-scanning direction,
A thermal printhead described in any of Appendix 3 to 11, wherein the wiring layer includes a first metal portion connected to the multiple heat generating portions, and a second metal portion arranged in a region upstream of the first metal portion in the sub-scanning direction and connected to the multiple conductive bonding materials.
[Appendix 14]
14. The thermal printhead of claim 13, wherein the first metal portion is made of a material containing Au, and the second metal portion is made of a material containing Ag.
[Appendix 15]
15. A thermal printhead as described in any one of claims 3 to 14, wherein the base material includes a substrate and a glaze layer disposed on the substrate and having the main surface.
[Appendix 16]
16. The thermal printhead of claim 15, wherein the substrate is made of ceramic.
[Appendix 17]
Providing a substrate;
forming a wiring layer on the base material to form a support member including the base material and the wiring layer;
forming a resistor layer on the support member so as to overlap a portion of the wiring layer when viewed in a thickness direction of the base material;
and flip-chip mounting an IC chip having a mounting surface on which a plurality of conductive bonding materials are arranged on the substrate,
In the step of forming the support member, a plurality of pad portions including at least two concave pad portions and corresponding to the plurality of conductive bonding materials are formed,
A method for manufacturing a thermal printhead, wherein the concave pad portion has a bottom surface and an inner wall surface facing the bottom surface when viewed in the thickness direction of the base material.
[Appendix 18]
The method for manufacturing a thermal printhead described in Appendix 17, wherein the step of forming the support member includes a first layer formation step of forming a first layer on the base material, and a second layer formation step of forming a second layer that constitutes the inner wall surface on the first layer.
[Appendix 19]
The first layer forming step includes a step of printing a negative type first photosensitive metal paste on the base material, a step of partially exposing the first photosensitive metal paste, a step of removing a portion of the first photosensitive metal paste other than the exposed portion, and a step of firing the first photosensitive metal paste,
The method for manufacturing a thermal printhead described in Appendix 18, wherein the second layer formation process includes the steps of printing a negative-type second photosensitive metal paste on the substrate, partially exposing the second photosensitive metal paste, removing the second photosensitive metal paste except for the exposed portion, and firing the second photosensitive metal paste.
[Appendix 20]
20. The method for manufacturing a thermal printhead described in claim 19, wherein at least the second photosensitive metal paste of the first photosensitive metal paste and the second photosensitive metal paste contains Ag.

A1,A11,A12,A13,A14,A15,A2,A21:サーマルプリントヘッド
1 :基板
2 :グレーズ層
21 :主面
211 :底面
212 :底面
22 :ヒーターグレーズ部
23 :ガラス層
231 :主面
232 :底面
3 :配線層
3a :第1金属部
3b :第2金属部
3c :基層
3d :めっき層
301 :表面
302 :孔
303 :内壁面
304 :凹面
305 :上面
306 :底面
307 :内壁面
31 :第1層
311 :表面
312 :底面
313 :底面
314 :内壁面
315 :内壁面
316 :中間面
317 :内壁面
318 :内壁面
32 :第2層
321 :頂面
322 :内壁面
33 :共通電極
331 :共通部
332 :共通電極帯状部
34 :個別電極
35 :個別電極帯状部
36 :連結部
37 :信号配線部
38 :パッド部
4 :抵抗体層
41 :発熱部
5 :保護層
6 :ICチップ
61 :実装面
62 :導電性接合材
71 :保護樹脂
72 :コネクタ
81 :プラテンローラ
82 :印刷媒体
A1, A11, A12, A13, A14, A15, A2, A21: Thermal print head 1: Substrate 2: Glaze layer 21: Main surface 211: Bottom surface 212: Bottom surface 22: Heater glaze portion 23: Glass layer 231: Main surface 232: Bottom surface 3: Wiring layer 3a: First metal portion 3b: Second metal portion 3c: Base layer 3d: Plating layer 301: Surface 302: Hole 303: Inner wall surface 304: Concave surface 305: Top surface 306: Bottom surface 307: Inner wall surface 31: First layer 311: Surface 312: Bottom surface 313: Bottom surface 314: Inner wall surface 315: Inner wall surface 316: Intermediate surface 317: Inner wall surface 318: Inner wall surface 32 : second layer 321 : top surface 322 : inner wall surface 33 : common electrode 331 : common portion 332 : common electrode strip portion 34 : individual electrode 35 : individual electrode strip portion 36 : connecting portion 37 : signal wiring portion 38 : pad portion 4 : resistor layer 41 : heat generating portion 5 : protective layer 6 : IC chip 61 : mounting surface 62 : conductive bonding material 71 : protective resin 72 : connector 81 : platen roller 82 : printing medium

Claims (10)

厚さ方向の一方を向く主面を有する基材、および前記主面の上に配置された配線層を有する支持部材と、
実装面を有するICチップと、
前記実装面に配置された複数の導電性接合材と、
前記主面の上に配置され、主走査方向に配列された複数の発熱部を含む抵抗体層と、を備え、前記ICチップが前記支持部材にフリップチップ実装されたサーマルプリントヘッドであって、
前記基材の前記主面には、絶縁膜が設けられておらず、
前記配線層は、前記抵抗体層に導通しており、
前記ICチップは、前記各発熱部に流す電流を制御し、
前記支持部材は、前記複数の導電性接合材に対応して配置され、かつ少なくとも2つの凹状パッド部を含む複数のパッド部を有し、
前記複数のパッド部は、主走査方向に配列されており、
前記凹状パッド部は、底面と、前記基材の厚さ方向に見て前記底面を向く内壁面と、を有し、
前記内壁面は、前記配線層により構成されており、
前記凹状パッド部は、主走査方向に互いに離間し、かつ各々が副走査方向に延びる一対の起立壁を含んで構成されており、
前記一対の起立壁は、主走査方向一方側および主走査方向他方側を向き、互いに対向する一対の前記内壁面を有する、サーマルプリントヘッド
A support member having a base material having a main surface facing in one direction of the thickness and a wiring layer disposed on the main surface;
an IC chip having a mounting surface;
A plurality of conductive bonding materials arranged on the mounting surface;
a resistor layer disposed on the main surface and including a plurality of heat generating portions arranged in a main scanning direction , and the IC chip is flip-chip mounted on the support member,
No insulating film is provided on the main surface of the base material,
the wiring layer is electrically connected to the resistor layer,
The IC chip controls a current flowing through each of the heat generating parts,
the support member has a plurality of pad portions including at least two concave pad portions arranged corresponding to the plurality of conductive bonding materials,
The pads are arranged in a main scanning direction.
The concave pad portion has a bottom surface and an inner wall surface facing the bottom surface when viewed in a thickness direction of the base material,
the inner wall surface is formed by the wiring layer ,
the concave pad portion includes a pair of upright walls spaced apart from each other in the main scanning direction and each extending in the sub-scanning direction,
The pair of upright walls faces one side in a main scanning direction and the other side in the main scanning direction, and has a pair of inner wall surfaces facing each other.
前記配線層は、前記主面の上に配置された第1層と、前記第1層の一部分の上に配置された第2層と、を含み、
前記内壁面は、前記第2層により構成され、
前記底面は、前記第1層により構成される、請求項に記載のサーマルプリントヘッド。
the wiring layer includes a first layer disposed on the main surface and a second layer disposed on a portion of the first layer;
The inner wall surface is constituted by the second layer,
The thermal printhead of claim 1 , wherein the bottom surface is constituted by the first layer.
前記複数のパッド部は、主走査方向および副走査方向に複数ずつ配列されており、
前記複数のパッド部のうち主走査方向および副走査方向において4隅にあるものは前記凹状パッド部である、請求項1または2に記載のサーマルプリントヘッド。
The pad portions are arranged in a plurality of rows in the main scanning direction and in the sub-scanning direction,
3. The thermal printhead according to claim 1, wherein among said plurality of pad portions, those located at four corners in the main scanning direction and the sub-scanning direction are said concave pad portions.
前記複数のパッド部は、そのすべてが前記凹状パッド部である、請求項1または2に記載のサーマルプリントヘッド。 3. The thermal printhead according to claim 1 , wherein all of said plurality of pad portions are said concave pad portions. 前記導電性接合材は、はんだバンプである、請求項1ないし4のいずれかに記載のサ ーマルプリントヘッド。 5. The thermal printhead according to claim 1 , wherein the conductive bonding material is a solder bump. 前記配線層の少なくとも一部は、Agを含む材料からなる、請求項1ないし5のいずれかに記載のサーマルプリントヘッド。 6. The thermal printhead according to claim 1, wherein at least a part of the wiring layer is made of a material containing Ag. 前記ICチップは、前記複数の発熱部に対して副走査方向上流側に配置されており、
前記配線層は、前記複数の発熱部に繋がる第1金属部と、前記第1金属部に対して副走査方向上流側の領域に配置され、かつ前記複数の導電性接合材に繋がる第2金属部と、を含む、請求項1ないし6のいずれかに記載のサーマルプリントヘッド。
the IC chip is disposed upstream of the heat generating portions in a sub-scanning direction,
A thermal printhead as described in any one of claims 1 to 6, wherein the wiring layer includes a first metal portion connected to the plurality of heat generating portions, and a second metal portion arranged in a region upstream of the first metal portion in the sub-scanning direction and connected to the plurality of conductive bonding materials.
前記第1金属部はAuを含む材料からなり、前記第2金属部はAgを含む材料からなる、請求項に記載のサーマルプリントヘッド。 The thermal printhead according to claim 7 , wherein the first metal portion is made of a material containing Au, and the second metal portion is made of a material containing Ag. 前記基材は、基板と、前記基板上に配置され、前記主面を有するグレーズ層と、を含む、請求項1ないし8のいずれかに記載のサーマルプリントヘッド。 9. The thermal printhead of claim 1 , wherein the base material includes a substrate and a glaze layer disposed on the substrate and having the main surface. 前記基板は、セラミックからなる、請求項に記載のサーマルプリントヘッド。 The thermal printhead of claim 9 , wherein the substrate is made of ceramic.
JP2020132421A 2020-07-16 2020-08-04 Thermal Printhead Active JP7545828B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020132421A JP7545828B2 (en) 2020-08-04 2020-08-04 Thermal Printhead
CN202110751872.1A CN113942315A (en) 2020-07-16 2021-07-02 Thermal print head and thermal printer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020132421A JP7545828B2 (en) 2020-08-04 2020-08-04 Thermal Printhead

Publications (2)

Publication Number Publication Date
JP2022029196A JP2022029196A (en) 2022-02-17
JP7545828B2 true JP7545828B2 (en) 2024-09-05

Family

ID=80271410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020132421A Active JP7545828B2 (en) 2020-07-16 2020-08-04 Thermal Printhead

Country Status (1)

Country Link
JP (1) JP7545828B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7752076B2 (en) 2022-02-28 2025-10-09 ルネサスエレクトロニクス株式会社 Semiconductor device and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164632A (en) 1998-11-30 2000-06-16 Pfu Ltd Semiconductor connection structure and semiconductor device
JP2002170852A (en) 2000-12-01 2002-06-14 Matsushita Electric Ind Co Ltd Electronic component element mounting method and mounted body
JP2005224950A (en) 2004-02-10 2005-08-25 Alps Electric Co Ltd Thermal head and its manufacturing method
JP2018012341A (en) 2017-10-04 2018-01-25 ローム株式会社 Thermal print head

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521523A (en) * 1991-07-17 1993-01-29 Matsushita Electric Works Ltd Semiconductor device mounting board
JPH0699601A (en) * 1992-09-21 1994-04-12 Tdk Corp Thin film protective layer and thermal head
JP3246010B2 (en) * 1992-11-06 2002-01-15 ソニー株式会社 Electrode structure of flip-chip mounting substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164632A (en) 1998-11-30 2000-06-16 Pfu Ltd Semiconductor connection structure and semiconductor device
JP2002170852A (en) 2000-12-01 2002-06-14 Matsushita Electric Ind Co Ltd Electronic component element mounting method and mounted body
JP2005224950A (en) 2004-02-10 2005-08-25 Alps Electric Co Ltd Thermal head and its manufacturing method
JP2018012341A (en) 2017-10-04 2018-01-25 ローム株式会社 Thermal print head

Also Published As

Publication number Publication date
JP2022029196A (en) 2022-02-17

Similar Documents

Publication Publication Date Title
CN102555515B (en) Thermal printing head and manufacture method thereof
JP2022044731A (en) Manufacturing method of thermal print head and thermal print head
CN108944063B (en) Thermal print head and method of manufacturing thermal print head
JP7093226B2 (en) Thermal print head
JP7037941B2 (en) Thermal print head
JP7545828B2 (en) Thermal Printhead
KR102260268B1 (en) Thermal printhead
JP7016642B2 (en) Manufacturing method of thermal print head and thermal print head
JP4241789B2 (en) Thermal head and manufacturing method thereof
JP7481337B2 (en) Thermal Printhead
CN111038111B (en) Thermal print head and method of manufacturing the same
JP7001388B2 (en) Manufacturing method of thermal print head and thermal print head
JP2021115717A (en) Manufacturing method for thermal print head and thermal print head
JP7022239B2 (en) Thermal print head
JP2023121416A (en) Thermal print head, and thermal printer
JP2015096338A (en) Thermal printing head
JP7557320B2 (en) Thermal Printhead
JP2023109505A (en) Semiconductor element, packaging structure of the same, and thermal print head
JP6987588B2 (en) Thermal head and thermal printer
JP2023121322A (en) Thermal print head, method for manufacturing thermal print head, and thermal printer
JP2014069374A (en) Thermal print head, and method for manufacturing the same
JP2013202862A (en) Thermal print head
CN113942315A (en) Thermal print head and thermal printer
JP2023069209A (en) Thermal print head and manufacturing method of thermal print head
JP2023153472A (en) Manufacturing method of thermal print head and thermal print head

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240826

R150 Certificate of patent or registration of utility model

Ref document number: 7545828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150