JP7550542B2 - 表示装置 - Google Patents

Description

本開示は、表示装置に関する。

ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子は電流駆動型の自発光素子であるため、バックライトが不要となる上に、低消費電力、高視野角、高コントラスト比が得られるなどのメリットがあり、フラットパネルディスプレイの開発において期待されている。

アクティブマトリックス（ＡＭ）タイプのＯＬＥＤ表示装置は、画素を選択するトランジスタと、画素に電流を供給する駆動トランジスタとを含む。ＯＬＥＤ表示装置におけるトランジスタは、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）であり、ＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ－ｓｉｌｉｃｏｎ）ＴＦＴや酸化物半導体ＴＦＴが使用される。

ＴＦＴは、閾電圧や電荷移動度にばらつきを持っている。駆動トランジスタは、ＯＬＥＤ表示装置の発光強度を決定するので、こうした電気特性にばらつきがあると、問題となる。そこで、一般のＯＬＥＤ表示装置には、駆動トランジスタの閾値電圧のバラツキや変動を補正する補正回路が実装される。

特開２００５－２６６５６４号公報 特開２００７－８１０９４号公報 特開平８－２１１３６８号公報

樹脂フィルム、特に、ポリイミドフィルム上に形成されるフレキシブルＯＬＥＤ装置において、起動後１～２時間の間に輝度が数％低下する、大きな初期輝度変化が見られる。これは、駆動ＴＦＴにおいて大きな電流ドリフトが生じ、この電流ドリフトが、大きな初期輝度変化を引き起こすことがわかった。したがって、駆動トランジスタの電流ドリフトを低減して初期輝度変化を低減できる技術が望まれる。

本開示の一態様の表示装置は、発光素子と、前記発光素子への電流量を制御する駆動薄膜トランジスタと、加熱電極と、を含む。前記加熱電極が発熱している間、前記駆動薄膜トランジスタのチャネルの温度は、前記発光素子の発光領域の温度より高い。

本開示の一態様の表示装置は、発光素子と、前記発光素子への電流量を制御する駆動薄膜トランジスタと、加熱電極と、を含む。前記加熱電極の少なくとも一部は、絶縁体を挟んで前記駆動薄膜トランジスタのゲート電極と対向し、前記ゲート電極の電位を決める保持容量の一部を構成する。平面視において、前記駆動薄膜トランジスタのチャネルの少なくとも一部と前記加熱電極の少なくとも一部が重なっている。

本開示の一態様によれば、自発光素子を含む表示装置における初期輝度変化を低減できる。

表示装置であるＯＬＥＤ表示装置の構成例を模式的に示す。 ポリイミド基板ＯＬＥＤ表示装置の起動からの輝度の時間変化の測定結果を示す。 ポリイミド基板上のＴＦＴの、電流バイアスストレス（ＣＢＳ)による電流変動の測定結果を示す。 ＴＦＴの温度と電流ｉｎｓｔａｂｉｌｉｔｙとの関係を示す図である。 ＴＦＴ基板の配線レイアウトの例を示す。 実施形態に係る画素回路の構成例を示す。 １フレーム期間において、図６に示す画素回路を制御する信号のタイミングチャートを示す。 駆動トランジスタを含む画素回路のデバイス構造例の平面図を示す。 図８における、ＩＸ－ＩＸ´切断線での断面図を模式的に示す。 図８における、Ｘ－Ｘ´切断線での断面図を模式的に示す。 加熱電極ＭＣＨが放熱している間の、駆動トランジスタにおける積層方向の温度分布のシミュレーション結果を示す。 加熱電極ＭＣＨが放熱している間の、画素回路における面内方向での温度分布のシミュレーション結果を示す。 加熱電極ＭＣＨの両端の加熱電圧と加熱電極を流れる加熱電流との関係のシミュレーション結果を示す 図１３に示す加熱電圧に対する、駆動トランジスタのチャネル及び有機発光膜ＯＥＬの温度応答のシミュレーション結果を示す。

以下において、図面を参照して実施形態を具体的に説明する。各図において共通の構成については同一の参照符号が付されている。説明をわかりやすくするため、図示した物の寸法、形状については、誇張して記載している場合もある。

以下において、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示装置のように、駆動電流により発光する発光素子を使用する自発光型表示装置における、駆動電流ドリフトを改善するための技術を開示する。これにより、自発光型表示装置における輝度変化を低減できる。

樹脂フィルム、特に、ポリイミドフィルム上に形成されるフレキシブルＯＬＥＤ装置において、起動後１～２時間の間に、輝度が数％低下する大きな初期輝度変化が見られる。フレキシブル基板上のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）とガラス基板上のＴＦＴの比較評価の結果、フレキシブル基板上のＴＦＴでは、電流バイアスを印加し続けると、ガラス基板上のＴＦＴと比較して、大きな電流ドリフトが生じていることが分かった。駆動ＴＦＴにおけるこの電流ドリフトが、ＯＬＥＤ装置の初期輝度変化を引き起こすことがわかった。

本明細書の実施例は、駆動ＴＦＴの加熱する発熱電極を表示領域に形成し、駆動ＴＦＴを加熱することで、駆動ＴＦＴの電流ドリフトを低減する。なお、本明細書の実施例の特徴は、ＯＬＥＤ表示装置と異なる種類の自発光表示装置に適用することができる。
［表示装置構成］

図１は、表示装置であるＯＬＥＤ表示装置１０の構成例を模式的に示す。ＯＬＥＤ表示装置１０は、ＯＬＥＤ素子（発光素子）が形成されるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板１００と、ＯＬＥＤ素子を封止する封止基板２００と、ＴＦＴ基板１００と封止基板２００とを接合する接合部（ガラスフリットシール部）３００を含んで構成されている。ＴＦＴ基板１００と封止基板２００との間には、例えば、乾燥窒素などの不活性ガスが封入されており、接合部３００により封止されている。

ＴＦＴ基板１００の表示領域（アクティブエリアとも呼ぶ）１２５の外側のカソード電極形成領域１１４の周囲に、走査回路１３１、発光制御回路１３２、ドライバＩＣ１３４、デマルチプレクサ１３６が配置されている。ドライバＩＣ１３４は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）１３５を介して外部の装置と接続される。走査回路１３１はＴＦＴ基板１００の選択線を駆動し、発光制御回路１３２は発光制御線を駆動する。

ドライバＩＣ１３４は、例えば、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いて実装される。ドライバＩＣ１３４は、回路１３１、１３２に電源及びタイミング信号（制御信号）を与える。さらに、ドライバＩＣ１３４は、デマルチプレクサ１３６に、データ信号を与える。

デマルチプレクサ１３６は、ドライバＩＣ１３４の一つのピンの出力を、ｄ本（ｄは２以上の整数）のデータ線に順次出力する。デマルチプレクサ１３６は、ドライバＩＣ１３４からのデータ信号の出力先データ線を、走査期間内にｄ回切り替えることで、ドライバＩＣ１３４の出力ピン数のｄ倍のデータ線を駆動する。

表示領域１２５は、複数のＯＬＥＤ素子（画素）及び複数の画素それぞれの発光を制御する複数の画素回路を含む。カラーＯＬＥＤ表示装置において、各ＯＬＥＤ素子は、例えば、赤、青又は緑のいずれかの色を発光する。複数の画素回路は、画素回路アレイを構成する。

後述するように、各画素回路は、駆動ＴＦＴ（駆動トランジスタ）と、駆動ＴＦＴの駆動電流を決める信号電圧を保持する保持容量を含む。データ線が伝送するデータ信号は、補正されて保持容量に蓄積される。保持容量の電圧は、駆動ＴＦＴのゲート電圧（Ｖｇｓ）を決定する。補正されたデータ信号が駆動ＴＦＴのコンダクタンスをアナログ的に変化させ、発光階調に対応した順バイアス電流をＯＬＥＤ素子に供給する。なお、本実施例の特徴は補正回路が組み込まれていない画素回路の表示装置にも適用できる。
［ＴＦＴの電流ｉｎｓｔａｂｉｌｉｔｙ］

本明細書の実施例のＯＬＥＤ表示装置１０は、起動後の輝度変化（初期輝度変化）を低減するための駆動ＴＦＴを加熱する。図２は、ポリイミド基板ＯＬＥＤ表示装置の起動からの輝度の時間変化の測定結果を示す。具体的には、図２は、周囲温度が５０°における輝度相対値の時間変化と、周囲温度が室温における輝度相対値の時間変化を示す。Ｘ軸は輝度相対値を示し、Ｙ軸は起動からの経過時間を示す。

図２における破線の円２５において示すように、ＯＬＥＤ表示装置１０の輝度は、起動後１～２時間の間に低下する。周囲温度５０℃において、初期輝度低下は小さいが、周囲温度が室温の場合に、輝度が大きく低下し、起動直後の輝度に対して、２時間後の輝度は３％近く低下している。ポリイミド基板上のＴＦＴでは、電流バイアスが印加され続けると電流ドリフトが生じ、この電流ドリフトがＯＬＥＤ表示装置の初期輝度低下を引き起こす。

図３は、ポリイミド基板上のＴＦＴの、電流バイアスストレス（ＣＢＳ)による電流変動の測定結果を示す。具体的には、図３は、ガラス基板上に形成されたポリイミド膜上のＴＦＴの電流変動２０７と、ポリイミド膜を形成することなく、ガラス基板上に形成されたＴＦＴの電流変動２０９とを示す。Ｘ軸は電流供給開始からの経過時間を示し、Ｙ軸はドレインソース電流Ｉｄｓを示す。周囲温度は２７°であり、ドレインソース電圧Ｖｄｓは、－１０．１Ｖであった。また、電流供給開始時のドレインソース電流Ｉｄｓは、約２９ｎＡであった。

ポリイミド膜が形成されていないガラス基板上のＴＦＴは、ドレインソース電流Ｉｄｓの大きな変化（Ｉｎｓｔａｂｉｌｉｔｙ）を示していない（線２０９）。一方、ポリイミド層上に形成されたＴＦＴは、ドレインソース電流Ｉｄｓの大きな増加を示す。

このように、ＴＦＴの下にポリイミド層が存在しない場合、ドレインソース電流のＩｎｓｔａｂｉｌｉｔｙ（Ｉｄｓ増加）が見られないため、ＴＦＴの電流のＩｎｓｔａｂｉｌｉｔｙ（Ｉｄｓ増大）は、ポリイミド層が原因であることが分かる。これは、水分を吸収したポリイミド膜に電界が印加されることで、ポリイミド膜中に負電荷が誘起され、これによりＴＦＴのＶｔｈ（閾値電圧）がシフトしていると推定される。

また、画素回路内の補正回路（Ｖｔｈ補正回路）は、駆動ＴＦＴのＶｔｈの変化を補償するように、映像信号に応じた駆動ＴＦＴのゲートソース電圧を決定する。Ｖｔｈのシフトに対して、補正回路が、Ｉｄｓ電流の増加を加味してＶｔｈを補正するので、映像信号に応じた駆動ＴＦＴのゲートソース電圧が減少し、ＯＬＥＤ素子に供給される電流が低下する。その結果、ＯＬＥＤ表示装置１０の輝度が低下する。実際に、補正回路を含む特定の画素回路のシミュレーション結果は、２０％の駆動ＴＦＴのドレインソース電流の増大により、ＯＬＥＤ素子の発光電流が約２％低下することを示した。

発明者らの研究から、ＴＦＴを加熱して高温にすることで、電流ｉｎｓｔａｂｉｌｉｔｙを一時的に抑制できることが分かった。具体的には、ＴＦＴのチャネル温度を８０℃以上にすることで、電流ｉｎｓｔａｂｉｌｉｔｙを実質的に一時的に消失させることができる。また、加熱電極ＭＣＨからの放熱の間、ＯＬＥＤ素子の表示領域を７０℃以下に維持することで、加熱電極からの放熱によるＯＬＥＤ素子の発光への悪影響を防ぐことができる。

図４は、ＴＦＴの温度と電流ｉｎｓｔａｂｉｌｉｔｙとの関係を示す図である。グラフ２１１は、加熱前の初期状態におけるＴＦＴのドレインソース電流の時間変化を示す。グラフ２１３は、ＴＦＴを１２０°で加熱した後の、ＴＦＴのドレインソース電流の時間変化を示す。グラフ２１５は、加熱後に１４５時間放置した後の、ＴＦＴのドレインソース電流の時間変化を示す。

グラフ２１３から理解されるように、ＴＦＴを加熱することで、電流ｉｎｓｔａｂｉｌｉｔｙを消失させることができる。しかし、グラフ２１５が示すように、加熱後、ある程度の時間放置すると、電流Ｉｎｓｔａｂｉｌｉｔｙが再現する。従って、ＯＬＥＤ表示装置１０の製造工程における加熱エージング処理はＴＦＴの電流Ｉｎｓｔａｂｉｌｉｔｙに対する十分な対策にならず、ＯＬＥＤ表示装置１０内に駆動ＴＦＴの加熱機能を組み込むことが重要である。
［ＯＬＥＤパネルの配線レイアウト］

図５は、ＴＦＴ基板１００の配線レイアウトの例を示す。ポリイミド基板ＳＵＢ上に、表示領域１２５が形成されている。なお、本実施形態の加熱機構は、フレキシブル基板としてのポリイミド層を含む表示装置の他、例えば、ガラス基板と駆動トランジスタとの間にポリイミド層を含む表示装置にも適用できる。

表示領域１２５は、マトリックス状に配置された複数の画素ＰＸを含む。表示領域１２５の外側、図５において左側に、二つのシフトレジスタＶＳＲ１及びＶＳＲ２が形成されている。シフトレジスタＶＳＲ１及びＶＳＲ２は、走査回路１３１に含まれる。シフトレジスタＶＳＲ１は、Ｘ軸に沿って延び、Ｙ軸に沿って配列された選択線Ｓ１を順次選択して、選択信号を与える。シフトレジスタＶＳＲ２はＸ軸に沿って延び、Ｙ軸に沿って配列された選択線Ｓ２を順次選択して、選択信号を与える。

シフトレジスタＶＳＲＥは、発光制御回路１３２に含まれる。シフトレジスタＶＳＲＥは、Ｘ軸に沿って延び、Ｙ軸に沿って配列された発光制御線ＥＭＩを順次選択して、発光制御信号を与える。

画素回路に電源電圧を与える電源線ＰＶＤのパターンは、表示領域１２５の周囲を囲む線と、Ｙ軸に沿って延び、Ｘ軸に沿って配列され、表示領域１２５を通過する複数の線とを含む。電源線ＰＶＤは、画素回路それぞれに一定の電源電位を与える。一定の電源電位が、接続パッドＰＤ１及びＰＤ２を介してドライバＩＣ１３４から、電源線ＰＶＤに対して供給される。

加熱電位供給バスＶＨ１は、表示領域１２５の左側において、Ｙ軸に沿って延びている。加熱電位供給バスＶＨ２は、表示領域１２５の右側において、Ｙ軸に沿って延びている。第１の加熱電位が、接続パッドＰＤ３を介して外部回路から、加熱電位供給バスＶＨ１に与えられる。接続パッドＰＤ４から、第１の加熱電位と異なる第２の加熱電位が加熱電位供給バスＶＨ２に与えられる。

表示領域１２５内をＸ軸に沿って延び、Ｙ軸に沿って配列された加熱電極ＭＣＨが、加熱電位供給バスＶＨ１及びＶＨ２の間に配置されている。各加熱電極ＭＣＨは、加熱電位供給バスＶＨ１及びＶＨ２に接続し、それら間の電圧で決まる加熱電力（加熱電流）が与えられる。加熱電力が与えられている間、各加熱電極ＭＣＨは放熱し、対応する画素回路それぞれの駆動ＴＦＴを加熱する。

データ線ＶＤＡＴＡは、Ｙ軸に沿って延び、Ｘ軸に沿って配列されている。ドライバＩＣ１３４は、各データ線ＶＤＡＴＡに対して、選択されているＯＬＥＤ素子（画素又は副画素）の輝度を規定するデータ信号を与える。リセット線ＶＲＳＴは、表示領域１２５内をＸ軸に沿って延び、Ｙ軸に沿って配列されている。一定のリセット電位が、ドライバＩＣ１３４から、接続パッドＰＤ５及び表示領域１２５の左右の配線を介して、リセット線ＶＲＳＴに対して供給される。
［画素回路］

図６は、実施形態に係る画素回路の構成例５００を示す。画素回路５００は、駆動トランジスタを加熱するための加熱電極を含む。加熱電極からの放熱により駆動トランジスタを加熱することで、ＯＬＥＤ表示装置１０の起動後の初期輝度の低下を抑制できる。なお、加熱機構は、本例と異なる画素回路に適用でき、閾値電圧補正機能を有していない画素回路にも適用できる。

画素回路５００は、ドライバＩＣ１３４から供給されるデータ信号を補正し、その補正したデータ信号によりＯＬＥＤ素子の発光を制御する。画素回路５００は、ゲート、ソース及びドレインを持った７つのトランジスタ（ＴＦＴ）Ｍ１～Ｍ７を含む。本例において、トランジスタＭ１～Ｍ７はＰ型ＴＦＴである。なお、本実施形態の加熱機構は、Ｎ型半導体トランジスタや酸化物半導体を使用する画素回路にても適用できる。

トランジスタＭ３は、ＯＬＥＤ素子Ｅ１への電流量を制御する駆動トランジスタである。駆動トランジスタＭ３は、電源線ＰＶＤからＯＬＥＤ素子Ｅ１に与える電流量を、保持容量Ｃｓｔが保持する電圧に応じて制御する。ＯＬＥＤ素子Ｅ１のカソードは、カソード電源線ＶＥＥに接続されている。保持容量Ｃｓｔは、駆動トランジスタＭ３のゲートソース間電圧（単にゲート電圧とも呼ぶ）を保持する。

トランジスタＭ１及びＭ６は、ＯＬＥＤ素子Ｅ１の発光の有無を制御する。トランジスタＭ１は、ソースが電源線ＰＶＤに接続され、ドレインに接続された駆動トランジスタＭ３への電流供給をＯＮ／ＯＦＦする。トランジスタＭ６は、ソースが駆動トランジスタＭ３のドレインに接続され、ドレインに接続されたＯＬＥＤ素子Ｅ１への電流供給をＯＮ／ＯＦＦする。トランジスタＭ１及びＭ６は、それぞれ、発光制御線ＥＭＩからゲートに入力される発光制御信号により制御される。

トランジスタＭ７は、ＯＬＥＤ素子Ｅ１のアノードへのリセット電位の供給のために動作する。トランジスタＭ７は、選択線Ｓ１からの選択信号によりＯＮにされると、リセット線ＶＲＳＴからリセット電位をＯＬＥＤ素子Ｅ１のアノードへ与える。

トランジスタＭ５は、駆動トランジスタＭ３のゲートへのリセット電位の供給の有無を制御する。トランジスタＭ５は、選択線Ｓ１からゲートに入力される選択信号によりＯＮにされると、リセット線ＶＲＳＴからリセット電位を駆動トランジスタＭ３のゲートに与える。なお、ＯＬＥＤ素子Ｅ１のアノードへのリセット電位と駆動トランジスタＭ３のゲートへのリセット電位は異なっていてもよい。

トランジスタＭ２は、データ信号を供給する画素回路５００を選択するための選択トランジスタである。トランジスタＭ２のゲート電位は、選択線Ｓ２から供給される選択信号により制御される。選択トランジスタＭ２は、ＯＮのとき、データ線ＶＤＡＴＡを介して供給されるデータ信号を、駆動トランジスタＭ３のゲート（保持容量Ｃｓｔ）に与える。

本例において、選択トランジスタＭ２（ソース及びドレイン）は、データ線ＶＤＡＴＡと駆動トランジスタＭ３のソースとの間に接続されている。さらに、トランジスタＭ４は、駆動トランジスタＭ３のドレインとゲートとの間に接続されている。

トランジスタＭ４は、駆動トランジスタＭ３の閾値電圧を補正するために動作する。トランジスタＭ４がＯＮであるとき、駆動トランジスタＭ３はダイオード接続状態のトランジスタを構成する。データ線ＶＤＡＴＡからのデータ信号は、ＯＮである選択トランジスタＭ２、駆動トランジスタＭ３及びトランジスタＭ４のチャネル（ソース及びドレイン）を介して、保持容量Ｃｓｔに与えられる。

保持容量Ｃｓｔは、駆動トランジスタＭ３の閾値電圧Ｖｔｈに応じて補正されたデータ信号（ゲートソース間電圧）を保持する。図６の例において、保持容量Ｃｓｔの一方の電極は駆動トランジスタＭ３のゲートに接続され、他方の電極は加熱電極ＭＣＨに含まれる。このように、保持容量Ｃｓｔの一つの電極を加熱電極として構成することで、効率的に駆動トランジスタを加熱する機構を画素回路に含めることができる。

図７は、１フレーム期間において、図６に示す画素回路５００を制御する信号のタイミングチャートを示す。図７は、Ｎ番目の行を選択し、データ信号を画素回路５００に書き込むためのタイミングチャートを示す。以下において、説明の容易のため、信号を伝送する線又はノードと同様の符号により、信号又は電位を識別する。具体的には、図７は、発光制御線ＥＭＩの信号（発光制御信号ＥＭＩ）、選択線Ｓ１の信号（選択信号Ｓ１）、選択線Ｓ２の信号（選択信号Ｓ２）、そして図６に示すノードＮ１における電位（ノード電位Ｎ１）の、１フレームにおける変化を示す。ノードＮ１の電位は、駆動トランジスタＭ３のゲート電位と同一である。

時刻Ｔ１において、発光制御信号ＥＭＩがＬｏｗからＨｉｇｈに変化する。これに応じて、時刻Ｔ１において、トランジスタＭ１及びＭ６はＯＦＦとなる。時刻Ｔ１において、選択信号Ｓ１及びＳ２はＨｉｇｈである。これら制御信号に応じて、トランジスタＭ２、Ｍ４、Ｍ５及びＭ７は、ＯＦＦである。時刻Ｔ１の後の時刻Ｔ２まで、これらのトランジスタ状態が維持される。ノード電位Ｎ１は、前回フレームの信号電位にある。

時刻Ｔ２において、選択信号Ｓ１は、ＨｉｇｈからＬｏｗに変化する。時刻Ｔ２において、発光制御信号ＥＭＩ及び選択信号Ｓ２はＨｉｇｈである。選択信号Ｓ１の変化に応じて、トランジスタＭ５及びＭ７がＯＮとなる。トランジスタＭ１、Ｍ２、Ｍ４、Ｍ６は、ＯＦＦである。

トランジスタＭ５がＯＮとなることで、ノード電位Ｎ１は、リセット線ＶＲＳＴからのリセット電位に変化する。リセット電位は、時刻Ｔ２から時刻Ｔ３までノード電位Ｎ１として与えられる。１フレーム毎にノード電位Ｎ１がリセット電位となることで、駆動トランジスタのゲート電位も毎フレーム同じ電位になる。これにより、駆動トランジスタＭ３が持つ履歴効果による影響を低減することができる。トランジスタＭ７がＯＮとなることで、ＯＬＥＤ素子Ｅ１のアノードにリセット線ＶＲＳＴからリセット電位が与えられる。

時刻Ｔ３において、選択信号Ｓ１は、ＬｏｗからＨｉｇｈに変化する。時刻Ｔ３において、発光制御信号ＥＭＩ及び選択信号Ｓ２はＨｉｇｈである。選択信号Ｓ１の変化に応じて、トランジスタＭ５及びＭ７がＯＦＦとなる。時刻Ｔ３から時刻Ｔ４まで、トランジスタＭ１、Ｍ２、Ｍ４～Ｍ７は、ＯＦＦである。

時刻Ｔ４において、選択信号Ｓ２は、ＨｉｇｈからＬｏｗに変化する。時刻Ｔ４において、発光制御信号ＥＭＩ及び選択信号Ｓ１はＨｉｇｈである。選択信号Ｓ２の変化に応じて、トランジスタＭ２、Ｍ４がＯＮとなる。トランジスタＭ１、Ｍ５、Ｍ６及びＭ７はＯＦＦである。

トランジスタＭ４がＯＮであるため、駆動トランジスタＭ３はダイオード接続されている。トランジスタＭ２はＯＮであるため、データ線ＶＤＡＴＡからのデータ信号は、トランジスタＭ２、Ｍ３及びＭ４を介して、保持容量Ｃｓｔに書き込まれる。

保持容量Ｃｓｔに書き込まれる電圧は、データ信号に対して駆動トランジスタＭ３の閾値電圧Ｖｔｈに対する補正がなされた電圧である。時刻Ｔ４から時刻Ｔ５までの期間において、画素回路５００へのデータ信号の書き込み及びそのＶｔｈ補正がなされる。

時刻Ｔ５において、選択信号Ｓ２は、ＬｏｗからＨｉｇｈに変化する。時刻Ｔ５において、発光制御信号ＥＭＩ及び選択信号Ｓ１はＨｉｇｈである。選択信号Ｓ２の変化に応じて、トランジスタＭ２、Ｍ４がＯＦＦとなる。トランジスタＭ１、Ｍ２、Ｍ４～Ｍ７はＯＦＦである。時刻Ｔ５から時刻Ｔ６まで、制御信号及びトランジスタの状態は、維持される。

時刻Ｔ６において、発光制御信号ＥＭＩがＨｉｇｈからＬｏｗに変化し、トランジスタＭ１及びＭ６がＯＦＦからＯＮに変化する。選択信号Ｓ１及びＳ２はＨｉｇｈであり、トランジスタＭ２、Ｍ４、Ｍ５及びＭ７はＯＦＦのままである。駆動トランジスタＭ３は、保持容量Ｃｓｔに保持されている補正されたデータ信号に基づき、ＯＬＥＤ素子Ｅ１に与える駆動電流を制御する。つまりＯＬＥＤ素子Ｅ１が発光する。
［デバイス構造］

以下において、駆動トランジスタの加熱機構を含む画素回路のデバイス構造例を説明する。図８は、駆動トランジスタＭ３を含む画素回路のデバイス構造例の平面図を示す。ポリシリコン膜ｐ－Ｓｉの駆動トランジスタＭ３と対向する部分が、駆動トランジスタＭ３のチャネルを構成する。ゲート電極ＧＭは、コンタクトＣＯＮＴ２により、金属膜ＭＴ２を介して、トランジスタＭ５のソース／ドレインに接続される。駆動トランジスタＭ３のゲート電極ＧＭと加熱電極ＭＣＨとの間に、保持容量Ｃｓｔが形成される。

図８は、二つのＯＬＥＤ素子の有機発光膜ＯＥＬを示す。図８における下側の有機発光膜ＯＥＬは、駆動トランジスタＭ３により駆動電流が供給されるＯＬＥＤ素子の有機発光膜である。このＯＬＥＤ素子のアノード電極は、コンタクトＣＯＮＴ４において金属膜に接続され、当該金属層はトランジスタＭ６のドレインに接続されている。

図８は、Ｙ軸に沿って延びる２本のデータ線ＶＤＡＴＡ及び１本の電源線ＰＶＤを示す。右側のデータ線ＶＤＡＴＡは、駆動トランジスタＭ３へのデータ信号を伝送する。右側のデータ線ＶＤＡＴＡは、コンタクトＣＯＮＴ１によって、トランジスタＭ２のソース／ドレインに接続される。電源線ＰＶＤは、駆動トランジスタＭ３を介して、駆動電流をＯＬＥＤ素子に与える。

図８は、Ｘ軸に沿って延びる選択線Ｓ１、Ｓ２、リセット線ＶＲＳＴ及び発光制御線ＥＭＩを示す。選択線Ｓ１は、トランジスタＭ５及びＭ７のゲートを含み、それらへの選択信号Ｓ１を伝送する。選択線Ｓ２は、トランジスタＭ２及びＭ４のゲートを含み、それらへの選択信号Ｓ２を伝送する。リセット線ＶＲＳＴは、コンタクトＣＯＮＴ３によって、トランジスタＭ５のソース／ドレインに接続される。

上述のように、駆動トランジスタＭ３のゲート電極ＧＭと加熱電極ＭＣＨとの間に、保持容量Ｃｓｔが形成される。加熱電極ＭＣＨは、駆動トランジスタＭ３のチャネル及びゲートと対向する部分が幅広（Ｙ軸に沿って長い）である。加熱電極ＭＣＨは、画素回路内の駆動トランジスタＭ３に対向する幅広部と、それらの間の幅狭部（Ｙ軸に沿って短い）とを含む。加熱電極ＭＣＨが、保持容量Ｃｓｔの一部を構成することで、画素回路のデバイス構成を簡便化できる。

加熱電極ＭＣＨは、平面視において、駆動トランジスタＭ３のゲート電極ＧＭ及びチャネルと対向する。駆動トランジスタＭ３のゲート電極ＧＭの少なくとも一部及びチャネルの少なくとも一部は、平面視において、加熱電極ＭＣＨの少なくとも一部と重なる。図８の例において、ゲート電極ＧＭ及びチャネルの全領域が、平面視において、加熱電極ＭＣＨに重なる（対向する）。加熱電極ＭＣＨとチャネルとの上記位置関係により、駆動トランジスタＭ３のチャネルを効率的に加熱することができる。

一方、加熱電極ＭＣＨは、平面視において、ＯＬＥＤ素子の発光領域に重なる（対向する）ことなく、分離されている。図８の構成例において、加熱電極ＭＣＨは、平面視において、有機発光膜ＯＥＬから分離されている。発光領域は、有機発光膜ＯＥＬがアノード電極と接触している一部の領域である。

このように、加熱電極ＭＣＨが、平面視において、ＯＬＥＤ素子の発光領域の外側に形成されていることで、加熱電極ＭＣＨによる発熱による発行領域の温度上昇を抑制でき、ＯＬＥＤ素子の発光への影響を低減できる。

加熱電極ＭＣＨが特定の形状及び配置を有することで、加熱電極ＭＣＨが発熱している間、駆動トランジスタＭ３のチャネルの温度は、ＯＬＥＤ素子の発光領域の温度より高くなる。加熱電極ＭＣＨによって駆動トランジスタＭ３のチャネルを選択的に加熱することで、駆動トランジスタの閾値電圧の変化によるＯＬＥＤ表示装置の輝度低下を抑制しつつ、熱によるＯＬＥＤ素子の輝度変化を抑制できる。

他の例において、加熱電極ＭＣＨは、保持容量Ｃｓｔの一方電極と兼用されず、保持容量Ｃｓｔとは別の要素として組み込まれてもよい。加熱電極ＭＣＨは、平面視においてチャネル領域と全く重なることなく、分離されていてもよい。加熱電極ＭＣＨの一部は、ＯＬＥＤ素子の表示領域と、平面視において重なっても（対向しても）よい。

図９は、図８における、ＩＸ－ＩＸ´切断線での断面図を模式的に示す。ポリイミド基板ＳＵＢ上に、下地膜ＵＣが形成されている。ポリシリコン膜ｐ－Ｓｉが、下地膜ＵＣ上に積層されている。さらに、ゲート絶縁膜ＧＩが、ポリシリコン膜ｐ－Ｓｉを覆うように積層されている。下地膜ＵＣ及びゲート絶縁膜ＧＩは、例えば、シリコン窒化膜、シリコン酸化膜、又はこれらの積層等の無機膜である。

ゲート電極ＧＭは、ゲート絶縁膜ＧＩ上に積層されている。本例において、駆動トランジスタＭ３は、トップゲート構造を有する。なお、本明細書の加熱機構は、ボトムゲート構造のトランジスタを含む画素回路にも適用できる。

ゲート電極ＧＭは、例えばＭｏ、Ｗ、Ｎｂ、ＭｏＷ、ＭｏＮｂ、Ａｌ、Ｎｄ、Ｔｉ、Ｃｕ、Ｃｕ合金、Ａｌ合金、Ａｇ、Ａｇ合金からなる群より選択される一つの物質の単一層又は異なる物質の積層で構成される。金属層間誘電膜ＩＭＤが、ゲート電極ＧＭを覆うように積層されている。金属層間誘電膜ＩＭＤは、例えば、シリコン窒化膜、シリコン酸化膜、又はこれらの積層等の無機膜である。

加熱電極ＭＣＨは、金属層間誘電膜ＩＭＤ上に積層されている。加熱電極ＭＣＨの一部は、金属層間誘電膜ＩＭＤを挟んでゲート電極ＧＭと対向し、保持容量Ｃｓｔを構成している。加熱電極ＭＣＨは、例えば、ゲート電極ＧＭと同様の材料で構成することができる。加熱電極ＭＣＨは、ゲート電極ＧＭよりも高抵抗の材料、例えば、ＩＴＯで形成し、発熱効率を高めてもよい。

パッシベーション膜ＰＡＳが加熱電極ＭＣＨを覆うように積層されている。パッシベーション膜ＰＡＳは、例えば、シリコン窒化膜、シリコン酸化膜、又はこれらの積層等の無機膜である。パッシベーション膜ＰＡＳ、加熱電極ＭＣＨ及び金属層間誘電膜ＩＭＤを貫通するコンタクトホールが形成され、金属膜ＭＴ２がゲート電極ＧＭと接触している。金属膜ＭＴ２のコンタクトホール内の部分が、コンタクトＣＯＮＴ２を構成する。金属膜ＭＴ２は、例えば、Ｔｉ／Ａｌ／Ｔｉ等の構造を有する。

平坦化膜ＰＬＮが、図９に示す素子全体を覆うように形成されている。平坦化膜ＰＬＮは、例えば、有機膜である。

図１０は、図８における、Ｘ－Ｘ´切断線での断面図を模式的に示す。ゲート電極ＧＭと同一の金属層は、選択線Ｓ２及び発光制御線ＥＭＩを含む。加熱電極ＭＣＨは、ＯＬＥＤ素子の有機発光膜ＯＥＬ及びアノード電極ＡＮから、平面視において（図１０における上下方向において見て）分離されている。

金属膜ＭＴ２と同一の金属層は、トランジスタＭ６のドレイン（ポリシリコン膜ｐ－Ｓｉの一部）と、アノード電極ＡＮとを接続するためのコンタクトを含む金属膜ＭＴ３、を含む。金属膜ＭＴ３は、アノード電極と同一層に含まれ、アノード電極ＡＮにつながるコンタクトＣＯＮＴ４と接触している。コンタクトＣＯＮＴ４は、平坦化膜ＰＬＮに形成されたコンタクトホール内に形成されている。

有機発光膜ＯＥＬは、画素定義層ＰＤＬ内に形成された穴において、アノード電極ＡＮと接触している。画素定義層ＰＤＬは、ＯＬＥＤ素子それぞれの発光領域（画素又は副画素）を規定する穴を有する。画素定義層ＰＤＬは、例えば、有機樹脂膜である。アノード電極ＡＮは、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯ、Ｉｎ２Ｏ３等の透明導電層、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ等の金属又はこれらの金属を含む合金の反射層、前記した透明導電層の３層を含む。有機発光膜ＯＥＭは、下層側から、例えば、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層によって構成される。有機発光膜ＯＥＭの積層構造は設計により決められる。

有機発光膜ＯＥＬの上にカソード電極ＣＡが形成されている。カソード電極ＣＡは、表示領域１２５の全面を覆う形状を有する。トップエミッション型の画素構造において、アノード電極ＡＮは光を反射し、カソード電極ＣＡは光透過性をもっている。カソード電極ＣＡは、例えば、Ａｌ、Ｍｇ等の金属又はこれらの金属を含む合金で形成される。

カソード電極ＣＡ上に、薄膜封止ＴＦＥが接触して形成されている。薄膜封止ＴＦＥは、例えば、下層から、無機絶縁物（例えばＳｉＮｘ、ＡｌＯｘ）層、有機平坦化膜、無機絶縁物（例えばＳｉＮｘ、ＡｌＯｘ）層を含む。無機絶縁物層は、信頼性向上のためのパッシベーション層である。さらに、薄膜封止ＦＥＴ上に、λ／４板及び偏光板を外光の反射防止のために配置してもよい。

図１１及び１２は、加熱電極ＭＣＨが放熱している間の、駆動トランジスタ及び有機発光膜の温度のシミュレーション結果を示す。図１１は、駆動トランジスタにおける積層方向の温度分布を示す。図１１のグラフにおいて、Ｘ軸は、画素回路内の所定の高さ位置から基板ＳＵＢに向かう方向の距離を示す。Ｙ軸は温度を示す。図１１は、加熱電極、ゲート電極及びチャネルに対応する領域を、それぞれ、符号ＭＣＨ、ＧＭ、及びｐ－Ｓｉで指示している。図１１のシミュレーション結果は、加熱電極、ゲート電極及びチャネルの温度が略一定であることを示す。

図１２は、画素回路における面内方向での温度分布を示す。Ｘ軸は駆動トランジスタの中間から有機発光膜ＯＥＬに向かう距離を示す。Ｙ軸は温度を示す。有機発光膜ＯＥＬの端における温度は、薄膜トランジスタの温度から十分に低下していることが示されている。本実施形態に係る加熱電極により、発光領域の温度上昇を抑えつつ、駆動トランジスタのチャネルを効果的に加熱することができる。
［加熱制御］

以下において、加熱制御方法を説明する。一例において、ドライバＩＣ１３４は、電源ＯＦＦ又はスタンバイ状態等の表示停止からの起動後に、所定の電位を加熱電位供給バスＶＨ１及びＶＨ２それぞれに与え、一定電圧を加熱電極ＭＣＨに与え続ける。これにより、簡便な制御によって、常に駆動トランジスタのチャネルを高温の維持することができる。

他の一例において、ドライバＩＣ１３４は、ＯＬＥＤ素子の発光期間外（非発光期間）において、加熱電極ＭＣＨに電力を供給して放熱させ、ＯＬＥＤ素子の発光期間において加熱電極ＭＣＨへの電力の供給を停止する。これにより、加熱電極ＭＣＨの放熱による表示画像への影響を低減することができる。

例えば、ドライバＩＣ１３４は、ＯＬＥＤ表示装置１０の起動から映像を表示する前の期間において、全ての加熱電極ＭＣＨに電力を供給する。電力共有を停止した後、次の起動まで、加熱電極ＭＣＨへの電力供給を停止されている。他の例において、ドライバＩＣ１３４は、画素行の連続するフレームに対応する発光期間の間のブランキング期間において、対応する加熱電極ＭＣＨに電力を供給する。画素が発光している期間において、対応する加熱電極への電力供給は停止される。

図１３は、加熱電極ＭＣＨの両端の電圧（加熱電圧：バスＶＨ１とＶＨ２との間の電位差）と加熱電極ＭＣＨを流れる電流（加熱電流）との関係のシミュレーション結果を示す。加熱電流は、加熱電圧の変化に即時に応答して変化している。図１４は、図１３に示す加熱電圧に対する、駆動トランジスタのチャネル及び有機発光膜ＯＥＬの温度応答のシミュレーション結果を示す。図１４に示すように、チャネル温度は、加熱電圧の変化と略同時に変化している。シミュレーション結果からわかるように、短いブランキング時間であっても、効果的に駆動トランジスタのチャネルを加熱電極ＭＣＨにより加熱することができる。

以上、本開示の実施形態を説明したが、本開示が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本開示の範囲において容易に変更、追加、変換することが可能である。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。

１０ ＯＬＥＤ表示装置、１００ ＴＦＴ基板、１１４ カソード電極形成領域、１２５ 表示領域、１３１ 走査回路、１３４ ドライバＩＣ、１３６ デマルチプレクサ、２００ 封止基板、５００ 画素回路、Ｃｓｔ 保持容量、ＥＭＩ 発光制御線、ＧＩ ゲート絶縁膜、ＧＭ ゲート電極、ＩＤＬ 層間絶縁膜、ＩＭＤ 金属層間誘電膜、Ｍ１－Ｍ７ トランジスタ、ＭＣＨ 加熱電極、Ｎ１ ノード、ｐ－Ｓｉ ポリシリコン膜、ＰＮＬ 平坦化膜、ＰＶ パッシベーション膜、ＳＵＢ 基板、ＵＣ 下地膜、ＶＲＳＴ リセット線、ＰＶＤ 電源線、ＶＤＡＴＡ 信号線

Claims (7)

1. 表示装置であって、
   樹脂フィルムと、
   前記樹脂フィルム上の発光素子と、
   前記樹脂フィルム上の、前記発光素子への電流量を制御する駆動薄膜トランジスタと、
   前記樹脂フィルム上の加熱電極と、を含み、
   前記加熱電極が発熱している間、前記駆動薄膜トランジスタのチャネルの温度は、前記発光素子の発光領域の温度より高く、
   前記加熱電極の少なくとも一部は、絶縁体を挟んで前記駆動薄膜トランジスタのゲート電極と対向し、前記ゲート電極の電位を決める保持容量の一部を構成する、
   表示装置。
2. 請求項１に記載の表示装置であって、
   平面視において、前記駆動薄膜トランジスタのチャネルの少なくとも一部が、前記加熱電極の少なくとも一部と重なる、
   表示装置。
3. 請求項１に記載の表示装置であって、
   前記加熱電極は、平面視において、前記発光素子の発光領域の外側に形成されている、
   表示装置。
4. 請求項１に記載の表示装置であって、
   平面視において、前記駆動薄膜トランジスタのチャネルの全領域が、前記加熱電極の少なくとも一部と重なる、
   表示装置。
5. 請求項１に記載の表示装置であって、
   前記発光素子を含む複数の発光素子及び前記複数の発光素子の画素回路を含む表示領域と、
   前記画素回路を制御する制御回路と、
   前記表示領域を挟むように配置された第１バス及び第２バスと、
   前記加熱電極を含む複数の加熱電極と、
   を含み、
   前記二つのバスそれぞれは、接続パッドを介して前記制御回路に接続され、
   前記複数の加熱電極の各加熱電極は、前記表示領域内を延びており、各加熱電極の一端は前記第１バスに接続し他端は前記第２バスに接続している、
   表示装置。
6. 請求項１に記載の表示装置であって、
   前記加熱電極が発熱している間、前記駆動薄膜トランジスタのチャネルの温度は８０℃以上であり、前記発光素子の発光領域の温度は７０℃以下である、
   表示装置。
7. 請求項１に記載の表示装置であって、
   前記加熱電極は、前記発光素子の発光期間外において、加熱電力が供給される、
   表示装置。

Images