JP7552575B2 - LED display - Google Patents
LED display Download PDFInfo
- Publication number
- JP7552575B2 JP7552575B2 JP2021206557A JP2021206557A JP7552575B2 JP 7552575 B2 JP7552575 B2 JP 7552575B2 JP 2021206557 A JP2021206557 A JP 2021206557A JP 2021206557 A JP2021206557 A JP 2021206557A JP 7552575 B2 JP7552575 B2 JP 7552575B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- emitting
- electrode
- pixel
- emitting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
本明細書の技術分野は、LEDディスプレイに関する。 The technical field of this specification relates to LED displays.
ディスプレイ装置は、テレビ、デスクトップコンピュータ、ノートブックコンピュータ、スマートフォン等、多岐にわたって利用されている。そして、LED素子を用いるマイクロLEDディスプレイが研究開発されてきている。マイクロLEDディスプレイは、1μm以上100μm以下の程度の微小な発光部をマトリクス状に配列したものである。 Display devices are used in a wide variety of applications, including televisions, desktop computers, notebook computers, and smartphones. Micro LED displays that use LED elements have been researched and developed. Micro LED displays are made up of tiny light-emitting elements measuring between 1 μm and 100 μm, arranged in a matrix.
このようなマイクロLEDディスプレイにおいては、LED素子の部分的な発光不良等に起因して、画面不良が発生することがある。特許文献1には、画像不良を回避する技術が開示されている。特許文献1では、LED300の2つの発光ダイオードが並列に接続されているため、LED300は冗長性を備えている。 In such micro LED displays, screen defects may occur due to partial light emission defects of the LED elements. Patent Document 1 discloses a technique for avoiding image defects. In Patent Document 1, the two light emitting diodes of the LED 300 are connected in parallel, so that the LED 300 has redundancy.
前述のように、特許文献1では、LED300の2つの発光ダイオードが並列に配置されている。このため、構成する2つの発光ダイオードの電極を1つに統合するための共通電極が必要になり、構造がその分だけ複雑になっている。 As mentioned above, in Patent Document 1, the two light-emitting diodes of the LED 300 are arranged in parallel. This requires a common electrode to integrate the electrodes of the two constituent light-emitting diodes into one, which makes the structure more complicated.
また、マイクロLEDの電極や、接合する駆動回路の電極はとても小さいため、これらの電極を可能な限り大きく、簡素化することが実装精度の観点から望ましい。 In addition, since the electrodes of the micro LED and the electrodes of the drive circuit that are joined to them are very small, it is desirable from the perspective of mounting accuracy to make these electrodes as large and simple as possible.
本明細書の技術が解決しようとする課題は、画像不良を回避しつつ、マイクロLEDの構造の簡素化および駆動回路の電極の簡素化を図ったLEDディスプレイを提供することである。 The problem that the technology of this specification aims to solve is to provide an LED display that simplifies the structure of the micro LEDs and the electrodes of the drive circuit while avoiding image defects.
第1の態様におけるLEDディスプレイは、モノリシック型の発光素子と、発光素子を駆動する駆動回路を有する駆動回路基板と、を有する。発光素子は、1ピクセルに対応するピクセル発光部を有する。ピクセル発光部は、1個以上のサブピクセル発光部を有する。サブピクセル発光部は、並列に接続された第1部分発光部と第2部分発光部とを有する。第1部分発光部は、第1p電極を有する。第2部分発光部は、第2p電極を有する。駆動回路は、1個のサブピクセル発光部に対して1個のトランジスタを有する。トランジスタの1つの電極は、第1p電極を介して第1部分発光部に電気的に接続されるとともに、第2p電極を介して第2部分発光部に電気的に接続されている。 The LED display in the first aspect has a monolithic light-emitting element and a drive circuit board having a drive circuit for driving the light-emitting element. The light-emitting element has a pixel light-emitting portion corresponding to one pixel. The pixel light-emitting portion has one or more sub-pixel light-emitting portions. The sub-pixel light-emitting portion has a first partial light-emitting portion and a second partial light-emitting portion connected in parallel. The first partial light-emitting portion has a first p-electrode. The second partial light-emitting portion has a second p-electrode. The drive circuit has one transistor for each sub-pixel light-emitting portion. One electrode of the transistor is electrically connected to the first partial light-emitting portion via the first p-electrode and is electrically connected to the second partial light-emitting portion via the second p-electrode.
このLEDディスプレイにおいては、一つのサブピクセル発光部R1に対して、一つのトランジスタTrR1が配置されている。トランジスタ側の1個の電極に対して、部分発光部側の2個の電極が電気的に接続されているため、発光素子の実装性が向上している。 In this LED display, one transistor TrR1 is arranged for one subpixel light-emitting portion R1. Since one electrode on the transistor side is electrically connected to two electrodes on the partial light-emitting portion side, the ease of mounting the light-emitting element is improved.
本明細書では、画像不良を回避しつつ、駆動回路の簡素化を図ったLEDディスプレイが提供されている。 This specification provides an LED display that simplifies the drive circuit while avoiding image defects.
以下、具体的な実施形態について、LEDディスプレイを例に挙げて図を参照しつつ説明する。しかし、本明細書の技術はこれらの実施形態に限定されるものではない。また、後述するLEDディスプレイの各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みの比は、概念的に示したものであり、実際の厚みの比を示しているわけではない。 Specific embodiments will be described below with reference to the figures, taking an LED display as an example. However, the technology of this specification is not limited to these embodiments. The layered structure and electrode structure of each layer of the LED display described below are examples. Of course, a layered structure different from that of the embodiment may also be used. Furthermore, the thickness ratios of each layer in each figure are shown conceptually, and do not represent the actual thickness ratios.
(第1の実施形態)
1.LEDディスプレイ
図1は、第1の実施形態のLEDディスプレイD1の概略構成図である。LEDディスプレイD1は、マイクロLED素子100と、駆動回路基板200と、を有する。図1に示すように、マイクロLED素子100は、モノリシック型の半導体発光素子である。
(First embodiment)
1. LED Display Fig. 1 is a schematic diagram of an LED display D1 according to a first embodiment. The LED display D1 includes a
マイクロLED素子100は、複数のピクセル発光部A1を有する。ピクセル発光部A1は、1ピクセルに対応する発光領域である。このため、ピクセル発光部A1は、マトリクス状に配列されている。ピクセル発光部A1は、サブピクセル発光部R1、G1、B1を有する。サブピクセル発光部R1、G1、B1は、それぞれ、赤色、緑色、青色に発光する領域である。
The
サブピクセル発光部R1は、並列に接続された第1部分発光部RC1と、第2部分発光部RC2と、を有する。サブピクセル発光部G1は、並列に接続された第1部分発光部GC1と、第2部分発光部GC2と、を有する。サブピクセル発光部B1は、並列に接続された第1部分発光部BC1と、第2部分発光部BC2と、を有する。 The subpixel light-emitting unit R1 has a first partial light-emitting unit RC1 and a second partial light-emitting unit RC2 connected in parallel. The subpixel light-emitting unit G1 has a first partial light-emitting unit GC1 and a second partial light-emitting unit GC2 connected in parallel. The subpixel light-emitting unit B1 has a first partial light-emitting unit BC1 and a second partial light-emitting unit BC2 connected in parallel.
第1部分発光部RC1は、第1p電極P1aを有する。第2部分発光部RC2は、第2p電極P1bを有する。第1部分発光部GC1は、第1p電極P1cを有する。第2部分発光部GC2は、第2p電極P1dを有する。第1部分発光部BC1は、第1p電極P1eを有する。第2部分発光部BC2は、第2p電極P1fを有する。これらのp電極をまとめてp電極P1と示すことがある。 The first partial light-emitting unit RC1 has a first p-electrode P1a. The second partial light-emitting unit RC2 has a second p-electrode P1b. The first partial light-emitting unit GC1 has a first p-electrode P1c. The second partial light-emitting unit GC2 has a second p-electrode P1d. The first partial light-emitting unit BC1 has a first p-electrode P1e. The second partial light-emitting unit BC2 has a second p-electrode P1f. These p-electrodes may be collectively referred to as p-electrode P1.
このように、各サブピクセル発光部は、第1部分発光部と第2部分発光部とを有する。第1部分発光部と第2部分発光部とは、隣接する領域であり、それぞれ、異なる電極が接続されている。例えば、第1部分発光部が仮に発光しない発光不良であった場合に、第2部分発光部が発光する。 In this way, each subpixel light-emitting portion has a first partial light-emitting portion and a second partial light-emitting portion. The first partial light-emitting portion and the second partial light-emitting portion are adjacent regions, and different electrodes are connected to each of them. For example, if the first partial light-emitting portion has a light-emitting defect and does not emit light, the second partial light-emitting portion emits light.
駆動回路基板200は、駆動回路CC1を有する。駆動回路CC1はマイクロLED素子100を駆動する。
The
2.積層構造
図2は、第1の実施形態のLEDディスプレイD1の積層構造を示す図である。図2に示すように、マイクロLED素子100は、透明基板TS1と、半導体層SM1と、p電極P1と、n電極N1と、反射層RF1と、を有する。マイクロLED素子100は、1つの素子に複数の発光部がマトリクス状に配列されたモノリシック型のIII 族窒化物半導体からなる発光素子である。
2. Stacked structure Fig. 2 is a diagram showing the stacked structure of the LED display D1 of the first embodiment. As shown in Fig. 2, the
透明基板TS1は、例えば、サファイア、GaN、SiCである。 The transparent substrate TS1 is, for example, sapphire, GaN, or SiC.
半導体層SM1は、n型コンタクト層120と、第1発光層130と、第1中間層140と、第2発光層150と、第2中間層160と、第3発光層170と、キャップ層180と、p型コンタクト層190と、を有する。
The semiconductor layer SM1 has an n-
駆動回路基板200は、駆動回路CC1を有する。駆動回路CC1はトランジスタTrR1、TrG1、TrB1を有する。トランジスタTrR1、TrG1、TrB1は、部分発光部に電流を流すか否かを選択する選択トランジスタである。
The
サブピクセル発光部R1は、n型コンタクト層120と、第1発光層130と、第1中間層140と、第2発光層150と、第2中間層160と、第3発光層170と、キャップ層180と、p型コンタクト層190と、を有する。
The subpixel light-emitting portion R1 has an n-
サブピクセル発光部G1は、n型コンタクト層120と、第1発光層130と、第1中間層140と、第2発光層150と、第2中間層160と、p型コンタクト層190と、を有する。
The subpixel light-emitting portion G1 has an n-
サブピクセル発光部B1は、n型コンタクト層120と、第1発光層130と、第1中間層140と、p型コンタクト層190と、を有する。
The subpixel light-emitting portion B1 has an n-
p電極P1は、それぞれ、透明電極TE1の上に設けられている。透明電極TE1は、p型コンタクト層190の上に設けられている。p電極P1はマトリクス状のパターンに配置されている。このため、第1部分発光部および第2部分発光部には、それぞれ、1つの透明電極TE1および1つのp電極P1が配置されている。また、それぞれのp電極P1は互いに絶縁されている。
The p-electrodes P1 are provided on the transparent electrodes TE1. The transparent electrodes TE1 are provided on the p-
n電極N1は、マイクロLED素子100の外周に沿った矩形の環状のパターンで形成されている。マイクロLED素子100の外周はエッチングによりn型コンタクト層120に達する溝が設けられており、その溝の底面に露出するn型コンタクト層120の上にn電極N1が設けられている。n電極N1は1つであり、各ピクセルに共通となっている。このため、n電極N1は、すべての第1部分発光部と第2部分発光部とで共通である。n電極N1の材料は、たとえばTi/Alなどの積層体である。
The n-electrode N1 is formed in a rectangular ring-shaped pattern along the outer periphery of the
マイクロLED素子100は、各ピクセルを分離するための溝を設けておらず、n電極N1も各ピクセルで共通化されている。そのため、微細化が可能となっている。
The
n電極N2は、駆動回路基板200側に設けられている。n電極N2は、マイクロLED素子100のn電極N1と電気的に接合されている。
The n-electrode N2 is provided on the
p電極P2は、駆動回路基板200側に設けられている。p電極P2は、マイクロLED素子100のp電極P1と電気的に接合されている。
The p-electrode P2 is provided on the
絶縁層I1は、複数のp電極P1を絶縁する層である。また、絶縁層I1は、各部分発光部の透明電極TE1を絶縁する。 The insulating layer I1 is a layer that insulates the multiple p-electrodes P1. The insulating layer I1 also insulates the transparent electrodes TE1 of each partial light-emitting portion.
3.バンド構造と電子および正孔の振舞
図3は、第1の実施形態のLEDディスプレイD1におけるバンド構造と電子および正孔の振舞を概念的に示す図である。図3では、説明の簡単のために、各発光層は単一量子井戸構造を有するものとして描かれている。各発光層は、多重量子井戸構造であってもよい。
3. Band Structure and Behavior of Electrons and Holes Fig. 3 is a diagram conceptually showing the band structure and behavior of electrons and holes in the LED display D1 of the first embodiment. In Fig. 3, for ease of explanation, each light-emitting layer is depicted as having a single quantum well structure. Each light-emitting layer may have a multiple quantum well structure.
pコンタクト電極p3から注入された正孔は容易に第3発光層170に進入する。正孔は第3発光層170からほとんど出ることなく第3発光層170に留まる。第3発光層170から見た第2中間層160の障壁が十分に高いからである。
The holes injected from the p-contact electrode p3 easily enter the third light-emitting
nコンタクト電極N1から注入された電子は第1発光層130に進入する。第1発光層130から見た第1中間層140の障壁はそれほど高くない。このため、電子は第1発光層130から第2発光層150に移動しやすい。第2発光層150から見た第2中間層160の障壁はそれほど高くない。このため、電子は第2発光層150から第3発光層170に移動しやすい。第3発光層170に進入した電子はほとんど移動せずに第3発光層170に留まる。第3発光層170に隣接する障壁が十分に高いからである。
Electrons injected from the n-contact electrode N1 enter the first light-emitting
このように、電子は第3発光層170に存在しやすく、正孔は第3発光層170に存在しやすい。つまり、電子の波動関数および正孔の波動関数は、第3発光層170の位置で大きな振幅をもつとともに、互いによく重なり合う。このため、第3発光層170で集中的に発光し、第1発光層130および第2発光層150ではそれほど発光しない。
In this way, electrons tend to exist in the third light-emitting
第3発光層170が存在しない場合には、第2発光層150で集中的に発光し、第1発光層130ではそれほど発光しない。
When the third light-emitting
4.回路図
4-1.回路の構成
図4は、第1の実施形態のLEDディスプレイD1の駆動回路CC1を模式的に示す回路図である。図4に示すように、駆動回路CC1は、走査線回路210と、PWM回路220と、走査線230と、データ線240と、トランジスタTrR1、TrG1、TrB1と、を有する。
4. Circuit Diagram 4-1. Circuit Configuration Fig. 4 is a circuit diagram showing a schematic diagram of a driving circuit CC1 of the LED display D1 of the first embodiment. As shown in Fig. 4, the driving circuit CC1 has a
走査線回路210およびPWM回路220は、LSI素子として実現され、駆動回路基板200上に実装されている。
The
走査線回路210は、LEDディスプレイD1の行ごとに設けられた走査線230のうち、1つを順に選択して導通させる回路である。走査線回路210は、サブピクセル発光部R1、G1、B1のうち発光させる行を順に1つずつ選択して走査する。
The
PWM回路220は、LEDディスプレイD1の列ごとに設けられている。PWM回路220は、データ線240に接続されている。PWM回路220は、部分発光部(RC1等)に流す電流をパルス変調する回路であり、デューティー比によって部分発光部の明るさを制御する回路である。PWM制御を用いることにより、部分発光部の発光波長にずれを生じさせることなく明るさを制御することができる。このように、PWM回路220は、サブピクセル発光部R1、G1、B1の列ごとに設けられ、サブピクセル発光部R1、G1、B1に流す電流をパルス変調してデューティー比を制御する。
The
走査線230は、LEDディスプレイD1の行ごとに設けられている。走査線230は、対応する行のトランジスタTrR1、TrG1、TrB1のゲートに並列接続されている。
A
データ線240は、LEDディスプレイD1の列ごとに設けられている。データ線240は、対応する列のトランジスタTrR1、TrG1、TrB1のドレインに並列接続されている。
トランジスタTrR1、TrG1、TrB1は、サブピクセルごとに設けられている。トランジスタTrR1、TrG1、TrB1のゲートは走査線230に接続され、ドレインはデータ線240に接続され、ソースは部分発光部(RC1等)のアノード(p電極P1)に接続されている。トランジスタTrR1、TrG1、TrB1のオンオフはゲートへの電圧印加によって制御され、オン状態のときは線路が導通して部分発光部(RC1等)に電流が流れうる状態となり、オフ状態のときは線路が遮断して部分発光部(RC1等)に電流が流れない。
Transistors TrR1, TrG1, and TrB1 are provided for each subpixel. The gates of transistors TrR1, TrG1, and TrB1 are connected to the
サブピクセル発光部R1は、第1部分発光部RC1と、第2部分発光部RC2と、トランジスタTrR1と、を有する。サブピクセル発光部G1は、第1部分発光部GC1と、第2部分発光部GC2と、トランジスタTrG1と、を有する。サブピクセル発光部B1は、第1部分発光部BC1と、第2部分発光部BC2と、トランジスタTrB1と、を有する。 The subpixel light-emitting unit R1 has a first partial light-emitting unit RC1, a second partial light-emitting unit RC2, and a transistor TrR1. The subpixel light-emitting unit G1 has a first partial light-emitting unit GC1, a second partial light-emitting unit GC2, and a transistor TrG1. The subpixel light-emitting unit B1 has a first partial light-emitting unit BC1, a second partial light-emitting unit BC2, and a transistor TrB1.
走査線回路210により選択された行のトランジスタTrR1、TrG1、TrB1はオンとなってサブピクセル発光部R1、G1、B1に電流が流れうる状態となる。走査線回路210により選択されていない行のトランジスタTrR1、TrG1、TrB1はオフとなってサブピクセル発光部R1、G1、B1に電流が流れない状態となる。
The transistors TrR1, TrG1, and TrB1 of the row selected by the
4-2.トランジスタの配置
駆動回路CC1は、1個のサブピクセル発光部に対して1個のトランジスタを有する。トランジスタTrR1の1つの電極は、p電極P1aを介して第1部分発光部RC1に電気的に接続されるとともに、p電極P1bを介して第2部分発光部RC2に電気的に接続されている。その他のトランジスタTrG1、TrB1も同様である。
4-2. Transistor Arrangement The drive circuit CC1 has one transistor for each subpixel light-emitting portion. One electrode of the transistor TrR1 is electrically connected to the first partial light-emitting portion RC1 via a p-electrode P1a and to the second partial light-emitting portion RC2 via a p-electrode P1b. The other transistors TrG1 and TrB1 are arranged similarly.
また、図1に示すように、トランジスタTrR1、TrG1、TrB1は、電極P2を有する。電極P2は、部分発光部のp電極P1に電気的に接続されるソース電極である。1つの電極P2に対して、2つのp電極P1が電気的に接続されているため、マイクロLED素子100を駆動回路基板200に実装する際に、実装しやすい。つまり、位置精度がそれほど高くなくても、接合不良を起こしにくい。
As shown in FIG. 1, the transistors TrR1, TrG1, and TrB1 each have an electrode P2. The electrode P2 is a source electrode that is electrically connected to the p-electrode P1 of the partial light-emitting portion. Since two p-electrodes P1 are electrically connected to one electrode P2, the
4-3.回路の動作
まず、走査線回路210が、走査線230のうち1つを選択する。この際に、選択された走査線230に接続されているトランジスタのゲートに電圧が印加される。この段階では、まだ、トランジスタのソースに接続されている部分発光部は発光しない。
4-3. Circuit operation First, the
走査線回路210が、選択されているときに、PWM回路220がデータ線240にパルス変調した電流を発生させる。この電流は、トランジスタのドレインに入力される。これにより、トランジスタのソースに接続されている2つの部分発光部に電流が流れ、これらの部分発光部は発光する。
When the
5.第1の実施形態の効果
第1の実施形態のLEDディスプレイD1においては、サブピクセル発光部R1は、第1部分発光部RC1と第2部分発光部RC2とを有する。一つのトランジスタTrR1は、一つのサブピクセル発光部R1に設けられている。一つのトランジスタTrR1は、第1部分発光部RC1と第2部分発光部RC2とを駆動する。第1部分発光部RC1と第2部分発光部RC2とは、並列接続されている。このため、第1部分発光部RC1と第2部分発光部RC2とのうちの一方が発光不良を生じていたとしても、他方の部分発光部が発光する。このため、LEDディスプレイD1は、画像不良をほとんど生じない。
5. Effects of the First Embodiment In the LED display D1 of the first embodiment, the subpixel light-emitting unit R1 has a first partial light-emitting unit RC1 and a second partial light-emitting unit RC2. One transistor TrR1 is provided in one subpixel light-emitting unit R1. One transistor TrR1 drives the first partial light-emitting unit RC1 and the second partial light-emitting unit RC2. The first partial light-emitting unit RC1 and the second partial light-emitting unit RC2 are connected in parallel. Therefore, even if one of the first partial light-emitting unit RC1 and the second partial light-emitting unit RC2 has a light emission defect, the other partial light-emitting unit emits light. Therefore, the LED display D1 hardly produces image defects.
このように、一つのサブピクセル発光部R1に対して、一つのトランジスタTrR1が配置されている。このため、駆動回路CC1を簡略化し、LEDディスプレイD1を小型化することができる。 In this way, one transistor TrR1 is arranged for one subpixel light-emitting portion R1. This simplifies the drive circuit CC1 and allows the LED display D1 to be made smaller.
また、PWM回路220は列ごとに設けられているため、部分発光部ごとにPWM回路220を設ける場合よりも回路数を少なくすることができる。すなわち、LEDディスプレイD1の微細化を図ることができる。
In addition, since the
駆動回路CC1が簡素化されるため、接合不良による不良品の発生が抑制される。つまり、歩留まりが向上する。 The driver circuit CC1 is simplified, which reduces the occurrence of defective products due to poor connections. In other words, the yield is improved.
6.変形例
6-1.駆動回路の数
第1の実施形態のLEDディスプレイD1は、一つの駆動回路CC1を有する。しかし、LEDディスプレイ1の領域を複数の領域に分割し、それぞれの領域に対応する駆動回路CC1を配置してもよい。
6. Modification 6-1. Number of driving circuits The LED display D1 of the first embodiment has one driving circuit CC1. However, the area of the LED display D1 may be divided into a plurality of areas, and a driving circuit CC1 may be arranged corresponding to each area.
(付記)
第1の態様におけるLEDディスプレイは、モノリシック型の発光素子と、発光素子を駆動する駆動回路を有する駆動回路基板と、を有する。発光素子は、1ピクセルに対応するピクセル発光部を有する。ピクセル発光部は、1個以上のサブピクセル発光部を有する。サブピクセル発光部は、並列に接続された第1部分発光部と第2部分発光部とを有する。第1部分発光部は、第1p電極を有する。第2部分発光部は、第2p電極を有する。駆動回路は、1個のサブピクセル発光部に対して1個のトランジスタを有する。トランジスタの1つの電極は、第1p電極を介して第1部分発光部に電気的に接続されるとともに、第2p電極を介して第2部分発光部に電気的に接続されている。
(Additional Note)
The LED display in a first aspect has a monolithic light-emitting element and a drive circuit board having a drive circuit for driving the light-emitting element. The light-emitting element has a pixel light-emitting portion corresponding to one pixel. The pixel light-emitting portion has one or more sub-pixel light-emitting portions. The sub-pixel light-emitting portion has a first partial light-emitting portion and a second partial light-emitting portion connected in parallel. The first partial light-emitting portion has a first p-electrode. The second partial light-emitting portion has a second p-electrode. The drive circuit has one transistor for each sub-pixel light-emitting portion. One electrode of the transistor is electrically connected to the first partial light-emitting portion via the first p-electrode and is electrically connected to the second partial light-emitting portion via the second p-electrode.
第2の態様におけるLEDディスプレイにおいては、ピクセル発光部は、マトリクス状に配置されている。駆動回路は、サブピクセル発光部のうち発光させる行を順に1つずつ選択して走査する走査線回路と、サブピクセル発光部の列ごとに設けられ、サブピクセル発光部に流す電流をパルス変調してデューティー比を制御するPWM回路と、を有する。 In the LED display of the second aspect, the pixel light-emitting units are arranged in a matrix. The drive circuit has a scanning line circuit that sequentially selects and scans the rows of the subpixel light-emitting units to be illuminated one by one, and a PWM circuit that is provided for each column of the subpixel light-emitting units and pulse-modulates the current flowing through the subpixel light-emitting units to control the duty ratio.
第3の態様におけるLEDディスプレイにおいては、走査線回路により選択された行のトランジスタはオンとなってサブピクセル発光部に電流が流れる状態となる。走査線回路により選択されていない行のトランジスタはオフとなってサブピクセル発光部に電流が流れない状態となる。 In the LED display of the third embodiment, the transistors in the row selected by the scanning line circuit are turned on, causing current to flow to the subpixel light-emitting portion. The transistors in the row not selected by the scanning line circuit are turned off, causing no current to flow to the subpixel light-emitting portion.
第4の態様におけるLEDディスプレイは、第1サブピクセル発光部と第2サブピクセル発光部と第3サブピクセル発光部とを有する。第1サブピクセル発光部は、第1発光層を有する。第2サブピクセル発光部は、第1発光層と第2発光層とを有する。第3サブピクセル発光部は、第1発光層と第2発光層と第3発光層とを有する。 The LED display in the fourth aspect has a first subpixel light-emitting portion, a second subpixel light-emitting portion, and a third subpixel light-emitting portion. The first subpixel light-emitting portion has a first light-emitting layer. The second subpixel light-emitting portion has a first light-emitting layer and a second light-emitting layer. The third subpixel light-emitting portion has a first light-emitting layer, a second light-emitting layer, and a third light-emitting layer.
第5の態様におけるLEDディスプレイにおいては、発光素子は、n電極を有する。n電極は、第1部分発光部と第2部分発光部とで共通化されている。 In the LED display of the fifth aspect, the light-emitting element has an n-electrode. The n-electrode is shared by the first partial light-emitting section and the second partial light-emitting section.
D1…LEDディスプレイ
100…マイクロLED素子
120…n型コンタクト層
130…第1発光層
140…第1中間層
150…第2発光層
160…第2中間層
170…第3発光層
180…キャップ層
190…p型コンタクト層
P1a、P1b、P1c、P1d、P1e、P1f…p電極
N1…n電極
D1...
Claims (5)
前記発光素子を駆動する駆動回路を有する駆動回路基板と、
を有し、
前記発光素子は、
1ピクセルに対応するピクセル発光部を有し、
前記ピクセル発光部は、
1個以上のサブピクセル発光部を有し、
前記サブピクセル発光部は、
並列に接続された第1部分発光部と第2部分発光部とを有し、
前記第1部分発光部は、
第1p電極を有し、
前記第2部分発光部は、
第2p電極を有し、
前記駆動回路は、
1個の前記サブピクセル発光部に対して1個のトランジスタを有し、
前記トランジスタの1つの電極は、
前記第1p電極を介して前記第1部分発光部に電気的に接続されるとともに、
前記第2p電極を介して前記第2部分発光部に電気的に接続されていること
を含むLEDディスプレイ。 A monolithic light emitting device;
a drive circuit board having a drive circuit for driving the light emitting element;
having
The light-emitting element is
A pixel light emitting portion corresponding to one pixel is provided,
The pixel light emitting unit includes:
having one or more subpixel emitting portions;
The sub-pixel light emitting portion is
a first partial light-emitting unit and a second partial light-emitting unit connected in parallel;
The first partial light-emitting unit is
A first p-electrode is provided.
The second partial light-emitting portion is
A second p-electrode is provided.
The drive circuit includes:
a transistor for each of the subpixel light emitting portions;
One electrode of the transistor is
electrically connected to the first partial light emitting portion via the first p-electrode;
the second p-electrode being electrically connected to the second light-emitting portion.
前記ピクセル発光部は、
マトリクス状に配置されており、
前記駆動回路は、
前記サブピクセル発光部のうち発光させる行を順に1つずつ選択して走査する走査線回路と、
前記サブピクセル発光部の列ごとに設けられ、前記サブピクセル発光部に流す電流をパルス変調してデューティー比を制御するPWM回路と、
を含むLEDディスプレイ。 2. The LED display according to claim 1,
The pixel light emitting unit includes:
They are arranged in a matrix,
The drive circuit includes:
a scanning line circuit for sequentially selecting and scanning rows of the sub-pixel light emitting units to be illuminated one by one;
a PWM circuit provided for each column of the subpixel light emitting units, the PWM circuit controlling a duty ratio by pulse modulating a current flowing in the subpixel light emitting units;
An LED display including:
前記走査線回路により選択された行の前記トランジスタはオンとなって前記サブピクセル発光部に電流が流れる状態となり、
前記走査線回路により選択されていない行の前記トランジスタはオフとなって前記サブピクセル発光部に電流が流れない状態となること
を含むLEDディスプレイ。 3. The LED display according to claim 2,
The transistors in the row selected by the scan line circuit are turned on, causing a current to flow through the subpixel light emitting section.
The transistors in rows not selected by the scan line circuit are turned off so that no current flows through the sub-pixel light emitting portions.
第1サブピクセル発光部と第2サブピクセル発光部と第3サブピクセル発光部とを有し、
前記第1サブピクセル発光部は、
第1発光層を有し、
前記第2サブピクセル発光部は、
前記第1発光層と第2発光層とを有し、
前記第3サブピクセル発光部は、
前記第1発光層と前記第2発光層と第3発光層とを有すること
を含むLEDディスプレイ。 4. The LED display according to claim 1,
a first sub-pixel light-emitting portion, a second sub-pixel light-emitting portion, and a third sub-pixel light-emitting portion;
The first sub-pixel light emitting portion is
A first light-emitting layer is provided.
The second sub-pixel light-emitting portion is
The first light-emitting layer and the second light-emitting layer are included,
The third sub-pixel light-emitting portion is
an LED display comprising the first light-emitting layer, the second light-emitting layer, and a third light-emitting layer;
前記発光素子は、
n電極を有し、
前記n電極は、
前記第1部分発光部と前記第2部分発光部とで共通化されていること
を含むLEDディスプレイ。 5. The LED display according to claim 1,
The light-emitting element is
An n-electrode is provided.
The n-electrode is
The LED display includes a common first light-emitting portion and a common second light-emitting portion.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021206557A JP7552575B2 (en) | 2021-12-20 | 2021-12-20 | LED display |
| US18/083,948 US20230197891A1 (en) | 2021-12-20 | 2022-12-19 | Led display and production method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021206557A JP7552575B2 (en) | 2021-12-20 | 2021-12-20 | LED display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023091683A JP2023091683A (en) | 2023-06-30 |
| JP7552575B2 true JP7552575B2 (en) | 2024-09-18 |
Family
ID=86941604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021206557A Active JP7552575B2 (en) | 2021-12-20 | 2021-12-20 | LED display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7552575B2 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011081043A (en) | 2009-10-02 | 2011-04-21 | Sony Corp | Self-light emitting device panel, image display device, and passive driving method of self-light emitting device |
| JP2019501533A (en) | 2016-01-07 | 2019-01-17 | エルジー イノテック カンパニー リミテッド | Light emitting element |
| WO2020174879A1 (en) | 2019-02-26 | 2020-09-03 | 京セラ株式会社 | Light emission element substrate, display device, and method of repairing display device |
| JP2021508175A (en) | 2017-12-22 | 2021-02-25 | ルミレッズ リミテッド ライアビリティ カンパニー | III-Nitride multi-wavelength light emitting diode |
| US10985187B1 (en) | 2019-12-31 | 2021-04-20 | Shanghai Tianma Micro-electronics Co., Ltd. | Display panel and fabrication method, and display device |
| JP2021157106A (en) | 2020-03-27 | 2021-10-07 | 株式会社ジャパンディスプレイ | Display device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08137413A (en) * | 1994-11-08 | 1996-05-31 | Hitachi Ltd | Semiconductor light emitting element display device |
-
2021
- 2021-12-20 JP JP2021206557A patent/JP7552575B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011081043A (en) | 2009-10-02 | 2011-04-21 | Sony Corp | Self-light emitting device panel, image display device, and passive driving method of self-light emitting device |
| JP2019501533A (en) | 2016-01-07 | 2019-01-17 | エルジー イノテック カンパニー リミテッド | Light emitting element |
| JP2021508175A (en) | 2017-12-22 | 2021-02-25 | ルミレッズ リミテッド ライアビリティ カンパニー | III-Nitride multi-wavelength light emitting diode |
| WO2020174879A1 (en) | 2019-02-26 | 2020-09-03 | 京セラ株式会社 | Light emission element substrate, display device, and method of repairing display device |
| US10985187B1 (en) | 2019-12-31 | 2021-04-20 | Shanghai Tianma Micro-electronics Co., Ltd. | Display panel and fabrication method, and display device |
| JP2021157106A (en) | 2020-03-27 | 2021-10-07 | 株式会社ジャパンディスプレイ | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023091683A (en) | 2023-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12009385B2 (en) | Light-emitting diode unit for display comprising plurality of pixels and display device having same | |
| US11942457B2 (en) | Display device using semiconductor light emitting element | |
| KR102411775B1 (en) | Led display apparatus having tft substrate where led driving units formed | |
| US10615313B2 (en) | Display device | |
| US9502389B2 (en) | Display device using semiconductor light emitting device | |
| US10236280B2 (en) | Light emitting device package and display device using the same | |
| JP7670712B2 (en) | Display device | |
| CN113130529A (en) | Display device | |
| JP7515671B2 (en) | Display device | |
| US20210097929A1 (en) | Micro light emitting diode display panel and driving method thereof | |
| US12324287B2 (en) | Display apparatus using semiconductor light emitting device | |
| CN213878090U (en) | Light-emitting element and display device having the same | |
| WO2020203701A1 (en) | Display device | |
| US20250194326A1 (en) | Micro light-emitting diode display device | |
| WO2020203702A1 (en) | Display device | |
| US20230307597A1 (en) | Display device using micro led | |
| CN114709234A (en) | Display panel and display device | |
| JP2023041231A (en) | Light-emitting device, projector, and display | |
| JP7552575B2 (en) | LED display | |
| JP2021182613A (en) | LED board and display device | |
| JP7581951B2 (en) | Micro LED Display | |
| US11489008B2 (en) | Light-emitting device | |
| JP2023088865A (en) | LED display | |
| CN115548046A (en) | Display device | |
| WO2023286434A1 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20220701 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240806 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240819 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7552575 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |