JP7556085B2 - 半導体装置 - Google Patents

Description

本発明の一態様は、表示装置、半導体装置、及び電子機器に関する。

また、本発明の一態様は、物、方法、又は、製造方法に関する。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関する。本発明の一態様は、その駆動方法、又は、その作製方法に関する。

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。記憶装置、表示装置、電気光学装置、蓄電装置、半導体回路及び電子機器は、半導体装置を有する場合がある。

トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。酸化物半導体としては、一例として、酸化インジウム、酸化亜鉛などの一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特にＩｎ－Ｇａ－Ｚｎ酸化物（以下、ＩＧＺＯとも呼ぶ）に関する研究が盛んに行われている。

ＩＧＺＯに関する研究により、酸化物半導体において、単結晶でも非晶質でもないＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）構造及びｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（非特許文献１乃至非特許文献３参照）。非特許文献１及び非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術も開示されている。さらに、ＣＡＡＣ構造及びｎｃ構造よりも結晶性の低い酸化物半導体でさえも微小な結晶を有することが非特許文献４及び非特許文献５に示されている。

さらに、ＩＧＺＯを活性層として用いたトランジスタは極めて低いオフ電流を持ち（非特許文献６参照）、その特性を利用したＬＳＩ及びディスプレイが報告されている（非特許文献７及び非特許文献８参照）。

また、ドライバ回路が含むデジタルアナログ変換回路が、高い分解能を有することで表示素子のガンマ値に応じたデータを出力することができる、ドライバ回路が報告されている（非特許文献９参照）。

また、表示装置が有する表示素子を高い電圧によって駆動することができる半導体装置が特許文献１に開示されている。

特開２０１１－２２７４７９号公報

Ｓ． Ｙａｍａｚａｋｉ ｅｔ ａｌ．， "ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"， ２０１２， ｖｏｌｕｍｅ ４３， ｉｓｓｕｅ １， ｐｐ．１８３－１８６． Ｓ． Ｙａｍａｚａｋｉ ｅｔ ａｌ．， "Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ"， ２０１４， ｖｏｌｕｍｅ ５３， Ｎｕｍｂｅｒ ４Ｓ， ｐｐ．０４ＥＤ１８－１－０４ＥＤ１８－１０． Ｓ． Ｉｔｏ ｅｔ ａｌ．， "Ｔｈｅ Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＡＭ－ＦＰＤ’１３ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"， ２０１３， ｐｐ．１５１－１５４． Ｓ． Ｙａｍａｚａｋｉ ｅｔ ａｌ．， "ＥＣＳ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ"， ２０１４， ｖｏｌｕｍｅ ３， ｉｓｓｕｅ ９， ｐｐ．Ｑ３０１２－Ｑ３０２２． Ｓ． Ｙａｍａｚａｋｉ， "ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ"，２０１４， ｖｏｌｕｍｅ ６４， ｉｓｓｕｅ １０， ｐｐ．１５５－１６４． Ｋ． Ｋａｔｏ ｅｔ ａｌ．， "Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ"， ２０１２， ｖｏｌｕｍｅ ５１， ｐｐ．０２１２０１－１－０２１２０１－７． Ｓ． Ｍａｔｓｕｄａ ｅｔ ａｌ．， "２０１５ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"， ２０１５， ｐｐ．Ｔ２１６－Ｔ２１７． Ｓ． Ａｍａｎｏ ｅｔ ａｌ．， "ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"， ２０１０， ｖｏｌｕｍｅ ４１， ｉｓｓｕｅ １， ｐｐ．６２６－６２９． Ｓｅｏｎｇ－Ｙｏｕｎｇ Ｒｙｕ ｅｔ ａｌ．， "Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ ＳＩＤ"， ２０１６， ｖｏｌｕｍｅ ２４， ｉｓｓｕｅ ５， ｐｐ．２７７－２８５．

本発明の一態様は、新規な表示装置を提供することを課題の一とする。また、本発明の一態様は、新規な表示装置の駆動方法を提供することを課題の一とする。また、本発明の一態様は、消費電力の増加を抑制する半導体装置を提供することを課題の一とする。また、本発明の一態様は、温度変化に影響されずにデータを保持する半導体装置を提供することを課題の一とする。

なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一態様の課題となり得る。

本発明の一態様は、画素を有する表示装置であって、画素には、第１の電位以上第２の電位以下の範囲に含まれる第１のデータ電位と第２のデータ電位が与えられる。第１のデータ電位は、画素を第１の階調で表示させる機能を有する。画素は、第１のデータ電位と、第２のデータ電位を演算して第３のデータ電位を生成する機能を有する。第３のデータ電位は、画素を第２の階調で表示させる機能を有する。第１のデータ電位の基準電位は、第１の電位と第２の電位の中間電位であり、第２のデータ電位が表示できる階調幅は、第１のデータ電位が表示できる階調幅よりも大きい表示装置である。

上記形態において、表示装置は、画素、第１配線、第２配線、第３配線、第４配線、及び第５配線を有している。画素は、第１トランジスタ、第２トランジスタ、第１容量素子、第２容量素子、及び表示素子を有している。第１トランジスタのゲートは、第３配線と電気的に接続されている。第１トランジスタのソース又はドレインの一方は、第１配線と電気的に接続されている。第１トランジスタのソース又はドレインの他方は、第１容量素子の電極の一方、第２容量素子の電極の一方、及び表示素子の電極の一方と電気的に接続されている。第２トランジスタのゲートは、第４配線と電気的に接続されている。第２トランジスタのソース又はドレインの一方は、第２配線と電気的に接続されている。第２トランジスタのソース又はドレインの他方は、第２容量素子の電極の他方と電気的に接続されている。第５配線は、第１容量素子の電極の他方、及び表示素子の電極の他方と電気的に接続されている。

上記形態において、画素が有する表示素子が、液晶素子である表示装置が好ましい。

上記形態において、第１トランジスタ又は第２トランジスタが、半導体層に金属酸化物を有する表示装置が好ましい。

本発明の一態様は、表示装置、ソースドライバ、第１配線、及び第２配線を有する半導体装置である。表示装置は、画素を有している。ソースドライバは、デジタルアナログ変換回路、バッファ回路、第１スイッチ、第２スイッチ、第３スイッチ、第４スイッチ、及びスイッチ制御回路を有している。画素は、第１配線及び第２配線と電気的に接続されている。デジタルアナログ変換回路は、第１出力端子、第２出力端子、及び第３出力端子を有している。第１出力端子は、バッファ回路が有する第１の入力端子と電気的に接続されている。バッファ回路の出力端子は、第３スイッチの電極の一方、第４スイッチの電極の一方、及びバッファ回路が有する第２の入力端子と電気的に接続されている。第２出力端子は、第１スイッチの電極の一方と電気的に接続されている。第３出力端子は、第２スイッチの電極の一方と電気的に接続されている。第１配線は、第４スイッチの電極の他方と電気的に接続されている。第２配線は、第１スイッチの電極の他方、第２スイッチの電極の他方、及び第３スイッチの電極の他方と電気的に接続されている。スイッチ制御回路は、第１スイッチ、第２スイッチ、第３スイッチ、又は第４スイッチを独立して制御することができる。第１出力端子は、第１の電位乃至第２の電位の範囲で電圧を出力することができる。第２出力端子は、第１の電位を出力することができる。第３出力端子は、第２の電位を出力する半導体装置である。

上記記載の半導体装置と、温度センサとを有する電子機器が好ましい。

本発明の一態様により、新規な表示装置を提供することができる。また、本発明の一態様は、新規な表示装置の駆動方法を提供することができる。また、本発明の一態様は、消費電力の増加を抑制する半導体装置を提供することができる。また、本発明の一態様は、温度変化に影響されずにデータを保持する半導体装置を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

表示素子の階調特性を説明する図。 半導体装置の構成例を示す回路図。 半導体装置の動作例を示すタイミングチャート。 表示素子の階調特性を説明する図。 表示素子の階調特性を説明する図。 半導体装置の構成例を示す回路図。 半導体装置の構成例を示すブロック図。 半導体装置の構成例を示す回路図。 半導体装置の構成例を示す回路図。 半導体装置の構成例を示す回路図。 半導体装置の構成例を示す回路図。 半導体装置の構成例を示す回路図。 半導体装置の構成例を示す回路図。 半導体装置の動作例を示すタイミングチャート。 画素の構成例を示す回路図。 トランジスタの構成例を示す断面図。 トランジスタの構成例を示す断面図。 トランジスタの構成例を示す断面図。 トランジスタの構成例を示す断面図。 抵抗素子の構成例を示す上面図。 電子機器の例を示す斜視図。 電子機器の例を示す斜視図。 電子機器の例を示す斜視図。 ＤＯＳＲＡＭの構成例を示す断面図。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

なお、本明細書中において、高電源電圧をＨレベル（又はＶ_ＤＤ）、低電源電圧をＬレベル（又はＧＮＤ）と呼ぶ場合がある。

また、本明細書は、以下の実施の形態を適宜組み合わせることが可能である。また、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。

本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。また、ＯＳトランジスタと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。また、本明細書等において、窒素を有する金属酸化物も金属酸化物と総称する場合がある。

（実施の形態１）
図１は、表示装置が有する表示素子の階調特性を説明する図である。表示装置は、複数の画素を有し、画素は、各々が表示素子を有する。一例として、表示素子が液晶素子を有する場合について説明するが、表示素子は液晶素子に限定されない。例えば、表示素子は、ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子でもよいし、複数のＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）がアレイ状に並ぶＭｉｃｒｏ ＬＥＤなどでもよい。本発明では、電位によって表示素子の階調を制御する方法について説明する。例えば、表示装置と、ソースドライバとを有する半導体装置では、ソースドライバの出力電圧を低電圧化することで消費電力が低減される。また、低電圧化されたソースドライバの出力電圧で、液晶素子が表示できる階調よりも、さらに大きな階調で表示をすることができる。なお、本明細書では特に指定する場合を除き、階調特性を応答特性と読み替えてもよいし、応答特性を階調特性と読み替えてもよいこととする。

以降では、表示素子が液晶素子の場合について説明する。例えば、液晶素子は、ガンマ値と呼ばれる応答特性を有する。ガンマ値とは、液晶素子に与えられた電圧に対する階調の応答特性を示す数値であり、低い階調の範囲、中間階調の範囲、及び高い階調の範囲によって異なる応答特性を有することが知られている。上記の異なる応答特性を補正する方法として、液晶素子の透過率を線形特性に変換するガンマ補正係数を掛けることで補正する方法がある。もしくは、液晶素子に与える一階調に相当する電圧をさらに細かく制御することで液晶素子の応答特性のまま制御する方法が知られている。但し、液晶素子に与える電圧を細かく制御するには、表示装置が有するデジタルアナログ変換回路の分解能を高くすることが求められる。また、低い階調の範囲、又は高い階調の範囲は、電圧に対し透過率の変化量が小さくなる。よって、低い階調の範囲、又は高い階調の範囲の透過率をより精細に制御するには、液晶素子に与える電位の分解能を高くするか、もしくは、液晶素子に与える最大電位を大きくすることで、低い階調の範囲、又は高い階調の範囲の透過率を改善することができる。

まず、半導体装置について簡単に説明する。図２で詳細な説明をするが、半導体装置は、表示装置、画素を選択するゲートドライバ、及び画素にデータを与えるソースドライバを有する。但し、表示装置が、ゲートドライバを含んでもよいし、さらに、ソースドライバを含んでもよい。

図１（Ａ）では、ｘ軸が液晶素子に与える電位（Ｖｏｌｔ）、ｙ軸が液晶素子に与えられた電位に対する透過率（Ｔｒａｎｓｍｉｔｔａｎｃｅ）について説明する。ここで説明する液晶素子は、最小階調Ｇ０から、最大階調Ｇ２までの階調特性を有する。但し、図１（Ａ）では、最小階調Ｇ０で最大の透過率を有する液晶素子の例を示している。つまり、表示装置が備える表示モードがノーマリーホワイトで動作する例を示している。

一例として、ソースドライバには、デジタル入力コード“０”からデジタル入力コード“２ｎ”までの範囲の表示データがデジタルデータとして与えられる。デジタル入力コード“０”は、デジタルアナログ変換回路によってデータ電位Ｖ_Ｌ１に変換され、デジタル入力コード“２ｎ”は、デジタルアナログ変換回路によってデータ電位Ｖ_Ｈ１に変換される。つまり、ソースドライバの出力電圧範囲（Ｓｏｕｒｃｅ ｄｒｉｖｅｒ ｏｕｔｐｕｔ ｒａｎｇｅ）Ｄａｔａ１は、データ電位Ｖ_Ｌ１乃至データ電位Ｖ_Ｈ１となる。なお、ｎは、１以上の正の整数であり、かつ、２の累乗数よりも１小さいことが好ましい。

図１（Ａ）が示す液晶素子では、電位Ｖ_ＣＯＭを基準電位として表示データが与えられる。例えば、液晶素子には、データ電位Ｄａｔａ１ａ、又はデータ電位Ｄａｔａ１ｂが与えられる。液晶素子は、与えられるデータ電位Ｄａｔａ１、又はデータ電位Ｄａｔａ１ｂが電位Ｖ_ＣＯＭと同じ電位の場合に最小階調Ｇ０を示す例を示している。なお、電位Ｖ_ＣＯＭは、データ電位Ｖ_Ｌ１乃至データ電位Ｖ_Ｈ１の中間電位となることが好ましい。なお、データ電位Ｄａｔａ１ａ、又はデータ電位Ｄａｔａ１ｂは、ソースドライバの出力電圧範囲Ｄａｔａ１内の電位である。

液晶素子は、液晶素子の両端に与えられる電位差によって透過率が変化する。よって、データ電位Ｄａｔａ１ａは、電位Ｖ_ＣＯＭを基準電位としてデータ電位Ｖ_Ｈ１以下の電圧が与えられる。また、データ電位Ｄａｔａ１ｂは、電位Ｖ_ＣＯＭを基準電位としてデータ電位Ｖ_Ｌ１以上の電圧が与えられる。例えば、データ電位Ｄａｔａ１ａは、デジタル入力コード“ｎ”から、デジタル入力コード“２ｎ”を用いて表示され、データ電位Ｄａｔａ１ｂは、デジタル入力コード“０”から、デジタル入力コード“ｎ”を用いて表示される。一例として、デジタル入力コード“ｎ”は、電位Ｖ_ＣＯＭと同じ電位を示し、最小階調Ｇ０を示している。また、データ電位Ｖ_Ｌ１又はデータ電位Ｖ_Ｈ１は、共に階調Ｇ１を示すことができる。つまり、データ電位Ｄａｔａ１ｂ又はデータ電位Ｄａｔａ１ａがソースドライバの出力電圧範囲Ｄａｔａ１の場合に表示できる階調は、最小階調Ｇ０から、階調Ｇ１の範囲となる。

画素には、さらに、データ電位Ｄａｔａ２ａ、又はデータ電位Ｄａｔａ２ｂが与えられることが好ましい。画素は、与えられる複数のデータ電位を演算することで、液晶素子に与えるデータ電位を大きくすることができる。一例として、与えられるデータ電位Ｄａｔａ２ａ、又はデータ電位Ｄａｔａ２ｂの電圧範囲は、ソースドライバの出力電圧範囲Ｄａｔａ１と同じ大きさであることが好ましい。

一例として、データ電位Ｄａｔａ１ａは、データ電位Ｄａｔａ２ａと演算することで、表示素子が最大階調Ｇ２の階調を表示することができる。また、異なる例として、電位Ｖ_ＣＯＭを中心に反転した場合は、データ電位Ｄａｔａ１ｂは、データ電位Ｄａｔａ２ｂと演算することで、最大階調Ｇ２の階調を表示することができる。但し、画素における該演算は、加算に限定されず、減算することもできる。また、該演算は、データ電位Ｄａｔａ２ａ、又はデータ電位Ｄａｔａ２ｂに係数を掛けることができる。

従って、液晶素子は、データ電位Ｄａｔａ１ａ、又はデータ電位Ｄａｔａ１ｂによって“ｎ”階調まで表示することができる。さらに、画素においてデータ電位Ｄａｔａ２ａ、又はデータ電位Ｄａｔａ２ｂが演算されることで、デジタル入力コード“３ｎ”相当の階調まで、表示できる階調の範囲が拡大する。つまり、画素は、与えられる複数のデータ電位を演算することでソースドライバの出力電圧範囲で表示できる階調範囲よりも広い範囲の階調範囲の表示をすることができる。

なお、ソースドライバは、ソースドライバの出力電圧範囲が小さくなることで消費電力を小さくすることができる。また、ソースドライバの出力電圧範囲を、液晶素子の電圧に対し透過率の変化量が小さな領域に対応させることで、透過率の変化量が小さな階調の表示を細かく制御することができる。さらに、液晶素子の表示モードがノーマリーホワイトの場合、画素には、演算されるデータ電位Ｄａｔａ２ａ、又はデータ電位Ｄａｔａ２ｂが与えられることで、液晶素子には、高い階調の範囲を制御するために十分高い電位を与えることができる。従って、表示装置は、表示する画像のコントラストを改善することができる。

図１（Ｂ）は、表示データに対する液晶素子に与える電圧について説明する図である。なお、表示データは、デジタルデータで与えられる。デジタルアナログ変換回路は、表示データに対して線形な出力電圧を有していることが好ましい。図１（Ｂ）では、ｘ軸がデジタル入力コードを単位として示し、ｙ軸がデータ電位として電圧を単位として示している。

図１（Ｂ）では、説明のためにデータ電位Ｄａｔａ１ａ、データ電位Ｄａｔａ２ａが演算された結果を正の階調とする。また、データ電位Ｄａｔａ１ｂ、データ電位Ｄａｔａ２ｂが演算された結果は、正の階調と区別するために負の階調として説明する。但し、液晶素子は、液晶素子の両端にかかる電位差によって階調が変化するため、正の階調、又は負の階調が同じ階調を表示することができる。

また、データ電位Ｄａｔａ３ａは、データ電位Ｄａｔａ１ａ、データ電位Ｄａｔａ２ａが演算されることで生成されるデータ電位を示し、データ電位Ｄａｔａ３ｂは、データ電位Ｄａｔａ１ｂ、データ電位Ｄａｔａ２ｂが演算されることで生成されるデータ電位を示している。なお、図１（Ｂ）では、ソースドライバの出力電圧範囲Ｄａｔａ１、正の階調を示す範囲Ｄａｔａ３Ａ、及び負の階調を示す範囲Ｄａｔａ３Ｂを明示的に示している。

まず、ソースドライバが、画素に対して正の階調を示すデータ電位Ｄａｔａ１ａ、及びデータ電位Ｄａｔａ２ａを与える例を示す。

ソースドライバは、電位Ｖ_ＣＯＭに相当するデジタル入力コード“ｎ”からデータ電位Ｖ_Ｈ１に相当するデジタル入力コード“２ｎ”の範囲のいずれか一の表示データを画素に与える。画素には、該表示データがデジタルアナログ変換回路によってデータ電位Ｄａｔａ１ａに変換されて与えられる。

続いて、ソースドライバは、データ電位Ｖ_Ｌ１に相当するデジタル入力コード“０”からデータ電位Ｖ_Ｈ１に相当するデジタル入力コード“２ｎ”の範囲のいずれか一の表示データを画素に与える。画素には、該表示データがデジタルアナログ変換回路によってデータ電位Ｄａｔａ２ａに変換されて与えられる。但し、画素に対する、１回目、又は２回目のデータ書き込みを区別するために、２回目のデータ書き込みの電圧範囲は、データ電位Ｖ_Ｌ２及びデータ電位Ｖ_Ｈ２として示している。よって、画素が、データ電位Ｄａｔａ１ａ、データ電位Ｄａｔａ２ａを演算することでデータ電位Ｄａｔａ３ａが生成され液晶素子に与えられる。

次に、ソースドライバが、画素に対して負の階調を示すデータ電位Ｄａｔａ１ｂ、及びデータ電位Ｄａｔａ２ｂをどのように与えるのかを示す。

ソースドライバは、電位Ｖ_ＣＯＭに相当するデジタル入力コード“ｎ”からデータ電位Ｖ_Ｌ１に相当するデジタル入力コード“０”の範囲のいずれか一の表示データを画素に与える。画素には、該表示データがデジタルアナログ変換回路によってデータ電位Ｄａｔａ１ｂに変換されて与えられる

続いて、ソースドライバは、データ電位Ｖ_Ｈ２に相当するデジタル入力コード“０”からデータ電位Ｖ_Ｌ２に相当するデジタル入力コード“－２ｎ”の範囲のいずれか一の表示データを画素に与える。画素には、該表示データがデジタルアナログ変換回路によってデータ電位Ｄａｔａ２ｂに変換されて与えられる。但し、画素に対する、１回目、又は２回目のデータ書き込みを区別するために、２回目のデータ書き込みの電圧範囲は、データ電位Ｖ_Ｌ２及びデータ電位Ｖ_Ｈ２として示している。よって、画素が、データ電位Ｄａｔａ１ｂ、データ電位Ｄａｔａ２ｂを演算することでデータ電位Ｄａｔａ３ｂが生成され液晶素子に与えられる。

本実施の形態では、画素に対して表示データの書き込みを２回行うことで、ソースドライバの出力電圧範囲より大きな表示データを表示素子に与えることができる。但し、画素に与える表示データは、２回に限定されない。画素に与える表示データが、複数回与えられてもよい。例えば、画素に与える複数回の表示データのいずれか一が、表示装置が使用される温度における補正テーブルとして機能してもよい。例えば、表示素子が液晶素子の場合、表示装置が低温環境で使用される場合には、より大きな電位を液晶素子に与えることで表示素子をより滑らかに駆動させることができる。

図２は、本発明の一態様である半導体装置１００の構成例を示す回路図である。半導体装置１００は、ソースドライバ２４、ゲートドライバ２５、及び表示装置２６を有する。

ソースドライバ２４は、バッファ回路２４ａ、デジタルアナログ変換回路２４ｂ、レベルシフタ回路２４ｃ、ラッチ回路２４ｄ、スイッチ制御回路２４ｅ、スイッチＳ１、スイッチＳ２、スイッチＳ３、及びスイッチＳ４を有する。デジタルアナログ変換回路２４ｂは、配線２４ｆ、配線２４ｇ、抵抗素子Ｒ１乃至Ｒｎ、第１出力端子、第２出力端子、及び第３出力端子を有する。ｎは、正の整数である。

ゲートドライバ２５は、複数のシフトレジスタ回路２５ａ、複数のシフトレジスタ回路２５ｂ、複数のバッファ回路２５ｃ、及び複数のバッファ回路２５ｄを有する。なお、図２では、説明を簡略化するために、シフトレジスタ回路２５ａ、シフトレジスタ回路２５ｂ、バッファ回路２５ｃ、及びバッファ回路２５ｄについて示している。

表示装置２６は、複数の画素２６ａ、複数の配線ＧＬ１、複数の配線ＧＬ２、複数の配線ＳＬ１、複数の配線ＳＬ２、及び配線ＣＯＭを有する。複数の画素２６ａは、各々がトランジスタＭ１、トランジスタＭ２、容量素子Ｃ１、容量素子Ｃ２、及び表示素子ＬＣを有する。なお、簡略的に表示装置２６を説明する例として、図２では、画素２６ａが配線ＧＬ１、配線ＧＬ２、配線ＳＬ１、配線ＳＬ２、及び配線ＣＯＭと接続される例を示している。また、以降では、表示素子ＬＣを液晶素子ＬＣと読み替えて説明する。

まず、画素２６ａの電気的接続について説明する。トランジスタＭ１のゲートは、配線ＧＬ１と電気的に接続される。トランジスタＭ１のソース又はドレインの一方は、配線ＳＬ１と電気的に接続される。トランジスタＭ１のソース又はドレインの他方は、容量素子Ｃ１の電極の一方、容量素子Ｃ２の電極の一方、及び液晶素子ＬＣの電極の一方と電気的に接続される。トランジスタＭ２のゲートは、配線ＧＬ２と電気的に接続される。トランジスタＭ２のソース又はドレインの一方は、配線ＳＬ２と電気的に接続される。トランジスタＭ１のソース又はドレインの他方は、容量素子Ｃ２の電極の他方と電気的に接続される。配線ＣＯＭは、容量素子Ｃ１の電極の他方、及び液晶素子ＬＣの電極の他方と電気的に接続される。ノードＮＤ１は、トランジスタＭ１のソース又はドレインの他方、容量素子Ｃ１の電極の一方、容量素子Ｃ２の電極の一方、液晶素子ＬＣの電極の一方と接続されて形成される。ノードＮＤ２は、トランジスタＭ２のソース又はドレインの他方、容量素子Ｃ２の電極の他方と接続されて形成される。

続いて、ソースドライバ２４の電気的接続について説明する。データバスＤＤａｔａは、ラッチ回路２４ｄを介してレベルシフタ回路２４ｃと電気的に接続される。レベルシフタ回路２４ｃは、デジタルアナログ変換回路２４ｂと電気的に接続される。デジタルアナログ変換回路２４ｂは、第１出力端子がバッファ回路２４ａの入力端子と電気的に接続され、第２出力端子がスイッチＳ１の電極の一方と電気的に接続され、第３出力端子がスイッチＳ２の電極の一方と電気的に接続される。バッファ回路２４ａの出力端子は、スイッチＳ３の電極の一方、及びスイッチＳ４の電極の一方と電気的に接続される。配線ＳＬ１は、スイッチＳ４の電極の他方と電気的に接続される。配線ＳＬ２は、スイッチＳ１の電極の他方、スイッチＳ２の電極の他方、及びスイッチＳ３の電極の他方と電気的に接続される。スイッチ制御回路２４ｅは、スイッチＳ１、スイッチＳ２、スイッチＳ３、及びスイッチＳ４と電気的に接続される。

続いて、ゲートドライバ２５の電気的接続について説明する。シフトレジスタ回路２５ａは、バッファ回路２５ｃ、及びスイッチ制御回路２４ｅと電気的に接続される。シフトレジスタ回路２５ｂは、バッファ回路２５ｄと電気的に接続される。バッファ回路２５ｃは、配線ＧＬ１と電気的に接続される。バッファ回路２５ｄは、配線ＧＬ２と電気的に接続される。

なお、複数の配線ＣＴＬは、ゲートドライバ２５、及びスイッチ制御回路２４ｅと電気的に接続される。配線ＣＴＬには、クロック信号、スタートパルス信号、又はパルス幅制御信号などが与えられる。配線ＣＴＬについては、図１２で詳細な説明をする。

次に、ゲートドライバ２５の動作について説明する。シフトレジスタ回路２５ａは、バッファ回路２５ｃを介して表示装置２６の配線ＧＬ１に第１走査信号を与えることができる。またシフトレジスタ回路２５ｂは、バッファ回路２５ｄを介して表示装置２６の配線ＧＬ２に第２走査信号を与えることができる。なお、図示していないが第１走査信号、又は第２走査信号は、画素２６ａへのデータ書き込み信号としてスイッチ制御回路２４ｅにも与えられる。

続いて、ソースドライバ２４の動作について説明する。ラッチ回路２４ｄには、データバスＤＤａｔａを介して表示データがデジタルデータとして与えられる。表示データは、レベルシフタ回路２４ｃを介してデジタルアナログ変換回路２４ｂに与えられる。なお、デジタルアナログ変換回路２４ｂは、レベルシフタ回路２４ｃの機能を含んでもよい。

デジタルアナログ変換回路２４ｂは、与えられた表示データをデータ電位に変換することができる。この場合、データ電位は、表示データに対する線形性を有することが好ましい。例えば、図２で示すようにデータ電位Ｖ_Ｌが与えられる配線２４ｇとデータ電位Ｖ_Ｈが与えられる配線２４ｆの間を複数の抵抗素子で直列に接続することで、デジタルアナログ変換回路２４ｂは抵抗素子数に応じた異なる複数の電位を生成することができる。生成された該電位は、画素２６ａに与えられる場合に階調を表すデータ電位となる。生成されるデータ電位の数は、表示装置２６が表示する階調数と同じであることが好ましい。もしくは、表示装置２６が表示する階調数よりも多いことがより好ましい。一例として、デジタルアナログ変換回路２４ｂの第１の出力端子から、データ電位が出力され、第２の出力端子から、データ電位Ｖ_Ｌが出力され、第３の出力端子から、データ電位Ｖ_Ｈが出力される。

スイッチ制御回路２４ｅは、スイッチＳ１乃至スイッチＳ４を独立してオン又はオフの制御をすることができる。スイッチ制御回路２４ｅは、ゲートドライバ２５が有するシフトレジスタ回路２５ａ、及びシフトレジスタ回路２５ｂから、画素２６ａへのデータ書き込み信号が与えられる。よって、スイッチ制御回路２４ｅは、画素２６ａへのデータ書き込みタイミングに合わせてスイッチＳ１乃至スイッチＳ４のオン又はオフの制御を行うことができる。よって、スイッチ制御回路２４ｅは、画素２６ａにデータ電位を与えるタイミングを制御することができる。例えば、画素２６ａへのデータ書き込み信号は、配線ＣＴＬに与えられるクロック信号、スタートパルス信号、又はパルス幅制御信号などから生成し、設定された時間だけ遅らせることができる。

画素２６ａ、及びスイッチ制御回路２４ｅについては、図３のタイミングチャートを用いて詳細な動作について説明する。

図３は、本発明の一態様である半導体装置１００の動作例を示すタイミングチャートである。図３（Ａ）は、正の階調を設定する場合のタイミングチャートを示し、図３（Ｂ）は、負の階調を設定する場合のタイミングチャートを示す。

まず、図３（Ａ）では、正の階調を設定する場合のタイミングチャートについて説明する。

時刻Ｔ１では、配線ＧＬ１に第１走査信号が与えられ、配線ＧＬ２に第２走査信号が与えられる。また、スイッチ制御回路２４ｅには、第１走査信号、及び第２走査信号が与えられる。なお、スイッチ制御回路２４ｅによりスイッチＳ１及びスイッチＳ４がオフする場合、配線ＳＬ１、又は配線ＳＬ２は、フローティングの状態になることがある。図３で示す矢印つき点線で表示される期間は、フローティング（Ｆｌｏａｔ）であってもよい期間を示している。

トランジスタＭ１は、第１走査信号の状態によってオン状態になり、ノードＮＤ１には、配線ＳＬ１を介してデータ電位Ｄａｔａ１ａが与えられ、且つトランジスタＭ２は、第２走査信号によってオン状態になり、ノードＮＤ２には、配線ＳＬ２を介して第２データ電位が与えられる。ノードＮＤ１には、配線ＣＯＭに与えられる電位Ｖ_ＣＯＭを基準電位として、第１データ電位に相当するデータ電位Ｖ_Ｌが与えられる。また、ノードＮＤ２には、ノードＮＤ１に与えられるデータ電位Ｖ_Ｌを基準電位とするデータ電位Ｄａｔａ１ａが与えられる。

なお、時刻Ｔ１では、スイッチ制御回路２４ｅがスイッチＳ１をオン状態、スイッチＳ２をオフ状態、スイッチＳ３をオフ状態、スイッチＳ４をオン状態に制御することが好ましい。また、スイッチ制御回路２４ｅは、第１走査信号、又は第２走査信号の入力より遅れてスイッチＳ１乃至スイッチＳ４を制御することが好ましい。つまり、トランジスタＭ１、又はトランジスタＭ２のオン、又はオフのタイミングから、配線ＳＬ１、又は配線ＳＬ２に与えるデータ電位の出力タイミングの遅延時間（Ｄｅｌａｙ）を制御することで、トランジスタＭ１、又はトランジスタＭ２の特性ばらつきなどに依存せずに正確なデータの書き込みをすることができる。よって、配線ＳＬ１、又は配線ＳＬ２にデータ電位が与えられるまで、ノードＮＤ１、又はノードＮＤ２はデータが確定しない期間が生じるが問題はない。なぜならば時刻Ｔ２までにノードＮＤ１、又はノードＮＤ２はデータが確定していればよいからである。さらに、遅延制御は、温度に応じて遅延時間の設定を変更できることが好ましい。

時刻Ｔ２では、トランジスタＭ１は、第１走査信号の状態によってオフ状態になり、トランジスタＭ２は、第２走査信号の状態によってオン状態を保持する。スイッチ制御回路２４ｅは、スイッチＳ１をオフ状態、スイッチＳ２をオフ状態、スイッチＳ３をオン状態、スイッチＳ４をオフ状態に制御する。ノードＮＤ１は、データ電位Ｄａｔａ１ａを保持したフローティング状態になる。ノードＮＤ２には、配線ＳＬ２を介して第２データ電位が与えられる。この場合、第２データ電位として、データ電位Ｖ_Ｌを基準電位とするデータ電位Ｄａｔａ２ａが与えられる。容量素子の電荷保存則に従い、ノードＮＤ１に保持されているデータ電位Ｄａｔａ１ａには、容量素子Ｃ２を介してデータ電位Ｄａｔａ２ａが演算されデータ電位Ｄａｔａ３ａが生成される。データ電位Ｄａｔａ３は、以下の式１にて算出される。以降において、トランジスタがオフ状態になるとはトランジスタのゲートに与えられる信号が“Ｌ”に変化することを示し、トランジスタがオン状態になるとはトランジスタのゲートに与えられる信号が“Ｈ”に変化することを示す。

Ｄａｔａ３＝Ｄａｔａ１＋（Ｃ２／（Ｃ１＋Ｃ２））×Ｄａｔａ２ （式１）

なお、容量素子Ｃ１、及び容量素子Ｃ２の容量値の大きさは、同じ大きさが好ましい。もしくは、容量素子Ｃ２が、容量素子Ｃ１と異なる大きさの容量値とすることで、演算における容量素子Ｃ２に係数を掛けることができる。また、時刻Ｔ２より指定された遅延時間の期間、配線ＳＬ１は、与えられたデータ電位を保持することが好ましい。遅延時間を有することで、ノードＮＤ１へのデータ書き込みが確実になる。

時刻Ｔ３では、トランジスタＭ２は、第２走査信号の状態によってオフ状態になり、トランジスタＭ１は、第１走査信号の状態によってオフ状態を保持する。トランジスタＭ２がオフ状態になることで、ノードＮＤ２はフローティング状態になる。また、時刻Ｔ３より指定された遅延時間の期間、配線ＳＬ２は、与えられたデータ電位を保持することが好ましい。遅延時間を有することで、ノードＮＤ２へのデータ書き込みが確実になる。よって、ノードＮＤ２には、データ電位Ｄａｔａ２ａの電位が保持され、ノードＮＤ１には、データ電位Ｄａｔａ３ａが保持される。従って、液晶素子ＬＣには、電位Ｖ_ＣＯＭを基準電位とするデータ電位Ｄａｔａ３ａが与えられる。

図３（Ｂ）では、負の階調を設定する場合のタイミングチャートについて説明する。なお、図３（Ａ）と説明が重複する内容については、説明を省略する。

時刻Ｔ１では、配線ＧＬ１に第１走査信号が与えられ、配線ＧＬ２に第２走査信号が与えられる。また、スイッチ制御回路２４ｅには、第１走査信号、及び第２走査信号が与えられる。

トランジスタＭ１は、第１走査信号の状態によってオン状態になり、ノードＮＤ１には、配線ＳＬ１を介してデータ電位Ｄａｔａ１ｂが与えられ、且つトランジスタＭ２は、第２走査信号の状態によってオン状態になり、ノードＮＤ２には、配線ＳＬ２を介して第２データ電位が与えられる。ノードＮＤ１には、配線ＣＯＭに与えられる電位Ｖ_ＣＯＭを基準電位として、第２データ電位に相当するデータ電位Ｖ_Ｈが与えられる。また、ノードＮＤ２には、ノードＮＤ１に与えられるデータ電位Ｖ_Ｈを基準電位とするデータ電位Ｄａｔａ１ｂが与えられる。

なお、時刻Ｔ１では、スイッチ制御回路２４ｅがスイッチＳ１をオフ状態、スイッチＳ２をオン状態、スイッチＳ３をオフ状態、スイッチＳ４をオン状態に制御することが好ましい。また、スイッチ制御回路２４ｅは、第１走査信号、又は第２走査信号の入力より遅れてスイッチＳ１乃至スイッチＳ４を制御することが好ましい。

時刻Ｔ２では、トランジスタＭ１は、第１走査信号の状態によってオフ状態になり、トランジスタＭ２は、第２走査信号の状態によってオン状態を保持する。スイッチ制御回路２４ｅは、スイッチＳ１をオフ状態、スイッチＳ２をオフ状態、スイッチＳ３をオン状態、スイッチＳ４をオフ状態に制御する。ノードＮＤ１は、データ電位Ｄａｔａ１ｂを保持したフローティング状態になる。ノードＮＤ２には、配線ＳＬ２を介して第２データ電位が与えられる。この場合、第２データ電位として、データ電位Ｖ_Ｈを基準電位としてデータ電位Ｄａｔａ２ｂが与えられる。容量素子の電荷保存則に従い、ノードＮＤ１に保持されているデータ電位Ｄａｔａ１ｂには、容量素子Ｃ２を介してデータ電位Ｄａｔａ２ｂが演算されデータ電位Ｄａｔａ３ｂが生成される。

時刻Ｔ３では、トランジスタＭ１は、第１走査信号の状態によってオフ状態を保持し、トランジスタＭ２は、第２走査信号の状態によってオフ状態になる。トランジスタＭ２がオフ状態になることで、ノードＮＤ２はフローティング状態になる。よって、ノードＮＤ２には、データ電位Ｄａｔａ２ｂの電位が保持され、ノードＮＤ１には、データ電位Ｄａｔａ３ｂが保持される。従って、液晶素子ＬＣには、電位Ｖ_ＣＯＭを基準電位とするデータ電位Ｄａｔａ３ｂが与えられる。

よって、図３（Ａ）、（Ｂ）では、画素に与えられる複数のデータ電位を演算しデータ電位Ｄａｔａ３ａ、又はデータ電位Ｄａｔａ３ｂを生成することができる。データ電位Ｄａｔａ３ａ、又はデータ電位Ｄａｔａ３ｂは、ソースドライバの出力電圧範囲を超える電圧を液晶素子に与えることができる。よって、画素は、ソースドライバの出力電圧範囲で表示する場合に比べ、データ電位Ｄａｔａ３ａ、又はデータ電位Ｄａｔａ３ｂが与えられた場合に大きな階調数で表示することができる。

図４は、図１（Ａ）の表示モードと異なる例を用いて、液晶素子に与える電位に対する透過率（Ｔｒａｎｓｍｉｔｔａｎｃｅ）について説明する。図４に示す階調特性を有する液晶素子は、電位Ｖ_ＣＯＭを基準電位として表示データが与えられる。例えば、液晶素子は、データ電位Ｄａｔａ１ａ、又はデータ電位Ｄａｔａ１ｂが与えられる。該液晶素子は、与えられるデータ電位Ｄａｔａ１、又はＤａｔａ１ｂと電位Ｖ_ＣＯＭとが同じ電位の場合に最小階調Ｇ０を示す例を示している。つまり、表示装置が備える表示モードがノーマリーブラックで動作する例を示している。なお、データ電位Ｄａｔａ１ａ、又はデータ電位Ｄａｔａ１ｂは、ソースドライバの出力電圧範囲（Ｓｏｕｒｃｅ ｄｒｉｖｅｒ ｏｕｔｐｕｔ ｒａｎｇｅ）Ｄａｔａ１内の電位である。

図５（Ａ）では、液晶素子に与える電位に対する透過率（Ｔｒａｎｓｍｉｔｔａｎｃｅ）について説明する。図５（Ａ）に示す駆動方法では、図１（Ａ）と異なる方法で液晶素子に電位を与えることができる。ソースドライバには、デジタル入力コード“０”からデジタル入力コード“ｎ”までの範囲の表示データが与えられる。つまり、最小階調Ｇ０から階調Ｇ１までの階調を制御するためのソースドライバの分解能を図１（Ａ）の半分にできる特徴を有する。そのために、図５で示す駆動方法では、正の階調で表示する場合と、負の階調で表示する場合とで液晶素子に与える基準電位を反転させることが好ましい。

一例として、ソースドライバの出力電圧範囲（Ｓｏｕｒｃｅ ｄｒｉｖｅｒ ｏｕｔｐｕｔ ｒａｎｇｅ）Ｄａｔａ１で正の階調を表示する場合には、デジタル入力コード“０”は、デジタルアナログ変換回路によってデータ電位Ｖ_ＣＯＭに変換され、デジタル入力コード“ｎ”は、デジタルアナログ変換回路によってデータ電位Ｖ_Ｈ１に変換される。

画素には、さらに、データ電位Ｄａｔａ２ａが与えられることが好ましい。データ電位Ｄａｔａ２ａは、データ電位Ｖ_ＣＯＭからデータ電位Ｖ_Ｈ２の電圧範囲で変換される。画素は、与えられる複数のデータ電位を演算することで、液晶素子に与えるデータ電位を大きくすることができる。与えられるデータ電位Ｄａｔａ２ａは、ソースドライバの出力電圧範囲Ｄａｔａ１と同じ大きさであることが好ましい。よって表示装置２６が表示できる最大階調Ｇ２は、最大でデジタル入力コード“２ｎ”相当になる。なお、データ電位Ｖ_Ｈ１、又はデータ電位Ｖ_Ｈ２は、１回目、又は２回目の書き込みを区別するための表記であり、ソースドライバの出力電圧範囲は同じである。

また、ソースドライバの出力電圧範囲Ｄａｔａ１で負の階調を表示する場合には、デジタル入力コード“０”は、デジタルアナログ変換回路によってデータ電位Ｖ_Ｈ１に変換され、デジタル入力コード“－ｎ”は、デジタルアナログ変換回路によってデータ電位Ｖ_ＣＯＭに変換される。つまり、１回目のデータの書き込みでは、データ電位Ｖ_Ｈ１が基準電位として与えられる。

画素には、さらに、データ電位Ｄａｔａ２ｂが与えられることが好ましい。画素は、与えられる複数のデータ電位を演算することで、液晶素子に与えるデータ電位を大きくすることができる。与えられるデータ電位Ｄａｔａ２ｂは、ソースドライバの出力電圧範囲Ｄａｔａ１と同じ大きさであることが好ましい。データ電位Ｄａｔａ２ｂは、データ電位Ｖ_Ｈ２を基準電位として与えられる。よって表示装置２６が表示できる最大階調Ｇ２ａは、最大でデジタル入力コード“－２ｎ”相当になる。

図５（Ｂ）は、表示データに対する液晶素子に与える電圧について説明する図である。表示データは、デジタルデータで与えられる。デジタルアナログ変換回路は、表示データに対して線形な出力電圧を有していることが好ましい。但し、図５（Ｂ）では、正の階調を示す電位の出力特性と、負の階調を示す電位の出力特性が重なるため、明示的にずらして表示している。

図５（Ａ）、（Ｂ）で示すように、正の階調を表示する場合、データ電位Ｄａｔａ１は、データ電位Ｄａｔａ２ａと演算することで、液晶素子が最大階調Ｇ２の階調を表示することができる。また、負の階調を表示する場合、データ電位Ｖ_Ｈ１を基準に反転して表示データを与える。よって、負の階調を表示する場合、データ電位Ｄａｔａ１は、データ電位Ｄａｔａ２ｂと演算することで、最大階調Ｇ２の階調を表示することができる。但し、画素における該演算は、加算に限定されず、減算することもできる。また、該演算は、データ電位Ｄａｔａ２ａ、又はデータ電位Ｄａｔａ２ｂに係数を掛けることができる。

従って、液晶素子は、データ電位Ｄａｔａ１によってデジタル入力コード“ｎ”相当の階調まで表示することができる。さらに、画素においてデータ電位Ｄａｔａ２ａ、又はデータ電位Ｄａｔａ２ｂが演算されることで、デジタル入力コード“２ｎ”相当の階調まで、表示できる階調の範囲が拡大する。つまり、画素は、与えられる複数のデータ電位を演算することでソースドライバの出力電圧範囲で表示できる階調範囲よりも広い範囲の階調範囲の表示をすることができる。

なお、ソースドライバは、液晶素子に与える電位Ｖ_ＣＯＭを反転して駆動し、ソースドライバの出力電圧範囲が小さくなることで消費電力を小さくすることができる。また、ソースドライバの出力電圧範囲を、液晶素子の電圧に対し透過率の変化量が小さな領域に対応させることで、透過率の変化量が小さな階調の表示を細かく制御することができる。さらに、画素には、演算されるデータ電位Ｄａｔａ２ａ、又はデータ電位Ｄａｔａ２ｂが与えられることで、液晶素子には、高い階調の範囲を制御するために十分高い電位を与えることができる。従って、表示装置は、表示する画像のコントラストを改善することができる。

なお、画素に与える表示データは、２回に限定されない。画素に与える表示データが、複数回与えられてもよい。例えば、画素に与える複数回の表示データのいずれか一が、表示装置が使用される温度における補正テーブルとして機能してもよい。表示装置が低温環境で使用される場合には、より大きな電位を液晶素子に与えることで液晶素子をより滑らかに駆動させることができる。

また、図５（Ｂ）では、ソースドライバの出力電圧範囲Ｄａｔａ１、正の階調を示す範囲Ｄａｔａ３Ａ、及び負の階調を示す範囲Ｄａｔａ３Ｂを明示的に示している。

図６（Ａ）は、図２と異なる構成を有する半導体装置１００を説明する図である。図６（Ａ）では、図２と異なる点について説明する。ゲートドライバ２５が反転制御回路２５ｅを有している点と、液晶素子ＬＣの電極の他方が配線ＴＣＯＭと接続されている点が異なっている。

反転制御回路２５ｅは、配線ＴＣＯＭ、シフトレジスタ回路２５ａ、及びシフトレジスタ回路２５ｂと電気的に接続されている。反転制御回路２５ｅは、シフトレジスタ回路２５ａ、又はシフトレジスタ回路２５ｂから第１走査信号、又は第２走査信号が与えられる。反転制御回路２５ｅは、与えられる該走査信号から配線ＴＣＯＭに与える反転信号を生成する。つまり、反転制御回路２５ｅは、液晶素子における電位Ｖ_ＣＯＭを反転させることができる。また、配線ＴＣＯＭが与えられる反転信号は、一例としてプロセッサ、又はディスプレイコントローラなどから与えられてもよい。

なお、一定期間毎に液晶素子における電位Ｖ_ＣＯＭに対して印加されるデータ電圧の極性を反転させて駆動させることで液晶材料の劣化やちらつき（フリッカ）などの表示ムラを抑制することができる。反転駆動の例としては、フレーム反転駆動をはじめ、ソースライン反転駆動、ゲートライン反転駆動、ドット反転駆動などが挙げられる。

フレーム反転駆動とは、１フレーム期間毎に液晶素子に印加される電圧の極性を反転させる駆動方法である。なお、１フレーム期間とは、１画素分の画像を表示する期間に相当し、その期間には特に限定はないが、画像を見る人がちらつき（フリッカ）を感じないように少なくとも１／６０秒以下とすることが好ましい。

さらに周期を短くし、周波数を高くして、動画での画像のぶれを低減することが望ましい。望ましくは、周期を１／１２０秒以下（周波数が１２０Ｈｚ以上）であることが望ましい。より望ましくは、周期を１／１８０秒以下（周波数が１８０Ｈｚ以上）であることが望ましい。このようにフレーム周波数を向上させる場合、元の画像のデータのフレーム周波数と一致しないときには、画像データを補間する必要がある。この場合は、動きベクトルを用いて、画像データを補間することにより、高いフレーム周波数で表示させることができる。以上のようにして、画像の動きが滑らかに表示され、残像の少ない表示を行うことができる。

なお、本明細書において、表示素子が液晶素子を有する表示装置は、画像の表示方法により直視型、投写型などに分類される。また、照明光が画素を透過するか、反射するかで、透過型、反射型、半透過型で分類することができる。液晶素子の一例としては、液晶の光学的変調作用によって光の透過又は非透過を制御する素子がある。その素子は一対の電極と液晶層により構造されることが可能である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。液晶素子に適用される液晶としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶等が挙げられる。

また、液晶表示装置の表示方式としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ－ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモード、及び、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）モード等がある。

図６（Ａ）で示す画素２６ｂは、画素２６ｂが有する画素電極と、対向基板に配置された配線ＴＣＯＭの間に液晶素子が配置された構成を有する。例えば、ＴＮモード、ＶＡモード、ＭＶＡモード、ＯＣＢモードなどの表示方式が、画素２６ｂの構成例である。例えば、図２の画素２６ａの構成も画素２６ｂと同様の表示方式を有していることが好ましい。但し、画素２６ａでは、液晶素子ＬＣの電極の他方、及び容量素子Ｃ１の電極の他方には、電位Ｖ_ＣＯＭが基準電位として与えられるが、画素２６ｂでは、電位Ｖ_ＣＯＭが基準電位として配線ＴＣＯＭに与えられる。なお、画素２６ｂの配線ＣＯＭは、電位Ｖ_ＣＯＭと異なる電位でもよい。

図６（Ｂ）で示す画素２６ｃは、液晶素子ＬＣの電極の他方、及び容量素子Ｃ１の電極の他方が配線ＴＣＯＭと接続されている点が図６（Ａ）で示す画素２６と異なっている。例えば、ＦＦＳモード、ＩＰＳモードなどの表示方式が、画素２６ｃの構成例である。画素２６ｃでは、液晶素子ＬＣの電極の他方、及び容量素子Ｃ１の電極の他方には、同じ基準電位が与えられることが好ましい。

（実施の形態２）
本実施の形態では、温度変化の影響を抑制する半導体装置の構成例について図７を用いて説明する。

図７は、半導体装置１００ａの構成例を示すブロック図である。半導体装置１００ａは、表示装置２０、ＣＰＵ２７、及び温度センサ１９を有する。表示装置２０は、制御部２１、及び表示装置２６を有する。表示装置２６は、複数の画素２６ａ、ゲートドライバ２５、及び電圧参照回路１２を有している。制御部２１は、半導体装置１０、ディスプレイコントローラ２２、フレームメモリ２３、及びソースドライバ２４を有する。フレームメモリ２３は、記憶装置２３ａ、及び記憶装置２３ｂを有する。なお、電圧参照回路１２については、図９、及び図１０（Ｂ）で詳細な説明をする。

フレームメモリ２３は、例えば、記憶装置２３ａ、及び記憶装置２３ｂを有することで、表示データが静止画と動画を区別するための比較処理、画質改善のためのフィルタリング処理、画像と文字情報などを重ね合わせるための画像データ合成処理、異なる画像を重ね合わせるための画像データ合成処理などに使用することができる。なお、フレームメモリ２３には、ＣＰＵ２７などから画像データが与えられることが好ましい。

また、ＣＰＵ２７は、表示装置２６、又はフレームメモリ２３などの構成部品、もしくは表示装置２０が使用されている環境温度などの温度情報を温度センサ１９などから収集し半導体装置１０に与えることができる。

記憶装置２３ａ、及び記憶装置２３ｂは、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、又はＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの記憶回路を用いてもよい。なお、記憶回路には、オフ電流の小さなトランジスタを用いることで、静止画などを長い期間保持することを可能にする。なお、オフ電流の小さなトランジスタを有する記憶装置として、ＤＯＳＲＡＭ（登録商標）「Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ」、ＮＯＳＲＡＭ（登録商標）「Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ」などがある。

図７に示す表示装置２０は、一例として、画素２６ａ、電圧参照回路１２、及びゲートドライバ２５が半導体層に金属酸化物を有するトランジスタによって形成されている。半導体層に金属酸化物を有するトランジスタは、オフ電流が小さいことを特徴とする。なお、オフ電流の小さなトランジスタについては、実施の形態５に詳細な説明をする。さらに、画素２６ａ、電圧参照回路１２、及びゲートドライバ２５が同じ該トランジスタで形成されることで、該トランジスタの閾値電圧は、該トランジスタのバックゲートに与える電圧によって制御することができる。

例えば半導体装置１００ａが高温の環境で使用される場合、該トランジスタのオフ電流が大きくなる場合がある。従って、ゲートドライバ２５が有する該トランジスタのバックゲートを制御することで、該トランジスタの閾値電圧の変化を制御することができる。つまり、高温の環境で使用される場合においても、ゲートドライバ２５が有するトランジスタは、オフ電流の増加を抑制することができる。また、該トランジスタは、特性のばらつき、又は電圧ストレス等によるトランジスタの閾値電圧の変動などがある。半導体装置１０を用いることで、該トランジスタばらつき、又は閾値電圧の変動などの影響を軽減することができる。よって半導体装置１００ａの消費電力の増大を抑制することができる。

図８は、本発明の一態様である半導体装置１００ｂの構成例を示す回路図である。図８は、図７で示した半導体装置１００ａのソースドライバ２４、ゲートドライバ２５、表示装置２６について説明する図である。図８で示す半導体装置１００ｂは、図７で説明した半導体装置１００ａを詳細に説明する図である。表示装置２６は、電圧参照回路１２を有する。半導体装置１０は、電圧参照回路１２、バッファ回路２５ｃ、及びバッファ回路２５ｄと電気的に接続されている。半導体装置１０は、電圧参照回路１２を含む構成であることが好ましい。

電圧参照回路１２が有するトランジスタは、表示装置２６、及びゲートドライバ２５が有するトランジスタと同じ半導体層に金属酸化物を有することを特徴としている。よって、電圧参照回路１２は、半導体装置１０のセンサとして機能する。従って、半導体装置１００ｂを有する電子機器などの使用環境に合わせて、半導体装置１００ｂが有するトランジスタの閾値電圧を制御するフィードバックループを形成することができる。

〈〈半導体装置１０〉〉
図９で示す半導体装置１０は、バンドギャップリファレンス回路１１、電圧参照回路１２、選択回路１３、差分検出回路１４、電圧制御発振器１５、負電圧生成回路１６、動作モード制御回路１７、及びアンプ１８を有する。

バンドギャップリファレンス回路１１は、出力端子１１ａ、出力端子１１ｂ、及び出力端子１１ｃを有する。出力端子１１ａには、第１電流が出力され、出力端子１１ｂには、第１電位が出力され、出力端子１１ｃには、第２電位が出力される。

電圧参照回路１２は、入力端子１２ａ、入力端子１２ｃ、入力端子１２ｄ、及び出力端子１２ｂを有する。電圧参照回路１２は、半導体層に金属酸化物を有する第１トランジスタを有する。第１トランジスタについては、図１０（Ｂ）で詳細な説明をする。第１トランジスタは、バックゲートを有し、バックゲートには、入力端子１２ｃが電気的に接続される。第１トランジスタが入力端子１２ａから第１電流が与えられる場合、出力端子１２ｂには、第１トランジスタの閾値電圧が出力される。入力端子１２ｄには、配線ＲＳＴが電気的に接続される。配線ＲＳＴに与えられる信号が、第１トランジスタのバックゲート電位を初期化することができる。但し、入力端子１２ｄは、必ずしも設けなくてもよい。

選択回路１３は、入力端子１３ａ、入力端子１３ｂ、入力端子１３ｄ、及び出力端子１３ｃを有する。入力端子１３ａは、出力端子１１ｂと電気的に接続され、入力端子１３ｂは、出力端子１１ｃと電気的に接続される。動作モード制御回路１７は、入力端子１３ｄと電気的に接続される。よって、選択回路１３は、動作モード制御回路１７が検知する温度に従い、入力端子１３ａに与えられる第１電位、又は入力端子１３ｂに与えられる第２電位のいずれかを出力端子１３ｃに出力する。なお、さらに細かく温度選択の条件を管理し、選択回路１３がそれぞれの温度に応じて異なる電位を出力してもよい。なお、動作モード制御回路１７は、温度を検知するための温度センサを有する構成でもよい。又は、動作モード制御回路１７に温度センサが接続される構成でもよいし、又は、ＣＰＵなどから温度情報が与えられる構成でもよい。

差分検出回路１４は、第１トランジスタの閾値電圧、及び選択回路１３の出力電圧の電圧差を差分電圧として検出し出力する。差分検出回路１４は、アンプを用いることで容易に検出することができる。但し、差分検出回路１４は、アナログデジタル変換回路によって構成されてもよい。

電圧制御発振器１５は、入力される該差分電圧を周波数に変換することができる。電圧制御発振器１５は、ＶＣＯ回路（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）などを用いて電圧から周波数に変換することが好ましい。従って、電圧制御発振器１５の出力周波数は、電圧の大きさに応じて出力周波数の大きさが制御される。

負電圧生成回路１６は、入力端子１６ａ、出力端子１６ｂ、レベルシフタ回路１６ｃ、及びチャージポンプ回路１６ｄを有する。レベルシフタ回路１６ｃには、入力端子１６ａを介して該出力周波数が入力周波数として与えられる。レベルシフタ回路１６ｃは、チャージポンプ回路１６ｄに与える入力周波数の振幅電圧を調整することができる。また、レベルシフタ回路１６ｃは、チャージポンプ回路１６ｄに与える正相信号、及び反転信号を生成することができる。チャージポンプ回路１６ｄは、与えられる入力周波数に応じて負電圧を生成することができる。

チャージポンプ回路１６ｄが生成する負電圧は、電圧参照回路１２の入力端子１２ｃに与えることができる。よって、第１トランジスタの閾値電圧が選択回路１３の出力電圧と同じ電圧に収束するように、電圧参照回路１２が第１トランジスタのバックゲートに与える電圧を制御することができる。

アンプ１８は、チャージポンプ回路１６ｄが生成する負電圧の信号を低インピーダンスの出力信号に変換して出力することができる。アンプ１８の出力は、ゲートドライバ２５、及び画素２６ａなどに与えられる。

一例として、ゲートドライバ、又は表示装置の画素などに、半導体層が金属酸化物を有するトランジスタが用いられる場合は、該トランジスタのバックゲートに、半導体装置１０が電圧で出力する信号ＶＢＧによって該トランジスタの閾値電圧を制御することができる。従って、ゲートドライバ、又は表示装置が温度変化の大きな環境で使用されても、該トランジスタのバックゲートに与えられる信号ＶＢＧによって、該トランジスタの閾値電圧は、動作モード制御回路１７によって選択された閾値電圧になるように調整される。従って、該トランジスタのオフ電流が低く保たれる。また、記憶装置が高温の環境で使用されることで発生するデータの劣化や、表示装置が高温の環境で使用されることで発生する画素の表示不良を低減することができる。また、ゲートドライバ、又は表示装置が、高温の環境で使用される場合に発生する消費電力、又は待機電力の増大を抑制することができる。

図１０（Ａ）は、バンドギャップリファレンス回路１１の構成例を示す回路図である。バンドギャップリファレンス回路１１は、バンドギャップリファレンス回路１１ｄ、及び基準電圧電流生成回路１１ｅを有する。バンドギャップリファレンス回路１１ｄは、出力端子に任意の電圧を出力することができる。一例として、バンドギャップリファレンス回路１１ｄは公知の回路を用いてもよい。また任意の電圧とは、一例として、常温（２５℃）における第１トランジスタの閾値電圧になるように設定されることが好ましい。但し、任意の電圧は限定されるものではなく、ゲートドライバ、表示装置、又は電子機器などの使用環境に合わせて設定されることが好ましい。

基準電圧電流生成回路１１ｅは、アンプ３０、トランジスタ３１ａ乃至３１ｄ、抵抗素子３２ａ乃至３２ｃを有する。トランジスタ３１ａ乃至３１ｄはｐ型トランジスタを用いることが好ましい。また、アンプ３０は、ボルテージフォロワ接続を有していることが好ましい。アンプ３０の非反転入力端子には、バンドギャップリファレンス回路１１ｄの出力端子が電気的に接続される。反転入力端子には、アンプ３０の出力端子が電気的に接続される。

アンプ３０の出力端子は、トランジスタ３１ａ乃至３１ｄのそれぞれのゲートと電気的に接続される。トランジスタ３１ａ乃至３１ｄのそれぞれのソースは配線ＶＤＤ１と接続され、カレントミラー回路を形成する。トランジスタ３１ａのドレインは、直列に接続された抵抗素子３２ａ乃至３２ｃと電気的に接続される。トランジスタ３１ｂのドレインは、直列に接続された抵抗素子３２ｂ及び３２ｃと電気的に接続される。トランジスタ３１ｃのドレインは、抵抗素子３２ｃと電気的に接続される。但し、カレントミラー回路はｎ型トランジスタで形成されてもよい。

トランジスタ３１ａ乃至３１ｄは、同じチャネル長を有していることが好ましい。トランジスタ３１ａ乃至３１ｃは、さらに同じチャネル幅を有することでトランジスタ３１ａ乃至３１ｃに流れる電流の大きさを同じにすることができる。従って、抵抗値を変えることで任意の電圧を容易に生成することができる。

一例として、トランジスタ３１ａが、直列に接続された抵抗素子３２ａ乃至３２ｃに電流を流すことでリファレンス電圧を生成することができる。該リファレンス電圧を反転入力端子に与えることでアンプ３０がボルテージフォロワとして機能する。異なる例として、トランジスタ３１ｂが、直列に接続された抵抗素子３２ｂ、及び３２ｃに電流を流すことで第１電位を生成することができる。第１電位は、出力端子１１ｂに出力される。さらに、異なる例として、トランジスタ３１ｃが、抵抗素子３２ｃに電流を流すことで第２電位を生成することができる。第２電位は、出力端子１１ｃに出力される。

基準電圧電流生成回路１１ｅは、さらに、第１電流を生成するトランジスタ３１ｄを有する。但し、トランジスタ３１ｄのチャネル幅は、トランジスタ３１ａ乃至３１ｃと同じでもよいし、異なっていてもよい。トランジスタ３１ｄに流れる第１電流は、出力端子１１ａに出力される。

よって、基準電圧電流生成回路１１ｅでは、第１電圧が第２電圧よりも大きな電圧を出力する例を示している。異なる例として、カレントミラーの段数を増やし、抵抗の組み合わせを細かく設定することで、第１トランジスタの閾値電圧をさらに細かく制御してもよい。

図１０（Ｂ）は、電圧参照回路１２の構成を示す回路図である。電圧参照回路１２は、トランジスタ３３、抵抗素子３４、及びトランジスタ３５を有している。トランジスタ３３、及びトランジスタ３５は、半導体層に金属酸化物を有するトランジスタである。トランジスタ３３は、図９で説明された電圧参照回路１２が有する第１のトランジスタに相当する。

トランジスタ３３のドレイン及びゲートは、入力端子１２ａ、及び出力端子１２ｂと電気的に接続される。トランジスタ３３のソースは、配線ＧＮＤと電気的に接続される。また、トランジスタ３３のバックゲートは、抵抗素子３４の電極の一方、トランジスタ３５のソース又はドレインの一方、トランジスタ３５のバックゲート、及び入力端子１２ｃと電気的に接続される。抵抗素子３４の電極の他方は、配線ＶＤＤ１と電気的に接続される。また、トランジスタ３５のソース又はドレインの他方は、配線ＧＮＤと電気的に接続される。なお、配線ＧＮＤに与えられる電位は、シフトレジスタ回路２５ａを動作させるための低電位を示し、０Ｖに限定されない。

トランジスタ３３のドレイン及びゲートには、入力端子１２ａを介して第１電流が与えられる。よって、出力端子１２ｂには、トランジスタ３３の閾値電圧が出力される。なお、トランジスタ３３は、トランジスタ３３のバックゲートに与えられる電圧により閾値電圧がシフトすることが知られている。従って、チャージポンプ回路１６ｄによって生成される負電圧が入力端子１２ｃを介してトランジスタ３３のバックゲートに与えられることで、トランジスタ３３を中心としたフィードバックループが形成される。選択回路１３は、動作モード制御回路１７が検知する温度によって選択される選択電圧と、電圧参照回路１２の出力端子１２ｂの出力電圧が同じになるとフィードバック調整が収束し、調整が終了する。

トランジスタ３５は、トランジスタ３３のバックゲート電位を初期化することができる。抵抗素子３４は、配線ＶＤＤ１に与えられる電圧を基準にトランジスタ３３のバックゲート電位を生成することができる。抵抗素子３４の代わりに、容量素子、又はダイオード等を用いてもよい。後述する負電圧生成回路１６は、チャージポンプ回路１６ｄを用いて負電圧を生成するため、トランジスタ３３のバックゲートに与える負電圧の微調整ができることが好ましい。よって抵抗を介して電流を流すことで、トランジスタ３３のバックゲートに与える負電圧の微調整をすることができる。

図１１は、負電圧生成回路１６の構成を示す回路図である。負電圧生成回路１６は、入力端子１６ａ、出力端子１６ｂ、レベルシフタ回路１６ｃ、及びチャージポンプ回路１６ｄを有する。レベルシフタ回路１６ｃは、レベルシフタ３６ａ、及びレベルシフタ３６ｂを有する。レベルシフタ回路１６ｃは、チャージポンプ回路１６ｄに与える信号の振幅電圧を調整することができる。一例として、レベルシフタ３６ａは正電圧側に電圧を拡張することができる。一例として、レベルシフタ３６ｂは負電圧側に電圧を拡張することができる。一例として、配線ＶＤＤ１に与えられる電圧が、正電圧側の最大電圧となる。一例として、チャージポンプ回路１６ｄが生成する負電圧が、負電圧側の最小電圧となる。なお、レベルシフタ回路１６ｃは、表示装置２６に形成されてもよい。

レベルシフタ回路１６ｃには、入力端子１６ａを介して入力周波数が与えられる。また、レベルシフタ３６ａは、チャージポンプ回路１６ｄに与える正相信号を生成し、レベルシフタ３６ｂは、チャージポンプ回路１６ｄに与える反転信号を生成することができる。

チャージポンプ回路１６ｄは、トランジスタ３７ａ、トランジスタ３７ｂ、容量素子３７ｃ、トランジスタ３８ａ、トランジスタ３８ｂ、容量素子３８ｃ、トランジスタ３９、入力端子１６ｅ、入力端子１６ｆ、出力端子１６ｂ、配線ＶＤＤ２、及び配線ＧＮＤを有する。なお、トランジスタ３７ａ、トランジスタ３７ｂ、トランジスタ３８ａ、トランジスタ３８ｂ、及びトランジスタ３９は、半導体層に金属酸化物を有していることが好ましい。

入力端子１６ｅは、トランジスタ３７ａのゲート、トランジスタ３７ｂのゲート、及びトランジスタ３９のゲートと電気的に接続される。入力端子１６ｆは、トランジスタ３８ａのゲート、及びトランジスタ３８ｂのゲートと電気的に接続される。配線ＶＤＤ２は、トランジスタ３７ａのソース又はドレインの一方と電気的に接続される。配線ＧＮＤは、トランジスタ３７ｂのソース又はドレインの一方と電気的に接続される。トランジスタ３７ａのソース又はドレインの他方は、３８ａのトランジスタのソース又はドレインの一方、及び容量素子３７ｃの電極の一方と電気的に接続される。トランジスタ３７ｂのソース又はドレインの他方は、トランジスタ３８ｂのソース又はドレインの一方、及び容量素子３７ｃの電極の他方と電気的に接続される。トランジスタ３８ａのソース又はドレインの他方は、トランジスタ３９のソース又はドレインの一方、及び容量素子３８ｃの電極の一方と電気的に接続される。トランジスタ３９のソース又はドレインの他方は、配線ＧＮＤと電気的に接続される。トランジスタ３８ｂのソース又はドレインの他方は、出力端子１６ｂ、レベルシフタ３６ａ、レベルシフタ３６ｂ、容量素子３８ｃの電極の他方、トランジスタ３７ａ、トランジスタ３７ｂ、トランジスタ３８ａ、トランジスタ３８ｂ、及びトランジスタ３９のそれぞれのバックゲートと電気的に接続される。

配線ＶＤＤ２には、正の電圧が与えられる。配線ＧＮＤには、配線ＶＤＤ２に与えられた正の電圧より小さな電圧が与えられる。但し、配線ＧＮＤには、回路の基準電位が与えられることが好ましい。以降では、一例としてグランド電位の０Ｖが与えられる場合について説明する。配線ＶＤＤ２に与えられる電圧は、配線ＶＤＤ１に与えられる電圧以下であることが好ましい。より好ましくは、配線ＶＤＤ２に与えられる電圧は、配線ＶＤＤ１に与えられる電圧よりも小さいことが好ましい。

レベルシフタ３６ａの出力は、トランジスタ３７ａ、トランジスタ３７ｂ、及びトランジスタ３９をオン状態にする。この場合、レベルシフタ３６ｂの出力は、レベルシフタ３６ａの出力の反転状態であり、従って、トランジスタ３８ａ、及びトランジスタ３８ｂはオフ状態になる。よって、容量素子３７ｃの電極の一方には配線ＶＤＤ２から正の電圧が与えられ、容量素子３７ｃの電極の他方には配線ＧＮＤから一例として０Ｖが与えられる。従って、容量素子３７ｃには、配線ＶＤＤ２と、０Ｖとの電位差に相当する電圧が保持される。

続いて、レベルシフタ３６ａの出力が反転し、トランジスタ３７ａ、トランジスタ３７ｂ、及びトランジスタ３９は、オフ状態になる。この場合、レベルシフタ３６ｂの出力は、レベルシフタ３６ａの出力の反転状態であり、トランジスタ３８ａ、及びトランジスタ３８ｂはオン状態になる。よって、容量素子３７ｃと容量素子３８ｃとは合成容量となり、容量素子３７ｃに保持された電圧は、平滑化された電位になる。この場合、容量素子３７ｃの電極の他方、及び容量素子３８ｃの電極の他方がトランジスタ３８ｂを介して形成したノードはフローティングノードになるため、フローティングノードが該平滑化された電位の基準電位となる。

続いて、レベルシフタ３６ａの出力は、トランジスタ３７ａ、トランジスタ３７ｂ、及びトランジスタ３９をオン状態にする。この場合、レベルシフタ３６ｂの出力は、レベルシフタ３６ａの出力の反転状態であり、トランジスタ３８ａ、及びトランジスタ３８ｂはオフ状態になる。

ここでは、容量素子３８ｃに着目して説明する。容量素子３８ｃには、該平滑化された電位が保持されている。続いて、容量素子３８ｃの電極の一方が配線ＧＮＤに与えられる０Ｖに変化する場合、容量素子３８ｃの電極の一方が基準電位になり、容量素子３８ｃの電極の他方には、該平滑化された電位が負電圧として生成される。

生成された負電圧は、出力端子１６ｂに与えられ、さらに、トランジスタ３７ａ、トランジスタ３７ｂ、トランジスタ３８ａ、トランジスタ３８ｂ、及びトランジスタ３９のそれぞれのバックゲートに与えられる。さらに、生成された負電圧は、レベルシフタ３６ａ、レベルシフタ３６ｂの負電源として与えられる。

以上、本実施の形態に示す半導体装置１０を用いることで、ゲートドライバ、表示装置、又は電子機器などの使用環境に合わせてトランジスタの閾値電圧がフィードバックループによって制御され、温度変化に影響されずにデータが保持される半導体装置を提供することができる。また、消費電力の増加を抑制することができる。

〈〈ゲートドライバ２５〉〉
図１２は、本発明の一態様であるゲートドライバの構成例を示す回路図である。ゲートドライバ２５は、複数のシフトレジスタ回路２５ａ、複数のバッファ回路２５ｃ、配線ＩＮＩＲＥＳ、配線ＳＰ、配線ＣＫ１乃至配線ＣＫ８、及び配線ＢＧＬを有する。一例として、第１走査信号を生成するシフトレジスタ回路２５ａ、バッファ回路２５ｃについて説明する。

図１２で示すゲートドライバ２５では、一例として、シフトレジスタ回路２５ａ（１）、及びバッファ回路２５ｃ（１）について説明する。シフトレジスタ回路２５ａ（１）は、出力端子ＯＰ１、出力端子ＯＰ２、及び入力端子ＩＮ１乃至入力端子ＩＮ５を有する。バッファ回路２５ｃ（１）は、入力端子ＩＮＳ、入力端子ＩＮＲ、入力端子ＩＮＣ（ａ）乃至入力端子ＩＮＣ（ｅ）、及びバッファ回路２５ｃ（ａ）乃至バッファ回路２５ｃ（ｅ）を有する。

シフトレジスタ回路２５ａ（１）の入力端子ＩＮ１は、配線ＳＰを介してスタートパルスＳＰ１が与えられる配線ＬＩＮと電気的に接続される。シフトレジスタ回路２５ａ（１）の入力端子ＩＮ２は、第６クロック信号が与えられる配線ＣＫ６と電気的に接続される。シフトレジスタ回路２５ａ（１）の入力端子ＩＮ３は、第７クロック信号が与えられる配線ＣＫ７と電気的に接続される。シフトレジスタ回路２５ａ（１）の入力端子ＩＮ４は、リターン信号が与えられる配線ＲＩＮと電気的に接続される。シフトレジスタ回路２５ａ（１）の入力端子ＩＮ５は、初期化信号が与えられる配線ＩＮＩＲＥＳと電気的に接続される。

出力端子ＯＰ１には、選択信号ＳＥＴが与えられ、バッファ回路２５ｃ（１）の入力端子ＩＮＳと電気的に接続される。出力端子ＯＰ２には、非選択信号ＲＥＳＥＴが与えられ、バッファ回路２５ｃ（１）の入力端子ＩＮＲと電気的に接続される。配線ＣＫ１乃至配線ＣＫ５は、各々が入力端子ＩＮＣ（ａ）乃至入力端子ＩＮＣ（ｅ）と電気的に接続される。配線ＢＧＬは、シフトレジスタ回路２５ａ（１）、及びバッファ回路２５ｃ（１）に電気的に接続される。

次に、図１３（Ａ）では、シフトレジスタ回路２５ａの構成例について回路図を用いて説明をする。シフトレジスタ回路２５ａは、トランジスタＭ３乃至トランジスタＭ１１、容量素子Ｃ３、配線ＶＤＤ、及び配線ＧＮＤを有する。なお、配線ＶＤＤに与えられる電位は、シフトレジスタ回路２５ａを動作させるための高電位を示し、配線ＧＮＤに与えられる電位は、シフトレジスタ回路２５ａを動作させるための低電位を示し、０Ｖに限定されない。

入力端子ＩＮ１は、トランジスタＭ３のゲート、トランジスタＭ９のゲート、及びトランジスタＭ１０のゲートと電気的に接続されている。入力端子ＩＮ２は、トランジスタＭ６のゲートと電気的に接続されている。入力端子ＩＮ３は、トランジスタＭ７のゲートと電気的に接続されている。入力端子ＩＮ４は、トランジスタＭ８のゲートと電気的に接続されている。入力端子ＩＮ５は、トランジスタＭ１１のゲートと電気的に接続されている。

出力端子ＯＰ１は、トランジスタＭ３のソース又はドレインの一方、及びトランジスタＭ４のソース又はドレインの一方と電気的に接続されている。出力端子ＯＰ２は、トランジスタＭ４のゲート、トランジスタＭ５のゲート、トランジスタＭ７のソース又はドレインの一方、トランジスタＭ８のソース又はドレインの一方、トランジスタＭ１１のソース又はドレインの一方、及び容量素子Ｃ３の電極の一方と電気的に接続されている。

配線ＶＤＤは、トランジスタＭ３のソース又はドレインの他方、トランジスタＭ６のソース又はドレインの一方、トランジスタＭ８のソース又はドレインの他方、及びトランジスタＭ１１のソース又はドレインの他方と電気的に接続されている。配線ＧＮＤは、トランジスタＭ５のソース又はドレインの一方、トランジスタＭ１０のソース又はドレインの一方、及び容量素子Ｃ３の電極の他方と電気的に接続されている。

トランジスタＭ４のソース又はドレインの他方は、トランジスタＭ５のソース又はドレインの他方と電気的に接続されている。トランジスタＭ６のソース又はドレインの他方は、トランジスタＭ７のソース又はドレインの他方と電気的に接続されている。トランジスタＭ９のソース又はドレインの一方は、トランジスタＭ１０のソース又はドレインの他方と電気的に接続されている。

トランジスタＭ３、トランジスタＭ６、トランジスタＭ７、トランジスタＭ８、及びトランジスタＭ１１のバックゲートは、各々のゲートと電気的に接続されている。トランジスタＭ４、トランジスタＭ５、トランジスタＭ９、及びトランジスタＭ１０のバックゲートは、配線ＢＧＬと電気的に接続されている。

トランジスタＭ４、トランジスタＭ５、トランジスタＭ９、及びトランジスタＭ１０のそれぞれのバックゲートに、配線ＢＧＬに与えられる信号ＶＢＧを与えることによって、オフ電流の増大を抑制することができる。

次に、図１３（Ｂ）では、一例として、バッファ回路２５ｃ（ａ）の構成例について回路図を用いて説明する。図１３（Ｂ）で示すバッファ回路２５ｃ（ａ）は、トランジスタＭ１２、トランジスタＭ１３、トランジスタＭ１４、及び容量素子Ｃ４を有する。

トランジスタＭ１２のゲートは、配線ＶＤＤと電気的に接続される。トランジスタＭ１２のソース又はドレインの一方は、入力端子ＩＮＳと電気的に接続される。トランジスタＭ１２のソース又はドレインの他方は、トランジスタＭ１３のゲート、容量素子Ｃ４の電極の一方と電気的に接続される。トランジスタＭ１３のソース又はドレインの一方は、入力端子ＩＮＣと電気的に接続される。トランジスタＭ１３のソース又はドレインの他方は、配線ＧＬ１、トランジスタＭ１４のソース又はドレインの一方、容量素子Ｃ４の電極の他方と電気的に接続される。トランジスタＭ１４のゲートは、配線ＩＮＲと電気的に接続される。トランジスタＭ１４のソース又はドレインの他方は、配線ＢＧＬと電気的に接続される。トランジスタＭ１２、トランジスタＭ１３、トランジスタＭ１４のゲートは、各々のバックゲートと電気的に接続される。

配線ＩＮＲに非選択信号ＲＥＳＥＴが与えられた場合、配線ＧＬ１には、トランジスタＭ１４を介して、配線ＢＧＬに与えられる信号ＶＢＧが与えられる。従って、信号ＶＢＧによってトランジスタＭ１は、オフ電流の増大を抑制することができる。つまり、画素２６ａの表示データの劣化が抑えられることで、好適な表示を維持することができる。

図１３（Ｃ）では、図１３（Ｂ）とは異なる構成例について回路図を用いて説明する。図１３（Ｃ）は、トランジスタＭ１４のソース又はドレインの他方が、配線ＧＮＤと電気的に接続される。さらに、トランジスタＭ１４のバックゲートは、配線ＢＧＬと電気的に接続される。

トランジスタＭ１４がオフ状態の場合、トランジスタＭ１４のバックゲートを信号ＶＢＧによって制御することで、トランジスタＭ１４は、オフ電流の増大を抑制することができる。従って、バッファ回路２５ｃの消費電力の増加を抑制することができる。

なお、図１３（Ｂ）、（Ｃ）は、適宜組み合わせて実施することが可能である。

図１４は、半導体装置１０を用いた半導体装置１００ｂの動作例を示すタイミングチャートである。図１４（Ａ）は、正の階調を設定する場合のタイミングチャートを示し、図１４（Ｂ）は、負の階調を設定する場合のタイミングチャートを示す。

図１４（Ａ）では、ゲートドライバ２５のバッファ回路２５ｃが、図１３（Ｃ）の回路構成を有している場合の動作例を示している。半導体装置１０は、バッファ回路２５ｃの低電位出力を制御することができる。例えば、図１３（Ｃ）に示すように、トランジスタＭ１４のバックゲートは、配線ＢＧＬに与える信号によってバッファ回路２５ｃの低電位出力を制御することができる。つまり、配線ＢＧＬに与えられる信号ＶＢＧによってトランジスタＭ１４の閾値電圧の制御が行われる。信号ＶＢＧは、電圧参照回路１２の出力端子１２ｂの出力電圧によってトランジスタＭ１４の閾値電圧と同じ値を有するように制御されている。図１４（Ａ）が示す正の階調を設定する場合、又は、図１４（Ｂ）が示す負の階調を設定する場合についても適用が可能である。従って、半導体装置１００ｂは、半導体層に金属酸化物を有するトランジスタが高温環境で使用された場合、もしくは、該トランジスタが有するばらつきを考慮して動作させる場合など、状況に応じて、該トランジスタのゲートに与える電位を制御し、オフ状態を保持することができる。よって、表示不良などを抑え、さらに、消費電力などの増大を抑制することができる。

〈〈画素〉〉
図１５は、図２で示す画素２６ａとは異なる構成を有する画素回路の回路図である。各構成において説明が重複する内容については、説明を省略する。

図１５（Ａ）は、表示素子として液晶素子を用いた画素回路を示している。画素回路は、トランジスタＭ１、トランジスタＭ２、容量素子Ｃ１、容量素子Ｃ２、表示素子４１、配線ＧＬ１、配線ＧＬ２、配線ＳＬ１、配線ＳＬ２、配線ＣＯＭ、及び配線ＢＧＬを有している。トランジスタＭ１のゲートは、配線ＧＬ１と電気的に接続される。トランジスタＭ１のソース又はドレインの一方は、配線ＳＬ１と電気的に接続される。トランジスタＭ１のソース又はドレインの他方は、容量素子Ｃ１の電極の一方、容量素子Ｃ２の電極の一方、及び表示素子４１の一方の電極と電気的に接続される。トランジスタＭ２のゲートは、配線ＧＬ２と電気的に接続される。トランジスタＭ２のソース又はドレインの一方は、配線ＳＬ２と電気的に接続される。トランジスタＭ２のソース又はドレインの他方は、容量素子Ｃ２の電極の他方と電気的に接続される。配線ＢＧＬは、トランジスタＭ１のバックゲート、及びトランジスタＭ２のバックゲートと電気的に接続される。配線ＣＯＭは、容量素子Ｃ１の電極の他方、及び表示素子４１の他方の電極と電気的に接続される。配線ＢＧＬは、アレイ状に配列される画素に共通に接続されることが好ましい。

なお、表示領域を複数の表示領域に分割し、分割されたそれぞれの表示領域配線に異なる配線ＢＧＬを接続させてもよい。配線ＢＧＬには、半導体装置１０の出力電圧ＶＢＧが与えられる。配線ＢＧＬに、出力電圧ＶＢＧを与えることで、トランジスタは、特性のばらつき、又は電圧ストレス等によるトランジスタの閾値電圧の変動などの影響を軽減することができる。さらに、トランジスタＭ１、及びトランジスタＭ２には、トランジスタＭ１、及びトランジスタＭ２をオフ状態するために与える走査信号と、出力電圧ＶＢＧとが与えられることで、トランジスタＭ１、及びトランジスタＭ２のオフ電流の増大を抑制することができる。

図１５（Ｂ１）は、表示素子としてＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いた画素回路を示している。該画素回路は、トランジスタＭ１、トランジスタＭ２、トランジスタＭ１５、容量素子Ｃ１、容量素子Ｃ２、表示素子４２、配線ＧＬ１、配線ＧＬ２、配線ＳＬ１、配線ＳＬ２、配線ＡＮＯ、及び配線ＣＡＴＨを有する。トランジスタＭ１のゲートは、配線ＧＬ１と電気的に接続される。トランジスタＭ１のソース又はドレインの一方は、配線ＳＬ１と電気的に接続される。トランジスタＭ１のソース又はドレインの他方は、トランジスタＭ１５のゲート、容量素子Ｃ１の電極の一方、及び容量素子Ｃ２の電極の一方と電気的に接続される。トランジスタＭ２のゲートは、配線ＧＬ２と電気的に接続される。トランジスタＭ２のソース又はドレインの一方は、配線ＳＬ２と電気的に接続される。トランジスタＭ２のソース又はドレインの他方は、容量素子Ｃ２の電極の他方と電気的に接続される。トランジスタＭ１５のソース又はドレインの一方は、配線ＡＮＯと電気的に接続される。トランジスタＭ１５のソース又はドレインの他方は、容量素子Ｃ１の電極の他方、及び配線ＣＡＴＨと電気的に接続される。トランジスタＭ１、トランジスタＭ２、およびトランジスタＭ１５のそれぞれのバックゲートは、トランジスタＭ１、トランジスタＭ２、およびトランジスタＭ１５のそれぞれのゲートと電気的に接続される。トランジスタＭ１、及びトランジスタＭ２には、トランジスタＭ１、及びトランジスタＭ２をオフ状態するために与える走査信号と、出力電圧ＶＢＧとが与えられることで、トランジスタＭ１、及びトランジスタＭ２のオフ電流の増大を抑制することができる。

図１５（Ｂ２）では、図１５（Ｂ１）と異なる構成の画素回路について説明する。図１５（Ｂ２）に示す画素回路は、さらに、トランジスタＭ１６、配線ＭＮ、及び配線ＧＬ３を有している点が異なっている。トランジスタＭ１６のゲートは、配線ＧＬ３と電気的に接続される。トランジスタＭ１６のソース又はドレインの一方は、配線ＭＮと電気的に接続される。トランジスタＭ１６のソース又はドレインの他方は、トランジスタＭ１５のソース又はドレインの他方、容量素子Ｃ１の電極の他方、及び表示素子４２の一方の電極と電気的に接続される。トランジスタＭ１、トランジスタＭ２、トランジスタＭ１５、及びトランジスタＭ１６それぞれのバックゲートは、それぞれのゲートと電気的に接続される。

図１５（Ｂ２）の画素回路の構成では、トランジスタＭ１６を有することで、トランジスタＭ１５の表示データの書き込みを保証することができる。また、トランジスタ４５の閾値電圧は、トランジスタ４８を介して配線ＭＮから読み出すことができる。トランジスタ４５の経時的な閾値電圧の変化を補正値とすることで、画素に書き込む表示データは、補正値を用いて閾値電圧の変化を補正することができる。さらに、トランジスタＭ１、及びトランジスタＭ２をオフ状態するために与える走査信号と、出力電圧ＶＢＧとが与えられることで、トランジスタＭ１、及びトランジスタＭ２のオフ電流の増大を抑制することができる。

図１５（Ｂ３）では、図１５（Ｂ１）と異なる構成の画素回路について説明する。図１５（Ｂ３）で示す画素回路は、配線ＢＧＬがトランジスタＭ１のバックゲート、及びトランジスタＭ２のバックゲートと電気的に接続される点が異なっている。図１５（Ａ）と同様の効果を得ることができる。

図１５（Ｂ４）では、図１５（Ｂ２）と異なる構成の画素回路について説明する。図１５（Ｂ４）で示す画素回路は、配線ＢＧＬがトランジスタＭ１のバックゲート、トランジスタＭ２のバックゲート、及びトランジスタＭ１６のバックゲートと電気的に接続される点が異なっている。図１５（Ａ）と同様の効果を得ることができる。

上述した各トランジスタに置き換えて用いることのできるトランジスタの一例について、図面を用いて説明する。

表示装置２６は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。

〈〈ボトムゲート型トランジスタ〉〉
図１６（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ８１０のチャネル長方向の断面図である。図１６（Ａ１）において、トランジスタ８１０は基板８６０上に形成されている。また、トランジスタ８１０は、基板８６０上に絶縁層８６１を介して電極８５８を有する。また、電極８５８上に絶縁層８５２を介して半導体層８５６を有する。電極８５８はゲート電極として機能できる。絶縁層８５２はゲート絶縁層として機能できる。

また、半導体層８５６のチャネル形成領域上に絶縁層８５５を有する。また、半導体層８５６の一部と接して、絶縁層８５２上に電極８５７ａ及び電極８５７ｂを有する。電極８５７ａは、ソース電極又はドレイン電極の一方として機能できる。電極８５７ｂは、ソース電極又はドレイン電極の他方として機能できる。電極８５７ａの一部、及び電極８５７ｂの一部は、絶縁層８５５上に形成される。

絶縁層８５５は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層８５５を設けることで、電極８５７ａ及び電極８５７ｂの形成時に生じる半導体層８５６の露出を防ぐことができる。よって、電極８５７ａ及び電極８５７ｂの形成時に、半導体層８５６のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。

また、トランジスタ８１０は、電極８５７ａ、電極８５７ｂ及び絶縁層８５５上に絶縁層８５３を有し、絶縁層８５３の上に絶縁層８５４を有する。

半導体層８５６に酸化物半導体を用いる場合、電極８５７ａ及び電極８５７ｂの、少なくとも半導体層８５６と接する部分に、半導体層８５６の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層８５６中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ^＋領域という場合がある。）となる。従って、当該領域はソース領域又はドレイン領域として機能することができる。半導体層８５６に酸化物半導体を用いる場合、半導体層８５６から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。

半導体層８５６にソース領域及びドレイン領域が形成されることにより、電極８５７ａ及び電極８５７ｂと半導体層８５６の接触抵抗を低減することができる。よって、電界効果移動度や、閾値電圧などの、トランジスタの電気特性を良好なものとすることができる。

半導体層８５６にシリコンなどの半導体を用いる場合は、半導体層８５６と電極８５７ａの間、及び半導体層８５６と電極８５７ｂの間に、ｎ型半導体又はｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体又はｐ型半導体として機能する層は、トランジスタのソース領域又はドレイン領域として機能することができる。

絶縁層８５４は、外部からのトランジスタへの不純物の拡散を防ぐ、又は低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層８５４を省略することもできる。

図１６（Ａ２）に示すトランジスタ８１１は、絶縁層８５４上にバックゲート電極として機能できる電極８５０を有する点が、トランジスタ８１０と異なる。電極８５０は、電極８５８と同様の材料及び方法で形成することができる。

一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタの閾値電圧を変化させることができる。例えば、バックゲート電極には、図９の半導体装置１０の出力電圧が与えられることが好ましい。

また、電極８５８及び電極８５０は、どちらもゲート電極として機能することができる。よって、絶縁層８５２、絶縁層８５３、及び絶縁層８５４は、それぞれがゲート絶縁層として機能することができる。なお、電極８５０は、絶縁層８５３と絶縁層８５４の間に設けてもよい。

なお、電極８５８又は電極８５０の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ８１１において、電極８５０を「ゲート電極」と言う場合、電極８５８を「バックゲート電極」と言う。また、電極８５０を「ゲート電極」として用いる場合は、トランジスタ８１１をトップゲート型のトランジスタの一種と考えることができる。また、電極８５８及び電極８５０のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。

半導体層８５６を挟んで電極８５８及び電極８５０を設けることで、更には、電極８５８及び電極８５０を同電位とすることで、半導体層８５６においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ８１１のオン電流が大きくなると共に、電界効果移動度が高くなる。

従って、トランジスタ８１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。

また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。

また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタの閾値電圧がシフトするなどの電気特性の劣化を防ぐことができる。

本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。

図１６（Ｂ１）は、図１６（Ａ１）とは異なる構成のチャネル保護型のトランジスタ８２０のチャネル長方向の断面図である。トランジスタ８２０は、トランジスタ８１０とほぼ同様の構造を有しているが、絶縁層８５５が半導体層８５６の端部を覆っている点が異なる。また、半導体層８５６と重なる絶縁層８５５の一部を選択的に除去して形成した開口部において、半導体層８５６と電極８５７ａが電気的に接続している。また、半導体層８５６と重なる絶縁層８５５の一部を選択的に除去して形成した他の開口部において、半導体層８５６と電極８５７ｂが電気的に接続している。絶縁層８５５の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。

図１６（Ｂ２）に示すトランジスタ８２１は、絶縁層８５４上にバックゲート電極として機能できる電極８５０を有する点が、トランジスタ８２０と異なる。

絶縁層８５５を設けることで、電極８５７ａ及び電極８５７ｂの形成時に生じる半導体層８５６の露出を防ぐことができる。よって、電極８５７ａ及び電極８５７ｂの形成時に半導体層８５６の薄膜化を防ぐことができる。

また、トランジスタ８２０及びトランジスタ８２１は、トランジスタ８１０及びトランジスタ８１１よりも、電極８５７ａと電極８５８の間の距離と、電極８５７ｂと電極８５８の間の距離が長くなる。よって、電極８５７ａと電極８５８の間に生じる寄生容量を小さくすることができる。また、電極８５７ｂと電極８５８の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。

図１６（Ｃ１）に示すトランジスタ８２５は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタ８２５のチャネル長方向の断面図である。トランジスタ８２５は、絶縁層８５５を用いずに電極８５７ａ及び電極８５７ｂを形成する。このため、電極８５７ａ及び電極８５７ｂの形成時に露出する半導体層８５６の一部がエッチングされる場合がある。一方、絶縁層８５５を設けないため、トランジスタの生産性を高めることができる。

図１６（Ｃ２）に示すトランジスタ８２６は、絶縁層８５４上にバックゲート電極として機能できる電極８５０を有する点が、トランジスタ８２５と異なる。

図１７（Ａ１）乃至（Ｃ２）にトランジスタ８１０、８１１、８２０、８２１、８２５、８２６のチャネル幅方向の断面図をそれぞれ示す。

図１７（Ｂ２）、（Ｃ２）に示す構造では、ゲート電極とバックゲート電極とが接続され、ゲート電極とバックゲート電極との電位が同電位となる。また、半導体層８５６は、ゲート電極とバックゲート電極と挟まれている。

ゲート電極及びバックゲート電極のそれぞれのチャネル幅方向の長さは、半導体層８５６のチャネル幅方向の長さよりも長く、半導体層８５６のチャネル幅方向全体は、絶縁層８５２、８５５、８５３、８５４を間に挟んでゲート電極又はバックゲート電極に覆われた構成である。

当該構成とすることで、トランジスタに含まれる半導体層８５６を、ゲート電極及びバックゲート電極の電界によって電気的に取り囲むことができる。

トランジスタ８２１又はトランジスタ８２６のように、ゲート電極及びバックゲート電極の電界によって、チャネル形成領域が形成される半導体層８５６を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造と呼ぶことができる。

Ｓ－ｃｈａｎｎｅｌ構造とすることで、ゲート電極及びバックゲート電極の一方又は双方によってチャネルを誘起させるための電界を効果的に半導体層８５６に印加することができるため、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化することが可能となる。また、Ｓ－ｃｈａｎｎｅｌ構造とすることで、トランジスタの機械的強度を高めることができる。

〈〈トップゲート型トランジスタ〉〉
図１８（Ａ１）に例示するトランジスタ８４２は、トップゲート型のトランジスタの１つである。トランジスタ８４２は、絶縁層８５４を形成した後に電極８５７ａ及び電極８５７ｂを形成する点がトランジスタ８１０やトランジスタ８２０と異なる。電極８５７ａ及び電極８５７ｂは、絶縁層８５３及び絶縁層８５４に形成した開口部において半導体層８５６と電気的に接続する。

また、電極８５８と重ならない絶縁層８５２の一部を除去し、電極８５８と残りの絶縁層８５２をマスクとして用いて不純物を半導体層８５６に導入することで、半導体層８５６中に自己整合（セルフアライメント）的に不純物領域を形成することができる。トランジスタ８４２は、絶縁層８５２が電極８５８の端部を越えて延伸する領域を有する。半導体層８５６の絶縁層８５２を介して不純物が導入された領域の不純物濃度は、絶縁層８５２を介さずに不純物が導入された領域よりも小さくなる。半導体層８５６は、電極８５８と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成される。

図１８（Ａ２）に示すトランジスタ８４３は、電極８５０を有する点がトランジスタ８４２と異なる。トランジスタ８４３は、基板８６０の上に形成された電極８５０を有する。電極８５０は、絶縁層８６１を介して半導体層８５６と重なる領域を有する。電極８５０は、バックゲート電極として機能することができる。

また、図１８（Ｂ１）に示すトランジスタ８４４及び図１８（Ｂ２）に示すトランジスタ８４５のように、電極８５８と重ならない領域の絶縁層８５２を全て除去してもよい。また、図１８（Ｃ１）に示すトランジスタ８４６及び図１８（Ｃ２）に示すトランジスタ８４７のように、絶縁層８５２を残してもよい。

トランジスタ８４２乃至トランジスタ８４７も、電極８５８を形成した後に、電極８５８をマスクとして用いて不純物を半導体層８５６に導入することで、半導体層８５６中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。

図１９（Ａ１）乃至（Ｃ２）にトランジスタ８４２、８４３、８４４、８４５、８４６、８４７のチャネル幅方向の断面図をそれぞれ示す。

トランジスタ８４３、トランジスタ８４５、及びトランジスタ８４７は、それぞれ先に説明したＳ－ｃｈａｎｎｅｌ構造である。但し、これに限定されず、トランジスタ８４３、トランジスタ８４５、及びトランジスタ８４７をＳ－ｃｈａｎｎｅｌ構造としなくてもよい。

次に、図２０では、図９の動作モード制御回路１７に与える温度情報を検出する温度センサに用いることが可能な抵抗素子について説明を行う。

図２０は抵抗素子４００の上面図である。抵抗素子４００は、酸化物半導体４０１、導電体４０２及び導電体４０３を有する。また、酸化物半導体４０１はその上面図において蛇行部を有する。なお、酸化物半導体は、金属酸化物を含むことが好ましい。

酸化物半導体４０１は温度によって抵抗率が変化する性質を有する。抵抗素子４００は、導電体４０２と導電体４０３の間に電流を流し、酸化物半導体４０１の抵抗値を測定することで温度を検出することができる。

抵抗素子４００に用いられる酸化物半導体４０１は、トランジスタに用いられる半導体層８５６と同じ酸化物半導体によって構成される。酸化物半導体４０１は、そのままでは抵抗率が高すぎて、抵抗素子として充分な機能を果たさない。そのため、酸化物半導体４０１は、図２０に示す形状にエッチングされた後、抵抗率を下げるための処理が施されることが好ましい。

上述の抵抗率を下げるための処理として、例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスによるプラズマ処理が挙げられる。また、先述の希ガスに、酸化窒素、アンモニア、窒素又は水素を導入し、混合ガスとしてプラズマ処理を行ってもよい。これら、プラズマ処理によって、酸化物半導体４０１は酸素欠損が形成され、抵抗率を下げることができる。

また、上述の抵抗率を下げるための処理として、窒化シリコンなど、水素を多量に含む膜を酸化物半導体４０１と接するように設ける処理が挙げられる。酸化物半導体４０１は水素を添加することで、抵抗率を下げることができる。

これら抵抗率を下げる処理によって、酸化物半導体４０１は、室温による抵抗率を１×１０^－３Ωｃｍ以上、１×１０^４Ωｃｍ以下とすることができる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態３）
本実施の形態では、上記実施の形態で説明した半導体装置、表示装置、及び／又は記憶装置が搭載された電子機器の例について説明する。

本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。

図２１（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。

カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。

ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体８００１が一体となっていてもよい。

カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。

カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。

ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。

筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントは電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。

ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。

カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。

なお、図２１（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備えるファインダーが内蔵されていてもよい。

図２１（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。

ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。

ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視線の座標を算出することにより、使用者の視線を入力手段として用いることができる。

また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視線を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させてもよい。

表示部８２０４に、本発明の一態様の表示装置を適用することができる。

図２１（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。

使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる。

なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図２１（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。

次に、図２１（Ａ）乃至図２１（Ｅ）に示す電子機器と、異なる電子機器の一例を図２２（Ａ）乃至図２２（Ｇ）に示す。

図２２（Ａ）乃至図２２（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。

図２２（Ａ）乃至図２２（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。なお、図２２（Ａ）乃至図２２（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図２２（Ａ）乃至図２２（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。

図２２（Ａ）乃至図２２（Ｇ）に示す電子機器の詳細について、以下説明を行う。

図２２（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、又は１００インチ以上の表示部９００１を組み込むことが可能である。

図２２（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコン又は単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。又は、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。

図２２（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。

図２２（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。

図２２（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２２（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図２２（Ｆ）が携帯情報端末９２０１を展開した状態又は折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図２２（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。

本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。

本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態４）
本実施の形態では、本発明の一態様の電子機器について、図面を参照して説明する。

以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。従って、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。

本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、又はそれ以上の解像度を有する映像を表示させることができる。また、表示部の画面サイズとしては、対角２０インチ以上、又は対角３０インチ以上、又は対角５０インチ以上、対角６０インチ以上、又は対角７０インチ以上とすることもできる。

電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。

本発明の一態様の電子機器又は照明装置は、家屋もしくはビルの内壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことができる。

本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。

本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）を有していてもよい。

本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出す機能等を有することができる。

図２３（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７５００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。

表示部７５００に、本発明の一態様の表示装置を適用することができる。

図２３（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。又は、表示部７５００にタッチセンサを備えていてもよく、指等で表示部７５００に触れることで操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キー又はタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７５００に表示される映像を操作することができる。

なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

図２３（Ｂ）に、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７５００が組み込まれている。

表示部７５００に、本発明の一態様の表示装置を適用することができる。

図２３（Ｃ）、（Ｄ）に、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）の一例を示す。

図２３（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７５００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、又は操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。

また、図２３（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７５００を有する。

図２３（Ｃ）、（Ｄ）において、表示部７５００に、本発明の一態様の表示装置を適用することができる。

表示部７５００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７５００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。

表示部７５００にタッチパネルを適用することで、表示部７５００に画像又は動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。

また、図２３（Ｃ）、（Ｄ）に示すように、デジタルサイネージ７３００又はデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１又は情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７５００に表示される広告の情報を、情報端末機７３１１又は情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１又は情報端末機７４１１を操作することで、表示部７５００の表示を切り替えることができる。

また、デジタルサイネージ７３００又はデジタルサイネージ７４００に、情報端末機７３１１又は情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態５）
本実施の形態では、上記実施の形態で述べたＯＳトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。

ＣＡＣ－ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。

なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種が含まれていてもよい。

例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、又はインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、又はガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、及びＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、又はＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、又はＩｎ_{（１＋ｘ０）}Ｇａ_{（１－ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、又はＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ－ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ－ＯＳは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つ又は複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定領域のａ－ｂ面方向、及びｃ軸方向の配向は見られないことが分かる。

またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、及び断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。

また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３などが主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３などが主成分である領域が、金属酸化物中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、及び高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

本明細書において、特に断りがない場合、オン電流とは、トランジスタがオン状態にあるときのドレイン電流をいう。オン状態（オンと略す場合もある）とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧（Ｖ_Ｇ）が閾値電圧（Ｖ_ｔｈ）以上の状態、ｐチャネル型トランジスタでは、Ｖ_ＧがＶ_ｔｈ以下の状態をいう。例えば、ｎチャネル型のトランジスタのオン電流とは、Ｖ_ＧがＶ_ｔｈ以上のときのドレイン電流を言う。また、トランジスタのオン電流は、ドレインとソースの間の電圧（Ｖ_Ｄ）に依存する場合がある。

本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態にあるときのドレイン電流をいう。オフ状態（オフと略す場合もある）とは、特に断りがない場合、ｎチャネル型トランジスタでは、Ｖ_ＧがＶ_ｔｈよりも低い状態、ｐチャネル型トランジスタでは、Ｖ_ＧがＶ_ｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、Ｖ_ＧがＶ_ｔｈよりも低いときのドレイン電流を言う。トランジスタのオフ電流は、Ｖ_Ｇに依存する場合がある。従って、トランジスタのオフ電流が１０^－２１Ａ未満である、とは、トランジスタのオフ電流が１０^－２１Ａ未満となるＶ_Ｇの値が存在することを言う場合がある。

また、トランジスタのオフ電流は、Ｖ_Ｄに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖ_Ｄの絶対値が０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、又は２０Ｖにおけるオフ電流を表す場合がある。又は、当該トランジスタが含まれる半導体装置等において使用されるＶ_Ｄにおけるオフ電流を表す場合がある。

なお、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。但し、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。

本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。

ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。

ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。

（実施の形態６）
本実施の形態では、上記実施の形態で例示したフレームメモリに適用可能な半導体装置について説明する。以下で例示する半導体装置は、記憶装置として機能することができる。

本実施の形態では、酸化物半導体を用いた記憶装置の一例として、ＤＯＳＲＡＭ（登録商標）について説明する。なお、「ＤＯＳＲＡＭ」の名称は、Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙに由来する。ＤＯＳＲＡＭとは、メモリセルが、１Ｔ１Ｃ（１トランジスタ１容量）型セルであり、かつ書き込みトランジスタが、酸化物半導体が適用されたトランジスタである記憶装置のことである。

図２４を用いて、ＤＯＳＲＡＭ１０００の積層構造例について説明する。ＤＯＳＲＡＭ１０００は、データの読み出しを行うセンスアンプ部１００２と、データを格納するセルアレイ部１００３とが積層されている。

図２４に示すように、センスアンプ部１００２には、ビット線ＢＬ、ＳｉトランジスタＴａ１０、Ｔａ１１が設けられている。ＳｉトランジスタＴａ１０、Ｔａ１１は、単結晶シリコンウエハに半導体層をもつ。ＳｉトランジスタＴａ１０、Ｔａ１１は、センスアンプを構成し、ビット線ＢＬに電気的に接続されている。

セルアレイ部１００３において、２個のトランジスタＴｗ１は半導体層を共有する。半導体層とビット線ＢＬとは図示しない導電体により電気的に接続されている。

図２４に示すような積層構造は、トランジスタ群を有する回路を複数積層して構成される様々な半導体装置に適用できる。

図２４中の金属酸化物、絶縁体、導電体等は、単層でも積層でもよい。これらの作製には、スパッタリング法、分子線エピタキシー法（ＭＢＥ法）、パルスレーザアブレーション法（ＰＬＡ法）、ＣＶＤ法、原子層堆積法（ＡＬＤ法）などの各種の成膜方法を用いることができる。なお、ＣＶＤ法には、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属ＣＶＤ法などがある。

ここでは、トランジスタＴｗ１の半導体層は、金属酸化物（酸化物半導体）で構成されている。ここでは、半導体層が３層の金属酸化物層で構成されている例を示している。半導体層は、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物で構成されることが好ましい。

ここで、金属酸化物は、酸素欠損を形成する元素、又は酸素欠損と結合する元素を添加されることで、キャリア密度が増大し、低抵抗化する場合がある。例えば、金属酸化物を用いた半導体層を選択的に低抵抗化することで、半導体層にソース領域又はドレイン領域を設けることができる。

なお、金属酸化物を低抵抗化する元素としては、代表的には、ホウ素、又はリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。当該元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定することができる。

特に、ホウ素、及びリンは、アモルファスシリコン、又は低温ポリシリコンの製造ラインの装置を使用することができるため、好ましい。当該製造ラインの装置を転用することによって、設備投資を抑制することができる。

選択的に低抵抗化した半導体層を有するトランジスタは、例えば、ダミーゲートを用いることで形成することができる。具体的には、半導体層上にダミーゲートを設け、当該ダミーゲートをマスクとして用い、上記半導体層を低抵抗化する元素を添加するとよい。つまり、半導体層が、ダミーゲートと重畳していない領域に、当該元素が添加され、低抵抗化した領域が形成される。なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。

導電体に用いられる導電材料には、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイド、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属、又は上述した金属を成分とする金属窒化物（窒化タンタル、窒化チタン、窒化モリブデン、窒化タングステン）等がある。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を用いることができる。

絶縁体に用いられる絶縁材料には、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどがある。なお、本明細書等において、酸化窒化物とは、酸素の含有量が窒素よりも多い化合物であり、窒化酸化物とは、窒素の含有量が酸素よりも多い化合物のことをいう。

Ｃ１：容量素子、Ｃ２：容量素子、Ｃ３：容量素子、Ｃ４：容量素子、ＣＫ１：配線、ＣＫ５：配線、ＣＫ６：配線、ＣＫ７：配線、ＣＫ８：配線、ＧＬ１：配線、ＧＬ２：配線、ＧＬ３：配線、ＩＮ１：入力端子、ＩＮ２：入力端子、ＩＮ３：入力端子、ＩＮ４：入力端子、ＩＮ５：入力端子、Ｍ１：トランジスタ、Ｍ２：トランジスタ、Ｍ３：トランジスタ、Ｍ４：トランジスタ、Ｍ５：トランジスタ、Ｍ６：トランジスタ、Ｍ７：トランジスタ、Ｍ８：トランジスタ、Ｍ９：トランジスタ、Ｍ１０：トランジスタ、Ｍ１１：トランジスタ、Ｍ１２：トランジスタ、Ｍ１３：トランジスタ、Ｍ１４：トランジスタ、Ｍ１５：トランジスタ、Ｍ１６：トランジスタ、ＮＤ１：ノード、ＮＤ２：ノード、ＯＰ１：出力端子、ＯＰ２：出力端子、Ｓ１：スイッチ、Ｓ２：スイッチ、Ｓ３：スイッチ、Ｓ４：スイッチ、ＳＬ１：配線、ＳＬ２：配線、ＶＤＤ１：配線、ＶＤＤ２：配線、１０：半導体装置、１１：バンドギャップリファレンス回路、１１ａ：出力端子、１１ｂ：出力端子、１１ｃ：出力端子、１１ｄ：バンドギャップリファレンス回路、１１ｅ：基準電圧電流生成回路、１２：電圧参照回路、１２ａ：入力端子、１２ｂ：出力端子、１２ｃ：入力端子、１２ｄ：入力端子、１３：選択回路、１３ａ：入力端子、１３ｂ：入力端子、１３ｃ：出力端子、１３ｄ：入力端子、１４：差分検出回路、１５：電圧制御発振器、１６：負電圧生成回路、１６ａ：入力端子、１６ｂ：出力端子、１６ｃ：レベルシフタ回路、１６ｄ：チャージポンプ回路、１６ｅ：入力端子、１６ｆ：入力端子、１７：動作モード制御回路、１８：アンプ、１９：温度センサ、２０：表示装置、２１：制御部、２２：ディスプレイコントローラ、２３：フレームメモリ、２３ａ：記憶装置、２３ｂ：記憶装置、２４：ソースドライバ、２４ａ：バッファ回路、２４ｂ：デジタルアナログ変換回路、２４ｃ：レベルシフタ回路、２４ｄ：ラッチ回路、２４ｅ：スイッチ制御回路、２５：ゲートドライバ、２５ａ：シフトレジスタ回路、２５ｂ：シフトレジスタ回路、２５ｃ：バッファ回路、、２５ｄ：バッファ回路、２５ｅ：反転制御回路、２６：表示装置、２６ａ：画素、２６ｂ：画素、２６ｃ：画素、２７：ＣＰＵ、３０：アンプ、３１ａ：トランジスタ、３１ｂ：トランジスタ、３１ｃ：トランジスタ、３１ｄ：トランジスタ、３２ａ：抵抗素子、３２ｂ：抵抗素子、３２ｃ：抵抗素子、３３：トランジスタ、３４：抵抗素子、３５：トランジスタ、３６ａ：レベルシフタ、３６ｂ：レベルシフタ、３７ａ：トランジスタ、３７ｂ：トランジスタ、３７ｃ：容量素子、３８ａ：トランジスタ、３８ｂ：トランジスタ、３８ｃ：容量素子、３９：トランジスタ、４１：表示素子、４２：表示素子、４５：トランジスタ、４８：トランジスタ、１００：半導体装置、１００ａ：半導体装置、１００ｂ：半導体装置

Claims (4)

1. 表示装置と、ソースドライバと、第１の配線と、第２の配線と、を有する半導体装置であって、
   前記表示装置は、画素を有し、
   前記ソースドライバは、デジタルアナログ変換回路と、バッファ回路と、第１乃至第４のスイッチと、スイッチ制御回路と、を有し、
   前記画素は、前記第１の配線及び前記第２の配線と電気的に接続され、
   前記デジタルアナログ変換回路は、第１乃至第３の出力端子を有し、
   前記デジタルアナログ変換回路の前記第１の出力端子は、前記バッファ回路の第１の入力端子と電気的に接続され、
   前記バッファ回路の出力端子は、前記第３のスイッチの電極の一方と、前記第４のスイッチの電極の一方と、前記バッファ回路の第２の入力端子と電気的に接続され、
   前記デジタルアナログ変換回路の前記第２の出力端子は、前記第１のスイッチの電極の一方と電気的に接続され、
   前記デジタルアナログ変換回路の前記第３の出力端子は、前記第２のスイッチの電極の一方と電気的に接続され、
   前記第１の配線は、前記第４のスイッチの電極の他方と、と電気的に接続され、
   前記第２の配線は、前記第１のスイッチの電極の他方と、前記第２のスイッチの電極の他方と、前記第３のスイッチの電極の他方と、電気的に接続され、
   前記スイッチ制御回路は、前記第１乃至第４のスイッチを独立して制御する機能を有し、
   前記デジタルアナログ変換回路の前記第１の出力端子は、第１の電位から第２の電位の範囲で電圧を出力する機能を有し、
   前記デジタルアナログ変換回路の前記第２の出力端子は、前記第１の電位を出力する機能を有し、
   前記デジタルアナログ変換回路の前記第３の出力端子は、前記第２の電位を出力する機能を有し、
   前記画素は、第１及び第２のトランジスタと、第１及び第２の容量素子と、表示素子と、を有し、
   前記第１のトランジスタのソースまたはドレインの一方は、前記第１の配線と電気的に接続され、
   前記第１のトランジスタのソースまたはドレインの他方は、前記第１の容量素子の電極の一方と、前記第２の容量素子の電極の一方と、前記表示素子の電極の一方と、電気的に接続され、
   前記第２のトランジスタのソースまたはドレインの一方は、前記第２の配線と電気的に接続され、
   前記第２のトランジスタのソースまたはドレインの他方は、前記第２の容量素子の電極の一方と電気的に接続されている半導体装置。
2. 請求項１において、
   前記表示素子は、液晶素子である半導体装置。
3. 請求項１または請求項２において、
   前記第１のトランジスタまたは前記第２のトランジスタは、チャネル形成領域に金属酸化物を有する半導体装置。
4. 請求項１乃至請求項３のいずれか一において、
   前記半導体装置は、温度センサを有する半導体装置。

Images