JP7559226B2 - 人工知能用演算ユニットを用いた技術システムの制御 - Google Patents
人工知能用演算ユニットを用いた技術システムの制御 Download PDFInfo
- Publication number
- JP7559226B2 JP7559226B2 JP2023515708A JP2023515708A JP7559226B2 JP 7559226 B2 JP7559226 B2 JP 7559226B2 JP 2023515708 A JP2023515708 A JP 2023515708A JP 2023515708 A JP2023515708 A JP 2023515708A JP 7559226 B2 JP7559226 B2 JP 7559226B2
- Authority
- JP
- Japan
- Prior art keywords
- control application
- artificial intelligence
- control
- time
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
- G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
- G05B13/0265—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric the criterion being a learning criterion
- G05B13/027—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric the criterion being a learning criterion using neural networks only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
- G06N3/082—Learning methods modifying the architecture, e.g. adding, deleting or silencing nodes or connections
Landscapes
- Engineering & Computer Science (AREA)
- Artificial Intelligence (AREA)
- Evolutionary Computation (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Health & Medical Sciences (AREA)
- Software Systems (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Medical Informatics (AREA)
- Theoretical Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Biomedical Technology (AREA)
- Programmable Controllers (AREA)
- Stored Programmes (AREA)
Description
- 制御ユニットのハードウェア構成パラメータおよびリアルタイム要件の値を読み出すステップと、
- 人工知能用演算ユニットのハードウェア構成パラメータを読み出すステップと、
-技術システムを制御するための制御アプリケーションを読み出すステップであって、制御アプリケーションは、人工知能に基づいて制御ユニット用の入力値を生成するように構成されるステップと、
- 制御ユニットのハードウェア構成パラメータおよび人工知能用演算ユニットのハードウェア構成パラメータを考慮して、人工知能用演算ユニット上で制御アプリケーションを実行するための制御アプリケーションの処理時間を決定するステップと、
- 決定された処理時間を制御ユニットのリアルタイム要件の値に基づいてチェックし、チェック結果を出力する、ステップと、
- チェック結果に応じて、技術システムを制御するための制御アプリケーションを出力するステップと、
を備える、コンピュータ実施方法に関する。
- 制御ユニットと人工知能用演算ユニットとの間のデータ送信の送信時間、
および/または、
- 人工知能用演算ユニット上でのアプリケーションの実行の実行時間、
を含んでもよい。
- 制御ユニットのリアルタイム要件の値が、決定された処理時間に適合されてもよい、
および/または、
- 制御アプリケーションの実行時間が、制御アプリケーションを修正することにより、リアルタイム要件の値の1つに適合されてもよい。
- 制御ユニットのハードウェア構成パラメータおよびリアルタイム要件の値を読み出すように構成されている第1インターフェースと、
- 人工知能用演算ユニットのハードウェア構成パラメータを読み出すように構成されている第2インターフェースと、
- 技術システムを制御するための制御アプリケーションを読み出すように構成されている、第3インターフェースであって、制御アプリケーションは、人工知能に基づいて制御ユニット用の入力値を生成するように構成されている、第3インターフェースと、
- 制御ユニットのハードウェア構成パラメータおよび人工知能用演算ユニットのハードウェア構成パラメータを考慮して、制御ユニット用の入力値を生成するために、人工知能用演算ユニット上で制御アプリケーションを実行するための制御アプリケーションの処理時間を決定するように構成されている解析モジュールと、
- 決定された処理時間を制御ユニットのリアルタイム要件の値に基づいてチェックし、チェック結果を出力するように構成されているチェックモジュールと、
- チェック結果に応じて、技術システムを制御するための制御アプリケーションを出力するように構成されている出力モジュールと、
を備える。
- 本発明に係る装置と、
- 技術システムを制御するための制御アプリケーションを実行するように構成されている人工知能用演算ユニットであって、制御アプリケーションが、人工知能に基づいて制御ユニット用の入力値を生成するように構成されている、人工知能用演算ユニットと、
- 制御アプリケーションにより生成された入力値に基づいて技術システムを制御するように構成されている制御ユニットと、
を含む。
Claims (10)
- 技術システム(TS)を制御するためのコンピュータ実施方法であって、以下のプロセスステップ、
- 制御ユニット(PLC)のハードウェア構成パラメータ(HW1)およびリアルタイム要件(RT)の値を読み出すステップ(S1)、
- 人工知能用演算ユニット(NPU)のハードウェア構成パラメータ(HW2)を読み出すステップ(S2)、
- 前記技術システムを制御するための制御アプリケーション(APP)を読み出すステップであって、前記制御アプリケーションは、人工知能に基づいて前記制御ユニット用の入力値(CTL)を生成するように構成されているステップ(S3)、
- 前記制御ユニットの前記ハードウェア構成パラメータおよび前記人工知能用演算ユニットの前記ハードウェア構成パラメータを考慮して、前記人工知能用演算ユニット上で前記制御アプリケーションを実行するための前記制御アプリケーションの処理時間を決定し、前記処理時間は、前記人工知能用演算ユニット上での前記制御アプリケーションの実行の実行時間、を含む、ステップ(S4)、
- 決定された前記処理時間(T)を前記制御ユニットの前記リアルタイム要件(RT)の前記値に基づいてチェックするステップ(S5)と、チェック結果を出力するステップ、及び、
- 前記チェック結果に応じて、前記技術システムを制御するための前記制御アプリケーションを出力するステップ(S6)、
を備え、
前記制御アプリケーションの前記実行時間が、前記制御アプリケーションを修正することにより、前記リアルタイム要件の前記値の1つに適合され(S8)、前記制御アプリケーションの決定された前記実行時間が前記制御ユニットの前記リアルタイム要件の前記値を満たすまで、前記制御アプリケーションが反復的に修正され(S9)、
前記制御アプリケーションは人工ニューラルネットワークを含み、前記制御アプリケーションの決定された前記実行時間が前記リアルタイム要件の前記値を満たすまで、前記人工ニューラルネットワークのノードが反復的に減少される、
コンピュータ実施方法。 - 前記処理時間(T)は、
- 前記制御ユニットと前記人工知能用演算ユニットとの間のデータ送信の送信時間を含む、
請求項1に記載のコンピュータ実施方法。 - 前記実行時間は、前記人工知能用演算ユニット上での前記制御アプリケーションの実行のコンピュータ支援されたシミュレーションを用いて、決定される(S4a)、
請求項2に記載のコンピュータ実施方法。 - 前記実行時間は、前記人工知能用演算ユニット上での前記制御アプリケーションの実行を用いて、決定される(S4b)、
請求項2に記載のコンピュータ実施方法。 - 前記チェック結果に応じて、
- 前記制御ユニットの前記リアルタイム要件の前記値が、決定された前記処理時間に適合される(S7)、
請求項1から4の何れか1項に記載のコンピュータ実施方法。 - 前記制御アプリケーション(APP)は、前記人工知能用演算ユニット(NPU)上で実行され、これにより、前記制御ユニット(PLC)用の前記入力値(CTL)が生成され、前記技術システムは前記入力値に基づいて制御される(S10)、
請求項1から5の何れか1項に記載のコンピュータ実施方法。 - 技術システム(TS)を制御するための装置(100)であって、
- 制御ユニット(PLC)のハードウェア構成パラメータ(HW1)およびリアルタイム要件(RT)の値を読み出すように構成されている、第1インターフェース(101)と、
- 人工知能用演算ユニット(NPU)のハードウェア構成パラメータ(HW2)を読み出すように構成されている、第2インターフェース(102)と、
- 前記技術システムを制御するための制御アプリケーション(APP)を読み出すように構成されている、第3インターフェース(103)であって、前記制御アプリケーション(APP)は、人工知能に基づいて前記制御ユニット(PLC)用の入力値を生成するように構成されている、第3インターフェース(103)と、
- 前記制御ユニットの前記ハードウェア構成パラメータ(HW1)および前記人工知能用演算ユニットの前記ハードウェア構成パラメータ(HW2)を考慮して、前記制御ユニット用の前記入力値を生成するために、前記人工知能用演算ユニット上で前記制御アプリケーションを実行するための前記制御アプリケーションの処理時間(T)を決定するように構成されており、前記処理時間は、前記人工知能用演算ユニット上での前記制御アプリケーションの実行の実行時間、を含む、解析モジュール(104)と、
- 決定された前記処理時間(T)を前記制御ユニットの前記リアルタイム要件の前記値に基づいてチェックし、チェック結果(CR)を出力するように構成されている、チェックモジュール(105)と、
- 前記チェック結果に応じて、前記技術システムを制御するための前記制御アプリケーションを出力するように構成されている、出力モジュール(106)と、
- 前記制御アプリケーション(APP)の決定された前記実行時間が前記制御ユニットの前記リアルタイム要件(RT)の前記値を満たすまで、前記制御アプリケーションを反復的に修正するように構成されており、前記制御アプリケーションは人工ニューラルネットワークを含み、前記制御アプリケーションの決定された前記実行時間が前記リアルタイム要件の前記値を満たすまで、前記人工ニューラルネットワークのノードが反復的に減少される、最適化モジュール(108)
を備える、
装置(100)。 - 前記人工知能用演算ユニット上での前記制御アプリケーション(APP)の実行のコンピュータ支援されたシミュレーションを用いて前記実行時間を決定するように構成されている、シミュレーションモジュール(107)を含む、
請求項7に記載の装置。 - - 請求項7から8の何れか1項に記載の前記装置(100)と、
- 前記技術システムを制御するための前記制御アプリケーション(APP)を実行するように構成されている前記人工知能用演算ユニット(NPU)であって、前記制御アプリケーションが、人工知能に基づいて前記制御ユニット用の前記入力値(CTL)を生成するように構成されている、前記人工知能用演算ユニット(NPU)と、
- 前記制御アプリケーションにより生成された前記入力値に基づいて前記技術システムを制御するように構成されている、前記制御ユニット(PLC)と、を含む、
制御システム(200)。 - コンピュータに請求項1から6の何れか1項に記載の方法のステップを実行させるためのプログラム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP20196314.7A EP3968108A1 (de) | 2020-09-15 | 2020-09-15 | Steuerung eines technischen systems mit einer recheneinheit für künstliche intelligenz |
| EP20196314.7 | 2020-09-15 | ||
| PCT/EP2021/073741 WO2022058140A1 (de) | 2020-09-15 | 2021-08-27 | Steuerung eines technischen systems mit einer recheneinheit für künstliche intelligenz |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023545901A JP2023545901A (ja) | 2023-11-01 |
| JP7559226B2 true JP7559226B2 (ja) | 2024-10-01 |
Family
ID=72521458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023515708A Active JP7559226B2 (ja) | 2020-09-15 | 2021-08-27 | 人工知能用演算ユニットを用いた技術システムの制御 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20230324856A1 (ja) |
| EP (2) | EP3968108A1 (ja) |
| JP (1) | JP7559226B2 (ja) |
| KR (1) | KR20230066109A (ja) |
| CN (1) | CN116113895B (ja) |
| WO (1) | WO2022058140A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11904905B2 (en) * | 2022-01-31 | 2024-02-20 | Gm Cruise Holdings Llc | Dynamic adjustment of autonomous vehicle system based on deep learning optimizations |
| DE102024110997A1 (de) * | 2024-04-19 | 2025-10-23 | Beckhoff Automation Gmbh | Verfahren zur Erzeugung eines Steuerprogramms einer speicherprogrammierbaren Steuerung und Automatisierungssystem |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2568346A1 (en) | 2011-09-06 | 2013-03-13 | Airbus Operations | Robust system control method with short execution deadlines |
| JP2019139792A (ja) | 2016-02-12 | 2019-08-22 | ソニー株式会社 | 情報処理方法および情報処理装置 |
| JP2019212146A (ja) | 2018-06-07 | 2019-12-12 | 株式会社日立製作所 | 教師データ生成装置および教師データ生成方法 |
| EP3657277A1 (en) | 2018-11-23 | 2020-05-27 | Siemens Aktiengesellschaft | Extension device for an automation device |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04180152A (ja) * | 1990-11-15 | 1992-06-26 | Fujitsu Ltd | ニューラルネットワークシステム |
| US6647301B1 (en) * | 1999-04-22 | 2003-11-11 | Dow Global Technologies Inc. | Process control system with integrated safety control system |
| ES2483966T3 (es) * | 2009-04-20 | 2014-08-08 | Pilz Gmbh & Co. Kg | Método y dispositivo para programar un controlador industrial de una instalación automatizada |
| JP6648730B2 (ja) * | 2017-05-09 | 2020-02-14 | オムロン株式会社 | 制御装置、タイムスタンプ修正方法およびプログラム |
| EP3676674A1 (en) * | 2017-09-01 | 2020-07-08 | Omron Corporation | Manufacturing support system and method |
| CN109643336A (zh) * | 2018-01-15 | 2019-04-16 | 深圳鲲云信息科技有限公司 | 人工智能处理装置设计模型建立方法、系统、存储介质、终端 |
| CN108596434B (zh) * | 2018-03-23 | 2019-08-02 | 卫盈联信息技术(深圳)有限公司 | 欺诈检测和风险评估方法、系统、设备及存储介质 |
| KR102263598B1 (ko) * | 2018-08-16 | 2021-06-10 | 주식회사 딥엑스 | 파이프라인 구조를 가지는 인공신경망용 연산 가속 장치 |
| JP7216190B2 (ja) * | 2018-08-20 | 2023-01-31 | シーメンス アクチエンゲゼルシヤフト | プログラマブルロジックコントローラベースの人工知能用モジュール式アクセラレーションモジュール |
| WO2020074198A1 (en) * | 2018-10-09 | 2020-04-16 | Asml Netherlands B.V. | Lithographic method |
| EP3637354A1 (de) * | 2018-10-11 | 2020-04-15 | Siemens Aktiengesellschaft | Verfahren zur suche eines programmcodes für ein elektronisches gerät in einer datenbank |
| CN111325224A (zh) * | 2018-12-13 | 2020-06-23 | 数优(苏州)人工智能科技有限公司 | 计算机可读存储介质、输入数据检查方法以及计算装置 |
| US11620510B2 (en) * | 2019-01-23 | 2023-04-04 | Samsung Electronics Co., Ltd. | Platform for concurrent execution of GPU operations |
| EP3696733B1 (en) * | 2019-02-13 | 2024-03-27 | Siemens Aktiengesellschaft | Encoding and transferring scene and task dependent learning information into transferable neural network layers |
| CN110516240B (zh) * | 2019-08-28 | 2021-04-06 | 南京璇玑信息技术有限公司 | 一种基于Transformer的语义相似度计算模型DSSM技术 |
| CN111339027B (zh) * | 2020-02-25 | 2023-11-28 | 中国科学院苏州纳米技术与纳米仿生研究所 | 可重构的人工智能核心与异构多核芯片的自动设计方法 |
| CN111420844A (zh) * | 2020-03-25 | 2020-07-17 | 南京精益通信息技术有限公司 | 一种用于电子产品生产时用控制系统及其控制方法 |
-
2020
- 2020-09-15 EP EP20196314.7A patent/EP3968108A1/de not_active Withdrawn
-
2021
- 2021-08-27 WO PCT/EP2021/073741 patent/WO2022058140A1/de not_active Ceased
- 2021-08-27 CN CN202180062879.0A patent/CN116113895B/zh active Active
- 2021-08-27 US US18/024,520 patent/US20230324856A1/en active Pending
- 2021-08-27 EP EP21769417.3A patent/EP4179395B1/de active Active
- 2021-08-27 KR KR1020237012526A patent/KR20230066109A/ko active Pending
- 2021-08-27 JP JP2023515708A patent/JP7559226B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2568346A1 (en) | 2011-09-06 | 2013-03-13 | Airbus Operations | Robust system control method with short execution deadlines |
| JP2019139792A (ja) | 2016-02-12 | 2019-08-22 | ソニー株式会社 | 情報処理方法および情報処理装置 |
| JP2019212146A (ja) | 2018-06-07 | 2019-12-12 | 株式会社日立製作所 | 教師データ生成装置および教師データ生成方法 |
| EP3657277A1 (en) | 2018-11-23 | 2020-05-27 | Siemens Aktiengesellschaft | Extension device for an automation device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230324856A1 (en) | 2023-10-12 |
| JP2023545901A (ja) | 2023-11-01 |
| EP4179395C0 (de) | 2024-06-26 |
| EP4179395B1 (de) | 2024-06-26 |
| WO2022058140A1 (de) | 2022-03-24 |
| EP4179395A1 (de) | 2023-05-17 |
| CN116113895B (zh) | 2025-08-08 |
| KR20230066109A (ko) | 2023-05-12 |
| EP3968108A1 (de) | 2022-03-16 |
| CN116113895A (zh) | 2023-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11694075B2 (en) | Partitioning control dependency edge in computation graph | |
| Molanes et al. | Performance characterization and design guidelines for efficient processor–FPGA communication in Cyclone V FPSoCs | |
| Hughes et al. | Optimizing design verification using machine learning: Doing better than random | |
| US20100198574A1 (en) | Programmer View Timing Model For Performance Modeling And Virtual Prototyping | |
| CN111983429A (zh) | 芯片验证系统、芯片验证方法、终端及存储介质 | |
| US8838430B1 (en) | Detection of memory access violation in simulations | |
| JP7559226B2 (ja) | 人工知能用演算ユニットを用いた技術システムの制御 | |
| US9600384B2 (en) | System-on-chip verification | |
| Tyagi | Hardware/Software Co-design: Addressing Uncertainty in Platform Development through Workload Modeling and Bottleneck Feedback Loops | |
| Di Pompeo et al. | An efficient performance-driven approach for hw/sw co-design | |
| CN119670646A (zh) | 一种用于自动化电路生成的神经网络训练方法及系统 | |
| Ando et al. | System-level design method for control systems with hardware-implemented interrupt handler | |
| Afonso et al. | Heterogeneous CPU/FPGA reconfigurable computing system for avionic test application | |
| Bebawy et al. | Time-triggered inference on FPGAs | |
| US20110071809A1 (en) | Model generation based on a constraint and an initial model | |
| Alali et al. | Modeling and simulation of multiprocessor systems MPSoC by SystemC/TLM2 | |
| US9165099B2 (en) | Adaptive clock management in emulation | |
| Malaquias et al. | From the standards to silicon: formally proved memory controllers | |
| Chakravarthi | System on Chip (SOC) Design | |
| EP4625195A1 (en) | Autonomously structurally and functionally plastic hardware | |
| CN119396349B (zh) | 缓存验证方法、装置、电子设备及可读存储介质 | |
| JP2004310568A (ja) | シミュレータ装置、シミュレーション方法および性能解析方法 | |
| Hafidi et al. | On Improved Verification of Reconfigurable Real-Time Systems. | |
| CN104281559A (zh) | 用于执行基于数据的函数模型的模型计算的方法和装置 | |
| Mohamed | HW/SW Co-Exploration and Co-Design |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230519 |
|
| A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20230427 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230519 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240604 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240820 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240918 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7559226 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |