Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7561060B2 - Power Conversion Systems - Google Patents
[go: Go Back, main page]

JP7561060B2 - Power Conversion Systems - Google Patents

Power Conversion Systems Download PDF

Info

Publication number
JP7561060B2
JP7561060B2 JP2021031233A JP2021031233A JP7561060B2 JP 7561060 B2 JP7561060 B2 JP 7561060B2 JP 2021031233 A JP2021031233 A JP 2021031233A JP 2021031233 A JP2021031233 A JP 2021031233A JP 7561060 B2 JP7561060 B2 JP 7561060B2
Authority
JP
Japan
Prior art keywords
voltage
converter
switching element
reactor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021031233A
Other languages
Japanese (ja)
Other versions
JP2022131958A (en
Inventor
尚人 泉本
弘通 後藤
淳一 伊東
大貴 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2021031233A priority Critical patent/JP7561060B2/en
Publication of JP2022131958A publication Critical patent/JP2022131958A/en
Application granted granted Critical
Publication of JP7561060B2 publication Critical patent/JP7561060B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Description

本開示は、電力変換システムに関し、より詳細には、ＤＣ－ＤＣコンバータを備える電力変換システムに関する。 This disclosure relates to a power conversion system, and more specifically, to a power conversion system equipped with a DC-DC converter.

特許文献１は、電力変換装置として、パワーデカップリング機能を有する昇降圧型（Buck-Boost型）ＰＦＣコンバータを開示している。特許文献１に開示されている電力変換装置は、交流電源により供給される交流電圧である入力電圧を直流電圧である出力電圧に変換する。電力変換装置は、ダイオードブリッジと、インダクタと、ダイオードと、バッファキャパシタ（パワーデカップリングコンデンサ）と、出力キャパシタと、第１スイッチング素子と、第２スイッチング素子と、制御部と、を備える。制御部は、第１スイッチング素子及び第２スイッチング素子のスイッチング制御を行う。制御部は、出力電圧の制御とともに、バッファキャパシタによる電力補償制御を行う。なお、特許文献１には、一例として、バッファキャパシタのキャパシタンスを１００μＦとすることが記載されている。 Patent Document 1 discloses a buck-boost type PFC converter having a power decoupling function as a power conversion device. The power conversion device disclosed in Patent Document 1 converts an input voltage, which is an AC voltage supplied by an AC power source, into an output voltage, which is a DC voltage. The power conversion device includes a diode bridge, an inductor, a diode, a buffer capacitor (power decoupling capacitor), an output capacitor, a first switching element, a second switching element, and a controller. The controller controls the switching of the first switching element and the second switching element. The controller controls the output voltage and also controls power compensation by the buffer capacitor. Patent Document 1 describes, as an example, that the capacitance of the buffer capacitor is set to 100 μF.

特開２０２０－１６２２６１号公報JP 2020-162261 A

パワーデカップリングコンデンサを有するＤＣ－ＤＣコンバータを備える電力変換システムでは、パワーデカップリングコンデンサのキャパシタンスの小キャパシタンス化を図ったときに出力電力の一定化が難しい場合がある。 In a power conversion system that includes a DC-DC converter with a power decoupling capacitor, it can be difficult to maintain a constant output power when trying to reduce the capacitance of the power decoupling capacitor.

本開示の目的は、出力電力の一定化を図ることが可能な電力変換システムを提供することにある。 The objective of this disclosure is to provide a power conversion system that can stabilize the output power.

本開示に係る一態様の電力変換システムは、整流器と、ＤＣ－ＤＣコンバータと、を備える。前記整流器は、交流電圧を直流電圧に変換して出力する。前記ＤＣ－ＤＣコンバータは、リアクトルと、スイッチング素子と、コンデンサとパワーデカップリングコンデンサとの直列回路と、を有する。前記ＤＣ－ＤＣコンバータは、前記整流器から出力される前記直流電圧である第１直流電圧を第２直流電圧に変換して出力する。前記ＤＣ－ＤＣコンバータは、制御回路を有する。前記制御回路は、前記スイッチング素子をＰＦＭ制御することによって前記ＤＣ－ＤＣコンバータの出力電流を制御する。前記制御回路は、ＰＦＭ信号生成部と、誤差補償部と、制御部と、を含む。前記ＰＦＭ信号生成部は、オン時間指令値に基づくオン時間を有するＰＦＭ信号を生成する。前記誤差補償部は、前記リアクトルのインダクタンスと、前記直列回路の両端電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電流の検出値と、前記オン時間指令値と、を用いて誤差電流値を求める。前記制御部は、前記インダクタンスと、出力電流指令値と前記誤差電流値とを足し合わせた誤差補償後の出力電流指令値と、前記両端電圧の検出値と、前記出力電圧の検出値と、を用いて前記オン時間指令値を決定し、決定した前記オン時間指令値を前記ＰＦＭ信号生成部へ出力する。 A power conversion system according to one aspect of the present disclosure includes a rectifier and a DC-DC converter. The rectifier converts an AC voltage into a DC voltage and outputs the DC voltage. The DC-DC converter has a reactor, a switching element, and a series circuit of a capacitor and a power decoupling capacitor. The DC-DC converter converts a first DC voltage, which is the DC voltage output from the rectifier, into a second DC voltage and outputs the second DC voltage. The DC-DC converter has a control circuit. The control circuit controls the output current of the DC-DC converter by PFM controlling the switching element. The control circuit includes a PFM signal generation unit, an error compensation unit, and a control unit. The PFM signal generation unit generates a PFM signal having an on-time based on an on-time command value. The error compensation unit calculates an error current value using the inductance of the reactor, a detection value of the voltage across the series circuit, a detection value of the output voltage of the DC-DC converter, a detection value of the output current of the DC-DC converter, and the on-time command value. The control unit determines the on-time command value using the inductance, an error-compensated output current command value obtained by adding the output current command value and the error current value, the detection value of the voltage across both ends, and the detection value of the output voltage, and outputs the determined on-time command value to the PFM signal generation unit.

本開示に係る一態様の電力変換システムは、整流器と、ＤＣ－ＤＣコンバータと、を備える。前記整流器は、交流電圧を直流電圧に変換して出力する。前記ＤＣ－ＤＣコンバータは、リアクトルと、スイッチング素子と、コンデンサとパワーデカップリングコンデンサとの直列回路と、を有する。前記ＤＣ－ＤＣコンバータは、前記整流器から出力される前記直流電圧である第１直流電圧を第２直流電圧に変換して出力する。前記ＤＣ－ＤＣコンバータは、制御回路を有する。前記制御回路は、前記スイッチング素子をＰＦＭ制御することによって前記ＤＣ－ＤＣコンバータの出力電圧を制御する。前記制御回路は、ＰＦＭ信号生成部と、誤差補償部と、制御部と、を含む。前記ＰＦＭ信号生成部は、オン時間指令値に基づくオン時間を有するＰＦＭ信号を生成する。前記誤差補償部は、前記リアクトルのインダクタンスと、前記直列回路の両端電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電流の検出値と、前記オン時間指令値と、を用いて誤差電圧値を求める。前記制御部は、前記インダクタンスと、出力電圧指令値と前記誤差電圧値とを足し合わせた誤差補償後の出力電圧指令値と、前記両端電圧の検出値と、前記出力電流の検出値と、を用いて前記オン時間指令値を決定し、決定した前記オン時間指令値を前記ＰＦＭ信号生成部へ出力する。 A power conversion system according to one aspect of the present disclosure includes a rectifier and a DC-DC converter. The rectifier converts an AC voltage into a DC voltage and outputs the DC voltage. The DC-DC converter has a reactor, a switching element, and a series circuit of a capacitor and a power decoupling capacitor. The DC-DC converter converts a first DC voltage, which is the DC voltage output from the rectifier, into a second DC voltage and outputs the second DC voltage. The DC-DC converter has a control circuit. The control circuit controls the output voltage of the DC-DC converter by PFM controlling the switching element. The control circuit includes a PFM signal generation unit, an error compensation unit, and a control unit. The PFM signal generation unit generates a PFM signal having an on-time based on an on-time command value. The error compensation unit calculates an error voltage value using the inductance of the reactor, a detection value of the voltage across the series circuit, a detection value of the output voltage of the DC-DC converter, a detection value of the output current of the DC-DC converter, and the on-time command value. The control unit determines the on-time command value using the inductance, an error-compensated output voltage command value obtained by adding the output voltage command value and the error voltage value, the detection value of the voltage across both ends, and the detection value of the output current, and outputs the determined on-time command value to the PFM signal generation unit.

本開示の電力変換システムは、出力電力の一定化を図ることが可能となるという効果がある。 The power conversion system disclosed herein has the advantage of making it possible to stabilize the output power.

図１Ａは、実施形態１に係る電力変換システムの回路図である。図１Ｂは、同上の電力変換システムにおける制御回路のブロック図である。Fig. 1A is a circuit diagram of a power conversion system according to embodiment 1. Fig. 1B is a block diagram of a control circuit in the power conversion system. 図２は、同上の電力変換システムの動作説明図である。FIG. 2 is a diagram illustrating the operation of the power conversion system. 図３は、同上の電力変換システムにおけるＤＣ－ＤＣコンバータの動作説明図である。FIG. 3 is a diagram illustrating the operation of the DC-DC converter in the power conversion system. 図４は、同上の電力変換システムにおける整流器の動作説明図である。FIG. 4 is a diagram illustrating the operation of a rectifier in the power conversion system. 図５Ａ～５Ｈは、同上の電力変換システムにおける整流器に流れる入力電流の経路の説明図である。5A to 5H are explanatory diagrams of paths of input current flowing through a rectifier in the above power conversion system. 図６は、同上の電力変換システムにおけるＤＣ－ＤＣコンバータの動作説明図である。FIG. 6 is a diagram illustrating the operation of the DC-DC converter in the power conversion system. 図７Ａ～７Ｈは、同上の電力変換システムにおけるＤＣ－ＤＣコンバータのリアクトルに流れる電流の経路の説明図である。7A to 7H are explanatory diagrams of paths of current flowing through a reactor of a DC-DC converter in the power conversion system. 図８は、同上の電力変換システムの動作波形のシミュレーション結果を示す図である。FIG. 8 is a diagram showing a simulation result of an operating waveform of the power conversion system. 図９Ａは、実施形態２に係る電力変換システムの回路図である。図９Ｂは、同上の電力変換システムにおける制御回路のブロック図である。Fig. 9A is a circuit diagram of a power conversion system according to embodiment 2. Fig. 9B is a block diagram of a control circuit in the power conversion system. 図１０Ａは、変形例１に係る電力変換システムの回路図である。図１０Ｂは、変形例２に係る電力変換システムの回路図である。図１０Ｃは、変形例３に係る電力変換システムの回路図である。図１０Ｄは、変形例４に係る電力変換システムの回路図である。図１０Ｅは、変形例５に係る電力変換システムの回路図である。Fig. 10A is a circuit diagram of a power conversion system according to Modification 1. Fig. 10B is a circuit diagram of a power conversion system according to Modification 2. Fig. 10C is a circuit diagram of a power conversion system according to Modification 3. Fig. 10D is a circuit diagram of a power conversion system according to Modification 4. Fig. 10E is a circuit diagram of a power conversion system according to Modification 5. 図１１Ａは、変形例６に係る電力変換システムの回路図である。図１１Ｂは、変形例７に係る電力変換システムの回路図である。Fig. 11A is a circuit diagram of a power conversion system according to Modification 6. Fig. 11B is a circuit diagram of a power conversion system according to Modification 7.

（実施形態１）
以下では、実施形態１に係る電力変換システム１０について、図１Ａ～８に基づいて説明する。 (Embodiment 1)
Hereinafter, a power conversion system 10 according to the first embodiment will be described with reference to FIGS. 1A to 8. FIG.

（１）電力変換システムの全体構成
電力変換システム１０は、図１Ａに示すように、整流器２と、ＤＣ－ＤＣコンバータ３と、を備える。整流器２は、交流電圧Ｖｉｎを直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ３は、リアクトルＬ１、２つのスイッチング素子Ｑ５，Ｑ６、コンデンサＣｏ及びパワーデカップリングコンデンサＣｃを有する。ＤＣ－ＤＣコンバータ３は、整流器２から出力される直流電圧である第１直流電圧を第２直流電圧に変換して出力する。電力変換システム１０では、第２直流電圧がＤＣ－ＤＣコンバータ３の出力電圧である。ＤＣ－ＤＣコンバータ３は、制御回路４を更に有する。制御回路４は、スイッチング素子Ｑ５，Ｑ６をＰＦＭ（Pulse Frequency Modulation）制御することによってＤＣ－ＤＣコンバータ３の出力電流を制御する。 (1) Overall Configuration of Power Conversion System As shown in FIG. 1A, the power conversion system 10 includes a rectifier 2 and a DC-DC converter 3. The rectifier 2 converts an AC voltage Vin into a DC voltage and outputs the DC voltage. The DC-DC converter 3 includes a reactor L1, two switching elements Q5 and Q6, a capacitor Co, and a power decoupling capacitor Cc. The DC-DC converter 3 converts a first DC voltage, which is a DC voltage output from the rectifier 2, into a second DC voltage and outputs the second DC voltage. In the power conversion system 10, the second DC voltage is the output voltage of the DC-DC converter 3. The DC-DC converter 3 further includes a control circuit 4. The control circuit 4 controls the output current of the DC-DC converter 3 by PFM (Pulse Frequency Modulation) control of the switching elements Q5 and Q6.

交流電圧Ｖｉｎは、交流電源から電力変換システム１０に入力される。交流電源は、例えば、商用電源である。この場合、交流電圧Ｖｉｎは、正弦波状の交流電圧である。 The AC voltage Vin is input to the power conversion system 10 from an AC power source. The AC power source is, for example, a commercial power source. In this case, the AC voltage Vin is a sinusoidal AC voltage.

電力変換システム１０は、例えば、負荷回路５の電源装置として適用することができる。負荷回路５は、例えば、複数のＬＥＤ（Light Emitting Diode）の直列回路であるが、これに限らない。なお、図１Ａでは、負荷回路５に関しては、ＬＥＤの図記号を１つだけ図示してある。 The power conversion system 10 can be used, for example, as a power supply device for a load circuit 5. The load circuit 5 is, for example, a series circuit of multiple LEDs (Light Emitting Diodes), but is not limited to this. Note that in FIG. 1A, only one LED symbol is shown for the load circuit 5.

（２）電力変換システムの詳細
電力変換システム１０は、上述のように、整流器２と、ＤＣ－ＤＣコンバータ３と、を備える。また、電力変換システム１０は、第１入力端子１１、第２入力端子１２、第１出力端子１３及び第２出力端子１４を更に備える。電力変換システム１０は、例えば、第１入力端子１１と第２入力端子１２との間に交流電源が接続されて交流電源からの交流電圧Ｖｉｎが入力される。 (2) Details of the Power Conversion System As described above, the power conversion system 10 includes the rectifier 2 and the DC-DC converter 3. The power conversion system 10 further includes a first input terminal 11, a second input terminal 12, a first output terminal 13, and a second output terminal 14. In the power conversion system 10, for example, an AC power supply is connected between the first input terminal 11 and the second input terminal 12, and an AC voltage Vin from the AC power supply is input.

整流器２は、例えば、ＰＦＣ回路（Power Factor Correction）である。整流器２は、より詳細には、ブリッジレスＰＦＣ回路であり、リアクトルＬ０と、４つの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４と、を有する。以下では、説明の便宜上、半導体スイッチング素子Ｑ１、半導体スイッチング素子Ｑ２、半導体スイッチング素子Ｑ３及び半導体スイッチング素子Ｑ４を、それぞれ、第１半導体スイッチング素子Ｑ１、第２半導体スイッチング素子Ｑ２、第３半導体スイッチング素子Ｑ３及び第４半導体スイッチング素子Ｑ４と称することもある。整流器２では、第１半導体スイッチング素子Ｑ１と第２半導体スイッチング素子Ｑ２との直列回路と、第３半導体スイッチング素子Ｑ３と第４半導体スイッチング素子Ｑ４との直列回路と、が並列接続されている。また、整流器２では、第１半導体スイッチング素子Ｑ１と第２半導体スイッチング素子Ｑ２との接続点が、リアクトルＬ０を介して第１入力端子１１に接続されており、第３半導体スイッチング素子Ｑ３と第４半導体スイッチング素子Ｑ４との接続点が、第２入力端子１２に接続されている。 The rectifier 2 is, for example, a PFC circuit (Power Factor Correction). More specifically, the rectifier 2 is a bridgeless PFC circuit, and includes a reactor L0 and four semiconductor switching elements Q1, Q2, Q3, and Q4. Hereinafter, for convenience of explanation, the semiconductor switching elements Q1, Q2, Q3, and Q4 may be referred to as the first semiconductor switching element Q1, the second semiconductor switching element Q2, the third semiconductor switching element Q3, and the fourth semiconductor switching element Q4, respectively. In the rectifier 2, a series circuit of the first semiconductor switching element Q1 and the second semiconductor switching element Q2 and a series circuit of the third semiconductor switching element Q3 and the fourth semiconductor switching element Q4 are connected in parallel. In addition, in the rectifier 2, the connection point between the first semiconductor switching element Q1 and the second semiconductor switching element Q2 is connected to the first input terminal 11 via the reactor L0, and the connection point between the third semiconductor switching element Q3 and the fourth semiconductor switching element Q4 is connected to the second input terminal 12.

整流器２では、４つの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の各々は、制御端子、第１主端子及び第２主端子を有する。４つの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の制御端子は、制御回路４に接続されている。４つの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４は、制御回路４から与えられる制御信号に応じてオン、オフされる。 In the rectifier 2, each of the four semiconductor switching elements Q1, Q2, Q3, and Q4 has a control terminal, a first main terminal, and a second main terminal. The control terminals of the four semiconductor switching elements Q1, Q2, Q3, and Q4 are connected to the control circuit 4. The four semiconductor switching elements Q1, Q2, Q3, and Q4 are turned on and off in response to a control signal provided from the control circuit 4.

４つの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の各々は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。より詳細には、４つの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の各々は、ｎチャネルＭＯＳＦＥＴである。４つの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の各々では、制御端子、第１主端子及び第２主端子が、それぞれ、ゲート端子、ドレイン端子及びソース端子である。 Each of the four semiconductor switching elements Q1, Q2, Q3, and Q4 is, for example, a metal-oxide-semiconductor field effect transistor (MOSFET). More specifically, each of the four semiconductor switching elements Q1, Q2, Q3, and Q4 is an n-channel MOSFET. In each of the four semiconductor switching elements Q1, Q2, Q3, and Q4, the control terminal, the first main terminal, and the second main terminal are a gate terminal, a drain terminal, and a source terminal, respectively.

整流器２では、第１半導体スイッチング素子Ｑ１のソース端子及び第２半導体スイッチング素子Ｑ２のドレイン端子がリアクトルＬ０を介して第１入力端子１１に接続され、第３半導体スイッチング素子Ｑ３のソース端子及び第４半導体スイッチング素子Ｑ４のドレイン端子が第２入力端子１２に接続されている。 In the rectifier 2, the source terminal of the first semiconductor switching element Q1 and the drain terminal of the second semiconductor switching element Q2 are connected to the first input terminal 11 via the reactor L0, and the source terminal of the third semiconductor switching element Q3 and the drain terminal of the fourth semiconductor switching element Q4 are connected to the second input terminal 12.

また、整流器２は、４つのダイオードＤ１，Ｄ２，Ｄ３，Ｄ４を有する。以下では、説明の便宜上、ダイオードＤ１、ダイオードＤ２、ダイオードＤ３及びダイオードＤ４を、それぞれ、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３、及び第４ダイオードＤ４と称することもある。第１ダイオードＤ１は、第１半導体スイッチング素子Ｑ１に逆並列接続されている。第２ダイオードＤ２は、第２半導体スイッチング素子Ｑ２に逆並列接続されている。第３ダイオードＤ３は、第３半導体スイッチング素子Ｑ３に逆並列接続されている。第４ダイオードＤ４は、第４半導体スイッチング素子Ｑ４に逆並列接続されている。 The rectifier 2 also has four diodes D1, D2, D3, and D4. Hereinafter, for convenience of explanation, the diodes D1, D2, D3, and D4 may be referred to as the first diode D1, the second diode D2, the third diode D3, and the fourth diode D4, respectively. The first diode D1 is connected in anti-parallel to the first semiconductor switching element Q1. The second diode D2 is connected in anti-parallel to the second semiconductor switching element Q2. The third diode D3 is connected in anti-parallel to the third semiconductor switching element Q3. The fourth diode D4 is connected in anti-parallel to the fourth semiconductor switching element Q4.

整流器２では、４つのダイオードＤ１，Ｄ２，Ｄ３，Ｄ４は、４つの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４それぞれのＭＯＳＦＥＴの寄生ダイオードである。４つのダイオードＤ１，Ｄ２，Ｄ３，Ｄ４の各々は、アノード及びカソードを有する。４つのダイオードＤ１，Ｄ２，Ｄ３，Ｄ４の各々のアノードとカソードは、４つの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のうち対応する半導体スイッチング素子の第２主端子（ソース端子）と第１主端子（ドレイン端子）にそれぞれ接続されている。 In the rectifier 2, the four diodes D1, D2, D3, and D4 are parasitic diodes of the MOSFETs of the four semiconductor switching elements Q1, Q2, Q3, and Q4. Each of the four diodes D1, D2, D3, and D4 has an anode and a cathode. The anode and cathode of each of the four diodes D1, D2, D3, and D4 are connected to the second main terminal (source terminal) and the first main terminal (drain terminal) of the corresponding semiconductor switching element among the four semiconductor switching elements Q1, Q2, Q3, and Q4, respectively.

ＤＣ－ＤＣコンバータ３は、スイッチング方式のＤＣ－ＤＣコンバータであり、２つのスイッチング素子Ｑ５，Ｑ６を有する。より詳細には、ＤＣ－ＤＣコンバータ３は、リアクトルＬ１と、２つのスイッチング素子Ｑ５，Ｑ６と、コンデンサＣｏと、パワーデカップリングコンデンサＣｃと、を有する。ＤＣ－ＤＣコンバータ３は、降圧チョッパ回路である。以下では、説明の便宜上、スイッチング素子Ｑ５、スイッチング素子Ｑ６を、それぞれ、第１スイッチング素子Ｑ５、第２スイッチング素子Ｑ６と称することもある。 The DC-DC converter 3 is a switching type DC-DC converter and has two switching elements Q5 and Q6. More specifically, the DC-DC converter 3 has a reactor L1, two switching elements Q5 and Q6, a capacitor Co, and a power decoupling capacitor Cc. The DC-DC converter 3 is a step-down chopper circuit. Hereinafter, for convenience of explanation, the switching element Q5 and the switching element Q6 may be referred to as the first switching element Q5 and the second switching element Q6, respectively.

ＤＣ－ＤＣコンバータ３では、第１スイッチング素子Ｑ５と第２スイッチング素子Ｑ６との直列回路が、整流器２の高電位側の出力端と低電位側の出力端との間に接続されている。より詳細には、第１スイッチング素子Ｑ５と第２スイッチング素子Ｑ６との直列回路が、整流器２の第３半導体スイッチング素子Ｑ３と第４半導体スイッチング素子Ｑ４との直列回路に並列接続されている。また、ＤＣ－ＤＣコンバータ３では、第２スイッチング素子Ｑ６の両端間にリアクトルＬ１とコンデンサ（出力コンデンサ）Ｃｏとの直列回路が接続されている。ＤＣ－ＤＣコンバータ３では、コンデンサＣｏの一端が第１出力端子１３に接続され、コンデンサＣｏの他端が第２出力端子１４に接続されている。また、ＤＣ－ＤＣコンバータ３では、パワーデカップリング機能を持たせるために、パワーデカップリングコンデンサＣｃが、整流器２の高電位側の出力端と、リアクトルＬ１とコンデンサＣｏとの接続点と、の間に接続されている。これにより、ＤＣ－ＤＣコンバータ３では、パワーデカップリングコンデンサＣｃとコンデンサＣｏとの直列回路が、整流器２の高電位側の出力端と低電位側の出力端との間に接続されている。より詳細には、ＤＣ－ＤＣコンバータ３では、デカップリングコンデンサＣｃとコンデンサＣｏとの直列回路が、第１スイッチング素子Ｑ５と第２スイッチング素子Ｑ６との直列回路に並列接続されており、リアクトルＬ１が、第１スイッチング素子Ｑ５と第２スイッチング素子Ｑ６との接続点と、パワーデカップリングコンデンサＣｃとコンデンサＣｏとの接続点と、の間に接続されている。なお、ＤＣ－ＤＣコンバータ３では、パワーデカップリングコンデンサＣｃのキャパシタンスが、コンデンサＣｏのキャパシタンスよりも大きい。一例では、パワーデカップリングコンデンサＣｃのキャパシタンスが１０μＦであり、コンデンサＣｏのキャパシタンスが２．２μＦであるが、これらの値に限定されない。 In the DC-DC converter 3, a series circuit of the first switching element Q5 and the second switching element Q6 is connected between the high-potential output terminal and the low-potential output terminal of the rectifier 2. More specifically, the series circuit of the first switching element Q5 and the second switching element Q6 is connected in parallel to the series circuit of the third semiconductor switching element Q3 and the fourth semiconductor switching element Q4 of the rectifier 2. In the DC-DC converter 3, a series circuit of a reactor L1 and a capacitor (output capacitor) Co is connected between both ends of the second switching element Q6. In the DC-DC converter 3, one end of the capacitor Co is connected to the first output terminal 13, and the other end of the capacitor Co is connected to the second output terminal 14. In the DC-DC converter 3, in order to provide a power decoupling function, a power decoupling capacitor Cc is connected between the high-potential output terminal of the rectifier 2 and the connection point between the reactor L1 and the capacitor Co. As a result, in the DC-DC converter 3, a series circuit of the power decoupling capacitor Cc and the capacitor Co is connected between the high-potential output terminal and the low-potential output terminal of the rectifier 2. More specifically, in the DC-DC converter 3, the series circuit of the decoupling capacitor Cc and the capacitor Co is connected in parallel to the series circuit of the first switching element Q5 and the second switching element Q6, and the reactor L1 is connected between the connection point of the first switching element Q5 and the second switching element Q6 and the connection point of the power decoupling capacitor Cc and the capacitor Co. Note that in the DC-DC converter 3, the capacitance of the power decoupling capacitor Cc is larger than the capacitance of the capacitor Co. In one example, the capacitance of the power decoupling capacitor Cc is 10 μF and the capacitance of the capacitor Co is 2.2 μF, but these values are not limited to these values.

ＤＣ－ＤＣコンバータ３では、２つのスイッチング素子Ｑ５，Ｑ６の各々は、制御端子、第１主端子及び第２主端子を有する。２つのスイッチング素子Ｑ５，Ｑ６の制御端子は、制御回路４に接続されている。２つのスイッチング素子Ｑ５，Ｑ６は、制御回路４からそれぞれに与えられる制御信号に応じてオン、オフされる。 In the DC-DC converter 3, the two switching elements Q5 and Q6 each have a control terminal, a first main terminal, and a second main terminal. The control terminals of the two switching elements Q5 and Q6 are connected to the control circuit 4. The two switching elements Q5 and Q6 are turned on and off in response to control signals provided to each of them from the control circuit 4.

２つのスイッチング素子Ｑ５，Ｑ６の各々は、例えば、ＭＯＳＦＥＴである。より詳細には、２つのスイッチング素子Ｑ５，Ｑ６の各々は、ノーマリオフ型のｎチャネルＭＯＳＦＥＴである。２つのスイッチング素子Ｑ５，Ｑ６の各々では、制御端子、第１主端子及び第２主端子が、それぞれ、ゲート端子、ドレイン端子及びソース端子である。 Each of the two switching elements Q5 and Q6 is, for example, a MOSFET. More specifically, each of the two switching elements Q5 and Q6 is a normally-off n-channel MOSFET. In each of the two switching elements Q5 and Q6, the control terminal, the first main terminal, and the second main terminal are a gate terminal, a drain terminal, and a source terminal, respectively.

また、ＤＣ－ＤＣコンバータ３は、２つのダイオードＤ５，Ｄ６を有する。ダイオードＤ５は、第１スイッチング素子Ｑ５に逆並列接続されている。ダイオードＤ６は、第２スイッチング素子Ｑ６に逆並列接続されている。 The DC-DC converter 3 also has two diodes D5 and D6. The diode D5 is connected in anti-parallel to the first switching element Q5. The diode D6 is connected in anti-parallel to the second switching element Q6.

ＤＣ－ＤＣコンバータ３では、２つのダイオードＤ５，Ｄ６は、２つのスイッチング素子Ｑ５，Ｑ６それぞれのＭＯＳＦＥＴの寄生ダイオードである。２つのダイオードＤ５，Ｄ６の各々は、アノード及びカソードを有する。２つのダイオードＤ５，Ｄ６の各々のアノードとカソードは、２つのスイッチング素子Ｑ５，Ｑ６のうち対応するスイッチング素子の第２主端子（ソース端子）と第１主端子（ドレイン端子）にそれぞれ接続されている。 In the DC-DC converter 3, the two diodes D5 and D6 are parasitic diodes of the MOSFETs of the two switching elements Q5 and Q6. Each of the two diodes D5 and D6 has an anode and a cathode. The anode and cathode of each of the two diodes D5 and D6 are connected to the second main terminal (source terminal) and the first main terminal (drain terminal) of the corresponding one of the two switching elements Q5 and Q6, respectively.

制御回路４は、２つのスイッチング素子Ｑ５，Ｑ６をＰＦＭ制御することによってＤＣ－ＤＣコンバータ３の出力電流を制御する。制御回路４は、第１スイッチング素子Ｑ５に第１制御信号を与える第１ドライブ回路と、第２スイッチング素子Ｑ６に第２制御信号を与える第２ドライブ回路と、を有しており、第１ドライブ回路及び第２ドライブ回路それぞれに、後述のＰＦＭ信号生成部４２で生成されたＰＦＭ信号が入力される。第１ドライブ回路は、ＰＦＭ信号生成部４２からのＰＦＭ信号に基づく第１制御信号により第１スイッチング素子Ｑ５をオン、オフする。また、第２ドライブ回路は、ＰＦＭ信号生成部４２からのＰＦＭ信号に基づく第２制御信号により第２スイッチング素子Ｑ６をオン、オフする。第１制御信号は、制御回路４から与えられるオン時間Ｔｏｎ（図３参照）に基づき第１スイッチング素子Ｑ５をオンする。ＤＣ－ＤＣコンバータ３では、第１スイッチング素子Ｑ５がオンであり第２スイッチング素子Ｑ２がオフである期間中にリアクトル電流ＩＬ１が増加する。その後、制御回路４は、第１スイッチング素子Ｑ５を含む上アームと第２スイッチング素子Ｑ６を含む下アームとの短絡を防止する第１デッドタイムを介して第２スイッチング素子Ｑ６をオンする。第１デッドタイムとは、第１スイッチング素子Ｑ５と第２スイッチング素子Ｑ６との両方がオフの期間を意味する。ＤＣ－ＤＣコンバータ３では、第１スイッチング素子Ｑ５がオフであり第２スイッチング素子Ｑ６がオンである期間中にリアクトル電流ＩＬが減少する。ＤＣ－ＤＣコンバータ３は、リアクトル電流ＩＬ１がゼロとなるタイミングを検出するゼロクロス検出回路を備えている。ゼロクロス検出回路の検出結果は、制御回路４へ出力される。ゼロクロス検出回路は、第１スイッチング素子Ｑ５がオフであり第２スイッチング素子Ｑ６がオンである期間中にリアクトル電流ＩＬ１がゼロとなるタイミングを検出する。その後、制御回路４は、リアクトル電流ＩＬ１がゼロになった後、リアクトル電流ＩＬ１が負電流指令値で決まる大きさの負電流になるまで第２スイッチング素子Ｑ６のオン状態を維持させる。その後、制御回路４は、第２デッドタイムを介して第１スイッチング素子Ｑ５をオンする。第２デッドタイムとは、第１スイッチング素子Ｑ５と第２スイッチング素子Ｑ６との両方がオフの期間を意味する。 The control circuit 4 controls the output current of the DC-DC converter 3 by PFM controlling the two switching elements Q5 and Q6. The control circuit 4 has a first drive circuit that provides a first control signal to the first switching element Q5 and a second drive circuit that provides a second control signal to the second switching element Q6. A PFM signal generated by a PFM signal generating unit 42 described later is input to each of the first drive circuit and the second drive circuit. The first drive circuit turns the first switching element Q5 on and off by a first control signal based on the PFM signal from the PFM signal generating unit 42. The second drive circuit turns the second switching element Q6 on and off by a second control signal based on the PFM signal from the PFM signal generating unit 42. The first control signal turns on the first switching element Q5 based on the on-time Ton (see FIG. 3) provided by the control circuit 4. In the DC-DC converter 3, the reactor current IL1 increases during the period when the first switching element Q5 is on and the second switching element Q2 is off. Thereafter, the control circuit 4 turns on the second switching element Q6 through a first dead time for preventing a short circuit between the upper arm including the first switching element Q5 and the lower arm including the second switching element Q6. The first dead time means a period during which both the first switching element Q5 and the second switching element Q6 are off. In the DC-DC converter 3, the reactor current IL decreases during a period during which the first switching element Q5 is off and the second switching element Q6 is on. The DC-DC converter 3 includes a zero-cross detection circuit for detecting the timing at which the reactor current IL1 becomes zero. The detection result of the zero-cross detection circuit is output to the control circuit 4. The zero-cross detection circuit detects the timing at which the reactor current IL1 becomes zero during a period during which the first switching element Q5 is off and the second switching element Q6 is on. Thereafter, the control circuit 4 maintains the on state of the second switching element Q6 after the reactor current IL1 becomes zero, until the reactor current IL1 becomes a negative current of a magnitude determined by the negative current command value. After that, the control circuit 4 turns on the first switching element Q5 during the second dead time. The second dead time means a period during which both the first switching element Q5 and the second switching element Q6 are off.

制御回路４は、図１Ｂに示すように、ＰＦＭ信号生成部４２と、誤差補償部４４と、制御部４１と、を含む。制御回路４には、パワーデカップリングコンデンサＣｃとコンデンサＣｏとの直列回路の両端電圧ＶＤＣの検出値と、ＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔの検出値と、ＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔの検出値とが、入力される。電力変換システム１０は、直列回路の両端電圧ＶＤＣを検出する電圧検出回路と、ＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔを検出する出力電圧検出回路と、ＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔを検出する出力電流検出回路と、を備えている。 1B, the control circuit 4 includes a PFM signal generating unit 42, an error compensating unit 44, and a control unit 41. A detected value of the voltage VDC across the series circuit of the power decoupling capacitor Cc and the capacitor Co, a detected value of the output voltage Vout of the DC-DC converter 3, and a detected value of the output current Iout of the DC-DC converter 3 are input to the control circuit 4. The power conversion system 10 includes a voltage detection circuit that detects the voltage VDC across the series circuit, an output voltage detection circuit that detects the output voltage Vout of the DC-DC converter 3, and an output current detection circuit that detects the output current Iout of the DC-DC converter 3.

ＰＦＭ信号生成部４２は、オン時間指令値ｔｏｎに基づくオン時間Ｔｏｎ（図３参照）を有するＰＦＭ信号を生成する。 The PFM signal generating unit 42 generates a PFM signal having an on-time Ton (see FIG. 3) based on the on-time command value ton.

誤差補償部４４は、リアクトルＬ１のインダクタンスＬと、パワーデカップリングコンデンサＣｃとコンデンサＣｏとの直列回路の両端電圧ＶＤＣの検出値と、ＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔの検出値と、ＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔの検出値と、オン時間指令値ｔｏｎと、を用いて誤差電流値Ｉｃｏｍを求める。より詳細には、誤差補償部４４は、下記の式（１）により、誤差電流値Ｉｃｏｍを求める。 The error compensation unit 44 calculates the error current value Icom using the inductance L of the reactor L1, the detected value of the voltage VDC across the series circuit of the power decoupling capacitor Cc and the capacitor Co, the detected value of the output voltage Vout of the DC-DC converter 3, the detected value of the output current Iout of the DC-DC converter 3, and the on-time command value ton. More specifically, the error compensation unit 44 calculates the error current value Icom by the following equation (1).

Ｉｃｏｍ＝｛ｔｏｎ×（ＶＤＣ－Ｖｏｕｔ）｝／（２×Ｌ）－Ｉｏｕｔ・・・式（１）
制御部４１は、リアクトルＬ１のインダクタンスＬと、出力電流指令値Ｉｏｕｔ１と誤差電流値Ｉｃｏｍとを足し合わせた誤差補償後の出力電流指令値Ｉｏｕｔ２と、パワーデカップリングコンデンサＣｃとコンデンサＣｏとの直列回路の両端電圧ＶＤＣの検出値と、出力電圧Ｖｏｕｔの検出値と、を用いてオン時間指令値ｔｏｎを決定し、決定したオン時間指令値ｔｏｎをＰＦＭ信号生成部４２へ出力する。制御部４１は、式（２）により、オン時間指令値ｔｏｎを求める。 Icom={ton×(V DC -Vout)}/(2×L)-Iout...Formula (1)
The control unit 41 controls the inductance L of the reactor L1, the error-compensated output current command value Iout2 obtained by adding the output current command value Iout1 and the error current value Icom, and a series circuit of the power decoupling capacitor Cc and the capacitor Co. The control unit 41 determines an on-time command value ton using the detection value of the voltage VDC across both ends of the inverter 41 and the detection value of the output voltage Vout, and outputs the determined on-time command value ton to the PFM signal generating unit 42. The on-time command value ton is calculated using the formula (2).

ｔｏｎ＝（２×Ｌ×Ｉｏｕｔ２）／（ＶＤＣ－Ｖｏｕｔ）・・・（式２）
上述の説明から分るように、制御回路４では、制御部４１がＰＦＭ信号生成部４２へスイッチング素子Ｑ５，Ｑ６のオン時間Ｔｏｎの指令値ｔｏｎを与えるが、誤差補償部４４が、フィードバックされたオン時間指令値ｔｏｎを用いてＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔの誤差を補償する。なお、制御回路４は、ＬＰＦ（Low Pass Filter）４３を含む。ＬＰＦ４３は、制御回路４において誤差補償としてオン時間指令値ｔｏｎをフィードバックしていることによる再帰演算を防止するための遅れ要素である。制御部４１からＰＦＭ信号生成部４２へ出力されるオン時間指令値ｔｏｎは、ＬＰＦ４３を通して誤差補償部４４に入力される。 ton=(2×L×Iout2)/(V DC -Vout)...(Formula 2)
As can be seen from the above description, in the control circuit 4, the control unit 41 gives the PFM signal generating unit 42 a command value ton for the on-time Ton of the switching elements Q5 and Q6. The on-time command value ton is used to compensate for an error in the output current Iout of the DC-DC converter 3. The control circuit 4 includes a low pass filter (LPF) 43. The LPF 43 performs error compensation in the control circuit 4. The ON time command value ton output from the control unit 41 to the PFM signal generating unit 42 is fed back to the error compensating unit 44 via the LPF 43. is entered into

制御回路４の実行主体は、コンピュータシステムを含んでいる。コンピュータシステムは、１又は複数のコンピュータを有している。コンピュータシステムは、ハードウェアとしてのプロセッサ及びメモリを主構成とする。コンピュータシステムのメモリに記録されたプログラムをプロセッサが実行することによって、本開示における制御回路４の実行主体としての機能が実現される。プログラムは、コンピュータシステムのメモリに予め記録されていてもよいが、電気通信回線を通じて提供されてもよいし、コンピュータシステムで読み取り可能なメモリカード、光学ディスク、ハードディスクドライブ（磁気ディスク）等の非一時的記録媒体に記録されて提供されてもよい。コンピュータシステムのプロセッサは、半導体集積回路（ＩＣ）又は大規模集積回路（ＬＳＩ）を含む１乃至複数の電子回路で構成される。複数の電子回路は、１つのチップに集約されていてもよいし、複数のチップに分散して設けられていてもよい。複数のチップは、１つの装置に集約されていてもよいし、複数の装置に分散して設けられていてもよい。 The executing entity of the control circuit 4 includes a computer system. The computer system has one or more computers. The computer system is mainly composed of a processor and a memory as hardware. The processor executes a program recorded in the memory of the computer system, thereby realizing the function of the executing entity of the control circuit 4 in the present disclosure. The program may be pre-recorded in the memory of the computer system, or may be provided through an electric communication line, or may be recorded and provided on a non-transitory recording medium such as a memory card, an optical disk, or a hard disk drive (magnetic disk) that can be read by the computer system. The processor of the computer system is composed of one or more electronic circuits including a semiconductor integrated circuit (IC) or a large-scale integrated circuit (LSI). The multiple electronic circuits may be integrated in one chip or distributed across multiple chips. The multiple chips may be integrated in one device or distributed across multiple devices.

図２は、電力変換システム１０において、交流電圧Ｖｉｎ、入力電流Ｉｉｎ、入力電力Ｐｉｎ、パワーデカップリングコンデンサＣｃの両端電圧Ｖｃ、パワーデカップリングコンデンサＣｃに流れる電流Ｉｃ、パワーデカップリングコンデンサＣｃの両端電圧Ｖｃと電流Ｉｃとの積で求まる電力Ｐｃ、出力電圧Ｖｏｕｔ、出力電流Ｉｏｕｔ及び出力電力Ｐｏｕｔの関係を示した模式図である。 Figure 2 is a schematic diagram showing the relationship between AC voltage Vin, input current Iin, input power Pin, voltage Vc across power decoupling capacitor Cc, current Ic flowing through power decoupling capacitor Cc, power Pc calculated by the product of voltage Vc across power decoupling capacitor Cc and current Ic, output voltage Vout, output current Iout, and output power Pout in power conversion system 10.

図２から、電力変換システム１０では、入力電力Ｐｉｎが交流電圧Ｖｉｎの２倍周波数で脈動していることが分かる。また、パワーデカップリングコンデンサＣｃでは、交流電圧Ｖｉｎの正の最大値付近で電荷の充電が行われ、交流電圧Ｖｉｎの負の最大値付近で電荷の放電が行われるので、パワーデカップリングコンデンサＣｃの電流Ｉｃが交流となり、パワーデカップリングコンデンサＣｃの電力Ｐｃが交流電力となることが分かる。図２中のドットハッチングは電荷が充電されることを模式的に示しているだけである。また、図２から、電力変換システム１０では、出力電圧Ｖｏｕｔ、出力電流Ｉｏｕｔそれぞれが一定化され、出力電力Ｐｏｕｔも一定化されることが分かる。 From FIG. 2, it can be seen that in the power conversion system 10, the input power Pin pulsates at twice the frequency of the AC voltage Vin. Also, in the power decoupling capacitor Cc, electric charge is charged near the positive maximum value of the AC voltage Vin, and electric charge is discharged near the negative maximum value of the AC voltage Vin, so that the current Ic of the power decoupling capacitor Cc becomes AC, and the power Pc of the power decoupling capacitor Cc becomes AC power. The dotted hatching in FIG. 2 merely shows the charging of electric charge. Also from FIG. 2, it can be seen that in the power conversion system 10, the output voltage Vout and the output current Iout are each constant, and the output power Pout is also constant.

（３）電力変換システムの動作
（３．１）整流器の動作
以下では、整流器２の動作例について図４及び５に基づいて説明する。 (3) Operation of Power Conversion System (3.1) Operation of Rectifier Hereinafter, an example of the operation of the rectifier 2 will be described with reference to FIGS.

図４は、制御回路４から４つの半導体スイッチング素子Ｑ１～Ｑ４それぞれに与えられる制御信号（ゲート信号）と、入力電流Ｉｉｎとの関係を示している。 Figure 4 shows the relationship between the control signal (gate signal) given to each of the four semiconductor switching elements Q1 to Q4 by the control circuit 4 and the input current Iin.

制御回路４は、整流器２のリアクトルＬ０に流れる入力電流Ｉｉｎの波形が三角波状となり、かつ、入力電流Ｉｉｎが上限値になる時点と下限値になる時点との間で入力電流Ｉｉｎの向き（極性）が変わるように、４つの半導体スイッチング素子Ｑ１～Ｑ４を制御する。 The control circuit 4 controls the four semiconductor switching elements Q1 to Q4 so that the waveform of the input current Iin flowing through the reactor L0 of the rectifier 2 becomes triangular and the direction (polarity) of the input current Iin changes between the time when the input current Iin reaches its upper limit and the time when it reaches its lower limit.

より詳細には、制御回路４は、第１期間（図４の期間Ｔ８と期間Ｔ１とを含む）、第２期間（図４の期間Ｔ２と期間Ｔ３とを含む）、第３期間（図４の期間Ｔ４と期間Ｔ５とを含む）及び第４期間（図４の期間Ｔ６と期間Ｔ７とを含む）の制御を繰り返す。第１期間は、４つの半導体スイッチング素子Ｑ１～Ｑ４のうち第２半導体スイッチング素子Ｑ２及び第３半導体スイッチング素子Ｑ３のみをオンさせる期間である。第２期間は、第１期間の後に４つの半導体スイッチング素子Ｑ１～Ｑ４の全てをオフさせる期間である。第３期間は、第２期間の後に第１半導体スイッチング素子Ｑ１及び第４半導体スイッチング素子Ｑ４のみをオンさせる期間である。第４期間は、第３期間の後に４つの半導体スイッチング素子Ｑ１～Ｑ４の全てをオフさせる期間である。 More specifically, the control circuit 4 repeats control of a first period (including periods T8 and T1 in FIG. 4), a second period (including periods T2 and T3 in FIG. 4), a third period (including periods T4 and T5 in FIG. 4), and a fourth period (including periods T6 and T7 in FIG. 4). The first period is a period during which only the second semiconductor switching element Q2 and the third semiconductor switching element Q3 of the four semiconductor switching elements Q1 to Q4 are turned on. The second period is a period during which all of the four semiconductor switching elements Q1 to Q4 are turned off after the first period. The third period is a period during which only the first semiconductor switching element Q1 and the fourth semiconductor switching element Q4 are turned on after the second period. The fourth period is a period during which all of the four semiconductor switching elements Q1 to Q4 are turned off after the third period.

図５Ａ，５Ｂ，５Ｃ，５Ｄ，５Ｅ，５Ｆ，５Ｇ及び５Ｈには、それぞれ、図４における期間Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７及びＴ８のときの入力電流Ｉｉｎの電流経路を示してある。なお、図４及び５Ａ～５Ｈは、交流電圧Ｖｉｎが正の期間のときの動作説明図であるが、交流電圧Ｖｉｎが負の期間のときの動作も同様である。 Figures 5A, 5B, 5C, 5D, 5E, 5F, 5G and 5H respectively show the current paths of the input current Iin during periods T1, T2, T3, T4, T5, T6, T7 and T8 in Figure 4. Note that Figures 4 and 5A to 5H are explanatory diagrams of operation during periods when the AC voltage Vin is positive, but the operation is similar when the AC voltage Vin is negative.

整流器２では、期間Ｔ１には、図５Ａに点線矢印で示す経路で入力電流Ｉｉｎが流れる。すなわち、整流器２では、入力電流Ｉｉｎは、第１入力端子１１－リアクトルＬ０－第２半導体スイッチング素子Ｑ２の経路と、第３半導体スイッチング素子Ｑ３－第２入力端子１２の経路と、で流れる。 In the rectifier 2, during the period T1, the input current Iin flows through the path indicated by the dotted arrow in FIG. 5A. That is, in the rectifier 2, the input current Iin flows through the path from the first input terminal 11 to the reactor L0 to the second semiconductor switching element Q2 and the path from the third semiconductor switching element Q3 to the second input terminal 12.

整流器２では、期間Ｔ２には、図５Ｂに細い破線矢印で示す２つの経路で入力電流Ｉｉｎが流れる。この細い破線矢印で示す２つの経路のうち一方の経路は、第１入力端子１１－リアクトルＬ０－第１半導体スイッチング素子Ｑ１の寄生容量Ｃ１、の経路であって第１半導体スイッチング素子Ｑ１の寄生容量Ｃ１の放電を行う経路であり、他方の経路は、第１入力端子１１－リアクトルＬ０－第２半導体スイッチング素子Ｑ２の寄生容量Ｃ２、の経路であって、第２半導体スイッチング素子Ｑ２の寄生容量Ｃ２の充電を行う経路である。また、期間Ｔ２には、図５Ｂに太い破線矢印で示す２つの経路で入力電流Ｉｉｎが流れる。この太い破線矢印で示す２つの経路のうち一方の経路は、第３半導体スイッチング素子Ｑ３の寄生容量Ｃ３－第２入力端子１２の経路であって第３半導体スイッチング素子Ｑ３の寄生容量Ｃ３の充電を行う経路であり、他方の経路は、第４半導体スイッチング素子Ｑ４の寄生容量Ｃ４－第２入力端子１２の経路であって第４半導体スイッチング素子Ｑ４の寄生容量Ｃ４の放電を行う経路である。期間Ｔ２には、第１半導体スイッチング素子Ｑ１の寄生容量Ｃ１の放電と、第２半導体スイッチング素子Ｑ２の寄生容量Ｃ２の充電と、第３半導体スイッチング素子Ｑ３の寄生容量Ｃ３の充電と、第４半導体スイッチング素子Ｑ４の寄生容量Ｃ４の放電と、が行われる。 In the rectifier 2, during the period T2, the input current Iin flows through two paths indicated by thin dashed arrows in FIG. 5B. One of the two paths indicated by the thin dashed arrows is the path from the first input terminal 11 to the reactor L0 to the parasitic capacitance C1 of the first semiconductor switching element Q1, which discharges the parasitic capacitance C1 of the first semiconductor switching element Q1, and the other path is the path from the first input terminal 11 to the reactor L0 to the parasitic capacitance C2 of the second semiconductor switching element Q2, which charges the parasitic capacitance C2 of the second semiconductor switching element Q2. Also, during the period T2, the input current Iin flows through two paths indicated by thick dashed arrows in FIG. 5B. Of the two paths indicated by the thick dashed arrows, one path is a path from the parasitic capacitance C3 of the third semiconductor switching element Q3 to the second input terminal 12, which charges the parasitic capacitance C3 of the third semiconductor switching element Q3, and the other path is a path from the parasitic capacitance C4 of the fourth semiconductor switching element Q4 to the second input terminal 12, which discharges the parasitic capacitance C4 of the fourth semiconductor switching element Q4. During period T2, the parasitic capacitance C1 of the first semiconductor switching element Q1 is discharged, the parasitic capacitance C2 of the second semiconductor switching element Q2 is charged, the parasitic capacitance C3 of the third semiconductor switching element Q3 is charged, and the parasitic capacitance C4 of the fourth semiconductor switching element Q4 is discharged.

整流器２では、期間Ｔ３には、図５Ｃに点線矢印で示す経路で入力電流Ｉｉｎが流れる。すなわち、整流器２では、入力電流Ｉｉｎは、第１入力端子１１－リアクトルＬ０－第１ダイオードＤ１の経路と、第４ダイオードＤ４－第２入力端子１２の経路とで流れる。整流器２では、期間Ｔ２から期間Ｔ３に遷移した時点で、第１半導体スイッチング素子Ｑ１の寄生容量Ｃ１の放電と、第２半導体スイッチング素子Ｑ２の寄生容量Ｃ２の充電と、第３半導体スイッチング素子Ｑ３の寄生容量Ｃ３の充電と、第４半導体スイッチング素子Ｑ４の寄生容量Ｃ４の放電と、が完了する。その後、期間Ｔ４へ遷移することで全ての半導体スイッチング素子Ｑ１～Ｑ４がゼロ電圧スイッチングとなる。 In the rectifier 2, during period T3, the input current Iin flows through the path indicated by the dotted arrow in FIG. 5C. That is, in the rectifier 2, the input current Iin flows through the path of the first input terminal 11-reactor L0-first diode D1 and the path of the fourth diode D4-second input terminal 12. In the rectifier 2, when the period T2 transitions to period T3, the discharge of the parasitic capacitance C1 of the first semiconductor switching element Q1, the charging of the parasitic capacitance C2 of the second semiconductor switching element Q2, the charging of the parasitic capacitance C3 of the third semiconductor switching element Q3, and the discharging of the parasitic capacitance C4 of the fourth semiconductor switching element Q4 are completed. After that, the transition to period T4 causes all the semiconductor switching elements Q1 to Q4 to switch to zero voltage switching.

整流器２では、期間Ｔ４には、図５Ｄに点線矢印で示す経路で入力電流Ｉｉｎが流れる。すなわち、整流器２では、入力電流Ｉｉｎは、第１入力端子１１－リアクトルＬ０－第１半導体スイッチング素子Ｑ１の経路と、第４半導体スイッチング素子Ｑ４－第２入力端子１２の経路とで流れる。 In the rectifier 2, during the period T4, the input current Iin flows through the path indicated by the dotted arrow in FIG. 5D. That is, in the rectifier 2, the input current Iin flows through the path from the first input terminal 11 to the reactor L0 to the first semiconductor switching element Q1 and the path from the fourth semiconductor switching element Q4 to the second input terminal 12.

整流器２では、期間Ｔ５には、図５Ｅに点線矢印で示す経路で入力電流Ｉｉｎが流れる。すなわち、整流器２では、入力電流Ｉｉｎは、第２入力端子１２－第４半導体スイッチング素子Ｑ４の経路と、第１半導体スイッチング素子Ｑ１－リアクトルＬ０－第１入力端子１１の経路で流れる。期間Ｔ５において入力電流Ｉｉｎが負の方向に流れるので、次の期間Ｔ６において第１半導体スイッチング素子Ｑ１の寄生容量Ｃ１の充電と、第２半導体スイッチング素子Ｑ２の寄生容量Ｃ２の放電と、第３半導体スイッチング素子Ｑ３の寄生容量Ｃ３の放電と、第４半導体スイッチング素子Ｑ４の寄生容量Ｃ４の充電と、が可能となる。 In the rectifier 2, during period T5, the input current Iin flows through the path indicated by the dotted arrow in FIG. 5E. That is, in the rectifier 2, the input current Iin flows through the path from the second input terminal 12 to the fourth semiconductor switching element Q4 and the path from the first semiconductor switching element Q1 to the reactor L0 to the first input terminal 11. Since the input current Iin flows in the negative direction during period T5, during the next period T6, it becomes possible to charge the parasitic capacitance C1 of the first semiconductor switching element Q1, discharge the parasitic capacitance C2 of the second semiconductor switching element Q2, discharge the parasitic capacitance C3 of the third semiconductor switching element Q3, and charge the parasitic capacitance C4 of the fourth semiconductor switching element Q4.

整流器２では、期間Ｔ６には、図５Ｆに太い破線矢印で示す２つの経路で入力電流Ｉｉｎが流れる。この太い破線矢印で示す２つの経路のうち一方の経路は、第２入力端子１２－第３半導体スイッチング素子Ｑ３の寄生容量Ｃ３、の経路であって第３半導体スイッチング素子Ｑ３の寄生容量Ｃ３の放電を行う経路であり、他方の経路は、第２入力端子１２－第４半導体スイッチング素子Ｑ４の寄生容量Ｃ４、の経路であって、第４半導体スイッチング素子Ｑ４の寄生容量Ｃ４の充電を行う経路である。また、期間Ｔ６には、図５Ｆに細い破線矢印で示す２つの経路で入力電流Ｉｉｎが流れる。この細い破線矢印で示す２つの経路のうち一方の経路は、第１半導体スイッチング素子Ｑ１の寄生容量Ｃ１－リアクトルＬ０－第１入力端子１１、の経路であって第１半導体スイッチング素子Ｑ１の寄生容量Ｃ１の充電を行う経路であり、他方の経路は、第２半導体スイッチング素子Ｑ２の寄生容量Ｃ２－リアクトルＬ０－第１入力端子１１、の経路であって第２半導体スイッチング素子Ｑ２の寄生容量Ｃ２の放電を行う経路である。期間Ｔ６には、第１半導体スイッチング素子Ｑ１の寄生容量Ｃ１の充電と、第２半導体スイッチング素子Ｑ２の寄生容量Ｃ２の放電と、第３半導体スイッチング素子Ｑ３の寄生容量Ｃ３の放電と、第４半導体スイッチング素子Ｑ４の寄生容量Ｃ４の充電と、が行われる。 In the rectifier 2, during the period T6, the input current Iin flows through two paths indicated by thick dashed arrows in Fig. 5F. One of the two paths indicated by the thick dashed arrows is a path from the second input terminal 12 to the parasitic capacitance C3 of the third semiconductor switching element Q3, which discharges the parasitic capacitance C3 of the third semiconductor switching element Q3, and the other path is a path from the second input terminal 12 to the parasitic capacitance C4 of the fourth semiconductor switching element Q4, which charges the parasitic capacitance C4 of the fourth semiconductor switching element Q4. Also, during the period T6, the input current Iin flows through two paths indicated by thin dashed arrows in Fig. 5F. Of the two paths indicated by the thin dashed arrows, one path is the path of the parasitic capacitance C1 of the first semiconductor switching element Q1-reactor L0-first input terminal 11, and is the path that charges the parasitic capacitance C1 of the first semiconductor switching element Q1, and the other path is the path of the parasitic capacitance C2 of the second semiconductor switching element Q2-reactor L0-first input terminal 11, and is the path that discharges the parasitic capacitance C2 of the second semiconductor switching element Q2. During period T6, charging of the parasitic capacitance C1 of the first semiconductor switching element Q1, discharging of the parasitic capacitance C2 of the second semiconductor switching element Q2, discharging of the parasitic capacitance C3 of the third semiconductor switching element Q3, and charging of the parasitic capacitance C4 of the fourth semiconductor switching element Q4 are performed.

整流器２では、期間Ｔ７には、図５Ｇに点線矢印で示す経路で入力電流Ｉｉｎが流れる。すなわち、整流器２では、入力電流Ｉｉｎは、第２入力端子１２－第３ダイオードＤ３の経路と、第２ダイオードＤ２－リアクトルＬ０－第１入力端子１１の経路とで流れる。 In the rectifier 2, during the period T7, the input current Iin flows through the path indicated by the dotted arrow in FIG. 5G. That is, in the rectifier 2, the input current Iin flows through the path from the second input terminal 12 to the third diode D3 and the path from the second diode D2 to the reactor L0 to the first input terminal 11.

整流器２では、期間Ｔ８には、図５Ｈに点線矢印で示す経路で入力電流Ｉｉｎが流れる。すなわち、整流器２では、入力電流Ｉｉｎは、第２入力端子１２－第３半導体スイッチング素子Ｑ３の経路と、第２半導体スイッチング素子Ｑ２－リアクトルＬ０－第１入力端子１１の経路とで流れる。整流器２では、期間Ｔ６において第１半導体スイッチング素子Ｑ１の寄生容量Ｃ１の充電と、第２半導体スイッチング素子Ｑ２の寄生容量Ｃ２の放電と、第３半導体スイッチング素子Ｑ３の寄生容量Ｃ３の放電と、第４半導体スイッチング素子Ｑ４の寄生容量Ｃ４の充電と、が行われてるので、期間Ｔ５から期間Ｔ８に遷移する際に、全ての半導体スイッチング素子Ｑ１～Ｑ４がゼロ電圧スイッチングとなる。 In the rectifier 2, during period T8, the input current Iin flows through the path indicated by the dotted arrow in FIG. 5H. That is, in the rectifier 2, the input current Iin flows through the path from the second input terminal 12 to the third semiconductor switching element Q3 and the path from the second semiconductor switching element Q2 to the reactor L0 to the first input terminal 11. In the rectifier 2, during period T6, the parasitic capacitance C1 of the first semiconductor switching element Q1 is charged, the parasitic capacitance C2 of the second semiconductor switching element Q2 is discharged, the parasitic capacitance C3 of the third semiconductor switching element Q3 is discharged, and the parasitic capacitance C4 of the fourth semiconductor switching element Q4 is charged. Therefore, when transitioning from period T5 to period T8, all the semiconductor switching elements Q1 to Q4 are in zero voltage switching.

（３．２）ＤＣ－ＤＣコンバータの動作
以下では、ＤＣ－ＤＣコンバータ３の動作例について図６及び７に基づいて説明する。 (3.2) Operation of the DC-DC Converter An example of the operation of the DC-DC converter 3 will now be described with reference to FIGS.

図６は、制御回路４から２つのスイッチング素子Ｑ５，Ｑ６それぞれに与えられる制御信号（ゲート信号）と、リアクトルＬ１に流れるリアクトル電流ＩＬ１との関係を示している。 Figure 6 shows the relationship between the control signals (gate signals) given to the two switching elements Q5 and Q6 from the control circuit 4 and the reactor current IL1 flowing through the reactor L1.

制御回路４は、ＤＣ－ＤＣコンバータ３のリアクトルＬ１に流れるリアクトル電流ＩＬ１の波形が三角波状となり、かつ、リアクトル電流ＩＬ１が上限値になる時点と下限値になる時点との間でリアクトル電流ＩＬ１の向き（極性）が変わるように、２つのスイッチング素子Ｑ５，Ｑ６を制御する。 The control circuit 4 controls the two switching elements Q5 and Q6 so that the waveform of the reactor current IL1 flowing through the reactor L1 of the DC-DC converter 3 becomes triangular and the direction (polarity) of the reactor current IL1 changes between the time when the reactor current IL1 reaches its upper limit value and the time when it reaches its lower limit value.

より詳細には、制御回路４は、第１期間（図６の期間Ｔ８と期間Ｔ１とを含む）、第２期間（図６の期間Ｔ２と期間Ｔ３とを含む）、第３期間（図６の期間Ｔ４と期間Ｔ５とを含む）及び第４期間（図６の期間Ｔ６と期間Ｔ７とを含む）の制御を繰り返す。第１期間は、２つのスイッチング素子Ｑ５、Ｑ６のうちスイッチング素子Ｑ５のみをオンさせる期間である。第２期間は、第１期間の後に２つのスイッチング素子Ｑ５、Ｑ６の両方をオフさせる期間である。第３期間は、第２期間の後に２つのスイッチング素子Ｑ５，Ｑ６のうちスイッチング素子Ｑ６のみをオンさせる期間である。第４期間は、第３期間の後に２つのスイッチング素子Ｑ５、Ｑ６の両方をオフさせる期間である。 More specifically, the control circuit 4 repeats control of a first period (including periods T8 and T1 in FIG. 6), a second period (including periods T2 and T3 in FIG. 6), a third period (including periods T4 and T5 in FIG. 6), and a fourth period (including periods T6 and T7 in FIG. 6). The first period is a period in which only the switching element Q5 of the two switching elements Q5 and Q6 is turned on. The second period is a period in which both the switching elements Q5 and Q6 are turned off after the first period. The third period is a period in which only the switching element Q6 of the two switching elements Q5 and Q6 is turned on after the second period. The fourth period is a period in which both the switching elements Q5 and Q6 are turned off after the third period.

図７Ａ，７Ｂ，７Ｃ，７Ｄ，７Ｅ，７Ｆ，７Ｇ及び７Ｈには、それぞれ、図６における期間Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７及びＴ８のときの電流経路を示してある。 Figures 7A, 7B, 7C, 7D, 7E, 7F, 7G and 7H respectively show the current paths during periods T1, T2, T3, T4, T5, T6, T7 and T8 in Figure 6.

ＤＣ－ＤＣコンバータ３では、期間Ｔ１には、図７Ａに点線矢印で示す経路でリアクトル電流ＩＬ１が流れる。すなわち、ＤＣ－ＤＣコンバータ３では、リアクトル電流ＩＬ１は、スイッチング素子Ｑ５－リアクトルＬ１の経路で流れる。 In the DC-DC converter 3, during the period T1, the reactor current IL1 flows through the path indicated by the dotted arrow in FIG. 7A. That is, in the DC-DC converter 3, the reactor current IL1 flows through the switching element Q5-reactor L1 path.

ＤＣ－ＤＣコンバータ３では、期間Ｔ２には、図７Ｂに破線矢印で示す２つの経路でリアクトル電流ＩＬ１が流れる。この破線矢印で示す２つの経路のうち一方の経路は、スイッチング素子Ｑ５の寄生容量Ｃ５－リアクトルＬ１、の経路であってスイッチング素子Ｑ５の寄生容量Ｃ５の充電を行う経路であり、他方の経路は、スイッチング素子Ｑ６の寄生容量Ｃ６－リアクトルＬ１、の経路であって、スイッチング素子Ｑ６の寄生容量Ｃ６の放電を行う経路である。期間Ｔ２には、スイッチング素子Ｑ５の寄生容量Ｃ５の充電と、スイッチング素子Ｑ６の寄生容量Ｃ６の放電と、が行われる。 In the DC-DC converter 3, during period T2, reactor current IL1 flows through two paths indicated by dashed arrows in FIG. 7B. One of the two paths indicated by dashed arrows is a path from parasitic capacitance C5 of switching element Q5 to reactor L1, which charges the parasitic capacitance C5 of switching element Q5, and the other is a path from parasitic capacitance C6 of switching element Q6 to reactor L1, which discharges the parasitic capacitance C6 of switching element Q6. During period T2, charging of parasitic capacitance C5 of switching element Q5 and discharging of parasitic capacitance C6 of switching element Q6 are performed.

ＤＣ－ＤＣコンバータ３では、期間Ｔ３には、図７Ｃに点線矢印で示す経路でリアクトル電流ＩＬ１が流れる。すなわち、ＤＣ－ＤＣコンバータ３では、リアクトル電流ＩＬ１は、ダイオードＤ６－リアクトルＬ１の経路で流れる。ＤＣ－ＤＣコンバータ３では、期間Ｔ２から期間Ｔ３に遷移すると、スイッチング素子Ｑ５の寄生容量Ｃ５の充電と、スイッチング素子Ｑ６の寄生容量Ｃ６の放電と、が完了する。したがって、期間Ｔ１から期間Ｔ４へ遷移する際に全てのスイッチング素子Ｑ５，Ｑ６がゼロ電圧スイッチングとなる。 In the DC-DC converter 3, during period T3, the reactor current IL1 flows through the path indicated by the dotted arrow in FIG. 7C. That is, in the DC-DC converter 3, the reactor current IL1 flows through the path of diode D6-reactor L1. In the DC-DC converter 3, when the period transitions from T2 to T3, the charging of the parasitic capacitance C5 of the switching element Q5 and the discharging of the parasitic capacitance C6 of the switching element Q6 are completed. Therefore, when the period transitions from T1 to T4, all switching elements Q5 and Q6 are in zero voltage switching.

ＤＣ－ＤＣコンバータ３では、期間Ｔ４には、図７Ｄに点線矢印で示す経路でリアクトル電流ＩＬ１が流れる。すなわち、ＤＣ－ＤＣコンバータ３では、リアクトル電流ＩＬ１は、スイッチング素子Ｑ６－リアクトルＬ１の経路で流れる。 In the DC-DC converter 3, during the period T4, the reactor current IL1 flows through the path indicated by the dotted arrow in FIG. 7D. That is, in the DC-DC converter 3, the reactor current IL1 flows through the switching element Q6-reactor L1 path.

ＤＣ－ＤＣコンバータ３では、期間Ｔ５には、図７Ｅに点線矢印で示す経路でリアクトル電流ＩＬ１が流れる。すなわち、ＤＣ－ＤＣコンバータ３では、リアクトル電流ＩＬ１は、リアクトルＬ１－スイッチング素子Ｑ６の経路で流れる。期間Ｔ５においてリアクトル電流ＩＬ１が負の方向に流れるので、次の期間Ｔ６においてスイッチング素子Ｑ５の寄生容量Ｃ５の放電と、スイッチング素子Ｑ６の寄生容量Ｃ６の充電と、が可能となる。 In the DC-DC converter 3, during period T5, the reactor current IL1 flows through the path indicated by the dotted arrow in FIG. 7E. That is, in the DC-DC converter 3, the reactor current IL1 flows through the path of the reactor L1-switching element Q6. Because the reactor current IL1 flows in the negative direction during period T5, it becomes possible to discharge the parasitic capacitance C5 of the switching element Q5 and charge the parasitic capacitance C6 of the switching element Q6 during the next period T6.

ＤＣ－ＤＣコンバータ３では、期間Ｔ６には、図７Ｆに破線矢印で示す２つの経路でリアクトル電流ＩＬ１が流れる。この破線矢印で示す２つの経路のうち一方の経路は、リアクトルＬ１－スイッチング素子Ｑ５の寄生容量Ｃ５、の経路であってスイッチング素子Ｑ５の寄生容量Ｃ５の放電を行う経路であり、他方の経路は、リアクトルＬ１－スイッチング素子Ｑ６の寄生容量Ｃ６、の経路であって、スイッチング素子Ｑ６の寄生容量Ｃ６の充電を行う経路である。期間Ｔ６には、スイッチング素子Ｑ５の寄生容量Ｃ５の放電と、スイッチング素子Ｑ６の寄生容量Ｃ６の充電と、が行われる。 In the DC-DC converter 3, during period T6, reactor current IL1 flows through two paths indicated by dashed arrows in FIG. 7F. One of the two paths indicated by dashed arrows is a path from reactor L1 to parasitic capacitance C5 of switching element Q5, which discharges the parasitic capacitance C5 of switching element Q5, and the other is a path from reactor L1 to parasitic capacitance C6 of switching element Q6, which charges the parasitic capacitance C6 of switching element Q6. During period T6, the parasitic capacitance C5 of switching element Q5 is discharged, and the parasitic capacitance C6 of switching element Q6 is charged.

ＤＣ－ＤＣコンバータ３では、期間Ｔ７には、図７Ｇに点線矢印で示す経路でリアクトル電流ＩＬ１が流れる。すなわち、ＤＣ－ＤＣコンバータ３では、リアクトル電流ＩＬ１は、リアクトルＬ１－ダイオードＤ５の経路で流れる。 In the DC-DC converter 3, during period T7, the reactor current IL1 flows through the path indicated by the dotted arrow in FIG. 7G. That is, in the DC-DC converter 3, the reactor current IL1 flows through the reactor L1-diode D5 path.

ＤＣ－ＤＣコンバータ３では、期間Ｔ８には、図７Ｈに点線矢印で示す経路でリアクトル電流ＩＬ１が流れる。すなわち、ＤＣ－ＤＣコンバータ３では、リアクトル電流ＩＬ１は、リアクトルＬ１－スイッチング素子Ｑ５の経路で流れる。ＤＣ－ＤＣコンバータ３では、期間Ｔ６においてスイッチング素子Ｑ５の寄生容量Ｃ５の放電と、スイッチング素子Ｑ６の寄生容量Ｃ６の充電と、が行われてるので、全てのスイッチング素子Ｑ５，Ｑ６がゼロ電圧スイッチングとなる。 In the DC-DC converter 3, during period T8, the reactor current IL1 flows through the path indicated by the dotted arrow in FIG. 7H. That is, in the DC-DC converter 3, the reactor current IL1 flows through the path of the reactor L1-switching element Q5. In the DC-DC converter 3, during period T6, the parasitic capacitance C5 of the switching element Q5 is discharged and the parasitic capacitance C6 of the switching element Q6 is charged, so that all switching elements Q5 and Q6 are in zero voltage switching.

（３．３）電力変換システムの動作波形
図８は、電力変換システムのシミュレーション結果の一例を示す。図８において左側の各波形は、電流誤差補償を行っていない場合（Ｉｃｏｍｐ＝０の場合）の交流電圧Ｖｉｎ、入力電流Ｉｉｎ、パワーデカップリングコンデンサＣｃの両端電圧Ｖｃ、リアクトル電流ＩＬ１及び出力電流Ｉｏｕｔそれぞれの波形を示している。図８において右側の各波形は、制御回路４において電流誤差補償を行った場合の交流電圧Ｖｉｎ、入力電流Ｉｉｎ、パワーデカップリングコンデンサＣｃの両端電圧Ｖｃ、リアクトル電流ＩＬ１及び出力電流Ｉｏｕｔそれぞれの波形を示している。図８から、電流誤差補償を行うことにより系統電源（交流電源）の２倍周波数成分の脈動が抑制され出力電流Ｉｏｕｔが一定化されていることが分かる。 (3.3) Operation waveforms of the power conversion system Figure 8 shows an example of a simulation result of the power conversion system. The waveforms on the left side of Figure 8 show the waveforms of the AC voltage Vin, the input current Iin, the voltage Vc across the power decoupling capacitor Cc, the reactor current IL1, and the output current Iout when no current error compensation is performed (when Icomp = 0). The waveforms on the right side of Figure 8 show the waveforms of the AC voltage Vin, the input current Iin, the voltage Vc across the power decoupling capacitor Cc, the reactor current IL1, and the output current Iout when current error compensation is performed in the control circuit 4. From Figure 8, it can be seen that the pulsation of the double frequency component of the system power supply (AC power supply) is suppressed and the output current Iout is stabilized by performing current error compensation.

（４）まとめ
実施形態１に係る電力変換システム１０は、整流器２と、ＤＣ－ＤＣコンバータ３と、を備える。整流器２は、交流電圧Ｖｉｎを直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ３は、リアクトルＬ１と、２つのスイッチング素子Ｑ５，Ｑ６と、コンデンサＣｏとパワーデカップリングコンデンサＣｃとの直列回路と、を有する。ＤＣ－ＤＣコンバータ３は、整流器２から出力される直流電圧である第１直流電圧を第２直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ３は、制御回路４を有する。制御回路４は、２つのスイッチング素子Ｑ５，Ｑ６をＰＦＭ制御することによってＤＣ－ＤＣコンバータ３の出力電流を制御する。制御回路４は、ＰＦＭ信号生成部４２と、誤差補償部４４と、制御部４１と、を含む。ＰＦＭ信号生成部４２は、オン時間指令値ｔｏｎに基づくオン時間Ｔｏｎを有するＰＦＭ信号を生成する。誤差補償部４４は、リアクトルＬ１のインダクタンスＬと、直列回路の両端電圧ＶＤＣの検出値と、ＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔの検出値と、ＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔの検出値と、オン時間指令値ｔｏｎと、を用いて誤差電流値Ｉｃｏｍを求める。制御部４１は、インダクタンスＬと、出力電流指令値Ｉｏｕｔ１と誤差電流値Ｉｃｏｍとを足し合わせた誤差補償後の出力電流指令値Ｉｏｕｔ２と、両端電圧ＶＤＣの検出値と、出力電圧Ｖｏｕｔの検出値と、を用いてオン時間指令値ｔｏｎを決定し、決定したオン時間指令値ｔｏｎをＰＦＭ信号生成部４２へ出力する。これにより、実施形態１に係る電力変換システム１０は、パワーデカップリングコンデンサＣｃを備えた構成において、出力電流Ｉｏｕｔを一定化することが可能となり、出力電力Ｐｏｕｔの一定化を図ることが可能となる。また、実施形態１に係る電力変換システム１０は、交流電圧Ｖｉｎの２倍周波数成分の脈動を抑制することが可能となる。 (4) Summary The power conversion system 10 according to the first embodiment includes a rectifier 2 and a DC-DC converter 3. The rectifier 2 converts an AC voltage Vin into a DC voltage and outputs the DC voltage. The DC-DC converter 3 includes a reactor L1, two switching elements Q5 and Q6, and a series circuit of a capacitor Co and a power decoupling capacitor Cc. The DC-DC converter 3 converts a first DC voltage, which is a DC voltage output from the rectifier 2, into a second DC voltage and outputs the second DC voltage. The DC-DC converter 3 includes a control circuit 4. The control circuit 4 controls the output current of the DC-DC converter 3 by PFM controlling the two switching elements Q5 and Q6. The control circuit 4 includes a PFM signal generating unit 42, an error compensating unit 44, and a control unit 41. The PFM signal generating unit 42 generates a PFM signal having an on-time Ton based on an on-time command value ton. The error compensator 44 obtains an error current value Icom using the inductance L of the reactor L1, the detection value of the voltage VDC across the series circuit, the detection value of the output voltage Vout of the DC-DC converter 3, the detection value of the output current Iout of the DC-DC converter 3, and the on-time command value ton. The controller 41 determines the on-time command value ton using the inductance L, the output current command value Iout2 after error compensation obtained by adding the output current command value Iout1 and the error current value Icom together, the detection value of the voltage VDC across the two terminals, and the detection value of the output voltage Vout, and outputs the determined on-time command value ton to the PFM signal generator 42. As a result, the power conversion system 10 according to the first embodiment, in a configuration including a power decoupling capacitor Cc, can stabilize the output current Iout and stabilize the output power Pout. Moreover, the power conversion system 10 according to the first embodiment can suppress pulsation of the double frequency component of the AC voltage Vin.

（実施形態２）
以下では、実施形態２に係る電力変換システム１０ａについて、図９Ａ及び９Ｂに基づいて説明する。なお、実施形態２に係る電力変換システム１０ａに関し、実施形態１に係る電力変換システム１０と同様の構成要素には同一の符号を付して説明を適宜省略する。 (Embodiment 2)
9A and 9B, a power conversion system 10a according to the second embodiment will be described. Note that, in the power conversion system 10a according to the second embodiment, components similar to those in the power conversion system 10 according to the first embodiment will be denoted by the same reference numerals and will not be described as necessary.

電力変換システム１０ａは、電力変換システム１０における制御回路４の代わりに、制御回路４ａを備える。制御回路４ａの実行主体は、制御回路４と同様、コンピュータシステムを含んでいる。 The power conversion system 10a includes a control circuit 4a instead of the control circuit 4 in the power conversion system 10. The execution entity of the control circuit 4a includes a computer system, just like the control circuit 4.

制御回路４ａは、図９Ｂに示すように、ＰＦＭ信号生成部４２ａと、誤差補償部４４ａと、制御部４１ａと、を含む。制御回路４ａには、直列回路の両端電圧ＶＤＣの検出値と、ＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔの検出値と、ＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔの検出値とが、入力される。電力変換システム１０ａは、直列回路の両端電圧ＶＤＣを検出する電圧検出回路と、ＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔを検出する出力電圧検出回路と、ＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔを検出する出力電流検出回路と、を備えている。 9B, the control circuit 4a includes a PFM signal generating unit 42a, an error compensating unit 44a, and a control unit 41a. A detected value of the voltage VDC across the series circuit, a detected value of the output voltage Vout of the DC-DC converter 3, and a detected value of the output current Iout of the DC-DC converter 3 are input to the control circuit 4a. The power conversion system 10a includes a voltage detection circuit that detects the voltage VDC across the series circuit, an output voltage detection circuit that detects the output voltage Vout of the DC-DC converter 3, and an output current detection circuit that detects the output current Iout of the DC-DC converter 3.

ＰＦＭ信号生成部４２ａは、オン時間指令値ｔｏｎに基づくオン時間Ｔｏｎ（図３参照）を有するＰＦＭ信号を生成する。 The PFM signal generating unit 42a generates a PFM signal having an on-time Ton (see FIG. 3) based on the on-time command value ton.

誤差補償部４４ａは、リアクトルＬ１のインダクタンスＬと、パワーデカップリングコンデンサＣｃとコンデンサＣｏとの直列回路の両端電圧ＶＤＣの検出値と、ＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔの検出値と、ＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔの検出値と、オン時間指令値ｔｏｎと、を用いて誤差電圧値Ｖｃｏｍを求める。より詳細には、誤差補償部４４ａは、下記の式（３）により、誤差電圧値Ｖｃｏｍを求める。 The error compensating unit 44a calculates the error voltage value Vcom using the inductance L of the reactor L1, the detected value of the voltage VDC across the series circuit of the power decoupling capacitor Cc and the capacitor Co, the detected value of the output voltage Vout of the DC-DC converter 3, the detected value of the output current Iout of the DC-DC converter 3, and the on-time command value ton. More specifically, the error compensating unit 44a calculates the error voltage value Vcom by the following equation (3).

Ｖｃｏｍ＝（２×Ｌ×Ｉｏｕｔ）／ｔｏｎ－ＶＤＣ＋Ｖｏｕｔ・・・式（３）
制御部４１ａは、リアクトルＬ１のインダクタンスＬと、出力電圧指令値Ｖｏｕｔ１と誤差電圧値Ｖｃｏｍとを足し合わせた誤差補償後の出力電圧指令値Ｖｏｕｔ２と、パワーデカップリングコンデンサＣｃとコンデンサＣｏとの直列回路の両端電圧ＶＤＣの検出値と、出力電流Ｉｏｕｔの検出値と、を用いてオン時間指令値ｔｏｎを決定し、決定したオン時間指令値ｔｏｎをＰＦＭ信号生成部４２ａへ出力する。制御部４１ａは、式（４）により、オン時間指令値ｔｏｎを求める。 Vcom=(2×L×Iout)/ton-V DC +Vout...Formula (3)
The control unit 41a includes an inductance L of the reactor L1, an error-compensated output voltage command value Vout2 obtained by adding the output voltage command value Vout1 and the error voltage value Vcom together, and a series circuit including a power decoupling capacitor Cc and a capacitor Co. The control unit 41a determines an on-time command value ton using the detection value of the voltage VDC across both ends of the inverter 41a and the detection value of the output current Iout, and outputs the determined on-time command value ton to the PFM signal generating unit 42a. The on-time command value ton is calculated using the formula (4).

ｔｏｎ＝（２×Ｌ×Ｉｏｕｔ）／（ＶＤＣ－Ｖｏｕｔ２）・・・（式４）
上述の説明から分るように、制御回路４ａでは、制御部４１ａがＰＦＭ信号生成部４２ａへスイッチング素子Ｑ５，Ｑ６のオン時間Ｔｏｎの指令値ｔｏｎを与えるが、誤差補償部４４ａが、フィードバックされたオン時間指令値ｔｏｎを用いてＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔの誤差を補償する。なお、制御回路４ａは、ＬＰＦ４３ａを含む。ＬＰＦ４３ａは、制御回路４ａにおいて誤差補償としてオン時間指令値ｔｏｎをフィードバックしていることによる再帰演算を防止するための遅れ要素である。制御部４１ａからＰＦＭ信号生成部４２ａへ出力されるオン時間指令値ｔｏｎは、ＬＰＦ４３ａを介して誤差補償部４４ａに入力される。 ton=(2×L×Iout)/(V DC -Vout2)...(Formula 4)
As can be seen from the above description, in the control circuit 4a, the control unit 41a gives the PFM signal generating unit 42a a command value ton for the on-time Ton of the switching elements Q5 and Q6, but the error compensating unit 44a The on-time command value ton is used to compensate for an error in the output voltage Vout of the DC-DC converter 3. The control circuit 4a includes an LPF 43a. The LPF 43a uses the on-time command value ton as error compensation in the control circuit 4a. This is a delay element for preventing recursive calculation due to feedback. The ON time command value ton output from the control unit 41a to the PFM signal generating unit 42a is input to the error compensating unit 44a via the LPF 43a. .

以上説明した実施形態２に係る電力変換システム１０ａは、整流器２と、ＤＣ－ＤＣコンバータ３と、を備える。整流器２は、交流電圧Ｖｉｎを直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ３は、リアクトルＬ１と、２つのスイッチング素子Ｑ５，Ｑ６と、コンデンサＣｏとパワーデカップリングコンデンサＣｃとの直列回路と、を有する。ＤＣ－ＤＣコンバータ３は、整流器２から出力される直流電圧である第１直流電圧を第２直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ３は、制御回路４ａを有する。制御回路４ａは、２つのスイッチング素子Ｑ５，Ｑ６をＰＦＭ制御することによってＤＣ－ＤＣコンバータ３の出力電圧を制御する。制御回路４ａは、ＰＦＭ信号生成部４２ａと、誤差補償部４４ａと、制御部４１ａと、を含む。ＰＦＭ信号生成部４２ａは、オン時間指令値ｔｏｎに基づくオン時間Ｔｏｎを有するＰＦＭ信号を生成する。誤差補償部４４ａは、リアクトルＬ１のインダクタンスＬと、直列回路の両端電圧ＶＤＣの検出値と、ＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔの検出値と、ＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔの検出値と、オン時間指令値ｔｏｎと、を用いて誤差電圧値Ｖｃｏｍを求める。制御部４１ａは、インダクタンスＬと、出力電圧指令値Ｖｏｕｔ１と誤差電圧値Ｖｃｏｍとを足し合わせた誤差補償後の出力電圧指令値Ｖｏｕｔ２と、両端電圧ＶＤＣの検出値と、出力電流Ｉｏｕｔの検出値と、を用いてオン時間指令値ｔｏｎを決定し、決定したオン時間指令値ｔｏｎをＰＦＭ信号生成部４２ａへ出力する。これにより、実施形態２に係る電力変換システム１０ａは、パワーデカップリングコンデンサＣｃを備えた構成において、出力電圧Ｖｏｕｔを一定化することが可能となり、出力電力Ｐｏｕｔの一定化を図ることが可能となる。また、実施形態２に係る電力変換システム１０ａは、交流電圧Ｖｉｎの２倍周波数成分の脈動を抑制することが可能となる。 The power conversion system 10a according to the second embodiment described above includes a rectifier 2 and a DC-DC converter 3. The rectifier 2 converts an AC voltage Vin into a DC voltage and outputs the DC voltage. The DC-DC converter 3 includes a reactor L1, two switching elements Q5 and Q6, and a series circuit of a capacitor Co and a power decoupling capacitor Cc. The DC-DC converter 3 converts a first DC voltage, which is a DC voltage output from the rectifier 2, into a second DC voltage and outputs the second DC voltage. The DC-DC converter 3 includes a control circuit 4a. The control circuit 4a controls the output voltage of the DC-DC converter 3 by PFM controlling the two switching elements Q5 and Q6. The control circuit 4a includes a PFM signal generating unit 42a, an error compensating unit 44a, and a control unit 41a. The PFM signal generating unit 42a generates a PFM signal having an on-time Ton based on an on-time command value ton. The error compensator 44a obtains an error voltage value Vcom using the inductance L of the reactor L1, the detection value of the voltage VDC across the series circuit, the detection value of the output voltage Vout of the DC-DC converter 3, the detection value of the output current Iout of the DC-DC converter 3, and the on-time command value ton. The controller 41a determines the on-time command value ton using the inductance L, the output voltage command value Vout2 after error compensation obtained by adding the output voltage command value Vout1 and the error voltage value Vcom together, the detection value of the voltage VDC across the two terminals, and the detection value of the output current Iout, and outputs the determined on-time command value ton to the PFM signal generator 42a. As a result, the power conversion system 10a according to the second embodiment can stabilize the output voltage Vout in a configuration including a power decoupling capacitor Cc, and can stabilize the output power Pout. Moreover, the power conversion system 10a according to the second embodiment can suppress pulsation of the double frequency component of the AC voltage Vin.

（変形例）
上記の実施形態１、２は、本開示の様々な実施形態の一つに過ぎない。上記の実施形態１、２は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。 (Modification)
The above-described first and second embodiments are merely examples of the present disclosure. Various modifications of the above-described first and second embodiments can be made depending on the design and the like as long as the object of the present disclosure can be achieved.

例えば、整流器２は、図１０Ａ～１０Ｅのいずれかの回路構成を有していてもよい。 For example, rectifier 2 may have any of the circuit configurations shown in Figures 10A to 10E.

図１０Ａに示す変形例１に係る電力変換システム１０ｂは、整流器２が、ダイオードブリッジ２１と、昇圧チョッパ回路２２と、を含んでいる点で、実施形態１に係る電力変換システム１０と相違する。ダイオードブリッジ２１は、４つのダイオードＤ１～Ｄ４をブリッジ接続して構成されており、交流電源１の交流電圧を全波整流する。昇圧チョッパ回路２２は、インダクタＬ２２と半導体スイッチング素子Ｑ２２との直列回路と、半導体スイッチング素子Ｑ２２に逆並列接続されているダイオードＤ２２と、インダクタＬ２２と半導体スイッチング素子Ｑ２２との接続点とＤＣ－ＤＣコンバータ３との間に接続されているダイオードＤ２３と、を有する。半導体スイッチング素子Ｑ２２は、例えば、ＭＯＳＦＥＴであり、より詳細には、ｎチャネルＭＯＳＦＥＴである。 The power conversion system 10b according to the first modification shown in FIG. 10A differs from the power conversion system 10 according to the first embodiment in that the rectifier 2 includes a diode bridge 21 and a boost chopper circuit 22. The diode bridge 21 is configured by connecting four diodes D1 to D4 in a bridge configuration, and full-wave rectifies the AC voltage of the AC power source 1. The boost chopper circuit 22 has a series circuit of an inductor L22 and a semiconductor switching element Q22, a diode D22 connected in reverse parallel to the semiconductor switching element Q22, and a diode D23 connected between the connection point of the inductor L22 and the semiconductor switching element Q22 and the DC-DC converter 3. The semiconductor switching element Q22 is, for example, a MOSFET, and more specifically, an n-channel MOSFET.

図１０Ｂに示す変形例２に係る電力変換システム１０ｃは、変形例１に係る電力変換システム１０ｂと略同じであり、昇圧チョッパ回路２２において半導体スイッチング素子Ｑ２３がダイオードＤ２３に並列接続されている点のみ変形例１に係る電力変換システム１０ｂと相違する。 The power conversion system 10c according to the modified example 2 shown in FIG. 10B is substantially the same as the power conversion system 10b according to the modified example 1, and differs from the power conversion system 10b according to the modified example 1 only in that the semiconductor switching element Q23 is connected in parallel to the diode D23 in the boost chopper circuit 22.

図１０Ｃに示す変形例３に係る電力変換システム１０ｄは、整流器２が、ダイオードブリッジにより構成されている点で、実施形態１に係る電力変換システム１０と相違する。 The power conversion system 10d according to the third modification shown in FIG. 10C differs from the power conversion system 10 according to the first embodiment in that the rectifier 2 is configured as a diode bridge.

図１０Ｄに示す変形例４に係る電力変換システム１０ｅは、整流器２が、実施形態１に係る電力変換システム１０の整流器２における第３半導体スイッチング素子Ｑ３及び第４半導体スイッチング素子Ｑ４を有していない点で、実施形態１に係る電力変換システム１０と相違する。変形例４では、整流器２は、ブリッジレスＰＦＣ回路である。 The power conversion system 10e according to the fourth modification shown in FIG. 10D differs from the power conversion system 10 according to the first embodiment in that the rectifier 2 does not have the third semiconductor switching element Q3 and the fourth semiconductor switching element Q4 in the rectifier 2 of the power conversion system 10 according to the first embodiment. In the fourth modification, the rectifier 2 is a bridgeless PFC circuit.

図１０Ｅに示す変形例５に係る電力変換システム１０ｆは、実施形態１に係る電力変換システム１０の整流器２における第１半導体スイッチング素子Ｑ１及び第３半導体スイッチング素子Ｑ３を有していない点で、実施形態１に係る電力変換システム１０と相違する。 The power conversion system 10f according to the modified example 5 shown in FIG. 10E differs from the power conversion system 10 according to the first embodiment in that it does not have the first semiconductor switching element Q1 and the third semiconductor switching element Q3 in the rectifier 2 of the power conversion system 10 according to the first embodiment.

また、ＤＣ－ＤＣコンバータ３は、例えば、図１１Ａ及び１１Ｂのいずれかの回路構成を有していてもよい。変形例５では、整流器２は、ブリッジレスＰＦＣ回路である。 The DC-DC converter 3 may have, for example, the circuit configuration of either FIG. 11A or FIG. 11B. In the fifth modification, the rectifier 2 is a bridgeless PFC circuit.

図１１Ａに示す変形例６に係る電力変換システム１０ｇは、実施形態１に係る電力変換システム１０のＤＣ－ＤＣコンバータ３におけるスイッチング素子Ｑ６を有していない点で、実施形態１に係る電力変換システム１０と相違する。また、電力変換システム１０ｇは、コンデンサＣｏがスイッチング素子Ｑ５とリアクトルＬ１との直列回路に並列接続されており、パワーデカップリングコンデンサＣｃが、ダイオードＤ６とリアクトルＬ１との直列回路に並列接続されている点で、実施形態１に係る電力変換システム１０と相違する。 The power conversion system 10g according to Modification 6 shown in FIG. 11A differs from the power conversion system 10 according to embodiment 1 in that it does not have the switching element Q6 in the DC-DC converter 3 of the power conversion system 10 according to embodiment 1. The power conversion system 10g also differs from the power conversion system 10 according to embodiment 1 in that the capacitor Co is connected in parallel to the series circuit of the switching element Q5 and the reactor L1, and the power decoupling capacitor Cc is connected in parallel to the series circuit of the diode D6 and the reactor L1.

図１１Ｂに示す変形例７に係る電力変換システム１０ｈは、実施形態１に係る電力変換システム１０のＤＣ－ＤＣコンバータ３におけるスイッチング素子Ｑ５を有していない点で、実施形態１に係る電力変換システム１０と相違する。また、電力変換システム１０ｈは、コンデンサＣｏがダイオードＤ５とリアクトルＬ１との直列回路に並列接続されており、パワーデカップリングコンデンサＣｃが、スイッチング素子Ｑ６とリアクトルＬ１との直列回路に並列接続されている点で、実施形態１に係る電力変換システム１０と相違する。 The power conversion system 10h according to the seventh modification shown in FIG. 11B differs from the power conversion system 10 according to the first embodiment in that the power conversion system 10h does not have the switching element Q5 in the DC-DC converter 3 of the power conversion system 10 according to the first embodiment. The power conversion system 10h also differs from the power conversion system 10 according to the first embodiment in that the capacitor Co is connected in parallel to the series circuit of the diode D5 and the reactor L1, and the power decoupling capacitor Cc is connected in parallel to the series circuit of the switching element Q6 and the reactor L1.

（その他の変形例）
例えば、４つの半導体スイッチング素子Ｑ１～Ｑ４及び２つのスイッチング素子Ｑ５，Ｑ６の各々は、ｎチャネルＭＯＳＦＥＴに限らず、ｐチャネルＭＯＳＦＥＴであってもよい。また、４つの半導体スイッチング素子Ｑ１～Ｑ４及び２つのスイッチング素子Ｑ５，Ｑ６の各々は、ＭＯＳＦＥＴに限らず、例えば、バイポーラトランジスタ又はＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。 (Other Modifications)
For example, each of the four semiconductor switching elements Q1 to Q4 and the two switching elements Q5 and Q6 is not limited to an n-channel MOSFET, but may be a p-channel MOSFET. Also, each of the four semiconductor switching elements Q1 to Q4 and the two switching elements Q5 and Q6 is not limited to a MOSFET, but may be, for example, a bipolar transistor or an IGBT (Insulated Gate Bipolar Transistor).

（態様）
以上説明した実施形態１、２及び変形例等から、本明細書には以下の態様が開示されている。 (Aspects)
Based on the above-described first and second embodiments and the modified examples, the present specification discloses the following aspects.

第１の態様に係る電力変換システム（１０；１０ｂ；１０ｃ；１０ｄ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）は、整流器（２）と、ＤＣ－ＤＣコンバータ（３）と、を備える。整流器（２）は、交流電圧（Ｖｉｎ）を直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ（３）は、リアクトル（Ｌ１）と、スイッチング素子（Ｑ５，Ｑ６）と、コンデンサ（Ｃｏ）とパワーデカップリングコンデンサ（Ｃｃ）との直列回路と、を有する。ＤＣ－ＤＣコンバータ（３）は、整流器（２）から出力される直流電圧である第１直流電圧を第２直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ（３）は、制御回路（４）を有する。制御回路（４）は、スイッチング素子（Ｑ５，Ｑ６）をＰＦＭ制御することによってＤＣ－ＤＣコンバータ（３）の出力電流を制御する。制御回路（４）は、ＰＦＭ信号生成部（４２）と、誤差補償部（４４）と、制御部（４１）と、を含む。ＰＦＭ信号生成部（４２）は、オン時間指令値（ｔｏｎ）に基づくオン時間（Ｔｏｎ）を有するＰＦＭ信号を生成する。誤差補償部（４４）は、リアクトル（Ｌ１）のインダクタンス（Ｌ）と、直列回路の両端電圧（ＶＤＣ）の検出値と、ＤＣ－ＤＣコンバータ（３）の出力電圧（Ｖｏｕｔ）の検出値と、ＤＣ－ＤＣコンバータ（３）の出力電流（Ｉｏｕｔ）の検出値と、オン時間指令値（ｔｏｎ）と、を用いて誤差電流値（Ｉｃｏｍ）を求める。制御部（４１）は、インダクタンス（Ｌ）と、出力電流指令値（Ｉｏｕｔ１）と誤差電流値（Ｉｃｏｍ）とを足し合わせた誤差補償後の出力電流指令値（Ｉｏｕｔ２）と、両端電圧（ＶＤＣ）の検出値と、出力電圧（Ｖｏｕｔ）の検出値と、を用いてオン時間指令値（ｔｏｎ）を決定し、決定したオン時間指令値（ｔｏｎ）をＰＦＭ信号生成部（４２）へ出力する。 A power conversion system (10; 10b; 10c; 10d; 10e; 10f; 10g; 10h) according to a first aspect includes a rectifier (2) and a DC-DC converter (3). The rectifier (2) converts an AC voltage (Vin) into a DC voltage and outputs the DC voltage. The DC-DC converter (3) includes a reactor (L1), switching elements (Q5, Q6), and a series circuit of a capacitor (Co) and a power decoupling capacitor (Cc). The DC-DC converter (3) converts a first DC voltage, which is a DC voltage output from the rectifier (2), into a second DC voltage and outputs the second DC voltage. The DC-DC converter (3) includes a control circuit (4). The control circuit (4) controls the output current of the DC-DC converter (3) by PFM control of the switching elements (Q5, Q6). The control circuit (4) includes a PFM signal generating unit (42), an error compensating unit (44), and a control unit (41). The PFM signal generating unit (42) generates a PFM signal having an on-time (Ton) based on an on-time command value (ton). The error compensating unit (44) determines an error current value (Icom) using the inductance (L) of the reactor (L1), a detected value of a voltage (V DC ) across the series circuit, a detected value of an output voltage (Vout) of the DC-DC converter (3), a detected value of an output current (Iout) of the DC-DC converter (3), and the on-time command value (ton). The control unit (41) determines an on-time command value (ton) using the inductance (L), an error-compensated output current command value (Iout2) obtained by adding the output current command value (Iout1) and the error current value (Icom), the detected value of the voltage across both ends (V DC ), and the detected value of the output voltage (Vout), and outputs the determined on-time command value (ton) to the PFM signal generating unit (42).

第１の態様に係る電力変換システム（１０；１０ｂ；１０ｃ；１０ｄ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）は、出力電力（Ｐｏｕｔ）の一定化を図ることが可能となる。 The power conversion system (10; 10b; 10c; 10d; 10e; 10f; 10g; 10h) according to the first aspect is capable of stabilizing the output power (Pout).

第２の態様に係る電力変換システム（１０ａ；１０ｂ；１０ｃ；１０ｄ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）は、整流器（２）と、ＤＣ－ＤＣコンバータ（３）と、を備える。整流器（２）は、交流電圧（Ｖｉｎ）を直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ（３）は、リアクトル（Ｌ１）と、スイッチング素子（Ｑ５，Ｑ６）と、コンデンサ（Ｃｏ）とパワーデカップリングコンデンサ（Ｃｃ）との直列回路と、を有する。ＤＣ－ＤＣコンバータ（３）は、整流器（２）から出力される直流電圧である第１直流電圧を第２直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ（３）は、制御回路（４ａ）を有する。制御回路（４ａ）は、スイッチング素子（Ｑ５，Ｑ６）をＰＦＭ制御することによってＤＣ－ＤＣコンバータ（３）の出力電圧を制御する。制御回路（４ａ）は、ＰＦＭ信号生成部（４２ａ）と、誤差補償部（４４ａ）と、制御部（４１ａ）と、を含む。ＰＦＭ信号生成部（４２ａ）は、オン時間指令値（ｔｏｎ）に基づくオン時間（Ｔｏｎ）を有するＰＦＭ信号を生成する。誤差補償部（４４ａ）は、リアクトル（Ｌ１）のインダクタンス（Ｌ）と、直列回路の両端電圧（ＶＤＣ）の検出値と、ＤＣ－ＤＣコンバータ（３）の出力電圧（Ｖｏｕｔ）の検出値と、ＤＣ－ＤＣコンバータ（３）の出力電流（Ｉｏｕｔ）の検出値と、オン時間指令値（ｔｏｎ）と、を用いて誤差電圧値（Ｖｃｏｍ）を求める。制御部（４１ａ）は、インダクタンス（Ｌ）と、出力電圧指令値（Ｖｏｕｔ１）と誤差電圧値（Ｖｃｏｍ）とを足し合わせた誤差補償後の出力電圧指令値（Ｖｏｕｔ２）と、両端電圧（ＶＤＣ）の検出値と、出力電流（Ｉｏｕｔ）の検出値と、を用いてオン時間指令値（ｔｏｎ）を決定し、決定したオン時間指令値（ｔｏｎ）をＰＦＭ信号生成部（４２ａ）へ出力する。 A power conversion system (10a; 10b; 10c; 10d; 10e; 10f; 10g; 10h) according to a second aspect includes a rectifier (2) and a DC-DC converter (3). The rectifier (2) converts an AC voltage (Vin) into a DC voltage and outputs the DC voltage. The DC-DC converter (3) includes a reactor (L1), switching elements (Q5, Q6), and a series circuit of a capacitor (Co) and a power decoupling capacitor (Cc). The DC-DC converter (3) converts a first DC voltage, which is a DC voltage output from the rectifier (2), into a second DC voltage and outputs the second DC voltage. The DC-DC converter (3) includes a control circuit (4a). The control circuit (4a) controls the output voltage of the DC-DC converter (3) by PFM control of the switching elements (Q5, Q6). The control circuit (4a) includes a PFM signal generating unit (42a), an error compensating unit (44a), and a control unit (41a). The PFM signal generating unit (42a) generates a PFM signal having an on-time (Ton) based on an on-time command value (ton). The error compensating unit (44a) obtains an error voltage value (Vcom) using the inductance (L) of the reactor (L1), a detected value of the voltage (V DC ) across the series circuit, a detected value of the output voltage (Vout) of the DC-DC converter (3), a detected value of the output current (Iout) of the DC-DC converter (3), and the on-time command value (ton). The control unit (41a) determines an on-time command value (ton) using the inductance (L), an error-compensated output voltage command value (Vout2) obtained by adding the output voltage command value (Vout1) and the error voltage value (Vcom), the detected value of the voltage across both ends (V DC ), and the detected value of the output current (Iout), and outputs the determined on-time command value (ton) to the PFM signal generating unit (42a).

第２の態様に係る電力変換システム（１０ａ；１０ｂ；１０ｃ；１０ｄ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）は、出力電力（Ｐｏｕｔ）の一定化を図ることが可能となる。 The power conversion system (10a; 10b; 10c; 10d; 10e; 10f; 10g; 10h) according to the second aspect is capable of stabilizing the output power (Pout).

第３の態様に係る電力変換システム（１０；１０ａ；１０ｂ；１０ｃ；１０ｄ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）では、第１又は２の態様において、ＤＣ－ＤＣコンバータ（３）は、降圧チョッパ回路である。 In the power conversion system (10; 10a; 10b; 10c; 10d; 10e; 10f; 10g; 10h) according to the third aspect, in the first or second aspect, the DC-DC converter (3) is a step-down chopper circuit.

第４の態様に係る電力変換システム（１０；１０ａ；１０ｂ；１０ｃ；１０ｄ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）では、第１～３の態様のいずれか一つにおいて、整流器（２）は、ＰＦＣ回路である。 In the power conversion system (10; 10a; 10b; 10c; 10d; 10e; 10f; 10g; 10h) according to the fourth aspect, in any one of the first to third aspects, the rectifier (2) is a PFC circuit.

第４の態様に係る電力変換システム（１０；１０ａ；１０ｂ；１０ｃ；１０ｄ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）では、力率を改善しつつ出力電力（Ｐｏｕｔ）の一定化を図ることが可能となる。 In the power conversion system (10; 10a; 10b; 10c; 10d; 10e; 10f; 10g; 10h) according to the fourth aspect, it is possible to stabilize the output power (Pout) while improving the power factor.

第５の態様に係る電力変換システム（１０；１０ａ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）では、第４の態様において、整流器（２）は、リアクトル（Ｌ０）と、２つ又は４つの半導体スイッチング素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）と、を含むブリッジレスＰＦＣ回路である。制御回路（４；４ａ）は、整流器（２）のリアクトル（Ｌ０）に流れる入力電流（Ｉｉｎ）の波形が三角波状となり、かつ、入力電流（Ｉｉｎ）が上限値になる時点と下限値になる時点との間で入力電流（Ｉｉｎ）の向きが変わるように、２つ又は４つの半導体スイッチング素子を制御する。 In the power conversion system (10; 10a; 10e; 10f; 10g; 10h) according to the fifth aspect, in the fourth aspect, the rectifier (2) is a bridgeless PFC circuit including a reactor (L0) and two or four semiconductor switching elements (Q1, Q2, Q3, Q4). The control circuit (4; 4a) controls the two or four semiconductor switching elements so that the waveform of the input current (Iin) flowing through the reactor (L0) of the rectifier (2) becomes triangular and the direction of the input current (Iin) changes between the time when the input current (Iin) becomes the upper limit value and the time when the input current (Iin) becomes the lower limit value.

第５の態様に係る電力変換システム（１０；１０ａ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）では、２つ又は４つの半導体スイッチング素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）の全部をゼロ電圧スイッチングすることが可能となる。 In the power conversion system (10; 10a; 10e; 10f; 10g; 10h) according to the fifth aspect, it is possible to perform zero voltage switching on all two or four semiconductor switching elements (Q1, Q2, Q3, Q4).

第６の態様に係る電力変換システム（１０ｂ；１０ｃ）では、第４の態様において、整流器（２）は、交流電圧（Ｖｉｎ）を全波整流するダイオードブリッジ（２１）と、ダイオードブリッジ（２１）の出力電圧を昇圧する昇圧チョッパ回路（２２）と、を有する。 In the power conversion system (10b; 10c) according to the sixth aspect, in the fourth aspect, the rectifier (2) has a diode bridge (21) that full-wave rectifies the AC voltage (Vin) and a boost chopper circuit (22) that boosts the output voltage of the diode bridge (21).

第６の態様に係る電力変換システム（１０ｂ；１０ｃ）では、力率を改善しつつ出力電力（Ｐｏｕｔ）の一定化を図ることが可能となる。 The power conversion system (10b; 10c) according to the sixth aspect makes it possible to stabilize the output power (Pout) while improving the power factor.

第７の態様に係る電力変換システム（１０；１０ａ；１０ｂ；１０ｃ；１０ｄ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）では、第１～６の態様のいずれか一つにおいて、制御回路（４；４ａ）は、ＤＣ－ＤＣコンバータ（３）のリアクトル（Ｌ１）に流れるリアクトル電流（ＩＬ１）の波形が三角波状となり、かつ、リアクトル電流（ＩＬ１）が上限値になる時点と下限値になる時点との間でリアクトル電流（ＩＬ１）の向きが変わるように、スイッチング素子（Ｑ５，Ｑ６）を制御する。 In the power conversion system (10; 10a; 10b; 10c; 10d; 10e; 10f; 10g; 10h) according to the seventh aspect, in any one of the first to sixth aspects, the control circuit (4; 4a) controls the switching elements (Q5, Q6) so that the waveform of the reactor current (IL1) flowing through the reactor (L1) of the DC-DC converter (3) becomes triangular, and the direction of the reactor current (IL1) changes between the time when the reactor current (IL1) becomes the upper limit value and the time when the reactor current (IL1) becomes the lower limit value.

第７の態様に係る電力変換システム（１０；１０ａ；１０ｂ；１０ｃ；１０ｄ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）では、スイッチング素子（Ｑ５，Ｑ６）をゼロ電圧スイッチングすることが可能となる。 In the power conversion system (10; 10a; 10b; 10c; 10d; 10e; 10f; 10g; 10h) according to the seventh aspect, it is possible to perform zero voltage switching of the switching elements (Q5, Q6).

１ 交流電源
２ 整流器
２１ ダイオードブリッジ
２２ 昇圧チョッパ回路
３ ＤＣ－ＤＣコンバータ
４、４ａ 制御回路
４１、４１ａ 制御部
４２、４２ａ ＰＦＭ信号生成部
４３、４３ａ ＬＰＦ
４４、４４ａ 誤差補償部
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇ、１０ｈ 電力変換システム
Ｃｏ コンデンサ
Ｃｃ パワーデカップリングコンデンサ
Ｄ１ 第１ダイオード
Ｄ２ 第２ダイオード
Ｄ３ 第３ダイオード
Ｄ４ 第４ダイオード
Ｄ５ ダイオード
Ｄ６ ダイオード
Ｉｉｎ 入力電流
Ｉｏｕｔ 出力電流
Ｉｏｕｔ１ 出力電流指令値
Ｉｏｕｔ２ 出力電流指令値
ＩＬ１ リアクトル電流
Ｌ０ リアクトル
Ｌ１ リアクトル
Ｑ１ 第１半導体スイッチング素子
Ｑ２ 第２半導体スイッチング素子
Ｑ３ 第３半導体スイッチング素子
Ｑ４ 第４半導体スイッチング素子
Ｑ５ 第１スイッチング素子
Ｑ６ 第２スイッチング素子
ｔｏｎ オン時間指令値
Ｖｃ 電圧
Ｖｃｏｍｐ 誤差電圧値
ＶＤＣ 両端電圧
Ｖｉｎ 入力電圧（交流電圧）
Ｖｏｕｔ 出力電圧（第２直流電圧）
Ｖｏｕｔ１ 出力電圧指令値
Ｖｏｕｔ２ 出力電圧指令値 REFERENCE SIGNS LIST 1 AC power supply 2 Rectifier 21 Diode bridge 22 Boost chopper circuit 3 DC-DC converter 4, 4a Control circuit 41, 41a Control unit 42, 42a PFM signal generating unit 43, 43a LPF
44, 44a Error compensation unit 10, 10a, 10b, 10c, 10d, 10e, 10f, 10g, 10h Power conversion system Co Capacitor Cc Power decoupling capacitor D1 First diode D2 Second diode D3 Third diode D4 Fourth diode D5 Diode D6 Diode Iin Input current Iout Output current Iout1 Output current command value Iout2 Output current command value IL1 Reactor current L0 Reactor L1 Reactor Q1 First semiconductor switching element Q2 Second semiconductor switching element Q3 Third semiconductor switching element Q4 Fourth semiconductor switching element Q5 First switching element Q6 Second switching element ton On-time command value Vc Voltage Vcomp Error voltage value V Voltage across DC Vin Input voltage (AC voltage)
Vout Output voltage (second DC voltage)
Vout1 Output voltage command value Vout2 Output voltage command value

Claims (7)

交流電圧を直流電圧に変換して出力する整流器と、
リアクトルと、スイッチング素子と、コンデンサとパワーデカップリングコンデンサとの直列回路と、を有し、前記整流器から出力される前記直流電圧である第１直流電圧を第２直流電圧に変換して出力するＤＣ－ＤＣコンバータと、を備え、
前記ＤＣ－ＤＣコンバータは、
前記スイッチング素子をＰＦＭ制御することによって前記ＤＣ－ＤＣコンバータの出力電流を制御する制御回路を有し、
前記制御回路は、
オン時間指令値に基づくオン時間を有するＰＦＭ信号を生成するＰＦＭ信号生成部と、
前記リアクトルのインダクタンスと、前記直列回路の両端電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電流の検出値と、前記オン時間指令値と、を用いて誤差電流値を求める誤差補償部と、
前記インダクタンスと、出力電流指令値と前記誤差電流値とを足し合わせた誤差補償後の出力電流指令値と、前記両端電圧の検出値と、前記出力電圧の検出値と、を用いて前記オン時間指令値を決定し、決定した前記オン時間指令値を前記ＰＦＭ信号生成部へ出力する制御部と、を含む、
電力変換システム。 A rectifier that converts AC voltage into DC voltage and outputs the DC voltage;
a DC-DC converter including a reactor, a switching element, and a series circuit of a capacitor and a power decoupling capacitor, and configured to convert a first DC voltage, which is the DC voltage output from the rectifier, into a second DC voltage and output the second DC voltage;
The DC-DC converter comprises:
a control circuit for controlling an output current of the DC-DC converter by PFM control of the switching element;
The control circuit includes:
a PFM signal generating unit that generates a PFM signal having an on-time based on an on-time command value;
an error compensation unit that determines an error current value using an inductance of the reactor, a detection value of the voltage across the series circuit, a detection value of the output voltage of the DC-DC converter, a detection value of the output current of the DC-DC converter, and the on-time command value;
a control unit that determines the on-time command value using the inductance, an error-compensated output current command value obtained by adding an output current command value and the error current value, a detection value of the voltage across both ends, and a detection value of the output voltage, and outputs the determined on-time command value to the PFM signal generating unit.
Power conversion systems. 交流電圧を直流電圧に変換して出力する整流器と、
リアクトルと、スイッチング素子と、コンデンサとパワーデカップリングコンデンサとの直列回路と、を有し、前記整流器から出力される前記直流電圧である第１直流電圧を第２直流電圧に変換して出力するＤＣ－ＤＣコンバータと、を備え、
前記ＤＣ－ＤＣコンバータは、
前記スイッチング素子をＰＦＭ制御することによって前記ＤＣ－ＤＣコンバータの出力電圧を制御する制御回路を有し、
前記制御回路は、
オン時間指令値に基づくオン時間を有するＰＦＭ信号を生成するＰＦＭ信号生成部と、
前記リアクトルのインダクタンスと、前記直列回路の両端電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電流の検出値と、前記オン時間指令値と、を用いて誤差電圧値を求める誤差補償部と、
前記インダクタンスと、出力電圧指令値と前記誤差電圧値とを足し合わせた誤差補償後の出力電圧指令値と、前記両端電圧の検出値と、前記出力電流の検出値と、を用いて前記オン時間指令値を決定し、決定した前記オン時間指令値を前記ＰＦＭ信号生成部へ出力する制御部と、を含む、
電力変換システム。 A rectifier that converts AC voltage into DC voltage and outputs the DC voltage;
a DC-DC converter including a reactor, a switching element, and a series circuit of a capacitor and a power decoupling capacitor, and configured to convert a first DC voltage, which is the DC voltage output from the rectifier, into a second DC voltage and output the second DC voltage;
The DC-DC converter comprises:
a control circuit for controlling an output voltage of the DC-DC converter by PFM control of the switching element;
The control circuit includes:
a PFM signal generating unit that generates a PFM signal having an on-time based on an on-time command value;
an error compensation unit that determines an error voltage value using the inductance of the reactor, a detection value of the voltage across the series circuit, a detection value of the output voltage of the DC-DC converter, a detection value of the output current of the DC-DC converter, and the on-time command value;
a control unit that determines the on-time command value using the inductance, an error-compensated output voltage command value obtained by adding an output voltage command value and the error voltage value, a detection value of the voltage between both ends, and a detection value of the output current, and outputs the determined on-time command value to the PFM signal generating unit.
Power conversion systems. 前記ＤＣ－ＤＣコンバータは、降圧チョッパ回路である、
請求項１又は２に記載の電力変換システム。 The DC-DC converter is a step-down chopper circuit.
The power conversion system according to claim 1 or 2. 前記整流器は、ＰＦＣ回路である、
請求項１～３のいずれか一項に記載の電力変換システム。 The rectifier is a PFC circuit.
The power conversion system according to any one of claims 1 to 3. 前記整流器は、
リアクトルと、２つ又は４つの半導体スイッチング素子と、を含むブリッジレスＰＦＣ回路であり、
前記制御回路は、前記整流器の前記リアクトルに流れる入力電流の波形が三角波状となり、かつ、前記入力電流が上限値になる時点と下限値になる時点との間で前記入力電流の向きが変わるように、前記２つ又は４つの半導体スイッチング素子を制御する、
請求項４に記載の電力変換システム。 The rectifier comprises:
A bridgeless PFC circuit including a reactor and two or four semiconductor switching elements,
the control circuit controls the two or four semiconductor switching elements so that the waveform of the input current flowing through the reactor of the rectifier becomes triangular and the direction of the input current changes between a point in time when the input current becomes an upper limit value and a point in time when the input current becomes a lower limit value.
The power conversion system of claim 4 . 前記整流器は、
前記交流電圧を全波整流するダイオードブリッジと、
前記ダイオードブリッジの出力電圧を昇圧する昇圧チョッパ回路と、を有する、
請求項４に記載の電力変換システム。 The rectifier comprises:
a diode bridge that full-wave rectifies the AC voltage;
A boost chopper circuit that boosts the output voltage of the diode bridge.
The power conversion system of claim 4 . 前記制御回路は、
前記ＤＣ－ＤＣコンバータの前記リアクトルに流れるリアクトル電流の波形が三角波状となり、かつ、前記リアクトル電流が上限値になる時点と下限値になる時点との間で前記リアクトル電流の向きが変わるように、前記スイッチング素子を制御する、
請求項１～６のいずれか一項に記載の電力変換システム。 The control circuit includes:
controlling the switching element so that a waveform of a reactor current flowing through the reactor of the DC-DC converter becomes triangular and a direction of the reactor current changes between a time when the reactor current becomes an upper limit value and a time when the reactor current becomes a lower limit value;
The power conversion system according to any one of claims 1 to 6.
JP2021031233A 2021-02-26 2021-02-26 Power Conversion Systems Active JP7561060B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021031233A JP7561060B2 (en) 2021-02-26 2021-02-26 Power Conversion Systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021031233A JP7561060B2 (en) 2021-02-26 2021-02-26 Power Conversion Systems

Publications (2)

Publication Number Publication Date
JP2022131958A JP2022131958A (en) 2022-09-07
JP7561060B2 true JP7561060B2 (en) 2024-10-03

Family

ID=83153001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021031233A Active JP7561060B2 (en) 2021-02-26 2021-02-26 Power Conversion Systems

Country Status (1)

Country Link
JP (1) JP7561060B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001197757A (en) 2000-01-11 2001-07-19 Mitsubishi Electric Corp Power converter
JP2013150424A (en) 2012-01-18 2013-08-01 Sinfonia Technology Co Ltd Switching power supply device
JP2014217203A (en) 2013-04-26 2014-11-17 富士通テン株式会社 Power supply circuit
JP2019126163A (en) 2018-01-16 2019-07-25 株式会社オートネットワーク技術研究所 On-vehicle dcdc converter
JP2020057452A (en) 2018-09-28 2020-04-09 東芝ライテック株式会社 Power supply and lighting device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001197757A (en) 2000-01-11 2001-07-19 Mitsubishi Electric Corp Power converter
JP2013150424A (en) 2012-01-18 2013-08-01 Sinfonia Technology Co Ltd Switching power supply device
JP2014217203A (en) 2013-04-26 2014-11-17 富士通テン株式会社 Power supply circuit
JP2019126163A (en) 2018-01-16 2019-07-25 株式会社オートネットワーク技術研究所 On-vehicle dcdc converter
JP2020057452A (en) 2018-09-28 2020-04-09 東芝ライテック株式会社 Power supply and lighting device

Also Published As

Publication number Publication date
JP2022131958A (en) 2022-09-07

Similar Documents

Publication Publication Date Title
JP5085397B2 (en) Power supply device and semiconductor integrated circuit device
CN109156058B (en) Half-bridge resonant converter, circuit using same, and corresponding control method
JP5952809B2 (en) Non-isolated step-down switching regulator and its control circuit, electronic equipment, AC adapter
US8300437B2 (en) Multi-output DC-to-DC conversion apparatus with voltage-stabilizing function
JP2012222864A (en) Switching power supply control circuit
TWI849969B (en) Converter
US12287689B2 (en) Operation method of a power supply circuit
TWI565193B (en) Power conversion device
JP7561060B2 (en) Power Conversion Systems
CN100355191C (en) Controlling circuit, controlling method and sequence generator for dc-dc converter
TW202207595A (en) Boost converter with low noise
CN109075710A (en) Switching power supply control circuit and switching power supply device
JP2003088140A (en) Step-up/down converter and system interconnection inverter using the same
JP2003134842A (en) Step-up/step-down converter and system interconnecting inverter using the same
JP7039430B2 (en) AC / DC converter
JP2015008622A (en) Power converter
JP2013247732A (en) Power-supply device
CN103477547B (en) power supply circuit for PFC converter
JP2013099006A (en) Semiconductor integrated circuit device
WO2024225088A1 (en) Electric power conversion apparatus
WO2025028110A1 (en) Insulated ac/dc converter
KR100553754B1 (en) Power supply circuit and power supply of plasma display panel having the same
WO2026074959A1 (en) Converter device
WO2025028108A1 (en) Isolated ac/dc converter
WO2026088637A1 (en) Power conversion device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20210318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210319

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220608

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240920

R150 Certificate of patent or registration of utility model

Ref document number: 7561060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150