Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7562072B2 - Method for forming conductive member - Google Patents
[go: Go Back, main page]

JP7562072B2 - Method for forming conductive member - Google Patents

Method for forming conductive member Download PDF

Info

Publication number
JP7562072B2
JP7562072B2 JP2022125332A JP2022125332A JP7562072B2 JP 7562072 B2 JP7562072 B2 JP 7562072B2 JP 2022125332 A JP2022125332 A JP 2022125332A JP 2022125332 A JP2022125332 A JP 2022125332A JP 7562072 B2 JP7562072 B2 JP 7562072B2
Authority
JP
Japan
Prior art keywords
resist
forming
opening
region
conductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022125332A
Other languages
Japanese (ja)
Other versions
JP2024022032A (en
Inventor
豪浩 石谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2022125332A priority Critical patent/JP7562072B2/en
Publication of JP2024022032A publication Critical patent/JP2024022032A/en
Application granted granted Critical
Publication of JP7562072B2 publication Critical patent/JP7562072B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

本発明の実施形態は、導電部材の形成方法に関する。 An embodiment of the present invention relates to a method for forming a conductive member.

特許文献1には、化学増幅型ネガレジストと化学増幅型ポジレジストとを重ね塗布して積層膜を形成する方法が記載されている。具体的には、貫通穴形成基板上に化学増幅型ネガレジストを塗布してネガレジスト膜を形成し、このネガレジスト膜を選択的に露光する。この露光されたネガレジスト膜上に化学増幅型ポジレジストを重ね塗布してネガレジスト膜とポジレジスト膜とからなる積層膜を形成し、このポジレジスト膜を選択的に露光する。その後現像して、ネガレジスト膜の露光部分とポジレジスト膜の未露光部分との積層膜からなるパターンを形成する。 Patent Document 1 describes a method of forming a laminated film by overlapping coating of a chemically amplified negative resist and a chemically amplified positive resist. Specifically, a chemically amplified negative resist is applied onto a through-hole forming substrate to form a negative resist film, and this negative resist film is selectively exposed. A chemically amplified positive resist is overlappingly applied onto this exposed negative resist film to form a laminated film consisting of a negative resist film and a positive resist film, and this positive resist film is selectively exposed. After that, development is performed to form a pattern consisting of a laminated film consisting of the exposed parts of the negative resist film and the unexposed parts of the positive resist film.

特開2009-188359号公報JP 2009-188359 A

本発明の実施形態は、基体上の所定の領域に導電部材を効率よく形成することができる導電部材の形成方法を提供する。 An embodiment of the present invention provides a method for forming a conductive member that can efficiently form a conductive member in a predetermined area on a substrate.

本発明の一実施形態に係る導電部材の形成方法は、上面視において、第1領域と、前記第1領域の内側に位置する第2領域と、を有する基体上に、前記第1領域が露出する第1開口を有する第1レジストを形成する工程と、前記第2領域が露出する第2開口と、前記第1レジスト上に位置し、前記第1レジストの上面の一部が露出する第3開口と、を有する第2レジストを前記第1レジスト上および前記第1開口内の前記基体上に連続して形成する工程と、前記第2レジスト上、前記第2開口内の前記基体上および前記第3開口内の前記第1レジスト上に導電材料を形成する工程と、前記第1レジストおよび前記第2レジストを除去することで、前記第2レジスト上および前記第3開口内の前記第1レジスト上に形成された前記導電材料を除去する工程と、を備える。 A method for forming a conductive member according to one embodiment of the present invention includes the steps of: forming a first resist having a first opening exposing a first region on a substrate having a first region and a second region located inside the first region in a top view; forming a second resist having a second opening exposing the second region and a third opening located on the first resist and exposing a part of the top surface of the first resist continuously on the first resist and on the substrate in the first opening; forming a conductive material on the second resist, on the substrate in the second opening, and on the first resist in the third opening; and removing the conductive material formed on the second resist and on the first resist in the third opening by removing the first resist and the second resist.

本発明の実施形態は、基体上の所定の領域に導電部材を効率よく形成することができる導電部材の形成方法を提供する。 An embodiment of the present invention provides a method for forming a conductive member that can efficiently form a conductive member in a predetermined area on a substrate.

実施形態に係る導電部材の形成方法の一例を示すフローチャート。4 is a flowchart showing an example of a method for forming a conductive member according to the embodiment. 基体上に形成された導電部材の一例を説明するための模式上面図。FIG. 2 is a schematic top view illustrating an example of a conductive member formed on a base body. 図2のIII-III線における断面の一部を示す模式断面図。FIG. 3 is a schematic cross-sectional view showing a part of a cross section taken along line III-III in FIG. 2 . レジストを基体に形成する工程を説明するための模式断面図。FIG. 2 is a schematic cross-sectional view illustrating a step of forming a resist on a substrate. 第1マスクを用いてレジストを露光する工程を説明するための模式断面図。FIG. 11 is a schematic cross-sectional view illustrating a step of exposing a resist using a first mask. 第1の熱処理を行う工程を説明するための模式断面図。FIG. 2 is a schematic cross-sectional view illustrating a step of performing a first heat treatment. 現像する工程を説明するための模式断面図。FIG. 4 is a schematic cross-sectional view illustrating a developing step. レジストを形成する工程を説明するための模式断面図。FIG. 4 is a schematic cross-sectional view illustrating a step of forming a resist. 第2マスクを用いてレジストを露光する工程を説明するための模式断面図。FIG. 11 is a schematic cross-sectional view illustrating a step of exposing the resist using a second mask. 露光工程を説明するための模式断面図。FIG. 4 is a schematic cross-sectional view for explaining an exposure step. 第2の熱処理を行う工程を説明するための模式断面図。FIG. 11 is a schematic cross-sectional view illustrating a step of performing a second heat treatment. 全面を露光する工程を説明するための模式断面図。FIG. 11 is a schematic cross-sectional view for explaining a step of exposing the entire surface. 現像する工程を説明するための模式断面図。FIG. 4 is a schematic cross-sectional view illustrating a developing step. 導電材料を形成する工程を説明するための模式断面図。Schematic cross-sectional view for explaining a step of forming a conductive material. 導電材料を除去する工程を説明するための模式断面図。FIG. 11 is a schematic cross-sectional view illustrating a step of removing a conductive material. 配線形成部110の配置の一例を示す模式上面図。FIG. 4 is a schematic top view showing an example of the arrangement of the wiring forming portion 110. 導電材料を形成する前の状態における図16の配線形成部とその周辺を拡大した一例を示す模式上面図。FIG. 17 is a schematic top view showing an example of an enlarged wiring formation portion and its periphery in FIG. 16 before a conductive material is formed. 図17の格子状パターンの一部を拡大した一例を示す模式上面図。FIG. 18 is a schematic top view showing an example in which a part of the grid pattern in FIG. 17 is enlarged. 図16のXIX-XIX線における断面の一部の一例を示す模式断面図。FIG. 17 is a schematic cross-sectional view showing an example of a portion of a cross section taken along line XIX-XIX in FIG. 16 .

以下に、本発明の実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the size ratio between parts, etc. are not necessarily the same as those in reality. Even when the same part is shown, the dimensions and ratios of each part may be different depending on the drawing.
In this specification and each drawing, elements similar to those described above with reference to the previous drawings are given the same reference numerals and detailed descriptions thereof will be omitted as appropriate.

図1は、導電部材の形成方法の一例を示すフローチャートである。
図1に示されるように、導電部材の形成方法は、第1レジストを形成する工程(ST210)と、第2レジストを形成する工程(ST220)と、導電材料を形成する工程(ST230)と、導電材料を除去する工程(ST240)とを備える。
FIG. 1 is a flow chart showing an example of a method for forming a conductive member.
As shown in FIG. 1, the method for forming a conductive member includes a step of forming a first resist (ST210), a step of forming a second resist (ST220), a step of forming a conductive material (ST230), and a step of removing the conductive material (ST240).

図2は、図1に示される導電部材の形成方法により、基体10上に形成された導電部材20の一例を説明するための模式上面図である。
図3は、図2のIII-III線における模式断面図である。
図2、および図3に示されるように、基体10上には、後述する導電部材20を形成する工程で使用されるレジスト、導電材料が除去され、導電部材20だけが形成されている。基体10は、例えば、サファイア基板である。導電部材20は、例えば、配線、接続端子として用いられる。導電部材20の材料は、導電性の材料であればよく、例えば、金(Au)、銅(Cu)又はこれらの材料のうち少なくとも一つを含む合金である。以下では、実施形態に係る導電部材20の形成方法について詳細に説明する。
FIG. 2 is a schematic top view for explaining an example of a conductive member 20 formed on a base 10 by the method for forming a conductive member shown in FIG.
FIG. 3 is a schematic cross-sectional view taken along line III-III in FIG.
2 and 3, the resist and conductive material used in the process of forming the conductive member 20 described later are removed from the base 10, and only the conductive member 20 is formed. The base 10 is, for example, a sapphire substrate. The conductive member 20 is used, for example, as wiring or a connection terminal. The material of the conductive member 20 may be any conductive material, such as gold (Au), copper (Cu), or an alloy containing at least one of these materials. A method of forming the conductive member 20 according to the embodiment will be described in detail below.

導電部材の形成方法は、第1レジストを形成する工程を備える(ST210)。より詳細には、第1レジストを形成する工程は、上面視において、第1領域と、第1領域の内側に位置する第2領域と、を有する基体上に、第1領域が露出する第1開口を有する第1レジストを形成する工程を含む。第1レジストを形成する工程について、図4~図7を参照して説明する。
図4はレジストを基体上に形成する工程を説明するための模式断面図である。
図5は第1マスクを用いてレジストを露光する工程を説明するための模式断面図である。
図6,図7は、現像する工程を説明するための模式断面図である。
The method for forming a conductive member includes a step of forming a first resist (ST210). More specifically, the step of forming the first resist includes a step of forming a first resist having a first opening exposing the first region on a base having a first region and a second region located inside the first region in a top view. The step of forming the first resist will be described with reference to FIGS. 4 to 7.
FIG. 4 is a schematic cross-sectional view for explaining a step of forming a resist on a substrate.
FIG. 5 is a schematic cross-sectional view for explaining the step of exposing the resist using a first mask.
6 and 7 are schematic cross-sectional views for explaining the developing step.

第1レジストを形成する工程は、図4に示されるように、基体10上にレジスト30を形成する工程を含む。レジスト30は、例えば、ポジ型フォトレジストである。ポジ型フォトレジストは、露光された箇所が現像液に対して溶解性が増大し、現像によって露光されなかった部分が残る機能を有する。ポジ型フォトレジストとしては、例えば、東京応化工業社製のTCIR-ZR8800PB等を用いることができる。実施形態では、例えば、スピンコータ装置を用いて、基体10上に、レジスト30を、滴下量1.6cc以上2.4cc以下、回転数1600rpm以上2400rpm以下で塗布することができる。実施形態では、例えば、滴下量2cc、回転数2000rpmで塗布する。これにより、レジスト30が基体10上に塗布される。レジスト30の厚さは、例えば、1.0μm以上4.0μm以下であり、例えば、2.0μmである。 The step of forming the first resist includes a step of forming a resist 30 on the substrate 10 as shown in FIG. 4. The resist 30 is, for example, a positive photoresist. The positive photoresist has a function in which the exposed portion is more soluble in a developer, and the portion not exposed by development remains. As the positive photoresist, for example, TCIR-ZR8800PB manufactured by Tokyo Ohka Kogyo Co., Ltd. can be used. In the embodiment, for example, the resist 30 can be applied to the substrate 10 using a spin coater device with a drop amount of 1.6 cc to 2.4 cc and a rotation speed of 1600 rpm to 2400 rpm. In the embodiment, for example, the drop amount is 2 cc and the rotation speed is 2000 rpm. As a result, the resist 30 is applied to the substrate 10. The thickness of the resist 30 is, for example, 1.0 μm to 4.0 μm, for example, 2.0 μm.

第1レジストを形成する工程は、第1マスクを用いてレジスト30を露光する工程を含む。レジスト30を露光する工程では、図5に示されるように、レジスト30が形成された基体10上に、開口を有する第1マスクM1を配置する。次に、この第1マスクM1を介して、基体10上に形成されたレジスト30を露光する。図示の矢印は、露光方向を示しており、実施形態では、露光方向を基体10の上面に対して垂直な方向としている。実施形態では、露光量は、1800j/m以上2600j/m以下であり、例えば、2200j/mである。基体10上に形成されたレジスト30には、露光される、基体10の第1領域AR1上に位置する部分と、第1マスクM1により露光されない、基体10の第4領域AR4上に位置する部分と、が含まれる。以下、レジスト30のうち、第1領域AR1に対応する部分をレジスト31とし、第4領域AR4に対応する部分をレジスト32と称する。 The step of forming the first resist includes a step of exposing the resist 30 using a first mask. In the step of exposing the resist 30, as shown in FIG. 5, a first mask M1 having an opening is placed on the substrate 10 on which the resist 30 is formed. Next, the resist 30 formed on the substrate 10 is exposed through the first mask M1. The illustrated arrow indicates the exposure direction, and in the embodiment, the exposure direction is a direction perpendicular to the upper surface of the substrate 10. In the embodiment, the exposure amount is 1800 j/m 2 or more and 2600 j/m 2 or less, for example, 2200 j/m 2. The resist 30 formed on the substrate 10 includes a portion located on the first region AR1 of the substrate 10 that is exposed, and a portion located on the fourth region AR4 of the substrate 10 that is not exposed by the first mask M1. Hereinafter, the portion of the resist 30 that corresponds to the first region AR1 is referred to as the resist 31, and the portion that corresponds to the fourth region AR4 is referred to as the resist 32.

第1レジストを形成する工程は、現像する工程を含む。現像する工程は、図6に示されるように、レジスト30が塗布された基体10に対して第1の熱処理を行う工程と、図7に示されるように、レジストを現像する工程と、を含む。実施形態では、第1の熱処理は、105℃以上125℃以下の温度において、70秒以上110秒以下の間加熱することで行うことができる。実施形態では、第1の熱処理は、例えば、115℃の温度において、90秒間加熱することで行う。露光されていないレジスト32の部分は、第1の熱処理後に、感光、現像されにくくなる。
次に、現像液により、レジスト31を現像する。実施形態では、現像時間は、85秒以上125秒以下とすることができ、例えば105秒である。これにより、レジスト30を露光する工程において露光された第1領域AR1のレジスト31が現像される。図7に示されるように、露光された第1領域AR1上のレジスト31が除去され、レジスト32に囲まれた第1開口OP1が形成される。第1開口OP1内に基体10の第1領域AR1が露出している。実施形態では、レジスト32を第1レジスト32と称する。
The step of forming the first resist includes a developing step. The developing step includes a step of performing a first heat treatment on the substrate 10 coated with the resist 30 as shown in Fig. 6, and a step of developing the resist as shown in Fig. 7. In the embodiment, the first heat treatment can be performed by heating at a temperature of 105°C or more and 125°C or less for 70 seconds or more and 110 seconds or less. In the embodiment, the first heat treatment is performed by heating at a temperature of 115°C or more for 90 seconds. The portion of the resist 32 that is not exposed to light is less likely to be exposed to light and developed after the first heat treatment.
Next, the resist 31 is developed with a developer. In an embodiment, the development time can be 85 seconds or more and 125 seconds or less, for example, 105 seconds. This develops the resist 31 in the first region AR1 exposed in the step of exposing the resist 30. As shown in FIG. 7, the resist 31 on the exposed first region AR1 is removed, and a first opening OP1 surrounded by the resist 32 is formed. The first region AR1 of the substrate 10 is exposed in the first opening OP1. In the embodiment, the resist 32 is referred to as a first resist 32.

導電部材の形成方法は、第2レジストを形成する工程を備える(ST220)。より詳細には、第2レジストを形成する工程は、第2領域が露出する第2開口と、第1レジスト上に位置し、第1レジストの上面の一部が露出する第3開口と、を有する第2レジストを第1レジスト上および第1開口内の基体上に連続して形成する工程を含む。第2レジストを形成する工程について、図8~図13を参照して説明する。
図8は、レジスト40を形成する工程を説明するための模式断面図である。
図9は、第2マスクを用いてレジストを露光する工程を説明するための模式断面図である。
図10は、露光工程を説明するための模式断面図である。
図11は、第2の熱処理をする工程を説明するための模式断面図である。
図12は、全面を露光する工程を説明するための模式断面図である。
図13は、現像する工程を説明するための模式断面図である。
The method for forming a conductive member includes a step of forming a second resist (ST220). More specifically, the step of forming the second resist includes a step of continuously forming a second resist on the first resist and on the substrate within the first opening, the second resist having a second opening exposing the second region and a third opening located on the first resist and exposing a part of the top surface of the first resist. The step of forming the second resist will be described with reference to FIGS. 8 to 13.
FIG. 8 is a schematic cross-sectional view for explaining the step of forming the resist 40. As shown in FIG.
FIG. 9 is a schematic cross-sectional view for illustrating the step of exposing the resist using the second mask.
FIG. 10 is a schematic cross-sectional view for explaining the exposure step.
FIG. 11 is a schematic cross-sectional view for explaining the step of performing the second heat treatment.
FIG. 12 is a schematic cross-sectional view for explaining the step of exposing the entire surface.
FIG. 13 is a schematic cross-sectional view for explaining the developing step.

レジスト40を形成する工程は、第1レジスト32が形成された基体10上に、レジスト40を形成する工程を含む。レジスト40を形成する工程では、図8に示されるように、第1レジスト32が形成された基体10上にレジスト40を形成する。レジスト40は、例えば、ネガ型フォトレジストである。ネガ型フォトレジストは、露光された箇所が現像液に対して溶解性が低下し、現像によって露光した部分が残る機能を有する。ネガ型フォトレジストとしては、例えば、メルクエレクトロニクス株式会社製のAZ-5218E等を用いることができる。図8に示されるように、レジスト40は第1レジスト32上および第1開口OP1内の基体10上に連続して形成される。第1レジスト32の厚さは、レジスト40の厚さより薄い。このようにすることで、第1開口OP1周辺における第1レジスト32上のレジスト40が基体10側に垂れ下がる、いわゆるだれが生じることを低減することができる。レジスト40の厚さは、例えば、1.0μm以上4.0μm以下であり、例えば、3.0μmである。 The step of forming the resist 40 includes a step of forming the resist 40 on the substrate 10 on which the first resist 32 is formed. In the step of forming the resist 40, as shown in FIG. 8, the resist 40 is formed on the substrate 10 on which the first resist 32 is formed. The resist 40 is, for example, a negative photoresist. The negative photoresist has a function of reducing the solubility of the exposed portion in the developer, and leaving the exposed portion by development. As the negative photoresist, for example, AZ-5218E manufactured by Merck Electronics Co., Ltd. can be used. As shown in FIG. 8, the resist 40 is continuously formed on the first resist 32 and on the substrate 10 in the first opening OP1. The thickness of the first resist 32 is thinner than the thickness of the resist 40. In this way, it is possible to reduce the occurrence of so-called sagging, in which the resist 40 on the first resist 32 around the first opening OP1 hangs down toward the substrate 10. The thickness of the resist 40 is, for example, 1.0 μm or more and 4.0 μm or less, for example, 3.0 μm.

第2レジストを形成する工程は、第2マスクを用いてレジスト40を露光する工程を含む。レジスト40を露光する工程では、図9に示されるように、レジスト40が塗布された基体10上に、開口を有する第2マスクM2を配置する。第2マスクM2は、第1領域AR1内の一部の第2領域AR2、および第1領域AR1に隣接するそれぞれの領域AR4の一部の第3領域AR3に対向して配置される。ここで、露光量は、レジスト40の表面部分だけが感光される程度の大きさに設定される。実施形態では、露光量は、220j/m以上540j/m以下とすることができ、例えば380j/mである。このようにレジスト40が露光されることで、図10に示されるように、レジスト40に感光された表面部分41が形成される。 The step of forming the second resist includes a step of exposing the resist 40 using a second mask. In the step of exposing the resist 40, as shown in FIG. 9, a second mask M2 having an opening is placed on the substrate 10 on which the resist 40 is applied. The second mask M2 is placed facing a part of the second region AR2 in the first region AR1 and a part of the third region AR3 of each region AR4 adjacent to the first region AR1. Here, the exposure amount is set to a value such that only the surface portion of the resist 40 is exposed to light. In the embodiment, the exposure amount can be 220 j/m 2 or more and 540 j/m 2 or less, for example, 380 j/m 2. By exposing the resist 40 in this way, a surface portion 41 exposed to light is formed in the resist 40, as shown in FIG. 10.

第2レジストを形成する工程は、第2の熱処理を行う工程を含む。第2の熱処理としては、例えば、90℃以上110℃以下の温度において、100秒以上140秒以下の間加熱する。実施形態では、第2の熱処理は、例えば、100℃の温度において、120秒間加熱することで行う。レジスト40のうち、露光された表面部分41は、第2の熱処理後に硬化する。これにより、表面部分41は、感光されなくなる。図11において、第2の熱処理後の表面部分41を表面部分42として示している。一方、レジスト40のうち、露光されていない、表面部分42以外の部分は、第2の熱処理後にポジ型フォトレジストと同様の機能を有するようになる。つまり、第2の熱処理後の表面部分42以外のレジスト40は、後述する露光する工程において露光される箇所が現像液に対して溶解性が増大する機能を有する。 The process of forming the second resist includes a process of performing a second heat treatment. The second heat treatment is, for example, heating at a temperature of 90° C. to 110° C. for 100 seconds to 140 seconds. In the embodiment, the second heat treatment is performed by heating at a temperature of 100° C. for 120 seconds. The exposed surface portion 41 of the resist 40 is hardened after the second heat treatment. As a result, the surface portion 41 is not exposed to light. In FIG. 11, the surface portion 41 after the second heat treatment is shown as the surface portion 42. On the other hand, the unexposed portion of the resist 40 other than the surface portion 42 has the same function as a positive photoresist after the second heat treatment. In other words, the resist 40 other than the surface portion 42 after the second heat treatment has a function of increasing the solubility in the developer at the portion exposed in the exposure process described later.

第2レジストを形成する工程は、全面を露光する工程を含む。全面を露光する工程では、図12に示されるように、表面部分42を含むレジスト40が形成された基体10の上面の全面を露光する。実施形態では、露光量は、0.20mj/cm以上0.30mj/cm以下とすることができ、例えば、0.25mj/cmである。基体10の上面の全面を露光することにより、表面部分42以外のレジスト40は、感光する。全面を露光する工程において感光されるレジスト40の部分をレジスト43と称する。一方、レジスト40を露光する工程において露光されていた表面部分42は、感光されない。 The step of forming the second resist includes a step of exposing the entire surface. In the step of exposing the entire surface, as shown in FIG. 12, the entire upper surface of the substrate 10 on which the resist 40 including the surface portion 42 is formed is exposed. In an embodiment, the exposure amount can be 0.20 mj/cm 2 or more and 0.30 mj/cm 2 or less, for example, 0.25 mj/cm 2. By exposing the entire upper surface of the substrate 10, the resist 40 other than the surface portion 42 is exposed to light. The portion of the resist 40 exposed in the step of exposing the entire surface is referred to as the resist 43. On the other hand, the surface portion 42 that was exposed in the step of exposing the resist 40 is not exposed to light.

第2レジストを形成する工程は、現像する工程を含む。現像液により、第2領域AR2、および第3領域AR3のレジスト43の現像を行う。実施形態では、現像時間は、55秒以上95秒以下とすることができ、例えば75秒である。ここで、表面部分42は現像液によって溶解されにくい。そのため、レジスト43のうち、表面部分42の下方に位置する部分よりも、第2領域AR2および第3領域AR3に位置する部分の方が優先的に現像液よって溶解される。これにより、レジスト43のうち第2領域AR2および第3領域AR3に位置する部分が除去され、図13に示されるように、第2開口OP2、および第3開口OP3が形成される。また、第2開口OP2および第3開口OP3が形成される際に、第2開口OP2および第3開口OP3から現像液が流れ込み、表面部分42の下方に位置するレジスト43の表面の一部に現像液が接触して溶解される。そのため、断面視において、第2開口OP2および第3開口OP3の幅は、それぞれ、レジスト43の下方から上方に向かって小さくなる。このように、第2開口OP2、および第3開口OP3が形成されたレジスト40、および表面部分42を含む部分を第2レジスト44と称する。 The process of forming the second resist includes a developing process. The resist 43 in the second region AR2 and the third region AR3 is developed with a developer. In the embodiment, the developing time can be 55 seconds or more and 95 seconds or less, for example, 75 seconds. Here, the surface portion 42 is less likely to be dissolved by the developer. Therefore, the portions of the resist 43 located in the second region AR2 and the third region AR3 are preferentially dissolved by the developer, rather than the portions located below the surface portion 42. As a result, the portions of the resist 43 located in the second region AR2 and the third region AR3 are removed, and the second opening OP2 and the third opening OP3 are formed as shown in FIG. 13. In addition, when the second opening OP2 and the third opening OP3 are formed, the developer flows in from the second opening OP2 and the third opening OP3, and the developer comes into contact with and dissolves a portion of the surface of the resist 43 located below the surface portion 42. Therefore, in a cross-sectional view, the widths of the second opening OP2 and the third opening OP3 each become smaller from the bottom to the top of the resist 43. Thus, the portion including the resist 40 in which the second opening OP2 and the third opening OP3 are formed, and the surface portion 42 is referred to as the second resist 44.

導電部材の形成方法は、導電材料を形成する工程を備える(ST230)。より詳細には、導電材料を形成する工程は、第2レジスト上、第2開口内の基体上および第3開口内の第1レジスト上に導電材料を形成する工程である。導電材料を形成する工程について、図14を参照して説明する。
図14は、導電材料を形成する工程を説明するための模式断面図である。
The method for forming a conductive member includes a step of forming a conductive material (ST230). More specifically, the step of forming the conductive material is a step of forming a conductive material on the second resist, on the base in the second opening, and on the first resist in the third opening. The step of forming the conductive material will be described with reference to FIG. 14.
FIG. 14 is a schematic cross-sectional view for explaining the step of forming a conductive material.

導電材料を形成する工程では、例えば、図14に示されるように、第2レジスト44上、第2開口OP2内の基体10上、および第3開口OP3内の第1レジスト32上に導電部材20を形成する。導電部材20は、例えば、スパッタリング法により形成することができる。 In the process of forming the conductive material, for example, as shown in FIG. 14, a conductive member 20 is formed on the second resist 44, on the base 10 in the second opening OP2, and on the first resist 32 in the third opening OP3. The conductive member 20 can be formed by, for example, a sputtering method.

導電部材20の形成方法は、導電材料を除去する工程を備える(ST240)。より詳細には、導電材料を除去する工程は、第1レジスト32および第2レジスト44を除去することで、第2レジスト44上、および第3開口内の第1レジスト32上に形成された導電部材20を除去する工程である。
図15は、導電材料を除去する工程を説明するための模式断面図である。
The method for forming the conductive member 20 includes a step of removing the conductive material (ST240). More specifically, the step of removing the conductive material is a step of removing the first resist 32 and the second resist 44, thereby removing the conductive member 20 formed on the second resist 44 and on the first resist 32 in the third opening.
FIG. 15 is a schematic cross-sectional view for explaining the step of removing the conductive material.

導電材料を除去する工程では、図15に示されるように、まず、第1レジスト32及び第2レジスト44を基体10から剥離する機能を有する剥離液を基体10上に流し込む。図15に示す矢印は、剥離液の流れる方向の例を示している。これにより、剥離液を第2開口OP2、および第3開口OP3から第2レジスト44、および第1レジスト32に浸透させる。剥離液と、第2レジスト44および第1レジスト32との接触時間(浸漬時間)は、600秒以上1800秒以下とすることができ、例えば、1200秒とする。その後、第2レジスト44、および第1レジスト32を基体10から剥離する。これにより、導電部材20のうち、基体10の第2領域AR2に位置する部分以外の部分は、第2レジスト44および第1レジスト32とともに除去される。このようにすることで、図1に示されるように、基体10の第2領域AR2以外の部分に導電材料が形成されることなく、導電部材20を基体10の所定の領域に効率よく形成することができる。 In the process of removing the conductive material, as shown in FIG. 15, first, a stripping liquid having a function of stripping the first resist 32 and the second resist 44 from the base 10 is poured onto the base 10. The arrows shown in FIG. 15 show an example of the flow direction of the stripping liquid. As a result, the stripping liquid is allowed to penetrate into the second resist 44 and the first resist 32 from the second opening OP2 and the third opening OP3. The contact time (immersion time) between the stripping liquid and the second resist 44 and the first resist 32 can be 600 seconds or more and 1800 seconds or less, for example, 1200 seconds. Then, the second resist 44 and the first resist 32 are stripped from the base 10. As a result, the conductive member 20 other than the portion located in the second region AR2 of the base 10 is removed together with the second resist 44 and the first resist 32. In this way, as shown in FIG. 1, the conductive material is not formed in any part of the base 10 other than the second region AR2, and the conductive member 20 can be efficiently formed in a predetermined region of the base 10.

次に、導電材料を除去する工程について、より具体的に説明する。
導電部材20は、例えば、ウェーハ上に形成された半導体部の導電性能を試験するために用いられる。
Next, the step of removing the conductive material will be described in more detail.
The conductive member 20 is used, for example, to test the conductive performance of a semiconductor portion formed on a wafer.

図16は、配線形成部110の配置の一例を示す模式上面図である。
図17は、導電材料を形成する前の状態における図16の配線形成部110とその周囲を拡大した図であり、第2領域AR2及び第3領域AR3の一例を示す模式上面図である。
図18は、図17における格子状パターンPの一部120を拡大した一例を示す模式上面図である。
領域100は、例えば、複数の素子領域150が含まれるウェーハの一部である。素子領域150は、電極が形成された発光部である。図16において、領域100には、図示の横方向(以下、第1方向)及び縦方向(以下、第2方向)に、それぞれ、2つの配線形成部110が離隔して配置されている。第1方向における隣り合う配線形成部110同士の間隔W1は、1000μm以上100mm以下とすることができ、例えば、11500μmである。第2方向における隣り合う配線形成部110同士の間隔W2は、1000μm以上100mm以下とすることができ、例えば、13500μmである。配線形成部110は、基体10の第1領域AR1に位置している。上面視において、第1領域AR1の外側に位置する基体10の第4領域AR4に複数の素子領域150が含まれる。
FIG. 16 is a schematic top view showing an example of the arrangement of the wiring forming portion 110. As shown in FIG.
FIG. 17 is an enlarged view of the wiring formation portion 110 and its surroundings in FIG. 16 before the conductive material is formed, and is a schematic top view showing an example of the second region AR2 and the third region AR3.
FIG. 18 is a schematic top view showing an example in which a part 120 of the grid pattern P in FIG. 17 is enlarged.
The region 100 is, for example, a part of a wafer including a plurality of element regions 150. The element region 150 is a light-emitting portion in which an electrode is formed. In FIG. 16, the region 100 has two wiring formation portions 110 spaced apart from each other in the horizontal direction (hereinafter, first direction) and vertical direction (hereinafter, second direction) shown in the figure. The interval W1 between adjacent wiring formation portions 110 in the first direction can be 1000 μm or more and 100 mm or less, for example, 11500 μm. The interval W2 between adjacent wiring formation portions 110 in the second direction can be 1000 μm or more and 100 mm or less, for example, 13500 μm. The wiring formation portion 110 is located in a first region AR1 of the base 10. In a top view, a fourth region AR4 of the base 10 located outside the first region AR1 includes a plurality of element regions 150.

配線形成部110内には、2つの導電部材20が配置される。導電部材20の周囲には、第2開口OP2が存在する。第2領域AR2の周囲には、第2レジスト44が配置されている。実施形態では、第2レジスト44が、例えば、複数の第3開口OP3を有する格子状パターンPで形成される。 Two conductive members 20 are arranged within the wiring formation section 110. A second opening OP2 is present around the conductive members 20. A second resist 44 is arranged around the second region AR2. In the embodiment, the second resist 44 is formed, for example, in a grid pattern P having a plurality of third openings OP3.

図18に示されるように、格子状パターンPの一部120は、2つの第3開口OP3
を含む。上面視における第3開口OP3の形状としては、三角形、四角形等の多角形、円形、楕円形等が挙げられる。図18に示される例においては、第3開口OP3の形状は長方形である。第3開口OP3間の距離W3は、5μm以上20μm以下とすることができ、例えば、10μmである。第2レジスト44に形成する第3開口OP3の開口形状は、ストライプ状、島状等であってもよい。また、実施形態の導電部材の形成方法が、例えば、素子領域150を形成する工程に含まれる場合には、素子の電極の形状と同じ形状を、第2レジスト44に形成する第2開口OP2の開口形状として用いてもよい。これにより、第2開口OP2を形成するために、他の工程で用いるマスクを流用することができ、導電部材を形成するコストを低減することができる。
As shown in FIG. 18, a part 120 of the grid pattern P includes two third openings OP3.
The shape of the third opening OP3 in the top view includes polygons such as triangles and squares, circles, ellipses, and the like. In the example shown in FIG. 18, the shape of the third opening OP3 is rectangular. The distance W3 between the third openings OP3 can be 5 μm or more and 20 μm or less, for example, 10 μm. The opening shape of the third opening OP3 formed in the second resist 44 may be stripe-shaped, island-shaped, or the like. In addition, when the method for forming the conductive member of the embodiment is included in the process of forming the element region 150, for example, the same shape as the shape of the electrode of the element may be used as the opening shape of the second opening OP2 formed in the second resist 44. Thereby, in order to form the second opening OP2, a mask used in another process can be used, and the cost of forming the conductive member can be reduced.

図19は、図16のXIX-XIX線における断面の一部の一例を示す模式断面図である。
図19に示されるように、格子状パターンP、配線形成部110、格子状パターンP、配線形成部110が図示の横方向に沿って配置される。配線形成部110には、第2領域AR2が存在する。基体10には、上面視において第1レジスト32に囲まれた第1領域AR1が存在する。第2領域AR2に位置する第2レジスト44には、第2開口OP2が形成される。第2領域AR2の端部と、第1領域AR1の端部との間の幅W11は、50μm以上760μm以下であり、例えば、100μmである。幅W11をこのような範囲とすることにより、段差を有する第1レジスト32上に、第2レジスト44を安定して配置させることができる。2つの第2領域AR2同士の間隔W12は、10000μm以上であり、例えば、11000μmである。第2レジスト44の格子状パターンPは、断面視において、複数の第3開口OP3を有する。第3開口OP3の幅W13は、断面視において、10μm以上760μm以下であり、例えば、700μmである。第2レジスト44上には、導電部材20が配置されている。導電部材20の厚さは、0.05μm以上1.0μm以下とすることができ、例えば、0.2μmである。隣り合う第3開口OP3の間の第2レジスト44上に配置される導電部材20の幅W14は、断面視において、5μm以上1000μm以下であり、例えば、700μmである。断面視において、第2開口OP2と第3開口OP3との間における第2レジスト44の幅W15は、5μm以上1000μm以下である。
FIG. 19 is a schematic cross-sectional view showing an example of a portion of a cross section taken along line XIX-XIX in FIG.
As shown in FIG. 19, the grid pattern P, the wiring forming portion 110, the grid pattern P, and the wiring forming portion 110 are arranged along the horizontal direction shown in the figure. The wiring forming portion 110 has a second region AR2. The base 10 has a first region AR1 surrounded by the first resist 32 in a top view. A second opening OP2 is formed in the second resist 44 located in the second region AR2. The width W11 between the end of the second region AR2 and the end of the first region AR1 is 50 μm or more and 760 μm or less, for example, 100 μm. By setting the width W11 in such a range, the second resist 44 can be stably arranged on the first resist 32 having a step. The interval W12 between the two second regions AR2 is 10,000 μm or more, for example, 11,000 μm. The grid pattern P of the second resist 44 has a plurality of third openings OP3 in a cross-sectional view. The width W13 of the third opening OP3 is 10 μm or more and 760 μm or less, for example, 700 μm, in a cross-sectional view. The conductive member 20 is disposed on the second resist 44. The thickness of the conductive member 20 can be 0.05 μm or more and 1.0 μm or less, for example, 0.2 μm. The width W14 of the conductive member 20 disposed on the second resist 44 between the adjacent third openings OP3 is 5 μm or more and 1000 μm or less, for example, 700 μm, in a cross-sectional view. The width W15 of the second resist 44 between the second opening OP2 and the third opening OP3 is 5 μm or more and 1000 μm or less, in a cross-sectional view.

このように第2開口OP2、第3開口OP3が配置された領域100において、まず、剥離液を基体10の上面に流し込む。第2開口OP2において、剥離液は、第2レジスト44の壁面から第2レジスト44に浸透すると共に、剥離液が浸透した第2レジスト44から第1レジスト32内に浸透する。第3開口OP3において、剥離液は、第2レジスト44の壁面から第2レジスト44内に浸透すると共に、導電部材20から露出する第1レジスト32の上面、および剥離液が浸透した第2レジスト44から第1レジスト32内に浸透する。第2開口OP2と、第3開口OP3と、の間の幅W15は、5μm以上1000μm以下である。このため、第2開口OP2と、第3開口OP3と、の間に位置する第1レジスト32、および第2レジスト44に十分に剥離液が浸透する。隣り合う第3開口OP3の幅W14は、5μm以上1000μm以下である。このため、隣り合う第3開口OP3の間に位置する第1レジスト32、および第2レジスト44に十分に剥離液が浸透する。このようにすることで、剥離液が基体10上の第1レジスト32、および第2レジスト44に十分に浸透する。幅W15、および幅W14は、剥離液が第1レジスト32,および第2レジスト44に浸透する機能が高い場合に大きくし、浸透する機能が低い場合に小さくすればよい。規定の接触時間(浸漬時間)が経過した後、例えば、基体10から第1レジスト32、および第2レジスト44をリフトオフ法により除去する。これにより、第1レジスト32および第1レジスト32上の導電部材20、第2レジスト44および第2レジスト44上の導電部材20が基体10上から除去される。 In this manner, in the region 100 in which the second opening OP2 and the third opening OP3 are arranged, first, the stripping liquid is poured onto the upper surface of the base 10. In the second opening OP2, the stripping liquid permeates into the second resist 44 from the wall surface of the second resist 44, and also permeates into the first resist 32 from the second resist 44 into which the stripping liquid has permeated. In the third opening OP3, the stripping liquid permeates into the second resist 44 from the wall surface of the second resist 44, and also permeates into the upper surface of the first resist 32 exposed from the conductive member 20, and into the first resist 32 from the second resist 44 into which the stripping liquid has permeated. The width W15 between the second opening OP2 and the third opening OP3 is 5 μm or more and 1000 μm or less. Therefore, the stripping liquid sufficiently permeates into the first resist 32 and the second resist 44 located between the second opening OP2 and the third opening OP3. The width W14 of the adjacent third openings OP3 is 5 μm or more and 1000 μm or less. Therefore, the stripping solution sufficiently penetrates the first resist 32 and the second resist 44 located between the adjacent third openings OP3. In this way, the stripping solution sufficiently penetrates the first resist 32 and the second resist 44 on the substrate 10. The widths W15 and W14 may be made large when the stripping solution has a high function of penetrating the first resist 32 and the second resist 44, and may be made small when the function of penetrating is low. After a specified contact time (immersion time) has elapsed, the first resist 32 and the second resist 44 are removed from the substrate 10 by, for example, a lift-off method. As a result, the first resist 32 and the conductive member 20 on the first resist 32, the second resist 44 and the conductive member 20 on the second resist 44 are removed from the substrate 10.

レジストを用いて導電部材を形成する際、レジストの開口から剥離液を浸透させることでレジストを剥離するが、レジストの開口間の距離が大きくなると、剥離液がレジストに浸透し難くレジストを剥離することが難しい場合がある。また、レジストを完全に除去するために、リフトオフ法を繰り返し行う処理や、アセトン等にレジストを長時間浸漬させる処理等が必要になり処理時間が長くなってしまう。そのため、導電部材を所定の領域に効率よく形成することが難しい。また、導電部材を配置する領域以外の部分に、剥離液を浸透させ易くするための複数の開口を有するレジストを用いた場合、導電部材を配置したい領域以外の基体上に導電材料が形成されてしまう。
実施形態の導電部材の形成方法によると、導電部材20を配置する第2領域AR2以外の基体10上に、第1レジスト32と、第2開口OP2と第1レジスト32上に位置する第3開口OP3とを有する第2レジストと、を形成し、導電材料を形成している。これにより、第2レジスト44上、第2開口OP2内の基体10の第2領域AR2上、および第3開口OP3内の第1レジスト32上に導電材料が形成される。その後、第2開口OP2及び第3開口OP3から剥離液を浸透させることで、基体10とレジストとの界面全体に剥離液を容易に浸透させることができるため、基体10上からレジストを容易に除去することができる。第2領域AR2以外の部分に形成された導電材料は、第1レジスト32及び第2レジスト44とともに除去されるため、基体10上の所定の領域に導電部材20を効率よく形成することができる。
When forming a conductive member using a resist, the resist is peeled off by infiltrating a stripping solution through the openings of the resist. However, if the distance between the openings of the resist is large, it may be difficult for the stripping solution to penetrate the resist and to peel off the resist. In addition, in order to completely remove the resist, a process of repeatedly performing the lift-off method or a process of immersing the resist in acetone or the like for a long time is required, which increases the processing time. Therefore, it is difficult to efficiently form the conductive member in a predetermined region. In addition, if a resist having a plurality of openings for easily infiltrating the stripping solution is used in a portion other than the region where the conductive member is to be placed, a conductive material is formed on the substrate other than the region where the conductive member is to be placed.
According to the method for forming a conductive member of the embodiment, a first resist 32 and a second resist having a second opening OP2 and a third opening OP3 located on the first resist 32 are formed on the substrate 10 other than the second region AR2 in which the conductive member 20 is arranged, and a conductive material is formed. As a result, a conductive material is formed on the second resist 44, on the second region AR2 of the substrate 10 in the second opening OP2, and on the first resist 32 in the third opening OP3. Thereafter, by infiltrating a stripping solution from the second opening OP2 and the third opening OP3, the stripping solution can be easily infiltrated into the entire interface between the substrate 10 and the resist, so that the resist can be easily removed from the substrate 10. The conductive material formed in the portion other than the second region AR2 is removed together with the first resist 32 and the second resist 44, so that the conductive member 20 can be efficiently formed in a predetermined region on the substrate 10.

また、断面視において、第2開口OP2、および第3開口OP3の幅は、それぞれ、第2レジスト44の下方から上方に向かって小さくなっている。これにより、基体10における第2レジスト44が配置される部分の面積を小さく、また第3開口OPに露出する第1レジスト32の面積を大きくすることができる。このため、剥離液が第1レジスト32と第2レジスト44との界面と、および第2レジスト44と基体10との界面とに浸透しやすくなる。 In addition, in a cross-sectional view, the widths of the second opening OP2 and the third opening OP3 each become smaller from the bottom to the top of the second resist 44. This reduces the area of the portion of the base 10 where the second resist 44 is disposed, and increases the area of the first resist 32 exposed at the third opening OP. This makes it easier for the stripping solution to penetrate into the interface between the first resist 32 and the second resist 44, and into the interface between the second resist 44 and the base 10.

上記実施形態では、レジスト30をポジ型フォトレジスト、このレジスト30上に形成されるレジスト40をネガ型フォトレジストである場合を説明したが、これに限るものではない。例えば、レジスト30について、露光によってネガ型からポジ型に機能が反転するレジストを使用し、レジスト40について、ネガ型レジストを使用するようにしてもよい。レジスト30にネガ型からポジ型に機能が反転するレジストを使用することにより、レジスト40を露光するときにレジスト30がその露光による影響を受けにくくなる。よって、レジスト30に影響を与えず、レジスト40のパターニングが可能になる。 In the above embodiment, the resist 30 is a positive photoresist, and the resist 40 formed on the resist 30 is a negative photoresist, but this is not limited to the above. For example, a resist whose function is inverted from negative to positive upon exposure may be used for the resist 30, and a negative resist may be used for the resist 40. By using a resist whose function is inverted from negative to positive for the resist 30, the resist 30 is less susceptible to the effects of exposure when the resist 40 is exposed to light. This makes it possible to pattern the resist 40 without affecting the resist 30.

実施形態は、以下の態様を含む。 Embodiments include the following:

(付記1)
上面視において、第1領域と、前記第1領域の内側に位置する第2領域と、を有する基体上に、前記第1領域が露出する第1開口を有する第1レジストを形成する工程と、
前記第2領域が露出する第2開口と、前記第1レジスト上に位置し、前記第1レジストの上面の一部が露出する第3開口と、を有する第2レジストを前記第1レジスト上および前記第1開口内の前記基体上に連続して形成する工程と、
前記第2レジスト上、前記第2開口内の前記基体上および前記第3開口内の前記第1レジスト上に導電材料を形成する工程と、
前記第1レジストおよび前記第2レジストを除去することで、前記第2レジスト上および前記第3開口内の前記第1レジスト上に形成された前記導電材料を除去する工程と、
を備えた導電部材の形成方法。
(Appendix 1)
forming a first resist on a substrate having a first region and a second region located inside the first region when viewed from above, the first resist having a first opening exposing the first region;
forming a second resist having a second opening exposing the second region and a third opening located on the first resist and exposing a part of an upper surface of the first resist, continuously on the first resist and on the substrate within the first opening;
forming a conductive material on the second resist, on the substrate in the second opening, and on the first resist in the third opening;
removing the first resist and the second resist to remove the conductive material formed on the second resist and on the first resist in the third opening;
A method for forming a conductive member comprising:

(付記2)
前記第2レジストは、上面視において、複数の前記第3開口を有する、付記1記載の導電部材の形成方法。
(Appendix 2)
2. The method for forming a conductive member according to claim 1, wherein the second resist has a plurality of the third openings when viewed from above.

(付記3)
上面視において、前記第3開口の幅は、700μm以下である、
付記1または2に記載の導電部材の形成方法。
(Appendix 3)
When viewed from above, the width of the third opening is 700 μm or less.
3. A method for forming a conductive member according to claim 1 or 2.

(付記4)
上面視において、隣り合う前記第3開口間の距離は、5μm以上1000μm以下である、付記2または3に記載の導電部材の形成方法。
(Appendix 4)
4. The method for forming a conductive member according to claim 2, wherein the distance between adjacent third openings is 5 μm or more and 1000 μm or less when viewed from above.

(付記5)
前記第2レジストは、上面視において、格子状に形成される、
付記1~4のいずれか1つに記載の導電部材の形成方法。
(Appendix 5)
The second resist is formed in a lattice shape when viewed from above.
5. A method for forming a conductive member according to any one of claims 1 to 4.

(付記6)
上面視において、前記第2レジストの幅は、5μm以上1000μm以下である、付記1~5のいずれか1つに記載の導電部材の形成方法。
(Appendix 6)
6. The method for forming a conductive member according to claim 1, wherein the width of the second resist is 5 μm or more and 1000 μm or less when viewed from above.

(付記7)
前記第1レジストは、ポジ型フォトレジストであり、
前記第2レジストは、ネガ型フォトレジストである、
付記1~6のいずれか1つに記載の導電部材の形成方法。
(Appendix 7)
the first resist is a positive photoresist,
The second resist is a negative photoresist.
7. A method for forming a conductive member according to any one of claims 1 to 6.

(付記8)
断面視において、前記第2レジストの前記第2開口および前記第3開口の幅は、それぞれ、前記第2レジストの下方から上方に向かって小さくなっている、
付記1~7のいずれか1つに記載の導電部材の形成方法。
(Appendix 8)
In a cross-sectional view, the widths of the second opening and the third opening of the second resist each become smaller from the bottom to the top of the second resist.
8. A method for forming a conductive member according to any one of claims 1 to 7.

(付記9)
前記第1レジストの厚さは、前記第2レジストの厚さよりも薄い請求項1~8のいずれか1つに記載の導電部材の形成方法。
(Appendix 9)
9. The method for forming a conductive member according to claim 1, wherein the first resist is thinner than the second resist.

(付記10)
前記基体は、上面視において、前記第1領域の外側に位置する領域に複数の素子領域を有し、
前記第1レジストは、前記複数の素子領域を有する前記領域に形成する請求項1~9のいずれか1つに記載の導電部材の形成方法。
(Appendix 10)
the base body has a plurality of element regions in a region located outside the first region when viewed from above,
10. The method for forming a conductive member according to claim 1, wherein the first resist is formed in the region having the plurality of element regions.

10…基体、20…導電部材、30…レジスト(ポジ型フォトレジスト)、32…第1レジスト、40…レジスト(ネガ型フォトレジスト)、44…第2レジスト、100…領域、110…配線形成部、M1…第1マスク、M2…第2マスク、P…格子状パターン

Reference Signs List 10: Base body, 20: Conductive member, 30: Resist (positive photoresist), 32: First resist, 40: Resist (negative photoresist), 44: Second resist, 100: Region, 110: Wiring formation portion, M1: First mask, M2: Second mask, P: Grid pattern

Claims (9)

上面視において、第1領域と、前記第1領域の内側に位置する第2領域と、を有する基体上に、第1レジストを形成する工程であって、
ポジ型レジストを形成する工程と、
第1マスクを用いて前記ポジ型レジストを露光する工程と、
前記ポジ型レジストに第1の熱処理を行う工程と、
前記ポジ型レジストを現像して、前記第1領域が露出する第1開口を形成する工程と、を有する第1レジストを形成する工程と、
記第1レジスト上および前記第1開口内の前記基体上に連続する第2レジストを形成する工程であって、
前記第1開口を有する前記第1レジストが形成された前記基体上に、ネガ型レジストを形成する工程と、
第2マスクを用いて前記ネガ型レジストを露光し、前記ネガ型レジストに表面部分を形成する工程と、
前記表面部分が形成された前記ネガ型レジストに第2の熱処理を行う工程と、
前記第2の熱処理の後、前記ネガ型レジストを露光することで、前記ネガ型レジストにおける前記表面部分以外の露光される部分の現像液に対する溶解性を増大させる工程と、
前記ネガ型レジストを現像して、前記第2領域が露出する第2開口と、前記第1レジスト上に位置し、前記第1レジストの上面の一部が露出する第3開口と、を有する第2レジストを形成する工程と、
前記第2レジスト上、前記第2開口内の前記基体上および前記第3開口内の前記第1レジスト上に導電材料を形成する工程と、
前記第1レジストおよび前記第2レジストを除去することで、前記第2レジスト上および前記第3開口内の前記第1レジスト上に形成された前記導電材料を除去する工程と、
を備え
前記第2レジストの前記第2開口および前記第3開口の幅は、それぞれ、前記第2レジストの下方から上方に向かって小さくなっており、
前記第2レジストの厚さは、前記第1レジストの厚さよりも厚い、導電部材の形成方法。
A step of forming a first resist on a substrate having a first region and a second region located inside the first region when viewed from above, comprising:
forming a positive resist;
exposing the positive resist using a first mask;
subjecting the positive resist to a first heat treatment;
forming a first resist having a step of developing the positive resist to form a first opening exposing the first region;
forming a continuous second resist on the first resist and on the substrate within the first opening,
forming a negative resist on the substrate on which the first resist having the first opening is formed;
exposing the negative resist using a second mask to form a surface portion in the negative resist;
performing a second heat treatment on the negative resist having the surface portion formed thereon;
exposing the negative resist to light after the second heat treatment to increase the solubility of the exposed portion of the negative resist other than the surface portion in a developer;
developing the negative resist to form a second resist having a second opening exposing the second region and a third opening located on the first resist and exposing a portion of an upper surface of the first resist;
forming a conductive material on the second resist, on the substrate in the second opening, and on the first resist in the third opening;
removing the first resist and the second resist to remove the conductive material formed on the second resist and on the first resist in the third opening;
Equipped with
a width of each of the second opening and the third opening of the second resist decreases from a lower portion to an upper portion of the second resist;
The method for forming a conductive member , wherein the second resist has a thickness greater than a thickness of the first resist .
前記第2レジストは、上面視において、複数の前記第3開口を有する、請求項1記載の導電部材の形成方法。 The method for forming a conductive member according to claim 1, wherein the second resist has a plurality of the third openings when viewed from above. 面視において、前記第3開口の幅は、760μm以下である、
請求項1記載の導電部材の形成方法。
In a cross-sectional view, the width of the third opening is 760 μm or less.
The method for forming the conductive member according to claim 1 .
上面視において、隣り合う前記第3開口間の距離は、5μm以上1000μm以下である、請求項2記載の導電部材の形成方法。 The method for forming a conductive member according to claim 2, wherein the distance between adjacent third openings is 5 μm or more and 1000 μm or less when viewed from above. 前記第2レジストは、上面視において、格子状に形成される、
請求項1記載の導電部材の形成方法。
The second resist is formed in a lattice shape when viewed from above.
The method for forming the conductive member according to claim 1 .
上面視において、前記第2レジストの幅は、5μm以上1000μm以下である、請求項5記載の導電部材の形成方法。 The method for forming a conductive member according to claim 5, wherein the width of the second resist is 5 μm or more and 1000 μm or less when viewed from above. 前記基体は、上面視において、前記第1領域の外側に位置する領域に複数の素子領域を有し、
前記第1レジストは、前記複数の素子領域を有する前記領域に形成する請求項1~6のいずれか1つに記載の導電部材の形成方法。
the base body has a plurality of element regions in a region located outside the first region when viewed from above,
7. The method for forming a conductive member according to claim 1, wherein the first resist is formed in the region having the plurality of element regions.
前記第2領域の端部と、前記第1領域の端部との間の幅は、50μm以上760μm以下である、請求項1~6のいずれか1つに記載の導電部材の形成方法。7. The method for forming a conductive member according to claim 1, wherein a width between an end of the second region and an end of the first region is not less than 50 μm and not more than 760 μm. 前記基体は複数の前記第2領域を有し、The substrate has a plurality of the second regions,
前記複数の前記第2領域の間隔は、10000μm以上である、請求項1~6のいずれか1つに記載の導電部材の形成方法。7. The method for forming a conductive member according to claim 1, wherein the distance between the second regions is 10,000 μm or more.
JP2022125332A 2022-08-05 2022-08-05 Method for forming conductive member Active JP7562072B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022125332A JP7562072B2 (en) 2022-08-05 2022-08-05 Method for forming conductive member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022125332A JP7562072B2 (en) 2022-08-05 2022-08-05 Method for forming conductive member

Publications (2)

Publication Number Publication Date
JP2024022032A JP2024022032A (en) 2024-02-16
JP7562072B2 true JP7562072B2 (en) 2024-10-07

Family

ID=89855166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022125332A Active JP7562072B2 (en) 2022-08-05 2022-08-05 Method for forming conductive member

Country Status (1)

Country Link
JP (1) JP7562072B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000162783A (en) 1998-11-26 2000-06-16 Murata Mfg Co Ltd Method for forming resist pattern having reverse tapered profile
JP2006139218A (en) 2004-11-15 2006-06-01 Tokyo Ohka Kogyo Co Ltd Method for forming resist pattern
JP2015119014A (en) 2013-12-18 2015-06-25 日亜化学工業株式会社 Semiconductor light emitting device and electrode forming method thereof
JP2018116089A (en) 2017-01-16 2018-07-26 Hoya株式会社 Method for producing photomask, and method for producing display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5655055A (en) * 1979-10-12 1981-05-15 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS61256729A (en) * 1985-05-10 1986-11-14 Toshiba Corp Formation of conductor pattern
JPS6231148A (en) * 1985-08-02 1987-02-10 Toshiba Corp Semiconductor device
JP2695175B2 (en) * 1988-01-29 1997-12-24 株式会社日立製作所 Method for manufacturing semiconductor device
JP3330214B2 (en) * 1993-12-14 2002-09-30 三菱電機株式会社 Method of forming multilayer resist pattern and method of manufacturing semiconductor device
JPH08272107A (en) * 1995-03-29 1996-10-18 Sony Corp Method of forming resist pattern

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000162783A (en) 1998-11-26 2000-06-16 Murata Mfg Co Ltd Method for forming resist pattern having reverse tapered profile
JP2006139218A (en) 2004-11-15 2006-06-01 Tokyo Ohka Kogyo Co Ltd Method for forming resist pattern
JP2015119014A (en) 2013-12-18 2015-06-25 日亜化学工業株式会社 Semiconductor light emitting device and electrode forming method thereof
JP2018116089A (en) 2017-01-16 2018-07-26 Hoya株式会社 Method for producing photomask, and method for producing display device

Also Published As

Publication number Publication date
JP2024022032A (en) 2024-02-16

Similar Documents

Publication Publication Date Title
JP2000516355A (en) Method for forming a photoresist feature having a re-entrant profile using a basic agent
JPH04115515A (en) Forming method of pattern
JP7562072B2 (en) Method for forming conductive member
KR940016734A (en) Highly integrated semiconductor device connection device and manufacturing method thereof
JPH0729846A (en) Method for forming electrode of semiconductor device
JP2723260B2 (en) Fine pattern forming method
KR100335546B1 (en) Method for manufacturing semiconductor device based on support bar
JPS616830A (en) Pattern formation
CN113130383B (en) Semiconductor structure and manufacturing method thereof
TW200300962A (en) Improved lithography process for transparent substrates
JP3874268B2 (en) Patterned thin film and method for forming the same
JP4267298B2 (en) Manufacturing method of semiconductor device
JPS62245251A (en) Resist pattern forming method
JP2001345540A (en) Method of forming circuit interconnection
JP2000260765A (en) Pattern formation method of organic insulating film
JPH09260560A (en) Lead frame and manufacturing method thereof
JPH06151351A (en) Method of electrode formation
JPS63229452A (en) Resist developing method
JPH05107769A (en) Method for patterning multilayered resist
JPS604221A (en) Manufacture of semiconductor device
JPH0499185A (en) Photoetching method
JPS5450284A (en) Forming method of electrode wiring layers
JP2875556B2 (en) Method for manufacturing semiconductor device
JP2500659B2 (en) Method for manufacturing printed wiring board
JPH03268427A (en) Formation of organic resin film pattern and manufacture of multilayered wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240905

R150 Certificate of patent or registration of utility model

Ref document number: 7562072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150