Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7564092B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP7564092B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7564092B2
JP7564092B2 JP2021510569A JP2021510569A JP7564092B2 JP 7564092 B2 JP7564092 B2 JP 7564092B2 JP 2021510569 A JP2021510569 A JP 2021510569A JP 2021510569 A JP2021510569 A JP 2021510569A JP 7564092 B2 JP7564092 B2 JP 7564092B2
Authority
JP
Japan
Prior art keywords
transistor
oxide
insulator
conductor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021510569A
Other languages
English (en)
Other versions
JPWO2020201860A5 (ja
JPWO2020201860A1 (ja
Inventor
広樹 井上
宗広 上妻
健 青木
修次 深井
史佳 赤澤
祥 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2020201860A1 publication Critical patent/JPWO2020201860A1/ja
Publication of JPWO2020201860A5 publication Critical patent/JPWO2020201860A5/ja
Priority to JP2024167141A priority Critical patent/JP7767543B2/ja
Application granted granted Critical
Publication of JP7564092B2 publication Critical patent/JP7564092B2/ja
Priority to JP2025182217A priority patent/JP2026003064A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Description

本発明の一形態は、単極性トランジスタを用いて構成された論理回路に関する。
また、本発明の一形態は、半導体装置に関する。本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品、集積回路を備えた電子機器は、半導体装置の一例である。
なお、本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
ハイレベルまたはローレベル（ＨｉｇｈまたはＬｏｗ、ＨまたはＬ、１または０、等と表される場合がある）で表されるデジタル信号を扱う回路（デジタル回路、論理回路、ともいう）として、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路が広く使われている。
多くの場合、論理回路には高電源電位と低電源電位が供給され、ハイレベルは高電源電位を用いて表され、ローレベルは低電源電位を用いて表される。また、ＣＭＯＳ回路は、例えば、単結晶シリコン基板に形成された、ｎチャネル型トランジスタとｐチャネル型トランジスタを用いて構成される。
ＣＭＯＳ回路は、高電源電位と低電源電位との間に、ｎチャネル型トランジスタとｐチャネル型トランジスタが直列接続された回路構成を有し、ｎチャネル型トランジスタが導通状態のときｐチャネル型トランジスタは非導通状態であり、ｎチャネル型トランジスタが非導通状態のときｐチャネル型トランジスタは導通状態である。すなわち、ハイレベルまたはローレベルが決定した後は、高電源電位から低電源電位に貫通電流が流れない（トランジスタのオフ電流等を除く）特徴を有する。
ここで、ｎチャネル型トランジスタとｐチャネル型トランジスタの双方を作製できない場合、または、コスト削減などのためにトランジスタ作製工程を削減したい場合等において、ｎチャネル型トランジスタまたはｐチャネル型トランジスタの一方のみ（単極性トランジスタ、単チャネルトランジスタ、ともいう）を用いて、論理回路が構成される場合がある。
例えば、特許文献１および特許文献２には、単極性トランジスタを用いて構成された半導体装置や表示装置の駆動回路、の例が開示されている。特許文献１および特許文献２では、高電源電位と低電源電位との間に単極性トランジスタ２個を直列接続し、第１信号と、第１信号の論理（ハイレベルまたはローレベル）が反転された第２信号が、それぞれトランジスタのゲートに入力され、高電源電位から低電源電位に貫通電流が流れない回路構成を有している。第１信号と、第１信号の論理が反転された第２信号を用いる方法は、デュアルレール（ｄｕａｌ ｒａｉｌ）と呼ばれる場合がある。
また、特許文献１および特許文献２では、出力信号のハイレベルまたはローレベルの一方が、高電源電位または低電源電位に達しない問題を、出力端子と一方のトランジスタのゲートとの間に、容量を設けることで解決している。出力端子と一方のトランジスタのゲートとの間に容量を設ける方法は、ブートストラップ（ｂｏｏｔｓｔｒａｐ）と呼ばれる場合がある。
一方、チャネル形成領域に金属酸化物を有するトランジスタ（酸化物半導体トランジスタ、ＯＳトランジスタ、ともいう）が近年注目されている。ＯＳトランジスタとしては、ｎチャネル型トランジスタが実用化されており、オフ電流が非常に小さい、ソースとドレインとの間に高い電圧を印加できる（耐圧が高い、ともいう）、薄膜トランジスタであり積層して設けることができる、等の特徴を有する。また、ＯＳトランジスタは、高温環境下でもオフ電流が増加しにくい、高温環境下でもオン電流とオフ電流の比が大きい、という特徴を有し、ＯＳトランジスタを用いて構成された半導体装置は信頼性が高い。
例えば、特許文献３には、駆動回路や制御回路などの周辺回路を形成した半導体基板上に、ＯＳトランジスタを用いた複数のメモリセルを有する半導体装置、および、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセルにＯＳトランジスタを用いた例が、開示されている。例えば、単結晶シリコン基板に形成されたＳｉトランジスタを用いて周辺回路を構成し、その上方に、ＯＳトランジスタを用いたメモリセルを積層して設けることができる。ＯＳトランジスタを用いたメモリセルを、周辺回路を形成した単結晶シリコン基板上に設けることで、チップ面積が削減できる。また、ＯＳトランジスタのオフ電流は非常に小さいため、記憶したデータを長時間保持できる。
特開平９－２４６９３６号公報 特開２００２－３２８６４３号公報 特開２０１２－２５６８２０号公報
特許文献１および特許文献２には、デュアルレールおよびブートストラップを採用し、単極性トランジスタを用いて構成された論理回路でありながらＣＭＯＳ回路と同様に、ハイレベルまたはローレベルが決定した後は高電源電位から低電源電位に貫通電流が流れない（定常電流が流れない、ともいう）特徴を有し、高電源電位を用いてハイレベルを、低電源電位を用いてローレベルを表すことができる、回路が開示されている。
ここで、ブートストラップは、ソースとゲートとの間に容量が設けられたトランジスタにおいて、トランジスタのソースに対するゲートの電圧Ｖｇｓが十分に確保されていることが好ましい。トランジスタのソースに対するゲートの電圧Ｖｇｓが十分に確保されていないと、ハイレベルが高電源電位まで上がりきらない、または、ローレベルが低電源電位まで下がりきらない場合があった。
特許文献１および特許文献２では、トランジスタのソースが出力端子と電気的に接続され、トランジスタのソースとゲートとの間に容量が設けられている。例えば、出力端子に容量性負荷が接続されている場合など、出力端子の電位が、ハイレベルのとき高電源電位まで上がりきらない、または、ローレベルのとき低電源電位まで下がりきらない場合があった。
本発明の一形態は、単極性トランジスタを用いて構成された論理回路であって、定常電流が流れず、出力がハイレベルのとき、出力端子の電位が高電源電位まで上がり、出力がローレベルのとき、出力端子の電位が低電源電位まで下がる、論理回路を提供することを課題の一つとする。または、本発明の一形態は、単極性トランジスタを用いて構成された半導体装置であって、定常電流が流れず、出力がハイレベルのとき、出力端子の電位が高電源電位まで上がり、出力がローレベルのとき、出力端子の電位が低電源電位まで下がる、半導体装置を提供することを課題の一つとする。
なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
本発明の一形態は、第１乃至第８トランジスタと、第１および第２容量素子と、第１および第２配線と、第１および第２入力端子と、第１および第２出力端子とを有する半導体装置である。第１トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第１トランジスタのソースまたはドレインの他方は、第２トランジスタのソースまたはドレインの一方、第１容量素子の一方の端子、および、第１出力端子と電気的に接続され、第２トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続される。第１トランジスタのゲートは、第４トランジスタのゲート、第８トランジスタのソースまたはドレインの一方、第７トランジスタのソースまたはドレインの一方、第２容量素子の一方の端子、および、第６トランジスタのゲートと電気的に接続され、第２トランジスタのゲートは、第１容量素子の他方の端子、第４トランジスタのソースまたはドレインの一方、第３トランジスタのソースまたはドレインの一方、第８トランジスタのゲート、および、第５トランジスタのゲートと電気的に接続される。第４トランジスタのソースまたはドレインの他方は、第１配線と電気的に接続され、第３トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続され、第３トランジスタのゲートは、第２入力端子と電気的に接続され、第８トランジスタのソースまたはドレインの他方は、第１配線と電気的に接続され、第７トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続され、第７トランジスタのゲートは、第１入力端子と電気的に接続される。第５トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第５トランジスタのソースまたはドレインの他方は、第６トランジスタのソースまたはドレインの一方、第２容量素子の他方の端子、および、第２出力端子と電気的に接続され、第６トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続される。
また、上記形態において、第１乃至第８トランジスタは、ｎチャネル型である。
また、上記形態において、第１乃至第８トランジスタは、チャネル形成領域に金属酸化物を有する。
また、本発明の一形態は、第１乃至第６トランジスタと、第１および第２容量素子と、第１および第２配線と、第１および第２入力端子と、第１および第２出力端子とを有する半導体装置である。第１トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第１トランジスタのソースまたはドレインの他方は、第２トランジスタのソースまたはドレインの一方、第４トランジスタのゲート、第１容量素子の一方の端子、および、第１出力端子と電気的に接続され、第２トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続される。第１トランジスタのゲートは、第４トランジスタのソースまたはドレインの一方、第５トランジスタのソースまたはドレインの一方、第２容量素子の一方の端子、および、第２出力端子と電気的に接続され、第２トランジスタのゲートは、第３トランジスタのソースまたはドレインの一方、および、第１容量素子の他方の端子と電気的に接続され、第３トランジスタのゲートは、第２配線と電気的に接続され、第３トランジスタのソースまたはドレインの他方は、第２入力端子と電気的に接続される。第４トランジスタのソースまたはドレインの他方は、第１配線と電気的に接続され、第５トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続され、第５トランジスタのゲートは、第６トランジスタのソースまたはドレインの一方、および、第２容量素子の他方の端子と電気的に接続され、第６トランジスタのゲートは、第２配線と電気的に接続され、第６トランジスタのソースまたはドレインの他方は、第１入力端子と電気的に接続される。
また、上記形態において、第１乃至第６トランジスタは、ｎチャネル型である。
また、上記形態において、第１乃至第６トランジスタは、チャネル形成領域に金属酸化物を有する。
また、本発明の一形態は、第１乃至第１０トランジスタと、第１および第２容量素子と、第１および第２配線と、第１乃至第４入力端子と、第１および第２出力端子とを有する半導体装置である。第１トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第１トランジスタのソースまたはドレインの他方は、第２トランジスタのソースまたはドレインの一方、第１容量素子の一方の端子、および、第１出力端子と電気的に接続され、第２トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続される。第１トランジスタのゲートは、第５トランジスタのゲート、第１０トランジスタのソースまたはドレインの一方、第９トランジスタのソースまたはドレインの一方、第２容量素子の一方の端子、および、第７トランジスタのゲートと電気的に接続され、第２トランジスタのゲートは、第１容量素子の他方の端子、第４トランジスタのソースまたはドレインの一方、第３トランジスタのソースまたはドレインの一方、第５トランジスタのソースまたはドレインの一方、第１０トランジスタのゲート、および、第６トランジスタのゲートと電気的に接続される。第５トランジスタのソースまたはドレインの他方は、第１配線と電気的に接続され、第４トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続され、第３トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続され、第４トランジスタのゲートは、第４入力端子と電気的に接続され、第３トランジスタのゲートは、第２入力端子と電気的に接続される。第１０トランジスタのソースまたはドレインの他方は、第１配線と電気的に接続され、第９トランジスタのソースまたはドレインの他方は、第８トランジスタのソースまたはドレインの一方と電気的に接続され、第８トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続され、第９トランジスタのゲートは、第３入力端子と電気的に接続され、第８トランジスタのゲートは、第１入力端子と電気的に接続される。第６トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第６トランジスタのソースまたはドレインの他方は、第７トランジスタのソースまたはドレインの一方、第２容量素子の他方の端子、および、第２出力端子と電気的に接続され、第７トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続される。
また、上記形態において、第１乃至第１０トランジスタは、ｎチャネル型である。
また、上記形態において、第１乃至第１０トランジスタは、チャネル形成領域に金属酸化物を有する。
また、本発明の一形態は、第１乃至第１０トランジスタと、第１および第２容量素子と、第１および第２配線と、第１乃至第４入力端子と、第１および第２出力端子とを有する半導体装置である。第１トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第１トランジスタのソースまたはドレインの他方は、第２トランジスタのソースまたはドレインの一方、第１容量素子の一方の端子、および、第１出力端子と電気的に接続され、第２トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続される。第１トランジスタのゲートは、第５トランジスタのゲート、第１０トランジスタのソースまたはドレインの一方、第８トランジスタのソースまたはドレインの一方、第９トランジスタのソースまたはドレインの一方、第２容量素子の一方の端子、および、第７トランジスタのゲートと電気的に接続され、第２トランジスタのゲートは、第１容量素子の他方の端子、第４トランジスタのソースまたはドレインの一方、第５トランジスタのソースまたはドレインの一方、第１０トランジスタのゲート、および、第６トランジスタのゲートと電気的に接続される。第５トランジスタのソースまたはドレインの他方は、第１配線と電気的に接続され、第４トランジスタのソースまたはドレインの他方は、第３トランジスタのソースまたはドレインの一方と電気的に接続され、第３トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続され、第４トランジスタのゲートは、第４入力端子と電気的に接続され、第３トランジスタのゲートは、第２入力端子と電気的に接続される。第１０トランジスタのソースまたはドレインの他方は、第１配線と電気的に接続され、第８トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続され、第９トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続され、第８トランジスタのゲートは、第１入力端子と電気的に接続され、第９トランジスタのゲートは、第３入力端子と電気的に接続される。第６トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第６トランジスタのソースまたはドレインの他方は、第７トランジスタのソースまたはドレインの一方、第２容量素子の他方の端子、および、第２出力端子と電気的に接続され、第７トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続される。
また、上記形態において、第１乃至第１０トランジスタは、ｎチャネル型である。
また、上記形態において、第１乃至第１０トランジスタは、チャネル形成領域に金属酸化物を有する。
本発明の一形態は、第１乃至第８トランジスタと、第１および第２容量素子と、第１および第２配線と、第１および第２入力端子と、第１および第２出力端子とを有する半導体装置である。第１トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第１トランジスタのソースまたはドレインの他方は、第２トランジスタのソースまたはドレインの一方、第１容量素子の一方の端子、および、第１出力端子と電気的に接続され、第２トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続される。第１トランジスタのゲートは、第４トランジスタのゲート、第８トランジスタのソースまたはドレインの一方、第７トランジスタのソースまたはドレインの一方、第２容量素子の一方の端子、および、第６トランジスタのゲートと電気的に接続され、第２トランジスタのゲートは、第１容量素子の他方の端子、第４トランジスタのソースまたはドレインの一方、第３トランジスタのソースまたはドレインの一方、第８トランジスタのゲート、および、第５トランジスタのゲートと電気的に接続される。第４トランジスタのソースまたはドレインの他方は、第１配線と電気的に接続され、第３トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続され、第３トランジスタのゲートは、第２入力端子と電気的に接続され、第８トランジスタのソースまたはドレインの他方は、第１配線と電気的に接続され、第７トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続され、第７トランジスタのゲートは、第１入力端子と電気的に接続される。第５トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第５トランジスタのソースまたはドレインの他方は、第６トランジスタのソースまたはドレインの一方、第２容量素子の他方の端子、および、第２出力端子と電気的に接続され、第６トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続される。第１配線には第１電位が供給され、第２配線には第２電位が供給され、第２電位は、第１電位より高い電位であり、第１入力端子には第１信号が入力され、第２入力端子には第２信号が入力され、第２信号は、第１信号の論理が反転された信号である。
また、上記形態において、第１乃至第８トランジスタは、ｎチャネル型である。
また、上記形態において、第１乃至第８トランジスタは、チャネル形成領域に金属酸化物を有する。
また、本発明の一形態は、第１乃至第６トランジスタと、第１および第２容量素子と、第１および第２配線と、第１および第２入力端子と、第１および第２出力端子とを有する半導体装置である。第１トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第１トランジスタのソースまたはドレインの他方は、第２トランジスタのソースまたはドレインの一方、第４トランジスタのゲート、第１容量素子の一方の端子、および、第１出力端子と電気的に接続され、第２トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続される。第１トランジスタのゲートは、第４トランジスタのソースまたはドレインの一方、第５トランジスタのソースまたはドレインの一方、第２容量素子の一方の端子、および、第２出力端子と電気的に接続され、第２トランジスタのゲートは、第３トランジスタのソースまたはドレインの一方、および、第１容量素子の他方の端子と電気的に接続され、第３トランジスタのゲートは、第２配線と電気的に接続され、第３トランジスタのソースまたはドレインの他方は、第２入力端子と電気的に接続される。第４トランジスタのソースまたはドレインの他方は、第１配線と電気的に接続され、第５トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続され、第５トランジスタのゲートは、第６トランジスタのソースまたはドレインの一方、および、第２容量素子の他方の端子と電気的に接続され、第６トランジスタのゲートは、第２配線と電気的に接続され、第６トランジスタのソースまたはドレインの他方は、第１入力端子と電気的に接続される。第１配線には第１電位が供給され、第２配線には第２電位が供給され、第２電位は、第１電位より高い電位であり、第１入力端子には第１信号が入力され、第２入力端子には第２信号が入力され、第２信号は、第１信号の論理が反転された信号である。
また、上記形態において、第１乃至第６トランジスタは、ｎチャネル型である。
また、上記形態において、第１乃至第６トランジスタは、チャネル形成領域に金属酸化物を有する。
また、本発明の一形態は、第１乃至第１０トランジスタと、第１および第２容量素子と、第１および第２配線と、第１乃至第４入力端子と、第１および第２出力端子とを有する半導体装置である。第１トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第１トランジスタのソースまたはドレインの他方は、第２トランジスタのソースまたはドレインの一方、第１容量素子の一方の端子、および、第１出力端子と電気的に接続され、第２トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続される。第１トランジスタのゲートは、第５トランジスタのゲート、第１０トランジスタのソースまたはドレインの一方、第９トランジスタのソースまたはドレインの一方、第２容量素子の一方の端子、および、第７トランジスタのゲートと電気的に接続され、第２トランジスタのゲートは、第１容量素子の他方の端子、第４トランジスタのソースまたはドレインの一方、第３トランジスタのソースまたはドレインの一方、第５トランジスタのソースまたはドレインの一方、第１０トランジスタのゲート、および、第６トランジスタのゲートと電気的に接続される。第５トランジスタのソースまたはドレインの他方は、第１配線と電気的に接続され、第４トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続され、第３トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続され、第４トランジスタのゲートは、第４入力端子と電気的に接続され、第３トランジスタのゲートは、第２入力端子と電気的に接続される。第１０トランジスタのソースまたはドレインの他方は、第１配線と電気的に接続され、第９トランジスタのソースまたはドレインの他方は、第８トランジスタのソースまたはドレインの一方と電気的に接続され、第８トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続され、第９トランジスタのゲートは、第３入力端子と電気的に接続され、第８トランジスタのゲートは、第１入力端子と電気的に接続される。第６トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第６トランジスタのソースまたはドレインの他方は、第７トランジスタのソースまたはドレインの一方、第２容量素子の他方の端子、および、第２出力端子と電気的に接続され、第７トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続される。第１配線には第１電位が供給され、第２配線には第２電位が供給され、第２電位は、第１電位より高い電位であり、第１入力端子には第１信号が入力され、第２入力端子には第２信号が入力され、第３入力端子には第３信号が入力され、第４入力端子には第４信号が入力され、第２信号は、第１信号の論理が反転された信号であり、第４信号は、第３信号の論理が反転された信号である。
また、上記形態において、第１乃至第１０トランジスタは、ｎチャネル型である。
また、上記形態において、第１乃至第１０トランジスタは、チャネル形成領域に金属酸化物を有する。
また、本発明の一形態は、第１乃至第１０トランジスタと、第１および第２容量素子と、第１および第２配線と、第１乃至第４入力端子と、第１および第２出力端子とを有する半導体装置である。第１トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第１トランジスタのソースまたはドレインの他方は、第２トランジスタのソースまたはドレインの一方、第１容量素子の一方の端子、および、第１出力端子と電気的に接続され、第２トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続される。第１トランジスタのゲートは、第５トランジスタのゲート、第１０トランジスタのソースまたはドレインの一方、第８トランジスタのソースまたはドレインの一方、第９トランジスタのソースまたはドレインの一方、第２容量素子の一方の端子、および、第７トランジスタのゲートと電気的に接続され、第２トランジスタのゲートは、第１容量素子の他方の端子、第４トランジスタのソースまたはドレインの一方、第５トランジスタのソースまたはドレインの一方、第１０トランジスタのゲート、および、第６トランジスタのゲートと電気的に接続される。第５トランジスタのソースまたはドレインの他方は、第１配線と電気的に接続され、第４トランジスタのソースまたはドレインの他方は、第３トランジスタのソースまたはドレインの一方と電気的に接続され、第３トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続され、第４トランジスタのゲートは、第４入力端子と電気的に接続され、第３トランジスタのゲートは、第２入力端子と電気的に接続される。第１０トランジスタのソースまたはドレインの他方は、第１配線と電気的に接続され、第８トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続され、第９トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続され、第８トランジスタのゲートは、第１入力端子と電気的に接続され、第９トランジスタのゲートは、第３入力端子と電気的に接続される。第６トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第６トランジスタのソースまたはドレインの他方は、第７トランジスタのソースまたはドレインの一方、第２容量素子の他方の端子、および、第２出力端子と電気的に接続され、第７トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続される。第１配線には第１電位が供給され、第２配線には第２電位が供給され、第２電位は、第１電位より高い電位であり、第１入力端子には第１信号が入力され、第２入力端子には第２信号が入力され、第３入力端子には第３信号が入力され、第４入力端子には第４信号が入力され、第２信号は、第１信号の論理が反転された信号であり、第４信号は、第３信号の論理が反転された信号である。
また、上記形態において、第１乃至第１０トランジスタは、ｎチャネル型である。
また、上記形態において、第１乃至第１０トランジスタは、チャネル形成領域に金属酸化物を有する。
本発明の一形態により、単極性トランジスタを用いて構成された論理回路でありながら、定常電流が流れず、出力がハイレベルのとき、出力端子の電位が高電源電位まで上がり、出力がローレベルのとき、出力端子の電位が低電源電位まで下がる、論理回路を提供することができる。または、本発明の一形態により、単極性トランジスタを用いて構成された半導体装置でありながら、定常電流が流れず、出力がハイレベルのとき、出力端子の電位が高電源電位まで上がり、出力がローレベルのとき、出力端子の電位が低電源電位まで下がる、半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
図１は、半導体装置の構成例を示す回路図である。
図２は、タイミングチャートである。
図３は、半導体装置の構成例を示す回路図である。
図４は、タイミングチャートである。
図５Ａ、図５Ｂは、トランジスタの回路図記号を示す図である。図５Ｃ、図５Ｄは、半導体装置の構成例を示す回路図である。
図６は、半導体装置の構成例を示す回路図である。
図７は、半導体装置の構成例を示す回路図である。
図８は、タイミングチャートである。
図９は、半導体装置の構成例を示す断面図である。
図１０Ａ、図１０Ｂ、図１０Ｃは、トランジスタの構造例を示す断面図である。
図１１Ａは、トランジスタの構造例を示す上面図である。図１１Ｂ、図１１Ｃは、トランジスタの構造例を示す断面図である。
図１２Ａは、トランジスタの構造例を示す上面図である。図１２Ｂ、図１２Ｃは、トランジスタの構造例を示す断面図である。
図１３Ａは、トランジスタの構造例を示す上面図である。図１３Ｂ、図１３Ｃは、トランジスタの構造例を示す断面図である。
図１４Ａは、トランジスタの構造例を示す上面図である。図１４Ｂ、図１４Ｃは、トランジスタの構造例を示す断面図である。
図１５Ａは、トランジスタの構造例を示す上面図である。図１５Ｂ、図１５Ｃは、トランジスタの構造例を示す断面図である。
図１６Ａは、トランジスタの構造例を示す上面図である。図１６Ｂ、図１６Ｃは、トランジスタの構造例を示す断面図である。
図１７Ａ、図１７Ｂは、トランジスタの構造例を示す断面図である。
図１８は、半導体装置の構成例を示す断面図である。
図１９Ａ、図１９Ｂは、トランジスタの構造例を示す断面図である。
図２０Ａは、ＩＧＺＯの結晶構造の分類を説明する図である。図２０Ｂは、石英ガラスのＸＲＤスペクトルを説明する図である。図２０Ｃは、結晶性ＩＧＺＯのＸＲＤスペクトルを説明する図である。図２０Ｄは、結晶性ＩＧＺＯの極微電子線回折パターンを説明する図である。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、以下に示される複数の実施の形態は、適宜組み合わせることが可能である。また、１つの実施の形態の中に複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
また、本明細書等において、「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書等において、複数の要素に同じ符号を用いる場合、特にそれらを区別する必要があるときは、符号に、「＿１」、「＿２」、「［ｎ］」、「［ｍ，ｎ］」等、識別用の符号を付して記載する場合がある。例えば、２番目の配線ＧＬを、配線ＧＬ［２］と記載する。
また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する素子などが含まれる。また、「電気的に接続」と表現される場合であっても、実際の回路において、物理的な接続部分がなく、配線が延在しているだけの場合もある。
また、本明細書等において、「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆も同様である。
また、本明細書等において、電気回路における「端子」とは、電流または電位の入力（または、出力）や、信号の受信（または、送信）が行なわれる部位を言う。よって、配線または電極の一部が端子として機能する場合がある。
また、一般に、「容量」は、２つの電極が絶縁体（誘電体）を介して向かい合う構成を有する。本明細書等において、「容量素子」とは、前述の「容量」である場合が含まれる。すなわち、本明細書等において、「容量素子」とは、２つの電極が絶縁体を介して向かい合う構成を有したもの、２本の配線が絶縁体を介して向かい合う構成を有したもの、または、２本の配線が絶縁体を介して配置されたもの、である場合が含まれる。
また、本明細書等において、「電圧」とは、ある電位と基準の電位（例えば、グラウンド電位）との電位差のことを示す場合が多い。よって、電圧と電位差とは言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む、少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域、または、ドレイン電極）とソース（ソース端子、ソース領域、またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等において、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。つまり、ｎチャネル型トランジスタのオフ電流とは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流、という場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソース電流をいう場合がある。また、オフ電流と同じ意味で、リーク電流という場合がある。また、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、オン電流とは、トランジスタがオン状態（導通状態、ともいう）にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体、を含む）、酸化物半導体などに分類される。
例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、およびスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことができる。すなわち、チャネル形成領域に金属酸化物を有するトランジスタを、「酸化物半導体トランジスタ」、「ＯＳトランジスタ」と呼ぶことができる。同様に、上述した、「酸化物半導体を用いたトランジスタ」も、チャネル形成領域に金属酸化物を有するトランジスタである。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と呼称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。金属酸化物の詳細については後述する。
（実施の形態１）
本実施の形態では、本発明の一形態に係わる半導体装置の構成例について説明する。本発明の一形態に係わる半導体装置は、単極性トランジスタを用いて構成され、高電源電位を用いてハイレベルが表され、低電源電位を用いてローレベルが表される、論理回路である。
また、本明細書等で説明する半導体装置について、ｎチャネル型トランジスタを用いた例を示すが、ｐチャネル型トランジスタを用いることもできる。ｎチャネル型トランジスタからｐチャネル型トランジスタへの変更は、当業者であれば容易に理解されるため、その説明は省略する。
＜半導体装置の構成例１＞
図１は、半導体装置１０の構成例を示す回路図である。半導体装置１０は、本発明の一形態に係わる半導体装置であり、トランジスタ１１乃至トランジスタ１８、容量素子Ｃ１１、および、容量素子Ｃ１２を有する。トランジスタ１１乃至トランジスタ１８は、ｎチャネル型のトランジスタである。
半導体装置１０は、低電源電位ＶＳＳが供給される配線ＶＳＳ＿ＩＮ、高電源電位ＶＤＤが供給される配線ＶＤＤ＿ＩＮ、信号ＳＩが入力される入力端子ＳＩ＿ＩＮ、信号ＳＩＢが入力される入力端子ＳＩＢ＿ＩＮ、信号ＳＯを出力する出力端子ＳＯ＿ＯＵＴ、および、信号ＳＯＢを出力する出力端子ＳＯＢ＿ＯＵＴを有する。
ここで、高電源電位ＶＤＤは、低電源電位ＶＳＳよりも高い電位であり、低電源電位ＶＳＳは、半導体装置１０において基準の電位としてもよい。また、信号ＳＩおよび信号ＳＩＢはデジタル信号であり、信号ＳＩおよび信号ＳＩＢのハイレベルを表す電位は高電源電位ＶＤＤとすることができ、ローレベルを表す電位は低電源電位ＶＳＳとすることができる。また、信号ＳＩＢは、信号ＳＩの論理が反転された信号である。
半導体装置１０において、トランジスタ１１のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ１１のソースまたはドレインの他方は、トランジスタ１２のソースまたはドレインの一方、容量素子Ｃ１１の一方の端子、および、出力端子ＳＯ＿ＯＵＴと電気的に接続され、トランジスタ１２のソースまたはドレインの他方は、配線ＶＤＤ＿ＩＮと電気的に接続される。
トランジスタ１１のゲートは、トランジスタ１４のゲート、トランジスタ１８のソースまたはドレインの一方、トランジスタ１７のソースまたはドレインの一方、容量素子Ｃ１２の一方の端子、および、トランジスタ１６のゲートと電気的に接続される。また、トランジスタ１２のゲートは、容量素子Ｃ１１の他方の端子、トランジスタ１４のソースまたはドレインの一方、トランジスタ１３のソースまたはドレインの一方、トランジスタ１８のゲート、および、トランジスタ１５のゲートと電気的に接続される。
トランジスタ１４のソースまたはドレインの他方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ１３のソースまたはドレインの他方は、配線ＶＤＤ＿ＩＮと電気的に接続され、トランジスタ１３のゲートは、入力端子ＳＩＢ＿ＩＮと電気的に接続される。また、トランジスタ１８のソースまたはドレインの他方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ１７のソースまたはドレインの他方は、配線ＶＤＤ＿ＩＮと電気的に接続され、トランジスタ１７のゲートは、入力端子ＳＩ＿ＩＮと電気的に接続される。
トランジスタ１５のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ１５のソースまたはドレインの他方は、トランジスタ１６のソースまたはドレインの一方、容量素子Ｃ１２の他方の端子、および、出力端子ＳＯＢ＿ＯＵＴと電気的に接続され、トランジスタ１６のソースまたはドレインの他方は、配線ＶＤＤ＿ＩＮと電気的に接続される。
ここで、トランジスタ１１のゲートと、トランジスタ１４のゲート、トランジスタ１８のソースまたはドレインの一方、トランジスタ１７のソースまたはドレインの一方、容量素子Ｃ１２の一方の端子、および、トランジスタ１６のゲートとの接続部を、ノードＮ１２と呼称する。また、トランジスタ１２のゲートと、容量素子Ｃ１１の他方の端子、トランジスタ１４のソースまたはドレインの一方、トランジスタ１３のソースまたはドレインの一方、トランジスタ１８のゲート、および、トランジスタ１５のゲートとの接続部を、ノードＮ１１と呼称する。
＜半導体装置の動作例１＞
図２は、半導体装置１０の動作例を示すタイミングチャートである。図２は、信号ＳＩ、信号ＳＩＢ、ノードＮ１１、ノードＮ１２、信号ＳＯ、および、信号ＳＯＢの電位を、期間Ｄ１１乃至期間Ｄ１４に分けて示している。なお、トランジスタ１１乃至トランジスタ１８のしきい値電圧は、しきい値電圧Ｖｔｈであるとする。
期間Ｄ１１は、信号ＳＩがハイレベル、信号ＳＩＢがローレベルの期間である。なお、期間Ｄ１１については、初期状態として、静的な状態を考える。信号ＳＩがハイレベルであるため、トランジスタ１７は導通状態であり、ノードＮ１２はハイレベルである。ただし、この期間におけるノードＮ１２の電位は、高電源電位ＶＤＤより低く、およそ高電源電位ＶＤＤからしきい値電圧Ｖｔｈを引いた値である。また、信号ＳＩＢがローレベルであるため、トランジスタ１３は非導通状態である。
ノードＮ１２がハイレベルであるため、トランジスタ１４、トランジスタ１１、および、トランジスタ１６は導通状態であり、ノードＮ１１はローレベルである。また、トランジスタ１８、トランジスタ１５、および、トランジスタ１２は非導通状態である。
トランジスタ１２が非導通状態であることと、トランジスタ１１が導通状態であることから、信号ＳＯはローレベルである。また、トランジスタ１６が導通状態であることと、トランジスタ１５が非導通状態であることから、信号ＳＯＢはハイレベルである。ただし、この期間における信号ＳＯＢの電位は、ノードＮ１２と同様、高電源電位ＶＤＤより低い電位である。
期間Ｄ１２は、信号ＳＩがハイレベルからローレベルへ変化し、信号ＳＩＢがローレベルからハイレベルへ変化する期間（信号がハイレベルからローレベルへ変化する期間を立下り期間、ローレベルからハイレベルへ変化する期間を立上り期間、ともいう）、および、信号ＳＩがローレベル、信号ＳＩＢがハイレベルの期間である。
期間Ｄ１２において、トランジスタ１７は導通状態から非導通状態へ変化し、トランジスタ１３は非導通状態から導通状態へ変化する。トランジスタ１３が導通状態へ変化すると、ノードＮ１１はハイレベルとなる。一方、トランジスタ１７が非導通状態へ変化しても、ノードＮ１２はすぐにはローレベルとならない。ノードＮ１１がハイレベルとなった後、トランジスタ１８が導通状態へ変化し、ノードＮ１２はローレベルとなる。
ノードＮ１１がハイレベルになると、トランジスタ１８、トランジスタ１５、および、トランジスタ１２は導通状態となる。また、ノードＮ１２がローレベルになると、トランジスタ１４、トランジスタ１１、および、トランジスタ１６は非導通状態となる。
トランジスタ１２が導通状態であることと、トランジスタ１１が非導通状態であることから、信号ＳＯはハイレベルとなる。また、トランジスタ１６が非導通状態であることと、トランジスタ１５が導通状態であることから、信号ＳＯＢはローレベルとなる。
ここで、ノードＮ１１がハイレベルとなった後、ノードＮ１２がローレベルとなるまでの時間を、遅延時間ＤＴ１２とする。ノードＮ１１がハイレベルとなり、トランジスタ１２が導通状態となっても、ノードＮ１２がローレベルとなるまでは、トランジスタ１１は導通状態である。そのため、信号ＳＯは、ノードＮ１１がハイレベルとなるタイミングから遅れて、ハイレベルとなる。
ノードＮ１１がハイレベルとなるタイミングから遅れて、信号ＳＯがハイレベルとなるため、出力端子ＳＯ＿ＯＵＴとノードＮ１１との間には、電位差が発生する。前記電位差を電位差ＤＶ１２とすると、電位差ＤＶ１２は、容量素子Ｃ１１の一方の端子と、容量素子Ｃ１１の他方の端子との間にも印加される。信号ＳＯがローレベルからハイレベルへ変化すると、容量素子Ｃ１１による容量結合のため、ノードＮ１１の電位は上昇し、ノードＮ１１の電位を高電源電位ＶＤＤより高くすることができる。
ノードＮ１１の電位が高電源電位ＶＤＤより高くなることで、信号ＳＯの電位を高電源電位ＶＤＤとすることができる。また、高電源電位ＶＤＤより高くなったノードＮ１１の電位は、トランジスタ１３およびトランジスタ１４に、後述するオフ電流が小さいトランジスタを用いることで、信号ＳＩがローレベルである期間（信号ＳＩＢがハイレベルである期間）が長くても保持することができる。
期間Ｄ１３は、信号ＳＩがローレベルからハイレベルへ変化し、信号ＳＩＢがハイレベルからローレベルへ変化する期間、および、信号ＳＩがハイレベル、信号ＳＩＢがローレベルの期間である。
期間Ｄ１３において、トランジスタ１７は非導通状態から導通状態へ変化し、トランジスタ１３は導通状態から非導通状態へ変化する。トランジスタ１７が導通状態へ変化すると、ノードＮ１２はハイレベルとなる。一方、トランジスタ１３が非導通状態へ変化しても、ノードＮ１１はすぐにはローレベルとならない。ノードＮ１２がハイレベルとなった後、トランジスタ１４が導通状態へ変化し、ノードＮ１１はローレベルとなる。
ノードＮ１２がハイレベルになると、トランジスタ１４、トランジスタ１１、および、トランジスタ１６は導通状態となる。また、ノードＮ１１がローレベルになると、トランジスタ１８、トランジスタ１５、および、トランジスタ１２は非導通状態となる。
トランジスタ１２が非導通状態であることと、トランジスタ１１が導通状態であることから、信号ＳＯはローレベルとなる。また、トランジスタ１６が導通状態であることと、トランジスタ１５が非導通状態であることから、信号ＳＯＢはハイレベルとなる。
ここで、ノードＮ１２がハイレベルとなった後、ノードＮ１１がローレベルとなるまでの時間を、遅延時間ＤＴ１３とする。ノードＮ１２がハイレベルとなり、トランジスタ１６が導通状態となっても、ノードＮ１１がローレベルとなるまでは、トランジスタ１５は導通状態である。そのため、信号ＳＯＢは、ノードＮ１２がハイレベルとなるタイミングから遅れて、ハイレベルとなる。
ノードＮ１２がハイレベルとなるタイミングから遅れて、信号ＳＯＢがハイレベルとなるため、出力端子ＳＯＢ＿ＯＵＴとノードＮ１２との間には、電位差が発生する。前記電位差を電位差ＤＶ１３とすると、電位差ＤＶ１３は、容量素子Ｃ１２の一方の端子と、容量素子Ｃ１２の他方の端子との間にも印加される。信号ＳＯＢがローレベルからハイレベルへ変化すると、容量素子Ｃ１２による容量結合のため、ノードＮ１２の電位は上昇し、ノードＮ１２の電位を高電源電位ＶＤＤより高くすることができる。
ノードＮ１２の電位が高電源電位ＶＤＤより高くなることで、信号ＳＯＢの電位を高電源電位ＶＤＤとすることができる。また、高電源電位ＶＤＤより高くなったノードＮ１２の電位は、トランジスタ１７およびトランジスタ１８に、後述するオフ電流が小さいトランジスタを用いることで、信号ＳＩがハイレベルである期間（信号ＳＩＢがローレベルである期間）が長くても保持することができる。
期間Ｄ１４は、信号ＳＩがハイレベルからローレベルへ変化し、信号ＳＩＢがローレベルからハイレベルへ変化する期間、および、信号ＳＩがローレベル、信号ＳＩＢがハイレベルの期間である。なお、期間Ｄ１４は、期間Ｄ１２と同様であるため、説明を省略する。
上述のように、半導体装置１０は、ｎチャネル型トランジスタを用いて構成された論理回路であり、遅延時間ＤＴ１２によって出力端子ＳＯ＿ＯＵＴとノードＮ１１との間に電位差ＤＶ１２を確保することで、特許文献１または特許文献２で開示されている例よりも確実に、ノードＮ１１の電位を高電源電位ＶＤＤより高くすることができる。または、遅延時間ＤＴ１３によって出力端子ＳＯＢ＿ＯＵＴとノードＮ１２との間に電位差ＤＶ１３を確保することで、特許文献１または特許文献２で開示されている例よりも確実に、ノードＮ１２の電位を高電源電位ＶＤＤより高くすることができる。
出力端子ＳＯ＿ＯＵＴから出力される信号ＳＯは、ハイレベルのとき、ノードＮ１１の電位を高電源電位ＶＤＤより高くすることで、高電源電位ＶＤＤまで上昇する。出力端子ＳＯＢ＿ＯＵＴから出力される信号ＳＯＢは、ハイレベルのとき、ノードＮ１２の電位を高電源電位ＶＤＤより高くすることで、高電源電位ＶＤＤまで上昇する。また、信号ＳＯおよび信号ＳＯＢは、ローレベルのとき、低電源電位ＶＳＳまで低下し、半導体装置１０において、信号ＳＯおよび信号ＳＯＢのハイレベルまたはローレベルが決定した後は、高電源電位ＶＤＤから低電源電位ＶＳＳに貫通電流が流れない特徴を有する。
＜半導体装置の構成例２＞
図３は、半導体装置２０の構成例を示す回路図である。半導体装置２０は、本発明の一形態に係わる半導体装置であり、半導体装置１０とは異なる構成例である。半導体装置２０は、トランジスタ２１乃至トランジスタ２６、容量素子Ｃ２１、および、容量素子Ｃ２２を有する。トランジスタ２１乃至トランジスタ２６は、ｎチャネル型のトランジスタである。
半導体装置２０は、半導体装置１０と同様、低電源電位ＶＳＳが供給される配線ＶＳＳ＿ＩＮ、高電源電位ＶＤＤが供給される配線ＶＤＤ＿ＩＮ、信号ＳＩが入力される入力端子ＳＩ＿ＩＮ、信号ＳＩＢが入力される入力端子ＳＩＢ＿ＩＮ、信号ＳＯを出力する出力端子ＳＯ＿ＯＵＴ、および、信号ＳＯＢを出力する出力端子ＳＯＢ＿ＯＵＴを有する。なお、繰り返しの説明となるため、電位および信号の説明は省略する。
半導体装置２０において、トランジスタ２１のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ２１のソースまたはドレインの他方は、トランジスタ２２のソースまたはドレインの一方、トランジスタ２４のゲート、容量素子Ｃ２１の一方の端子、および、出力端子ＳＯ＿ＯＵＴと電気的に接続され、トランジスタ２２のソースまたはドレインの他方は、配線ＶＤＤ＿ＩＮと電気的に接続される。
トランジスタ２１のゲートは、トランジスタ２４のソースまたはドレインの一方、トランジスタ２５のソースまたはドレインの一方、容量素子Ｃ２２の一方の端子、および、出力端子ＳＯＢ＿ＯＵＴと電気的に接続され、トランジスタ２２のゲートは、トランジスタ２３のソースまたはドレインの一方、および、容量素子Ｃ２１の他方の端子と電気的に接続される。また、トランジスタ２３のゲートは、配線ＶＤＤ＿ＩＮと電気的に接続され、トランジスタ２３のソースまたはドレインの他方は、入力端子ＳＩＢ＿ＩＮと電気的に接続される。
トランジスタ２４のソースまたはドレインの他方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ２５のソースまたはドレインの他方は、配線ＶＤＤ＿ＩＮと電気的に接続され、トランジスタ２５のゲートは、トランジスタ２６のソースまたはドレインの一方、および、容量素子Ｃ２２の他方の端子と電気的に接続される。また、トランジスタ２６のゲートは、配線ＶＤＤ＿ＩＮと電気的に接続され、トランジスタ２６のソースまたはドレインの他方は、入力端子ＳＩ＿ＩＮと電気的に接続される。
ここで、トランジスタ２２のゲートと、トランジスタ２３のソースまたはドレインの一方、および、容量素子Ｃ２１の他方の端子との接続部を、ノードＮ２１と呼称し、トランジスタ２５のゲートと、トランジスタ２６のソースまたはドレインの一方、および、容量素子Ｃ２２の他方の端子との接続部を、ノードＮ２２と呼称する。
＜半導体装置の動作例２＞
図４は、半導体装置２０の動作例を示すタイミングチャートである。図４は、信号ＳＩ、信号ＳＩＢ、ノードＮ２１、ノードＮ２２、信号ＳＯ、および、信号ＳＯＢの電位を、期間Ｄ２１乃至期間Ｄ２４に分けて示している。なお、トランジスタ２１乃至トランジスタ２６のしきい値電圧は、しきい値電圧Ｖｔｈであるとする。
期間Ｄ２１は、信号ＳＩがハイレベル、信号ＳＩＢがローレベルの期間である。なお、期間Ｄ２１については、初期状態として、静的な状態を考える。トランジスタ２６は導通状態であり、ノードＮ２２の電位は、信号ＳＩと同じくハイレベルである。また、トランジスタ２３は導通状態であり、ノードＮ２１の電位は、信号ＳＩＢと同じくローレベルである。ただし、この期間におけるノードＮ２２の電位は、高電源電位ＶＤＤより低く、およそ高電源電位ＶＤＤからしきい値電圧Ｖｔｈを引いた値である。
ノードＮ２２がハイレベルであるため、トランジスタ２５は導通状態であり、信号ＳＯＢはハイレベルである。ただし、この期間における信号ＳＯＢの電位は、ノードＮ２２と同様、高電源電位ＶＤＤより低い電位である。また、トランジスタ２１は導通状態である。
ノードＮ２１がローレベルであるため、トランジスタ２２は非導通状態である。さらに、トランジスタ２１が導通状態であるため、信号ＳＯはローレベルである。また、トランジスタ２４は非導通状態である。
期間Ｄ２２は、信号ＳＩがハイレベルからローレベルへ変化し、信号ＳＩＢがローレベルからハイレベルへ変化する期間、および、信号ＳＩがローレベル、信号ＳＩＢがハイレベルの期間である。
期間Ｄ２２において、ノードＮ２２はハイレベルからローレベルへ変化し、トランジスタ２５は導通状態から非導通状態へ変化する。また、ノードＮ２１はローレベルからハイレベルへ変化し、トランジスタ２２は非導通状態から導通状態へ変化する。
トランジスタ２２が導通状態へ変化すると、信号ＳＯはハイレベルとなる。一方、トランジスタ２５が非導通状態へ変化しても、信号ＳＯＢはすぐにはローレベルとならない。信号ＳＯがハイレベルとなった後、トランジスタ２４が導通状態へ変化し、信号ＳＯＢはローレベルとなる。また、信号ＳＯＢがローレベルとなると、トランジスタ２１は非導通状態となる。
ここで、信号ＳＯがハイレベルとなっても、信号ＳＯＢがローレベルとなるまでは、トランジスタ２１は導通状態である。そのため、信号ＳＯの電位は、高電源電位ＶＤＤより低い電位であり、トランジスタ２１が非導通状態となった後、信号ＳＯの電位は再び上昇する。
一方、ノードＮ２１がローレベルからハイレベルへ変化した後、信号ＳＯがハイレベルとなり、信号ＳＯＢがローレベルへ変化した後、信号ＳＯの電位が再び上昇するため、信号ＳＯを出力する出力端子ＳＯ＿ＯＵＴとノードＮ２１との間には、電位差ＤＶ２２（図示しない）が発生する。
電位差ＤＶ２２は、容量素子Ｃ２１の一方の端子と、容量素子Ｃ２１の他方の端子との間にも印加されるため、信号ＳＯがローレベルからハイレベルへ変化すると、容量素子Ｃ２１による容量結合により、ノードＮ２１の電位を高電源電位ＶＤＤより高くすることができる。
ノードＮ２１の電位が高電源電位ＶＤＤより高くなることで、信号ＳＯの電位を高電源電位ＶＤＤとすることができる。また、高電源電位ＶＤＤより高くなったノードＮ２１の電位は、トランジスタ２３に、後述するオフ電流が小さいトランジスタを用いることで、信号ＳＩがローレベルである期間（信号ＳＩＢがハイレベルである期間）が長くても保持することができる。
期間Ｄ２３は、信号ＳＩがローレベルからハイレベルへ変化し、信号ＳＩＢがハイレベルからローレベルへ変化する期間、および、信号ＳＩがハイレベル、信号ＳＩＢがローレベルの期間である。
期間Ｄ２３において、ノードＮ２１はハイレベルからローレベルへ変化し、トランジスタ２２は導通状態から非導通状態へ変化する。また、ノードＮ２２はローレベルからハイレベルへ変化し、トランジスタ２５は非導通状態から導通状態へ変化する。
トランジスタ２５が導通状態へ変化すると、信号ＳＯＢはハイレベルとなる。一方、トランジスタ２２が非導通状態へ変化しても、信号ＳＯはすぐにはローレベルとならない。信号ＳＯＢがハイレベルとなった後、トランジスタ２１が導通状態へ変化し、信号ＳＯはローレベルとなる。また、信号ＳＯがローレベルとなると、トランジスタ２４は非導通状態となる。
ここで、信号ＳＯＢがハイレベルとなっても、信号ＳＯがローレベルとなるまでは、トランジスタ２４は導通状態である。そのため、信号ＳＯＢの電位は、高電源電位ＶＤＤより低い電位であり、トランジスタ２４が非導通状態となった後、信号ＳＯＢの電位は再び上昇する。
一方、ノードＮ２２がローレベルからハイレベルへ変化した後、信号ＳＯＢがハイレベルとなり、信号ＳＯがローレベルへ変化した後、信号ＳＯＢの電位が再び上昇するため、信号ＳＯＢを出力する出力端子ＳＯＢ＿ＯＵＴとノードＮ２２との間には、電位差ＤＶ２３（図示しない）が発生する。
電位差ＤＶ２３は、容量素子Ｃ２２の一方の端子と、容量素子Ｃ２２の他方の端子との間にも印加されるため、信号ＳＯＢがローレベルからハイレベルへ変化すると、容量素子Ｃ２２による容量結合により、ノードＮ２２の電位を高電源電位ＶＤＤより高くすることができる。
ノードＮ２２の電位が高電源電位ＶＤＤより高くなることで、信号ＳＯＢの電位を高電源電位ＶＤＤとすることができる。また、高電源電位ＶＤＤより高くなったノードＮ２２の電位は、トランジスタ２６に、後述するオフ電流が小さいトランジスタを用いることで、信号ＳＩがハイレベルである期間（信号ＳＩＢがローレベルである期間）が長くても保持することができる。
期間Ｄ２４は、信号ＳＩがハイレベルからローレベルへ変化し、信号ＳＩＢがローレベルからハイレベルへ変化する期間、および、信号ＳＩがローレベル、信号ＳＩＢがハイレベルの期間である。なお、期間Ｄ２４は、期間Ｄ２２と同様であるため、説明を省略する。
上述のように、半導体装置２０は、ｎチャネル型トランジスタを用いて構成された論理回路であり、出力端子ＳＯ＿ＯＵＴとノードＮ２１との間に電位差ＤＶ２２が発生することで、特許文献１または特許文献２で開示されている例よりも確実に、ノードＮ２１の電位を高電源電位ＶＤＤより高くすることができる。または、出力端子ＳＯＢ＿ＯＵＴとノードＮ２２との間に電位差ＤＶ２３が発生することで、特許文献１または特許文献２で開示されている例よりも確実に、ノードＮ２２の電位を高電源電位ＶＤＤより高くすることができる。
出力端子ＳＯ＿ＯＵＴから出力される信号ＳＯは、ハイレベルのとき、ノードＮ２１の電位を高電源電位ＶＤＤより高くすることで、高電源電位ＶＤＤまで上昇する。出力端子ＳＯＢ＿ＯＵＴから出力される信号ＳＯＢは、ハイレベルのとき、ノードＮ２２の電位を高電源電位ＶＤＤより高くすることで、高電源電位ＶＤＤまで上昇する。また、信号ＳＯおよび信号ＳＯＢは、ローレベルのとき、低電源電位ＶＳＳまで低下し、半導体装置２０において、信号ＳＯおよび信号ＳＯＢのハイレベルまたはローレベルが決定した後は、高電源電位ＶＤＤから低電源電位ＶＳＳに貫通電流が流れない特徴を有する。
＜半導体装置を構成するトランジスタ＞
半導体装置１０を構成するトランジスタ１１乃至トランジスタ１８、および、半導体装置２０を構成するトランジスタ２１乃至トランジスタ２６には、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）を用いることができる。
ＯＳトランジスタは、オフ電流が非常に小さい、ソースとドレインとの間に高い電圧を印加できる、薄膜トランジスタであり積層して設けることができる、などの特徴を有する。ここで、オフ電流とは、トランジスタがオフ状態にあるときのドレイン電流のことであり、酸化物半導体のバンドギャップは２．５ｅＶ以上、好ましくは３．０ｅＶ以上であるため、ＯＳトランジスタは熱励起によるリーク電流が小さく、オフ電流が非常に小さい特徴を有する。ＯＳトランジスタは、例えば、チャネル幅１μｍあたりのオフ電流を１００ｚＡ／μｍ以下、または１０ｚＡ／μｍ以下、または１ｚＡ／μｍ以下、または１０ｙＡ／μｍ以下とすることができる。
特に、トランジスタ１３、トランジスタ１４、トランジスタ１７、トランジスタ１８、トランジスタ２３、および、トランジスタ２６には、オフ電流が小さいトランジスタを用いることが好ましい。これにより、期間Ｄ１２または期間Ｄ２２において、信号ＳＩがローレベルである期間（信号ＳＩＢがハイレベルである期間）が長くても、高電源電位ＶＤＤを超えて上昇したノードＮ１１またはノードＮ２１の電位を、長時間保持することができる。期間Ｄ１３または期間Ｄ２３において、信号ＳＩがハイレベルである期間（信号ＳＩＢがローレベルである期間）が長くても、高電源電位ＶＤＤを超えて上昇したノードＮ１２またはノードＮ２２の電位を、長時間保持することができる。
また、ＯＳトランジスタは、高温環境下でもオフ電流が増加しにくい、高温環境下でもオン電流とオフ電流の比が大きいという特徴を有する。ＯＳトランジスタを用いて半導体装置１０または半導体装置２０を構成することで、当該半導体装置の信頼性を高めることができる。
ＯＳトランジスタのチャネル形成領域に用いられる金属酸化物は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、例えばＡｌ、Ｇａ、ＹまたはＳｎ）が代表的である。電子供与体（ドナー）となる水分、水素などの不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をｉ型（真性）、または実質的にｉ型にすることができる。このような酸化物半導体は、高純度化された酸化物半導体と呼ぶことができる。なお、ＯＳトランジスタの詳細については、実施の形態３および実施の形態４で説明する。
また、ＯＳトランジスタは薄膜トランジスタであるため、積層して設けることができる。例えば、単結晶シリコン基板に形成されたＳｉトランジスタを用いて構成された回路上などに、ＯＳトランジスタを設けることができる。そのため、半導体装置１０または半導体装置２０のチップ面積を縮小することができる。
もしくは、半導体装置１０を構成するトランジスタ１１乃至トランジスタ１８、および、半導体装置２０を構成するトランジスタ２１乃至トランジスタ２６に、ＯＳトランジスタ以外のトランジスタを用いてもよい。例えば、チャネル形成領域にバンドギャップが大きい半導体を有するトランジスタを用いてもよい。バンドギャップが大きい半導体とは、バンドギャップが２．２ｅＶ以上の半導体を指す場合があり、例えば、炭化ケイ素、窒化ガリウム、ダイヤモンドなどが挙げられる。
また、半導体装置１０を構成するトランジスタ１１乃至トランジスタ１８、および、半導体装置２０を構成するトランジスタ２１乃至トランジスタ２６に、バックゲートを有するトランジスタを用いてもよい。
バックゲートを有するトランジスタの例として、図５Ａに、トランジスタ３１の回路図記号を示す。トランジスタ３１は、ゲート（フロントゲート、ともいう）、ドレイン、ソース、および、バックゲートと呼ばれる、四つの端子を有する。図５Ａでは、それぞれ、Ｇ（ゲート）、Ｄ（ドレイン）、Ｓ（ソース）、ＢＧ（バックゲート）と表す。
トランジスタ３１の使用例として、バックゲートをゲートと電気的に接続、バックゲートをソースと電気的に接続、バックゲートに所定の電位を印加、または、バックゲートを電気的に浮遊状態（フローティング、ともいう）としてもよい。例えば、バックゲートをゲートと電気的に接続することで、トランジスタ３１のオン電流を大きくすることができる。また、バックゲートに所定の電位を印加することで、トランジスタ３１のしきい値電圧を変化させることができる。バックゲートを有するトランジスタの断面構成例は、実施の形態３で説明する。
また、半導体装置１０を構成するトランジスタ１１乃至トランジスタ１８、および、半導体装置２０を構成するトランジスタ２１乃至トランジスタ２６に、複数のゲート（マルチゲート、ともいう）を有するトランジスタを用いてもよい。
複数のゲートを有するトランジスタの例として、図５Ｂに、２つのゲート（ダブルゲート、ともいう）を有するトランジスタ３２の回路図記号を示す。トランジスタ３２は、四つの端子（ゲート１、ゲート２、ドレイン、ソース）を有する。図５Ｂでは、それぞれ、Ｇ１（ゲート１）、Ｇ２（ゲート２）、Ｄ（ドレイン）、Ｓ（ソース）と表す。
トランジスタ３２の使用例として、ゲート１とゲート２を電気的に接続、または、ゲート１またはゲート２に所定の電位を印加してもよい。例えば、ゲート１とゲート２を電気的に接続することで、トランジスタ３２のオフ電流を小さくすることができる場合がある。また、ゲート１またはゲート２に所定の電位を印加することで、トランジスタ３２を耐圧が高いトランジスタとすることができる場合がある。
例えば、半導体装置１０を構成するトランジスタ１１およびトランジスタ１５に、バックゲートを有するトランジスタ３１を用いた例を、図５Ｃに示す（図５Ｃでは、それぞれ、トランジスタ３１＿１およびトランジスタ３１＿２として示す）。図５Ｃにおいて、トランジスタ３１のバックゲートは、トランジスタ３１のゲートと電気的に接続されている。
例えば、半導体装置１０を構成するトランジスタ１１およびトランジスタ１５に、２つのゲートを有するトランジスタ３２を用いた例を、図５Ｄに示す（図５Ｄでは、それぞれ、トランジスタ３２＿１およびトランジスタ３２＿２として示す）。図５Ｄにおいて、トランジスタ３２のゲート１は、トランジスタ３２のゲート２と電気的に接続されている。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した半導体装置１０を応用して、汎用的な論理回路を構成する例について説明する。なお、上記実施の形態で説明した半導体装置１０は、論理を反転するＮＯＴ回路、または、論理を反転しないバッファ回路として用いることができる。
半導体装置１０は、信号ＳＩおよび信号ＳＩＢが入力され、信号ＳＯおよび信号ＳＯＢを出力する。信号ＳＩＢは信号ＳＩの論理が反転された信号であり、信号ＳＯＢは信号ＳＯの論理が反転された信号であるため、半導体装置１０の出力端子を、別の半導体装置１０の入力端子と電気的に接続することが可能である。
＜ＮＡＮＤ回路＞
図６は、半導体装置４０の構成例を示す回路図である。半導体装置４０は、半導体装置１０を応用した半導体装置であり、ＮＡＮＤ回路としての機能を有する。半導体装置４０は、トランジスタ４１乃至トランジスタ５０、容量素子Ｃ４１および容量素子Ｃ４２を有する。トランジスタ４１乃至トランジスタ５０は、ｎチャネル型のトランジスタである。
半導体装置４０は、低電源電位ＶＳＳが供給される配線ＶＳＳ＿ＩＮ、高電源電位ＶＤＤが供給される配線ＶＤＤ＿ＩＮ、信号ＳＩ１が入力される入力端子ＳＩ１＿ＩＮ、信号ＳＩ２が入力される入力端子ＳＩ２＿ＩＮ、信号ＳＩ１Ｂが入力される入力端子ＳＩ１Ｂ＿ＩＮ、信号ＳＩ２Ｂが入力される入力端子ＳＩ２Ｂ＿ＩＮ、信号ＳＯ１を出力する出力端子ＳＯ１＿ＯＵＴ、および、信号ＳＯ１Ｂを出力する出力端子ＳＯ１Ｂ＿ＯＵＴを有する。
ここで、高電源電位ＶＤＤは、低電源電位ＶＳＳよりも高い電位であり、低電源電位ＶＳＳは、半導体装置４０において基準の電位としてもよい。また、信号ＳＩ１、信号ＳＩ２、信号ＳＩ１Ｂ、および、信号ＳＩ２Ｂはデジタル信号であり、信号ＳＩ１、信号ＳＩ２、信号ＳＩ１Ｂ、および、信号ＳＩ２Ｂのハイレベルを表す電位は高電源電位ＶＤＤとすることができ、ローレベルを表す電位は低電源電位ＶＳＳとすることができる。また、信号ＳＩ１Ｂは、信号ＳＩ１の論理が反転された信号であり、信号ＳＩ２Ｂは、信号ＳＩ２の論理が反転された信号である。
半導体装置４０において、トランジスタ４１のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ４１のソースまたはドレインの他方は、トランジスタ４２のソースまたはドレインの一方、容量素子Ｃ４１の一方の端子、および、出力端子ＳＯ１＿ＯＵＴと電気的に接続され、トランジスタ４２のソースまたはドレインの他方は、配線ＶＤＤ＿ＩＮと電気的に接続される。
トランジスタ４１のゲートは、トランジスタ４５ゲート、トランジスタ５０のソースまたはドレインの一方、トランジスタ４９のソースまたはドレインの一方、容量素子Ｃ４２の一方の端子、および、トランジスタ４７のゲートと電気的に接続される。また、トランジスタ４２のゲートは、容量素子Ｃ４１の他方の端子、トランジスタ４４のソースまたはドレインの一方、トランジスタ４３のソースまたはドレインの一方、トランジスタ４５のソースまたはドレインの一方、トランジスタ５０のゲート、および、トランジスタ４６のゲートと電気的に接続される。
トランジスタ４５のソースまたはドレインの他方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ４４のソースまたはドレインの他方は、配線ＶＤＤ＿ＩＮと電気的に接続され、トランジスタ４３のソースまたはドレインの他方は、配線ＶＤＤ＿ＩＮと電気的に接続され、トランジスタ４４のゲートは、入力端子ＳＩ２Ｂ＿ＩＮと電気的に接続され、トランジスタ４３のゲートは、入力端子ＳＩ１Ｂ＿ＩＮと電気的に接続される。
トランジスタ５０のソースまたはドレインの他方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ４９のソースまたはドレインの他方は、トランジスタ４８のソースまたはドレインの一方と電気的に接続され、トランジスタ４８のソースまたはドレインの他方は、配線ＶＤＤ＿ＩＮと電気的に接続され、トランジスタ４９のゲートは、入力端子ＳＩ２＿ＩＮと電気的に接続され、トランジスタ４８のゲートは、入力端子ＳＩ１＿ＩＮと電気的に接続される。
トランジスタ４６のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ４６のソースまたはドレインの他方は、トランジスタ４７のソースまたはドレインの一方、容量素子Ｃ４２の他方の端子、および、出力端子ＳＯ１Ｂ＿ＯＵＴと電気的に接続され、トランジスタ４７のソースまたはドレインの他方は、配線ＶＤＤ＿ＩＮと電気的に接続される。
ここで、トランジスタ４１のゲートと、トランジスタ４５のゲート、トランジスタ５０のソースまたはドレインの一方、トランジスタ４９のソースまたはドレインの一方、容量素子Ｃ４２の一方の端子、および、トランジスタ４７のゲートとの接続部を、ノードＮ４２と呼称する。また、トランジスタ４２のゲートと、容量素子Ｃ４１の他方の端子、トランジスタ４５のソースまたはドレインの一方、トランジスタ４４のソースまたはドレインの一方、トランジスタ４３のソースまたはドレインの一方、トランジスタ５０のゲート、および、トランジスタ４６のゲートとの接続部を、ノードＮ４１と呼称する。なお、半導体装置４０の動作例については後述する。
＜ＮＯＲ回路＞
図７は、半導体装置６０の構成例を示す回路図である。半導体装置６０は、半導体装置１０を応用した半導体装置であり、ＮＯＲ回路としての機能を有する。半導体装置６０は、トランジスタ６１乃至トランジスタ７０、容量素子Ｃ６１および容量素子Ｃ６２を有する。トランジスタ６１乃至トランジスタ７０は、ｎチャネル型のトランジスタである。
半導体装置６０は、半導体装置４０と同様、低電源電位ＶＳＳが供給される配線ＶＳＳ＿ＩＮ、高電源電位ＶＤＤが供給される配線ＶＤＤ＿ＩＮ、信号ＳＩ１が入力される入力端子ＳＩ１＿ＩＮ、信号ＳＩ２が入力される入力端子ＳＩ２＿ＩＮ、信号ＳＩ１Ｂが入力される入力端子ＳＩ１Ｂ＿ＩＮ、信号ＳＩ２Ｂが入力される入力端子ＳＩ２Ｂ＿ＩＮ、信号ＳＯ２を出力する出力端子ＳＯ２＿ＯＵＴ、および、信号ＳＯ２Ｂを出力する出力端子ＳＯ２Ｂ＿ＯＵＴを有する。なお、繰り返しの説明となるため、電位および信号の説明は省略する。
半導体装置６０において、トランジスタ６１のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ６１のソースまたはドレインの他方は、トランジスタ６２のソースまたはドレインの一方、容量素子Ｃ６１の一方の端子、および、出力端子ＳＯ２＿ＯＵＴと電気的に接続され、トランジスタ６２のソースまたはドレインの他方は、配線ＶＤＤ＿ＩＮと電気的に接続される。
トランジスタ６１のゲートは、トランジスタ６５のゲート、トランジスタ７０のソースまたはドレインの一方、トランジスタ６８のソースまたはドレインの一方、トランジスタ６９のソースまたはドレインの一方、容量素子Ｃ６２の一方の端子、および、トランジスタ６７のゲートと電気的に接続される。また、トランジスタ６２のゲートは、容量素子Ｃ６１の他方の端子、トランジスタ６４のソースまたはドレインの一方、トランジスタ６５のソースまたはドレインの一方、トランジスタ７０のゲート、および、トランジスタ６６のゲートと電気的に接続される。
トランジスタ６５のソースまたはドレインの他方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ６４のソースまたはドレインの他方は、トランジスタ６３のソースまたはドレインの一方と電気的に接続され、トランジスタ６３のソースまたはドレインの他方は、配線ＶＤＤ＿ＩＮと電気的に接続され、トランジスタ６４のゲートは、入力端子ＳＩ２Ｂ＿ＩＮと電気的に接続され、トランジスタ６３のゲートは、入力端子ＳＩ１Ｂ＿ＩＮと電気的に接続される。
トランジスタ７０のソースまたはドレインの他方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ６８のソースまたはドレインの他方は、配線ＶＤＤ＿ＩＮと電気的に接続され、トランジスタ６９のソースまたはドレインの他方は、配線ＶＤＤ＿ＩＮと電気的に接続され、トランジスタ６８のゲートは、入力端子ＳＩ１＿ＩＮと電気的に接続され、トランジスタ６９のゲートは、入力端子ＳＩ２＿ＩＮと電気的に接続される。
トランジスタ６６のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ６６のソースまたはドレインの他方は、トランジスタ６７のソースまたはドレインの一方、容量素子Ｃ６２の他方の端子、および、出力端子ＳＯ２Ｂ＿ＯＵＴと電気的に接続され、トランジスタ６７のソースまたはドレインの他方は、配線ＶＤＤ＿ＩＮと電気的に接続される。
ここで、トランジスタ６１のゲートと、トランジスタ６５のゲート、トランジスタ７０のソースまたはドレインの一方、トランジスタ６８のソースまたはドレインの一方、トランジスタ６９のソースまたはドレインの一方、容量素子Ｃ６２の一方の端子、および、トランジスタ６７のゲートとの接続部を、ノードＮ６２と呼称する。また、トランジスタ６２のゲートと、容量素子Ｃ６１の他方の端子、トランジスタ６４のソースまたはドレインの一方、トランジスタ６５のソースまたはドレインの一方、トランジスタ７０のゲート、および、トランジスタ６６のゲートとの接続部を、ノードＮ６１と呼称する。
＜半導体装置の動作例＞
図８は、半導体装置４０および半導体装置６０の動作例を示すタイミングチャートである。図８は、信号ＳＩ１、信号ＳＩ２、信号ＳＯ１、信号ＳＯ１Ｂ、信号ＳＯ２、および、信号ＳＯ２Ｂの電位を、期間Ｄ４１乃至期間Ｄ４５に分けて示している。
［期間Ｄ４１］
期間Ｄ４１は、信号ＳＩ１、信号ＳＩ２がハイレベルからローレベルへ変化する期間、および、信号ＳＩ１、信号ＳＩ２がローレベルの期間である。なお、信号ＳＩ１Ｂは、信号ＳＩ１の論理が反転された信号であり、信号ＳＩ２Ｂは、信号ＳＩ２の論理が反転された信号であるため、説明を省略する（図示しない）。
期間Ｄ４１の半導体装置４０においては、トランジスタ４８およびトランジスタ４９は導通状態から非導通状態へ変化し、トランジスタ４３およびトランジスタ４４は非導通状態から導通状態へ変化する。トランジスタ４３およびトランジスタ４４が導通状態へ変化すると、ノードＮ４１はハイレベルとなる。一方、トランジスタ４８およびトランジスタ４９が非導通状態へ変化しても、ノードＮ４２はすぐにはローレベルとならない。ノードＮ４１がハイレベルとなった後、トランジスタ５０が導通状態へ変化し、ノードＮ４２はローレベルとなる。
ノードＮ４１がハイレベルになると、トランジスタ５０、トランジスタ４６、および、トランジスタ４２は導通状態となる。また、ノードＮ４２がローレベルになると、トランジスタ４５、トランジスタ４１、および、トランジスタ４７は非導通状態となる。トランジスタ４２が導通状態であることと、トランジスタ４１が非導通状態であることから、信号ＳＯ１はハイレベルとなる。また、トランジスタ４７が非導通状態であることと、トランジスタ４６が導通状態であることから、信号ＳＯ１Ｂはローレベルとなる。
ここで、ノードＮ４１がハイレベルとなり、トランジスタ４２が導通状態となっても、ノードＮ４２がローレベルとなるまでは、トランジスタ４１は導通状態であるため、信号ＳＯ１は、ノードＮ４１がハイレベルとなるタイミングから遅れてハイレベルとなる。そのため、出力端子ＳＯ１＿ＯＵＴとノードＮ４１との間には電位差が発生し、前記電位差は、容量素子Ｃ４１の一方の端子と、容量素子Ｃ４１の他方の端子との間にも印加される。
容量素子Ｃ４１の一方の端子と容量素子Ｃ４１の他方の端子との間に電位差が印加された状態で、信号ＳＯ１がローレベルからハイレベルへ変化すると、容量素子Ｃ４１による容量結合のため、ノードＮ４１の電位は上昇し、ノードＮ４１の電位を高電源電位ＶＤＤより高くすることができる。ノードＮ４１の電位が高電源電位ＶＤＤより高くなることで、信号ＳＯ１の電位を高電源電位ＶＤＤとすることができる。また、高電源電位ＶＤＤより高くなったノードＮ４１の電位は、トランジスタ４３、トランジスタ４４およびトランジスタ４５に、前述したオフ電流が小さいトランジスタを用いることで、信号ＳＯ１がハイレベルである期間（信号ＳＯ１Ｂがローレベルである期間）が長くても保持することができる。
期間Ｄ４１の半導体装置６０においては、トランジスタ６８およびトランジスタ６９は導通状態から非導通状態へ変化し、トランジスタ６３およびトランジスタ６４は非導通状態から導通状態へ変化する。トランジスタ６３およびトランジスタ６４が導通状態へ変化すると、ノードＮ６１はハイレベルとなる。一方、トランジスタ６８およびトランジスタ６９が非導通状態へ変化しても、ノードＮ６２はすぐにはローレベルとならない。ノードＮ６１がハイレベルとなった後、トランジスタ７０が導通状態へ変化し、ノードＮ６２はローレベルとなる。
ノードＮ６１がハイレベルになると、トランジスタ７０、トランジスタ６６、および、トランジスタ６２は導通状態となる。また、ノードＮ６２がローレベルになると、トランジスタ６５、トランジスタ６１、および、トランジスタ６７は非導通状態となる。トランジスタ６２が導通状態であることと、トランジスタ６１が非導通状態であることから、信号ＳＯ２はハイレベルとなる。また、トランジスタ６７が非導通状態であることと、トランジスタ６６が導通状態であることから、信号ＳＯ２Ｂはローレベルとなる。
ここで、ノードＮ６１がハイレベルとなり、トランジスタ６２が導通状態となっても、ノードＮ６２がローレベルとなるまでは、トランジスタ６１は導通状態であるため、信号ＳＯ２は、ノードＮ６１がハイレベルとなるタイミングから遅れてハイレベルとなる。そのため、出力端子ＳＯ２＿ＯＵＴとノードＮ６１との間には電位差が発生し、前記電位差は、容量素子Ｃ６１の一方の端子と、容量素子Ｃ６１の他方の端子との間にも印加される。
容量素子Ｃ６１の一方の端子と容量素子Ｃ６１の他方の端子との間に電位差が印加された状態で、信号ＳＯ２がローレベルからハイレベルへ変化すると、容量素子Ｃ６１による容量結合のため、ノードＮ６１の電位は上昇し、ノードＮ６１の電位を高電源電位ＶＤＤより高くすることができる。ノードＮ６１の電位が高電源電位ＶＤＤより高くなることで、信号ＳＯ２の電位を高電源電位ＶＤＤとすることができる。また、高電源電位ＶＤＤより高くなったノードＮ６１の電位は、トランジスタ６３、トランジスタ６４およびトランジスタ６５に、前述したオフ電流が小さいトランジスタを用いることで、信号ＳＯ２がハイレベルである期間（信号ＳＯ２Ｂがローレベルである期間）が長くても保持することができる。
［期間Ｄ４２］
期間Ｄ４２は、信号ＳＩ１がローレベルからハイレベルへ変化する期間、および、信号ＳＩ１がハイレベル、信号ＳＩ２がローレベルの期間である。
期間Ｄ４２の半導体装置４０においては、トランジスタ４８は非導通状態から導通状態へ変化し、トランジスタ４３は導通状態から非導通状態へ変化する。トランジスタ４９は非導通状態、トランジスタ４４は導通状態から変化しない。そのため、ノードＮ４１はハイレベル、ノードＮ４２はローレベルのままである。
ノードＮ４１がハイレベルであるため、トランジスタ５０、トランジスタ４６、および、トランジスタ４２は導通状態である。また、ノードＮ４２がローレベルであるため、トランジスタ４５、トランジスタ４１、および、トランジスタ４７は非導通状態である。トランジスタ４２が導通状態、トランジスタ４１が非導通状態であることから、信号ＳＯ１はハイレベルのままである。また、トランジスタ４７が非導通状態、トランジスタ４６が導通状態であることから、信号ＳＯ１Ｂはローレベルのままである。すなわち、期間Ｄ４２における半導体装置４０は、期間Ｄ４１の状態を保持している。
期間Ｄ４２の半導体装置６０においては、トランジスタ６９は非導通状態、トランジスタ６４は導通状態から変化しないが、トランジスタ６８は非導通状態から導通状態へ変化し、トランジスタ６３は導通状態から非導通状態へ変化する。トランジスタ６８が導通状態へ変化すると、ノードＮ６２はハイレベルとなる。一方、トランジスタ６３が非導通状態へ変化しても、ノードＮ６１はすぐにはローレベルとならない。ノードＮ６２がハイレベルとなった後、トランジスタ６５が導通状態へ変化し、ノードＮ６１はローレベルとなる。
ノードＮ６１がローレベルになると、トランジスタ７０、トランジスタ６６、および、トランジスタ６２は非導通状態となる。また、ノードＮ６２がハイレベルになると、トランジスタ６５、トランジスタ６１、および、トランジスタ６７は導通状態となる。トランジスタ６２が非導通状態であることと、トランジスタ６１が導通状態であることから、信号ＳＯ２はローレベルとなる。また、トランジスタ６７が導通状態であることと、トランジスタ６６が非導通状態であることから、信号ＳＯ２Ｂはハイレベルとなる。
ここで、ノードＮ６２がハイレベルとなり、トランジスタ６７が導通状態となっても、ノードＮ６１がローレベルとなるまでは、トランジスタ６６は導通状態であるため、信号ＳＯ２Ｂは、ノードＮ６２がハイレベルとなるタイミングから遅れてハイレベルとなる。そのため、出力端子ＳＯ２Ｂ＿ＯＵＴとノードＮ６２との間には電位差が発生し、前記電位差は、容量素子Ｃ６２の一方の端子と、容量素子Ｃ６２の他方の端子との間にも印加される。
容量素子Ｃ６２の一方の端子と容量素子Ｃ６２の他方の端子との間に電位差が印加された状態で、信号ＳＯ２Ｂがローレベルからハイレベルへ変化すると、容量素子Ｃ６２による容量結合のため、ノードＮ６２の電位は上昇し、ノードＮ６２の電位を高電源電位ＶＤＤより高くすることができる。ノードＮ６２の電位が高電源電位ＶＤＤより高くなることで、信号ＳＯ２Ｂの電位を高電源電位ＶＤＤとすることができる。また、高電源電位ＶＤＤより高くなったノードＮ６２の電位は、トランジスタ６８、トランジスタ６９およびトランジスタ７０に、前述したオフ電流が小さいトランジスタを用いることで、信号ＳＯ２Ｂがハイレベルである期間（信号ＳＯ２がローレベルである期間）が長くても保持することができる。
［期間Ｄ４３］
期間Ｄ４３は、信号ＳＩ１がハイレベルからローレベルへ変化し、信号ＳＩ２がローレベルからハイレベルへ変化する期間、および、信号ＳＩ１がローレベル、信号ＳＩ２がハイレベルの期間である。
期間Ｄ４３の半導体装置４０においては、トランジスタ４８およびトランジスタ４４は導通状態から非導通状態へ変化し、トランジスタ４９およびトランジスタ４３は非導通状態から導通状態へ変化する。そのため、ノードＮ４１はハイレベル、ノードＮ４２はローレベルのままである。
ノードＮ４１がハイレベルであるため、トランジスタ５０、トランジスタ４６、および、トランジスタ４２は導通状態である。また、ノードＮ４２がローレベルであるため、トランジスタ４５、トランジスタ４１、および、トランジスタ４７は非導通状態である。トランジスタ４２が導通状態、トランジスタ４１が非導通状態であることから、信号ＳＯ１はハイレベルのままである。また、トランジスタ４７が非導通状態、トランジスタ４６が導通状態であることから、信号ＳＯ１Ｂはローレベルのままである。すなわち、期間Ｄ４３における半導体装置４０は、期間Ｄ４２の状態を保持している。
期間Ｄ４３の半導体装置６０においては、トランジスタ６８およびトランジスタ６４は導通状態から非導通状態へ変化し、トランジスタ６９およびトランジスタ６３は非導通状態から導通状態へ変化する。そのため、ノードＮ６１はローレベル、ノードＮ６２はハイレベルのままである。
ノードＮ６１がローレベルであるため、トランジスタ７０、トランジスタ６６、および、トランジスタ６２は非導通状態である。また、ノードＮ６２がハイレベルであるため、トランジスタ６５、トランジスタ６１、および、トランジスタ６７は導通状態である。トランジスタ６２が非導通状態、トランジスタ６１が導通状態であることから、信号ＳＯ２はローレベルのままである。また、トランジスタ６７が導通状態、トランジスタ６６が非導通状態であることから、信号ＳＯ２Ｂはハイレベルのままである。すなわち、期間Ｄ４３における半導体装置６０は、期間Ｄ４２の状態を保持している。
［期間Ｄ４４］
期間Ｄ４４は、信号ＳＩ１がローレベルからハイレベルへ変化する期間、および、信号ＳＩ１、信号ＳＩ２がハイレベルの期間である。
期間Ｄ４４の半導体装置４０においては、トランジスタ４９は導通状態、トランジスタ４４は非導通状態から変化しないが、トランジスタ４８は非導通状態から導通状態へ変化し、トランジスタ４３は導通状態から非導通状態へ変化する。トランジスタ４８が導通状態へ変化すると、ノードＮ４２はハイレベルとなる。一方、トランジスタ４３が非導通状態へ変化しても、ノードＮ４１はすぐにはローレベルとならない。ノードＮ４２がハイレベルとなった後、トランジスタ４５が導通状態へ変化し、ノードＮ４１はローレベルとなる。
ノードＮ４１がローレベルになると、トランジスタ５０、トランジスタ４６、および、トランジスタ４２は非導通状態となる。また、ノードＮ４２がハイレベルになると、トランジスタ４５、トランジスタ４１、および、トランジスタ４７は導通状態となる。トランジスタ４２が非導通状態であることと、トランジスタ４１が導通状態であることから、信号ＳＯ１はローレベルとなる。また、トランジスタ４７が導通状態であることと、トランジスタ４６が非導通状態であることから、信号ＳＯ１Ｂはハイレベルとなる。
ここで、ノードＮ４２がハイレベルとなり、トランジスタ４７が導通状態となっても、ノードＮ４１がローレベルとなるまでは、トランジスタ４６は導通状態であるため、信号ＳＯ１Ｂは、ノードＮ４２がハイレベルとなるタイミングから遅れてハイレベルとなる。そのため、出力端子ＳＯ１Ｂ＿ＯＵＴとノードＮ４２との間には電位差が発生し、前記電位差は、容量素子Ｃ４２の一方の端子と、容量素子Ｃ４２の他方の端子との間にも印加される。
容量素子Ｃ４２の一方の端子と容量素子Ｃ４２の他方の端子との間に電位差が印加された状態で、信号ＳＯ１Ｂがローレベルからハイレベルへ変化すると、容量素子Ｃ４２による容量結合のため、ノードＮ４２の電位は上昇し、ノードＮ４２の電位を高電源電位ＶＤＤより高くすることができる。ノードＮ４２の電位が高電源電位ＶＤＤより高くなることで、信号ＳＯ１Ｂの電位を高電源電位ＶＤＤとすることができる。また、高電源電位ＶＤＤより高くなったノードＮ４２の電位は、トランジスタ４８、トランジスタ４９およびトランジスタ５０に、前述したオフ電流が小さいトランジスタを用いることで、信号ＳＯ１Ｂがハイレベルである期間（信号ＳＯ１がローレベルである期間）が長くても保持することができる。
期間Ｄ４４の半導体装置６０においては、トランジスタ６８は非導通状態から導通状態へ変化し、トランジスタ６３は導通状態から非導通状態へ変化する。トランジスタ６４は非導通状態、トランジスタ６９は導通状態から変化しない。そのため、ノードＮ６１はローレベル、ノードＮ６２はハイレベルのままである。
ノードＮ６１がローレベルであるため、トランジスタ７０、トランジスタ６６、および、トランジスタ６２は非導通状態である。また、ノードＮ６２がハイレベルであるため、トランジスタ６５、トランジスタ６１、および、トランジスタ６７は導通状態である。トランジスタ６２が非導通状態、トランジスタ６１が導通状態であることから、信号ＳＯ２はローレベルのままである。また、トランジスタ６７が導通状態、トランジスタ６６が非導通状態であることから、信号ＳＯ２Ｂはハイレベルのままである。すなわち、期間Ｄ４４における半導体装置６０は、期間Ｄ４３の状態を保持している。
［期間Ｄ４５］
期間Ｄ４５は、信号ＳＩ１、信号ＳＩ２がハイレベルからローレベルへ変化する期間、および、信号ＳＩ１、信号ＳＩ２がローレベルの期間である。なお、期間Ｄ４５は、期間Ｄ４１と同様であるため、説明を省略する。
上述のように、半導体装置４０には、信号ＳＩ１、信号ＳＩ２、信号ＳＩ１Ｂ、信号ＳＩ２Ｂが入力され、半導体装置４０は、信号ＳＯ１および信号ＳＯ１Ｂを出力する。すなわち、半導体装置４０は、ＮＡＮＤ回路としての機能を有する。また、半導体装置６０には、信号ＳＩ１、信号ＳＩ２、信号ＳＩ１Ｂ、信号ＳＩ２Ｂが入力され、半導体装置６０は、信号ＳＯ２および信号ＳＯ２Ｂを出力する。すなわち、半導体装置６０は、ＮＯＲ回路としての機能を有する。
信号ＳＯ１Ｂは信号ＳＯ１の論理が反転された信号であり、信号ＳＯ２Ｂは信号ＳＯ２の論理が反転された信号であるため、ＮＯＴ回路またはバッファ回路としての機能を有する半導体装置１０、ＮＡＮＤ回路としての機能を有する半導体装置４０、および、ＮＯＲ回路としての機能を有する半導体装置６０は、互いに、電気的に接続することが可能である。すなわち、半導体装置１０、半導体装置４０、半導体装置６０を用いることで、汎用的な論理回路を構成することができる。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、上記実施の形態で説明した、半導体装置１０を構成するトランジスタ、半導体装置２０を構成するトランジスタ、半導体装置４０を構成するトランジスタ、および、半導体装置６０を構成するトランジスタに用いることができる、ＯＳトランジスタの構成例について説明する。なお、ＯＳトランジスタは薄膜トランジスタであり、積層して設けることができるため、本実施の形態では、単結晶シリコン基板に形成されたＳｉトランジスタの上方に、ＯＳトランジスタを設けた半導体装置の構成例について説明する。
＜半導体装置の構成例＞
図９に示す半導体装置は、トランジスタ３００と、トランジスタ５００、および容量素子６００を有している。図１０Ａはトランジスタ５００のチャネル長方向の断面図であり、図１０Ｂはトランジスタ５００のチャネル幅方向の断面図であり、図１０Ｃはトランジスタ３００のチャネル幅方向の断面図である。
トランジスタ５００は、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）である。トランジスタ５００は、ソースとドレインとの間に高い電圧を印加できる、高温環境下でもオフ電流が増加しにくい、高温環境下でもオン電流とオフ電流の比が大きいという特徴を有するため、上記実施の形態では、これを半導体装置１０、半導体装置２０、半導体装置４０、および、半導体装置６０に用いることにより、当該半導体装置を信頼性の高い半導体装置とすることができる。
本実施の形態で説明する半導体装置は、図９に示すように、トランジスタ３００、トランジスタ５００、および容量素子６００を有する。トランジスタ５００はトランジスタ３００の上方に設けられ、容量素子６００は、トランジスタ３００およびトランジスタ５００の上方に設けられている。
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
トランジスタ３００は、図１０Ｃに示すように、半導体領域３１３の上面およびチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することで、トランジスタのＶｔｈを調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層して用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図９に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析（ＴＤＳ分析：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子６００、またはトランジスタ５００と接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０は、プラグまたは配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図９において、絶縁体３５０、絶縁体３５２、および絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、および絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、または配線としての機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４、および導電体３５６上に、配線層を設けてもよい。例えば、図９において、絶縁体３６０、絶縁体３６２、および絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、および絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグまたは配線としての機能を有する。なお導電体３６６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３６４、および導電体３６６上に、配線層を設けてもよい。例えば、図９において、絶縁体３７０、絶縁体３７２、および絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、および絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグまたは配線としての機能を有する。なお導電体３７６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３７４、および導電体３７６上に、配線層を設けてもよい。例えば、図９において、絶縁体３８０、絶縁体３８２、および絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、および絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグまたは配線としての機能を有する。なお導電体３８６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、および導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体５１０、および絶縁体５１４には、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、および絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、例えば、絶縁体５１２、および絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、および絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６には、導電体５１８、およびトランジスタ５００を構成する導電体（導電体５０３（図１０Ａ、参照））等が埋め込まれている。なお、導電体５１８は、容量素子６００、またはトランジスタ３００と接続するプラグ、または配線としての機能を有する。導電体５１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体５１０、および絶縁体５１４と接する領域の導電体５１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、酸素、水素、および水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体５１６の上方には、トランジスタ５００が設けられている。
図１０Ａおよび図１０Ｂに示すように、トランジスタ５００は、絶縁体５１４および絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６と導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に、互いに離して配置された導電体５４２ａ、および導電体５４２ｂと、導電体５４２ａおよび導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の中に配置された導電体５６０と、酸化物５３０ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、導電体５６０と、の間に配置された絶縁体５５０と、酸化物５３０ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、絶縁体５５０と、の間に配置された酸化物５３０ｃと、を有する。
また、図１０Ａおよび図１０Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、および導電体５４２ｂと、絶縁体５８０の間に絶縁体５４４が配置されることが好ましい。また、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、絶縁体５８０、導電体５６０、および絶縁体５５０の上に絶縁体５７４が配置されることが好ましい。
なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃをまとめて酸化物５３０という場合がある。また、導電体５４２ａおよび導電体５４２ｂをまとめて導電体５４２という場合がある。
なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図９、図１０Ａ、および図１０Ｂに示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａおよび導電体５４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａおよび導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａまたは導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａおよび導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
導電体５６０は、第１のゲート（トップゲート、ともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲート、ともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と連動させず、独立して変化させることで、トランジスタ５００のＶｔｈを制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のＶｔｈを０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体５０３は、酸化物５３０、および導電体５６０と、重なるように配置する。これにより、導電体５６０、および導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
また、本明細書等において、Ｓ－ｃｈａｎｎｅｌ構造は、ソース電極およびドレイン電極として機能する導電体５４２ａおよび導電体５４２ｂに接する酸化物５３０の側面及び周辺が、チャネル形成領域と同じくＩ型であるといった特徴を有する。また、導電体５４２ａおよび導電体５４２ｂに接する酸化物５３０の側面及び周辺は、絶縁体５４４と接しているため、チャネル形成領域と同様にＩ型となりうる。なお、本明細書等において、Ｉ型とは後述する、高純度真性と同様として扱うことができる。また、本明細書等で開示するＳ－ｃｈａｎｎｅｌ構造は、Ｆｉｎ型構造及びプレーナ型構造とは異なる。Ｓ－ｃｈａｎｎｅｌ構造を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４および絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。
絶縁体５２０、絶縁体５２２、絶縁体５２４、および絶縁体５５０は、ゲート絶縁膜としての機能を有する。
ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などを含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ－ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０を得ることができる。
なお、絶縁体５２０、絶縁体５２２、および絶縁体５２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物５３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。
また、トランジスタ５００には、キャリア密度の低い金属酸化物を用いることが好ましい。金属酸化物のキャリア密度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、金属酸化物中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
特に、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、金属酸化物中に酸素欠損を形成する場合がある。金属酸化物中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
酸素欠損に水素が入った欠陥は、金属酸化物のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、金属酸化物においては、ドナー濃度ではなく、キャリア密度で評価される場合がある。よって、本明細書等では、金属酸化物のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア密度を用いる場合がある。つまり、本明細書等に記載の「キャリア密度」は、「ドナー濃度」と言い換えることができる場合がある。
よって、金属酸化物を酸化物５３０に用いる場合、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、酸化物５３０に金属酸化物を用いる場合、チャネル形成領域の金属酸化物のキャリア密度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３未満であることがより好ましく、１×１０１６ｃｍ－３未満であることがさらに好ましく、１×１０１３ｃｍ－３未満であることがさらに好ましく、１×１０１２ｃｍ－３未満であることがさらに好ましい。なお、チャネル形成領域の金属酸化物のキャリア密度の下限値については、特に限定は無いが、例えば、１×１０－９ｃｍ－３とすることができる。
また、酸化物５３０に金属酸化物を用いる場合、導電体５４２（導電体５４２ａ、および導電体５４２ｂ）と酸化物５３０とが接することで、酸化物５３０中の酸素が導電体５４２へ拡散し、導電体５４２が酸化する場合がある。導電体５４２が酸化することで、導電体５４２の導電率が低下する蓋然性が高い。なお、酸化物５３０中の酸素が導電体５４２へ拡散することを、導電体５４２が酸化物５３０中の酸素を吸収する、と言い換えることができる。
また、酸化物５３０中の酸素が導電体５４２（導電体５４２ａ、および導電体５４２ｂ）へ拡散することで、導電体５４２ａと酸化物５３０ｂとの間、および、導電体５４２ｂと酸化物５３０ｂとの間に異層が形成される場合がある。当該異層は、導電体５４２よりも酸素を多く含むため、当該異層は絶縁性を有すると推定される。このとき、導電体５４２と、当該異層と、酸化物５３０ｂとの３層構造は、金属－絶縁体－半導体からなる３層構造とみなすことができ、ＭＩＳ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造と呼ぶ、またはＭＩＳ構造を主としたダイオード接合構造と呼ぶ場合がある。
なお、上記異層は、導電体５４２と酸化物５３０ｂとの間に形成されることに限られず、例えば、異層が、導電体５４２と酸化物５３０ｃとの間に形成される場合や、導電体５４２と酸化物５３０ｂとの間、および導電体５４２と酸化物５３０ｃとの間に形成される場合がある。
また、酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
その他、酸化物５３０に用いることができる半導体材料は、上述の金属酸化物に限られない。酸化物５３０として、バンドギャップを有する半導体材料（ゼロギャップ半導体ではない半導体材料）を用いてもよい。例えば、シリコンなどの単体元素の半導体、ヒ化ガリウムなどの化合物半導体、半導体として機能する層状物質（原子層物質、２次元材料などともいう）などを半導体材料に用いることが好ましい。特に、半導体として機能する層状物質を半導体材料に用いると好適である。
ここで、本明細書等において、層状物質とは、層状の結晶構造を有する材料群の総称である。層状の結晶構造は、共有結合やイオン結合によって形成される層が、ファンデルワールス力のような、共有結合やイオン結合よりも弱い結合を介して積層している構造である。層状物質は、単位層内における電気伝導性が高く、つまり、２次元電気伝導性が高い。半導体として機能し、かつ、２次元電気伝導性の高い材料をチャネル形成領域に用いることで、オン電流の大きいトランジスタを提供することができる。
層状物質として、グラフェン、シリセン、カルコゲン化物などがある。カルコゲン化物は、カルコゲンを含む化合物である。また、カルコゲンは、第１６族に属する元素の総称であり、酸素、硫黄、セレン、テルル、ポロニウム、リバモリウムが含まれる。また、カルコゲン化物として、遷移金属カルコゲナイド、１３族カルコゲナイドなどが挙げられる。
酸化物５３０として、例えば、半導体として機能する遷移金属カルコゲナイドを用いることが好ましい。酸化物５３０として適用可能な遷移金属カルコゲナイドとして、具体的には、硫化モリブデン（代表的にはＭｏＳ２）、セレン化モリブデン（代表的にはＭｏＳｅ２）、モリブデンテルル（代表的にはＭｏＴｅ２）、硫化タングステン（代表的にはＷＳ２）、セレン化タングステン（代表的にはＷＳｅ２）、タングステンテルル（代表的にはＷＴｅ２）、硫化ハフニウム（代表的にはＨｆＳ２）、セレン化ハフニウム（代表的にはＨｆＳｅ２）、硫化ジルコニウム（代表的にはＺｒＳ２）、セレン化ジルコニウム（代表的にはＺｒＳｅ２）などが挙げられる。
酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
なお、酸化物５３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａまたは酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。
また、酸化物５３０ａおよび酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａおよび酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物５３０ａおよび酸化物５３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
酸化物５３０ｂ上には、ソース電極、およびドレイン電極として機能する導電体５４２（導電体５４２ａ、および導電体５４２ｂ）が設けられる。導電体５４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
また、図１０Ａに示すように、酸化物５３０の、導電体５４２との界面とその近傍には、低抵抗領域として、領域５４３（領域５４３ａ、および領域５４３ｂ）が形成される場合がある。このとき、領域５４３ａはソース領域またはドレイン領域の一方として機能し、領域５４３ｂはソース領域またはドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
酸化物５３０と接するように上記導電体５４２を設けることで、領域５４３の酸素濃度が低減する場合がある。また、領域５４３に導電体５４２に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３のキャリア密度が増加し、領域５４３は、低抵抗領域となる。
絶縁体５４４は、導電体５４２を覆うように設けられ、導電体５４２の酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、絶縁体５４４として、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２が耐酸化性を有する材料、または、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５５０は、ゲート絶縁膜として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面および側面）に接して配置することが好ましい。絶縁体５５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下の範囲が好ましい。
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
加熱により酸素が放出される絶縁体を、絶縁体５５０として、酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、酸化物５３０ｃを通じて、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
第１のゲート電極として機能する導電体５６０は、図１０Ａおよび図１０Ｂでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
また、導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層構造としてもよい。
絶縁体５８０は、絶縁体５４４を介して、導電体５４２上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水または水素などの不純物濃度が低減されていることが好ましい。
絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、および絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０および絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
また、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５４４に形成された開口に、導電体５４０ａおよび導電体５４０ｂを配置する。導電体５４０ａおよび導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａおよび導電体５４０ｂは、後述する導電体５４６および導電体５４８と同様の構成である。
絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、および絶縁体５８６には、導電体５４６、および導電体５４８等が埋め込まれている。
導電体５４６、および導電体５４８は、容量素子６００、トランジスタ５００、またはトランジスタ３００と接続するプラグ、または配線としての機能を有する。導電体５４６、および導電体５４８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
続いて、トランジスタ５００の上方には、容量素子６００が設けられている。容量素子６００は、導電体６１０と、導電体６２０、絶縁体６３０とを有する。
また、導電体５４６、および導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、または配線としての機能を有する。導電体６１０は、容量素子６００の電極としての機能を有する。なお、導電体６１２、および導電体６１０は、同時に形成することができる。
導電体６１２、および導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。または、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
図９では、導電体６１２、および導電体６１０は単層構造として示しているが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
導電体６２０、および絶縁体６３０上には、絶縁体６５０が設けられている。絶縁体６５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。
＜トランジスタの構造例＞
なお、本実施の形態に示す半導体装置のトランジスタ５００は、上記の構造に限られるものではない。以下、トランジスタ５００に用いることができる構造例について説明する。
＜トランジスタの構造例１＞
図１１Ａ、図１１Ｂおよび図１１Ｃを用いてトランジスタ５１０Ａの構造例を説明する。図１１Ａはトランジスタ５１０Ａの上面図である。図１１Ｂは、図１１Ａに一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１１Ｃは、図１１Ａに一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１１Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１１Ａ、図１１Ｂおよび図１１Ｃでは、トランジスタ５１０Ａと、層間膜として機能する絶縁体５１１、絶縁体５１２、絶縁体５１４、絶縁体５１６、絶縁体５８０、絶縁体５８２、および絶縁体５８４を示している。また、トランジスタ５１０Ａと電気的に接続し、コンタクトプラグとして機能する導電体５４６（導電体５４６ａ、および導電体５４６ｂ）と、配線として機能する導電体５０３と、を示している。
トランジスタ５１０Ａは、第１のゲート電極として機能する導電体５６０（導電体５６０ａ、および導電体５６０ｂ）と、第２のゲート電極として機能する導電体５０５（導電体５０５ａ、および導電体５０５ｂ）と、第１のゲート絶縁膜として機能する絶縁体５５０と、第２のゲート絶縁膜として機能する絶縁体５２１、絶縁体５２２、および絶縁体５２４と、チャネルが形成される領域を有する酸化物５３０（酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃ）と、ソースまたはドレインの一方として機能する導電体５４２ａと、ソースまたはドレインの他方として機能する導電体５４２ｂと、絶縁体５７４とを有する。
また、図１１Ａ、図１１Ｂおよび図１１Ｃに示すトランジスタ５１０Ａでは、酸化物５３０ｃ、絶縁体５５０、および導電体５６０が、絶縁体５８０に設けられた開口部内に、絶縁体５７４を介して配置される。また、酸化物５３０ｃ、絶縁体５５０、および導電体５６０は、導電体５４２ａ、および導電体５４２ｂとの間に配置される。
絶縁体５１１、および絶縁体５１２は、層間膜として機能する。
層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
例えば、絶縁体５１１は、水または水素などの不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア膜として機能することが好ましい。したがって、絶縁体５１１は、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。また、例えば、絶縁体５１１として酸化アルミニウムや窒化シリコンなどを用いてもよい。当該構成により、水素、水などの不純物が絶縁体５１１よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。
例えば、絶縁体５１２は、絶縁体５１１よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
導電体５０３は、絶縁体５１２に埋め込まれるように形成される。ここで、導電体５０３の上面の高さと、絶縁体５１２の上面の高さは同程度にできる。なお導電体５０３は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３を２層以上の多層膜構造としてもよい。なお、導電体５０３は、タングステン、銅、またはアルミニウムを主成分とする導電性が高い導電性材料を用いることが好ましい。
トランジスタ５１０Ａにおいて、導電体５６０は、第１のゲート（トップゲート、ともいう）電極として機能する場合がある。また、導電体５０５は、第２のゲート（ボトムゲート、ともいう）電極として機能する場合がある。その場合、導電体５０５に印加する電位を、導電体５６０に印加する電位と連動させず、独立して変化させることで、トランジスタ５１０Ａのしきい値電圧を制御することができる。特に、導電体５０５に負の電位を印加することにより、トランジスタ５１０Ａのしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０５に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
また、例えば、導電体５０５と、導電体５６０とを重畳して設けることで、導電体５６０、および導電体５０５に電位を印加した場合、導電体５６０から生じる電界と、導電体５０５から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。
つまり、第１のゲート電極としての機能を有する導電体５６０の電界と、第２のゲート電極としての機能を有する導電体５０５の電界によって、チャネル形成領域を電気的に取り囲むことができる。すなわち、先に記載のトランジスタ５００と同様に、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造である。
絶縁体５１４、および絶縁体５１６は、絶縁体５１１または絶縁体５１２と同様に、層間膜として機能する。例えば、絶縁体５１４は、水または水素などの不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア膜として機能することが好ましい。当該構成により、水素、水などの不純物が絶縁体５１４よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。また、例えば、絶縁体５１６は、絶縁体５１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
第２のゲートとして機能する導電体５０５は、絶縁体５１４および絶縁体５１６の開口の内壁に接して導電体５０５ａが形成され、さらに内側に導電体５０５ｂが形成されている。ここで、導電体５０５ａおよび導電体５０５ｂの上面の高さと、絶縁体５１６の上面の高さは同程度にできる。なお、トランジスタ５１０Ａでは、導電体５０５ａおよび導電体５０５ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０５は、単層、または３層以上の積層構造としてもよい。
ここで、導電体５０５ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する（上記酸素が透過しにくい）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一つ、または、すべての拡散を抑制する機能とする。
例えば、導電体５０５ａが酸素の拡散を抑制する機能を持つことにより、導電体５０５ｂが酸化して導電率が低下することを抑制することができる。
また、導電体５０５が配線の機能を兼ねる場合、導電体５０５ｂは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体５０３は、必ずしも設けなくともよい。なお、導電体５０５ｂを単層で図示したが、積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層としてもよい。
絶縁体５２１、絶縁体５２２、および絶縁体５２４は、第２のゲート絶縁膜としての機能を有する。
また、絶縁体５２２は、バリア性を有することが好ましい。絶縁体５２２がバリア性を有することで、トランジスタ５１０Ａの周辺部からトランジスタ５１０Ａへの水素等の不純物の混入を抑制する層として機能する。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などを含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
また、絶縁体５２１は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ－ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２１を得ることができる。
なお、図１１Ｂおよび図１１Ｃには、第２のゲート絶縁膜として、３層の積層構造を示したが、２層以下、または４層以上の積層構造としてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
チャネル形成領域として機能する領域を有する酸化物５３０は、酸化物５３０ａと、酸化物５３０ａ上の酸化物５３０ｂと、酸化物５３０ｂ上の酸化物５３０ｃと、を有する。酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。酸化物５３０として、上述した金属酸化物の一種である酸化物半導体を用いることができる。
なお、酸化物５３０ｃは、絶縁体５８０に設けられた開口部内に、絶縁体５７４を介して設けられることが好ましい。絶縁体５７４がバリア性を有する場合、絶縁体５８０からの不純物が酸化物５３０へと拡散することを抑制することができる。
導電体５４２（導電体５４２ａ、および導電体５４２ｂ）は、一方がソース電極として機能し、他方がドレイン電極として機能する。
導電体５４２ａと、導電体５４２ｂとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
また、図１１Ｂでは導電体５４２ａと、導電体５４２ｂとして単層構造を示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
また、導電体５４２上に、バリア層を設けてもよい。バリア層は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、絶縁体５７４を成膜する際に、導電体５４２が酸化することを抑制することができる。
バリア層には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、ＣＶＤ法で形成した窒化シリコンを用いてもよい。
バリア層を有することで、導電体５４２の材料選択の幅を広げることができる。例えば、導電体５４２に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
絶縁体５５０は、第１のゲート絶縁膜として機能する。絶縁体５５０は、絶縁体５８０に設けられた開口部内に、酸化物５３０ｃ、および絶縁体５７４を介して設けられることが好ましい。
トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。その場合、絶縁体５５０は、第２のゲート絶縁膜と同様に、積層構造としてもよい。ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ－ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
第１のゲート電極として機能する導電体５６０は、導電体５６０ａ、および導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、導電体５０５ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択の幅を広げることができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０として用いることができる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層構造としてもよい。
絶縁体５８０と、トランジスタ５１０Ａとの間に絶縁体５７４を配置する。絶縁体５７４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
絶縁体５７４を有することで、絶縁体５８０が有する水、および水素などの不純物が酸化物５３０ｃ、絶縁体５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
絶縁体５８０、絶縁体５８２、および絶縁体５８４は、層間膜として機能する。
絶縁体５８２は、絶縁体５１４と同様に、水または水素などの不純物が、外部からトランジスタ５１０Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。
また、絶縁体５８０、および絶縁体５８４は、絶縁体５１６と同様に、絶縁体５８２よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、トランジスタ５１０Ａは、絶縁体５８０、絶縁体５８２、および絶縁体５８４に埋め込まれた導電体５４６などのプラグや配線を介して、他の構造と電気的に接続してもよい。
また、導電体５４６の材料としては、導電体５０５と同様に、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
例えば、導電体５４６として、水素、および酸素に対してバリア性を有する導電体である窒化タンタル等と、導電性が高いタングステンとの積層構造を用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。
上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを用いた半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを用いた半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
＜トランジスタの構造例２＞
図１２Ａ、図１２Ｂおよび図１２Ｃを用いてトランジスタ５１０Ｂの構造例を説明する。図１２Ａはトランジスタ５１０Ｂの上面図である。図１２Ｂは、図１２Ａに一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１２Ｃは、図１２Ａに一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１２Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｂはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
トランジスタ５１０Ｂは、導電体５４２（導電体５４２ａ、および導電体５４２ｂ）と、酸化物５３０ｃ、絶縁体５５０、および導電体５６０と、が重畳する領域を有する。当該構造とすることで、オン電流が高いトランジスタを提供することができる。また、制御性が高いトランジスタを提供することができる。
第１のゲート電極として機能する導電体５６０は、導電体５６０ａ、および導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、導電体５０５ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの幅を広げることができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
また、導電体５６０の上面および側面、絶縁体５５０の側面、および酸化物５３０ｃの側面を覆うように、絶縁体５７４を設けることが好ましい。なお、絶縁体５７４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
絶縁体５７４を設けることで、導電体５６０の酸化を抑制することができる。また、絶縁体５７４を有することで、絶縁体５８０が有する水、および水素などの不純物がトランジスタ５１０Ｂへ拡散することを抑制することができる。
また、導電体５４６と、絶縁体５８０との間に、バリア性を有する絶縁体５７６（絶縁体５７６ａ、および絶縁体５７６ｂ）を配置してもよい。絶縁体５７６を設けることで、絶縁体５８０の酸素が導電体５４６と反応し、導電体５４６が酸化することを抑制することができる。
また、バリア性を有する絶縁体５７６を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電体５４６に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることで、低消費電力の半導体装置を提供することができる。具体的には、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
＜トランジスタの構造例３＞
図１３Ａ、図１３Ｂおよび図１３Ｃを用いてトランジスタ５１０Ｃの構造例を説明する。図１３Ａはトランジスタ５１０Ｃの上面図である。図１３Ｂは、図１３Ａに一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１３Ｃは、図１３Ａに一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１３Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｃはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
図１３Ａ、図１３Ｂおよび図１３Ｃに示すトランジスタ５１０Ｃは、導電体５４２ａと酸化物５３０ｂの間に導電体５４７ａが配置され、導電体５４２ｂと酸化物５３０ｂの間に導電体５４７ｂが配置されている。ここで、導電体５４２ａ（導電体５４２ｂ）は、導電体５４７ａ（導電体５４７ｂ）の上面および導電体５６０側の側面を越えて延在し、酸化物５３０ｂの上面に接する領域を有する。ここで、導電体５４７は、導電体５４２に用いることができる導電体を用いればよい。さらに、導電体５４７の膜厚は、少なくとも導電体５４２より厚いことが好ましい。
図１３Ａ、図１３Ｂおよび図１３Ｃに示すトランジスタ５１０Ｃは、上記のような構成を有することにより、トランジスタ５１０Ａよりも、導電体５４２を導電体５６０に近づけることができる。または、導電体５４２ａの端部および導電体５４２ｂの端部と、導電体５６０を重ねることができる。これにより、トランジスタ５１０Ｃの実質的なチャネル長を短くし、オン電流および周波数特性の向上を図ることができる。
また、導電体５４７ａ（導電体５４７ｂ）は、導電体５４２ａ（導電体５４２ｂ）と重畳して設けられることが好ましい。このような構成にすることで、導電体５４６ａ（導電体５４６ｂ）を埋め込む開口を形成するエッチングにおいて、導電体５４７ａ（導電体５４７ｂ）がストッパとして機能し、酸化物５３０ｂがオーバーエッチングされるのを防ぐことができる。
また、図１３Ａ、図１３Ｂおよび図１３Ｃに示すトランジスタ５１０Ｃは、絶縁体５４４の上に接して絶縁体５４５を配置する構成にしてもよい。絶縁体５４４としては、水または水素などの不純物や、過剰な酸素が、絶縁体５８０側からトランジスタ５１０Ｃに混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体５４５としては、絶縁体５４４に用いることができる絶縁体を用いることができる。また、絶縁体５４４としては、例えば、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化シリコンまたは窒化酸化シリコンなどの、窒化物絶縁体を用いてもよい。
また、図１３Ａ、図１３Ｂおよび図１３Ｃに示すトランジスタ５１０Ｃは、図１１Ａ、図１１Ｂおよび図１１Ｃに示すトランジスタ５１０Ａと異なり、導電体５０５を単層構造で設けてもよい。この場合、パターン形成された導電体５０５の上に絶縁体５１６となる絶縁膜を成膜し、当該絶縁膜の上部を、導電体５０５の上面が露出するまでＣＭＰ法などを用いて除去すればよい。ここで、導電体５０５の上面の平坦性を良好にすることが好ましい。例えば、導電体５０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体５０５の上に形成される、絶縁層の平坦性を良好にし、酸化物５３０ｂおよび酸化物５３０ｃの結晶性の向上を図ることができる。
＜トランジスタの構造例４＞
図１４Ａ、図１４Ｂおよび図１４Ｃを用いてトランジスタ５１０Ｄの構造例を説明する。図１４Ａはトランジスタ５１０Ｄの上面図である。図１４Ｂは、図１４Ａに一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１４Ｃは、図１４Ａに一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１４Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｄは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
図１４Ａ乃至図１４Ｃでは、導電体５０３を設けずに、第２のゲートとしての機能を有する導電体５０５を配線としても機能させている。また、酸化物５３０ｃ上に絶縁体５５０を有し、絶縁体５５０上に金属酸化物５５２を有する。また、金属酸化物５５２上に導電体５６０を有し、導電体５６０上に絶縁体５７０を有する。また、絶縁体５７０上に絶縁体５７１を有する。
金属酸化物５５２は、酸素拡散を抑制する機能を有することが好ましい。絶縁体５５０と、導電体５６０との間に、酸素の拡散を抑制する金属酸化物５５２を設けることで、導電体５６０への酸素の拡散が抑制される。つまり、酸化物５３０へ供給する酸素量の減少を抑制することができる。また、酸素による導電体５６０の酸化を抑制することができる。
なお、金属酸化物５５２は、第１のゲートの一部としての機能を有してもよい。例えば、酸化物５３０として用いることができる酸化物半導体を、金属酸化物５５２として用いることができる。その場合、導電体５６０をスパッタリング法で成膜することで、金属酸化物５５２の電気抵抗値を低下させて導電層とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
また、金属酸化物５５２は、ゲート絶縁膜の一部としての機能を有する場合がある。したがって、絶縁体５５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物５５２は、比誘電率が高いｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁膜として機能する絶縁層の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
トランジスタ５１０Ｄにおいて、金属酸化物５５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁膜の一部として機能する金属酸化物とを積層して設けてもよい。
金属酸化物５５２を有することで、ゲート電極として機能する場合は、導電体５６０からの電界の影響を弱めることなく、トランジスタ５１０Ｄのオン電流の向上を図ることができる。または、ゲート絶縁膜として機能する場合は、絶縁体５５０と、金属酸化物５５２との物理的な厚みにより、導電体５６０と、酸化物５３０との間の距離を保つことで、導電体５６０と酸化物５３０との間のリーク電流を抑制することができる。従って、絶縁体５５０、および金属酸化物５５２との積層構造を設けることで、導電体５６０と酸化物５３０との間の物理的な距離、および導電体５６０から酸化物５３０へかかる電界強度を、容易に適宜調整することができる。
具体的には、金属酸化物５５２として、酸化物５３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物５５２として用いることができる。または、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁層である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、金属酸化物５５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５７０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体５７０よりも上方からの酸素で導電体５６０が酸化するのを抑制することができる。また、絶縁体５７０よりも上方からの水または水素などの不純物が、導電体５６０および絶縁体５５０を介して、酸化物５３０に混入することを抑制することができる。
絶縁体５７１はハードマスクとして機能する。絶縁体５７１を設けることで、導電体５６０の加工の際、導電体５６０の側面が概略垂直、具体的には、導電体５６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。
なお、絶縁体５７１に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁体５７０は設けなくともよい。
絶縁体５７１をハードマスクとして用いて、絶縁体５７０、導電体５６０、金属酸化物５５２、絶縁体５５０、および酸化物５３０ｃの一部を選択的に除去することで、これらの側面を略一致させて、かつ、酸化物５３０ｂ表面の一部を露出させることができる。
また、トランジスタ５１０Ｄは、露出した酸化物５３０ｂ表面の一部に領域５３１ａおよび領域５３１ｂを有する。領域５３１ａまたは領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。
領域５３１ａおよび領域５３１ｂの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、またはプラズマ処理などを用いて、露出した酸化物５３０ｂ表面にリンまたはボロンなどの不純物元素を導入することで実現できる。なお、本実施の形態などにおいて「不純物元素」とは、主成分元素以外の元素のことをいう。
また、酸化物５３０ｂ表面の一部を露出させた後に金属膜を成膜し、その後加熱処理することにより、該金属膜に含まれる元素を酸化物５３０ｂに拡散させて領域５３１ａおよび領域５３１ｂを形成することもできる。
酸化物５３０ｂの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域５３１ａおよび領域５３１ｂを「不純物領域」または「低抵抗領域」という場合がある。
絶縁体５７１および／または導電体５６０をマスクとして用いることで、領域５３１ａおよび領域５３１ｂを自己整合（セルフアライメント）的に形成することができる。よって、領域５３１ａおよび／または領域５３１ｂと、導電体５６０が重ならず、寄生容量を低減することができる。また、チャネル形成領域とソースドレイン領域（領域５３１ａまたは領域５３１ｂ）の間にオフセット領域が形成されない。領域５３１ａおよび領域５３１ｂを自己整合（セルフアライメント）的に形成することにより、オン電流の増加、しきい値電圧の低減、動作周波数の向上などを実現できる。
なお、オフ電流を更に低減するため、チャネル形成領域とソースドレイン領域の間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁体５７５の形成後に前述した不純物元素の導入を行なうことで実現できる。この場合、絶縁体５７５も絶縁体５７１などと同様にマスクとして機能する。よって、酸化物５３０ｂの絶縁体５７５と重なる領域に不純物元素が導入されず、該領域の電気抵抗率を高いままとすることができる。
また、トランジスタ５１０Ｄは、絶縁体５７０、導電体５６０、金属酸化物５５２、絶縁体５５０、および酸化物５３０ｃの側面に絶縁体５７５を有する。絶縁体５７５は、比誘電率の低い絶縁体であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などであることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁体５７５に用いると、後の工程で絶縁体５７５中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁体５７５は、酸素を拡散する機能を有することが好ましい。
また、トランジスタ５１０Ｄは、絶縁体５７５、酸化物５３０上に絶縁体５７４を有する。絶縁体５７４は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することができる。例えば、絶縁体５７４として、酸化アルミニウムを用いるとよい。
なお、スパッタリング法を用いた酸化膜は、被成膜構造体から水素を引き抜く場合がある。従って、絶縁体５７４が酸化物５３０および絶縁体５７５から水素および水を吸収することで、酸化物５３０および絶縁体５７５の水素濃度を低減することができる。
＜トランジスタの構造例５＞
図１５Ａ、図１５Ｂ、および図１５Ｃを用いてトランジスタ５１０Ｅの構造例を説明する。図１５Ａはトランジスタ５１０Ｅの上面図である。図１５Ｂは、図１５Ａに一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１５Ｃは、図１５Ａに一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１５Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｅは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
図１５Ａ乃至図１５Ｃでは、導電体５４２を設けずに、露出した酸化物５３０ｂ表面の一部に領域５３１ａおよび領域５３１ｂを有する。領域５３１ａまたは領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。また、酸化物５３０ｂと、絶縁体５７４の間に、絶縁体５７３を有する。
図１５Ｂに示す、領域５３１（領域５３１ａ、および領域５３１ｂ）は、酸化物５３０ｂに下記の元素が添加された領域である。領域５３１は、例えば、ダミーゲートを用いることで形成することができる。
具体的には、酸化物５３０ｂ上にダミーゲートを設け、当該ダミーゲートをマスクとして用い、上記酸化物５３０ｂを低抵抗化する元素を添加するとよい。つまり、酸化物５３０が、ダミーゲートと重畳していない領域に、当該元素が添加され、領域５３１が形成される。なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
なお、酸化物５３０を低抵抗化する元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。当該元素の濃度は、ＳＩＭＳなどを用いて測定すればよい。
特に、ホウ素、及びリンは、例えば低温ポリシリコンの製造ラインの装置を使用することができるため、好ましい。既存の設備を転用することができ、設備投資を抑制することができる。
続いて、酸化物５３０ｂ、およびダミーゲート上に、絶縁体５７３となる絶縁膜、および絶縁体５７４となる絶縁膜を成膜してもよい。絶縁体５７３となる絶縁膜、および絶縁体５７４となる絶縁膜を積層して設けることで、領域５３１と、酸化物５３０ｃおよび絶縁体５５０とが重畳する領域を設けることができる。
具体的には、絶縁体５７４となる絶縁膜上に絶縁体５８０となる絶縁膜を設けた後、絶縁体５８０となる絶縁膜にＣＭＰ処理を行うことで、絶縁体５８０となる絶縁膜の一部を除去し、ダミーゲートを露出する。続いて、ダミーゲートを除去する際に、ダミーゲートと接する絶縁体５７３の一部も除去するとよい。従って、絶縁体５８０に設けられた開口部の側面には、絶縁体５７４、および絶縁体５７３が露出し、当該開口部の底面には、酸化物５３０ｂに設けられた領域５３１の一部が露出する。次に、当該開口部に酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、および導電体５６０となる導電膜を順に成膜した後、絶縁体５８０が露出するまでＣＭＰ処理などにより、酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、および導電体５６０となる導電膜の一部を除去することで、図１５Ａ乃至図１５Ｃに示すトランジスタを形成することができる。
なお、絶縁体５７３、および絶縁体５７４は必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
図１５Ａ乃至図１５Ｃに示すトランジスタは、既存の装置を転用することができ、さらに、導電体５４２を設けないため、コストの低減を図ることができる。
＜トランジスタの構造例６＞
図１６Ａ、図１６Ｂ、および図１６Ｃを用いてトランジスタ５１０Ｆの構造例を説明する。図１６Ａはトランジスタ５１０Ｆの上面図である。図１６Ｂは、図１６Ａに一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１６Ｃは、図１６Ａに一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１６Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｆはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
トランジスタ５１０Ａでは、絶縁体５７４の一部が絶縁体５８０に設けられた開口部内に設けられ、導電体５６０の側面を覆うように設けられている。一方で、トランジスタ５１０Ｆでは絶縁体５８０と絶縁体５７４の一部を除去して開口が形成されている。
また、導電体５４６と、絶縁体５８０との間に、バリア性を有する絶縁体５７６（絶縁体５７６ａ、および絶縁体５７６ｂ）を配置してもよい。絶縁体５７６を設けることで、絶縁体５８０の酸素が導電体５４６と反応し、導電体５４６が酸化することを抑制することができる。
なお、酸化物５３０として酸化物半導体を用いる場合は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａまたは酸化物５３０ｂに用いることができる金属酸化物を用いることができる。
酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃは、結晶性を有することが好ましく、特に、ＣＡＡＣ－ＯＳを用いることが好ましい。ＣＡＡＣ－ＯＳ等の結晶性を有する酸化物は、不純物や欠陥（酸素欠損等）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物５３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物５３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ５１０Ｆは、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
なお、酸化物５３０ａおよび酸化物５３０ｃの一方または双方を省略してもよい。酸化物５３０を酸化物５３０ｂの単層としてもよい。酸化物５３０を、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの積層とする場合は、酸化物５３０ａおよび酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａおよび酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。この場合、酸化物５３０ｃは、酸化物５３０ａに用いることができる金属酸化物を用いることが好ましい。具体的には、酸化物５３０ｃに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｃに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ｃに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
ここで、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物５３０ａおよび酸化物５３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウム等を用いてもよい。また、酸化物５３０ｃを積層構造としてもよい。例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物と、当該Ｉｎ－Ｇａ－Ｚｎ酸化物上のＧａ－Ｚｎ酸化物との積層構造、またはＩｎ－Ｇａ－Ｚｎ酸化物と、当該Ｉｎ－Ｇａ－Ｚｎ酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、Ｉｎ－Ｇａ－Ｚｎ酸化物と、Ｉｎを含まない酸化物との積層構造を、酸化物５３０ｃとして用いてもよい。
具体的には、酸化物５３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または３：１：２［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｃを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：１［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：５［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化ガリウムとの積層構造等が挙げられる。
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５１０Ｆは高いオン電流、および高い周波数特性を得ることができる。なお、酸化物５３０ｃを積層構造とした場合、上述の酸化物５３０ｂと、酸化物５３０ｃとの界面における欠陥準位密度を低くする効果に加え、酸化物５３０ｃが有する構成元素が、絶縁体５５０側に拡散するのを抑制することが期待される。より具体的には、酸化物５３０ｃを積層構造とし、積層構造の上方にＩｎを含まない酸化物を位置させるため、絶縁体５５０側に拡散しうるＩｎを抑制することができる。絶縁体５５０は、ゲート絶縁体として機能するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、酸化物５３０ｃを積層構造とすることで、信頼性の高い半導体装置を提供することが可能となる。
酸化物５３０は、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０のチャネル形成領域となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。このようなトランジスタを用いることで、低消費電力の半導体装置を提供できる。
＜トランジスタの構造例７＞
図１７Ａおよび図１７Ｂを用いてトランジスタ５１０Ｇの構造例を説明する。トランジスタ５１０Ｇはトランジスタ５００の変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。なお、図１７Ａおよび図１７Ｂに示す構成は、トランジスタ３００等、本発明の一形態の半導体装置が有する他のトランジスタにも適用することができる。
図１７Ａは、トランジスタ５１０Ｇのチャネル長方向の断面図であり、図１７Ｂは、トランジスタ５１０Ｇのチャネル幅方向の断面図である。図１７Ａおよび図１７Ｂに示すトランジスタ５１０Ｇは、絶縁体４０２及び絶縁体４０４を有する点が、図１０Ａおよび図１０Ｂに示すトランジスタ５００と異なる。また、導電体５４０ａの側面に接して絶縁体５５１が設けられ、導電体５４０ｂの側面に接して絶縁体５５１が設けられる点が、図１０Ａおよび図１０Ｂに示すトランジスタ５００と異なる。さらに、絶縁体５２０を有さない点が、図１０Ａおよび図１０Ｂに示すトランジスタ５００と異なる。
図１７Ａおよび図１７Ｂに示すトランジスタ５１０Ｇは、絶縁体５１２上に絶縁体４０２が設けられる。また、絶縁体５７４上、及び絶縁体４０２上に絶縁体４０４が設けられる。
図１７Ａおよび図１７Ｂに示すトランジスタ５１０Ｇでは、絶縁体５１４、絶縁体５１６、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、及び絶縁体５７４がパターニングされており、絶縁体４０４がこれらを覆う構造になっている。つまり、絶縁体４０４は、絶縁体５７４の上面、絶縁体５７４の側面、絶縁体５８０の側面、絶縁体５４４の側面、絶縁体５２４の側面、絶縁体５２２の側面、絶縁体５１６の側面、絶縁体５１４の側面、絶縁体４０２の上面とそれぞれ接する。これにより、酸化物５３０等は、絶縁体４０４と絶縁体４０２によって外部から隔離される。
絶縁体４０２及び絶縁体４０４は、水素（例えば、水素原子、水素分子などの少なくとも一つ）又は水分子の拡散を抑制する機能が高いことが好ましい。例えば、絶縁体４０２及び絶縁体４０４として、水素バリア性が高い材料である、窒化シリコン又は窒化酸化シリコンを用いることが好ましい。これにより、酸化物５３０に水素等が拡散することを抑制することができるので、トランジスタ５１０Ｇの特性が低下することを抑制することができる。よって、本発明の一形態の半導体装置の信頼性を高めることができる。
絶縁体５５１は、絶縁体５８１、絶縁体４０４、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に接して設けられる。絶縁体５５１は、水素又は水分子の拡散を抑制する機能を有することが好ましい。たとえば、絶縁体５５１として、水素バリア性が高い材料である、窒化シリコン、酸化アルミニウム、又は窒化酸化シリコン等の絶縁体を用いることが好ましい。特に、窒化シリコンは水素バリア性が高い材料であるので、絶縁体５５１として用いると好適である。絶縁体５５１として水素バリア性が高い材料を用いることにより、水又は水素等の不純物が、絶縁体５８０等から導電体５４０ａ及び導電体５４０ｂを通じて酸化物５３０に拡散することを抑制することができる。また、絶縁体５８０に含まれる酸素が導電体５４０ａ及び導電体５４０ｂに吸収されることを抑制することができる。以上により、本発明の一形態の半導体装置の信頼性を高めることができる。
図１８は、トランジスタ５００及びトランジスタ３００を、図１７Ａおよび図１７Ｂに示す構成とした場合における、半導体装置の構成例を示す断面図である。導電体５４６の側面に、絶縁体５５１が設けられている。
図１９Ａおよび図１９Ｂは、図１７Ａおよび図１７Ｂに示すトランジスタの変形例である。図１９Ａはトランジスタのチャネル長方向の断面図であり、図１９Ｂはトランジスタのチャネル幅方向の断面図である。図１９Ａおよび図１９Ｂに示すトランジスタは、酸化物５３０ｃが酸化物５３０ｃ１及び酸化物５３０ｃ２の２層構造である点が、図１７Ａおよび図１７Ｂに示すトランジスタと異なる。
酸化物５３０ｃ１は、絶縁体５２４の上面、酸化物５３０ａの側面、酸化物５３０ｂの上面及び側面、導電体５４２ａ及び導電体５４２ｂの側面、絶縁体５４４の側面、及び絶縁体５８０の側面と接する。酸化物５３０ｃ２は、絶縁体５５０と接する。
酸化物５３０ｃ１として、例えば、Ｉｎ－Ｚｎ酸化物を用いることができる。また、酸化物５３０ｃ２として、酸化物５３０ｃが１層構造である場合に酸化物５３０ｃに用いることができる材料と同様の材料を用いることができる。例えば、酸化物５３０ｃ２として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いることができる。
酸化物５３０ｃを酸化物５３０ｃ１及び酸化物５３０ｃ２の２層構造とすることにより、酸化物５３０ｃを１層構造とする場合より、トランジスタのオン電流を高めることができる。よって、トランジスタを、例えば、パワーＭＯＳトランジスタとすることができる。なお、図１０Ａおよび図１０Ｂに示すトランジスタが有する酸化物５３０ｃも、酸化物５３０ｃ１と酸化物５３０ｃ２の２層構造とすることができる。
図１９Ａおよび図１９Ｂに示すトランジスタは、例えば、トランジスタ５００、トランジスタ３００、または、その双方に適用することができる。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物であるＣＡＣ－ＯＳ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及びＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）について説明する。
＜金属酸化物の構成＞
ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（又はホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、又は金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
＜金属酸化物の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体などがある。
また、酸化物半導体は、結晶構造に着目した場合、上記とは異なる分類となる場合がある。ここで、酸化物半導体における、結晶構造の分類について、図２０Ａを用いて説明を行う。図２０Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
図２０Ａに示すように、ＩＧＺＯは、大きく分けてＡｍｏｒｐｈｏｕｓ（無定形）と、Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）と、Ｃｒｙｓｔａｌ（結晶）と、に分類される。また、Ａｍｏｒｐｈｏｕｓの中には、ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓが含まれる。また、Ｃｒｙｓｔａｌｌｉｎｅの中には、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）が含まれる。なお、Ｃｒｙｓｔａｌｌｉｎｅの分類には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、ｐｏｌｙ ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓは除かれる。また、Ｃｒｙｓｔａｌの中には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、及びｐｏｌｙ ｃｒｙｓｔａｌが含まれる。
なお、図２０Ａに示す太枠内の構造は、Ａｍｏｒｐｈｏｕｓ（無定形）と、Ｃｒｙｓｔａｌ（結晶）との間の中間状態であり、新しい境界領域（Ｎｅｗ ｃｒｙｓｔａｌｌｉｎｅ ｐｈａｓｅ）に属する構造である。当該構造は、Ａｍｏｒｐｈｏｕｓと、Ｃｒｙｓｔａｌとの間の境界領域にある。すなわち、当該構造は、エネルギー的に不安定なＡｍｏｒｐｈｏｕｓ（無定形）や、Ｃｒｙｓｔａｌ（結晶）とは全く異なる構造と言い換えることができる。
なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）像を用いて評価することができる。ここで、石英ガラス、及びＣｒｙｓｔａｌｌｉｎｅに分類される結晶構造を有するＩＧＺＯ（結晶性ＩＧＺＯともいう）のＸＲＤスペクトルを図２０Ｂおよび図２０Ｃに示す。また、図２０Ｂが石英ガラス、図２０Ｃが結晶性ＩＧＺＯのＸＲＤスペクトルである。なお、図２０Ｃに示す結晶性ＩＧＺＯの組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図２０Ｃに示す結晶性ＩＧＺＯの厚さは、５００ｎｍである。
図２０Ｂの矢印に示すように、石英ガラスは、ＸＲＤスペクトル（図２０Ｂおよび図２０Ｃでは、「Ｉｎｔｅｎｓｉｔｙ」と表記）のピークの形状がほぼ左右対称である。一方で、図２０Ｃの矢印に示すように、結晶性ＩＧＺＯは、ＸＲＤスペクトルのピークの形状が左右非対称である。ＸＲＤスペクトルのピークの形状が左右非対称であることは、結晶の存在を明示している。別言すると、ＸＲＤスペクトルのピークの形状で左右対称でないと、Ａｍｏｒｐｈｏｕｓであるとは言えない。なお、図２０Ｃには、２θ＝３１°、またはその近傍に結晶相（ＩＧＺＯ ｃｒｙｓｔａｌ ｐｈａｓｅ）を明記してある。ＸＲＤスペクトルのピークにおいて、形状が左右非対称となる由来は当該結晶相（微結晶）に起因すると推定される。
具体的には、図２０Ｃに示す、結晶性ＩＧＺＯのＸＲＤスペクトルにおいて、２θ＝３４°またはその近傍にピークを有する。また、微結晶は、２θ＝３１°またはその近傍にピークを有する。酸化物半導体膜をＸ線回折像を用いて評価する場合、図２０Ｃに示すように、２θ＝３４°またはその近傍のピークよりも低角度側のスペクトルの幅が広くなる。これは、酸化物半導体膜中に、２θ＝３１°またはその近傍にピークを有する微結晶が内在することを示唆している。
また、膜の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ Ｂｅａｍ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう）にて評価することができる。基板温度を室温として成膜したＩＧＺＯ膜の回折パターンを図２０Ｄに示す。なお、図２０Ｄに示すＩＧＺＯ膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］である酸化物ターゲットを用いて、スパッタリング法によって成膜される。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われた。
図２０Ｄに示すように、室温成膜したＩＧＺＯ膜の回折パターンでは、ハローではなく、スポット状のパターンが観察される。このため、室温成膜したＩＧＺＯ膜は、結晶状態でもなく、非晶質状態でもない、中間状態であり、非晶質状態であると結論することはできないと推定される。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、及び七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
なお、明確な結晶粒界（グレインバウンダリー）が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、または電界効果移動度の低下を引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ－ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ－ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ－Ｚｎ酸化物、及びＩｎ－Ｇａ－Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
また、ＣＡＡＣ－ＯＳは、インジウム、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ－ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ－ＯＳを用いると、製造工程の自由度を広げることが可能となる。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆又は低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。
また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい。例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
Ｃ１１：容量素子、Ｃ１２：容量素子、Ｃ２１：容量素子、Ｃ２２：容量素子、Ｃ４１：容量素子、Ｃ４２：容量素子、Ｃ６１：容量素子、Ｃ６２：容量素子、ＤＶ１２：電位差、ＤＶ１３：電位差、ＤＶ２２：電位差、ＤＶ２３：電位差、Ｎ１１：ノード、Ｎ１２：ノード、Ｎ２１：ノード、Ｎ２２：ノード、Ｎ４１：ノード、Ｎ４２：ノード、Ｎ６１：ノード、Ｎ６２：ノード、ＳＩ１：信号、ＳＩ１＿ＩＮ：入力端子、ＳＩ１Ｂ：信号、ＳＩ１Ｂ＿ＩＮ：入力端子、ＳＩ２：信号、ＳＩ２＿ＩＮ：入力端子、ＳＩ２Ｂ：信号、ＳＩ２Ｂ＿ＩＮ：入力端子、ＳＯ１：信号、ＳＯ１＿ＯＵＴ：出力端子、ＳＯ１Ｂ：信号、ＳＯ１Ｂ＿ＯＵＴ：出力端子、ＳＯ２：信号、ＳＯ２＿ＯＵＴ：出力端子、ＳＯ２Ｂ：信号、ＳＯ２Ｂ＿ＯＵＴ：出力端子、１０：半導体装置、１１：トランジスタ、１２：トランジスタ、１３：トランジスタ、１４：トランジスタ、１５：トランジスタ、１６：トランジスタ、１７：トランジスタ、１８：トランジスタ、２０：半導体装置、２１：トランジスタ、２２：トランジスタ、２３：トランジスタ、２４：トランジスタ、２５：トランジスタ、２６：トランジスタ、３１：トランジスタ、３１＿１：トランジスタ、３１＿２：トランジスタ、３２：トランジスタ、３２＿１：トランジスタ、３２＿２：トランジスタ、４０：半導体装置、４１：トランジスタ、４２：トランジスタ、４３：トランジスタ、４４：トランジスタ、４５：トランジスタ、４６：トランジスタ、４７：トランジスタ、４８：トランジスタ、４９：トランジスタ、５０：トランジスタ、６０：半導体装置、６１：トランジスタ、６２：トランジスタ、６３：トランジスタ、６４：トランジスタ、６５：トランジスタ、６６：トランジスタ、６７：トランジスタ、６８：トランジスタ、６９：トランジスタ、７０：トランジスタ、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６２：絶縁体、３６４：絶縁体、３６６：導電体、３７０：絶縁体、３７２：絶縁体、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８６：導電体、４０２：絶縁体、４０４：絶縁体、５００：トランジスタ、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５０５：導電体、５０５ａ：導電体、５０５ｂ：導電体、５１０：絶縁体、５１０Ａ：トランジスタ、５１０Ｂ：トランジスタ、５１０Ｃ：トランジスタ、５１０Ｄ：トランジスタ、５１０Ｅ：トランジスタ、５１０Ｆ：トランジスタ、５１０Ｇ：トランジスタ、５１１：絶縁体、５１２：絶縁体、５１４：絶縁体、５１６：絶縁体、５１８：導電体、５２０：絶縁体、５２１：絶縁体、５２２：絶縁体、５２４：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５３０ｃ：酸化物、５３０ｃ１：酸化物、５３０ｃ２：酸化物、５３１：領域、５３１ａ：領域、５３１ｂ：領域、５４０ａ：導電体、５４０ｂ：導電体、５４２：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３：領域、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４５：絶縁体、５４６：導電体、５４６ａ：導電体、５４６ｂ：導電体、５４７：導電体、５４７ａ：導電体、５４７ｂ：導電体、５４８：導電体、５５０：絶縁体、５５１：絶縁体、５５２：金属酸化物、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７０：絶縁体、５７１：絶縁体、５７３：絶縁体、５７４：絶縁体、５７５：絶縁体、５７６：絶縁体、５７６ａ：絶縁体、５７６ｂ：絶縁体、５８０：絶縁体、５８１：絶縁体、５８２：絶縁体、５８４：絶縁体、５８６：絶縁体、６００：容量素子、６１０：導電体、６１２：導電体、６２０：導電体、６３０：絶縁体、６５０：絶縁体

Claims (4)

  1. 第１トランジスタ乃至第８トランジスタと、
    第１容量素子および第２容量素子と、
    第１配線および第２配線と、
    第１入力端子および第２入力端子と、
    第１出力端子および第２出力端子と、を有し、
    前記第１トランジスタのソースまたはドレインの一方は、前記第１配線と導通しており、
    前記第１トランジスタのソースまたはドレインの他方は、前記第２トランジスタのソースまたはドレインの一方、前記第１容量素子の一方の端子、および、前記第１出力端子と導通しており、
    前記第２トランジスタのソースまたはドレインの他方は、前記第２配線と導通しており、
    前記第１トランジスタのゲートは、前記第４トランジスタのゲート、前記第８トランジスタのソースまたはドレインの一方、前記第７トランジスタのソースまたはドレインの一方、前記第２容量素子の一方の端子、および、前記第６トランジスタのゲートと導通しており、
    前記第２トランジスタのゲートは、前記第１容量素子の他方の端子、前記第４トランジスタのソースまたはドレインの一方、前記第３トランジスタのソースまたはドレインの一方、前記第８トランジスタのゲート、および、前記第５トランジスタのゲートと導通しており、
    前記第４トランジスタのソースまたはドレインの他方は、前記第１配線と導通しており、
    前記第３トランジスタのソースまたはドレインの他方は、前記第２配線と導通しており、
    前記第３トランジスタのゲートは、前記第２入力端子と導通しており、
    前記第８トランジスタのソースまたはドレインの他方は、前記第１配線と導通しており、
    前記第７トランジスタのソースまたはドレインの他方は、前記第２配線と導通しており、
    前記第７トランジスタのゲートは、前記第１入力端子と導通しており、
    前記第５トランジスタのソースまたはドレインの一方は、前記第１配線と導通しており、
    前記第５トランジスタのソースまたはドレインの他方は、前記第６トランジスタのソースまたはドレインの一方、前記第２容量素子の他方の端子、および、前記第２出力端子と導通しており、
    前記第６トランジスタのソースまたはドレインの他方は、前記第２配線と導通している、半導体装置。
  2. 第１トランジスタ乃至第８トランジスタと、
    第１容量素子および第２容量素子と、
    第１配線および第２配線と、
    第１入力端子および第２入力端子と、
    第１出力端子および第２出力端子と、を有し、
    前記第１トランジスタのソースまたはドレインの一方は、前記第１配線と導通しており、
    前記第１トランジスタのソースまたはドレインの他方は、前記第２トランジスタのソースまたはドレインの一方、前記第１容量素子の一方の端子、および、前記第１出力端子と導通しており、
    前記第２トランジスタのソースまたはドレインの他方は、前記第２配線と導通しており、
    前記第１トランジスタのゲートは、前記第４トランジスタのゲート、前記第８トランジスタのソースまたはドレインの一方、前記第７トランジスタのソースまたはドレインの一方、前記第２容量素子の一方の端子、および、前記第６トランジスタのゲートと導通しており、
    前記第２トランジスタのゲートは、前記第１容量素子の他方の端子、前記第４トランジスタのソースまたはドレインの一方、前記第３トランジスタのソースまたはドレインの一方、前記第８トランジスタのゲート、および、前記第５トランジスタのゲートと導通しており、
    前記第４トランジスタのソースまたはドレインの他方は、前記第１配線と導通しており、
    前記第３トランジスタのソースまたはドレインの他方は、前記第２配線と導通しており、
    前記第３トランジスタのゲートは、前記第２入力端子と導通しており、
    前記第８トランジスタのソースまたはドレインの他方は、前記第１配線と導通しており、
    前記第７トランジスタのソースまたはドレインの他方は、前記第２配線と導通しており、
    前記第７トランジスタのゲートは、前記第１入力端子と導通しており、
    前記第５トランジスタのソースまたはドレインの一方は、前記第１配線と導通しており、
    前記第５トランジスタのソースまたはドレインの他方は、前記第６トランジスタのソースまたはドレインの一方、前記第２容量素子の他方の端子、および、前記第２出力端子と導通しており、
    前記第６トランジスタのソースまたはドレインの他方は、前記第２配線と導通しており、
    前記第１配線には、第１電位が供給され、
    前記第２配線には、第２電位が供給され、
    前記第２電位は、前記第１電位より高い電位であり、
    前記第１入力端子には、デジタルの第１信号が入力され、
    前記第２入力端子には、デジタルの第２信号が入力され、
    前記第２信号は、前記第１信号の論理が反転された信号である、半導体装置。
  3. 請求項１または請求項２において、
    前記第１トランジスタ乃至前記第８トランジスタは、ｎチャネル型である、半導体装置。
  4. 請求項１または請求項２において、
    前記第１トランジスタ乃至前記第８トランジスタは、チャネル形成領域に金属酸化物を有する、半導体装置。
JP2021510569A 2019-03-29 2020-03-12 半導体装置 Active JP7564092B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2024167141A JP7767543B2 (ja) 2019-03-29 2024-09-26 半導体装置
JP2025182217A JP2026003064A (ja) 2019-03-29 2025-10-29 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019066785 2019-03-29
JP2019066785 2019-03-29
PCT/IB2020/052186 WO2020201860A1 (ja) 2019-03-29 2020-03-12 単極性トランジスタを用いて構成された論理回路、および、半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024167141A Division JP7767543B2 (ja) 2019-03-29 2024-09-26 半導体装置

Publications (3)

Publication Number Publication Date
JPWO2020201860A1 JPWO2020201860A1 (ja) 2020-10-08
JPWO2020201860A5 JPWO2020201860A5 (ja) 2023-03-06
JP7564092B2 true JP7564092B2 (ja) 2024-10-08

Family

ID=72666570

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2021510569A Active JP7564092B2 (ja) 2019-03-29 2020-03-12 半導体装置
JP2024167141A Active JP7767543B2 (ja) 2019-03-29 2024-09-26 半導体装置
JP2025182217A Pending JP2026003064A (ja) 2019-03-29 2025-10-29 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2024167141A Active JP7767543B2 (ja) 2019-03-29 2024-09-26 半導体装置
JP2025182217A Pending JP2026003064A (ja) 2019-03-29 2025-10-29 半導体装置

Country Status (3)

Country Link
US (1) US11777502B2 (ja)
JP (3) JP7564092B2 (ja)
WO (1) WO2020201860A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7554673B2 (ja) * 2018-12-20 2024-09-20 株式会社半導体エネルギー研究所 半導体装置
JP7578594B2 (ja) * 2019-07-05 2024-11-06 株式会社半導体エネルギー研究所 半導体装置、蓄電装置および半導体装置の動作方法
CN116345891A (zh) * 2021-12-22 2023-06-27 群创光电股份有限公司 电压转换器电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115758A (ja) 2001-10-03 2003-04-18 Nec Corp サンプリングレベル変換回路と２相及び多相展開回路並びに表示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857984A (en) * 1984-12-26 1989-08-15 Hughes Aircraft Company Three-terminal MOS integrated circuit switch
JPS61264820A (ja) 1985-05-20 1986-11-22 Fujitsu Ltd ダイナミツク論理回路
US5694061A (en) 1995-03-27 1997-12-02 Casio Computer Co., Ltd. Semiconductor device having same conductive type MIS transistors, a simple circuit design, and a high productivity
JP2939865B2 (ja) 1995-07-03 1999-08-25 カシオ計算機株式会社 薄膜半導体装置およびそれを用いた表示装置
JP3092506B2 (ja) 1995-03-27 2000-09-25 カシオ計算機株式会社 半導体装置およびこれを用いた表示駆動装置
JP3734664B2 (ja) * 2000-02-24 2006-01-11 株式会社日立製作所 表示デバイス
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
US6788108B2 (en) 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101721850B1 (ko) * 2009-11-13 2017-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011070929A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP5447102B2 (ja) * 2010-03-31 2014-03-19 ソニー株式会社 インバータ回路および表示装置
US8300039B2 (en) 2010-03-30 2012-10-30 Sony Corporation Inverter circuit and display
WO2012029638A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102789808B (zh) 2011-05-20 2018-03-06 株式会社半导体能源研究所 存储器装置和用于驱动存储器装置的方法
US8994439B2 (en) 2012-04-19 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, image display device, storage device, and electronic device
JP6581765B2 (ja) 2013-10-02 2019-09-25 株式会社半導体エネルギー研究所 ブートストラップ回路、およびブートストラップ回路を有する半導体装置
US9450581B2 (en) 2014-09-30 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, semiconductor device, electronic component, and electronic device
US9520872B2 (en) * 2014-12-23 2016-12-13 Qualcomm Incorporated Linear equalizer with variable gain
US9935633B2 (en) 2015-06-30 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, semiconductor device, electronic component, and electronic device
KR102588078B1 (ko) 2016-11-21 2023-10-13 엘지디스플레이 주식회사 표시장치
JP2018093483A (ja) 2016-11-29 2018-06-14 株式会社半導体エネルギー研究所 半導体装置、表示装置及び電子機器
JP7359754B2 (ja) 2018-04-20 2023-10-11 株式会社半導体エネルギー研究所 半導体装置
JP7554673B2 (ja) * 2018-12-20 2024-09-20 株式会社半導体エネルギー研究所 半導体装置
US11005475B1 (en) * 2020-01-06 2021-05-11 Innolux Corporation Emission driver and pump unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115758A (ja) 2001-10-03 2003-04-18 Nec Corp サンプリングレベル変換回路と２相及び多相展開回路並びに表示装置

Also Published As

Publication number Publication date
WO2020201860A1 (ja) 2020-10-08
JP7767543B2 (ja) 2025-11-11
JP2025000776A (ja) 2025-01-07
US11777502B2 (en) 2023-10-03
US20220173737A1 (en) 2022-06-02
JPWO2020201860A1 (ja) 2020-10-08
JP2026003064A (ja) 2026-01-08

Similar Documents

Publication Publication Date Title
JP7811974B2 (ja) 半導体装置
JP7767543B2 (ja) 半導体装置
WO2020104885A1 (ja) 二次電池の異常検知装置、および、半導体装置
JP2024161124A (ja) 半導体装置の駆動方法
JP2025120272A (ja) 半導体装置
JP7412346B2 (ja) 半導体装置
JP2026035758A (ja) 蓄電装置
JP7757477B2 (ja) 半導体装置
JP7577661B2 (ja) 情報処理システム、及びその動作方法
JP7725677B2 (ja) 整合回路及び半導体装置
JP2026075098A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240926

R150 Certificate of patent or registration of utility model

Ref document number: 7564092

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150