Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7566966B2 - 半導体ウェハの製造方法 - Google Patents
[go: Go Back, main page]

JP7566966B2 - 半導体ウェハの製造方法 - Google Patents

半導体ウェハの製造方法 Download PDF

Info

Publication number
JP7566966B2
JP7566966B2 JP2023066092A JP2023066092A JP7566966B2 JP 7566966 B2 JP7566966 B2 JP 7566966B2 JP 2023066092 A JP2023066092 A JP 2023066092A JP 2023066092 A JP2023066092 A JP 2023066092A JP 7566966 B2 JP7566966 B2 JP 7566966B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
film
semiconductor
wafer
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023066092A
Other languages
English (en)
Other versions
JP2023089164A (ja
Inventor
冬馬 伊藤
康人 吉水
宣仁 久下
唯 嘉義
進 小幡
圭一郎 松尾
光雄 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Kioxia Corp
Original Assignee
Toshiba Corp
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Kioxia Corp filed Critical Toshiba Corp
Publication of JP2023089164A publication Critical patent/JP2023089164A/ja
Application granted granted Critical
Publication of JP7566966B2 publication Critical patent/JP7566966B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/20—Aluminium oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • H10P74/277—Circuits for electrically characterising or monitoring manufacturing processes, e.g. circuits in tested chips or circuits in testing wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H10P50/644—Anisotropic liquid etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0432—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Non-Volatile Memory (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Automation & Control Theory (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

実施形態の発明は、半導体ウェハの製造方法に関する。
半導体デバイスの製造においては、半導体デバイスが形成されないＮＰＷ（Ｎｏｎ Ｐｒｏｄｕｃｔ Ｗａｆｅｒ）を用いることがある。また、半導体ウェハ上にメモリセルを３次元的に配置した半導体デバイスが知られている。
国際公開第２０１５／０１２８７４号 国際公開第２０１０／１１４８８７号
実施形態の発明が解決しようとする課題は、より表面積の大きな半導体ウェハを提供することである。
実施形態の半導体ウェハは、内壁面を含む溝を少なくとも一つ有する表面を具備する。溝は、内壁面が露出する。
半導体ウェハの外観模式図である。 半導体ウェハの構造例を示す上面模式図である。 半導体ウェハの構造例を示す断面模式図である。 半導体ウェハの構造例を示す上面模式図である。 領域１０１と領域１０２との境界部を示す上面模式図である。 半導体ウェハの製造方法例を説明するための模式図である。 半導体ウェハの製造方法例を説明するための模式図である。 半導体ウェハの製造方法例を説明するための模式図である。 半導体ウェハの他の製造方法例を説明するための模式図である。 半導体ウェハの他の構造例を示す断面模式図である。 半導体ウェハの他の構造例を示す断面模式図である。 半導体ウェハの他の構造例を示す断面模式図である。 半導体ウェハの他の構造例を示す断面模式図である。 半導体ウェハの他の構造例を示す断面模式図である。 半導体装置の構造例を示す断面模式図である。 半導体製造装置の構成例を示す模式図である。 半導体デバイスの構造例を示す模式図である。 半導体デバイスの製造方法例を説明するための模式図である。 半導体デバイスの製造方法例を説明するための模式図である。
以下、実施形態について、図面を参照して説明する。図面に記載された各構成要素の厚さと平面寸法との関係、各構成要素の厚さの比率等は現物と異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し適宜説明を省略する。
（半導体ウェハの構造例）
図１は、半導体ウェハの外観模式図であり、図２は、半導体ウェハの構造例を示す上面模式図であり、半導体ウェハのＸ軸とＸ軸に直交するＹ軸とを含むＸ－Ｙ平面の一部を示す。図３は、半導体ウェハの構造例を示す断面模式図であり、Ｘ軸とＸ軸およびＹ軸に直交するＺ軸とを含むＸ－Ｚ断面の一部を示す。
半導体ウェハ１は、ＮＰＷであり、成膜、エッチング、その他の半導体製造における諸プロセスを事前に評価・測定するために用いられるウェハである。例えば、ウェハ表面に対して原料ガスを反応させて薄膜を形成するＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）等の成膜プロセス、または、ウェハ表面に対してプラズマを供給して薄膜をエッチングするＣＤＥ（Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃｈｉｎｇ）、表面に対して原料ガスを供給して薄膜をエッチングするＡＬＥ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｅｔｃｈｉｎｇ）、液体を供給するＷｅｔ ｅｔｃｈｉｎｇ等のエッチングプロセスの評価・測定に用いられる。または、それらの再現性試験等にも用いられる。または、半導体デバイスが形成されたウェハと同一処理室で処理される場合がある。実施形態の半導体ウェハ１は、ダミーウェハまたはテストピース等とも称され得る。
半導体ウェハ１は、Ｘ軸方向およびＹ軸方向に延在する表面１０ａと、表面１０ａの反対面である表面１０ｂと、を含む。表面１０ａの表面積は、半導体デバイスが形成された、または形成途中の半導体ウェハのデバイス形成面の表面積と同程度であることが好ましい。半導体ウェハ１としては、例えばシリコンウェハ、炭化ケイ素ウェハ、ガラスウェハ、石英ウェハ、サファイアウェハ、またはＧａＡｓ基板等の化合物半導体ウェハを用いることができる。なお、半導体ウェハ１の形状は、図１に示す形状に限定されず、例えばオリエンテーションフラットを有する形状であってもよい。
表面１０ａは、少なくとも一つの溝１１を含むパターンを有する。溝１１は内壁面１１ａを含む。内壁面１１ａは表面１０ａに露出する。複数の溝１１を設ける場合、複数の溝１１は、図２に示すように、表面１０ａのＸ軸方向に沿って並置され、表面１０ａのＹ軸方向に沿ってライン状に延在する。溝１１の長辺方向の長さＬは、例えば４μｍ以上、好ましくは４０μｍ以上である。Ｘ軸方向に沿って隣接する溝１１の間隔は、例えば０．４μｍ以上１４μｍ以下、好ましくは１μｍ以下である。Ｘ軸方向に沿って隣接する溝１１の端部は、Ｙ軸方向に沿って互いにずれていてもよい。
溝１１のアスペクト比は、例えば５０以上１７５０以下である。アスペクト比は、図３に示す溝１１の幅Ｗに対する溝１１の深さＤの比により定義される。溝１１の幅Ｗは、例えば０．４μｍ以上１４μｍ以下である。溝１１の深さＤは、例えば２０μｍ以上半導体ウェハ１の厚さ以下であり、溝１１が貫通していてもよい。表面１０ａの表面積は、溝１１が形成されない場合の表面積と比較して、例えば５０倍以上、好ましくは１００倍以上である。つまり、表面１０ｂに溝等が形成されない場合は、表面１０ｂの５０倍以上、好ましくは１００倍以上と換言できる。
溝１１は、例えば表面１０ａからの深さＤが２０μｍ以上であり且つアスペクト比が５０以上であることが好ましい。これにより、表面１０ａの表面積を大きくするとともに表面１０ａに形成される膜を除去しやすい溝１１を実現することができる。
溝１１は、隔壁１２を介して形成されてもよい。溝１１の長さＬ、深さＤ、アスペクト比が大きくなると、溝１１が倒壊して変形しやすくなる。これに対し、隔壁１２を設けることにより、隔壁１２が梁として機能することにより溝１１を支持できるため溝１１の変形を抑制することができる。
溝１１の変形を抑制するために、隔壁１２は、Ｙ軸方向において、例えば１００μｍ以上の間隔で設けられることが好ましい。また、複数の隔壁１２のＹ軸方向の長さは同じであることが好ましい。さらに、Ｘ軸方向に沿って隣接する溝１１の隔壁１２の位置は図２に示すように、Ｙ軸方向に沿って互いにずれ、隣接する溝１１の間の領域が隔壁１２を介して接続されていてもよい。
溝１１は、互いに異なる方向に沿って延在する複数の溝を含んでいてもよい。図４は、半導体ウェハ１の構造例を示す上面模式図であり、Ｘ－Ｙ平面の一部を示す。図４に示す半導体ウェハ１の表面１０ａは、領域１０１と、領域１０２と、を含む。領域１０１および領域１０２は、例えばＸ軸方向およびＹ軸方向に沿って交互に配置される。領域１０１と領域１０２との間隔は、例えば２μｍ以上である。なお、図４は表面１０ａ上に形成された複数のショット領域のうち、１つのショット領域を示している。
図５は、領域１０１と領域１０２との境界部を示す上面模式図である。領域１０１は溝１１１を有し、領域１０２は、溝１１２を有する。複数の溝１１１は、Ｘ軸方向に沿って並置され、Ｙ軸方向に沿って延在する。複数の溝１１２は、Ｙ軸方向に沿って並置され、Ｘ軸方向に沿って延在する。なお、溝１１１の延在方向（長さＬ方向）と溝１１２の延在方向（長さＬ方向）は、互いに直交する方向に限定されず、互いに交差する方向であればよい。溝１１１および溝１１２は、溝１１に含まれる。よって、溝１１１および溝１１２のその他の説明については溝１１の説明を適宜援用することができる。なお、上述した表面１０ａの構造は、表面１０ｂに形成されていてもよい。
半導体ウェハ１は、上述のように、半導体ウェハ１上に成膜を行い評価するためのテストピースとして用いることができる。または、半導体ウェハ１上に成膜を行った後にエッチングを行い評価するためのテストピースとしても用いることができる。このとき、半導体ウェハ１は異なる表面積を有する一対の表面を有するとともに一対の表面の上の成膜量の差が大きいため反りやすい。よって、仮に複数の溝１１の全てが同一方向に沿って延在する場合、一方向に応力が加わるため半導体ウェハ１の反りが大きくなりやすい。これに対し、複数の溝１１を複数の方向に延在させることにより応力が加わる方向を分散して半導体ウェハ１の反りを抑制することができる。
半導体ウェハ１は、テストピースとして繰り返し利用することができる。すなわち、半導体ウェハ１に対して成膜工程を連続して行うことや、成膜工程とエッチング工程とを連続して行うことも可能である。溝１１により表面積が大きくなるため、連続して成膜する場合であっても表面積の変化を抑制でき、エッチングする場合であっても膜を除去しやすい。
表面１０ａは、図４に示すように、領域１０３をさらに有していてもよい。領域１０３は、溝１１を有しない平坦面であることが好ましい。平坦面であることにより、領域１０３は、溝１１間に設けられた平坦部よりも最小測定領域が広い分光エリプソメータ、Ｘ線光電子分光（Ｘ－ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）、蛍光Ｘ線分析、フーリエ変換赤外分光光度計（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＦＴＩＲ）などの測定器を用い、例えば表面１０ａに形成される膜の厚さ、密度、組成を測定することができる。領域１０３の面積は、例えば領域１０１の面積や領域１０２の面積よりも小さくてもよい。領域１０３は、例えば表面１０ａの複数のショット領域毎に形成される。
以上のように、半導体ウェハ１は、表面積を大きくするための溝の形状を制御することにより、変形しにくい溝１１を実現することができる。よって、半導体ウェハ１を繰り返し使用する際の表面積の変化を抑制することができる。より表面積の大きな半導体ウェハを提供することができる。なお、上述した溝１１の寸法については、成膜する膜の種類や膜厚に応じて設定することが好ましい。
（半導体ウェハの製造方法例）
半導体ウェハ１は、例えば触媒アシストエッチング（Ｍｅｔａｌ－ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ：ＭＡＣＥ）を用いて製造することができる。ＭＡＣＥは、基板の表面に触媒層を形成した基板を薬液に浸漬することで、触媒層に接する領域のみを略垂直にエッチングする技術である。
図６ないし図８は、半導体ウェハの製造方法例を説明するための図である。半導体ウェハの製造方法例は、触媒層形成工程と、エッチング工程と、触媒層除去工程と、を具備する。
触媒層形成工程では、図６に示すように、半導体ウェハ１の表面１０ａに触媒層２を形成する。触媒層２は、例えば金、銀、白金、イリジウム、パラジウム等の貴金属の触媒を含有する。触媒層２は、例えばスパッタリング、ＣＶＤ法、メッキ法等を用いて形成することができる。なお、触媒層２は、グラフェン等の炭素材料の触媒を含有していてもよい。
エッチング工程では、図７に示すように、半導体ウェハ１を第１の薬液（エッチング液）に浸漬させる。第１の薬液としては、例えばフッ化水素酸および過酸化水素水の混合液を用いることができる。
半導体ウェハ１を第１の薬液に浸漬させると、表面１０ａと触媒層２との接触部において、表面１０ａの材料（例えばシリコン）がエッチング液中に溶解する。この反応が繰り返されることにより半導体ウェハ１は略垂直にエッチングされる。これにより、溝１１を形成することができる。溝１１の形状は、例えば触媒層２のサイズやエッチング時間等を調整することにより制御される。
触媒層除去工程では、図８に示すように、表面１０ａから触媒層２を除去する。触媒層２は、例えば半導体ウェハ１を第２の薬液に含侵させることにより除去される。第２の薬液としては、例えば塩酸と硝酸との混合液（王水）を用いることができる。
以上のように、ＭＡＣＥを用いて半導体ウェハ１を製造することにより、長さＬ、深さＤ、アスペクト比が大きい溝１１を形成する場合であっても容易に形成することができる。
（半導体ウェハの他の製造方法例）
図９は、半導体ウェハ１の他の製造方法例を説明するための図である。本例では、半導体ウェハ１の（１１０）面に沿って表面１０ａを形成するとともに、表面１０ａの上にマスク層３を形成し、半導体ウェハ１の（１１１）面に沿って半導体ウェハ１をエッチングすることにより溝１１を形成する。
シリコン等の半導体ウェハ１の（１１１）面は（１１０）面よりも安定である。よって、例えばアルカリ性の薬液を用いたアルカリエッチングにより（１１１）面に沿って半導体ウェハ１を略垂直にエッチングすることができ、長さＬ、深さＤ、アスペクト比が大きい溝１１を形成する場合であっても溝１１を容易に形成することができる。
（半導体ウェハの他の構造例）
図１０ないし図１４は、半導体ウェハ１の他の構造例を示す断面模式図である。なお、上記半導体ウェハ１の説明と同じ部分については上記説明を適宜援用することができる。
図１０に示す半導体ウェハ１の表面１０ａは、溝１１の底部に形成された突起１３をさらに有する。突起１３は、溝１１に設けられ、例えば溝１１の底面からＺ軸方向に延在する。突起１３は、例えば針状である。突起１３は、例えば触媒層２にＺ軸方向に沿って貫通孔を形成した後に半導体ウェハ１をエッチングすることにより形成される。触媒層２に貫通孔を形成することにより、表面１０ａと触媒層２との接触部のうち開口に面する領域をよりエッチングしやすくすることができる。一方、表面１０ａと開口に面していない領域はエッチングされにくいため残存して針状の突起１３を形成する。突起１３を形成することにより表面１０ａの表面積をさらに大きくすることができる。
図１１に示す半導体ウェハ１の表面１０ａは、多孔質領域１４をさらに有する。多孔質領域１４は、例えば半導体ウェハ１において隣接する溝１１の間の領域が第１の薬液または第２の薬液によりエッチングされることにより形成される。多孔質領域１４を形成することにより表面１０ａの表面積をさらに大きくすることができる。
図１２に示すように多孔質領域１４の空孔１４ａが充填材４ａを多孔質領域１４の空孔に充填することにより塞がれていてもよい。また、図１３に示すように多孔質領域１４を含む表面１０ａ全体に保護膜４ｂを形成してもよい。これにより半導体ウェハ１を繰り返し使用することにより多孔質領域１４がさらにエッチングされることを抑制することができる。充填材４ａおよび保護膜４ｂとしては、例えば炭素、シリコン、窒化シリコン、酸化シリコン等耐熱性、化学耐性のある材料が好ましく、炭化ケイ素、炭窒化ケイ素がより好ましい。
多孔質領域１４の空孔１４ａは、水素雰囲気下でのアニールにより多孔質領域１４を溶解することにより塞がれてもよい。溶解後の表面１０ａは、図１４に示すように、曲面を有する。多孔質領域１４を溶解することにより多孔質領域１４がエッチングされることを抑制することができる。
（半導体装置の構造例）
図１５は、半導体ウェハ１を用いた半導体装置の構造例を示す断面模式図である。図１５に示す半導体装置は、半導体ウェハ１に設けられた膜５を具備する。膜５は、例えばＣＶＤ装置等の成膜装置を用いて表面１０ａの上に形成される。膜５は、例えば成膜評価するための下地膜、例えばエッチングするためのエッチング対象膜として機能する。膜５の厚さは、用途に応じて設定される。なお、膜５は積層膜であってもよく、図１３に示す保護膜４ｂ上に形成してもよい。
（半導体ウェハの使用方法例）
実施形態の半導体ウェハの使用方法例として、半導体装置の製造工程において上記半導体ウェハ１をダミーウェハとして使用する例について図１６ないし図１９を用いて説明する。
図１６は半導体製造装置の構成例を示す模式図である。図１６は、ＬＰ－ＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置の構成例を示す。図１６に示す半導体製造装置２０は、処理室２１と、処理室２１内に原料ガス２２を供給するための配管２３と、を具備する。半導体製造装置２０は、さらに図示していない真空ポンプ、加熱器、排気系、電源、制御回路等を具備する。
ダミーウェハとしての半導体ウェハ１を、半導体デバイスが形成された、または形成途中の半導体ウェハであるデバイスウェハ９とともに同一の処理室２１内に搬入し、半導体ウェハ１とデバイスウェハ９とを同時に処理する場合がある。この場合の半導体装置の製造方法例は、デバイスウェハ９を処理室２１内に載置するステップと、実施形態の半導体ウェハ１を処理室２１内に載置するステップと、処理室２１内で、デバイスウェハ９と半導体ウェハ１とを同時に処理するステップと、を具備する。なお、デバイスウェハ９と半導体ウェハ１は、同じステップまたは異なるステップで処理室２１内に載置する。
図１６では、複数のデバイスウェハ９を処理室２１内で処理する際に、少なくとも１つの半導体ウェハ１を複数のデバイスウェハ９とともに処理室２１内に載置し、同時に成膜処理を行う例を示す。半導体ウェハ１は少なくとも１枚以上載置すればよいが、図１６に示すように複数枚載置することが好ましい。また、図１６に示すように、半導体ウェハ１は少なくとも処理室２１内の上部または下部領域に配置することが好ましい。
ここで、デバイスウェハ９の構造例について説明する。デバイスウェハ９に形成される半導体デバイスは、例えば、３次元ＮＡＮＤ型フラッシュメモリである。以下、３次元ＮＡＮＤ型フラッシュメモリの製造における成膜工程について説明する。
図１７は、半導体デバイスの構造例を示す模式図である。図１７に示す半導体デバイスは、コア絶縁膜９１と、半導体チャネル層９２と、トンネル絶縁膜９３１、電荷蓄積層９３２およびブロック絶縁膜９３３を含むメモリ膜９３と、電極材層９４と、メタル層９５と、絶縁層９６と、を具備する。電極材層９４はゲート電極（ワード線）として機能する。コア絶縁膜９１、半導体チャネル層９２、メモリ膜９３は、メモリホールＨ内に形成されており、メモリセルを構成する。ブロック絶縁膜９３３は例えば、ＳｉＯ２膜（シリコン酸化膜）である。電荷蓄積層９３２は例えば、ＳｉＮ膜（シリコン窒化膜）である。トンネル絶縁膜９３１は例えば、ＳｉＯ２膜とＳｉＯＮ膜（シリコン酸窒化膜）とを含む積層膜である。半導体チャネル層９２は例えば、ポリシリコン層である。コア絶縁膜９１は例えば、ＳｉＯ２膜である。電極材層９４、メタル層９５、および絶縁層９６はそれぞれ例えば、Ｗ層（タングステン層）、ＴｉＮ膜（チタン窒化膜）、およびＡｌ２Ｏ３膜（アルミニウム酸化膜）である。この場合、メタル層９５は、上述の電極層内のバリアメタル層として機能し、絶縁層９６は、上述のブロック絶縁膜９３３と共にブロック絶縁膜として機能する。
次に、図１７に示す半導体デバイスの製造方法例について図１８および図１９を用いて説明する。図１８では、シリコンウェハ等の半導体ウェハ９０上に複数の犠牲層９７と複数の絶縁層９８とが交互に積層された積層膜が形成されており、これらの犠牲層９７および絶縁層９８内に溝であるメモリホールＨが設けられている。犠牲層９７は、後に電極材層が形成される領域である。メモリホールＨは後にメモリ膜９３が形成される領域である。
半導体ウェハ１は、例えば半導体デバイスの製造におけるメモリ膜９３、半導体チャネル層９２、コア絶縁膜９１の形成、または電極材層９４、メタル層９５、絶縁層９６の形成、およびメモリホールＨの側面を構成する犠牲層９７、絶縁層９８を含むそれらの薄膜の改質処理、エッチング処理に用いられる。
メモリ膜９３の形成は、図１８に示す複数の犠牲層９７と複数の絶縁層９８とが交互に積層された積層体にメモリホールＨが形成された状態のデバイスウェハ９を処理室２１内に搬入し、メモリホールＨ内にブロック絶縁膜９３３、電荷蓄積層９３２、トンネル絶縁膜９３１をこの順に成膜することで形成される。
メタル層９５および絶縁層９６の形成は、メモリ膜９３が形成された後、複数の犠牲層を除去し複数の絶縁層９８間に空洞Ｃを有するデバイスウェハ９を処理室２１内に搬入し、図１９に示すように、空洞Ｃ内に絶縁層９６およびメタル層９５をこの順に成膜することで形成される。（これをリプレイス工程という。）
改質処理は、例えば図１８および図１９の犠牲層９７および絶縁層９８、ブロック絶縁膜９３３、電荷蓄積層９３２、トンネル絶縁膜、半導体チャネル層９２の形成工程において、それぞれの層または膜の形成後または形成途中に酸素を含むガスによる処理を行うことによる酸化、アンモニアなどの窒素含有ガスを用いた気相処理による窒化、熱処理を行うことによる結晶化することを含む。また、層または膜の形成後にホウ素やリンや金属などの所望の不純物を含む犠牲層を形成し、熱処理を行うことによって対象となる層または膜に不純物を拡散させ、その後犠牲層をエッチングして除去する処理を含む。また、電極材層９４、メタル層９５、絶縁層９６に対しても同様である。
エッチング処理は、例えば図１８の犠牲層９７および絶縁層９８、図１９に形成したブロック絶縁膜９３３、電荷蓄積層９３２、トンネル絶縁膜、半導体チャネル層９２のそれぞれに対し、層または膜の形成後にフッ素、塩素、臭素などのハロゲンなどを含むエッチングガスによって層または膜を薄くする処理を含む。また、電極材層９４、メタル層９５、絶縁層９６に対しても同様である。
いずれの例においても、複数のデバイスウェハ９とともに少なくとも１つの半導体ウェハ１を処理室２１内に搬入し、同様の処理を行う。これにより、処理室２１内の特定の位置で所望の処理結果が得られない場合に、ダミーウェハとして半導体ウェハ１を用いることができる。なお、複数の処理を行ってよい。
半導体ウェハ１は、前述のとおり、表面積が大きくなるように複数の溝１１が形成されている。そのため、デバイスウェハ９と同程度の表面積を有するダミーウェハとなる。したがって、例えば表面積差に起因する処理室２１内での成膜ばらつきをより低減することが可能であり、デバイスウェハ９間またはデバイスウェハ９面内における膜厚、膜の組成、膜密度等の均一性をより向上することができる。すなわち、より信頼性を向上させた半導体デバイスの製造が可能となる。
なお、本使用方法例において、ＬＰ－ＣＶＤ装置を例に説明したが、その他の半導体製造装置においても半導体ウェハ１を適用できる。また、半導体デバイスは３次元ＮＡＮＤ型フラッシュメモリに限定されず、その他の半導体デバイスを適用することもできる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

Claims (6)

  1. 金、銀、白金、イリジウム、およびパラジウムからなる群より選ばれる少なくとも一つの貴金属元素を含む触媒層を半導体基板の表面に形成し、
    前記触媒層が形成された前記半導体基板を第１の薬液に浸漬させ、前記半導体基板を部分的にエッチングすることにより前記表面に溝を形成し、
    前記溝を形成した後に、前記表面から前記触媒層を第２の薬液で除去し、
    前記溝は複数あり、隣接する前記溝の間の領域を前記第１の薬液または前記第２の薬液によりエッチングすることにより、前記表面に多孔質領域を形成する、
    半導体ウェハの製造方法。
  2. 前記半導体基板は、シリコンを含む、請求項１に記載の半導体ウェハの製造方法。
  3. 前記半導体基板は、シリコンウェハである、請求項１に記載の半導体ウェハの製造方法。
  4. 前記少なくとも一つの貴金属元素は、白金を含む、請求項１に記載の半導体ウェハの製造方法。
  5. 前記触媒層に貫通孔を形成し、前記エッチングにより前記溝に突起を形成する、ことをさらに具備する、請求項１に記載の半導体ウェハの製造方法。
  6. 前記表面に、炭化ケイ素または炭窒化ケイ素を含有する膜を形成する、ことをさらに具備する、請求項１に記載の半導体ウェハの製造方法。
JP2023066092A 2019-03-20 2023-04-14 半導体ウェハの製造方法 Active JP7566966B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019052867 2019-03-20
JP2019052867 2019-03-20
PCT/JP2020/010406 WO2020189421A1 (ja) 2019-03-20 2020-03-10 半導体ウェハおよび半導体装置の製造方法
JP2021507235A JP7346548B2 (ja) 2019-03-20 2020-03-10 半導体ウェハおよび半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021507235A Division JP7346548B2 (ja) 2019-03-20 2020-03-10 半導体ウェハおよび半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2023089164A JP2023089164A (ja) 2023-06-27
JP7566966B2 true JP7566966B2 (ja) 2024-10-15

Family

ID=72519799

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021507235A Active JP7346548B2 (ja) 2019-03-20 2020-03-10 半導体ウェハおよび半導体装置の製造方法
JP2023066092A Active JP7566966B2 (ja) 2019-03-20 2023-04-14 半導体ウェハの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021507235A Active JP7346548B2 (ja) 2019-03-20 2020-03-10 半導体ウェハおよび半導体装置の製造方法

Country Status (8)

Country Link
US (1) US12131966B2 (ja)
EP (1) EP3944288A4 (ja)
JP (2) JP7346548B2 (ja)
KR (1) KR102637925B1 (ja)
CN (1) CN113544815B (ja)
SG (1) SG11202109726TA (ja)
TW (2) TWI811513B (ja)
WO (1) WO2020189421A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048240A (ja) 2019-09-18 2021-03-25 キオクシア株式会社 磁気メモリ
JP7500367B2 (ja) 2020-09-15 2024-06-17 キオクシア株式会社 半導体ウェハおよび半導体装置の製造方法
JP2025148056A (ja) * 2024-03-25 2025-10-07 東京エレクトロン株式会社 エッチング装置及びエッチング方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058647A (ja) 2014-09-11 2016-04-21 株式会社東芝 エッチング方法、物品及び半導体装置の製造方法、並びにエッチング液
US20160356901A1 (en) 2014-11-26 2016-12-08 Lawrence Livermore National Security, Llc Capacitance reduction for pillar structured devices
US20170243751A1 (en) 2016-02-24 2017-08-24 The Board Of Trustees Of The University Of Illinois Self-Anchored Catalyst Metal-Assisted Chemical Etching
JP2017201660A (ja) 2016-05-04 2017-11-09 株式会社ザイキューブ 半導体基板への孔の形成方法及びそれに用いるマスク構造
WO2018172873A1 (en) 2017-03-21 2018-09-27 International Business Machines Corporation Antibacterial medical implant surface

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5928368A (ja) * 1982-08-09 1984-02-15 Hitachi Ltd 半導体容量素子
JPH1064776A (ja) * 1996-08-15 1998-03-06 Toshiba Ceramics Co Ltd ダミーウエハ
JP2000100675A (ja) * 1998-09-25 2000-04-07 Toshiba Corp ダミーウェハー
US7045435B1 (en) * 1998-11-03 2006-05-16 Mosel Vitelic Inc Shallow trench isolation method for a semiconductor wafer
JP4631152B2 (ja) 2000-03-16 2011-02-16 株式会社デンソー シリコン基板を用いた半導体装置の製造方法
WO2003058734A1 (en) * 2002-01-03 2003-07-17 Neah Power Systems, Inc. Porous fuel cell electrode structures having conformal electrically conductive layers thereon
JP2005340597A (ja) * 2004-05-28 2005-12-08 Toshiba Ceramics Co Ltd シリコンウェーハ熱処理用ボート
US20060183055A1 (en) 2005-02-15 2006-08-17 O'neill Mark L Method for defining a feature on a substrate
JP4957050B2 (ja) * 2005-04-07 2012-06-20 富士電機株式会社 半導体装置およびその製造方法
CN100424841C (zh) * 2005-10-12 2008-10-08 联华电子股份有限公司 制造半导体器件的方法及移除间隙壁的方法
JP2007214243A (ja) * 2006-02-08 2007-08-23 Renesas Technology Corp 半導体装置の製造方法
KR100809331B1 (ko) 2006-08-29 2008-03-05 삼성전자주식회사 마스크 및 그 제조 방법
JP5582710B2 (ja) 2009-03-24 2014-09-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2010114887A1 (en) 2009-03-31 2010-10-07 Georgia Tech Research Corporation Metal-assisted chemical etching of substrates
JP2012035578A (ja) * 2010-08-10 2012-02-23 Sumitomo Electric Ind Ltd ナノインプリント用モールド
US20130052826A1 (en) * 2011-08-30 2013-02-28 Fujifilm Corporation High Aspect Ratio Grid for Phase Contrast X-ray Imaging and Method of Making the Same
US9608130B2 (en) * 2011-12-27 2017-03-28 Maxim Integrated Products, Inc. Semiconductor device having trench capacitor structure integrated therein
JP5993230B2 (ja) * 2012-07-03 2016-09-14 株式会社日立ハイテクノロジーズ 微細構造転写装置及び微細構造転写スタンパ
US9466662B2 (en) * 2012-12-28 2016-10-11 Intel Corporation Energy storage devices formed with porous silicon
US10037896B2 (en) 2013-07-25 2018-07-31 The Board Of Trustees Of The Leland Stanford Junior University Electro-assisted transfer and fabrication of wire arrays
JP2017022233A (ja) * 2015-07-09 2017-01-26 東京エレクトロン株式会社 縦型熱処理装置及び縦型熱処理装置の運転方法
US20150376789A1 (en) 2014-03-11 2015-12-31 Tokyo Electron Limited Vertical heat treatment apparatus and method of operating vertical heat treatment apparatus
JP6211960B2 (ja) * 2014-03-13 2017-10-11 東京エレクトロン株式会社 制御装置、基板処理装置及び基板処理システム
KR102152441B1 (ko) * 2014-05-14 2020-09-07 삼성전자주식회사 패턴 더미 웨이퍼를 이용한 박막 증착 방법
JP2016146429A (ja) * 2015-02-09 2016-08-12 トヨタ自動車株式会社 半導体装置の製造方法
KR20170034984A (ko) * 2015-09-21 2017-03-30 삼성전자주식회사 더미 웨이퍼, 박막 형성 방법 및 반도체 소자의 제조 방법
JP6495838B2 (ja) * 2016-01-27 2019-04-03 東芝メモリ株式会社 半導体記憶装置及びその製造方法
US10032728B2 (en) 2016-06-30 2018-07-24 Alpha And Omega Semiconductor Incorporated Trench MOSFET device and the preparation method thereof
US10276651B2 (en) * 2017-09-01 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Low warpage high density trench capacitor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058647A (ja) 2014-09-11 2016-04-21 株式会社東芝 エッチング方法、物品及び半導体装置の製造方法、並びにエッチング液
US20160356901A1 (en) 2014-11-26 2016-12-08 Lawrence Livermore National Security, Llc Capacitance reduction for pillar structured devices
US20170243751A1 (en) 2016-02-24 2017-08-24 The Board Of Trustees Of The University Of Illinois Self-Anchored Catalyst Metal-Assisted Chemical Etching
JP2017201660A (ja) 2016-05-04 2017-11-09 株式会社ザイキューブ 半導体基板への孔の形成方法及びそれに用いるマスク構造
WO2018172873A1 (en) 2017-03-21 2018-09-27 International Business Machines Corporation Antibacterial medical implant surface

Also Published As

Publication number Publication date
TWI815242B (zh) 2023-09-11
KR20210124397A (ko) 2021-10-14
JP2023089164A (ja) 2023-06-27
JPWO2020189421A1 (ja) 2020-09-24
TW202213460A (zh) 2022-04-01
TW202042286A (zh) 2020-11-16
CN113544815A (zh) 2021-10-22
SG11202109726TA (en) 2021-10-28
US20210407867A1 (en) 2021-12-30
EP3944288A4 (en) 2022-11-16
TWI811513B (zh) 2023-08-11
CN113544815B (zh) 2024-07-26
US12131966B2 (en) 2024-10-29
EP3944288A8 (en) 2022-03-09
WO2020189421A1 (ja) 2020-09-24
EP3944288A1 (en) 2022-01-26
KR102637925B1 (ko) 2024-02-20
JP7346548B2 (ja) 2023-09-19

Similar Documents

Publication Publication Date Title
JP7566966B2 (ja) 半導体ウェハの製造方法
JP7500367B2 (ja) 半導体ウェハおよび半導体装置の製造方法
TWI759616B (zh) 3d nand蝕刻
CN110678981A (zh) 3d-nand器件中用于字线分离的方法
US20210242031A1 (en) Method for using ultra-thin etch stop layers in selective atomic layer etching
WO2013035476A1 (ja) ドライエッチング方法
JP2020047706A (ja) 半導体装置およびその製造方法
JP2020150225A (ja) 半導体装置の製造方法
TWI572017B (zh) 記憶元件及其製造方法
US20180350826A1 (en) Deposition Of Cobalt Films With High Deposition Rate
CN116240523A (zh) 半导体制造装置及半导体装置的制造方法
KR102750277B1 (ko) 캐비티 웨이퍼 제작 방법
CN114121608A (zh) 半导体结构及其形成方法、膜层沉积方法
CN115621123A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241002

R150 Certificate of patent or registration of utility model

Ref document number: 7566966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150