Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7574071B2 - Receiving device - Google Patents
[go: Go Back, main page]

JP7574071B2 - Receiving device - Google Patents

Receiving device Download PDF

Info

Publication number
JP7574071B2
JP7574071B2 JP2020211830A JP2020211830A JP7574071B2 JP 7574071 B2 JP7574071 B2 JP 7574071B2 JP 2020211830 A JP2020211830 A JP 2020211830A JP 2020211830 A JP2020211830 A JP 2020211830A JP 7574071 B2 JP7574071 B2 JP 7574071B2
Authority
JP
Japan
Prior art keywords
tmcc
unit
receiving
error
synthesis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020211830A
Other languages
Japanese (ja)
Other versions
JP2022098343A (en
Inventor
智拓 島▲崎▼
敬文 松▲崎▼
史弥 山岸
孝之 中川
直彦 居相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp filed Critical Japan Broadcasting Corp
Priority to JP2020211830A priority Critical patent/JP7574071B2/en
Publication of JP2022098343A publication Critical patent/JP2022098343A/en
Application granted granted Critical
Publication of JP7574071B2 publication Critical patent/JP7574071B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Radio Transmission System (AREA)

Description

本発明は、受信装置に関する。 The present invention relates to a receiving device.

従来、電波伝送で生じるフェージング等に起因する受信品質の劣化を低減するために、SC(Single Carrier)-FDE(Single Carrier-Frequency Domain Equalization)方式を用いた技術が知られている。 Conventionally, technology using the SC (Single Carrier)-FDE (Single Carrier-Frequency Domain Equalization) method has been known to reduce degradation of reception quality caused by fading and other issues that occur in radio wave transmission.

例えば、SC-FDE方式では、1つの送信アンテナから送信される信号が2以上の受信アンテナによって受信され、最大比合成法などを用いて、2以上の受信アンテナによって受信された信号のダイバーシティ合成が実行される(以下、SIMO(Single-Input Multiple-Output)-SC- FDE方式)。以下において、2以上の受信アンテナによって受信された信号のダイバーシティ合成前において、各受信アンテナによって受信された信号に関する処理又は構成を「系統」と称してもよい。 For example, in the SC-FDE method, a signal transmitted from one transmitting antenna is received by two or more receiving antennas, and diversity combining of the signals received by the two or more receiving antennas is performed using a maximum ratio combining method or the like (hereinafter, SIMO (Single-Input Multiple-Output)-SC-FDE method). In the following, the processing or configuration related to the signals received by each receiving antenna before diversity combining of the signals received by the two or more receiving antennas may be referred to as a "system."

さらに、伝送制御情報(以下、TMCC(Transmission and Multiplexing Configuration Control)情報)に含まれるブロック番号の特定精度を向上させる技術も提案されている(例えば、特許文献1)。 Furthermore, technology has been proposed to improve the accuracy of identifying block numbers contained in transmission control information (hereinafter, TMCC (Transmission and Multiplexing Configuration Control) information) (for example, Patent Document 1).

特開2019-140590号公報JP 2019-140590 A

ところで、ダイバーシティ合成においては、ダイバーシティ合成に用いる系統の数が多いほど、ダイバーシティ合成後の受信品質(例えば、CN(Carrier to Noise)比)が向上すると考えられる。しかしながら、信号を適切に受信できていないような系統まで、ダイバーシティ合成に用いてしまうと、ダイバーシティ効果が得られない可能性がある。 In diversity combining, it is believed that the more systems used for diversity combining, the better the reception quality after diversity combining (for example, the CN (Carrier to Noise) ratio). However, if systems that are not receiving signals properly are used for diversity combining, there is a possibility that the diversity effect will not be obtained.

そこで、本発明は、上述した課題を解決するためになされたものであり、ダイバーシティ効果を適切に得ることを可能とする受信装置を提供することを目的とする。 Therefore, the present invention has been made to solve the above-mentioned problems, and aims to provide a receiving device that makes it possible to appropriately obtain the diversity effect.

開示の一態様に係る受信装置は、伝送制御情報及びデータを含むブロックの信号を受信する2以上の受信アンテナと、前記2以上のアンテナのそれぞれで受信された信号を処理する2以上の受信系統と、前記2以上の受信系統によって処理された信号の合成処理を実行する合成処理部と、前記合成処理部を制御する制御部と、を備え、前記制御部は、前記合成処理の実行後において前記伝送制御情報のエラーが生じているか否かに基づいて、前記合成処理部を制御する。 A receiving device according to one embodiment of the disclosure includes two or more receiving antennas that receive a block signal including transmission control information and data, two or more receiving systems that process the signals received by each of the two or more antennas, a synthesis processing unit that executes synthesis processing of the signals processed by the two or more receiving systems, and a control unit that controls the synthesis processing unit, and the control unit controls the synthesis processing unit based on whether an error has occurred in the transmission control information after execution of the synthesis processing.

本発明によれば、ダイバーシティ効果を適切に得ることを可能とする受信装置を提供することができる。 The present invention provides a receiving device that can adequately obtain the diversity effect.

図1は、実施形態に係るデジタル無線伝送システム10を示す図である。FIG. 1 is a diagram showing a digital wireless transmission system 10 according to an embodiment. 図2は、実施形態に係る送信装置100を示すブロック図である。FIG. 2 is a block diagram showing a transmitting device 100 according to the embodiment. 図3は、実施形態に係るTMCCの一例を示す図である。FIG. 3 is a diagram illustrating an example of a TMCC according to the embodiment. 図4は、実施形態に係るSC-FDEブロックの一例を示す図である。FIG. 4 is a diagram illustrating an example of an SC-FDE block according to an embodiment. 図5は、実施形態に受信装置200を示すブロック図である。FIG. 5 is a block diagram showing a receiving device 200 according to the embodiment. 図6は、実施形態に受信系統210を示すブロック図である。FIG. 6 is a block diagram showing a receiving system 210 according to the embodiment. 図7は、実施形態に制御動作を示すブロック図である。FIG. 7 is a block diagram showing a control operation according to the embodiment.

次に、本発明の実施形態について説明する。なお、以下の図面の記載において、同一または類似の部分には、同一または類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率などは現実のものとは異なることに留意すべきである。 Next, an embodiment of the present invention will be described. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the ratios of the dimensions may differ from the actual ones.

したがって、具体的な寸法などは以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。 Therefore, specific dimensions should be determined with reference to the following explanation. Of course, there are also parts in which the dimensional relationships and ratios differ between the drawings.

[開示の概要]
開示の概要に係る受信装置は、伝送制御情報及びデータを含むブロックの信号を受信する2以上の受信アンテナと、前記2以上のアンテナのそれぞれで受信された信号を処理する2以上の受信系統と、前記2以上の受信系統によって処理された信号の合成処理を実行する合成処理部と、前記合成処理部を制御する制御部と、を備え、前記制御部は、前記合成処理の実行後において前記伝送制御情報のエラーが生じているか否かに基づいて、前記合成処理部を制御する。
[Disclosure Summary]
The receiving device according to the disclosure outline includes two or more receiving antennas that receive a block signal including transmission control information and data, two or more receiving systems that process the signals received by each of the two or more antennas, a synthesis processing unit that performs synthesis processing of the signals processed by the two or more receiving systems, and a control unit that controls the synthesis processing unit, and the control unit controls the synthesis processing unit based on whether or not an error has occurred in the transmission control information after the synthesis processing is performed.

開示の概要では、受信装置は、合成処理の実行後において伝送制御情報のエラーが生じているか否かに基づいて、合成処理部を制御する。このような構成によれば、受信装置は、ダイバーシティ効果が得られる状況を適切に判断することができ、合成処理を適切に実行することができる。 In the summary of the disclosure, the receiving device controls the synthesis processing unit based on whether an error occurs in the transmission control information after execution of the synthesis process. With this configuration, the receiving device can appropriately determine the situation in which a diversity effect can be obtained, and can appropriately execute the synthesis process.

[実施形態]
(デジタル無線伝送システム)
以下において、実施形態に係るデジタル無線伝送システムについて説明する。図1は、実施形態に係るデジタル無線伝送システム10を示す図である。図1に示すように、デジタル無線伝送システムは、送信装置100及び受信装置200を備える。
[Embodiment]
(Digital wireless transmission system)
A digital wireless transmission system according to an embodiment will be described below. Fig. 1 is a diagram showing a digital wireless transmission system 10 according to an embodiment. As shown in Fig. 1, the digital wireless transmission system includes a transmitting device 100 and a receiving device 200.

実施形態において、デジタル無線伝送システム10は、ミリ波ワイヤレスカメラシステムであってもよい。デジタル無線伝送システム10では、SC(Single Carrier)-FDE(Single Carrier-Frequency Domain Equalization)方式が採用されてもよい。デジタル無線伝送システム10では、SIMO(Single-Input Multiple-Output)が採用されてもよい。SC-FDE及びSIMOを有する方式は、SIMO-SC-FDEと称されてもよい。以下においては、SIMO-SC-FDEについて主として説明する。 In an embodiment, the digital wireless transmission system 10 may be a millimeter wave wireless camera system. The digital wireless transmission system 10 may employ a single carrier (SC)-FDE (single carrier-frequency domain equalization) scheme. The digital wireless transmission system 10 may employ single-input multiple-output (SIMO). A scheme having SC-FDE and SIMO may be referred to as SIMO-SC-FDE. In the following, SIMO-SC-FDE will be mainly described.

従って、送信装置100は、1の送信アンテナ180を有しており、受信装置200は、2以上の受信アンテナ280を有する。合成処理前において各受信アンテナ280によって受信された信号に関する処理又は構成を「系統」と称してもよい。合成処理は、ダイバーシティ合成と称されてもよい。 Thus, the transmitting device 100 has one transmitting antenna 180, and the receiving device 200 has two or more receiving antennas 280. The processing or configuration related to the signals received by each receiving antenna 280 before the combining process may be referred to as a "system." The combining process may be referred to as diversity combining.

(送信装置)
以下において、実施形態に係る送信装置について説明する。図2は、実施形態に係る送信装置100を示すブロック図である。
(Transmitting device)
A transmitting device according to an embodiment will be described below. Fig. 2 is a block diagram showing a transmitting device 100 according to an embodiment.

図2に示すように、送信装置100は、符号化部110と、インタリーブ部120と、マッピング部130と、制御情報生成部140と、ブロック構成部150と、直交変調部160と、を有する。図2では、開示と関連が小さい構成が省略されている。 As shown in FIG. 2, the transmitting device 100 has an encoding unit 110, an interleaving unit 120, a mapping unit 130, a control information generating unit 140, a block configuration unit 150, and an orthogonal modulation unit 160. In FIG. 2, configurations that are less relevant to the disclosure are omitted.

符号化部110は、送信対象のデータを構成するビット列の符号化を実行する。例えば、符号化部110は、ビット列に対して誤り訂正符号を付与することによって、誤り訂正ブロックを生成する。誤り訂正符号としては、(Low-Density Parity-check Code)パリティを用いることができる。例えば、符号化率としては、1/2、2/3、3/4、5/6を用いることができる。 The encoding unit 110 performs encoding of the bit string that constitutes the data to be transmitted. For example, the encoding unit 110 generates an error correction block by adding an error correction code to the bit string. As the error correction code, parity (Low-Density Parity-check Code) can be used. For example, the encoding rate can be 1/2, 2/3, 3/4, or 5/6.

インタリーブ部120は、符号化部110から出力されるビット列を構成するビットのインタリーブを実行する。例えば、インタリーブ部120は、時間軸方向におけるインタリーブ(以下、時間インタリーブ)を実行してもよい。時間インタリーブは、誤り訂正ブロックを単位として、時間軸方向においてビットを並び換える処理である。 The interleaving unit 120 performs interleaving of bits constituting the bit string output from the encoding unit 110. For example, the interleaving unit 120 may perform interleaving in the time axis direction (hereinafter, time interleaving). Time interleaving is a process of rearranging bits in the time axis direction in units of error correction blocks.

マッピング部130は、インタリーブ部120から出力されるビット列を変調方式に基づいてIQ平面上のシンボルにマッピングする。IQ平面は、I(In-phase)成分及びQ(Quadrate)成分によって定義される平面である。例えば、変調方式としては、BPSK(Binary Phase-Shift Keying)、QPSK(Quadrature PSK)、8PSK、16APSK、(16 Amplitude PSK)、32APSK、QAM(Quadrature Amplitude Modulation)などを用いることができる。 The mapping unit 130 maps the bit string output from the interleaving unit 120 to symbols on the IQ plane based on the modulation method. The IQ plane is a plane defined by an I (In-phase) component and a Q (Quadrature) component. For example, modulation methods that can be used include BPSK (Binary Phase-Shift Keying), QPSK (Quadrature PSK), 8PSK, 16APSK (16 Amplitude PSK), 32APSK, and QAM (Quadrature Amplitude Modulation).

制御情報生成部140は、伝送制御情報(以下、TMCC(Transmission and Multiplexing Configuration Control)情報)を生成する。TMCC情報は、単にTMCCと称されてもよい。制御情報生成部140は、受信装置200でチャネル推定に用いる既知の信号(以下、UW; Unique Word)を生成してもよい。UWは、パイロット信号と称されてもよい。 The control information generating unit 140 generates transmission control information (hereinafter, TMCC (Transmission and Multiplexing Configuration Control) information). The TMCC information may be simply referred to as TMCC. The control information generating unit 140 may generate a known signal (hereinafter, UW; Unique Word) used for channel estimation in the receiving device 200. The UW may be referred to as a pilot signal.

例えば、TMCCは、図3に示すように、送信対象のデータの変調方式を示すビット(例えば、b0~b2)、送信対象のデータの符号化率を示すビット(例えば、b3~b4)、補助情報のデータの変調方式を示すビット(例えば、b5)、補助情報のデータの符号化率を示すビット(例えば、b6~b7)、フレーム番号(例えば、b8~b10)、ブロック番号(例えば、b11~b18)、リザーブ(例えば、b19~b22)を含んでもよい。 For example, as shown in FIG. 3, the TMCC may include bits indicating the modulation method of the data to be transmitted (e.g., b 0 to b 2 ), bits indicating the coding rate of the data to be transmitted (e.g., b 3 to b 4 ), bits indicating the modulation method of the data of the auxiliary information (e.g., b 5 ), bits indicating the coding rate of the data of the auxiliary information (e.g., b 6 to b 7 ), a frame number (e.g., b 8 to b 10 ), a block number (e.g., b 11 to b 18 ), and reserves (e.g., b 19 to b 22 ).

補助情報は、AC(Auxiliary Channel)を介して送信される情報である。補助情報は、単にACと称されてもよい。ACは、送信対象のデータに付随する情報であり、ACの内容は特に限定されるものではない。 Auxiliary information is information transmitted via an AC (Auxiliary Channel). Auxiliary information may simply be referred to as AC. AC is information that accompanies the data to be transmitted, and the content of AC is not particularly limited.

ブロック番号は、送信単位を構成するブロックを識別する番号である。ブロックは、SC-FDEブロックと称されてもよい。ブロック番号は、送信順序に従って連続的に割り当てられる番号であってもよい。フレーム番号は、2以上のSC-FDEブロックによって構成されるフレームを識別する番号である。フレーム番号は、送信順序に従って連続的に割り当てられる番号であってもよい。ブロック番号及びフレーム番号は、sequence numberであると考えてもよい。 The block number is a number that identifies a block that constitutes a transmission unit. The block may be referred to as an SC-FDE block. The block number may be a number that is assigned consecutively according to the transmission order. The frame number is a number that identifies a frame that is composed of two or more SC-FDE blocks. The frame number may be a number that is assigned consecutively according to the transmission order. The block number and the frame number may be considered to be sequence numbers.

ブロック構成部150は、マッピング部130から出力される信号及び制御情報生成部140から出力される情報に基づいて、送信単位を構成するブロックを構成する。SC-FDEブロックは、GI(Guard Interval)によって区切られてもよい。GIは、CP(Cyclic Prefix)であってもよい。すなわち、ブロック構成部150は、SC-FDEブロックにGIを付加してもよい。 The block configuration unit 150 configures blocks that constitute transmission units based on the signal output from the mapping unit 130 and the information output from the control information generation unit 140. The SC-FDE block may be separated by a guard interval (GI). The GI may be a cyclic prefix (CP). That is, the block configuration unit 150 may add a GI to the SC-FDE block.

例えば、SC-FDEブロックは、図4に示すように、UW、データ、TMCC及びACを含む。上述したように、UWは、受信装置200によってチャネル推定に用いるパイロット信号である。TMCCは、少なくともブロック識別番号を含む。ACは、送信対象のデータに付随する補助情報である。ここで、データ、TMCC及びACの変調方式は互いに異なっていてもよい。データ、TMCC及びACの符号化率は互いに異なっていてもよい。TMCCの変調方式は、DBPSK(Differential BPSK)、DQPSK(Differential QPSK)などの差動変調方式であってもよい。 For example, as shown in FIG. 4, an SC-FDE block includes a UW, data, a TMCC, and an AC. As described above, the UW is a pilot signal used by the receiving device 200 for channel estimation. The TMCC includes at least a block identification number. The AC is auxiliary information accompanying the data to be transmitted. Here, the modulation methods of the data, the TMCC, and the AC may be different from each other. The coding rates of the data, the TMCC, and the AC may be different from each other. The modulation method of the TMCC may be a differential modulation method such as DBPSK (Differential BPSK) or DQPSK (Differential QPSK).

直交変調部160は、ブロック構成部150から出力される信号のDA変換を実行した上で、DA変換後の信号の直交変調を実行する(デジタル処理で直交変調を実行した上でDA変換を実行してもよい)。 The orthogonal modulation unit 160 performs DA conversion of the signal output from the block configuration unit 150, and then performs orthogonal modulation of the signal after DA conversion (orthogonal modulation may be performed by digital processing, and then DA conversion may be performed).

(受信装置)
以下において、実施形態に係る受信装置200について説明する。図5は、実施形態に係る受信装置200を示す図である。
(Receiving device)
The receiving device 200 according to the embodiment will be described below. Fig. 5 is a diagram showing the receiving device 200 according to the embodiment.

図5に示すように、受信装置200は、2以上の受信系統210と、合成処理部220と、IFFT部230と、デマッピング部240と、デインタリーブ部250と、復号部260と、TMCC検出部271と、制御部272と、を有する。 As shown in FIG. 5, the receiving device 200 has two or more receiving systems 210, a synthesis processing unit 220, an IFFT unit 230, a demapping unit 240, a deinterleaving unit 250, a decoding unit 260, a TMCC detection unit 271, and a control unit 272.

2以上の受信系統210は、受信アンテナ280毎に設けられる処理部である。2以上の受信系統210は、2以上の受信アンテナ280のそれぞれによって受信された信号を処理する。各受信系統210の構成は同様であるため、以下においては、1つの受信系統210について着目して説明する。 The two or more receiving systems 210 are processing units provided for each receiving antenna 280. The two or more receiving systems 210 process signals received by each of the two or more receiving antennas 280. Since the configuration of each receiving system 210 is the same, the following description focuses on one receiving system 210.

具体的には、受信系統210は、図6に示すように、受信処理部211と、TMCC検出部212と、FFT部213と、チャネル推定部214と、雑音検出部215と、を有する。 Specifically, as shown in FIG. 6, the reception system 210 has a reception processing unit 211, a TMCC detection unit 212, an FFT unit 213, a channel estimation unit 214, and a noise detection unit 215.

受信処理部211は、送信装置100から受信する信号の直交復調を実行した上で、AD変換を実行する(AD変換を実行してからデジタル処理で直交復調を実行してもよい)。受信処理部211は、直交復調後の時間領域の信号からGIを除去してもよい。受信処理部211は、直交復調後の時間領域の信号をSC-FDEブロック毎に出力する。 The reception processing unit 211 performs orthogonal demodulation of the signal received from the transmitting device 100, and then performs AD conversion (orthogonal demodulation may be performed by digital processing after AD conversion). The reception processing unit 211 may remove the GI from the time domain signal after orthogonal demodulation. The reception processing unit 211 outputs the time domain signal after orthogonal demodulation for each SC-FDE block.

TMCC検出部212は、受信処理部211から出力される時間領域の信号からTMCCを検出する。具合的には、TMCC検出部212は、検出されたTMCCを復調することによって、少なくともブロック番号を特定する。TMCC検出部212は、フレーム番号を特定してもよい。TMCC検出部212は、TMCCに含まれる他の情報要素を特定してもよい。TMCC検出部212は、特定されたTMCC(以下、合成前TMCC)を制御部270に出力する。 The TMCC detection unit 212 detects the TMCC from the time domain signal output from the reception processing unit 211. Specifically, the TMCC detection unit 212 identifies at least the block number by demodulating the detected TMCC. The TMCC detection unit 212 may also identify the frame number. The TMCC detection unit 212 may also identify other information elements included in the TMCC. The TMCC detection unit 212 outputs the identified TMCC (hereinafter, pre-synthesis TMCC) to the control unit 270.

FFT部213は、受信処理部211から出力される時間領域の信号にFFT(Fast Fourier Transform)処理を適用し、時間領域の信号を周波数領域の信号に変換する。FFT部213は、周波数領域の信号を合成処理部220に出力する。 The FFT unit 213 applies FFT (Fast Fourier Transform) processing to the time domain signal output from the reception processing unit 211, and converts the time domain signal into a frequency domain signal. The FFT unit 213 outputs the frequency domain signal to the synthesis processing unit 220.

チャネル推定部214は、受信処理部211から出力される時間領域の信号からUWを特定し、UWに基づいてチャネル推定を実行する。具体的には、チャネル推定部214は、送信アンテナ180と受信アンテナ280との間の伝搬路特性を推定し、伝搬路特性を示すパラメータを特定する。チャネル推定部214は、特定されたパラメータを合成処理部220に出力する。 The channel estimation unit 214 identifies a UW from the time domain signal output from the reception processing unit 211, and performs channel estimation based on the UW. Specifically, the channel estimation unit 214 estimates the propagation path characteristics between the transmission antenna 180 and the reception antenna 280, and identifies parameters that indicate the propagation path characteristics. The channel estimation unit 214 outputs the identified parameters to the synthesis processing unit 220.

雑音検出部215は、受信処理部211から出力される時間領域の信号からUWを特定し、UWに基づいて雑音電力を特定する。雑音検出部215は、特定された雑音電力を示すパラメータを合成処理部220に出力する。 The noise detection unit 215 identifies the UW from the time domain signal output from the reception processing unit 211, and identifies the noise power based on the UW. The noise detection unit 215 outputs a parameter indicating the identified noise power to the synthesis processing unit 220.

図5に戻って、合成処理部220は、2以上の受信系統210によって処理された信号を合成する(ダイバーシティ合成)。 Returning to FIG. 5, the synthesis processing unit 220 synthesizes signals processed by two or more receiving systems 210 (diversity synthesis).

第1に、合成処理部220は、2以上の受信系統210によって処理された信号の同期処理を実行してもよい。同期処理は、各受信系統210についてSC-FDEブロックの同期を取る処理である。例えば、合成処理部220は、n番目のSC-FDEブロックを処理する場合に、各受信系統210のチャネル情報を用いて、n-1番目のSC-FDEブロックのゴースト(マルチパス)の影響を排除する処理(以下、ゴースト排除処理)を含んでもよい。ゴースト排除処理において受信系統210毎のチャネル情報が用いられる場合には、同期処理は受信系統210毎に実行されてもよい。ゴースト排除処理において受信系統210のチャネル情報の平均値が用いられる場合には、同期処理は受信系統210間で実行されてもよい。同期処理によってSC-FDEブロックの同期が取られた場合には、以降の処理において同期処理は省略される。 First, the combining processing unit 220 may perform synchronization processing of signals processed by two or more receiving systems 210. The synchronization processing is processing for synchronizing the SC-FDE blocks for each receiving system 210. For example, when processing the n-th SC-FDE block, the combining processing unit 220 may include processing for eliminating the influence of ghosts (multipath) of the n-1-th SC-FDE block using channel information of each receiving system 210 (hereinafter, ghost elimination processing). When channel information for each receiving system 210 is used in the ghost elimination processing, the synchronization processing may be performed for each receiving system 210. When the average value of the channel information of the receiving systems 210 is used in the ghost elimination processing, the synchronization processing may be performed between the receiving systems 210. When the SC-FDE blocks are synchronized by the synchronization processing, the synchronization processing is omitted in subsequent processing.

第2に、合成処理部220は、2以上の受信系統210によって処理された信号を周波数領域の信号に変換し、変換された周波数領域の信号を等化する等化処理を実行してもよい。例えば、合成処理部220は、チャネル推定部214によって推定された伝搬路特性及び雑音検出部215によって特定された雑音電力に基づいて、FFT部213から出力される周波数領域の信号を等化する等化処理を実行する。等化処理において、周波数領域の信号を等化するための等化ウェイトは、平均2乗誤差最小(MMSE; Minimum Mean Squared Error)方式を用いて算出されてもよい。等化処理は、最大比合成処理を含んでもよい。 Secondly, the synthesis processing unit 220 may convert the signals processed by the two or more receiving systems 210 into frequency domain signals and perform an equalization process to equalize the converted frequency domain signals. For example, the synthesis processing unit 220 performs an equalization process to equalize the frequency domain signals output from the FFT unit 213 based on the propagation path characteristics estimated by the channel estimation unit 214 and the noise power identified by the noise detection unit 215. In the equalization process, the equalization weights for equalizing the frequency domain signals may be calculated using the Minimum Mean Squared Error (MMSE) method. The equalization process may include a maximum ratio combining process.

第3に、合成処理部220は、受信系統210毎に等化処理が適用された信号を合成する合成処理を実行してもよい。例えば、合成処理部220は、受信系統210毎に等化ウェイトによって等化された信号を合成する合成処理を実行する。 Thirdly, the synthesis processing unit 220 may perform synthesis processing to synthesize signals to which equalization processing has been applied for each reception system 210. For example, the synthesis processing unit 220 performs synthesis processing to synthesize signals equalized by equalization weights for each reception system 210.

IFFT部230は、合成処理部220から出力される周波数領域の信号にIFFT(Inverse Fast Fourier Transform)処理を適用し、周波数領域の信号を時間領域の信号に戻す。 The IFFT unit 230 applies IFFT (Inverse Fast Fourier Transform) processing to the frequency domain signal output from the synthesis processing unit 220, and converts the frequency domain signal back into a time domain signal.

デマッピング部240は、マッピング部130とは逆の手順で、IQ平面上のシンボルをビット列にキャリア毎にデマッピングする。デマッピングの方法としては、硬判定が用いられてもよく、軟判定が用いられてもよい。軟判定が用いられる場合には、LDPC復号を行うためのビット尤度が計算されてもよい。 The demapping unit 240 demaps the symbols on the IQ plane into bit strings for each carrier in the reverse procedure to that of the mapping unit 130. As a demapping method, hard decision or soft decision may be used. When soft decision is used, bit likelihood for performing LDPC decoding may be calculated.

デインタリーブ部250は、インタリーブ部120とは逆の手順で、時間デインタリーブを実行する。 The deinterleaving unit 250 performs time deinterleaving in the reverse order to that of the interleaving unit 120.

復号部260は、符号化部110とは逆の手順で、デインタリーブ部250から出力されるビット列の復号を実行する。すなわち、復号部260は、誤り訂正符号(例えば、LDPCパリティ)に基づいて誤り訂正を実行する。 The decoding unit 260 performs decoding of the bit string output from the deinterleaving unit 250 in the reverse procedure to that of the encoding unit 110. That is, the decoding unit 260 performs error correction based on an error correction code (e.g., LDPC parity).

TMCC検出部271は、合成処理部220から出力される信号からTMCCを検出する。具体的には、TMCC検出部271は、合成処理部220から出力される周波数領域の信号にIFFT処理を適用することによってTMCCを検出する。TMCC検出部271は、検出されたTMCCを復調することによって、少なくともブロック番号を特定する。TMCC検出部271は、フレーム番号を特定してもよい。TMCC検出部271は、TMCCに含まれる他の情報要素を特定してもよい。TMCC検出部271は、特定されたTMCC(以下、合成後TMCC)を制御部270に出力する。 The TMCC detection unit 271 detects the TMCC from the signal output from the synthesis processing unit 220. Specifically, the TMCC detection unit 271 detects the TMCC by applying IFFT processing to the frequency domain signal output from the synthesis processing unit 220. The TMCC detection unit 271 identifies at least the block number by demodulating the detected TMCC. The TMCC detection unit 271 may also identify the frame number. The TMCC detection unit 271 may also identify other information elements included in the TMCC. The TMCC detection unit 271 outputs the identified TMCC (hereinafter, the synthesized TMCC) to the control unit 270.

制御部272は、合成処理部220を制御する。具体的には、制御部272は、合成処理の実行後においてTMCCのエラーが生じているか否かに基づいて、合成処理部220を制御する。言い換えると、制御部272は、合成後TMCCのエラーが生じているか否かに基づいて、合成処理部220を制御する。 The control unit 272 controls the synthesis processing unit 220. Specifically, the control unit 272 controls the synthesis processing unit 220 based on whether or not an error occurs in the TMCC after the synthesis process is performed. In other words, the control unit 272 controls the synthesis processing unit 220 based on whether or not an error occurs in the TMCC after synthesis.

ここで、合成後TMCCのエラーは、合成後TMCCを特定(又は、復調、受信)できないエラーを含んでもよい。合成後TMCCに含まれるブロック番号が不連続であるエラーを含んでもよい。合成後TMCCのエラーは、合成後TMCCに含まれるフレーム番号が不連続であるエラーを含んでもよい。 The error in the combined TMCC may include an error in which the combined TMCC cannot be identified (or demodulated or received). It may also include an error in which the block numbers included in the combined TMCC are discontinuous. The error in the combined TMCC may also include an error in which the frame numbers included in the combined TMCC are discontinuous.

例えば、制御部272は、合成後TMCCのエラーが生じている場合に、合成処理部220の動作に関するリセット処理を適用してもよい。リセット処理は、上述した同期処理をやり直す処理を含んでもよい。 For example, if an error occurs in the combined TMCC, the control unit 272 may apply a reset process related to the operation of the combination processing unit 220. The reset process may include a process of redoing the synchronization process described above.

制御部272は、2以上の受信系統210に含まれる所定受信系統について合成前TMCCのエラーが生じていても、合成後TMCCのエラーが生じていない場合に、リセット処理の実行を制限してもよい。言い換えると、制御部272は、合成後TMCCのエラーが生じていない場合には、合成前TMCCの検出結果に依存せずに、リセット処理を実行しない。 The control unit 272 may restrict the execution of the reset process when an error occurs in the pre-combined TMCC for a specific reception system included in the two or more reception systems 210, but an error does not occur in the combined TMCC. In other words, when an error does not occur in the combined TMCC, the control unit 272 does not execute the reset process, regardless of the detection result of the pre-combined TMCC.

ここで、合成前TMCCのエラーは、合成前TMCCに含まれるブロック番号が不連続であるエラーを含んでもよい。合成前TMCCのエラーは、合成前TMCCに含まれるフレーム番号が不連続であるエラーを含んでもよい。合成前TMCCのエラーは、合成前TMCCを特定(又は、復調、受信)できないエラーを含んでもよい。 Here, the error in the pre-composited TMCC may include an error in which the block numbers included in the pre-composited TMCC are discontinuous. The error in the pre-composited TMCC may include an error in which the frame numbers included in the pre-composited TMCC are discontinuous. The error in the pre-composited TMCC may include an error in which the pre-composited TMCC cannot be identified (or demodulated or received).

制御部272は、2以上の受信系統210に含まれる所定受信系統について合成前TMCCのエラーが生じていても、合成処理の対象から所定系統を除外せずに、合成処理を実行するように合成処理部220を制御してもよい。但し、制御部272は、2以上の受信系統210に含まれる所定受信系統について合成前TMCCのエラーが生じた場合に、合成処理の対象から所定系統を除外して、合成処理を実行するように合成処理部220を制御してもよい。 The control unit 272 may control the synthesis processing unit 220 to execute synthesis processing without excluding the specified system from the targets of synthesis processing, even if an error in the pre-synthesized TMCC occurs for a specified reception system included in the two or more reception systems 210. However, when an error in the pre-synthesized TMCC occurs for a specified reception system included in the two or more reception systems 210, the control unit 272 may control the synthesis processing unit 220 to execute synthesis processing by excluding the specified system from the targets of synthesis processing.

上述した制御部272の制御動作は、図7に示すマトリックスによって表されてもよい。図7に示すように、制御部272の制御動作は、合成前TMCC及び合成後TMCCによって、No.1~No.4の類型に分けることができる。”○”は、TMCCのエラーが生じていないことを示しており、”×”は、TMCCのエラーが生じていることを示している。 The control operations of the control unit 272 described above may be represented by the matrix shown in FIG. 7. As shown in FIG. 7, the control operations of the control unit 272 can be categorized into types No. 1 to No. 4 according to the pre-combination TMCC and the post-combination TMCC. "○" indicates that no TMCC error has occurred, and "×" indicates that a TMCC error has occurred.

No.1に示すように、制御部272は、合成前TMCC及び合成後TMCCの双方においてエラーが生じていない場合には、合成処理を継続するように合成処理部220を制御する。 As shown in No. 1, if no errors occur in either the pre-combination TMCC or the combined TMCC, the control unit 272 controls the combination processing unit 220 to continue the combination process.

No.2に示すように、合成前TMCCにおいてエラーが生じていないが、合成後TMCCにおいてエラーが生じている場合には、リセット処理を実行するように合成処理部220を制御する。このようなケースにおいては、SC-FDEブロックの復号そのものがエラーであると判定されてもよい。或いは、制御部272は、TMCCのエラーが生じていない受信系統から出力される信号を用いて、合成処理を実行するように合成処理部220を制御してもよい。 As shown in No. 2, when no error occurs in the pre-combination TMCC but an error occurs in the combined TMCC, the combining processing unit 220 is controlled to execute a reset process. In such a case, it may be determined that the decoding of the SC-FDE block itself is an error. Alternatively, the control unit 272 may control the combining processing unit 220 to execute a combining process using a signal output from a reception system in which no TMCC error occurs.

No.3に示すように、合成前TMCCにおいてエラーが生じているが、合成後TMCCにおいてエラーが生じていない場合には、リセット処理を実行せずに合成処理を継続するように合成処理部220を制御する。このようなケースにおいて、制御部272は、TMCCのエラーが生じている所定受信系統を除外せずに、合成処理を実行するように合成処理部220を制御してもよい。或いは、制御部272は、TMCCのエラーが生じている所定受信系統を除外して、合成処理を実行するように合成処理部220を制御してもよい。 As shown in No. 3, if an error occurs in the pre-combination TMCC but no error occurs in the combined TMCC, the combination processing unit 220 is controlled to continue the combination processing without performing a reset process. In such a case, the control unit 272 may control the combination processing unit 220 to perform the combination processing without excluding the specified reception system in which the TMCC error occurs. Alternatively, the control unit 272 may control the combination processing unit 220 to perform the combination processing, excluding the specified reception system in which the TMCC error occurs.

No.4に示すように、制御部272は、合成前TMCC及び合成後TMCCの双方においてエラーが生じている場合には、リセット処理を実行するように合成処理部220を制御する。このようなケースにおいては、SC-FDEブロックの復号そのものがエラーであると判定されてもよい。 As shown in No. 4, when an error occurs in both the pre-combination TMCC and the combined TMCC, the control unit 272 controls the combination processing unit 220 to execute a reset process. In such a case, it may be determined that the decoding of the SC-FDE block itself is an error.

(作用及び効果)
実施形態では、受信装置200は、合成後TMCCのエラーが生じているか否かに基づいて、合成処理部220を制御する。このような構成によれば、受信装置200は、ダイバーシティ効果が得られる状況を適切に判断することができ、合成処理220を適切に実行することができる。
(Action and Effects)
In the embodiment, the receiving device 200 controls the synthesis processing unit 220 based on whether an error occurs in the synthesized TMCC. With such a configuration, the receiving device 200 can appropriately determine a situation in which a diversity effect can be obtained, and can appropriately execute the synthesis processing 220.

例えば、受信装置200は、合成後TMCCのエラーが生じている場合に、合成処理部220の動作に関するリセット処理を適用してもよい。このような構成によれば、ダイバーシティ効果が得られない状況下において、リセット処理を適切に適用することができる。 For example, the receiving device 200 may apply a reset process for the operation of the synthesis processing unit 220 when an error occurs in the synthesized TMCC. With this configuration, the reset process can be appropriately applied in a situation where the diversity effect cannot be obtained.

受信装置200は、2以上の受信系統210に含まれる所定受信系統について合成前TMCCのエラーが生じていても、合成後TMCCのエラーが生じていない場合に、リセット処理の実行を制限してもよい。このような構成によれば、合成前TMCCのエラーが一時的に生じている状況下において、合成処理部220の合成処理を継続することによって、非効率的な同期処理のやり直しが実行される可能性を低減することができる。 The receiving device 200 may limit the execution of the reset process when a pre-combination TMCC error occurs for a specific receiving system included in two or more receiving systems 210, but no post-combination TMCC error occurs. With this configuration, in a situation where a pre-combination TMCC error temporarily occurs, the combination process of the combination processing unit 220 can be continued, thereby reducing the possibility of inefficient redoing of the synchronization process.

受信装置200は、2以上の受信系統210に含まれる所定受信系統について合成前TMCCのエラーが生じていても、所定受信系統を除外せずに、合成処理を実行するよう合成処理部220を制御してもよい。このような構成によれば、ダイバーシティ効果が少しでも得られる状況下において、合成処理部220の合成処理を継続することによって、ダイバーシティ効果を適切に得ることができる。 The receiving device 200 may control the synthesis processing unit 220 to execute synthesis processing without excluding a specific reception system even if an error occurs in the pre-synthesized TMCC for the specific reception system included in the two or more reception systems 210. With this configuration, in a situation where even a small amount of diversity effect can be obtained, the diversity effect can be appropriately obtained by continuing the synthesis processing of the synthesis processing unit 220.

[その他の実施形態]
本発明は上述した開示によって説明したが、この開示の一部をなす論述及び図面は、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
[Other embodiments]
Although the present invention has been described by the above disclosure, the description and drawings forming a part of this disclosure should not be understood as limiting the present invention. From this disclosure, various alternative embodiments, examples and operating techniques will become apparent to those skilled in the art.

上述した開示では特に触れていないが、受信装置200(TMCC検出部212及びTMCC検出部271)は、差動復調によってTMCCを復調してもよい。このようなケースでは、受信装置200は、同期信号などを必要とせずにTMCCを復調することができる。 Although not specifically mentioned in the above disclosure, the receiving device 200 (TMCC detection unit 212 and TMCC detection unit 271) may demodulate the TMCC by differential demodulation. In such a case, the receiving device 200 can demodulate the TMCC without requiring a synchronization signal or the like.

上述した開示では特に触れていないが、SIMO-SC-FDEが用いられるケースについて説明した。しかしながら、上述した開示はこれに限定されるものではない。例えば、上述した開示は、MIMO(Multiple-Input Multiple-Output)に適応されてもよい。上述した開示は、MC(Multiple Carrier)方式に用いられてもよい。これらのケースにおいて、FDEが用いられることが前提であってもよい。 Although not specifically mentioned in the above disclosure, a case where SIMO-SC-FDE is used has been described. However, the above disclosure is not limited to this. For example, the above disclosure may be applied to MIMO (Multiple-Input Multiple-Output). The above disclosure may be used in an MC (Multiple Carrier) system. In these cases, it may be assumed that FDE is used.

上述した開示では特に触れていないが、送信装置100及び受信装置200が行う各処理をコンピュータに実行させるプログラムが提供されてもよい。また、プログラムは、コンピュータ読取り可能媒体に記録されていてもよい。コンピュータ読取り可能媒体を用いれば、コンピュータにプログラムをインストールすることが可能である。ここで、プログラムが記録されたコンピュータ読取り可能媒体は、非一過性の記録媒体であってもよい。非一過性の記録媒体は、特に限定されるものではないが、例えば、CD-ROMやDVD-ROM等の記録媒体であってもよい。 Although not specifically mentioned in the above disclosure, a program may be provided that causes a computer to execute each process performed by the transmitting device 100 and the receiving device 200. The program may also be recorded on a computer-readable medium. Using the computer-readable medium, it is possible to install the program on a computer. Here, the computer-readable medium on which the program is recorded may be a non-transient recording medium. The non-transient recording medium is not particularly limited, and may be, for example, a recording medium such as a CD-ROM or a DVD-ROM.

或いは、送信装置100及び受信装置200が行う各処理を実行するためのプログラムを記憶するメモリ及びメモリに記憶されたプログラムを実行するプロセッサによって構成されるチップが提供されてもよい。 Alternatively, a chip may be provided that is configured with a memory that stores programs for executing the processes performed by the transmitting device 100 and the receiving device 200, and a processor that executes the programs stored in the memory.

10…デジタル無線伝送システム、100…送信装置、110…符号化部、120…インタリーブ部、130…マッピング部、140…制御情報生成部、150…ブロック構成部、160…直交変調部、180…送信アンテナ、200…受信装置、210…受信系統、211…受信処理部、212…TMCC検出部、213…FFT部、214…チャネル推定部、215…雑音検出部、220…合成処理部、230…IFFT部、240…デインタリーブ部、250…復号部、260…TMCC検出部、270…制御部、280…受信アンテナ 10...digital wireless transmission system, 100...transmitting device, 110...encoding section, 120...interleaving section, 130...mapping section, 140...control information generating section, 150...block configuration section, 160...orthogonal modulation section, 180...transmitting antenna, 200...receiving device, 210...receiving system, 211...receiving processing section, 212...TMCC detection section, 213...FFT section, 214...channel estimation section, 215...noise detection section, 220...synthesis processing section, 230...IFFT section, 240...deinterleaving section, 250...decoding section, 260...TMCC detection section, 270...control section, 280...receiving antenna

Claims (4)

伝送制御情報及びデータを含むブロックの信号を受信する2以上の受信アンテナと、
前記2以上のアンテナのそれぞれで受信された信号を処理する2以上の受信系統と、
前記2以上の受信系統によって処理された信号の合成処理を実行する合成処理部と、
前記合成処理部を制御する制御部と、を備え、
前記制御部は、前記合成処理の実行後において前記伝送制御情報のエラーが生じているか否かに基づいて、前記合成処理部を制御し、
前記制御部は、前記合成処理の実行後において前記伝送制御情報のエラーが生じている場合に、前記合成処理部の動作に関するリセット処理を実行し、
前記制御部は、前記2以上の受信系統に含まれる所定受信系統について前記伝送制御情報のエラーが生じていても、前記合成処理の実行後において前記伝送制御情報のエラーが生じていない場合に、前記リセット処理の実行を制限する、受信装置。
Two or more receiving antennas for receiving a signal of a block including transmission control information and data;
Two or more receiving systems each processing a signal received by each of the two or more antennas;
a synthesis processing unit that executes synthesis processing of signals processed by the two or more reception systems;
A control unit that controls the synthesis processing unit,
The control unit controls the synthesis processing unit based on whether an error occurs in the transmission control information after the synthesis process is performed ,
the control unit executes a reset process for the operation of the synthesis processing unit when an error occurs in the transmission control information after the synthesis process is executed;
The control unit of the receiving device limits the execution of the reset process when an error occurs in the transmission control information for a specific receiving system included in the two or more receiving systems, but no error occurs in the transmission control information after the synthesis process is executed .
前記制御部は、前記2以上の受信系統に含まれる所定受信系統について前記伝送制御情報のエラーが生じていても、前記合成処理の対象から前記所定系統を除外せずに、前記合成処理を実行するように前記合成処理部を制御する、請求項に記載の受信装置。 The receiving device according to claim 1, wherein the control unit controls the synthesis processing unit to execute the synthesis process without excluding a specific receiving system included in the two or more receiving systems from the synthesis process even if an error in the transmission control information occurs for the specific receiving system. 前記合成処理部は、前記2以上の受信系統によって処理された信号を周波数領域の信号に変換し、変換された周波数領域の信号を等化する等化処理を実行する、請求項1又は請求項2に記載の受信装置。 3. The receiving device according to claim 1, wherein the synthesis processing unit converts the signals processed by the two or more receiving systems into signals in a frequency domain, and performs an equalization process for equalizing the converted frequency domain signals. 前記合成処理の実行後における前記伝送制御情報のエラーは、前記合成処理の実行後において前記伝送制御情報を特定できないエラー、前記合成処理の実行後における前記伝送制御情報に含まれるブロック番号が不連続であるエラー、及び、前記合成処理の実行後における前記伝送制御情報に含まれるフレーム番号が不連続であるエラーの少なくともいずれか1つを含む、請求項1乃至請求項3のいずれか1項に記載の受信装置。A receiving device as described in any one of claims 1 to 3, wherein the error in the transmission control information after the synthesis process is executed includes at least one of an error in which the transmission control information cannot be identified after the synthesis process is executed, an error in which the block numbers included in the transmission control information after the synthesis process is executed are discontinuous, and an error in which the frame numbers included in the transmission control information after the synthesis process is executed are discontinuous.
JP2020211830A 2020-12-21 2020-12-21 Receiving device Active JP7574071B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020211830A JP7574071B2 (en) 2020-12-21 2020-12-21 Receiving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020211830A JP7574071B2 (en) 2020-12-21 2020-12-21 Receiving device

Publications (2)

Publication Number Publication Date
JP2022098343A JP2022098343A (en) 2022-07-01
JP7574071B2 true JP7574071B2 (en) 2024-10-28

Family

ID=82165876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020211830A Active JP7574071B2 (en) 2020-12-21 2020-12-21 Receiving device

Country Status (1)

Country Link
JP (1) JP7574071B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006325077A (en) 2005-05-20 2006-11-30 Hitachi Kokusai Electric Inc Diversity receiver sampling clock control method and diversity receiver
WO2008146495A1 (en) 2007-05-29 2008-12-04 Mitsubishi Electric Corporation Digital broadcast receiver
WO2009069376A1 (en) 2007-11-28 2009-06-04 Panasonic Corporation Diversity reception device, diversity reception method, semiconductor integrated circuit, and receiver
JP2011233988A (en) 2010-04-23 2011-11-17 Nippon Hoso Kyokai <Nhk> Receiving apparatus for ofdm signal synthesis
JP2015029164A (en) 2013-07-30 2015-02-12 日本放送協会 Diversity receiver
JP2019140590A (en) 2018-02-14 2019-08-22 日本放送協会 Single carrier MIMO transmitter and single carrier MIMO receiver

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006325077A (en) 2005-05-20 2006-11-30 Hitachi Kokusai Electric Inc Diversity receiver sampling clock control method and diversity receiver
WO2008146495A1 (en) 2007-05-29 2008-12-04 Mitsubishi Electric Corporation Digital broadcast receiver
WO2009069376A1 (en) 2007-11-28 2009-06-04 Panasonic Corporation Diversity reception device, diversity reception method, semiconductor integrated circuit, and receiver
JP2011233988A (en) 2010-04-23 2011-11-17 Nippon Hoso Kyokai <Nhk> Receiving apparatus for ofdm signal synthesis
JP2015029164A (en) 2013-07-30 2015-02-12 日本放送協会 Diversity receiver
JP2019140590A (en) 2018-02-14 2019-08-22 日本放送協会 Single carrier MIMO transmitter and single carrier MIMO receiver

Also Published As

Publication number Publication date
JP2022098343A (en) 2022-07-01

Similar Documents

Publication Publication Date Title
JP4911780B2 (en) Wireless communication system, receiving apparatus and receiving method
US8107563B2 (en) Receiving apparatus and method for MIMO system
TWI401925B (en) Apparatus and method for processing time domain synchronous orthogonal frequency division multiplexing signal, apparatus and method for processing wireless communication signal, apparatus for processing non-Nordstrom-Robinson encoded single carrier signal, apparatus for processing non-Nordstrom-Robinson encoded wireless communication signal, and processing NR-coded wireless communication signal device
CN102130865B (en) Radio receiver and method for channel estimation
EP1096718A2 (en) Data transmission with diversity, using several modulation schemes
CN101444057A (en) Closed loop MIMO system and method
JP2012065008A (en) Reception apparatus and method, and program
WO2009081860A1 (en) Radio communication system, reception device, and reception method
US9300376B2 (en) Transmitting apparatus, receiving apparatus, and control methods thereof
JP7574071B2 (en) Receiving device
JP6006562B2 (en) Receiving apparatus and program
JP7137922B2 (en) Transmission system, receiving device and transmission method
JP5565880B2 (en) Receiving apparatus, receiving method, and program
JP5770558B2 (en) Receiving device, program, and integrated circuit
US9847898B2 (en) Method for transmitting broadcast signal, method for receiving broadcast signal, apparatus for transmitting broadcast signal, and apparatus for receiving broadcast signal
JP2005286362A (en) Digital receiver
US8223876B2 (en) Apparatus for receiving signals in OFDM communication system having multiple antennas and method thereof
JP2019201404A (en) Control signal encoder, control signal decoder, transmission device, and reception device
JP2014022984A (en) Transmitter, receiver, and program
JP4753737B2 (en) Wireless device
WO2009091128A2 (en) Apparatus and method for receiving signal in a communication system
KR100945101B1 (en) Apparatus and method for receiving signal in communication system
JP6908388B2 (en) Symbol reproduction circuit and relay device
KR102316028B1 (en) Method and apparatus for ftn communication using transmit diversity
WO2015045078A1 (en) Transmission device, reception device, and signal transmission method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241016

R150 Certificate of patent or registration of utility model

Ref document number: 7574071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150