Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7575263B2 - I/O Unit and Communication System - Google Patents
[go: Go Back, main page]

JP7575263B2 - I/O Unit and Communication System - Google Patents

I/O Unit and Communication System Download PDF

Info

Publication number
JP7575263B2
JP7575263B2 JP2020214435A JP2020214435A JP7575263B2 JP 7575263 B2 JP7575263 B2 JP 7575263B2 JP 2020214435 A JP2020214435 A JP 2020214435A JP 2020214435 A JP2020214435 A JP 2020214435A JP 7575263 B2 JP7575263 B2 JP 7575263B2
Authority
JP
Japan
Prior art keywords
unit
board
processing circuit
housing
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020214435A
Other languages
Japanese (ja)
Other versions
JP2022100456A (en
Inventor
遼太郎 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP2020214435A priority Critical patent/JP7575263B2/en
Publication of JP2022100456A publication Critical patent/JP2022100456A/en
Application granted granted Critical
Publication of JP7575263B2 publication Critical patent/JP7575263B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Small-Scale Networks (AREA)

Description

本発明は、マスターユニットと機器とを接続し、マスターユニットと機器との間で信号を伝送するI/Oユニット、および複数のI/Oユニットを備えた通信システムに関する。 The present invention relates to an I/O unit that connects a master unit to a device and transmits signals between the master unit and the device, and a communication system that includes multiple I/O units.

特許文献1に記載されるように、通信システムにおいては、マスターユニットと、複数のスレーブとが接続されることで、相互に信号の伝送を行う。 As described in Patent Document 1, in a communication system, a master unit is connected to multiple slaves to transmit signals between them.

スレーブの具体例として、マスターユニットと機器とを接続し、マスターユニットと機器との間で信号を伝送する外部信号入出力用の電子機器、いわゆるI/Oユニットがある。 A specific example of a slave is an electronic device for inputting and outputting external signals, known as an I/O unit, that connects a master unit to a device and transmits signals between the master unit and the device.

特開2017-175278号公報JP 2017-175278 A

I/Oユニットは、マスターユニットのマスター処理回路と信号の入出力を行うスレーブ処理回路と、スレーブ処理回路と機器との間で信号の入出力を行うインターフェースとを備える。スレーブ処理回路およびインターフェースは同一の基板に実装され、基板ごとハウジングに収容される。 The I/O unit is equipped with a slave processing circuit that inputs and outputs signals with the master processing circuit of the master unit, and an interface that inputs and outputs signals between the slave processing circuit and the device. The slave processing circuit and the interface are mounted on the same board, and the board is housed in the housing.

上記の構成を有するI/Oユニットは、オペレータにしてみると保守作業が容易ではなかった。例えばスレーブ処理回路とインターフェースとが同一基板に実装されているために、これらのうちスレーブ処理回路のみを交換することが困難であった。 For operators, the I/O unit with the above configuration was not easy to maintain. For example, because the slave processing circuit and the interface were mounted on the same board, it was difficult to replace only the slave processing circuit.

そこで本発明は、保守作業が容易なI/Oユニット、およびそのI/Oユニットを複数備えた通信システムを提供することを目的とする。 The present invention aims to provide an I/O unit that is easy to maintain, and a communication system that includes multiple such I/O units.

本発明の第1の態様は、マスターユニットと機器とを接続し、前記マスターユニットと前記機器との間で信号を伝送するI/Oユニットであって、前記マスターユニットのマスター処理回路と信号の入出力を行うスレーブ処理回路と、前記機器と前記スレーブ処理回路との間で信号の入出力を行うインターフェースと、前記スレーブ処理回路が実装された第1基板と、前記インターフェースが実装され、前記第1基板とは別の第2基板と、前記第1基板と前記第2基板とを接続するコネクタと、前記第1基板および前記第2基板を収容するハウジングと、を備える。 The first aspect of the present invention is an I/O unit that connects a master unit and a device and transmits signals between the master unit and the device, and includes a slave processing circuit that inputs and outputs signals with a master processing circuit of the master unit, an interface that inputs and outputs signals between the device and the slave processing circuit, a first board on which the slave processing circuit is mounted, a second board separate from the first board on which the interface is mounted, a connector that connects the first board and the second board, and a housing that accommodates the first board and the second board.

本発明の第2の態様は、第1の態様のI/Oユニットを複数備えた通信システムであって、前記I/Oユニットは、前記ハウジングが予め決められた挿抜方向に沿って挿抜可能に前記ハウジングを支持するベース部を備え、前記ベース部の前記挿抜方向に直交する方向には、別の前記I/Oユニットまたは前記マスターユニットと信号の入出力を行うための接続端子が設けられており、複数の前記I/Oユニットの前記ベース部は、前記挿抜方向と直交する方向に沿って隣接するように設置板に設置され、複数の前記I/Oユニットの前記ハウジングは、前記設置板とは反対側から前記挿抜方向に沿って複数の前記I/Oユニットの前記ベース部に装着される。 The second aspect of the present invention is a communication system having a plurality of I/O units according to the first aspect, wherein the I/O units have a base portion supporting the housing so that the housing can be inserted and removed along a predetermined insertion/removal direction, and a connection terminal is provided in a direction perpendicular to the insertion/removal direction of the base portion for inputting and outputting signals with another I/O unit or the master unit, the base portions of the plurality of I/O units are installed on a mounting plate so as to be adjacent to each other along a direction perpendicular to the insertion/removal direction, and the housings of the plurality of I/O units are attached to the base portions of the plurality of I/O units along the insertion/removal direction from the opposite side to the mounting plate.

本発明によれば、保守作業が容易なI/Oユニット、およびそのI/Oユニットを複数備えた通信システムが提供される。 The present invention provides an I/O unit that is easy to maintain, and a communication system that includes multiple such I/O units.

実施の形態の通信システムの概略構成図である。1 is a schematic configuration diagram of a communication system according to an embodiment; 図2Aは、実施の形態のI/Oユニットの外観図である。図2Bは、3つのパーツに分離した図2AのI/Oユニットの外観図である。Fig. 2A is an external view of an I/O unit according to an embodiment of the present invention, and Fig. 2B is an external view of the I/O unit of Fig. 2A separated into three parts. 図3Aは、ハウジングに収容されるメインモジュールの概略構成図である。図3Bは、コネクタによる接続が解除された第1基板および第2基板を例示する図である。Fig. 3A is a schematic diagram of a main module accommodated in a housing, and Fig. 3B is a diagram illustrating the first and second boards disconnected from each other by the connector. マスター処理回路から出力された信号に関してスレーブ処理回路が行う処理の例を説明するための図である。10A and 10B are diagrams for explaining an example of processing performed by a slave processing circuit on a signal output from a master processing circuit; マスター処理回路に向けて出力される信号に関してスレーブ処理回路が行う処理の例を説明するための図である。10A and 10B are diagrams for explaining an example of processing performed by a slave processing circuit with respect to a signal outputted to a master processing circuit; 実施の形態が適用されないI/Oユニットのメインモジュールの概略構成図である。FIG. 13 is a schematic configuration diagram of a main module of an I/O unit to which the embodiment is not applied. 変形例のハウジングの外観図である。FIG. 13 is an external view of a housing according to a modified example.

本発明のI/Oユニットおよび通信システムについて、好適な実施の形態を掲げ、添付の図面を参照しながら以下、詳細に説明する。 The I/O unit and communication system of the present invention will be described in detail below with reference to the accompanying drawings, showing preferred embodiments thereof.

[実施の形態]
まず、本実施の形態で説明に用いる方向について断っておく。本実施の形態で説明に用いる各方向(前・後・幅)は、図面に示した矢印に従っている。各方向の呼称は説明のための便宜的な呼称である。
[Embodiment]
First, let us clarify the directions used in the description of this embodiment. The directions (front, back, width) used in the description of this embodiment follow the arrows shown in the drawings. The names of the directions are convenient names for the purpose of explanation.

図1は、実施の形態の通信システム10の概略構成図である。 Figure 1 is a schematic diagram of a communication system 10 according to an embodiment.

図1に示すように、通信システム10は、マスターユニット12と複数の機器14とを接続する複数のI/Oユニット16と、複数のI/Oユニット16が設置される設置板(レール)18と、を備える。 As shown in FIG. 1, the communication system 10 includes a plurality of I/O units 16 that connect a master unit 12 and a plurality of devices 14, and a mounting plate (rail) 18 on which the plurality of I/O units 16 are mounted.

マスターユニット12は、I/Oユニット16を介して機器14との間で信号の入出力を行う電子機器であって、当該信号の入出力処理を行うための処理回路(20)を備える。以下、この処理回路(20)を「マスター処理回路20」と呼ぶ。マスター処理回路20は、限定されないが、例えばプロセッサ等で構成される。なお、本実施の形態では図示を割愛しているが、マスターユニット12には、マスターユニット12(マスター処理回路20)を制御するものとして、例えば工作機械の数値制御装置が接続され得る。 The master unit 12 is an electronic device that inputs and outputs signals between the device 14 via the I/O unit 16, and includes a processing circuit (20) for performing input and output processing of the signals. Hereinafter, this processing circuit (20) will be referred to as the "master processing circuit 20." The master processing circuit 20 is, but is not limited to, configured, for example, by a processor. Although not shown in the present embodiment, the master unit 12 may be connected to, for example, a numerical control device for a machine tool to control the master unit 12 (master processing circuit 20).

機器14は例えば、工作機械に設けられるバルブ、表示器あるいは検出器である。ただし、I/Oユニット16を介してマスターユニット12との間で信号の入出力を行うものである限りにおいて、機器14はこれらに限定されない。 The device 14 is, for example, a valve, a display, or a detector installed in a machine tool. However, the device 14 is not limited to these, as long as it inputs and outputs signals between the master unit 12 via the I/O unit 16.

図1に示すように、複数のI/Oユニット16は、互いに隣接するように設置板18に設置される。設置板18に設置された複数のI/Oユニット16は、マスターユニット12側を前段側として、マスターユニット12にデイジーチェーンで接続される。複数のI/Oユニット16は、設置板18により後方向側から支持される。マスターユニット12にデイジーチェーンで接続される複数のI/Oユニット16の具体的な数は、本実施の形態では特に限定しない。 As shown in FIG. 1, the multiple I/O units 16 are installed on the installation plate 18 so as to be adjacent to one another. The multiple I/O units 16 installed on the installation plate 18 are connected to the master unit 12 in a daisy chain, with the master unit 12 side being the front stage side. The multiple I/O units 16 are supported from the rear side by the installation plate 18. The specific number of multiple I/O units 16 connected to the master unit 12 in a daisy chain is not particularly limited in this embodiment.

図2Aは、実施の形態のI/Oユニット16の外観図である。図2Bは、3つのパーツに分離した図2AのI/Oユニット16の外観図である。 Figure 2A is an external view of an I/O unit 16 according to an embodiment. Figure 2B is an external view of the I/O unit 16 of Figure 2A separated into three parts.

図2Aに示すように、I/Oユニット16は、ハウジング22と、ハウジング22の後方向側に設けられるベース部24と、ハウジング22の前方向側に設けられるフロント部26とを備える。図2Bに示すように、ベース部24およびフロント部26は、ハウジング22に対して分離可能である。 As shown in FIG. 2A, the I/O unit 16 includes a housing 22, a base portion 24 provided on the rear side of the housing 22, and a front portion 26 provided on the front side of the housing 22. As shown in FIG. 2B, the base portion 24 and the front portion 26 are separable from the housing 22.

通信システム10において、複数のI/Oユニット16は、図2A(図2B)に示す幅方向で隣接する。また、ベース部24、ハウジング22およびフロント部26は、図2A(図2B)に示す前方向に向かって設置板18からこの順序で並ぶ。幅方向、前方向および後方向は、限定されないが、本実施の形態ではいずれも水平面に平行であるものとする。 In the communication system 10, the multiple I/O units 16 are adjacent to each other in the width direction shown in FIG. 2A (FIG. 2B). The base portion 24, the housing 22, and the front portion 26 are arranged in this order from the installation plate 18 toward the forward direction shown in FIG. 2A (FIG. 2B). The width direction, the forward direction, and the rear direction are not limited, but in this embodiment, they are all parallel to the horizontal plane.

ハウジング22は、マスターユニット12と機器14との間で信号を伝送するためのメインモジュール28を挿抜可能に収容する収容部材である。メインモジュール28の構成については後で説明する。 The housing 22 is a housing member that removably houses the main module 28 for transmitting signals between the master unit 12 and the device 14. The configuration of the main module 28 will be described later.

ベース部24は、ハウジング22を挿抜可能に支持する支持部材である。ベース部24は、前述の設置板18に前方向側から設置される。ハウジング22はベース部24の前方向側、すなわち設置板18とは反対側でベース部24に挿抜される。ベース部24に対するハウジング22の挿入方向は、本実施の形態では後方向である。また、ベース部24に対するハウジング22の抜出方向は、挿入方向の反対方向すなわち前方向である。ベース部24に対するハウジング22の挿抜方向(後前方向)は、通信システム10の複数のI/Oユニット16の隣接方向(幅方向)と直交する。 The base portion 24 is a support member that supports the housing 22 so that it can be inserted and removed. The base portion 24 is installed on the aforementioned installation plate 18 from the front side. The housing 22 is inserted and removed from the base portion 24 on the front side of the base portion 24, i.e., the side opposite the installation plate 18. In this embodiment, the insertion direction of the housing 22 into the base portion 24 is the rear direction. The removal direction of the housing 22 from the base portion 24 is the opposite direction to the insertion direction, i.e., the front direction. The insertion and removal direction of the housing 22 into and from the base portion 24 (rear-to-front direction) is perpendicular to the adjacent direction (width direction) of the multiple I/O units 16 of the communication system 10.

ベース部24の幅方向の両側方には接続端子30(一方側:30L、他方側:30R)が設けられている。接続端子30Lは、別のベース部24の接続端子30Rと相互に接続可能である。同様に、接続端子30Rは、別のベース部24の接続端子30Lと相互に接続可能である。さらに、接続端子30Lおよび接続端子30Rのうち少なくとも一方は、マスターユニット12に対して接続可能である。したがって、マスターユニット12と複数のI/Oユニット16とを接続端子30で接続してゆくことにより、図1に示したデイジーチェーンを構成することが可能である。 Connection terminals 30 (one side: 30L, the other side: 30R) are provided on both sides of the width of the base portion 24. The connection terminal 30L can be connected to the connection terminal 30R of another base portion 24. Similarly, the connection terminal 30R can be connected to the connection terminal 30L of another base portion 24. Furthermore, at least one of the connection terminals 30L and 30R can be connected to the master unit 12. Therefore, by connecting the master unit 12 and multiple I/O units 16 with the connection terminals 30, it is possible to configure the daisy chain shown in FIG. 1.

接続端子30によってマスターユニット12と接続されたI/Oユニット16は、マスターユニット12と信号を相互に入出力することが可能である。また、接続端子30により接続されたI/Oユニット16同士は、相互に信号を入出力することが可能である。したがって、図1の通信システム10においては、マスターユニット12と複数のI/Oユニット16との間で信号を入出力することが可能である。 The I/O units 16 connected to the master unit 12 by the connection terminals 30 can mutually input and output signals with the master unit 12. In addition, the I/O units 16 connected by the connection terminals 30 can mutually input and output signals. Therefore, in the communication system 10 of FIG. 1, signals can be input and output between the master unit 12 and multiple I/O units 16.

フロント部26は、ハウジング22に着脱可能に取り付けられる端子台である。ハウジング22に対するフロント部26の取り付け方向は、本実施の形態では後方向である。また、ハウジング22に対するフロント部26の取り外し方向は、取り付け方向の反対方向、すなわち本実施の形態では前方向である。 The front part 26 is a terminal block that is removably attached to the housing 22. In this embodiment, the attachment direction of the front part 26 to the housing 22 is the rear direction. In addition, the removal direction of the front part 26 from the housing 22 is the opposite direction to the attachment direction, i.e., the front direction in this embodiment.

フロント部26の前方向側には、I/Oユニット16と機器14とを接続する接続端子32が設けられている。接続端子32の数は、本実施の形態では特に限定しない。なお、フロント部26は端子台に限定されるわけではなく、例えば機器14を接続するためのコネクタであってもよい。 A connection terminal 32 that connects the I/O unit 16 and the device 14 is provided on the forward side of the front part 26. The number of connection terminals 32 is not particularly limited in this embodiment. Note that the front part 26 is not limited to a terminal block, and may be, for example, a connector for connecting the device 14.

ハウジング22、ベース部24およびフロント部26を組み合わせたI/Oユニット16の外観形状は、限定されないが、幅方向すなわち通信システム10における複数のI/Oユニット16の隣接方向に薄い形状であるとよい。具体的には例えば、I/Oユニット16の形状は、図2Aに示したような平板状であるとよい。これにより、I/Oユニット16は、通信システム10をコンパクトに構成することに有利となる。なお、図2AのI/Oユニット16は、幅方向の視点で見たときの短手方向が前後方向になっているが、これに限定されない。 The external shape of the I/O unit 16, which is the combination of the housing 22, base portion 24, and front portion 26, is not limited, but it is preferable that it is thin in the width direction, i.e., in the direction in which the multiple I/O units 16 are adjacent in the communication system 10. Specifically, for example, the shape of the I/O unit 16 may be flat as shown in FIG. 2A. This makes the I/O unit 16 advantageous for configuring the communication system 10 in a compact manner. Note that, although the short side direction of the I/O unit 16 in FIG. 2A is the front-to-rear direction when viewed from the perspective of the width direction, this is not limited.

図3Aは、ハウジング22に収容されるメインモジュール28の概略構成図である。 Figure 3A is a schematic diagram of the main module 28 housed in the housing 22.

以下、メインモジュール28の構成について説明する。図3Aに示すように、I/Oユニット16は、第1基板34Aと、第2基板34Bと、コネクタ36と、スレーブ処理回路38と、インターフェース40とをさらに備える。メインモジュール28はこれらの要素を含んで構成される。 The configuration of the main module 28 will be described below. As shown in FIG. 3A, the I/O unit 16 further includes a first board 34A, a second board 34B, a connector 36, a slave processing circuit 38, and an interface 40. The main module 28 is configured to include these elements.

第1基板34Aは、ハウジング22がベース部24に挿入されたときに、ベース部24の接続端子30(30L、30R)と接続される。第1基板34Aには、スレーブ処理回路38が実装(形成)される。 When the housing 22 is inserted into the base portion 24, the first board 34A is connected to the connection terminals 30 (30L, 30R) of the base portion 24. A slave processing circuit 38 is mounted (formed) on the first board 34A.

第2基板34Bは、第1基板34Aとは別の基板である。第2基板34Bは、フロント部26がハウジング22に取り付けられたときに、フロント部26の接続端子32と接続される。第2基板34Bには、インターフェース40が実装(形成)される。 The second board 34B is a separate board from the first board 34A. The second board 34B is connected to the connection terminal 32 of the front part 26 when the front part 26 is attached to the housing 22. An interface 40 is mounted (formed) on the second board 34B.

コネクタ36は、第1基板34Aと第2基板34Bとを接続する。コネクタ36は、第1基板34Aに設けられる第1コネクタ36Aと、第2基板34Bに設けられており第1コネクタ36Aに接続可能な第2コネクタ36Bとを有する。第1コネクタ36Aと第2コネクタ36Bとが接続されることにより、第1基板34Aと第2基板34Bとが接続される。 The connector 36 connects the first board 34A and the second board 34B. The connector 36 has a first connector 36A provided on the first board 34A and a second connector 36B provided on the second board 34B and connectable to the first connector 36A. The first board 34A and the second board 34B are connected by connecting the first connector 36A and the second connector 36B.

図3Bは、コネクタ36による接続が解除された第1基板34Aおよび第2基板34Bを例示する図である。 Figure 3B is a diagram illustrating the first board 34A and the second board 34B when the connection by the connector 36 is released.

図3Bに示すように、第1基板34Aおよび第2基板34Bは、コネクタ36による接続を解除することで、容易に分離可能である。 As shown in FIG. 3B, the first substrate 34A and the second substrate 34B can be easily separated by releasing the connection via the connector 36.

スレーブ処理回路38は、マスター処理回路20と信号の入出力を行うハードウェア(回路、電子部品群)である。スレーブ処理回路38は、これに限定されないが、例えば信号の入出力に関して処理を行うプロセッサを含んで構成される。スレーブ処理回路38は、ベース部24の接続端子30と第1基板34Aとが接続されることで、第1基板34Aを介して接続端子30と接続される。これにより、スレーブ処理回路38は、接続端子30を通じてマスターユニット12のマスター処理回路20、および別のI/Oユニット16のスレーブ処理回路38と信号の入出力を行うことが可能となる。 The slave processing circuit 38 is hardware (circuit, group of electronic components) that inputs and outputs signals to and from the master processing circuit 20. The slave processing circuit 38 is configured to include, for example, a processor that performs processing related to the input and output of signals, but is not limited to this. The slave processing circuit 38 is connected to the connection terminal 30 via the first board 34A by connecting the connection terminal 30 of the base portion 24 to the first board 34A. This allows the slave processing circuit 38 to input and output signals to and from the master processing circuit 20 of the master unit 12 and the slave processing circuit 38 of another I/O unit 16 via the connection terminal 30.

インターフェース40は、機器14とスレーブ処理回路38との間で信号の入出力を行うハードウェア(回路、電子部品群)である。インターフェース40のハードウェア的構成は、接続される機器14の種類に応じて異なる。インターフェース40は、第1基板34Aと第2基板34Bとがコネクタ36によって接続されることで、スレーブ処理回路38と接続される。また、インターフェース40は、接続端子32と機器14とが接続されることで、接続端子32を介して機器14と接続される。これにより、インターフェース40は、機器14とスレーブ処理回路38との間で信号の入出力を行うことが可能となる。 The interface 40 is hardware (circuit, group of electronic components) that inputs and outputs signals between the device 14 and the slave processing circuit 38. The hardware configuration of the interface 40 differs depending on the type of device 14 to be connected. The interface 40 is connected to the slave processing circuit 38 by connecting the first board 34A and the second board 34B with the connector 36. The interface 40 is also connected to the device 14 via the connection terminal 32 by connecting the connection terminal 32 to the device 14. This enables the interface 40 to input and output signals between the device 14 and the slave processing circuit 38.

以下、メインモジュール28の動作について説明する。 The operation of the main module 28 is explained below.

図4は、マスター処理回路20から出力された信号に関してスレーブ処理回路38が行う処理の例を説明するための図である。なお、図面が煩雑になることを避けるため、図4では設置板18(図1)を省略した。 Figure 4 is a diagram for explaining an example of processing performed by the slave processing circuit 38 on a signal output from the master processing circuit 20. Note that the installation plate 18 (Figure 1) has been omitted from Figure 4 to avoid cluttering the drawing.

マスター処理回路20は、複数のI/Oユニット16のいずれかを宛先とする信号(S)を後段に出力する。以下、この信号を送信信号Sとも呼ぶ。なお、図4には、N個のI/Oユニット16(16、16、…、16)を有する通信システム10において、I/Oユニット16を宛先とする送信信号Sがマスター処理回路20から出力された場合を例示している。送信信号Sには、限定されないが、この例では宛先のI/Oユニット16(16)に接続された機器14に対する指令信号SOrが含まれているものとする。 The master processing circuit 20 outputs a signal (S 1 ) addressed to one of the multiple I/O units 16 to the subsequent stage. Hereinafter, this signal will also be referred to as a transmission signal S 1. Note that Fig. 4 illustrates an example in which a transmission signal S 1 addressed to an I/O unit 16N is output from the master processing circuit 20 in a communication system 10 having N I/O units 16 (16 1 , 16 2 , ... , 16 N ). The transmission signal S 1 includes, but is not limited to, a command signal S Or for the device 14 connected to the destination I/O unit 16 (16 N ) in this example.

スレーブ処理回路38は、前段から送信信号Sが入力されると、送信信号Sの宛先が自分(自分のI/Oユニット16)宛てであるか否かを判定する。そして、スレーブ処理回路38は、送信信号Sの宛先が自分でない場合には、自分の後段のI/Oユニット16に向けて送信信号Sを出力する。この動作は、複数のI/Oユニット16の各々のスレーブ処理回路38が実行可能である。したがって、送信信号Sは、最終的には宛先のI/Oユニット16(16)に到達できる。 When a transmission signal S1 is input from the previous stage, the slave processing circuit 38 judges whether the destination of the transmission signal S1 is itself (its own I/O unit 16). If the destination of the transmission signal S1 is not itself, the slave processing circuit 38 outputs the transmission signal S1 to the I/O unit 16 in the subsequent stage. This operation can be performed by each slave processing circuit 38 of the multiple I/O units 16. Therefore, the transmission signal S1 can finally reach the destination I/O unit 16 (16 N ).

スレーブ処理回路38は、自分宛ての送信信号Sが入力された場合には、送信信号Sの内容に応じた処理を行う。例えば図4の例では、送信信号Sに機器14の指令信号SOrが含まれている。したがって、I/Oユニット16のスレーブ処理回路38は、コネクタ36およびインターフェース40を通じて、機器14に指令信号SOrを出力する。 When a transmission signal S 1 addressed to itself is input, the slave processing circuit 38 performs processing according to the contents of the transmission signal S 1. For example, in the example of Fig. 4, the transmission signal S 1 includes a command signal S Or for the device 14. Therefore, the slave processing circuit 38 of the I/O unit 16N outputs the command signal S Or to the device 14 through the connector 36 and the interface 40.

図5は、マスター処理回路20に向けて出力される信号に関してスレーブ処理回路38が行う処理の例を説明するための図である。なお、図4と同様の理由により、図5では設置板18(図1)を省略した。 Figure 5 is a diagram for explaining an example of processing performed by the slave processing circuit 38 with respect to a signal output to the master processing circuit 20. Note that for the same reason as in Figure 4, the installation plate 18 (Figure 1) is omitted in Figure 5.

スレーブ処理回路38は、送信信号Sに対する応答として、マスター処理回路20を宛先とする信号を前段に出力する。以下、この信号を返信信号Sとも呼ぶ。図5には、図4と同じ通信システム10において、I/Oユニット16のスレーブ処理回路38から返信信号Sが出力された場合を例示している。返信信号Sには、例えばI/Oユニット16のインターフェース40を通じて機器14から取得されたデータが含まれる。 The slave processing circuit 38 outputs a signal addressed to the master processing circuit 20 to the previous stage as a response to the transmission signal S1 . Hereinafter, this signal will also be referred to as a reply signal S2 . Fig. 5 illustrates an example in which a reply signal S2 is output from the slave processing circuit 38 of the I/O unit 16N in the same communication system 10 as in Fig. 4. The reply signal S2 includes, for example, data acquired from the device 14 via the interface 40 of the I/O unit 16N .

スレーブ処理回路38は、自分の後段側から返信信号Sが入力された場合には、自分の前段に返信信号Sを出力する。この動作は、複数のI/Oユニット16の各々のスレーブ処理回路38が実行可能である。したがって、返信信号Sは、最終的にはマスターユニット12(マスター処理回路20)に到達できる。 When a reply signal S2 is input from the downstream side of the slave processing circuit 38, the slave processing circuit 38 outputs the reply signal S2 to the upstream side of the slave processing circuit 38. This operation can be performed by each of the slave processing circuits 38 of the multiple I/O units 16. Therefore, the reply signal S2 can finally reach the master unit 12 (master processing circuit 20).

図6は、実施の形態が適用されないI/Oユニット16’のメインモジュール28’の概略構成図である。 Figure 6 is a schematic diagram of the main module 28' of an I/O unit 16' to which the embodiment does not apply.

本実施の形態のI/Oユニット16および通信システム10は、オペレータにとって保守作業が容易である。この点について、I/Oユニット16と、図6に例示したI/Oユニット16’とを対比しつつ説明する。 The I/O unit 16 and communication system 10 of this embodiment are easy for operators to maintain. This point will be explained by comparing the I/O unit 16 with the I/O unit 16' illustrated in FIG. 6.

I/Oユニット16’では、メインモジュール28’において、スレーブ処理回路38とインターフェース40とが同一の基板34Cに実装される。この場合、スレーブ処理回路38とインターフェース40とのうち一方のみを交換することは、オペレータにしてみると難しい。 In the I/O unit 16', the slave processing circuit 38 and the interface 40 are mounted on the same board 34C in the main module 28'. In this case, it is difficult for an operator to replace only one of the slave processing circuit 38 and the interface 40.

例えば、I/Oユニット16’のスレーブ処理回路38に設計変更が生じた場合を仮定する。この場合、オペレータは、スレーブ処理回路38が実装された基板34Cを新しいものに交換することになる。ただし、基板34Cを交換すると、本来であれば交換不要であるはずのインターフェース40までも交換することになってしまう。しかも、スレーブ処理回路38は、複数のI/Oユニット16’の間でハードウェア的構成が変わらない(構成部品はできるだけ共通化される)傾向にある。これは換言すると、スレーブ処理回路38の変更を理由として基板34Cを交換する必要が生じた場合、その交換作業の対象は、オペレータが所有する全てのI/Oユニット16’に及び得ることを意味する。 For example, assume that a design change occurs in the slave processing circuit 38 of the I/O unit 16'. In this case, the operator will replace the board 34C on which the slave processing circuit 38 is mounted with a new one. However, replacing the board 34C will also mean replacing the interface 40, which should not need to be replaced under normal circumstances. Furthermore, the hardware configuration of the slave processing circuit 38 tends not to change between multiple I/O units 16' (components tend to be standardized as much as possible). In other words, if it becomes necessary to replace the board 34C due to a change in the slave processing circuit 38, the replacement work may affect all of the I/O units 16' owned by the operator.

その点、本実施の形態のI/Oユニット16によれば、スレーブ処理回路38およびインターフェース40がそれぞれ第1基板34Aおよび第2基板34Bに分かれて実装されている。オペレータは、コネクタ36による第1基板34Aと第2基板34Bとの接続を解除することで、第1基板34Aと第2基板34Bとを容易に分離可能である(図3B参照)。したがって、本実施の形態によれば、オペレータはスレーブ処理回路38とインターフェース40とのうちスレーブ処理回路38のみを容易に交換することができる。 In this regard, according to the I/O unit 16 of this embodiment, the slave processing circuit 38 and the interface 40 are separately implemented on the first board 34A and the second board 34B, respectively. The operator can easily separate the first board 34A and the second board 34B by releasing the connection between the first board 34A and the second board 34B by the connector 36 (see FIG. 3B). Therefore, according to this embodiment, the operator can easily replace only the slave processing circuit 38 out of the slave processing circuit 38 and the interface 40.

また、前述したように、インターフェース40は接続される機器14の種類に応じてハードウェア的構成が異なる。本実施の形態のI/Oユニット16によれば、オペレータは、スレーブ処理回路38とインターフェース40とのうちインターフェース40のみを機器14の種類に応じて容易に交換することが可能である。 As mentioned above, the hardware configuration of the interface 40 differs depending on the type of device 14 to which it is connected. According to the I/O unit 16 of this embodiment, the operator can easily replace only the interface 40 of the slave processing circuit 38 and the interface 40 depending on the type of device 14.

さらに、本実施の形態のI/Oユニット16によれば、ベース部24およびフロント部26を、第1基板34Aおよび第2基板34Bを収容したハウジング22から容易に分離可能である。したがって、本実施の形態によれば、第1基板34Aまたは第2基板34Bを交換する作業がベース部24およびフロント部26に阻害されるおそれが低減される。 Furthermore, according to the I/O unit 16 of this embodiment, the base portion 24 and the front portion 26 can be easily separated from the housing 22 that houses the first board 34A and the second board 34B. Therefore, according to this embodiment, the risk that the base portion 24 and the front portion 26 will hinder the work of replacing the first board 34A or the second board 34B is reduced.

このように、本実施の形態のI/Oユニット16および通信システム10は、オペレータにとって保守作業が容易である。 In this way, the I/O unit 16 and communication system 10 of this embodiment make maintenance work easy for the operator.

[変形例]
以上、本発明の一例として実施の形態が説明された。上記実施の形態には、多様な変更または改良を加えることが可能である。また、その様な変更または改良を加えた形態が本発明の技術的範囲に含まれ得ることは、特許請求の範囲の記載から明らかである。
[Modification]
The embodiment of the present invention has been described above as an example. Various modifications and improvements can be made to the above embodiment. Furthermore, it is clear from the claims that such modifications and improvements are included within the technical scope of the present invention.

図7は、変形例のハウジング22の外観図である。 Figure 7 is an external view of the modified housing 22.

例えば図7に示すように、I/Oユニット16のハウジング22は、第1ハウジング22Aと、第1ハウジング22Aに対して挿抜方向で着脱可能な第2ハウジング22Bとを備えてもよい。第1基板34Aは第1ハウジング22Aに収容される。また、第2基板34Bは第2ハウジング22Bに収容される。 For example, as shown in FIG. 7, the housing 22 of the I/O unit 16 may include a first housing 22A and a second housing 22B that is detachable from the first housing 22A in the insertion/removal direction. The first board 34A is accommodated in the first housing 22A. The second board 34B is accommodated in the second housing 22B.

第1ハウジング22Aはベース部24側(後方向側)であり、第2ハウジング22Bはフロント部26側(前方向側)である。これにより、ベース部24の接続端子30と接続される第1基板34Aをベース部24側に配置しつつ、フロント部26を介して機器14と接続される第2基板34Bをフロント部26側に配置することができる。コネクタ36は、挿抜方向で第1基板34Aと第2基板34Bとを接続する。 The first housing 22A is on the base portion 24 side (rearward side), and the second housing 22B is on the front portion 26 side (forward side). This allows the first board 34A connected to the connection terminal 30 of the base portion 24 to be positioned on the base portion 24 side, while the second board 34B connected to the device 14 via the front portion 26 to be positioned on the front portion 26 side. The connector 36 connects the first board 34A and the second board 34B in the insertion/removal direction.

図7のI/Oユニット16は、オペレータにとって保守作業がより容易である。つまり、オペレータはI/Oユニット16の第1基板34Aまたは第2基板34Bを交換する際には第1ハウジング22Aごと、または第2ハウジング22Bごと交換すればよいので、交換作業を容易に達成できる。 The I/O unit 16 in FIG. 7 is easier for an operator to maintain. In other words, when replacing the first board 34A or the second board 34B of the I/O unit 16, the operator only needs to replace the entire first housing 22A or the entire second housing 22B, so the replacement work can be easily accomplished.

[実施の形態から得られる発明]
上記実施の形態および変形例から把握しうる発明について、以下に記載する。
[Inventions Obtained from the Embodiments]
The invention that can be understood from the above-described embodiment and modifications will be described below.

<第1の発明>
マスターユニット(12)と機器(14)とを接続し、前記マスターユニット(12)と前記機器(14)との間で信号を伝送するI/Oユニット(16)であって、前記マスターユニット(12)のマスター処理回路(20)と信号の入出力を行うスレーブ処理回路(38)と、前記機器(14)と前記スレーブ処理回路(38)との間で信号の入出力を行うインターフェース(40)と、前記スレーブ処理回路(38)が実装された第1基板(34A)と、前記インターフェース(40)が実装され、前記第1基板(34A)とは別の第2基板(34B)と、前記第1基板(34A)と前記第2基板(34B)とを接続するコネクタ(36)と、前記第1基板(34A)および前記第2基板(34B)を収容するハウジング(22)と、を備える。
<First Invention>
An I/O unit (16) that connects a master unit (12) and an apparatus (14) and transmits signals between the master unit (12) and the apparatus (14) comprises: a slave processing circuit (38) that inputs and outputs signals with a master processing circuit (20) of the master unit (12); an interface (40) that inputs and outputs signals between the apparatus (14) and the slave processing circuit (38); a first board (34A) on which the slave processing circuit (38) is mounted; a second board (34B) on which the interface (40) is mounted and which is separate from the first board (34A); a connector (36) that connects the first board (34A) and the second board (34B); and a housing (22) that accommodates the first board (34A) and the second board (34B).

これにより、保守作業が容易なI/Oユニット(16)が提供される。 This provides an I/O unit (16) that is easy to maintain.

I/Oユニット(16)は、前記ハウジング(22)が予め決められた挿抜方向(後前方向)に沿って挿抜可能に前記ハウジング(22)を支持するベース部(24)を備えてもよい。 The I/O unit (16) may include a base portion (24) that supports the housing (22) so that the housing (22) can be inserted and removed along a predetermined insertion and removal direction (rear-to-front direction).

前記ハウジング(22)は、前記第1基板(34A)を収容する第1ハウジング(22A)と、前記第2基板(34B)を収容し、前記第1ハウジング(22A)に対して前記挿抜方向(後前方向)で着脱可能な第2ハウジング(22B)と、を備え、前記コネクタ(36)は、前記挿抜方向(後前方向)で前記第1基板(34A)と前記第2基板(34B)とを接続してもよい。これにより、保守作業がより容易なI/Oユニット(16)が提供される。 The housing (22) includes a first housing (22A) that houses the first board (34A) and a second housing (22B) that houses the second board (34B) and is detachable from the first housing (22A) in the insertion/removal direction (rear-front direction), and the connector (36) may connect the first board (34A) and the second board (34B) in the insertion/removal direction (rear-front direction). This provides an I/O unit (16) that is easier to maintain.

前記第1基板(34A)は、前記挿抜方向(後前方向)に沿って前記ベース部(24)に接続され、前記第2基板(34B)は前記挿抜方向(後前方向)に沿って前記第1基板(34A)に接続されてもよい。これにより、第1基板(34A)をベース部(24)側に配置しつつ、第2基板(34B)を機器(14)側に配置することができる。 The first board (34A) may be connected to the base portion (24) along the insertion/removal direction (rear-to-front direction), and the second board (34B) may be connected to the first board (34A) along the insertion/removal direction (rear-to-front direction). This allows the first board (34A) to be placed on the base portion (24) side, while the second board (34B) can be placed on the device (14) side.

前記ベース部(24)の前記挿抜方向(後前方向)に直交する方向(幅方向)には、別のI/Oユニット(16)、または前記マスターユニット(12)と信号の入出力を行うための接続端子(30)が設けられてもよい。これにより、ベース部(24)の接続端子(30)によって複数のI/Oユニット(16)とマスターユニット(12)とをデイジーチェーンで接続することができる。 A connection terminal (30) for inputting and outputting signals to and from another I/O unit (16) or the master unit (12) may be provided in a direction (width direction) perpendicular to the insertion and removal direction (rear-to-front direction) of the base portion (24). This allows multiple I/O units (16) and the master unit (12) to be connected in a daisy chain by the connection terminal (30) of the base portion (24).

<第2の発明>
I/Oユニット(16)を複数備えた通信システム(10)であって、I/Oユニット(16)は、前記ハウジング(22)が予め決められた挿抜方向(後前方向)に沿って挿抜可能に前記ハウジング(22)を支持するベース部(24)を備え、複数の前記I/Oユニット(16)の前記ベース部(24)は、前記挿抜方向(後前方向)と直交する方向(幅方向)に沿って隣接するように設置板(18)に設置され、複数の前記I/Oユニット(16)の前記ハウジング(22)は、前記設置板(18)とは反対側から前記挿抜方向(後前方向)に沿って複数の前記I/Oユニット(16)の前記ベース部(24)に装着される。
<Second Invention>
A communication system (10) having a plurality of I/O units (16), wherein the I/O units (16) have a base portion (24) supporting the housing (22) so that the housing (22) can be inserted and removed along a predetermined insertion/removal direction (rear-to-front direction), the base portions (24) of the plurality of I/O units (16) are installed on an installation plate (18) so as to be adjacent to each other along a direction (width direction) perpendicular to the insertion/removal direction (rear-to-front direction), and the housings (22) of the plurality of I/O units (16) are attached to the base portions (24) of the plurality of I/O units (16) along the insertion/removal direction (rear-to-front direction) from the opposite side to the installation plate (18).

これにより、保守作業が容易なI/Oユニット(16)を複数備えた通信システム(10)が提供される。 This provides a communication system (10) equipped with multiple I/O units (16) that are easy to maintain.

10…通信システム 12…マスターユニット
14…機器 16…I/Oユニット
18…設置板 20…マスター処理回路
22…ハウジング 22A…第1ハウジング
22B…第2ハウジング 24…ベース部
30…接続端子 34A…第1基板
34B…第2基板 36…コネクタ
38…スレーブ処理回路 40…インターフェース
REFERENCE SIGNS LIST 10 communication system 12 master unit 14 device 16 I/O unit 18 installation plate 20 master processing circuit 22 housing 22A first housing 22B second housing 24 base portion 30 connection terminal 34A first board 34B second board 36 connector 38 slave processing circuit 40 interface

Claims (4)

マスターユニットと機器とを接続し、前記マスターユニットと前記機器との間で信号を伝送するI/Oユニットであって、
前記マスターユニットのマスター処理回路と信号の入出力を行うスレーブ処理回路と、
前記機器と前記スレーブ処理回路との間で信号の入出力を行うインターフェースと、
前記スレーブ処理回路が実装された第1基板と、
前記インターフェースが実装され、前記第1基板とは別の第2基板と、
前記第1基板と前記第2基板とを接続するコネクタと、
前記第1基板および前記第2基板を収容するハウジングと、
予め決められた挿抜方向に沿って挿抜可能に前記ハウジングを支持するベース部と、
を備え、
前記ハウジングは、
前記第1基板を収容する第1ハウジングと、
前記第2基板を収容し、前記第1ハウジングに対して前記挿抜方向で着脱可能な第2ハウジングと、
を備え、
前記コネクタは、前記挿抜方向で前記第1基板と前記第2基板とを接続する、I/Oユニット。
An I/O unit that connects a master unit and a device and transmits signals between the master unit and the device,
a slave processing circuit for inputting and outputting signals to and from the master processing circuit of the master unit;
an interface for inputting and outputting signals between the device and the slave processing circuit;
a first substrate on which the slave processing circuit is mounted;
a second substrate on which the interface is mounted and which is separate from the first substrate;
a connector that connects the first board and the second board;
a housing that accommodates the first substrate and the second substrate;
a base portion supporting the housing so that the housing can be inserted and removed in a predetermined insertion and removal direction;
Equipped with
The housing includes:
a first housing that accommodates the first substrate;
a second housing that accommodates the second board and is detachable from the first housing in the insertion/removal direction;
Equipped with
The connector connects the first board and the second board in the insertion/removal direction, an I/O unit.
請求項に記載のI/Oユニットであって、
前記第1基板は、前記挿抜方向に沿って前記ベース部に接続され、
前記第2基板は前記挿抜方向に沿って前記第1基板に接続される、I/Oユニット。
2. The I/O unit according to claim 1 ,
the first substrate is connected to the base portion along the insertion/removal direction,
The second board is connected to the first board along the insertion/removal direction, an I/O unit.
請求項1または2に記載のI/Oユニットであって、
前記ベース部の前記挿抜方向に直交する方向には、別のI/Oユニット、または前記マスターユニットと信号の入出力を行うための接続端子が設けられている、I/Oユニット。
3. The I/O unit according to claim 1 ,
The I/O unit has a connection terminal for inputting and outputting signals to and from another I/O unit or the master unit provided in a direction perpendicular to the insertion and removal direction of the base portion.
請求項に記載のI/Oユニットを複数備えた通信システムであって、
複数の前記I/Oユニットの前記ベース部は、前記挿抜方向と直交する方向に沿って隣接するように設置板に設置され、
複数の前記I/Oユニットの前記ハウジングは、前記設置板とは反対側から前記挿抜方向に沿って複数の前記I/Oユニットの前記ベース部に装着される、通信システム。
A communication system including a plurality of I/O units according to claim 3 ,
the base portions of the plurality of I/O units are mounted on a mounting plate so as to be adjacent to each other along a direction perpendicular to the insertion/removal direction;
A communication system, wherein the housings of the multiple I/O units are attached to the base portions of the multiple I/O units along the insertion/removal direction from the side opposite the installation plate.
JP2020214435A 2020-12-24 2020-12-24 I/O Unit and Communication System Active JP7575263B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020214435A JP7575263B2 (en) 2020-12-24 2020-12-24 I/O Unit and Communication System

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020214435A JP7575263B2 (en) 2020-12-24 2020-12-24 I/O Unit and Communication System

Publications (2)

Publication Number Publication Date
JP2022100456A JP2022100456A (en) 2022-07-06
JP7575263B2 true JP7575263B2 (en) 2024-10-29

Family

ID=82271435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020214435A Active JP7575263B2 (en) 2020-12-24 2020-12-24 I/O Unit and Communication System

Country Status (1)

Country Link
JP (1) JP7575263B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102764A (en) 2005-09-09 2007-04-19 Omron Corp Programmable controller remote terminal device
JP2008310388A (en) 2007-06-12 2008-12-25 Omron Corp Digital IO unit
JP2015135634A (en) 2014-01-17 2015-07-27 パナソニック デバイスSunx株式会社 I / O unit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135958A (en) * 1997-10-27 1999-05-21 Omron Corp Unit connection structure for electronic equipment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102764A (en) 2005-09-09 2007-04-19 Omron Corp Programmable controller remote terminal device
JP2008310388A (en) 2007-06-12 2008-12-25 Omron Corp Digital IO unit
JP2015135634A (en) 2014-01-17 2015-07-27 パナソニック デバイスSunx株式会社 I / O unit

Also Published As

Publication number Publication date
JP2022100456A (en) 2022-07-06

Similar Documents

Publication Publication Date Title
US7791890B2 (en) Computer system
US6822874B1 (en) Modular high availability electronic product architecture with flexible I/O
US6650844B1 (en) Interconnecting circuit boards using free space optics
WO2001093650A1 (en) Modular backplane
US20030058618A1 (en) Method and apparatus for providing a common support services infrastructure for a network element
JPH08280121A (en) Field bus connection module
US6241530B1 (en) Backplane assembly for printed circuit boards
EP3313159B1 (en) Single channel i/o in a modular sub-chassis
WO2007117944A1 (en) Backplane interconnection system and method
JP7575263B2 (en) I/O Unit and Communication System
CN104820473A (en) Rack server substrate and rack server substrate group
JP5670150B2 (en) Optical amplification module and method for replacing excitation light source of optical amplification module
US6921212B2 (en) Adjustable and modular backplane assembly for providing a fiber-optics communication backplane
JP5373919B2 (en) Optical connector interconnection system and method
JP2002199583A (en) Parallel power supply system and electronic device
JP4866895B2 (en) Backplane and communication equipment
US5530811A (en) Behind backplane expansion board apparatus and method
US20240172386A1 (en) Electronic apparatus
US7064961B2 (en) Communication device
US9952399B2 (en) Connector panel for plug-in units of a telecommunication system and associated shelf
KR102766189B1 (en) Power amplifier system with internal optical communication link
CN113051209A (en) Electronic equipment and communication method thereof
CN100482051C (en) Backplane having a wired coupling between card slots
CN104604246A (en) Topology definition card for optically interconnected telecommunication systems
CN116956806B (en) Exchange board card based on mobile high-speed serial computer expansion bus standard module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241017

R150 Certificate of patent or registration of utility model

Ref document number: 7575263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150