JP7576565B2 - 半導体装置 - Google Patents

Description

本開示は、半導体装置に関する。

固体撮像素子を冷却する手段として、ペルチェ素子を内蔵した気密封止パッケージが知られている（例えば、特許文献１参照）。特許文献１に開示された気密封止パッケージでは、固体撮像素子とベース表面の突出部との間に、ペルチェ素子が配置されている。

特開２００３－２５８２２１号公報

特許文献１に開示された気密封止パッケージのように、固体撮像素子の一方の面側にペルチェ素子が配置された半導体装置は、ペルチェ素子が配置されない半導体装置と比べて、厚さ方向の寸法が増大する。ペルチェ素子を備える半導体装置において、厚さ方向の寸法の低減（以下、小型化という）が望まれている。

本開示はこのような事情に鑑みてなされたもので、小型化が可能な、ペルチェ素子を備える半導体装置を提供することを目的とする。

本開示の一態様は、半導体基板と、前記半導体基板と向かい合って配置されるペルチェ素子と、を備え、前記ペルチェ素子は、第１基板と、前記第１基板と前記半導体基板との間に配置される熱電半導体と、を有し、前記半導体基板は、前記第１基板と向かい合う面側に設けられた第１電極を有し、前記第１基板は、前記半導体基板と向かい合う面側に設けられた第２電極を有し、前記第１電極と前記第２電極はそれぞれ前記熱電半導体に接続される、半導体装置である。

これによれば、ペルチェ素子の第２基板（熱電半導体を挟んで第１基板の反対側に配置される基板であり、第１基板との間で熱電半導体を挟持する基板）として、半導体基板を兼用することができる。ペルチェ素子を半導体基板と一体化することができ、半導体装置の部品点数を減らすことができる。これにより、半導体装置の厚みを低減する（低背化する）ことができ、半導体装置の小型化が可能である。また、半導体基板とペルチェ素子とが一体化することによって、半導体基板からペルチェ素子への排熱効率が向上する。これにより、ペルチェ素子は、半導体基板に対する冷却性能を高めることができる。

本開示の別の態様は、半導体基板と、前記半導体基板と向かい合う配線基板と、前記半導体基板と前記配線基板との間に配置されるペルチェ素子と、を備え、前記ペルチェ素子は、第２基板と、前記配線基板と前記第２基板との間に配置される熱電半導体と、を有し、前記第２基板は、前記配線基板と向かい合う面側に設けられた第１電極を有し、前記配線基板は、前記第２基板と向かい合う面側に設けられた第２電極を有し、前記第１電極と前記第２電極はそれぞれ前記熱電半導体に接続される、半導体装置である。

これによれば、ペルチェ素子の第１基板（熱電半導体を挟んで第２基板の反対側に配置される基板であり、第２基板との間で熱電半導体を挟持する基板）として、配線基板を兼用することができる。ペルチェ素子を配線基板と一体化することができ、半導体装置の部品点数を減らすことができる。これにより、半導体装置の厚みを低減する（低背化する）ことができ、小型化が可能である。また、ペルチェ素子と配線基板とが一体化することによって、ペルチェ素子から配線基板への排熱効率が向上する。これにより、ペルチェ素子は、半導体基板に対する冷却性能を高めることができる。

本開示のさらに別の態様は、半導体基板と、前記半導体基板と向かい合う配線基板と、前記半導体基板と配線基板との間に配置されるペルチェ素子と、を備え、前記ペルチェ素子は、前記半導体基板と前記配線基板との間に配置される熱電半導体を有し、前記半導体基板は、前記配線基板と向かい合う面側に設けられた第１電極を有し、前記配線基板は、前記半導体基板と向かい合う面側に設けられた第２電極を有し、前記第１電極と前記第２電極はそれぞれ熱電半導体に接続される、半導体装置である。

これによれば、ペルチェ素子の第１基板として配線基板を兼用し、ペルチェ素子の第２基板として半導体基板を兼用することができる。半導体基板と、ペルチェ素子と、配線基板とを一体化することができ、半導体装置の部品点数を減らすことができる。これにより、半導体装置の厚みを低減する（低背化する）ことができ、小型化が可能である。また、半導体基板とペルチェ素子とが配線基板とが一体化することによって、半導体基板から配線基板への排熱効率が向上する。これにより、ペルチェ素子は、半導体基板に対する冷却性能を高めることができる。

図１は、本開示の実施形態１に係る半導体装置の構成例を示す平面図である。 図２は、本開示の実施形態１に係る半導体装置の構成例を示す断面図である。 図３は、本開示の実施形態１に係るペルチェ素子の構成例を示す断面図である。 図４Ａは、本開示の実施形態１に係る半導体装置の製造方法を示す断面図である。 図４Ｂは、本開示の実施形態１に係る半導体装置の製造方法を示す断面図である。 図４Ｃは、本開示の実施形態１に係る半導体装置の製造方法を示す断面図である。 図４Ｄは、本開示の実施形態１に係る半導体装置の製造方法を示す断面図である。 図４Ｅは、本開示の実施形態１に係る半導体装置の製造方法を示す断面図である。 図５は、本開示の実施形態１の変形例１に係る半導体装置の構成を示す断面図である。 図６Ａは、本開示の実施形態１の変形例１に係る半導体装置の製造方法を工程順に示す断面図である。 図６Ｂは、本開示の実施形態１の変形例１に係る半導体装置の製造方法を工程順に示す断面図である。 図６Ｃは、本開示の実施形態１の変形例１に係る半導体装置の製造方法を工程順に示す断面図である。 図６Ｄは、本開示の実施形態１の変形例１に係る半導体装置の製造方法を工程順に示す断面図である。 図６Ｅは、本開示の実施形態１の変形例１に係る半導体装置の製造方法を工程順に示す断面図である。 図７は、本開示の実施形態１の変形例２に係る半導体装置の構成を示す断面図である。 図８Ａは、本開示の実施形態１の変形例２に係る半導体装置の製造方法を工程順に示す断面図である。 図８Ｂは、本開示の実施形態１の変形例２に係る半導体装置の製造方法を工程順に示す断面図である。 図８Ｃは、本開示の実施形態１の変形例２に係る半導体装置の製造方法を工程順に示す断面図である。 図８Ｄは、本開示の実施形態１の変形例２に係る半導体装置の製造方法を工程順に示す断面図である。 図９は、本開示の実施形態１の変形例３に係る半導体装置の構成を示す断面図である。 図１０Ａは、本開示の実施形態１の変形例３に係る半導体装置の製造方法を工程順に示す断面図である。 図１０Ｂは、本開示の実施形態１の変形例３に係る半導体装置の製造方法を工程順に示す断面図である。 図１０Ｃは、本開示の実施形態１の変形例３に係る半導体装置の製造方法を工程順に示す断面図である。 図１０Ｄは、本開示の実施形態１の変形例３に係る半導体装置の製造方法を工程順に示す断面図である。 図１１は、本開示の実施形態１の変形例４に係る半導体装置の構成を示す断面図である。 図１２Ａは、本開示の実施形態１の変形例４に係る半導体装置の製造方法を工程順に示す断面図である。 図１２Ｂは、本開示の実施形態１の変形例４に係る半導体装置の製造方法を工程順に示す断面図である。 図１２Ｃは、本開示の実施形態１の変形例４に係る半導体装置の製造方法を工程順に示す断面図である。 図１２Ｄは、本開示の実施形態１の変形例４に係る半導体装置の製造方法を工程順に示す断面図である。 図１２Ｅは、本開示の実施形態１の変形例４に係る半導体装置の製造方法を工程順に示す断面図である。 図１２Ｆは、本開示の実施形態１の変形例４に係る半導体装置の製造方法を工程順に示す断面図である。 図１３は、本開示の実施形態１の変形例５に係る半導体装置の構成を示す断面図である。 図１４は、本開示の実施形態１の変形例５に係る導電体の配置を示す平面図である。 図１５は、本開示の実施形態１の変形例６に係る半導体装置の構成を示す断面図である。 図１６は、本開示の実施形態１の変形例７に係る半導体装置の構成を示す断面図である。 図１７は、本開示の実施形態１の変形例８に係る半導体装置の構成を示す断面図である。 図１８は、本開示の実施形態１の変形例９に係る半導体装置の構成を示す断面図である。 図１９は、本開示の実施形態１の変形例１０に係る半導体装置の構成を示す断面図である。 図２０は、本開示の実施形態１の変形例１１に係る半導体装置の構成を示す断面図である。 図２１は、本開示の実施形態２に係る半導体装置の構成例を示す断面図である。 図２２Ａは、本開示の実施形態２に係る半導体装置の製造方法を示す断面図である。 図２２Ｂは、本開示の実施形態２に係る半導体装置の製造方法を示す断面図である。 図２２Ｃは、本開示の実施形態２に係る半導体装置の製造方法を示す断面図である。 図２２Ｄは、本開示の実施形態２に係る半導体装置の製造方法を示す断面図である。 図２３は、本開示の実施形態２の変形例１に係る半導体装置の構成を示す断面図である。 図２４Ａは、本開示の実施形態２の変形例１に係る半導体装置の製造方法を工程順に示す断面図である。 図２４Ｂは、本開示の実施形態２の変形例１に係る半導体装置の製造方法を工程順に示す断面図である。 図２４Ｃは、本開示の実施形態２の変形例１に係る半導体装置の製造方法を工程順に示す断面図である。 図２４Ｄは、本開示の実施形態２の変形例１に係る半導体装置の製造方法を工程順に示す断面図である。 図２５は、本開示の実施形態２の変形例２に係る半導体装置の構成を示す断面図である。 図２６は、本開示の実施形態３に係る半導体装置の構成例を示す断面図である。 図２７は、本開示の実施形態３の変形例に係る半導体装置の構成を示す断面図である。

以下において、図面を参照して本開示の実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。

また、以下の説明では、Ｘ軸方向、Ｙ軸方向及びＺ軸方向の文言を用いて、方向を説明する場合がある。例えば、Ｚ軸方向は、後述する半導体基板１１の厚さ方向であり、半導体基板１１の下面１１ａの法線方向である。Ｘ軸方向及びＹ軸方向は、Ｚ軸方向と直交する方向である。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交する。また、以下の説明において、「平面視」とは、Ｚ軸方向から見ることを意味する。

＜実施形態１＞
（構成）
図１は、本開示の実施形態１に係る半導体装置１００の構成例を示す平面図である。図２は、本開示の実施形態１に係る半導体装置１００の構成例を示す断面図である。図２は、図１をＸ１－Ｘ’１線で切断した断面を示している。図１及び図２に示す半導体装置１００は、例えばセンサ装置であり、センサ素子１０と、ペルチェ素子３０と、を備える。

センサ素子１０は、例えば、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ又はＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサである。センサ素子１０を、センサチップと呼んでもよい。センサ素子１０は、半導体基板１１と、半導体基板１１の下面１１ａ側に設けられた第１電極１２と、半導体基板１１の上面１１ｂ側に設けられた外部接続端子１４と、半導体基板１１の内部に多層に設けられた複数の配線１３と、半導体基板１１の上面１１ｂ上に設けられたカラーフィルタ層１５と、カラーフィルタ層１５上に設けられたマイクロレンズ層１６と、を備える。半導体基板１１は、例えばシリコン基板である。第１電極１２は、例えば銅（Ｃｕ）又は、Ｃｕを主成分とするＣｕ合金で構成されている。

センサ素子１０は、カラーフィルタ層１５及びマイクロレンズ層１６が配置された画素領域ＡＲ１において、光電変換により光を検出する。センサ素子１０が検出する光は、可視光に限定されず、例えば赤外線又は紫外線であってもよい。

外部接続端子１４は、画素領域ＡＲ１の外側に設けられている。外部接続端子１４は、例えばボンディングパッドであり、金線等のワイヤーが接続される。外部接続端子１４は、半導体基板の内部に設けられた配線１３を介して、ペルチェ素子３０に接続されている。例えば、センサ素子１０は、一対の外部接続端子１４を有する。一対の外部接続端子１４のうち、一方の外部接続端子１４はペルチェ素子３０に正電位を印加する正極側端子として用いられ、他方の外部接続端子１４はペルチェ素子３０に接地電位又は負電位を印加する負極側端子として用いられる。一対の外部接続端子１４間に電圧が印加されると、一方の外部接続端子１４から、ペルチェ素子３０の後述する熱電半導体３３を通って、他方の外部接続端子１４へ電流が流れる。

ペルチェ素子３０は、下側基板３１（本開示の「第１基板」の一例）と、下側基板３１と半導体基板１１との間に配置される熱電半導体３３と、を有する。下側基板３１は、例えばセラミック基板である。下側基板３１は、半導体基板１１と向かい合う上面３１ｂ側に設けられた第２電極３２を有する。熱電半導体３３が配置される領域ＡＲ２は、画素領域ＡＲ１と平面視で重なる。例えば、熱電半導体３３が配置される領域ＡＲ２は、画素領域ＡＲ１とその周辺領域ＡＲ３と平面視で重なる。第２電極３２は、例えばＣｕ又はＣｕ合金で構成されている。

半導体装置１００では、半導体基板１１の第１電極１２と、下側基板３１の第２電極３２とが、それぞれ熱電半導体３３に接続されている。半導体基板１１は、半導体装置１００の基板として用いられるだけでなく、ペルチェ素子３０の上側基板（熱電半導体３３を挟んで下側基板３１の反対側に配置される基板であり、下側基板３１との間で熱電半導体３３を挟持する基板）としても用いられている。

図３は、本開示の実施形態１に係るペルチェ素子３０の構成例を示す断面図である。図３に示すように、熱電半導体３３は、複数のＰ型熱電半導体３４と、複数のＮ型熱電半導体３５と、を有する。Ｐ型熱電半導体３４及びＮ型熱電半導体３５は、半導体基板１１と下側基板３１との間にそれぞれ配置されている。Ｐ型熱電半導体３４及びＮ型熱電半導体３５は、一方向に間隔を置いて交互に並んで配置されている。

半導体基板１１の第１電極１２は、Ｐ型熱電半導体３４の上端部とＮ型熱電半導体３５の上端部とに接続している。下側基板３１の第２電極３２は、Ｐ型熱電半導体３４の下端部とＮ型熱電半導体３５の下端部とに接続している。Ｐ型熱電半導体３４及びＮ型熱電半導体３５は、半導体基板１１の第１電極１２と下側基板３１の第２電極３２とを介して、交互に直列に接続されている。

図３に示すように、ペルチェ素子３０では、Ｎ型熱電半導体３５の方から直流電流が流されると、半導体基板１１は熱Ｔ１を吸収し（吸熱し）、下側基板３１は熱Ｔ２を放出する（放熱する）。ペルチェ素子３０は、センサ素子１０で生じた熱を、下側基板３１を介して、半導体装置１００の外部へ逃がすことができる。

次に、図１及び図２に示した半導体装置１００の製造方法について説明する。なお、半導体装置１００の製造には、第１電極１２を形成する装置、熱電半導体３３を取り付ける装置、ワイヤーボンディング装置など、種々の装置を使用する。本開示の実施形態では、これらの装置を製造装置と総称する。また、製造装置が行う作業の少なくとも一部は、作業員が行ってもよい。

（製造方法）
図４Ａから図４Ｅは、本開示の実施形態１に係る半導体装置１００の製造方法を示す断面図である。図４Ａに示すように、製造装置は、センサウェハ１０’を製造する。センサウェハ１０’は、センサ素子１０が多面付けで形成された、ダイシング前の基板である。なお、図４Ａの工程において、第１電極１２（図２参照）は未形成である。第１電極１２は、後述の図４Ｃの工程で形成される。

次に、図４Ｂに示すように、製造装置は、半導体基板１１の上面１１ｂ側に支持基板２１を貼り合わせる。支持基板２１によって、カラーフィルタ層１５及びマイクロレンズ層１６を含む半導体基板１１の上面１１ｂ側は保護される。

次に、図４Ｃに示すように、製造装置は、半導体基板１１の下面１１ａ側が上方を向くように半導体基板１１を上下反転させ、半導体基板１１の下面１１ａ側に第１電極１２を形成する。例えば、製造装置は、蒸着法、スパッタ法又はＣＶＤ法を用いて、半導体基板１１の下面１１ａ側に銅（Ｃｕ）膜を形成する。次に、製造装置は、フォトリソグラフィを用いて、Ｃｕ膜上に所定形状のレジストパターンを形成する。次に、製造装置は、レジストパターンをマスクに用いて、Ｃｕ膜をエッチングする。これにより、製造装置は、Ｃｕ膜から第１電極１２を形成する。あるいは、製造装置は、リフトオフ法を用いて、Ｃｕ膜から第１電極１２を形成してもよい。製造装置は、任意の方法で、第１電極１２を形成してよい。

次に、図４Ｄに示すように、製造装置は、第１電極１２上にＰ型熱電半導体３４とＮ型熱電半導体３５とを取り付ける。例えば、製造装置は、Ｐ型熱電半導体３４とＮ型熱電半導体３５とが予め貼付されたシートを半導体基板１１の下面１１ａ側に押し当て、第１電極１２にＰ型熱電半導体３４とＮ型熱電半導体３５とをそれぞれ接合させ、その後、シートのみを除去することによって、第１電極１２上にＰ型熱電半導体３４とＮ型熱電半導体３５とを取り付ける。また、これ以外の方法で、製造装置は、第１電極１２上にＰ型熱電半導体３４とＮ型熱電半導体３５とを取り付けてもよい。例えば、Ｐ型熱電半導体３４とＮ型熱電半導体３５とを第１電極１２上に１個ずつ取り付けてもよい。

次に、図４Ｅに示すように、製造装置は、下側基板３１の上面３１ｂ側を下方に向け、下側基板３１の第２電極３２をＰ型熱電半導体３４とＮ型熱電半導体３５とにそれぞれ接合する。次に、製造装置は、センサウェハ１０’と下側基板３１とをダイシングして、半導体装置１００を個片化する。その後、製造装置は、半導体基板１１の上面１１ｂ側から支持基板２１を脱離させる。以上の工程を経て、図１及び図２に示した半導体装置１００が完成する。

以上説明したように、本開示の実施形態１に係る半導体装置１００は、半導体基板１１と、半導体基板１１と向かい合って配置されるペルチェ素子３０と、を備える。ペルチェ素子３０は、下側基板３１と、下側基板３１と半導体基板１１との間に配置される熱電半導体３３と、を有する。半導体基板１１は、下側基板３１と向かい合う下面１１ａ側に設けられた第１電極１２を有する。下側基板３１は、半導体基板１１と向かい合う上面３１ｂ側に設けられた第２電極３２を有する。第１電極１２と第２電極３２はそれぞれ熱電半導体３３に接続されている。例えば、熱電半導体３３は、複数のＰ型熱電半導体３４と、複数のＮ型熱電半導体３５と、を有する。Ｐ型熱電半導体３４とＮ型熱電半導体３５は、第１電極１２及び第２電極３２を介して、交互に直列に接続されている。

これによれば、ペルチェ素子３０の上側基板（熱電半導体３３を挟んで下側基板３１の反対側に配置される基板であり、下側基板３１との間で熱電半導体３３を挟持する基板）として、半導体基板１１を兼用することができる。ペルチェ素子３０を半導体基板１１と一体化することができ、半導体装置１００の部品点数を減らすことができる。これにより、半導体装置１００の厚みを低減する（低背化する）ことができ、半導体装置１００の小型化が可能である。

また、半導体基板１１とペルチェ素子３０とが一体化することによって、半導体基板１１からペルチェ素子３０への排熱効率が向上する。半導体基板１１とペルチェ素子３０との間には、熱電半導体３３を支持するための基板（上側基板）がないため、半導体基板１１からペルチェ素子３０への排熱は効率よく行われる。これにより、ペルチェ素子３０は、半導体基板１１に対する冷却性能を高めることができる。

また、ペルチェ素子３０への電流の入力及び出力は、半導体基板１１の外側へ引き出されるペルチェ素子専用の引出し配線ではなく、外部接続端子１４に接続される金線等の配線を介して行われる。ペルチェ素子専用の引出し配線が不要となるため、さらにスペースを削減することができる。これにより、半導体装置１００のさらなる小型化が可能である。

また、ペルチェ素子３０の上側基板や、ペルチェ素子専用の引出し配線、上側基板と半導体基板とを接合する接着剤が不要となり、部品点数を減らすことができる。これにより、半導体装置１００の低コスト化を図ることができる。

また、半導体基板１１と熱電半導体３３との間に接着用の樹脂や上側基板がないため、半導体基板１１の反りを抑制することができる。すなわち、一般的な樹脂は、接着基材、デバイスよりも線膨張係数が大きいため、温度により伸縮したり弾性率が変化したりする。このため、半導体基板１１の反りの原因となり易い。しかしながら、半導体装置１００では、半導体基板１１と熱電半導体３３との間に接着用の樹脂がないため、半導体基板１１の反りを抑制することができる。

（変形例１）
図５は、本開示の実施形態１の変形例１に係る半導体装置１００Ａの構成を示す断面図である。図５に示すように、半導体装置１００Ａの半導体基板１１には、半導体基板１１を厚さ方向に貫く貫通電極２２（本開示の「第１貫通電極」の一例）が設けられていてもよい。貫通電極２２は、半導体基板１１の下面１１ａと上面１１ｂとの間を貫いている。貫通電極２２は、例えばＣｕ等の金属で構成されている。

また、貫通電極２２は、ペルチェ素子３０に電位を印加する外部接続端子として用いられてもよい。例えば、センサ素子１０は、画素領域ＡＲ１（図１参照）の外側に位置する周辺領域ＡＲ３（図１参照）に設けられた一対の貫通電極２２を有する。貫通電極２２の上端部は、半導体基板１１の上面１１ｂ側に露出したボンディングパッドとして用いられる。ボンディングパッドには、金線等のワイヤーが接続される。貫通電極２２の下端部は、センサ素子１０の第１電極１２に接続している。このような構成であっても、半導体装置１００Ａは、上記の半導体装置１００と同様の効果を奏する。

なお、図５に示す半導体装置１００Ａにおいても、貫通電極２２とは別に、図２に示したような外部接続端子１４が設けられていてもよい。また、図５には示さないが、半導体基板１１の内部に配線１３が設けられてもよい。

次に、図５に示した半導体装置１００Ａの製造方法を説明する。図６Ａから図６Ｅは、本開示の実施形態１の変形例１に係る半導体装置１００Ａの製造方法を工程順に示す断面図である。図６Ａにおいて、半導体基板１１の上面１１ｂ側に支持基板２１を貼り合わせる工程までは、図４Ａ及び図４Ｂを参照しながら説明した製造方法と同じである。

支持基板２１を貼り合わせた後、図６Ｂに示すように、製造装置は、半導体基板１１の下面１１ａ側が上方を向くように半導体基板１１を上下反転させる。そして、製造装置は、半導体基板１１の下面１１ａと上面１１ｂとの間を貫く貫通孔（ビア）Ｈ１を、半導体基板１１の下面１１ａ側から形成する。次に、製造装置は、貫通孔Ｈ１の内側に貫通電極２２を形成する。次に、図６Ｃに示すように、製造装置は、半導体基板１１の下面１１ａ側に第１電極１２を形成する。貫通電極２２の下端部（図６Ｃでは、上側の端部）は、第１電極１２で覆われる。

これ以降の工程は、図４Ｄ及び図４Ｅを参照しながら説明した製造方法と同じである。図６Ｄに示すように、製造装置は、第１電極１２上にＰ型熱電半導体３４とＮ型熱電半導体３５とを取り付ける。次に、図６Ｅに示すように、製造装置は、下側基板３１の上面３１ｂ側を下方に向け、下側基板３１の第２電極３２にＰ型熱電半導体３４とＮ型熱電半導体３５とにそれぞれ接合する。次に、製造装置は、センサウェハ１０’と下側基板３１とをダイシングして、半導体装置１００Ａを個片化する。その後、製造装置は、半導体基板１１の上面１１ｂ側から支持基板２１を脱離させる。以上の工程を経て、図５に示した半導体装置１００Ａが完成する。

（変形例２）
図７は、本開示の実施形態１の変形例２に係る半導体装置１００Ｂの構成を示す断面図である。図７に示すように、半導体装置１００Ｂは、パッケージ本体５０と、パッケージ本体５０の上面側に取り付けられたリッド６０とを備える。パッケージ本体５０とリッド６０とによって、センサ素子１０とペルチェ素子３０とを収容して気密に封止するパッケージ７０が構成されている。

半導体装置１００Ｂにおいて、半導体基板１１の上面１１１ｂ側には、センサ素子１０に接続するボンディングパッドＰ１が設けられている。ボンディングパッドＰ１には、ワイヤー２３が接合されている。センサ素子１０は、ボンディングパッドＰ１及びワイヤー２３を介して、電源や信号の入出力が可能となっている。

下側基板１１の上面１１１ｂ側には、ペルチェ素子３０への電流の入力及び出力を行うためのボンディングパッドＰ２が設けられている。ボンディングパッドＰ２は、下側基板１１の上面１１１ｂ側に設けられた第２電極３２に接続している。また、ボンディングパッドＰ２には、ワイヤー１２３が接合されている。ワイヤー１２３及びボンディングパッドＰ２を介して、ペルチェ素子３０に電流が印加される。

ボンディングパッドＰ１、Ｐ２は、例えばアルミニウム（Ａｌ）若しくはＡｌを主成分とするＡｌ合金、又は、銅（Ｃｕ）若しくはＣｕを主成分とするＣｕ合金で構成されている。ワイヤー３２、１３２は、例えば金線である。

パッケージ本体５０は、ダイボンド材２４を介してペルチェ素子３０の下側基板３１が取り付けられる底部５１と、底部５１の周囲に配置された壁部５２とを有する。例えば、底部５１と壁部５２は一体に形成されている。底部５１と壁部５２とで囲まれた、パッケージ７０の内側の空間５３に、センサ素子１０とペルチェ素子３０とが配置されている。半導体装置１００Ｂにおいて、パッケージ本体５０は例えばセラミックで構成されている。

リッド６０は、センサ素子１０が検出する光を透過する材料で構成されており、例えば透光性のガラス材、又は、透光性の樹脂で構成されている。リッド６０は、パッケージ本体５０の壁部に隙間なく接合される枠体（図示せず）を有してもよい。枠体は、例えばセラミック又は金属で構成されている。

底部５１の上面５１ｂ側には、金線等のワイヤー２３、１２３の各一端がそれぞれ接続されるボンディングパッド（図示せず）が設けられている。ワイヤー２３が接続するボンディングパッドと、ワイヤー１２３が接続するボンディングパッドは、互いに離れており、互いに電気的に分離されている。また、底部５１の内部には、複数の配線（図示せず）が多層に設けられている。これらの配線は、底部の上面５１ｂ側に設けられたボンディングパッドと、底部５１の下面５１ａ側に設けられた複数の端子（図示せず）とに接続している。底部５１の下面５１ａ側に設けられた複数の端子は、下面５１ａの法線方向に突き出たピン状端子でもよいし、ボール状端子でもよい。センサ素子１０の貫通電極２２は、ワイヤー２３と、底部５１の上面５１ｂ側に設けられたボンディングパッドと、底部５１の内部に設けられた配線と、底部の下面５１ａ側に設けられた端子とを介して、パッケージ７０の外側へ引き出されている。

半導体装置１００Ｂでは、パッケージ７０の内側の空間５３にセンサ素子１０とペルチェ素子３０とが配置され、気密に封止される。これにより、半導体装置１００Ｂは、センサ素子１０に異物が付着することを抑制することができ、異物が原因でセンサ素子１０の動作に影響が出る可能性を低減することができる。

次に、図７に示した半導体装置１００Ｂの製造方法を説明する。図８Ａから図８Ｄは、本開示の実施形態１の変形例２に係る半導体装置１００Ｂの製造方法を工程順に示す断面図である。図８Ａにおいて、半導体基板１１の下面１１ａ側に熱電半導体３３を取り付け、ダイシングにより半導体装置１００Ａを個片化し、その後、支持基板２１を脱離させる工程までは、図６Ａから図６Ｅを参照しながら説明した製造方法と同じである。支持基板２１の脱離工程と前後して、図８Ｂに示すように、製造装置は、パッケージ本体５０の底部５１の上面５１ｂ側にダイボンド材２４を塗布する。

次に、図８Ｃに示すように、製造装置は、底部５１の上面５１ｂ側にダイボンド材２４を介して下側基板３１を取り付ける。次に、製造装置は、センサ素子１０のボンディングパッドＰ１と、底部５１の上面５１ｂ側に設けられたボンディングパッド（図示せず）とをワイヤー２３で接続する。また、下側基板３１の上面３１ｂ側に設けられたボンディングパッドと、底部５１の上面５１ｂ側に設けられたボンディングパッド（図示せず）とをワイヤー１２３で接続する。次に、図８Ｄに示すように、製造装置は、リッド６０とパッケージ本体５０とを互いに位置合わせした状態で、例えばシーム溶接などの手段により、リッド６０をパッケージ本体５０の壁部５２に取り付ける。これにより、リッド６０とパッケージ本体５０との間の空間５３が気密に封止される。

シーム溶接とは、抵抗溶接の１種であり、ローラー電極を用いて、加圧、通電しながら電極を回転させて、連続的に溶接する方法である。この工程は、シーム溶接装置に設けられたチャンバー内をドライエア、窒素又は真空などの雰囲気にすることで、パッケージ内部（すなわち、空間５３）の雰囲気もドライエア、窒素又は真空に保つことが可能となる。なお、本開示の実施形態において、リッド６０とパッケージ本体５０との接合はシーム溶接に限定されるものではない。リッド６０とパッケージ本体５０との接合は、例えば、接着剤を用いた接合であってもよい。以上の工程を経て、図７に示した半導体装置１００Ｂが完成する。

（変形例３）
図９は、本開示の実施形態１の変形例３に係る半導体装置１００Ｃの構成を示す断面図である。図９に示す半導体装置１００Ｃにおいて、図７に示した半導体装置１００Ｂとの違いは、パッケージ本体５０の構造にある。半導体装置１００Ｃが有するパッケージ本体５０は、ダイボンド材２４を介してペルチェ素子３０の下側基板３１が取り付けられる底部５１と、底部５１の周囲に配置された壁部５２Ａとを有する。底部５１と壁部５２Ａは別々に形成されており、例えば互いに異なる材料で構成されている。一例を挙げると、底部５１はセラミックで構成されているのに対して、壁部５２Ａは樹脂又は金属で構成されている。底部５１と壁部５２Ａは、例えば、接着剤（図示せず）などを介して互いに接合されている。

半導体装置１００Ｃは、半導体装置１００Ｂと同様の効果を奏する。また、後述の製造方法で説明するように、底部５１の周囲に壁部５２Ａを取り付ける前に、底部５１の上面５１ｂ側にペルチェ素子３０とセンサ素子１０とを取り付けたり、ワイヤーボンディングを行ったりすることができる。パッケージ本体５０に対するセンサ素子１０の取り付ける際に、底部５１の上面５１ｂ側には壁部５２Ａは無く、底部５１の上面５１ｂは平坦であるため、ペルチェ素子３０とセンサ素子１０の取り付けや、ワイヤーボンディングが容易である。このため、半導体装置１００Ｃは、半導体装置１００Ｂと比べて、生産性を向上できる可能性がある。

次に、図９に示した半導体装置１００Ｃの製造方法を説明する。図１０Ａから図１０Ｄは、本開示の実施形態１の変形例３に係る半導体装置１００Ｃの製造方法を工程順に示す断面図である。図１０Ａにおいて、パッケージ本体５０Ａの底部５１の上面５１ｂ側にダイボンド材２４を塗布する工程までは、図８Ａ及び図８Ｂを参照しながら説明した製造方法と同じである。

ダイボンド材２４を塗布した後、図１０Ｂに示すように、製造装置は、底部５１の上面５１ｂ側にダイボンド材２４を介して下側基板３１を取り付ける。次に、図１０Ｃに示すように、製造装置は、センサ素子１０のボンディングパッドＰ１と、底部５１の上面５１ｂ側に設けられたボンディングパッド（図示せず）とをワイヤー２３で接続する（第１のワイヤーボンディング工程）。また、製造装置は、下側基板３１のボンディングパッドＰ２と、底部５１の上面５１ｂ側に設けられたボンディングパッド（図示せず）とをワイヤー１２３で接続する（第２のワイヤーボンディング工程）。次に、製造装置は、底部５１の上面５１ｂ側に接着剤などを介して壁部５２Ａを取り付ける。なお、本開示の実施形態では、壁部５２Ａの取り付け工程を行った後で、第１のワイヤーボンディング工程や、第２のワイヤーボンディング工程を行ってもよい。

次に、図１０Ｄに示すように、製造装置は、リッド６０をパッケージ本体５０の壁部５２Ａに取り付け、リッド６０とパッケージ本体５０との間の空間５３を気密に封止する。以上の工程を経て、図９に示した半導体装置１００Ｃが完成する。

（変形例４）
図１１は、本開示の実施形態１の変形例４に係る半導体装置１００Ｄの構成を示す断面図である。図１１に示すように、半導体装置１００Ｄのパッケージ形式は、ウェハレベルチップサイズパッケージである。半導体装置１００Ｄにおいて、半導体基板１１と下側基板３１との間であって、熱電半導体３３が配置される領域ＡＲ２の外側には、絶縁性の第１スペーサ２５が設けられている。第１スペーサ２５は、熱電半導体３３が配置される領域ＡＲ２を平面視で隙間なく囲む絶縁性の枠体である。第１スペーサ２５は絶縁性の樹脂で構成されていてもよいし、セラミックで構成されていてもよい。第１スペーサ２５の上端は半導体基板１１の下面１１ａに接合され、第１スペーサ２５の下端は下側基板３１の上面３１ｂに接合されている。

第１スペーサ２５の内部には、第１スペーサ２５をＺ軸方向（半導体装置１００の厚さ方向）に貫く貫通配線２６が設けられている。貫通配線２６は、例えばＣｕなどの金属で構成されている。貫通配線２６は、半導体基板１１の内部に設けられた配線１３と、下側基板３１の下面３１ａと上面３１ｂとの間を貫通する貫通電極３６とにそれぞれ接続されている。貫通電極３６は、例えばＣｕなどの金属で構成されている。

下側基板３１において、半導体基板１１と向かい合う面の反対側である下面３１ａ側には、再配線層３７（本開示の「第２再配線層」の一例）が設けられている。再配線層３７は、例えば、多層に設けられた配線３８と、一の層の配線３８と他の層の配線３８との間を絶縁する絶縁層３９とを有する。配線３８は、例えばＣｕなどの金属で構成されている。絶縁層３９は、例えばソルダーレジストで構成されている。再配線層３７の最下面には、複数のバンプ電極４０が設けられている。バンプ電極４０は、配線３８に接続している。バンプ電極４０は、例えばはんだボールで構成されている。

半導体基板１１の上面１１ｂとリッド６０との間であって、カラーフィルタ層１５及びマイクロレンズ層１６が配置される領域の外側には、第２スペーサ４５が設けられている。第２スペーサ４５は、カラーフィルタ層１５及びマイクロレンズ層１６が配置される領域を平面視で隙間なく囲む絶縁性の枠体である。例えば、第２スペーサ４５は、半導体基板１１を介して第１スペーサ２５とＺ軸方向で重なるように設けられている。第２スペーサ４５は絶縁性の樹脂で構成されていてもよいし、セラミックで構成されていてもよい。第２スペーサ４５の上端はリッド６０に接合され、第２スペーサ４５の下端は半導体基板１１の上面１１ｂに接合されている。

半導体装置１００Ｄでは、半導体基板１１と下側基板３１との間の空間は、枠状の第１スペーサ２５で気密に封止されている。また、半導体基板１１とリッド６０との間の空間は、枠状の第２スペーサ４５で気密に封止されている。半導体基板１１と下側基板３１との間の電気的接続は、金線などのワイヤーでなく、第１スペーサ２５内の貫通配線２６を介して行われる。半導体装置１００Ｄは、ウェハレベルチップサイズパッケージであり、ワイヤーが不要であるため、さらなる薄型、小型化が可能である。

なお、半導体基板１１とリッド６０との間であって、第２スペーサ４５で囲まれた空間は、中空であってよいし、透光性を有する樹脂（すなわち、透明樹脂）で充填されていてもよい。

次に、図１１に示した半導体装置１００Ｄの製造方法を説明する。図１２Ａから図１２Ｆは、本開示の実施形態１の変形例４に係る半導体装置１００Ｄの製造方法を工程順に示す断面図である。図１２Ａにおいて、センサ素子１０が多面付けで形成されたセンサウェハ１０’を形成し、センサウェハ１０’に貫通電極２２を形成する工程までは、図６Ａ及び図６Ｂを参照しながら説明した製造方法と同じである。

貫通電極２２の形成後、製造装置は、センサウェハ１０’の上面１１ｂ側に第２スペーサ４５を形成する。製造装置は、ウェハプロセスを用いて第２スペーサ４５を形成してもよいし、予め用意された第２スペーサ４５を、接着剤などを介して上面１１ｂ側に取り付けてもよい。次に、図１２Ｂに示すように、製造装置は、第２スペーサ４５上にリッド６０を取り付ける。これにより、半導体基板１１とリッド６０との間の空間は気密封止される。

次に、図１２Ｃに示すように、製造装置は、リッド６０が下方を向くように半導体基板１１を上下反転させ、半導体基板１１の下面１１ａ側（図１２Ｃでは、上側）に第１電極１２を形成する。次に、製造装置は、半導体基板１１の下面１１ａ側に第１スペーサ２５を形成し、第１スペーサ２５の内部に位置する貫通配線２６と半導体基板１１の貫通電極２２とを接合する。

次に、図１２Ｄに示すように、製造装置は、第１電極１２上にＰ型熱電半導体３４とＮ型熱電半導体３５とを取り付ける。次に、図１２Ｅに示すように、製造装置は、下側基板３１の上面３１ｂ側を下方に向け、下側基板３１の第２電極３２をＰ型熱電半導体３４とＮ型熱電半導体３５とにそれぞれ接合するとともに、下側基板３１の貫通電極３６を第１スペーサ２５の内部に位置する貫通配線２６に接合する。

次に、図１２Ｆに示すように、製造装置は、下側基板３１の下面３１ａ側には再配線層３７を形成する。製造装置は、例えばセミアディティブ法又はサブトラクティブ法を用いて、再配線層３７を形成する。また、再配線層３７の形成に際し、製造装置は、下側基板３１の貫通電極３６に配線３８を接続させる。その後、製造装置は、再配線層３７の最下面（図１２Ｆでは、最上面）に複数のバンプ電極４０（図１１参照）を形成する。その後、センサウェハ１０’を下側基板３１と共にダイシングする。以上の工程を経て、図１１に示した半導体装置１００Ｅが完成する。

（変形例５）
図１３は、本開示の実施形態１の変形例５に係る半導体装置１００Ｅの構成を示す断面図である。図１４は、本開示の実施形態１の変形例５に係る導電体８０の配置を示す平面図である。図１３及び図１４に示すように、半導体装置１００Ｅは、Ｐ型熱電半導体３４とＮ型熱電半導体３５との間に配置され、Ｐ型熱電半導体３４及びＮ型熱電半導体３５からそれぞれ電気的に分離された導電体８０を備える。導電体８０は、Ｐ型熱電半導体３４及びＮ型熱電半導体３５とそれぞれ間隔を置いて隣り合って配置されている。

導電体８０は、半導体基板１１と再配線層３７とを接続する接続端子である。導電体８０は、下側基板３１の上面３１ｂと下面３１ａとの間を貫いている。導電体８０の下端は再配線層３７の配線３８に接続している。また、半導体基板１１の下面１１ａ側には、電極１８が設けられている。電極１８は、第１電極１２から離れた位置に設けられており、第１電極１２とは電気的に分離されている。導電体８０の上端は、電極１８に接続している。導電体８０は、電極１８を介して、半導体基板１１と再配線層３７とを接続している。

半導体装置１００Ｅでは、半導体基板１１と再配線層３７との間の信号線や電源線として、導電体８０が用いられる。導電体８０は、ペルチェ素子３０を迂回せず、半導体基板１１と再配線層３７とを接続する。半導体装置１００Ｅは、半導体基板１１と再配線層３７との間の配線長を短くすることができるので、低インピーダンス化が可能である。

なお、半導体装置１００Ｅにおいて、半導体基板１１と下側基板３１との間には、絶縁性の樹脂が充填されていてもよい。半導体基板１１と下側基板３１との間の樹脂によって、導電体８０は水平方向（Ｘ－Ｙ平面に平行な方向）から支持されるので、半導体基板１１及び下側基板３１に対する導電体８０の接合強度が向上する。

また、半導体装置１００Ｇと同様に、半導体装置１００Ｅにおいても、半導体基板１１とリッド６０との間であって、第２スペーサ４５で囲まれた空間は、中空であってよいし、透明樹脂で充填されていてもよい。

（変形例６）
上記の実施形態１とその変形例１から５では、半導体装置が、カラーフィルタ層１５及びマイクロレンズ層１６を備えるセンサ装置である場合を説明した。しかしながら、本開示の第１実施形態において、半導体装置はセンサ装置に限定されない。第１実施形態に係る半導体装置は、任意の機能を実行する集積回路（ＩＣ）又は大規模集積回路（ＬＳＩ）であってもよい。

図１５は、本開示の実施形態１の変形例６に係る半導体装置１００Ｆの構成を示す断面図である。図１５に示す半導体装置１００Ｆは、ＩＣ又はＬＳＩであり、ＩＣ素子１０Ａと、ペルチェ素子３０と、を備える。ＩＣ素子１０Ａを、ＩＣチップと呼んでもよい。ＩＣ素子１０Ａは、半導体基板１１と、半導体基板１１の下面１１ａ側に設けられた第１電極１２と、半導体基板１１の上面１１ｂ側に設けられた外部接続端子１４と、半導体基板１１の内部に多層に設けられた複数の配線１３と、を備える。ペルチェ素子３０は、下側基板３１と、下側基板３１と半導体基板１１との間に配置される熱電半導体３３と、を有する。

図１及び図２に示した半導体装置１００と同様に、半導体装置１００Ｆにおいても、半導体基板１１の第１電極１２と、下側基板３１の第２電極３２とが、それぞれ熱電半導体３３に接続されている。半導体基板１１は、半導体装置１００Ｆの基板として用いられるだけでなく、ペルチェ素子３０の上側基板としても用いられている。

半導体装置１００Ｆにおいても、ペルチェ素子３０の上側基板として、半導体基板１１が兼用される。ペルチェ素子３０は半導体基板１１と一体となり、部品点数を減らすことができる。これにより、半導体装置１００Ｆは、厚みを低減することができ、小型化が可能である。

（変形例７）
図１６は、本開示の実施形態１の変形例７に係る半導体装置１００Ｇの構成を示す断面図である。図１６に示すように、半導体装置１００Ｇでは、半導体基板１１の中央部の下方には熱電半導体３３が配置されているが、半導体基板１１の外周部の下方には熱電半導体３３は配置されていない。熱電半導体３３は、半導体基板１１の中央部の下方に偏って配置されている。

このような構成であっても、半導体基板１１がシリコン基板の場合は、シリコンは熱伝導性に優れるため、十分な冷却効果を得ることができる。また、熱電半導体３３を半導体基板１１の中央部の下方に偏って配置することによって、半導体基板１１の外周部の下方には、空きスペースが生まれる。この空きスペースに、例えば図１３に示した導電体８０を設けてもよい。空きスペースを有効に利用することによって、半導体装置１００Ｇの大型化を回避しつつ、信号線を増やすことができるなど、高性能化も可能である。

（変形例８）
図１７は、本開示の実施形態１の変形例８に係る半導体装置１００Ｈの構成を示す断面図である。図１７に示す半導体装置１００Ｈは、図１５に示した半導体装置１００Ｆに再配線層３７とバンプ電極４０とを設けた態様である。図１７に示すように、半導体装置１００Ｈでは、半導体基板１１において、下側基板３１と向かい合う面の反対側である上面１１ｂ側に、再配線層１３７（本開示の「第１再配線層」の一例）が設けられている。再配線層１３７は、例えば、多層に設けられた配線１３８と、一の層の配線１３８と他の層の配線１３８との間を絶縁する絶縁層１３９とを有する。また、再配線層１３７の最上面には、複数のバンプ電極１４０が設けられている。バンプ電極１４０は、配線１３８に接続している。バンプ電極１４０は、例えばはんだボールで構成されている。半導体装置１００Ｈでは、バンプ電極１４０を介してペルチェ素子３０に電流を流すことができる。

（変形例９）
図１８は、本開示の実施形態１の変形例９に係る半導体装置１００Ｉの構成を示す断面図である。図１８に示すように、半導体装置１００Ｉでは、半導体基板１１と下側基板３１との間に絶縁性の樹脂６１が充填されている。樹脂６１によって、半導体基板１１と下側基板３１との間は隙間なく封止されている。樹脂６１は、熱電半導体３３の側面と密着しており、熱電半導体が外気や水分に晒されることを防いでいる。また、樹脂６１は、熱電半導体３３を水平方向（Ｘ－Ｙ平面に平行な方向）から支持している。これにより、半導体基板１１及び下側基板３１に対する熱電半導体３３の接合強度の向上が図られている。

（変形例１０）
図１９は、本開示の実施形態１の変形例１０に係る半導体装置１００Ｊの構成を示す断面図である。図１９に示す半導体装置１００Ｊは、図１８に示した半導体装置１００Ｉに再配線層１３７とバンプ電極１４０とを設けた態様である。半導体装置１００Ｊでは、バンプ電極１４０を介してペルチェ素子３０に電流を流すことができる。

（変形例１１）
図２０は、本開示の実施形態１の変形例１１に係る半導体装置１００Ｋの構成を示す断面図である。図２０に示すように、半導体装置１００Ｋは、パッケージ本体５０と、パッケージ本体５０の上面側に取り付けられたリッド６０とを備える。パッケージ本体５０とリッド６０とによって、パッケージ７０が構成されている。

半導体装置１００Ｋでは、パッケージ７０の内側の空間５３にＩＣ素子１０Ａとペルチェ素子３０とが配置され、気密に封止される。これにより、半導体装置１００Ｋは、ＩＣ素子１０Ａに異物が付着することを抑制することができ、異物が原因でＩＣ素子１０Ａの動作に影響が出る可能性を低減することができる。

＜実施形態２＞
上記の実施形態１とその変形例では、センサ素子又はＩＣ素子が形成された半導体基板を、ペルチェ素子の上側基板に兼用する態様を示した。しかしながら、本開示の実施形態はこれに限定されない。本開示の実施形態では、配線基板をペルチェ素子の下側基板に兼用してもよい。

（構成）
図２１は、本開示の実施形態２に係る半導体装置２００の構成例を示す断面図である。図２１に示す半導体装置２００は、例えばセンサ装置であり、センサ素子１０と、ペルチェ素子１３０と、パッケージ７０と、を備える。上述したように、センサ素子１０は、例えば、ＣＭＯＳイメージセンサ又はＣＣＤイメージセンサである。

ペルチェ素子１３０は、上側基板１１１（本開示の「第２基板」の一例）と、上側基板１１１と配線基板との間に配置された熱電半導体３３と、を有する。上側基板１１１は、例えばセラミック基板である。半導体装置２００では、上側基板１１１の下面１１１ａ側に、第１電極１２が設けられている。

上側基板１１１の上面１１１ｂは、ダイボンド材１２４を介して半導体基板１１の下面１１ａに固定されている。半導体基板１１の上面１１１ｂ側には、センサ素子１０に接続するボンディングパッドＰ１が設けられている。ボンディングパッドＰ１には、ワイヤー２３が接合されている。センサ素子１０は、ボンディングパッドＰ１及びワイヤー２３を介して、電源や信号の入出力が可能となっている。

パッケージ７０は、パッケージ本体５０と、パッケージ本体５０の上面側に取り付けられたリッド６０とを備える。パッケージ本体５０とリッド６０とによって、センサ素子１０とペルチェ素子１３０とが気密封止されている。パッケージ本体５０は、ペルチェ素子１３０の熱電半導体３３が取り付けられる底部５１（本開示の「配線基板」の一例）と、底部５１の周囲に配置された壁部５２とを有する。例えば、底部５１と壁部５２は一体に形成されている。底部５１と壁部５２とで囲まれた、パッケージ７０の内側の空間５３に、センサ素子１０とペルチェ素子１３０とが配置されている。

半導体装置２００では、パッケージ本体５０の底部５１の上面５１ｂ側に、第２電極３２が設けられている。上側基板１１１に設けられた第１電極１２と、底部５１に設けられた第２電極３２とが、それぞれ熱電半導体３３に接続されている。底部５１は、パッケージ本体５０の一部として用いられるだけでなく、ペルチェ素子３０Ａの下側基板（熱電半導体３３を挟んで上側基板１１１の反対側に配置される基板であり、上側基板１１１との間で熱電半導体３３を挟持する基板）としても用いられている。

また、底部５１の上面５１ｂ側には、ペルチェ素子１３０への電流の入力及び出力を行うための配線（図示せず）が設けられている。この配線は、第２電極３２に接続している。この配線は、例えば第２電極３２と同一プロセスで同時に形成される。

（製造方法）
次に、図２１に示した半導体装置２００の製造方法について説明する。図２２Ａから図２２Ｄは、本開示の実施形態２に係る半導体装置２００の製造方法を示す断面図である。図２２Ａに示すように、製造装置は、パッケージ本体５０の底部５１の上面５１ｂ側に第２電極３２と、ペルチェ素子１３０への電流の入力及び出力を行うための配線（図示せず）とを形成する。次に、製造装置は、第２電極３２上にＰ型熱電半導体３４とＮ型熱電半導体３５とを取り付ける。

次に、図２２Ｂに示すように、製造装置は、Ｐ型熱電半導体３４とＮ型熱電半導体３５上に上側基板１１１を取り付ける。上側基板１１１の取り付け工程では、上側基板１１１の下面１１１ａ側に設けられた第１電極１２を、Ｐ型熱電半導体３４とＮ型熱電半導体３５とにそれぞれ接合する。

次に、図２２Ｃに示すように、製造装置は、カラーフィルタ層１５及びマイクロレンズ層１６と、ボンディングパッドＰ１が上面１１ｂ側に形成された半導体基板１１を用意する。そして、製造装置は、半導体基板１１の下面１１ａ側を、ダイボンド材１２４を介して上側基板１１１の上面１１１ｂ側に取り付ける。次に、製造装置は、センサ素子１０のボンディングパッドＰ１と、底部５１の上面５１ｂ側に設けられたボンディングパッド（図示せず）とをワイヤー２３で接続する。

次に、図１２Ｄに示すように、製造装置は、リッド６０をパッケージ本体５０の壁部５２に取り付ける。これにより、リッド６０とパッケージ本体５０との間の空間５３が気密に封止される。以上の工程を経て、図２１に示した半導体装置２００が完成する。

以上説明したように、本開示の実施形態２に係る半導体装置２００は、半導体基板１１と、半導体基板１１と向かい合って配置されるペルチェ素子１３０と、を備える。ペルチェ素子１３０は、上側基板１１１と、パッケージ本体５０の底部５１と上側基板１１１との間に配置された熱電半導体３３と、を有する。上側基板１１１は、パッケージ本体５０の底部５１と向かい合う下面１１１ａ側に設けられた第１電極１２を有する。パッケージ本体５０の底部５１は、上側基板１１１と向かい合う上面１１１ｂ側に設けられた第２電極３２を有する。第１電極１２と第２電極３２はそれぞれ熱電半導体３３に接続されている。

これによれば、ペルチェ素子１３０の下側基板（熱電半導体を挟んで上側基板１１１の反対側に配置される基板であり、上側基板１１１との間で熱電半導体を挟持する基板）として、パッケージ本体５０の底部５１を兼用することができる。ペルチェ素子１３０を底部５１と一体化することができ、半導体装置２００の部品点数を減らすことができる。これにより、半導体装置２００の厚みを低減する（低背化する）ことができ、半導体装置２００の小型化が可能である。

また、ペルチェ素子１３０と底部５１とが一体化することによって、ペルチェ素子１３０から底部５１への排熱効率が向上する。ペルチェ素子１３０と底部５１の間には、熱電半導体３３を支持するための基板（下側基板）がないため、ペルチェ素子１３０から底部５１への排熱は効率よく行われる。これにより、ペルチェ素子１３０は、半導体基板１１に対する冷却性能を高めることができる。

また、ペルチェ素子１３０への電流の入力及び出力は、半導体基板１１の外側へ引き出されるペルチェ素子専用の引出し配線ではなく、底部５１に設けられた配線を介して行われる。ペルチェ素子専用の引出し配線が不要となるため、さらにスペースを削減することができる。これにより、半導体装置２００は、さらなる小型化が可能である。

また、ペルチェ素子３０の下側基板や、ペルチェ素子専用の引出し配線、下側基板と底部とを接合する接着剤が不要となり、部品点数を減らすことができる。これにより、半導体装置２００の低コスト化を図ることができる。

また、熱電半導体３３と底部５１との間に接着用の樹脂や下側基板がないため、半導体基板１１の反りを抑制することができる。すなわち、一般的な樹脂は、接着基材、デバイスよりも線膨張係数が大きいため、温度により伸縮したり弾性率が変化したりする。このため、半導体基板１１の反りの原因となり易い。しかしながら、半導体装置２００では、熱電半導体３３と底部５１の間に接着用の樹脂がないため、半導体基板１１の反りを抑制することができる。

（変形例１）
図２３は、本開示の実施形態２の変形例１に係る半導体装置２００Ａの構成を示す断面図である。図２３に示す半導体装置２００Ａにおいて、図１９に示した半導体装置２００との違いは、パッケージ本体５０の構造にある。半導体装置２００Ａが有するパッケージ本体５０は、ダイボンド材２４を介してペルチェ素子３０の下側基板３１が取り付けられる底部５１と、底部５１の周囲に配置された壁部５２Ａとを有する。底部５１と壁部５２Ａは別々に形成されており、例えば互いに異なる材料で構成されている。一例を挙げると、底部５１はセラミックで構成されているのに対して、壁部５２Ａは樹脂又は金属で構成されている。底部５１と壁部５２Ａは、例えば、接着剤（図示せず）などを介して互いに接合されている。

半導体装置２００Ａは、半導体装置２００と同様の効果を奏する。また、後述の製造方法で説明するように、底部５１の周囲に壁部５２Ａを取り付ける前に、底部５１の上面５１ｂ側にペルチェ素子３０Ａとセンサ素子１０とを取り付けることができる。センサ素子１０の取り付ける際に、底部５１の上面５１ｂ側には壁部５２Ａは無く、底部５１の上面５１ｂは平坦であるため、ペルチェ素子３０Ａとセンサ素子１０の取り付けが容易である。このため、半導体装置２００Ａは、半導体装置２００と比べて、生産性を向上できる可能性がある。

次に、半導体装置２００Ａの製造方法を説明する。図２４Ａから図２４Ｄは、本開示の実施形態２の変形例１に係る半導体装置２００Ａの製造方法を工程順に示す断面図である。図２４Ａに示すように、製造装置は、底部５１の上面５１ｂ側に第２電極３２と、ペルチェ素子１３０への電流の入力及び出力を行うための配線（図示せず）とを形成する。次に、製造装置は、第２電極３２上にＰ型熱電半導体３４とＮ型熱電半導体３５とを取り付ける。

次に、図２４Ｂに示すように、製造装置は、Ｐ型熱電半導体３４とＮ型熱電半導体３５上に上側基板１１１を取り付ける。上側基板１１１の取り付け工程では、上側基板１１１の下面１１１ａ側に設けられた第１電極１２を、Ｐ型熱電半導体３４とＮ型熱電半導体３５とにそれぞれ接合する。

次に、図２４Ｃに示すように、製造装置は、カラーフィルタ層１５及びマイクロレンズ層１６が上面１１ｂ側に形成された半導体基板１１を用意する。そして、製造装置は、半導体基板１１の下面１１ａ側をダイボンド材１２４を介して上側基板１１１の上面１１１ｂ側に取り付ける。次に、製造装置は、センサ素子１０のボンディングパッドＰ１と、底部５１の上面５１ｂ側に設けられたボンディングパッド（図示せず）とをワイヤー２３で接続する。

次に、図２４Ｄに示すように、製造装置は、底部５１の上面５１ｂ側に接着剤などを介して壁部５２Ａを取り付ける。なお、本開示の実施形態では、壁部５２Ａの取り付け工程を行った後で、ワイヤーボンディング工程を行ってもよい。その後、製造装置は、リッド６０をパッケージ本体５０の壁部５２Ａに取り付け、リッド６０とパッケージ本体５０との間の空間５３を気密に封止する。以上の工程を経て、図２３に示した半導体装置２００Ａが完成する。

（変形例２）
図２５は、本開示の実施形態２の変形例２に係る半導体装置２００Ｂの構成を示す断面図である。図２５に示す半導体装置２００Ｂにおいて、パッケージ本体５０は、底部５１Ａ（本開示の「配線基板」の一例）と、底部５１Ａの周囲に配置された壁部５２Ａとを有する。底部５１Ａは、セラミック以外の材料で構成された配線基板であり、例えば、有機材料で構成された有機基板、ガラス基板、モールド樹脂で構成されたモールド基板、ＬＣＰ（液晶ポリマー）で構成されたＬＣＰ基板、フレキシブルＰＩ（ポリイミド）基板、又は、リジッドＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔｓ）基板、などで構成されている。このような構成であっても、半導体装置２００Ｂは、半導体装置２００Ａと同様の効果を奏する。

＜実施形態３＞
本開示の実施形態では、センサ素子又はＩＣ素子が形成された半導体基板をペルチェ素子の上側基板に兼用し、配線基板をペルチェ素子の下側基板に兼用してもよい。つまり、ペルチェ素子の上下基板を、ペルチェ素子以外の他の基板で兼用してもよい。

図２６は、本開示の実施形態３に係る半導体装置３００の構成例を示す断面図である。図２６に示す半導体装置３００は、例えばセンサ装置であり、センサ素子１０と、ペルチェ素子２３０と、パッケージ７０と、を備える。上述したように、センサ素子１０は、例えば、ＣＭＯＳイメージセンサ又はＣＣＤイメージセンサである。

ペルチェ素子２３０は、半導体基板１１とパッケージ本体５０の底部５１（本開示の「配線基板」の一例）との間に配置された熱電半導体３３、を有する。半導体基板１１の下面１１ａ側に第１電極１２が設けられている。パッケージ本体５０の底部５１の上面５１ｂ側に第２電極３２が設けられている。第１電極１２と第２電極３２は、熱電半導体３３にそれぞれ接続されている。

これによれば、ペルチェ素子２３０の上側基板として半導体基板１１が兼用することができ、ペルチェ素子２３０の下側基板としてパッケージ本体５０の底部５１を兼用することができる。ペルチェ素子２３０を半導体基板１１及び底部５１と一体化することができ、半導体装置３００の部品点数を減らすことができる。これにより、半導体装置３００の厚みを低減する（低背化する）ことができ、半導体装置３００の小型化が可能である。

また、半導体基板１１とペルチェ素子２３０と底部５１とが一体化することによって、半導体基板１１から底部５１への排熱効率が向上する。半導体基板１１とペルチェ素子３０との間には、熱電半導体３３を支持するための基板（上側基板）がないため、半導体基板１１からペルチェ素子２３０への排熱は効率よく行われる。また、ペルチェ素子１３０と底部５１の間には、熱電半導体３３を支持するための基板（下側基板）がないため、ペルチェ素子２３０から底部５１への排熱も効率よく行われる。これにより、ペルチェ素子２３０は、半導体基板１１に対する冷却性能を高めることができる。

また、半導体装置３００は、半導体装置１００、２００と同様に、ペルチェ素子専用の引出し配線を不要とすることによる小型化、部品点数の削減による低コスト化、排熱性の向上による半導体基板１１の反りの抑制など、各種の効果を奏する。

（変形例）
図２７は、本開示の実施形態３の変形例に係る半導体装置３００Ａの構成を示す断面図である。図２７に示すように、半導体装置３００Ａは、Ｐ型熱電半導体３４とＮ型熱電半導体３５との間に配置され、Ｐ型熱電半導体３４及びＮ型熱電半導体３５からそれぞれ電気的に分離された導電体８０を備える。

導電体８０は、半導体基板１１の下面側に設けられた電極１８と、パッケージ本体５０の底部５１に設けられた電極５８とを接続する接続端子である。電極１８は、第１電極１２から離れた位置に設けられており、第１電極１２とは電気的に分離されている。電極５８は、第２電極３２から離れた位置に設けられており、第２電極３２とは電気的に分離されている。導電体８０は、電極１８、５８を介して、半導体基板１１とパッケージ本体５０の底部５１とを接続している。

半導体装置３００Ａでは、半導体基板１１と底部５１との間の信号線や電源線として、導電体８０が用いられる。導電体８０は、ペルチェ素子２３０を迂回せず、半導体基板１１と底部５１との間を接続する。半導体装置３００Ａは、半導体基板１１と底部５１との間の配線長を短くすることができるので、低インピーダンス化が可能である。

なお、半導体装置３００Ａにおいて、半導体基板１１と底部５１との間には、絶縁性の樹脂（図示せず）が充填されていてもよい。半導体基板１１と底部５１との間の樹脂によって、導電体８０は水平方向（Ｘ－Ｙ平面に平行な方向）から支持されるので、半導体基板１１及び底部５１に対する導電体８０の接合強度が向上する。

（その他の実施形態）
上記のように、本開示は実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面は本開示を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。本技術はここでは記載していない様々な実施形態等を含むことは勿論である。上述した実施形態及び変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本開示は以下のような構成も取ることができる。
（１）半導体基板と、
前記半導体基板と向かい合って配置されるペルチェ素子と、を備え、
前記ペルチェ素子は、
第１基板と、
前記第１基板と前記半導体基板との間に配置される熱電半導体と、を有し、
前記半導体基板は、前記第１基板と向かい合う面側に設けられた第１電極を有し、
前記第１基板は、前記半導体基板と向かい合う面側に設けられた第２電極を有し、
前記第１電極と前記第２電極はそれぞれ前記熱電半導体に接続される、半導体装置。
（２）半導体基板と、
前記半導体基板と向かい合う配線基板と、
前記半導体基板と前記配線基板との間に配置されるペルチェ素子と、を備え、
前記ペルチェ素子は、
第２基板と、
前記配線基板と前記第２基板との間に配置される熱電半導体と、を有し、
前記第２基板は、前記配線基板と向かい合う面側に設けられた第１電極を有し、
前記配線基板は、前記第２基板と向かい合う面側に設けられた第２電極を有し、
前記第１電極と前記第２電極はそれぞれ前記熱電半導体に接続される、半導体装置。
（３）半導体基板と、
前記半導体基板と向かい合う配線基板と、
前記半導体基板と配線基板との間に配置されるペルチェ素子と、を備え、
前記ペルチェ素子は、
前記半導体基板と前記配線基板との間に配置される熱電半導体を有し、
前記半導体基板は、前記配線基板と向かい合う面側に設けられた第１電極を有し、
前記配線基板は、前記半導体基板と向かい合う面側に設けられた第２電極を有し、
前記第１電極と前記第２電極はそれぞれ熱電半導体に接続される、半導体装置。
（４）前記半導体基板を厚さ方向に貫く第１貫通電極をさらに備え、
前記第１貫通電極は前記第１電極に接続している、
前記（１）又は（３）に記載の半導体装置。
（５）前記半導体基板と前記ペルチェ素子とを収容して気密に封止するパッケージ、をさらに備える、
前記（１）から（４）のいずれか１項に記載の半導体装置。
（６）前記半導体基板において前記第１基板と向かい合う面の反対側に設けられた第１再配線層、をさらに備える
前記（１）に記載の半導体装置。
（７）前記第１基板において前記半導体基板と向かい合う面の反対側に設けられた第２再配線層、をさらに備える前記（１）に記載の半導体装置。
（８）前記熱電半導体は、
複数の第１熱電半導体と、
前記第１熱電半導体とは導電型が異なる複数の第２熱電半導体と、を有し、
前記第１熱電半導体と前記第２熱電半導体は、前記第１電極及び前記第２電極を介して、交互に直列に接続される、
前記（１）から（７）のいずれか１項に記載の半導体装置。
（９）前記第１熱電半導体及び前記第２熱電半導体とそれぞれ間隔を置いて隣り合って配置される導電体、をさらに備える
前記（８）に記載の半導体装置。
（１０）前記第１熱電半導体と前記第２熱電半導体との間に充填された絶縁性の樹脂、をさらに備える
前記（８）又は（９）に記載の半導体装置。

さらに、本開示は以下のような構成も取ることができる。
（１１）半導体基板と、
前記半導体基板の一方の面側に配置されるペルチェ素子と、を備え、
前記ペルチェ素子は、
熱電半導体と、
前記熱電半導体を挟んで前記半導体基板の反対側に配置される第１基板と、を有し、
前記第１基板との間で前記熱電半導体を挟んで支持する第２基板として、前記半導体基板が兼用される、半導体装置。
（１２）半導体基板と、
前記半導体基板と向かい合う配線基板と、
前記半導体基板と前記配線基板との間に配置されるペルチェ素子と、を備え、
前記ペルチェ素子は、
熱電半導体と、
前記熱電半導体を挟んで前記配線基板の反対側に配置される第２基板と、を有し、
前記第２基板との間で前記熱電半導体を挟んで支持する第１基板として、前記配線基板が兼用される、半導体装置。
（１３）半導体基板と、
前記半導体基板と向かい合う配線基板と、
前記半導体基板と前記配線基板との間に配置されるペルチェ素子と、を備え、
前記ペルチェ素子は、
熱電半導体を有し、
前記熱電半導体を両側から挟んで支持する一対の基板のうち、第１基板として前記配線基板が兼用され、第２基板として前記半導体基板が兼用される、半導体装置。

１０ センサ素子
１０’ センサウェハ
１０Ａ ＩＣ素子
１１ 半導体基板
１１ａ、３１ａ、５１ａ、１１１ａ 下面
１１ｂ、３１ｂ、５１ｂ、１１１ｂ 上面
１２ 第１電極
１３、３８、１３８ 配線
１４ 外部接続端子
１５ カラーフィルタ層
１６ マイクロレンズ層
１８、５８ 電極
２１ 支持基板
２２、３６ 貫通電極
２３、１２３ ワイヤー
２４、１２４ ダイボンド材
２５ 第１スペーサ
２６ 貫通配線
３０、３０Ａ、１３０、２３０ ペルチェ素子
３１ 下側基板
３２ 第２電極
３３ 熱電半導体
３４ Ｐ型熱電半導体
３５ Ｎ型熱電半導体
３７、１３７ 再配線層
３９、１３９ 絶縁層
４０、１４０ バンプ電極
４５ 第２スペーサ
５０ パッケージ本体
５０Ａ パッケージ本体
５１、５１Ａ 底部
５２、５２Ａ 壁部
５３ 空間
６０ リッド
６１ 樹脂
７０ パッケージ
８０ 導電体
１００、１００Ａから１００Ｋ、２００Ａ、２００Ｂ、３００、３００Ａ 半導体装置
１１１ 上側基板
ＡＲ１ 画素領域
ＡＲ２ 熱電半導体が配置される領域
ＡＲ３ 周辺領域
Ｈ１ 貫通孔
Ｐ１、Ｐ２ ボンディングパッド

Claims (12)

1. 光電変換により光を検出するセンサ素子と、
   前記センサ素子と向かい合って配置されるペルチェ素子と、
   前記センサ素子と前記ペルチェ素子とを収容して気密に封止するパッケージと、を備え、
   前記ペルチェ素子は、
   第１基板と、
   前記第１基板と前記センサ素子との間に配置される熱電半導体と、を有し、
   前記センサ素子は、前記第１基板と向かい合う面側に設けられた第１電極を有し、
   前記第１基板は、前記センサ素子と向かい合う面側に設けられた第２電極を有し、
   前記第１電極と前記第２電極はそれぞれ前記熱電半導体に接続され、
   前記パッケージは、
   パッケージ本体と、
   前記パッケージ本体の上面側に取り付けられ、前記センサ素子を介して前記熱電半導体の反対側に位置するリッドと、を有し、
   前記パッケージ本体は、
   前記熱電半導体が取り付けられる底部と、
   前記底部の周囲に配置された壁部と、を有し、
   前記リッドは、前記センサ素子が検出する光を透過する透光性の材料で構成されており、
   前記底部と前記壁部とで囲まれた、前記パッケージの内側の空間に、前記センサ素子と前記ペルチェ素子とが配置されている、半導体装置。
2. 光電変換により光を検出するセンサ素子と、
   前記センサ素子と向かい合う配線基板と、
   前記センサ素子と前記配線基板との間に配置されるペルチェ素子と、
   前記センサ素子と前記ペルチェ素子とを収容して気密に封止するパッケージと、を備え、
   前記ペルチェ素子は、
   第２基板と、
   前記配線基板と前記第２基板との間に配置される熱電半導体と、を有し、
   前記第２基板は、前記配線基板と向かい合う面側に設けられた第１電極を有し、
   前記配線基板は、前記第２基板と向かい合う面側に設けられた第２電極を有し、
   前記第１電極と前記第２電極はそれぞれ前記熱電半導体に接続され、
   前記パッケージは、
   パッケージ本体と、
   前記パッケージ本体の上面側に取り付けられ、前記センサ素子を介して前記熱電半導体の反対側に位置するリッドと、を有し、
   前記パッケージ本体は、
   前記熱電半導体が取り付けられる底部と、
   前記底部の周囲に配置された壁部と、を有し、
   前記リッドは、前記センサ素子が検出する光を透過する透光性の材料で構成されており、
   前記底部と前記壁部とで囲まれた、前記パッケージの内側の空間に、前記センサ素子と前記ペルチェ素子とが配置されており、
   前記底部が前記配線基板である、半導体装置。
3. 光電変換により光を検出するセンサ素子と、
   前記センサ素子と向かい合う配線基板と、
   前記センサ素子と前記配線基板との間に配置されるペルチェ素子と、
   前記センサ素子と前記ペルチェ素子とを収容して気密に封止するパッケージと、を備え、
   前記ペルチェ素子は、
   前記センサ素子と前記配線基板との間に配置される熱電半導体を有し、
   前記センサ素子は、前記配線基板と向かい合う面側に設けられた第１電極を有し、
   前記配線基板は、前記センサ素子と向かい合う面側に設けられた第２電極を有し、
   前記第１電極と前記第２電極はそれぞれ熱電半導体に接続され、
   前記パッケージは、
   パッケージ本体と、
   前記パッケージ本体の上面側に取り付けられ、前記センサ素子を介して前記熱電半導体の反対側に位置するリッドと、を有し、
   前記パッケージ本体は、
   前記熱電半導体が取り付けられる底部と、
   前記底部の周囲に配置された壁部と、を有し、
   前記リッドは、前記センサ素子が検出する光を透過する透光性の材料で構成されており、
   前記底部と前記壁部とで囲まれた、前記パッケージの内側の空間に、前記センサ素子と前記ペルチェ素子とが配置されており、
   前記底部が前記配線基板である、半導体装置。
4. 前記センサ素子は、
   半導体基板と、
   前記半導体基板において前記リッドと向かい合う面上に設けられたカラーフィルタ層と、
   前記カラーフィルタ層上に設けられたマイクロレンズ層と、を有する請求項１に記載の半導体装置。
5. 前記半導体基板は、
   前記カラーフィルタ層と前記マイクロレンズ層とが設けられた画素領域と、
   前記画素領域の外側に位置する周辺領域と、を有し、
   前記熱電半導体が配置される領域は、前記画素領域及び前記周辺領域と平面視で重なる、請求項４に記載の半導体装置。
6. 前記半導体基板は、
   前記カラーフィルタ層と前記マイクロレンズ層とが設けられた画素領域と、
   前記画素領域の外側に位置する周辺領域と、を有し、
   前記パッケージの前記内側の空間に配置され、前記周辺領域に設けられた接続端子と前記底部とを接続するワイヤー、をさらに備える請求項４に記載の半導体装置。
7. 前記センサ素子が有する半導体基板を厚さ方向に貫く第１貫通電極をさらに備え、
   前記第１貫通電極は前記第１電極に接続している、請求項１に記載の半導体装置。
8. 前記センサ素子が有する半導体基板において前記第１基板と向かい合う面の反対側に設けられた第１再配線層、をさらに備える請求項１に記載の半導体装置。
9. 前記第１基板において前記センサ素子が有する半導体基板と向かい合う面の反対側に設けられた第２再配線層、をさらに備える請求項１に記載の半導体装置。
10. 前記熱電半導体は、
    複数の第１熱電半導体と、
    前記第１熱電半導体とは導電型が異なる複数の第２熱電半導体と、を有し、
    前記第１熱電半導体と前記第２熱電半導体は、前記第１電極及び前記第２電極を介して、交互に直列に接続される、請求項１に記載の半導体装置。
11. 前記第１熱電半導体及び前記第２熱電半導体とそれぞれ間隔を置いて隣り合って配置される導電体、をさらに備える請求項１０に記載の半導体装置。
12. 前記第１熱電半導体と前記第２熱電半導体との間に充填された絶縁性の樹脂、をさらに備える請求項１０に記載の半導体装置。

Images