JP7578046B2

JP7578046B2 - 差動通信ドライバ回路

Info

Publication number: JP7578046B2
Application number: JP2021060562A
Authority: JP
Inventors: 卓祐伊藤; 善一古田; 茂樹大塚; 智裕根塚
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2021-03-31
Filing date: 2021-03-31
Publication date: 2024-11-06
Anticipated expiration: 2041-03-31
Also published as: JP2022156726A; US12149387B2; US20220321387A1

Description

本発明は、絶縁された差動信号線を電流駆動して差動信号を出力するドライバ回路に関する。

差動信号線に差動信号を出力する構成を採用する場合、例えば特許文献１に開示されているように、送信ドライバ回路を差動信号線にパルストランスを介して接続することで、絶縁を図ると共に、同相ノイズが差動信号線に影響を及ぼすことを回避できる。しかし、パルストランスを使用するとコストが上昇する。また、例えば特許文献２に開示されているように、コンデンサカップリングにより低コストで絶縁を図ることも考えられる。

米国特許第８９０８７７９号公報特許第６２０１７７８号公報

しかしながら、コンデンサカップリングはノイズ耐性が低く、同相ノイズが印加されると駆動電流のバランスが崩れて通信信号の波形に歪みが生じることがある。例えば差動信号線に等しい値のソース電流及びシンク電流を供給することで駆動する構成の場合、一方の信号線のレベルが電源電圧に達するまで上昇するとソース電流が供給できなくなり、電流のバランスが崩れて信号波形が歪んでしまう。同相ノイズを除去するためにフィルタ回路を通信線に接続すれば、フィルタの作用によって通信信号の波形に鈍りが生じるため好ましくない。

本発明は上記事情に鑑みてなされたものであり、その目的は、コンデンサカップリングにより差動信号線の絶縁を図る構成において、信号波形に影響を及ぼすことなく同相ノイズの影響を排除できる差動通信ドライバ回路を提供することにある。

請求項１記載の差動通信ドライバ回路によれば、駆動部は、コンデンサを介して接続される差動信号線をソース電流及びシンク電流によって駆動する。ノイズ検出部が、差動信号線に同相ノイズが印加されたことを検出すると、駆動補助部は、ソース電流側，シンク電流側の少なくとも一方の電流駆動能力を増大させて、差動信号線に出力する差動信号の振幅を維持させる。このように構成すれば、ノイズ除去用のフィルタ回路を通信線に接続せずとも、同相ノイズの影響を排除して通信信号の波形に生じる歪みを低減できる。

また、駆動部にカレントミラー回路を備え、駆動補助部にカレントミラー回路の主電流経路に接続される電流源及び常開型スイッチの直列回路を備える。そして、ノイズ検出部としてのコンパレータは、差動信号線の中点電圧が閾値電圧を超えると常開型スイッチを閉じる信号を出力する。このように構成すれば、コンパレータが差動信号線に閾値電圧を超えるレベルの同相ノイズが印加されたことを検出すると、カレントミラー回路の主電流を増加させて通信信号波形の歪みを低減できる。

請求項２記載の差動通信ドライバ回路によれば、駆動部にカレントミラー回路を備え、駆動補助部を、差動信号線の一方と、差動信号線の他方側に接続されるカレントミラー回路を構成するトランジスタの共通端子との間を接続するコンデンサで構成する。このように構成すれば、差動信号線の一方の電圧が上昇すれば、コンデンサを介してトランジスタの共通端子の電位を上昇させてカレントミラー回路に流れる電流を増加させることができる。したがって、コンデンサがノイズ検出部に相当する構成となる。

請求項３記載の差動通信ドライバ回路によれば、ノイズ検出部を差動信号線の電圧を閾値電圧と比較するコンパレータと、コンパレータの出力信号を、駆動部を制御する送信制御信号によりラッチするラッチ回路と、コンパレータの出力信号とラッチ回路の出力信号との論理和信号を駆動補助部に出力する論理回路とを備える。これにより、閾値電圧を超えるレベルの同相ノイズが印加されている期間内に駆動部が駆動されて、差動信号が出力されても、ラッチ回路によりラッチされた信号によって駆動補助部に出力する信号を保持できる。したがって、駆動補助部の動作を継続することが可能になる。

第１実施形態であり、差動通信ドライバ回路の構成を示す回路図ノイズ検出部及び駆動補助部の動作を示すタイミングチャート第２実施形態であり、差動通信ドライバ回路の構成を示す回路図第３実施形態であり、差動通信ドライバ回路の構成を示す回路図第４実施形態であり、差動通信ドライバ回路の構成を示す回路図第５実施形態であり、差動通信ドライバ回路の構成を示す回路図ノイズ検出部及び駆動補助部の動作を示すタイミングチャート第６実施形態であり、差動通信ドライバ回路の構成を示す回路図第７実施形態であり、差動通信ドライバ回路の構成を示す回路図同相ノイズ電圧の上昇に応じて、シンク電流ｉ２が段階的に上昇する状態を示すタイミングチャート閾値電圧の変更に伴うコンパレータの出力信号の変化を示す図（その１）閾値電圧の変更に伴うコンパレータの出力信号の変化を示す図（その２）第８実施形態であり、差動通信ドライバ回路の構成を示す回路図ノイズ検出部及び駆動補助部の動作を示すタイミングチャート第９実施形態であり、差動通信ドライバ回路の構成を示す回路図同相ノイズ，通信信号それぞれの周波数帯域を示す図フィルタ回路の周波数特性を示す図第１０実施形態であり、差動通信ドライバ回路の構成を示す回路図第１１実施形態であり、駆動回路部の構成を示す回路図第１２実施形態であり、駆動回路部の構成を示す回路図

（第１実施形態）
図１に示すように、本実施形態の差動通信ドライバ回路１の出力端子ＯＵＴＰ，ＯＵＴＮは、差動信号線２Ｐ，２Ｎにカップリング用のコンデンサ３Ｐ，３Ｎを介して接続されている。出力端子ＯＵＴＰ，ＯＵＴＮ間には、抵抗素子４が接続されている。電源ＶＣＣには抵抗素子５の一端が接続され、グランドにはＮチャネルＭＯＳＦＥＴ６ｂのソースが接続されている。抵抗素子５の他端と、ＦＥＴ６ｂのドレインとの間には、スイッチ７ＰＨ及び７ＰＬの直列回路と、スイッチ８ＮＨ及び８ＮＬの直列回路とが並列に接続されている。スイッチ７及び８は何れも常開型である。

スイッチ７ＰＨ及び７ＰＬの共通接続点と、スイッチ８ＮＨ及び８ＮＬの共通接続点とは、それぞれ出力信号線９Ｐ，９Ｎを介して出力端子ＯＵＴＰ，ＯＵＴＮに接続されている。出力信号線９Ｐ，９Ｎ間には、抵抗素子１０Ｐ及び１０Ｎの直列回路と、抵抗素子１１Ｐ及び１１Ｎの直列回路とが接続されている。抵抗素子１０Ｐ及び１０Ｎの共通接続点には、電圧源１２により中点電位Ｖｃｏｍが付与されている。抵抗素子１１Ｐ及び１１Ｎの共通接続点は、コンパレータ１３の非反転入力端子に接続されている。コンパレータ１３の反転入力端子には、閾値電圧源１４により閾値電圧が付与されている。

ＦＥＴ６ｂは、ＮチャネルＭＯＳＦＥＴ６ａと共にカレントミラー回路６を構成しており、両者のゲートはＦＥＴ６ａのドレインに接続されている。ＦＥＴ６ａのドレインは、電流源１５を介して電源ＶＣＣに接続されている。また、電源ＶＣＣとＦＥＴ６ａのドレインとの間には電流源１６及び常開型スイッチ１７の直列回路が接続されており、スイッチ１７はコンパレータ１３の出力信号がハイレベルになると閉じるようになっている。

スイッチ７ＰＨ及び８ＮＬは、図示しない制御回路より入力される信号ＰＯＳがハイレベルになると閉じる。すると、電源ＶＣＣよりソース電流ｉ１が出力信号線９Ｐに供給されると共に、出力信号線９Ｎよりシンク電流ｉ２（＝ｉ１）がグランドに流出する。これにより、信号線９Ｐが高電位，信号線９Ｎが低電位となる。また、スイッチ８ＮＨ及び７ＰＬは、入力される信号ＮＥＧがハイレベルになると閉じる。すると、ソース電流ｉ１が出力信号線９Ｎに供給されると共に、出力信号線９Ｐよりシンク電流ｉ２がグランドに流出する。これにより、信号線９Ｎが高電位，信号線９Ｐが低電位となる。

以上において、抵抗素子５，カレントミラー回路６，スイッチ７及び８並びに電流源１５は駆動部１８であり、電流源１６及び常開型スイッチ１７の直列回路は駆動補助部１９である。抵抗素子１１及びコンパレータ１３はノイズ検出部２０である。

次に、本実施形態の作用について説明する。図２に示すように、差動信号線２Ｐ，２Ｎに同相ノイズが印加されて電位が上昇して閾値電圧を超えると、コンパレータ１３の出力信号がハイレベルになる。すると、スイッチ１７が閉じて電流源１６からの電流がカレントミラー回路６に供給される。これにより、シンク電流がｉ２からｉ２’に増加する。これに伴い、ソース電流もｉ１’（＝ｉ２’）に増加することになる。

以上のように本実施形態によれば、駆動部１８は、コンデンサ３Ｐ，３Ｎを介して接続される差動信号線２Ｐ，２Ｎをソース電流及びシンク電流によって駆動する。ノイズ検出部２０が、差動信号線２Ｐ，２Ｎに同相ノイズが印加されたことを検出すると、駆動補助部１９は、シンク電流側の電流駆動能力を増大させて、差動信号線２Ｐ，２Ｎに出力する差動信号の振幅を維持させる。このように構成すれば、ノイズ除去用のフィルタ回路を通信線に接続せずとも、同相ノイズの影響を排除して通信信号の波形に生じる歪みを低減できる。

具体的には、駆動部１８にカレントミラー回路６を備え、駆動補助部１９を、カレントミラー回路６の主電流経路に接続される電流源１６及び常開型スイッチ１７の直列回路で構成する。そして、ノイズ検出部２０のコンパレータ１３は、差動信号線２Ｐ，２Ｎの中点電圧が閾値電圧を超えるとスイッチ１７を閉じる信号を出力する。このように構成すれば、コンパレータ１３が同相ノイズの印加を検出すると、カレントミラー回路６の主電流を増加させて通信信号波形の歪みを低減できる。

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図３に示す第２実施形態の差動通信ドライバ回路２１は、非反転入力端子がそれぞれ差動信号線２Ｐ，２Ｎに接続される一対のコンパレータ１３Ｐ，１３Ｎを備えている。コンパレータ１３Ｐ，１３Ｎの出力端子は、論理回路２２の入力端子にそれぞれ接続されている。論理回路２２の論理はＡＮＤ又はＯＲであり、論理回路２２の出力信号によってスイッチ１７を閉じる。これらがノイズ検出部２３である。

以上のように構成されるドライバ回路２１によれば、コンパレータ１３Ｐ，１３Ｎにより差動信号線２Ｐ，２Ｎの電圧を個別に検出し、それらの検出結果の論理積又は論理和によってスイッチ１７を閉じることになる。この場合も第１実施形態と同様の効果が得られる。

（第３実施形態）
図４に示す第３実施形態の差動通信ドライバ回路２４は、第１実施形態のコンパレータ１３を、常開型スイッチ２５及び抵抗素子２６の直列回路に置き換えた構成である。これらがノイズ検出部２７を構成している。スイッチ２５は、差動信号線２Ｐ，２Ｎの中点電圧が所定レベル以上に上昇すると閉じるようになっている。以上のように構成される第３実施形態による場合も、第１実施形態と同様の効果が得られる。

（第４実施形態）
図５に示す第４実施形態の差動通信ドライバ回路２８は、第２実施形態のコンパレータ１３Ｐ，１３Ｎを、それぞれスイッチ２５Ｐ及び抵抗素子２６Ｐの直列回路，スイッチ２５Ｎ及び抵抗素子２６Ｎの直列回路に置き換えた構成である。これらがノイズ検出部２９を構成している。このように構成される第４実施形態による場合も、第２実施形態と同様の効果が得られる。

（第５実施形態）
図６に示す第５実施形態の差動通信ドライバ回路３０は、第１実施形態のドライバ回路１より駆動補助部１９及びノイズ検出部２０を削除し、抵抗素子５とカレントミラー回路６のゲート共通端子との間にコンデンサ３１を接続した構成である。図７に示すように、差動信号線２Ｐ，２Ｎの電位が同相ノイズによって上昇した際に、コンデンサ３１のカップリングによりカレントミラー回路６のゲート電位を上昇させてシンク電流をアナログ的に増大させる。この場合、コンデンサ３１がノイズ検出部に相当する。

（第６実施形態）
図８に示す第６実施形態の差動通信ドライバ回路３２は、第１実施形態のドライバ回路１より駆動補助部１９を削除し、コンパレータ１３をオペアンプ３３に置き換えたものである。オペアンプ３３の反転入力端子には閾値電圧Ｖｔｈが与えられており、オペアンプ３３の出力端子は、カレントミラー回路６のゲート共通端子に接続されている。これにより、ノイズ検出部３４が構成されている。

オペアンプ３３の非反転入力端子に入力される電圧をＶｉｎとすると、オペアンプ３３は、電圧Ｖｉｎと閾値電圧Ｖｔｈとの差に応じた電圧を上記のゲート共通端子に出力する。これにより、図７に示したケースと同様にカレントミラー回路６のゲート電位を上昇させて、シンク電流をアナログ的に増大させる。

（第７実施形態）
図９に示す第７実施形態の差動通信ドライバ回路３５は、第１実施形態のドライバ回路１における駆動補助部１９及びノイズ検出部２０の組を複数，例えばｎ組を並列に接続した構成である。ここでは、単一の駆動補助部及びノイズ検出部を、サブ駆動補助部１９及びサブノイズ検出部２０と称する。ｎ組のサブ駆動補助部１９が駆動補助部３６を構成している。そして、ノイズ検出部２０（１），２０（２），…，２０（ｎ）それぞれのコンパレータ１３に設定される閾値電圧Ｖｔ１，Ｖｔ２，…，Ｖｔｎは、段階的に増加するように設定されている。これらがノイズ検出部３７を構成している。

次に、第７実施形態の作用について説明する。各コンパレータ１３が検出している同相ノイズの電圧が上昇し、それぞれの閾値電圧Ｖｔ１，Ｖｔ２，…，Ｖｔｎを順次超えて行くと、図１０に示すように、各コンパレータ１３の出力信号が順次ローレベルからハイレベルに変化する。これにより、サブ駆動補助部１９（１），１９（２），…，１９（ｎ）それぞれのスイッチ１７が順次オンする。その結果、駆動電流としてのシンク電流ｉ２を段階的に増加させることができる。

（第８実施形態）
第８実施形態におけるコンパレータ１３の閾値電圧は、第１実施形態とは異なり、図１１に示すように、ドライバ回路１が出力する差動信号のレベルよりも高く設定されており、そのレベルを超える同相ノイズに反応してスイッチ１７をオンするようになっている。しかしながら、図１２に示すように、同相ノイズが印加されてコンパレータ１３がスイッチ１７をオンしている期間に、ドライバ回路１が差動信号を出力することで抵抗素子４の端子電圧が変化してコンパレータ１３の入力電圧が閾値電圧を下回ると、コンパレータ１３の出力信号がローレベルに変化して駆動補助部１９が機能しなくなるおそれがある。

そこで、図１３に示す第８実施形態の差動通信ドライバ回路３８では、コンパレータ１３とスイッチ１７との間にＯＲゲート３９及びＤフリップフロップであるラッチ回路４０を挿入している。ＯＲゲート３９の入力端子の一方及びラッチ回路４０の入力端子Ｄは、コンパレータ１３の出力端子に接続されている。ＯＲゲート３９の入力端子の他方は、ラッチ回路４０の出力端子Ｑに接続されている。ラッチ回路４０のクロック端子は、ＯＲゲート４１の出力端子に接続されており、ＯＲゲート４１の各入力端子には、制御信号ＰＯＳ，ＮＥＧが入力されている。これらによりノイズ検出部４２が構成されている。

また、制御信号ＰＯＳは、スイッチ７ＰＨ及び８ＰＬに対して、例えば２つのＮＯＴゲートの直列回路で構成されるタイミング調整回路６０Ｐを介して与えられている。同様にＳＩＴＥ、制御信号ＮＥＧは、スイッチ８ＰＨ及び７ＰＬに対してタイミング調整回路６０Ｎを介して与えられている。

次に、第８実施形態の作用について説明する。図１４に示すように、同相ノイズが印加されている期間内にドライバ回路３８が差動信号を出力することで、コンパレータ１３の出力信号がローレベルに反転する期間が発生しても、その反転よりも前の段階で、ラッチ回路４０が制御信号ＰＯＳのエッジによりコンパレータ１３のハイレベル信号をラッチする。スイッチ１７には、コンパレータ１３の出力信号と、ラッチ回路４０の出力信号Ｑとの論理和信号が与えられるので、信号は反転することなくハイレベルが維持され、スイッチ１７はオン状態を継続する。すなわち、コンパレータ１３の出力信号がローレベルに反転する期間を、ラッチ回路４０がラッチした信号により補完する。

その後、同相ノイズが消滅した後に差動信号が出力されると、コンパレータ１３の出力信号はローレベルを維持するので、ラッチ回路４０が制御信号ＰＯＳのエッジによりコンパレータ１３のローレベル信号をラッチする。これにより、スイッチ１７はオフ状態に転ずる。

（第９実施形態）
図１５に示す第９実施形態の差動通信ドライバ回路４３は、第８実施形態のドライバ回路３８において、コンパレータ１３の非反転入力端子にフィルタ回路４４を配置して、ノイズ検出部４２Ｆを構成したものである。フィルタ回路４４は、例えば図１６に示すように、同相ノイズの周波数帯域と差動通信信号の周波数帯域とが異なる場合に、図１７に示すように、通信信号の周波数帯域の信号成分を抑圧するような特性である。これにより、コンパレータ１３が差動通信信号の影響を受けて誤動作する可能性を低下させることができる。また、フィルタ回路を、周波数帯域に依存せず、ＤＣ的に信号を減衰させる減衰回路として使用しても良い。

（第１０実施形態）
図１８に示す第１０実施形態の差動通信ドライバ回路４５は、第８実施形態のドライバ回３８よりカレントミラー回路６及び駆動補助部１９を削除し、カレントミラー回路６に替えて電流源４６及び常開型スイッチ４７の並列回路を配置している。そして、ＯＲゲート３９の出力信号によって、スイッチ４７を閉じるように制御する。このように構成した場合も、スイッチ４７を閉じることでシンク電流を増大させることができる。スイッチ４７が駆動補助部に相当する。

（第１１，第１２実施形態）
以上の実施形態では、ローサイドの駆動能力，つまりシンク電流の増大を図る構成であった。これに対して、例えば図１９に示す第１１実施形態の差動通信ドライバ回路４８のように、駆動部４９において電源ＶＣＣに可変電流源５０を配置し、グランド側に抵抗素子５１を配置してハイサイドの駆動能力，すなわちソース電流を増大させても良い。また、図２０に示す第１２実施形態の差動通信ドライバ回路５２のように、駆動部５３においてグランド側にも可変電流源５４を配置してハイサイド，ローサイドの駆動能力を共に増大可能としても良い。

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

図面中、１は差動通信ドライバ回路、２Ｐ，２Ｎは差動信号線、３Ｐ，３Ｎはコンデンサ、６はカレントミラー回路、１３はコンパレータ、１６は電流源、１７は常開型スイッチ、１８は駆動部、１９は駆動補助部、２０はノイズ検出部である。

Claims

差動信号線（２Ｐ，２Ｎ）にコンデンサ（３Ｐ，３Ｎ）を介して接続され、
前記差動信号線を、ソース電流及びシンク電流によって駆動する駆動部（１８，４９，５３）と、
前記差動信号線に同相ノイズが印加されたことを検出するノイズ検出部（２０，２３，２７，２９，３１，３４，３７，４２，４２Ｆ）と、
前記同相ノイズが印加された際に、前記ソース電流側と前記シンク電流側との少なくとも一方の電流駆動能力を増大させて、前記差動信号線に出力する差動信号の振幅を維持させる駆動補助部（１９，３１，３６，４７）とを備え、
前記駆動部（１８）は、カレントミラー回路（６）を備え、
前記駆動補助部（１９）は、前記カレントミラー回路の主電流経路に接続される電流源（１６）と常開型スイッチ（１７）との直列回路を備え、
前記ノイズ検出部（２０）は、前記差動信号線の中点電圧が閾値電圧を超えると、前記常開型スイッチを閉じる信号を出力するコンパレータ（１３）を備える差動通信ドライバ回路。
差動信号線（２Ｐ，２Ｎ）にコンデンサ（３Ｐ，３Ｎ）を介して接続され、
前記差動信号線を、ソース電流及びシンク電流によって駆動する駆動部（１８，４９，５３）と、
前記差動信号線に同相ノイズが印加されたことを検出するノイズ検出部（２０，２３，２７，２９，３１，３４，３７，４２，４２Ｆ）と、
前記同相ノイズが印加された際に、前記ソース電流側と前記シンク電流側との少なくとも一方の電流駆動能力を増大させて、前記差動信号線に出力する差動信号の振幅を維持させる駆動補助部（１９，３１，３６，４７）とを備え、
前記駆動部（１８）は、カレントミラー回路（６）を備え、
前記駆動補助部は、前記差動信号線の一方と、前記差動信号線の他方側に接続されるカレントミラー回路を構成するトランジスタの共通端子との間を接続するコンデンサ（３１）で構成され、
前記コンデンサが前記ノイズ検出部に相当する差動通信ドライバ回路。
差動信号線（２Ｐ，２Ｎ）にコンデンサ（３Ｐ，３Ｎ）を介して接続され、
前記差動信号線を、ソース電流及びシンク電流によって駆動する駆動部（１８，４９，５３）と、
前記差動信号線に同相ノイズが印加されたことを検出するノイズ検出部（２０，２３，２７，２９，３１，３４，３７，４２，４２Ｆ）と、
前記同相ノイズが印加された際に、前記ソース電流側と前記シンク電流側との少なくとも一方の電流駆動能力を増大させて、前記差動信号線に出力する差動信号の振幅を維持させる駆動補助部（１９，３１，３６，４７）とを備え、
前記ノイズ検出部（４２）は、前記差動信号線の電圧を閾値電圧と比較するコンパレータ（１３）と、
このコンパレータの出力信号を、前記駆動部を制御する送信制御信号によりラッチするラッチ回路（４０）と、
前記コンパレータの出力信号と前記ラッチ回路の出力信号との論理和信号を、前記駆動補助部に出力する論理回路（３９）とを備える差動通信ドライバ回路。
前記ノイズ検出部（４２Ｆ）は、入力側に、同相ノイズ信号を含む帯域のみを通過させるフィルタ回路（４４）を備える請求項１から３の何れか一項に記載の差動通信ドライバ回路。