JP7578074B2 - 電気光学装置、電気光学装置の製造方法、および電子機器 - Google Patents

Description

本発明は、電気光学装置、当該電気光学装置の製造方法、および、当該電気光学装置を備えた電子機器に関する。

従来、特許文献１に示すように、液晶装置において、画素電位を保持する容量素子として、トレンチ型の容量素子を備えた液晶装置が知られている。
特許文献１に記載のトレンチ型の容量素子は、層間絶縁膜に形成された溝状凹部と、当該溝状凹部内に積層された容量絶縁膜と容量電極とから構成されている。

特開２０１７－１２０４３４号公報

しかしながら、特許文献１に記載のトレンチ型の容量素子では、溝状凹部内に容量絶縁膜と容量電極とを成膜するため、構造的にカバレッジ不良が発生しやすい、という問題がある。
そして、この問題は、容量素子を微細化するために溝状凹部の溝の幅をより狭くしたり、容量素子の静電容量を増やすために溝状凹部の溝の深さをより深くしたりすると、より深刻化するため、容量素子の微細化や大容量化が難しい、という課題があった。

電気光学装置は、第１方向に沿って延在する半導体層を有するトランジスターと、前記
第１方向に沿って延在する第１延在部と、前記半導体層のチャネル領域と重なるとともに
前記第１延在部よりも幅広に設けられた幅広部と、を有する遮光層と、前記遮光層と重な
る領域に開口が設けられた層間絶縁層と、前記層間絶縁層の前記開口の内側に前記層間絶
縁層から一部が突出するように設けられた第１容量電極と、前記第１容量電極の前記層間
絶縁層から突出する部分を覆うように設けられた第２容量電極と、前記第１容量電極と前
記第２容量電極との間に設けられた容量絶縁層と、を有する容量素子と、を備える。

電気光学装置は、第１方向に沿って延在する半導体層を有するトランジスターと、前記
第１方向に沿って延在する第１延在部と、前記半導体層のチャネル領域と重なるとともに
前記第１延在部よりも幅広に設けられた幅広部と、を有する遮光層と、前記遮光層と重な
る領域に開口が設けられた層間絶縁層と、前記層間絶縁層の前記開口の中に、前記層間絶
縁層から一部が突出するように設けられた導電部材と、前記導電部材の前記層間絶縁層か
ら突出する部分を覆うように設けられた第１容量電極と、前記第１容量電極と重なるよう
に設けられた第２容量電極と、前記第１容量電極と前記第２容量電極との間に設けられた
容量絶縁層と、を有する容量素子と、を備える。

電子機器は、上記に記載の電気光学装置を備える。

電気光学装置の製造方法は、トランジスターを形成する工程と、第１方向に沿って延在する第１延在部と、前記トランジスターのチャネル領域と重なる領域が前記第１延在部よりも幅広に設けられた幅広部と、を有する遮光層を形成する工程と、前記遮光層の上に、層間絶縁層とストッパー層と犠牲層とを、この順番で形成する工程と、前記遮光層に到達するように、前記犠牲層と前記ストッパー層と前記層間絶縁層とに、開口を形成する工程と、前記開口の内壁にスペーサーを形成する工程と、前記スペーサーを含む前記開口の中に、前記幅広部と接触する第１容量電極を形成する工程と、前記ストッパー層の上の前記犠牲層及び前記スペーサーを除去し、前記第１容量電極の一部を露出させる工程と、露出した前記第１容量電極を覆うように、容量絶縁層と第２容量電極とを、形成して、前記第１容量電極と前記容量絶縁層と前記第２容量電極とを有する容量素子を形成する工程と、を有する。

電気光学装置の製造方法は、トランジスターを形成する工程と、第１方向に沿って延在する第１延在部と、前記トランジスターのチャネル領域と重なる領域が前記第１延在部よりも幅広に設けられた幅広部と、を有する遮光層を形成する工程と、前記遮光層の上に、層間絶縁層とストッパー層と犠牲層とを、この順番で形成する工程と、前記犠牲層の前記遮光層に対応する位置に開口が設けられたハードマスクを形成する工程と、前記ハードマスクの開口の内壁にスペーサーを形成する工程と、前記ハードマスクを利用して、前記遮光層に到達するように、前記犠牲層と前記ストッパー層と前記層間絶縁層とに、開口を形成する工程と、前記開口の中に、前記遮光層と接触する第１容量電極を形成する工程と、前記ストッパー層の上の前記犠牲層を除去し、前記第１容量電極の一部を露出させる工程と、露出した前記第１容量電極を覆うように、容量絶縁層と第２容量電極とを、形成して、前記第１容量電極と前記容量絶縁層と前記第２容量電極とを有する容量素子を形成する工程と、を有する。

実施形態１にかかる電気光学装置の概略的な構成を示す平面図。 図１のＨ－Ｈ’線に沿った断面図。 図１の電気光学装置の電気的な構成を示す等価回路図。 画素の構成を示す平面図。 図４のＡ－Ａ’線に沿った電気光学装置の断面図。 容量素子の構成を示す平面図。 図６のＢ－Ｂ’線に沿った断面を含む、容量素子の全体構成を示す斜視図。 容量素子の製造方法を示すフローチャート。 図６のＢ－Ｂ’線に沿う断面を含む、容量素子の製造過程を示す斜視図。 図９Ａに示す容量素子にかかる平面図。 図６のＢ－Ｂ’線に沿う断面を含む、容量素子の製造過程を示す斜視図。 図１０Ａに示す容量素子にかかる平面図。 図６のＢ－Ｂ’線に沿う断面を含む、容量素子の製造過程を示す斜視図。 図６のＢ－Ｂ’線に沿う断面を含む、容量素子の製造過程を示す斜視図。 図６のＢ－Ｂ’線に沿う断面を含む、容量素子の製造過程を示す斜視図。 図６のＢ－Ｂ’線に沿う断面を含む、容量素子の製造過程を示す斜視図。 図６のＢ－Ｂ’線に沿う断面を含む、容量素子の製造過程を示す斜視図。 実施形態２にかかる容量素子の製造方法を示すフローチャート。 図６のＢ－Ｂ’線に沿う断面を含む、容量素子の製造過程を示す斜視図。 図６のＢ－Ｂ’線に沿う断面を含む、容量素子の製造過程を示す斜視図。 図６のＢ－Ｂ’線に沿う断面を含む、容量素子の製造過程を示す斜視図。 図６のＢ－Ｂ’線に沿う断面を含む、容量素子の製造過程を示す斜視図。 図６のＢ－Ｂ’線に沿う断面を含む、容量素子の製造過程を示す斜視図。 図６のＢ－Ｂ’線に沿う断面を含む、容量素子の製造過程を示す斜視図。 図６のＢ－Ｂ’線に沿う断面を含む、容量素子の製造過程を示す斜視図。 実施形態３にかかる容量素子の製造方法を示すフローチャート。 図６のＢ－Ｂ’線に沿う断面を含む、容量素子の製造過程を示す斜視図。 図６のＢ－Ｂ’線に沿う断面を含む、容量素子の製造過程を示す斜視図。 実施形態３の派生例にかかる、図６のＢ－Ｂ’線に沿う断面を含む、容量素子の製造過程を示す斜視図。 実施形態４にかかる、図６のＢ－Ｂ’線に沿う断面を含む、容量素子の製造過程を示す斜視図。 実施形態４の派生例にかかる、図６のＢ－Ｂ’線に沿う断面を含む、容量素子の製造過程を示す斜視図。 実施形態５に係る投射型表示装置の概略構成図。

以下、本発明の実施形態について、図面を参照して説明する。

ここで、以下の各図においては、各部材を認識可能な程度の大きさにするため、各部材の尺度を実際とは異ならせしめている。また、以下の各図において、必要に応じて、相互に直交する座標軸としてＸＹＺ軸を付し、各図において、軸に沿った各矢印が指す方向を＋方向とし、＋方向と反対の方向を－方向とする。特に断りがない場合、本実施形態において、「第１方向」は、Ｙ軸が延在する方向の＋Ｙ方向または－Ｙ方向が対応し、「第２方向」は、Ｘ軸が延在する方向の＋Ｘ方向または－Ｘ方向が対応する。なお、＋Ｚ方向を上方、－Ｚ方向を下方ということもあり、＋Ｚ方向から見ることを平面視あるいは平面的という。さらに、以下の説明において、例えば基板に対して、「基板上に」との記載は、基板の上に接して配置される場合、基板の上に他の構造物を介して配置される場合、または基板の上に一部が接して配置され、一部が他の構造物を介して配置される場合のいずれかを表すものとする。

１．実施形態１
図１は、液晶装置を、対向基板側から見た平面図である。
本実施形態では、電気光学装置として、画素ごとにトランジスターとしてのＴＦＴ（Thin Film Transistor）を備えたアクティブ駆動型の液晶装置１００を例に挙げて説明する。この液晶装置１００は、例えば、後述する電子機器としての投射型表示装置１０００において、光変調装置として好適に用いることができるものである。

１．１．電気光学装置の概要
図１に示すように、液晶装置１００は、素子基板１０と、対向基板２０とを備える。なお、対向基板２０の外形線の内側に実線で記載された構成は、いずれも、対向基板２０と素子基板１０との間に配置された構成である。
シール材１４は、対向基板２０の外縁に沿って配置される。遮光層からなる見切り部４１は、シール材１４の内側で、表示領域Ｅの外縁に沿って、表示領域Ｅを取り囲むように配置される。表示領域Ｅには、画素Ｐがマトリクス状に配置される。表示領域Ｅとシール材１４の間の周辺領域Ｅ１には、走査線駆動回路２４と、画素Ｐを構成する画素回路を検査する検査回路２５と、配線２９とが配置される。また、シール材１４の外側の素子基板１０の対向基板２０から図面下側に張り出した部分には、データ線駆動回路２２と複数の外部接続端子７０が配置される。

対向基板２０の各コーナーには、素子基板１０と対向基板２０との間の電気的な導通を取るための、基板間導通部４２が配置される。

１．２．液晶装置の断面構成
図２は、図１のＨ－Ｈ’線に沿った液晶装置の概略的な構成を示す断面図である。
図２に示すように、素子基板１０と対向基板２０は、シール材１４を介して配置され、基板間に液晶層１５が、配置される。
素子基板１０は、その基板１０ａと液晶層１５との間に、画素Ｐごとに設けられた光透過性を有する画素電極２７と、画素電極２７に対応して配置されたトランジスター３０と、画素電極２７を覆って配置された第１配向層２８とを備える。

対向基板２０は、その基板２０ａと液晶層１５との間に、見切り部４１と、これを覆うように配置された絶縁層３２と、絶縁層３２を覆うように設けられた対向電極３３と、対向電極３３を覆って配置された第２配向層３４とが設けられている。

遮光層４１は、平面的に走査線駆動回路２４、検査回路２５と重なる位置に設けられている。遮光層４１は、対向基板２０側から入射する、図示しないレーザー光源からの光Ｌを、走査線駆動回路２４を含む周辺回路に入射しないように遮光して、周辺回路が光Ｌによって誤動作することを防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮光して、表示領域Ｅの表示における高いコントラストを確保している。

画素電極２７と対向電極３３とは、例えば、ＩＴＯ（Indium Tin Oxide）などの透明導電材料によって形成される。基板１０ａと基板２０ａは、それぞれ透光性を有する基板であり、例えば、ガラス基板、または、石英基板が用いられる。第１配向層２８および第２配向層３４は、酸化シリコンなどの無機材料で形成される。絶縁層３２は、例えば、光透過性を有する酸化シリコンなどの無機材料で形成される。液晶層１５は、例えば、負の誘電異方性を有する液晶から構成される。第１配向層２８，第２配向層３４の表面には、シランカップリング剤による表面処理が施される。

１．３．画素回路の概要
図３は、表示領域の電気的な構成を示す等価回路図である。
表示領域Ｅには、走査線３ａとデータ線６ａとが、格子状に配置される。容量線８ａは、データ線６ａに重なるように配置される。なお、容量線８ａは、走査線３ａに重なるように配置されてもよく、データ線６ａと走査線３ａの両方に沿って配置されてもよい。走査線３ａとデータ線６ａとの交差に対応して、画素Ｐが配置される。画素Ｐは、画素電極２７とトランジスター３０と容量素子１６とを備える。

容量素子１６は、画素電極２７の補助容量として機能する。容量素子１６の一方の電極は、画素電極２７に電気的に接続され、他方の電極は、容量線８ａに電気的に接続される。トランジスター３０のゲート電極３０ｇは走査線３ａに電気的に接続され、トランジスター３０のソースドレイン領域の一方側はデータ線６ａに電気的に接続され、トランジスター３０のソースドレイン領域の他方側は、画素電極２７に接続される。

複数の走査線３ａには、走査線駆動回路２４から走査信号ＳＣ１，…，ＳＣｍ－１,ＳＣｍが所定の順番で供給される。同じ走査線３ａに電気的に接続された複数の画素Ｐは、同じ走査信号ＳＣｘによって、一斉にオンまたはオフに制御される。

複数のデータ線６ａは、データ線駆動回路２２から画像信号Ｄ１，Ｄ２，…，Ｄｎが所定の順番で供給され、走査信号ＳＣｘで選択された画素Ｐの画素電極２７に、画像信号Ｄｘが供給される。なお、画像信号Ｄｘは、画像信号が示す階調に応じた電圧信号である。

複数の容量線８ａは、図示しない共通電位線に電気的に接続され、対向電極３３に供給される共通電位が供給される。なお、共通電位は、定電位である。極性反転駆動の電気光学装置の場合、定電位は、正極性書き込み期間と負極性書き込み期間との各期間において、一定の電位であればよく、各期間において、電位が異なっていてもよい。

１．４．画素の概要
図４は、表示領域を平面視した際の画素の構成を示す平面図であり、図５は、図４のＡ－Ａ’線に沿った断面図である。
図４に示すように、画素Ｐの透過領域Ｔと、該画素Ｐに隣り合う画素Ｐの透過領域Ｔとの間が、遮光領域Ｓとなっている。

遮光領域Ｓは、遮光性の材料を含む１層ないし複数層の遮光層によって構成される。本実施形態では、Ｘ軸の延在方向に沿って延在する走査線３ａと下側遮光層３ｂと、Ｙ軸の延在方向に沿って延在するデータ線６ａと容量線８ａとによって、遮光領域Ｓが構成されている。
トランジスター３０は、走査線３ａとデータ線６ａとが交差する部分に、容量線８ａの延在する方向に沿って、且つ、容量線８ａと重なるように、配置されている。

遮光領域Ｓは、第１延在部Ｓ１と第２延在部Ｓ２と幅広部Ｓ３とを有する。第１延在部Ｓ１は、隣り合う幅広部Ｓ３との間において、Ｙ軸に沿って延在する部分であり、第２延在部Ｓ２は、隣り合う幅広部Ｓ３との間において、Ｘ軸に沿って延在する部分である。幅広部Ｓ３は、第１延在部Ｓ１および第２延在部Ｓ２よりも幅広に設けられた部分である。幅広部Ｓ３は、トランジスター３０のチャネル領域３０ｃと平面視で重なっている。

図５は、遮光領域Ｓにおける層構造や、各配線層間および各配線層とトランジスター３０との間の接続の関係を概略的に示す。図５に示すように、液晶装置１００の素子基板１０は、基板１０ａと液晶層１５と間に、遮光層の一例である下側遮光層３ｂと、トランジスター３０と、走査線３ａと、データ線６ａと、容量素子１６と、画素電極２７と、第１配向層２８とを備え、各構成の間に酸化シリコンなどからなる層間絶縁層１１ａ～１１ｈとを備える。

基板１０ａの上に、層間絶縁層１１ａが配置され、当該層間絶縁層１１ａの上に、タングステンシリサイド（ＷＳｉ）などからなる下側遮光層３ｂが配置される。
下側遮光層３ｂは、コンタクトホールＣＮＴ１を介して、走査線３ａと電気的に接続されている。なお、コンタクトホールＣＮＴ１内にタングステンプラグを設けて中継電極とし、下側遮光層３ｂと走査線３ａとを電気的に接続してもよい。下側遮光層３ｂ上に、層間絶縁層１１ｂが配置され、当該層間絶縁層１１ｂ上に、トランジスター３０が配置される。

トランジスター３０は、例えば、ＬＤＤ（Lightly Doped Drain）構造を有したＮ型のトランジスターであり、ポリシリコン（高純度の多結晶シリコン）等からなる半導体層３０ａと、半導体層３０ａ上に配置されたゲート絶縁層３１と、ゲート絶縁層３１上に配置されたゲート電極３０ｇと、を有する。半導体層３０ａは、チャネル領域３０ｃと、第１ＬＤＤ領域３０ｓ１と、ソース領域３０ｓと、第２ＬＤＤ領域３０ｄ１と、ドレイン領域３０ｄとを備えている。ゲート電極３０ｇ上に、層間絶縁層１１ｃが配置される。

走査線３ａは、層間絶縁層１１ｃの上に配置され、走査線３ａの上に、層間絶縁層１１ｄが配置される。走査線３ａは、コンタクトホールＣＮＴ３を介して、ゲート電極３０ｇに電気的に接続される。なお、コンタクトホールＣＮＴ３内にタングステンプラグを設けて中継電極とし、走査線３ａとゲート電極３０ｇとを電気的に接続してもよい。

中継層５１は、層間絶縁層１１ｄの上に配置され、該中継層５１の上に、層間絶縁層１１ｅが、配置される。中継層５１は、画素電極２７とトランジスター３０との間に配置され、トランジスター３０とコンタクトホールＣＮＴ４を介して電気的に接続され、画素電極２７とコンタクトホールＣＮＴ５を介して電気的に接続される。これによって、画素電極２７とトランジスター３０とが電気的に接続される。なお、コンタクトホールＣＮＴ４内にタングステンプラグを設けて中継電極とし、中継層５１とトランジスター３０とを電気的に接続してもよい。また、コンタクトホールＣＮＴ５内にタングステンプラグを設けて中継電極とし、中継層５１と画素電極２７とを電気的に接続してもよい。

データ線６ａは、層間絶縁層１１ｅの上に配置され、データ線６ａの上に、層間絶縁層１１ｆが、配置される。データ線６ａは、コンタクトホールＣＮＴ２を介して、トランジスター３０のソース領域３０ｓに電気的に接続される。なお、コンタクトホールＣＮＴ２内にタングステンプラグを設けて中継電極とし、データ線６ａとトランジスター３０のソース領域３０ｓとを電気的に接続してもよい。

容量線８ａは、層間絶縁層１１ｆの上に配置され、容量線８ａの上に層間絶縁層１１ｇが配置される。層間絶縁層１１ｇの上に、エッチングストッパー層であるストッパー層６２が、配置される。層間絶縁層１１ｇとストッパー層６２とには、開口１９が配置される。

開口１９は、層間絶縁層１１ｇとストッパー層６２とを貫通し、容量線８ａを露出するように配置される。開口１９に、第１容量電極１６ａが、配置される。
第１容量電極１６ａは、その一部が、層間絶縁層１１ｇおよびストッパー層６２の上に突き出ている。第１容量電極１６ａは、層間絶縁層１１ｇを貫く開口１９に配置され、開口１９の底で、容量線８ａに物理的および電気的に接続されている。
容量絶縁層１６ｃと第２容量電極１６ｂとは、第１容量電極１６ａの層間絶縁層１１ｇおよびストッパー層６２の上に突出している突出部１６ａｐを覆うように、配置される。

前述した第１容量電極１６ａと、第２容量電極１６ｂと、容量絶縁層１６ｃとから、容量素子１６が、構成される。第２容量電極１６ｂ上に、層間絶縁層１１ｈが配置される。第２容量電極１６ｂは、コンタクトホールＣＮＴ６を介して、層間絶縁層１１ｈ上に配置された画素電極２７に電気的に接続される。なお、コンタクトホールＣＮＴ６内にタングステンプラグを設けて中継電極とし、画素電極２７と第２容量電極１６ｂとを電気的に接続してもよい。

１．５．容量素子の概要
図６は、素子基板の画素における容量素子の平面構成を示す平面図であり、図７は、図６に示す容量素子のＢ－Ｂ’線に沿う断面を含む、容量素子の全体の概略的な構成を示す斜視図である。
図６において、遮光領域Ｓは、容量線８ａと中継層５１とによって構成される。一点鎖線は、容量線８ａの外形線を示し、２点鎖線は、中継層５１の外形線を示している。
容量線８ａは、遮光領域Ｓの第１延在部Ｓ１と第２延在部Ｓ２と幅広部Ｓ３とに対応する部分を備える。容量線８ａにおいて、第１延在部Ｓ１は、Ｙ軸に沿って延在する部分が対応し、第２延在部Ｓ２は、Ｘ軸に沿って延在する部分が対応し、幅広部Ｓ３は、第１延在部Ｓ１と第２延在部Ｓ２とが交差する部分であって、第１延在部Ｓ１および第２延在部Ｓ２の幅よりも広い幅を有する部分が対応する。容量線８ａの幅広部Ｓ３は、トランジスター３０のチャネル領域３０ｃと平面視で重なる位置に配置されている。

容量素子１６は、遮光領域Ｓにおいて、容量線８ａと重なって配置されている。
第１容量電極１６ａが配置される開口１９は、幅広部Ｓ３と重なる領域に設けられた第１開口部１９ａと、第１延在部Ｓ１と重なる領域に設けられた第２開口部１９ｂと、第２延在部Ｓ２と重なる領域に設けられた第３開口部１９ｃとを有する。

開口１９のうち幅広部Ｓ３と重なる領域に設けられた第１開口部１９ａは、幅広部Ｓ３の外縁に沿った矩形環状の形状を有する。ゆえに、幅広部Ｓ３において、矩形環状の第１開口部１９ａに配置される第１容量電極１６ａも、矩形環状の部分１６ａ１に設けられる。そして、第１容量電極１６ａの矩形環状の部分１６ａ１を覆う第２容量電極１６ｂは、後述するように、矩形環状の凸部１６ｂ１を有するように配置される。

また、開口１９を構成する第２開口部１９ｂと第３開口部１９ｃとは、矩形環状の第１開口部１９ａに連続して設けられている。よって、第１容量電極１６ａにおいて、第１延在部Ｓ１と重なる領域に設けられる部分１６ａ２と、第２延在部Ｓ２と重なる領域に設けられる部分１６ａ３とは、それぞれ、第１容量電極１６ａの矩形環状の部分１６ａ１に連続して設けられている。

なお、開口１９を構成する第１開口部１９ａと第２開口部１９ｂと第３開口部１９ｃとは、連続しない構成とすることもできる。この場合、第１開口部１９ａと第２開口部１９ｂと第３開口部１９ｃとに対応して、第１容量電極１６ａが、部分１６ａ１、部分１６ａ２，部分１６ａ３の３つの部分に分割されるが、第１容量電極１６ａの部分１６ａ１、部分１６ａ２，部分１６ａ３は、それぞれ同じ容量線８ａに電気的に接続され、且つ、同じ第２容量電極１６ｂに覆われる。よって、容量素子１６としては、１つの容量素子として機能させることができる。

なお、容量線８ａの外形を示す一点鎖線は、第２容量電極１６ｂの外形を示す実線よりも外側に描画されているが、容量線８ａの幅は、第２容量電極１６ｂの幅と同じであってもよく、また、容量線８ａの幅を、第２容量電極１６ｂの幅よりも少し狭くしてもよい。

コンタクトホールＣＮＴ５は、遮光領域Ｓの第２延在部Ｓ２において、中継層５１と重なる位置に配置され、中継層５１と画素電極２７とを電気的に接続する。
コンタクトホールＣＮＴ６は、遮光領域Ｓの第２延在部Ｓ２において、第２容量電極１６ｂと重なる位置に配置され、画素電極２７と第２容量電極１６ｂとを電気的に接続する。

図７に示すように、容量線８ａは、層間絶縁層１１ｆ上に配置される。容量線８ａは、複数の導電材料層で構成されている。容量線８ａ上には、層間絶縁層１１ｇとストッパー層６２が、この順番で積層されている。

ストッパー層６２と層間絶縁層１１ｇとを貫通する開口１９には、第１容量電極１６ａが配置される。また、第１容量電極１６ａと層間絶縁層１１ｇとの間、および、第１容量電極１６ａとストッパー層６２との間には、第１容量電極１６ａを細線化するためのスペーサー６１が配置される。第１容量電極１６ａは、例えば、タングステンから構成される。スペーサー６１は、例えば、酸化シリコンから構成される。ストッパー層６２は、例えば、窒化シリコンから構成される。

第１容量電極１６ａの突出部１６ａｐには、容量絶縁層１６ｃと第２容量電極１６ｂとが、設けられている。
第２容量電極１６ｂは、容量線８ａの幅広部Ｓ３と重なる領域において、矩形環状の凸部１６ｂ１を備える。そして、第２容量電極１６ｂは、矩形環状の凸部１６ｂ１に連続して配置される凸部１６ｂ２と凸部１６ｂ３とを備える。容量絶縁層１６ｃは、例えば、高誘電率材料であるＨｉｇｈ－Ｋ（アルミナとハフニアの積層膜）からなる。また、第２容量電極１６ｂは、導電性のポリシリコン、金属シリサイド、金属あるいは金属化合物などの導電材料からなり、本実施形態では、窒化チタン（ＴｉＮ）からなる。

１．６．容量素子の製造方法
図８は、容量素子の製造方法を示すフローチャートであり、図９Ａ、図１０Ａ、図１１～図１５は、図６のＢ－Ｂ’線に沿う位置で見た容量素子の断面を含む斜視図であり、図９Ｂ、図１０Ｂは、画素の平面構造を示す平面図である。ここでは、容量素子１６の製造方法を、図８のフローチャートと、各製造過程における容量素子１６の状態を示す図９～図１５とを参照して説明する。

基板１０ａの上に、層間絶縁層１１ａ、下側遮光層３ｂ、層間絶縁層１１ｂを形成したのち、ステップＳ１０において、基板１０ａの上に、トランジスター３０を形成する。その後、トランジスター３０の上に、走査線３ａ、データ線６ａ、層間絶縁層１１ｃ～１１ｆを形成すると共に、層間絶縁層にコンタクトホールＣＮＴ１、ＣＮＴ２、ＣＮＴ３、ＣＮＴ４を形成する。

ステップＳ１１では、層間絶縁層１１ｆの上に容量線８ａを形成する。図９Ａに示すように、層間絶縁層１１ｆの上に、タングステンシリサイド層８ａ１とアルミニウム層８ａ２とタングステンシリサイド層８ａ３とを順番に成膜し、図９Ｂのようにパターニングすることで、第１延在部Ｓ１と第２延在部Ｓ２と幅広部Ｓ３とを有する形状に容量線８ａを形成する。

ステップＳ１２では、図９Ａに示すように、容量線８ａと層間絶縁層１１ｆとを覆うように、層間絶縁層１１ｇと、ストッパー層６２と、犠牲層６３と、をこの順に形成する。犠牲層６３は、例えば、酸化シリコンからなる。

ステップＳ１３では、容量線８ａと重なる位置の犠牲層６３に、溝形状の開口１９を形成する。図１０Ａに示すように、開口１９は、犠牲層６３とストッパー層６２と層間絶縁層１１ｇを貫通して、容量線８ａを露出するように、設けられる。開口１９は、その幅よりも、開口の深さの方が、長い形状に、設けられている。
図１０Ｂは、開口１９の平面形状を示し、開口１９は、幅広部Ｓ３と重なる領域に設けられた矩形環状の第１開口部１９ａと、第１延在部Ｓ１と重なる領域に設けられた第２開口部１９ｂと、第２延在部Ｓ２と重なる領域に設けられた第３開口部１９ｃとを有する。

ステップＳ１４では、図１０Ａに示すように、開口１９の中及び犠牲層６３の上に、酸化シリコンからなるスペーサー層６１ａをＡＬＤ（Atomic Layer Deposition）によって成膜する。スペーサー層６１ａは、開口１９の幅を狭くことで、開口１９に設ける第１容量電極１６ａの幅を狭くするためのものである。
図１１に示すように、スペーサー層６１ａに異方性エッチング処理を施して、犠牲層６３の上のスペーサー層６１ａと、開口１９の底のスペーサー層６１ａとを除去する。これによって、開口１９の底が露出されるとともに、開口１９の側壁のみにスペーサー６１が形成される。

ステップＳ１５では、図１２に示すように、開口１９のスペーサー６１の間に、第１容量電極１６ａの材料であるタングステンを埋め込む。第１容量電極１６ａは、開口１９の底に露出した容量線８ａと接触して、容量線８ａと第１容量電極１６ａとは、電気的に接続される。第１容量電極１６ａは、図に示すように、その断面の形状が、幅よりも深さの方が長いプラグ形状に、形成される。

ここで、プラグ状とは、幅方向の長さよりも深さ方向の長さの方が長い形状のことをいい、好ましくは、図示するような壁形状であるが、円柱形状であってもよい。若しくは、プラグ形状とは、製造プロセス的には、図８から図１５に示す第１容量電極１６ａの製造プロセスによって形成した形状をいう。なお、開口１９の中のスペーサー６１の膜厚をさらに厚くすることで、第１容量電極１６ａをさらに細線化することが可能となる。

ステップＳ１６では、第１容量電極１６ａのうちストッパー層６２の上に突き出した部分を露出させて、突出部１６ａｐを形成する。図１３に示すように、ストッパー層６２上の犠牲層６３を除去する。ストッパー層６２は、酸化シリコンである犠牲層６３と、窒化シリコンであるストッパー層６２との選択比を利用したエッチングストッパー層である。これによって、第１容量電極１６ａのうち、ストッパー層６２から突き出した突出部１６ａｐが剥き出しになる。Ｏ面、Ｐ面、Ｑ面は、突出部１６ａｐの剥き出しになった連続する３面を示している。

ステップＳ１７では、容量絶縁層１６ｃ及び第２容量電極１６ｂを形成する。図１４に示すように、第１容量電極１６ａの突出部１６ａｐの剥き出しになったＯ面、Ｐ面、Ｑ面、スペーサー６１、ストッパー層６２を覆うように、容量絶縁層１６ｃと第２容量電極１６ｂとを、この順番に形成する。

ステップＳ１８では、容量素子１６を完成させる。図１５に示すように、容量線８ａの幅と略同じ幅になるように、また、図６に示す平面形状となるように、第２容量電極１６ｂ、容量絶縁層１６ｃをエッチング処理によってパターニングを行う。以上によって、第１容量電極１６ａ、容量絶縁層１６ｃ、第２容量電極１６ｂを含む容量素子１６が完成する。

この後、容量素子１６を覆うように、層間絶縁層１１ｈを形成し、層間絶縁層１１ｈにコンタクトホールＣＮＴ５、ＣＮＴ６を形成し、層間絶縁層１１ｈ上に画素電極２７を形成する。最後に、画素電極２７を覆うように、第１配向層２８を形成して、素子基板１０が完成する。

以上、述べたとおり、本実施形態の電気光学装置としての液晶装置１００によれば、以下の効果を得ることができる。
電気光学装置としての液晶装置１００は、第１方向であるＹ軸の延在する方向に沿って延在する半導体層３０ａを有するトランジスター３０と、第１方向に沿って延在する第１延在部Ｓ１と、半導体層３０ａのチャネル領域３０ｃと重なるとともに第１延在部Ｓ１よりも幅広に設けられた幅広部Ｓ３と、を有する遮光層である遮光領域Ｓと、遮光領域Ｓと重なる領域に開口１９が設けられた層間絶縁層１１ｇと、層間絶縁層１１ｇの開口１９内に、層間絶縁層１１ｇから一部が突出するように設けられた第１容量電極１６ａと、第１容量電極１６ａの層間絶縁層１１ｇから突出する突出部１６ａｐを覆うように設けられた第２容量電極１６ｂと、を有する容量素子１６と、を備える。

このように本実施形態の液晶装置１００では、容量素子１６の第２容量電極１６ｂが、第１容量電極１６ａの層間絶縁層１１ｇから突出した突出部１６ａｐを覆うように設けられる。よって、従来のように、微細な溝状凹部内に容量絶縁層と容量電極とを成膜していたものとは異なり、突出した第１容量電極１６ａの突出部１６ａｐに第２容量電極１６ｂを、良好なカバレッジで、且つ、容易に、成膜することができる。

それゆえに、容量素子１６を微細化するために、第１容量電極１６ａの層間絶縁層１１ｇから突出した突出部１６ａｐの幅を細くしたり、また、容量素子の静電容量を増やすために、第１容量電極１６ａの層間絶縁層１１ｇから突出した突出部１６ａｐの長さを長くしたりしても、第１容量電極１６ａを覆うように形成する容量絶縁層１６ｃと第２容量電極１６ｂのカバレッジが悪化しにくい。

このように、本実施形態の容量素子１６は、微細化や大容量化を容易に行うことができる。したがって、本実施形態の容量素子１６を電気光学装置に採用すれば、高精細化、小型化、高開口率化、などに必要となる容量素子の微細化や、ちらつき抑制などのために必要となる容量素子の大容量化を、容易にできる電気光学装置とすることができるので、さらなる高性能化にも対応できる競争力の高い電気光学装置を実現することができる。

遮光層としての遮光領域Ｓは、定電位が印加された容量線８ａを含んで構成される。
この構成によれば、第１容量電極１６ａは、容量線８ａを露出する開口１９に配置されるので、容量線８ａと第１容量電極１６ａとの電気的接続に要する層構造を簡素化でき、且つ、容量線８ａと第１容量電極１６ａとの接続面積が増えて、接触不良の発生を抑制できる。よって、製造しやすい容量素子１６とすることができので、容量素子１６の微細化や大容量化による性能向上が容易に実現できる電気光学装置を提供することができる。

開口１９は、幅広部Ｓ３と重なる領域に配置されている。
この構成によれば、開口１９は、トランジスター３０のチャネル領域３０ｃと重なる幅広部Ｓ３に配置されるため、幅広の部分を有効利用して、大きな容量の容量素子１６を設けることができる。

遮光層を構成する容量線８ａは、第１方向と交差する第２方向、すなわち、Ｘ軸が延在する方向に沿って延在する第２延在部Ｓ２とをさらに備え、開口１９は、幅広部Ｓ３と第１延在部Ｓ１と第２延在部Ｓ２とに重なる領域に設けられている。
この構成によれば、開口１９が設けられる領域を広くとることができるので、容量素子１６の静電容量を大きくすることができる。

トランジスター３０に対応して設けられた画素電極２７と、画素電極２７と第２容量電極１６ｂとを電気的に接続するための第１コンタクトホールとしてのコンタクトホールＣＮＴ６と、画素電極２７とトランジスター３０とを電気的に接続するための第２コンタクトホールとしてのコンタクトホールＣＮＴ５とをさらに備え、コンタクトホールＣＮＴ６とコンタクトホールＣＮＴ５とは、容量線８ａの第２延在部Ｓ２と重なる領域に配置されている。

この構成によれば、画素電極２７とトランジスター３０との間、および、画素電極２７と容量素子１６との間の電気的な接続を行うコンタクトホールＣＮＴ５およびコンタクトホールＣＮＴ６は、トランジスター３０と重なる幅広部Ｓ３と第１延在部Ｓ１と重なる領域に配置されない。よって、コンタクトホールＣＮＴ５とコンタクトホールＣＮＴ６との配置を容易に行うことができる。

第２容量電極１６ｂと層間絶縁層１１ｇとの間に配置されたストッパー層６２とを、さらに備え、第１容量電極１６ａの層間絶縁層１１ｇから突出する部分は、ストッパー層６２から突出する突出部１６ａｐを含み、ストッパー層６２から突出する突出部１６ａｐの長さは、ストッパー層６２から突出する突出部１６ａｐの幅よりも長い。

この構成によれば、ストッパー層６２によって、第１容量電極１６ａの突出する部分の長さを、突出する部分の幅よりも長く、また、所望の長さとすることができるので、容量素子１６を、大きな静電容量に、また、精度よく作ることができる。例えば、容量素子１６を、表示装置の画素容量とした場合、各画素の容量素子１６の静電容量を、揃えることができるので、表示品位を高めることができる。

開口１９において、ストッパー層６２と第１容量電極１６ａとの間に、スペーサー６１が配置される。
この構成によれば、スペーサー６１によって、開口１９の幅をより狭くすることができるので、第１容量電極１６ａをより微細化することができる。

電気光学装置としての液晶装置１００の製造方法は、基板１０ａ上にトランジスター３０を形成する工程Ｓ１０と、基板１０ａ上に、第１方向に延在する第１延在部Ｓ１と、トランジスター３０のチャネル領域３０ｃと重なる領域が第１延在部Ｓ１よりも幅広に設けられた幅広部Ｓ３とを有する遮光層としての容量線８ａを形成する工程Ｓ１１と、容量線８ａの上に、層間絶縁層１１ｇとストッパー層６２と犠牲層６３とを、この順番で形成する工程Ｓ１２と、容量線８ａに到達するように、犠牲層６３とストッパー層６２と層間絶縁層１１ｇとに、開口１９を形成する工程Ｓ１３と、開口１９の内壁にスペーサー６１を形成する工程Ｓ１４と、スペーサー６１を含む開口の中に、幅広部Ｓ３と接触する第１容量電極１６ａを形成する工程Ｓ１５と、ストッパー層６２上の犠牲層６３及びスペーサー６１を除去し、第１容量電極１６ａの一部を露出させる工程Ｓ１６と、露出した第１容量電極１６ａの突出部１６ａｐを覆うように、容量絶縁層１６ｃと第２容量電極１６ｂとを、形成して、第１容量電極１６ａと容量絶縁層１６ｃと第２容量電極１６ｂとからなる容量素子１６を形成する工程Ｓ１７および工程Ｓ１８と、を有する。

この製造方法によれば、第２容量電極１６ｂは、第１容量電極１６ａの一部を層間絶縁層１１ｇから突出させてから、当該突出した突出部１６ａｐを覆うように、形成される。
よって、従来のように、微細な溝状凹部内に容量絶縁層と容量電極とを成膜していたものとは異なり、突出した第１容量電極１６ａの突出部１６ａｐに第２容量電極１６ｂを、良好なカバレッジで、且つ、容易に、成膜することができる。
それゆえに、容量素子１６を微細化するために、第１容量電極１６ａの突出部１６ａｐの幅を細くしたり、また、容量素子１６の静電容量を増やすために、第１容量電極１６ａの突出部１６ａｐの長さを長くしたりしても、第１容量電極１６ａを覆うように形成される容量絶縁層１６ｃと第２容量電極１６ｂとのカバレッジが悪化しにくい。
従って、容量素子１６の微細化や大容量化による性能向上が、容易に実現できる電気光学装置を提供することができる。

２．実施形態２
図２３は、図６に示すＢ－Ｂ’線に沿う位置で見た断面を含む、容量素子の斜視図である。
本実施形態では、実施形態１にかかる容量素子１６の他の実施形態にかかる容量素子２６について説明する。なお、以下の説明では、実施形態１と同一の構成および工程には同一の符号を使用して、重複する説明は省略する。

２．１．容量素子の概要
図２３に示すように、本実施形態にかかる液晶装置１０１の容量素子２６は、第１容量電極２６ａが配置される開口１９にスペーサー６１を備えない点で、実施形態１にかかる液晶装置１００の容量素子１６と、相違する。また、本実施形態にかかる製造方法は、スペーサー７３を備えたハードマスク７１を使用して、第１容量電極２６ａを埋め込む開口７４を形成する工程を備える点で、実施形態１にかかる製造方法と、相違する。

図２３に示すように、容量素子２６は、実施形態１にかかる容量素子１６と同様に、第１容量電極２６ａ、容量絶縁層２６ｃ、第２容量電極２６ｂを備える。容量線８ａ上に配置された層間絶縁層１１ｇの開口７４に、第１容量電極２６ａが配置され、第１容量電極２６ａのストッパー層６２から突出した部分を覆うように、容量絶縁層２６ｃと第２容量電極２６ｂとが配置されている。第１容量電極２６ａは、例えば、タングステンからなる。第２容量電極２６ｂは、例えば、窒化チタンからなる。容量絶縁層２６ｃは、例えば、Ｈｉｇｈ－Ｋからなる。なお、開口７４、第１容量電極２６ａおよび第２容量電極２６ｂの平面視した際の配置レイアウトは、図６に示す容量素子１６の構成と同じである。

また、第１容量電極２６ａは、開口７４において、層間絶縁層１１ｇとストッパー層６２とに直接接触するように配置される。すなわち、容量素子２６は、実施形態１にかかる容量素子１６が有するスペーサー６１を備えていない。ここで、スペーサー６１は、実施形態１において、第１容量電極１６ａを細線化するために、設けられている。したがって、スペーサー６１を備えない本実施形態では、容量素子２６を、実施形態１にかかる容量素子１６と同等に細線化するために、製造方法において、第１容量電極２６ａを細線化するための工夫を行っている。

２．２．容量素子の製造方法
図１６は、実施形態２にかかる容量素子の製造方法を示すフローチャートであり、図１７～図２３は、図６のＢ－Ｂ’線に沿う位置で見た容量素子２６の断面を含む、容量素子の各製造過程を示す斜視図である。ここでは、容量素子２６の製造方法を、図１６のフローチャートと、各製造過程における容量素子２６の状態を示す図１７～図２３とを参照して説明する。
図１６において、ステップＳ１０からステップＳ１２までの製造工程によって、実施形態１と同様に、容量線８ａの上に、ストッパー層６２と犠牲層６３が形成される。

ステップＳ２３では、犠牲層６３上にタングステンシリサイドなどからなるハードマスク７１を形成する。図１７に示すように、ハードマスク７１は、第１容量電極２６ａを形成する位置に、溝形状の開口７２を有するように形成される。

ステップＳ２４では、図１８に示すように、ハードマスク７１と開口７２にスペーサー層７３ａを形成する。スペーサー層７３ａは、酸化シリコンからなり、ＡＬＤによって成膜される。ＡＬＤによる成膜することで、開口７２の内壁に成膜された部分が、スペーサー７３として機能して、開口７２の幅を狭めることができる。よって、スペーサー７３を有するハードマスク７１によって、後述する開口７４を形成するため、開口７４の溝の幅を狭くすることができるので、開口７４に形成する第１容量電極２６ａを細線化することが可能となる。

ステップＳ２５では、スペーサー７３を有するハードマスク７１によって、容量線８ａと重なる位置の犠牲層６３に、溝形状の開口７４を形成する。図１９に示すように、開口７４は、犠牲層６３とストッパー層６２と層間絶縁層１１ｇを貫通して、容量線８ａを露出するように、設けられる。開口７４は、その幅よりも、開口の深さの方が、長い形状に設けられている。

ステップＳ２６では、図２０に示すように、開口７４の中に、第１容量電極２６ａの材料であるタングステンを埋め込む。第１容量電極２６ａは、開口７４の底に露出した容量線８ａと接触して、容量線８ａと第１容量電極２６ａとは、電気的に接続される。第１容量電極２６ａは、図２０に示すように、その断面の形状が、幅よりも深さの方が長いプラグ形状に、形成されている。

ステップＳ２７では、図２１に示すように、第１容量電極２６ａのうちストッパー層６２の上に突き出した部分を露出させて、突出部２６ａｐを形成する。本実施形態では、実施形態１に示したスペーサー６１を、開口７４に備えていないため、第１容量電極２６ａは、開口７４において、層間絶縁層１１ｇとストッパー層６２と直接接触している。

ステップＳ２８では、容量絶縁層２６ｃ及び第２容量電極２６ｂを成膜する。図２２に示すように、第１容量電極２６ａの突出部２６ａｐの剥き出しになったＯ面、Ｐ面、Ｑ面を覆うように、容量絶縁層２６ｃと第２容量電極２６ｂとを、この順番に形成する。

ステップＳ２９では、容量素子２６を完成させる。図２３に示すように、容量線８ａの幅と略同じ幅になるように、また、図６に示すような平面形状となるように、第２容量電極２６ｂと容量絶縁層２６ｃとをエッチング処理によってパターニングを行う。以上によって、第１容量電極２６ａ、容量絶縁層２６ｃ、第２容量電極２６ｂを含む容量素子２６が完成する。

以上、述べたとおり、本実施形態の電気光学装置としての液晶装置１０１によって、以下の効果を得ることができる。
電気光学装置としての液晶装置１０１は、第１方向であるＹ軸の延在する方向に沿って延在する半導体層３０ａを有するトランジスター３０と、第１方向に沿って延在する第１延在部Ｓ１と、半導体層３０ａのチャネル領域３０ｃと重なるとともに第１延在部Ｓ１よりも幅広に設けられた幅広部Ｓ３と、を有する遮光層である遮光領域Ｓと、遮光領域Ｓと重なる領域に開口７４が設けられた層間絶縁層１１ｇと、層間絶縁層１１ｇの開口７４の内に、層間絶縁層１１ｇから一部が突出するように設けられた第１容量電極２６ａと、第１容量電極２６ａの層間絶縁層１１ｇから突出する突出部２６ａｐを覆うように設けられた第２容量電極２６ｂと、を有する容量素子２６と、第２容量電極２６ｂと層間絶縁層１１ｇとの間に形成されたストッパー層６２とを、備え、第１容量電極２６ａの層間絶縁層１１ｇから突出する部分は、ストッパー層６２から突出する突出部２６ａｐを含み、ストッパー層６２から突出する突出部２６ａｐの長さは、ストッパー層６２から突出する突出部２６ａｐの幅よりも長く、さらに、開口７４において、ストッパー層と前記第１容量電極とが接触している。

このように本実施形態の液晶装置１０１では、実施形態１にかかる容量素子１６と同様に、容量素子２６の第２容量電極２６ｂが、第１容量電極２６ａの層間絶縁層１１ｇから突出した突出部２６ａｐを覆うように設けられる。よって、実施形態１と同様に、第１容量電極２６ａの突出部２６ａｐに、第２容量電極２６ｂを、良好なカバレッジで、且つ、容易に、成膜することができる。

さらには、第１容量電極２６ａは、開口７４において、層間絶縁層１１ｇとストッパー層６２とに直接接触するように形成される。すなわち、容量素子２６は、実施形態１にかかる容量素子１６が有するスペーサー６１を備えていない。ここで、スペーサー６１は、実施形態１において、第１容量電極１６ａを細線化するために、設けられている。したがって、スペーサー６１を備えない本実施形態では、容量素子２６を、実施形態１にかかる容量素子１６と同等に細線化するために、製造方法において、第１容量電極２６ａを細線化するための工夫を行って、第１容量電極２６ａの細線化を実現している。

本実施形態の電気光学装置にかかる液晶装置１０１の製造方法は、基板１０ａ上にトランジスター３０を形成する工程Ｓ１０と、基板１０ａ上に、第１方向に延在する第１延在部Ｓ１と、トランジスター３０のチャネル領域３０ｃと重なる領域が第１延在部Ｓ１よりも幅広に設けられた幅広部Ｓ３と、を有する遮光層としての容量線８ａを形成する工程Ｓ１１と、容量線８ａの上に、層間絶縁層１１ｇとストッパー層６２と犠牲層６３とを、この順番で形成する工程Ｓ１２と、犠牲層６３上の容量線８ａに対応する位置に開口７２が設けられたハードマスク７１を形成する工程Ｓ２３と、ハードマスク７１の開口７２の内壁にスペーサー７３を形成する工程Ｓ２４と、ハードマスク７１を利用して、容量線８ａに到達するように、犠牲層６３とストッパー層６２と層間絶縁層１１ｇとに、開口７４を形成する工程Ｓ２５と、開口７４の中に、容量線８ａと接触する第１容量電極２６ａを形成する工程Ｓ２６と、ストッパー層６２上の犠牲層６３を除去し、第１容量電極２６ａの一部を露出させる工程Ｓ２７と、露出した第１容量電極２６ａを覆うように、容量絶縁層２６ｃと第２容量電極２６ｂとを、形成して、第１容量電極２６ａと容量絶縁層２６ｃと第２容量電極２６ｂとからなる容量素子２６を形成する工程Ｓ２８およびＳ２９と、を有する。

本実施形態にかかる製造方法は、スペーサー７３を備えたハードマスク７１を使用して、第１容量電極２６ａを埋め込む開口７４を形成する工程を備えるため、実施形態１と同様に、開口７４に形成する第１容量電極２６ａの細線化を行うことができる。

また、実施形態１と同様に、第２容量電極２６ｂは、第１容量電極２６ａの一部を層間絶縁層１１ｇから突出させてから、当該突出した突出部２６ａｐを覆うように、形成される。
よって、実施形態１と同様に、突出した第１容量電極２６ａの突出部２６ａｐに第２容量電極２６ｂを、良好なカバレッジで、且つ、容易に、成膜することができる。また、本実施形態は、実施形態１よりも歩留まりの向上が期待できる。第１容量電極２６ａとストッパー層６２との間に、スペーサー６１が存在しないため、第１容量電極２６ａの一部を露出させる工程で、第１容量電極２６ａとストッパー層６２との間のスペーサー６１がエッチングされることで、突出部２６ａｐの根本の部分に溝が形成されることがないからである。

３．実施形態３
図２６は、図６に示すＢ－Ｂ’線に沿う位置で見た断面を含む、容量素子の斜視図である。本実施形態では、実施形態１にかかる容量素子１６のさらに他の実施形態にかかる容量素子３６について説明する。なお、以下の説明では、実施形態１と同一の構成および工程には同一の符号を使用して、重複する説明は省略する。

３．１．容量素子の概要
図２６に示すように、本実施形態にかかる液晶装置１０２の容量素子３６は、容量線８ａと第１容量電極３６ａとの間の電気的な接続を、第１容量電極３６ａが兼ねるのではなく、第１容量電極３６ａとは別の部材の導電部材３５によって行う点で、実施形態１にかかる液晶装置１００の容量素子１６と異なる。

導電部材３５は、容量線８ａ上に配置された層間絶縁層１１ｇの開口１９に、配置される。導電部材３５のストッパー層６２から突出した突出部３５ｐを覆うように、第１容量電極３６ａと容量絶縁層３６ｃと第２容量電極３６ｂとが配置される。導電部材３５は、例えば、タングステンからなる。第１容量電極３６ａと第２容量電極３６ｂとは、例えば、窒化チタンからなる。容量絶縁層３６ｃは、例えば、Ｈｉｇｈ－Ｋからなる。なお、開口１９および第２容量電極３６ｂの平面視した際の配置レイアウトは、図６に示す容量素子１６の構成と同じであり、第１容量電極３６ａの平面視した際の配置レイアウトは、第２容量電極３６ｂと同じである。

容量素子３６において、第１容量電極３６ａと第２容量電極３６ｂとが対向している面積は、実施形態１にかかる容量素子１６において、第１容量電極１６ａと第２容量電極１６ｂとが対向する面積よりも広い。よって、容量素子３６は、実施形態１にかかる容量素子１６よりも大きな静電容量を有する。

３．２．容量素子の製造方法
図２４は、実施形態３にかかる容量素子の製造方法を示すフローチャートであり、図２５と図２６とは、図６のＢ－Ｂ’線に沿う位置で見た容量素子の断面を含む、容量素子の各製造過程を示す斜視図である。

図２４において、実施形態１と同様に、ステップＳ１０からステップＳ１４までの製造工程によって、開口１９にスペーサー６１が形成される。
ステップＳ３５では、開口１９のスペーサー６１の間に、導電部材３５の材料であるタングステンを埋め込む。導電部材３５は、開口１９の底に露出した容量線８ａと接触して、容量線８ａと導電部材３５とは、電気的に接続される。導電部材３５は、図２５に示すように、その断面の形状が、幅よりも深さの方が長いプラグ形状に、形成されている。

ステップＳ３６では、導電部材３５のうちストッパー層６２の上に突き出した部分を露出させて、突出部３５ｐを形成する。

ステップＳ３７では、図２５に示すように、導電部材３５の突出部３５ｐを覆うように、第１容量電極３６ａと容量絶縁層３６ｃと第２容量電極３６ｂとを、この順番に形成する。

ステップＳ３８では、容量素子３６を完成させる。図２６に示すように、容量線８ａの幅と略同じ幅になるように、また、図６に示すような平面形状となるように、第２容量電極３６ｂ、容量絶縁層３６ｃおよび第１容量電極３６ａをエッチング処理によってパターニングする。以上によって、第１容量電極３６ａ、容量絶縁層３６ｃ、第２容量電極３６ｂを含む容量素子３６が完成する。

３．３．実施形態３にかかる容量素子の派生例
図２７は、本実施形態にかかる液晶装置１０２の容量素子３６の派生例にかかる容量素子の、図６のＢ－Ｂ’線に沿う位置で見た容量素子の断面を含む、斜視図である。派生例の液晶装置１０２’の容量素子３６’は、第１容量電極３６ａ’の幅が、第２容量電極３６ｂ’よりも少し狭くなっており、ステップＳ３８のエッチング処理でパターニングした際の容量素子３６’の長手方向に沿った断面に、第１容量電極３６ａ’の断面が露出しない。よって、第１容量電極３６ａ’と第２容量電極３６ｂ’とが短絡することを抑制することができる。

容量素子３６’の製造においては、ステップＳ３７において、最初に、第１容量電極３６ａ’を形成したのち、エッチング処理によってパターニングを行い、その後、容量絶縁層３６ｃ’と第２容量電極３６ｂ’を形成して、エッチング処理によってパターニングを行う。

以上、述べたとおり、本実施形態の電気光学装置としての液晶装置１０２および液晶装置１０２’によれば、以下の効果を得ることができる。
電気光学装置としての液晶装置１０２および液晶装置１０２’は、第１方向に沿って延在する半導体層３０ａを有するトランジスター３０と、第１方向に沿って延在する第１延在部Ｓ１と、半導体層３０ａのチャネル領域３０ｃと重なるとともに第１延在部Ｓ１よりも幅広に設けられた幅広部Ｓ３と、を有する遮光層である遮光領域Ｓと、遮光領域Ｓと重なる領域に開口１９が設けられた層間絶縁層１１ｇと、層間絶縁層１１ｇの開口１９の中に、層間絶縁層１１ｇから一部が突出するように設けられた導電部材３５と、導電部材の前記層間絶縁層から突出する突出部３５ｐを覆うように設けられた第１容量電極３６ａと、第１容量電極３６ａと重なるように設けられた第２容量電極３６ｂと、を有する容量素子３６と、を備える。

このように本実施形態の液晶装置１０２では、容量素子３６の第１容量電極３６ａが、層間絶縁層１１ｇから突出した導電部材３５の突出部３５ｐを覆うように設けられる。よって、実施形態１と同様に、導電部材３５の突出部３５ｐに第１容量電極３６ａと第２容量電極３６ｂとを、良好なカバレッジで、且つ、容易に、成膜することができる。

さらには、容量素子３６は、容量線８ａと第１容量電極３６ａとの間の電気的な接続を、第１容量電極３６ａが兼ねるのではなく、第１容量電極３６ａとは別の部材の導電部材３５によって行っている。よって、容量素子３６の第１容量電極３６ａと第２容量電極３６ｂとが対向している面積を、実施形態１にかかる容量素子１６において、第１容量電極１６ａと第２容量電極１６ｂとが対向する面積よりも広くすることができるので、容量素子３６の静電容量を、実施形態１にかかる容量素子１６よりも、大きくすることができる。

４．実施形態４
図２８は、図６のＢ－Ｂ’線に沿う位置で見た断面を含む、容量素子の製造過程を示す斜視図である。
本実施形態では、実施形態１にかかる容量素子１６のさらに他の実施形態にかかる容量素子４６について説明する。なお、以下の説明では、実施形態１ないし３と同一の構成および工程には同一の符号を使用して、重複する説明は省略する。

４．１．容量素子の概要
図２８に示すように、実施形態４にかかる液晶装置１０３の容量素子４６は、実施形態３と同様に、容量線８ａと第１容量電極４６ａとの間の電気的な接続を、第１容量電極４６ａが兼ねるのではなく、第１容量電極４６ａとは別の部材の導電部材３５によって行う点で、実施形態１と異なる。さらに、実施形態２と同様に、スペーサー６１を備えない点で、実施形態１と異なる。

容量素子４６は、第１容量電極４６ａ、容量絶縁層４６ｃ、第２容量電極４６ｂを備える。容量線８ａ上に配置された層間絶縁層１１ｇの開口７４に、導電部材３５が、配置され、導電部材３５のストッパー層６２から突出した部分を覆うように、第１容量電極４６ａと容量絶縁層４６ｃと第２容量電極４６ｂとが配置されている。第１容量電極４６ａは、例えば、タングステンからなる。第２容量電極４６ｂは、例えば、窒化チタンからなる。容量絶縁層４６ｃは、例えば、Ｈｉｇｈ－Ｋからなる。なお、開口７４、第１容量電極４６ａおよび第２容量電極４６ｂの平面視した際の配置レイアウトは、図６に示す容量素子１６の構成と同じである。

また、導電部材３５は、開口７４において、層間絶縁層１１ｇとストッパー層６２とに直接接触するように配置される。すなわち、容量素子４６は、実施形態２と同様に、容量素子１６が有するスペーサー６１を備えていない。
本実施形態の容量素子４６は、実施形態２と同様に、容量素子１６が有するスペーサー６１を備えていないので、図１６に示す実施形態２にかかるフローチャートのステップＳ２３からステップＳ２５によって、スペーサー６１を備えない構成を製造することができる。また、本実施形態の容量素子４６は、実施形態３と同様に、容量線８ａと第１容量電極４６ａとの間の電気的な接続を、導電部材３５によって行う構成のため、図２４に示す実施形態３にかかるフローチャートのステップＳ３５からステップＳ３８によって、導電部材３５を備える構成を製造することができる。

４．２．実施形態４にかかる容量素子の派生例
図２９は、本実施形態にかかる液晶装置１０３の容量素子４６の派生例にかかる容量素子を示す断面を含む斜視図である。派生例にかかる液晶装置１０３’の容量素子４６’は、第１容量電極４６ａ’の幅は、第２容量電極４６ｂ’よりも少し狭くなっているので、第２容量電極４６ｂ’をエッチング処理によってパターニングした際の容量素子４６’の長手方向に沿った断面に、第１容量電極４６ａ’の断面が、露出しない。よって、第１容量電極４６ａ’と第２容量電極４６ｂ’とが短絡することを抑制することができる。

５．実施形態５
５．１．電子機器の概要
図３０は、本実施形態に係る電子機器としての投射型表示装置の構成を示す概略構成図である。本実施形態では、上述した電気光学装置としての液晶装置１００、１０１、１０２、１０３を備えた電子機器について、投射型表示装置１０００を例に挙げて説明する。

図３０に示すように、本実施形態の電子機器としての投射型表示装置１０００は、光源としてのランプユニット１００１、色分離光学系としてのダイクロイックミラー１０１１，１０１２、液晶パネルである３個の液晶装置１００Ｂ，１００Ｇ，１００Ｒ、３個の反射ミラー１１１１，１１１２，１１１３、３個のリレーレンズ１１２１，１１２２，１１２３、色合成光学系としてのダイクロイックプリズム１１３０、投射光学系としての投射レンズ１１４０を備えている。

ランプユニット１００１では、例えば、放電型の光源を採用している。光源の方式はこれに限定されず、発光ダイオード、レーザーなどの固体光源を採用してもよい。

ランプユニット１００１から射出された光は、２個のダイクロイックミラー１０１１，１０１２によって、各々異なる波長域の３色の色光に分離する。３色の色光とは、略赤色の光、略緑色の光、略青色の光である。以降の説明において、上記略赤色の光を赤色光Ｒともいい、上記略緑色の光を緑色光Ｇともいい、上記略青色の光を青色光Ｂともいう。

ダイクロイックミラー１０１１は、赤色光Ｒを透過させると共に、赤色光Ｒよりも波長が短い、緑色光Ｇおよび青色光Ｂを反射させる。ダイクロイックミラー１０１１を透過した赤色光Ｒは、反射ミラー１１１１で反射され、液晶装置１００Ｒに入射する。ダイクロイックミラー１０１１で反射された緑色光Ｇは、ダイクロイックミラー１０１２によって反射された後、液晶装置１００Ｇに入射する。ダイクロイックミラー１０１１で反射された青色光Ｂは、ダイクロイックミラー１０１２を透過して、リレーレンズ系１１２０へ射出される。

リレーレンズ系１１２０は、リレーレンズ１１２１，１１２２，１１２３、反射ミラー１１１２，１１１３を有している。青色光Ｂは、緑色光Ｇや赤色光Ｒと比べて光路が長いため、光束が大きくなりやすい。そのため、リレーレンズ１１２２を用いて光束の拡大を抑えている。リレーレンズ系１１２０に入射した青色光Ｂは、反射ミラー１１１２で反射されると共に、リレーレンズ１１２１によってリレーレンズ１１２２の近傍で収束される。そして、青色光Ｂは、反射ミラー１１１３およびリレーレンズ１１２３を経て、液晶装置１００Ｂに入射する。

投射型表示装置１０００における、光変調装置である液晶装置１００Ｒ，１００Ｇ，１００Ｂには、実施形態１にかかる電気光学装置としての液晶装置１００が適用されている。また、液晶装置１００Ｒ，１００Ｇ，１００Ｂに用いられる容量素子１６として、実施形態２にかかる容量素子２６、実施形態３にかかる容量素子３６または実施形態４にかかる容量素子４６を適用しても良い。

液晶装置１００Ｒ，１００Ｇ，１００Ｂのそれぞれは、投射型表示装置１０００の上位回路と電気的に接続される。これによって、赤色光Ｒ、緑色光Ｇ、青色光Ｂの階調レベルを指定する画像信号Ｄｘがそれぞれ外部回路から供給され、上位回路で処理される。これによって、液晶装置１００Ｒ，１００Ｇ，１００Ｂが駆動されて、それぞれの色光が変調される。

液晶装置１００Ｒ，１００Ｇ，１００Ｂによって変調された赤色光Ｒ、緑色光Ｇ、青色光Ｂは、ダイクロイックプリズム１１３０に３方向から入射する。ダイクロイックプリズム１１３０は、入射した赤色光Ｒ、緑色光Ｇ、青色光Ｂを合成する。ダイクロイックプリズム１１３０において、赤色光Ｒおよび青色光Ｂは９０度に反射され、緑色光Ｇは透過する。そのため、赤色光Ｒ、緑色光Ｇ、青色光Ｂは、カラー画像を表示する表示光として合成され、投射レンズ１１４０に向かって射出される。

投射レンズ１１４０は、投射型表示装置１０００の外側を向いて配置されている。表示光は、投射レンズ１１４０を介して拡大されて射出され、投射対象であるスクリーン１２００に投射される。

本実施形態では、電子機器として投射型表示装置１０００を例示したが、液晶装置１００が適用される電子機器はこれに限定されない。例えば、投射型のＨＵＤ（Head-Up Display）、直視型のＨＭＤ（Head Mounted Display）、パーソナルコンピューター、デジタルカメラ、液晶テレビなどの電子機器に適用されてもよい。
以上述べた通り、本実施形態の投射型表示装置１０００によれば、上記各実施形態の効果に加えて、以下の効果を得ることができる。
電子機器としての投射型表示装置１０００は、上記各実施形態にかかる容量素子１６を備えた液晶装置１００，容量素子２６を備えた液晶装置１０１，容量素子３６を備えた液晶装置１０２、容量素子３６’を備えた液晶装置１０２’、容量素子４６を備えた液晶装置１０３または容量素子４６’を備えた液晶装置１０３’のいずれかを備えることが好ましい。

この構成によれば、容量素子の微細化や大容量化による電気光学装置の性能向上が容易に実現できるので、すぐれた電子機器を提供することができる。
また、上記実施形態では、電気光学装置としての液晶装置１００として、透過型の液晶装置を例示したが、液晶装置１００としては、反射型の液晶装置またはＬＣＯＳ型の液晶装置としてもよい。なお、ＬＣＯＳは、Liquid crystal on siliconの略語である。

また、上記実施形態では、容量素子を、画素Ｐの画素電極２７に接続され、階調電位を保持する補助容量とした例を記載したが、これに限定されない。例えば、デジタル表示を行う画素回路において、画像データを記憶するメモリやデータ線６ａに接続されて、カップリング駆動用に用いられる容量や、データ線駆動回路２２に用いられ、デジタルアナログ変換を行う容量式のＤＡＣ（Digital Analog Converter）を構成する容量としてもよい。

また、上記実施形態では、対向電極３３を対向基板２０側に配置した場合を例示したが、対向電極３３を配置する位置は、これに限定されない。例えば、画素電極２７と基板１０ａとの間に配置する構成としてもよい。

また、上記実施形態では、検査回路２５をシール材１４と表示領域Ｅとの間に配置した場合を例示したが、検査回路２５を配置する位置は、これに限定されない。例えば、データ線駆動回路２２の隣りに並べて配置する構成としてもよい。この構成によれば、検査回路２５の回路の一部をデータ線駆動回路２２と共用することができるので、回路面積が削減され、狭額縁に適した構成とすることができる。

また、上記実施形態では、走査線駆動回路２４を２個配置した場合を例示したが、１個でもよい。この構成によれば、走査線駆動回路２４の配置場所を削減できるので、狭額縁に適した構成とすることができる。

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を具備してなる電子機器もまた、本発明の技術的範囲に含まれるものである。

３ａ…走査線、６ａ…データ線、８ａ…容量線、１０…素子基板、１０ａ…基板、１１ｇ…層間絶縁層、１１ｈ…層間絶縁層、１５…液晶層、１６…容量素子、１６ａ…第１容量電極、１６ａｐ…突出部、１６ｂ…第２容量電極、１６ｃ…容量絶縁層、１９…開口、１９ａ…第１開口部、１９ｂ…第２開口部、１９ｃ…第３開口部、２０…対向基板、２６…容量素子、２６ａ…第１容量電極、２６ａｐ…突出部、２６ｂ…第２容量電極、２６ｃ…容量絶縁層、２７…画素電極、３０…トランジスター、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…ドレイン領域、３０ｄ１…第２ＬＤＤ領域、３０ｇ…ゲート電極、３０ｓ…ソース領域、３０ｓ１…第１ＬＤＤ領域、３１…ゲート絶縁層、３５…導電部材、３５ｐ…突出部、３６…容量素子、３６ａ…第１容量電極、３６ｂ…第２容量電極、３６ｃ…容量絶縁層、４６…容量素子、４６ａ…第１容量電極、４６ｂ…第２容量電極、４６ｃ…容量絶縁層、５１…中継層、６１…スペーサー、６１ａ…スペーサー層、６２…ストッパー層、６３…犠牲層、７１…ハードマスク、７２…開口、７３…スペーサー、７３ａ…スペーサー層、７４…開口、１００，１０１，１０２，１０３…液晶装置、ＣＮＴ１…コンタクトホール、ＣＮＴ２…コンタクトホール、ＣＮＴ３…コンタクトホール、ＣＮＴ４…コンタクトホール、ＣＮＴ５…コンタクトホール、ＣＮＴ６…コンタクトホール、Ｅ…表示領域、Ｓ１…第１延在部、Ｓ２…第２延在部、Ｓ３…幅広部。

Claims (14)

1. 第１方向に沿って延在する半導体層を有するトランジスターと、
   前記第１方向に沿って延在する第１延在部と、前記半導体層のチャネル領域と重なると
   ともに前記第１延在部よりも幅広に設けられた幅広部と、を有する遮光層と、
   前記遮光層と重なる領域に開口が設けられた層間絶縁層と、
   前記層間絶縁層の前記開口の内側に前記層間絶縁層から一部が突出するように設けられ
   た第１容量電極と、前記第１容量電極の前記層間絶縁層から突出する部分を覆うように設
   けられた第２容量電極と、前記第１容量電極と前記第２容量電極との間に設けられた容量
   絶縁層と、を有する容量素子と、を備える
   ことを特徴とする電気光学装置。
2. 前記遮光層は、定電位が印加された容量線である、ことを特徴とする請求項１に記載の
   電気光学装置。
3. 前記開口は、前記幅広部と重なる領域に配置されている、ことを特徴とする請求項１ま
   たは２に記載の電気光学装置。
4. 前記遮光層は、前記第１方向と交差する第２方向に沿って延在する第２延在部を有し、
   前記開口は、前記幅広部、前記第１延在部および前記第２延在部と重なる領域に設けら
   れていることを特徴とする請求項１または２に記載の電気光学装置。
5. 前記トランジスターに対応して設けられた画素電極を備え、
   前記画素電極は、第１コンタクトホールを介して前記第２容量電極と電気的に接続され
   るとともに、第２コンタクトホールを介して前記トランジスターと電気的に接続されてお
   り、
   前記第１コンタクトホールおよび前記第２コンタクトホールは、それぞれ前記遮光層の
   前記第２延在部と重なる領域に配置されている、ことを特徴とする請求項４に記載の電気
   光学装置。
6. 前記第２容量電極と前記層間絶縁層との間に配置されたストッパー層を備え、
   前記層間絶縁層から突出する部分は、前記ストッパー層から突出する部分を含み、
   前記ストッパー層から突出する部分の長さは、前記ストッパー層から突出する部分の幅
   よりも長いことを特徴とする、請求項１乃至５のいずれかに記載の電気光学装置。
7. 前記開口において、前記ストッパー層と前記第１容量電極との間に、スペーサーが配置
   されている、ことを特徴とする請求項６に記載の電気光学装置。
8. 前記開口において、前記ストッパー層と前記第１容量電極とが接している、ことを特徴
   とする請求項６に記載の電気光学装置。
9. 前記第１容量電極は、タングステンを含むことを特徴する請求項１乃至８のいずれかに
   記載の電気光学装置。
10. 第１方向に沿って延在する半導体層を有するトランジスターと、
    前記第１方向に沿って延在する第１延在部と、前記半導体層のチャネル領域と重なると
    ともに前記第１延在部よりも幅広に設けられた幅広部と、を有する遮光層と、
    前記遮光層と重なる領域に開口が設けられた層間絶縁層と、
    前記層間絶縁層の前記開口の中に、前記層間絶縁層から一部が突出するように設けられ
    た導電部材と、
    前記導電部材の前記層間絶縁層から突出する部分を覆うように設けられた第１容量電極
    と、前記第１容量電極と重なるように設けられた第２容量電極と、前記第１容量電極と前
    記第２容量電極との間に設けられた容量絶縁層と、を有する容量素子と、を備える
    ことを特徴する電気光学装置。
11. 前記導電部材は、タングステンを含むことを特徴する請求項１０に記載の電気光学装置
    。
12. 請求項１乃至請求項１１のいずれか一項に記載の電気光学装置を備えることを特徴とす
    る電子機器。
13. トランジスターを形成する工程と、
    第１方向に沿って延在する第１延在部と、前記トランジスターのチャネル領域と重なる
    領域が前記第１延在部よりも幅広に設けられた幅広部と、を有する遮光層を形成する工程
    と、
    前記遮光層の上に、層間絶縁層とストッパー層と犠牲層とを、この順番で形成する工程
    と、
    前記遮光層に到達するように、前記犠牲層と前記ストッパー層と前記層間絶縁層とに、
    開口を形成する工程と、
    前記開口の内壁にスペーサーを形成する工程と、
    前記スペーサーを含む前記開口の中に、前記幅広部と接触する第１容量電極を形成する
    工程と、
    前記ストッパー層の上の前記犠牲層及び前記スペーサーを除去し、前記第１容量電極の
    一部を露出させる工程と、
    露出した前記第１容量電極を覆うように、容量絶縁層と第２容量電極とを、形成して、
    前記第１容量電極と前記容量絶縁層と前記第２容量電極とを有する容量素子を形成する工
    程と、を有する、
    ことを特徴とする電気光学装置の製造方法。
14. トランジスターを形成する工程と、
    第１方向に沿って延在する第１延在部と、前記トランジスターのチャネル領域と重なる
    領域が前記第１延在部よりも幅広に設けられた幅広部と、を有する遮光層を形成する工程
    と、
    前記遮光層の上に、層間絶縁層とストッパー層と犠牲層とを、この順番で形成する工程
    と、
    前記犠牲層の前記遮光層に対応する位置に開口が設けられたハードマスクを形成する工
    程と、
    前記ハードマスクの開口の内壁にスペーサーを形成する工程と、
    前記ハードマスクを利用して、前記遮光層に到達するように、前記犠牲層と前記ストッ
    パー層と前記層間絶縁層とに、開口を形成する工程と、
    前記開口の中に、前記遮光層と接触する第１容量電極を形成する工程と、
    前記ストッパー層の上の前記犠牲層を除去し、前記第１容量電極の一部を露出させる工
    程と、
    露出した前記第１容量電極を覆うように、容量絶縁層と第２容量電極とを、形成して、
    前記第１容量電極と前記容量絶縁層と前記第２容量電極とを有する容量素子を形成する工
    程と、を有する、
    ことを特徴とする電気光学装置の製造方法。

Images