JP7580259B2 - Temperature Estimation Device and Control Device - Google Patents
Temperature Estimation Device and Control Device Download PDFInfo
- Publication number
- JP7580259B2 JP7580259B2 JP2020201669A JP2020201669A JP7580259B2 JP 7580259 B2 JP7580259 B2 JP 7580259B2 JP 2020201669 A JP2020201669 A JP 2020201669A JP 2020201669 A JP2020201669 A JP 2020201669A JP 7580259 B2 JP7580259 B2 JP 7580259B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- mos transistor
- gate signal
- semiconductor switching
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、温度推定装置及び制御装置に関する。 The present invention relates to a temperature estimation device and a control device.
下記特許文献１には、電力変換器が開示されている。この電力変換器は、急峻な温度上昇に追従するスイッチング素子のジャンクション温度を高精度に推定することを目的とするものであり、半導体スイッチング素子を使用する電力変換器であって、半導体スイッチング素子に流れる電流を検出する電流検出部と、半導体スイッチング素子の飽和電圧と順方向電圧を検出する電圧検出部と、飽和電圧と順方向電圧と電流（順方向電流）から半導体スイッチング素子のジャンクション温度を推定する制御部とを有する。 Patent Document 1 below discloses a power converter. This power converter is intended to estimate with high accuracy the junction temperature of a switching element that follows a steep temperature rise, and is a power converter that uses a semiconductor switching element, and has a current detection unit that detects the current flowing through the semiconductor switching element, a voltage detection unit that detects the saturation voltage and forward voltage of the semiconductor switching element, and a control unit that estimates the junction temperature of the semiconductor switching element from the saturation voltage, forward voltage, and current (forward current).
ところで、上記電力変換器では、半導体スイッチング素子の特性量である飽和電圧、順方向電圧及び順方向電流に基づいて半導体スイッチング素子のジャンクション温度を半導体スイッチング素子の動作温度として推定する。しかしながら、上記電力変換器では、半導体スイッチング素子の特性量を比較的短時間で検出する必要があり、このためには高速動作が必要なのでノイズタフネスが低くなる。 In the above power converter, the junction temperature of the semiconductor switching element is estimated as the operating temperature of the semiconductor switching element based on the saturation voltage, forward voltage, and forward current, which are the characteristic quantities of the semiconductor switching element. However, in the above power converter, it is necessary to detect the characteristic quantities of the semiconductor switching element in a relatively short time, which requires high-speed operation, resulting in low noise toughness.
本発明は、上述した事情に鑑みてなされたものであり、高速動作を必要とすることなく半導体スイッチング素子の動作温度を推定することを目的とする。 The present invention was made in consideration of the above-mentioned circumstances, and aims to estimate the operating temperature of a semiconductor switching element without requiring high-speed operation.
上記目的を達成するために、本発明では、温度推定装置に係る第１の解決手段として、各々に還流ダイオードが設けられた上アーム用半導体スイッチング素子及び下アーム用半導体スイッチング素子を備えるスイッチングレグが１あるいは複数設けられたインバータ回路において、前記上アーム用半導体スイッチング素子及び前記下アーム用半導体スイッチング素子の動作温度を推定する温度推定装置であって、前記上アーム用半導体スイッチング素子と前記下アーム用半導体スイッチング素子とのデッドタイムを既定の時間幅よりも拡大した拡大時間幅において前記インバータ回路から取得した前記還流ダイオードの順方向電圧及び順方向電流に基づいて前記動作温度を推定する、という手段を採用する。 In order to achieve the above object, the present invention employs, as a first solution relating to a temperature estimation device, a temperature estimation device that estimates the operating temperatures of an upper arm semiconductor switching element and a lower arm semiconductor switching element in an inverter circuit having one or more switching legs each including an upper arm semiconductor switching element and a lower arm semiconductor switching element, each of which is provided with a freewheel diode, and that estimates the operating temperature based on the forward voltage and forward current of the freewheel diode acquired from the inverter circuit during an extended time width in which the dead time between the upper arm semiconductor switching element and the lower arm semiconductor switching element is extended beyond a predetermined time width.
本発明では、温度推定装置に係る第２の解決手段として、上記第１の解決手段において、前記拡大時間幅は、前記上アーム用半導体スイッチング素子及び前記下アーム用半導体スイッチング素子を各々に制御する一方及び他方のゲート信号のうち、他方のＯＮ時間を一方のＯＮ時間よりも短くすることによって設定される、という手段を採用する。 As a second solution for the temperature estimation device, the present invention employs the above-mentioned first solution, in which the extended time width is set by making the ON time of one of the gate signals that control the upper arm semiconductor switching element and the lower arm semiconductor switching element, respectively, shorter than the ON time of the other of the gate signals.
本発明では、温度推定装置に係る第３の解決手段として、上記第１の解決手段において、前記拡大時間幅は、前記上アーム用半導体スイッチング素子及び前記下アーム用半導体スイッチング素子を各々に制御する一方及び他方のゲート信号のうち、他方のゲート信号のＯＮパルスを除去することによって設定される、という手段を採用する。 The present invention employs a third solution for the temperature estimation device, which is the first solution, in which the expanded time width is set by removing the ON pulse of the other gate signal of one and the other gate signals that control the upper arm semiconductor switching element and the lower arm semiconductor switching element, respectively.
本発明では、温度推定装置に係る第４の解決手段として、上記第１～第３の何れかの解決手段において、前記インバータ回路は、前記スイッチングレグが３つ設けられた三相インバータ回路であり、当該三相インバータ回路から得られる前記順方向電圧及び前記順方向電流に基づいて前記動作温度を推定する、という手段を採用する。 The present invention employs a fourth solution related to a temperature estimation device in any one of the first to third solutions above, in which the inverter circuit is a three-phase inverter circuit having three switching legs, and the operating temperature is estimated based on the forward voltage and the forward current obtained from the three-phase inverter circuit.
本発明では、制御装置に係る解決手段として、第１～第４の何れかの解決手段に係る温度推定装置と、該温度推定装置が推定した前記動作温度に基づいて前記上アーム用半導体スイッチング素子及び前記下アーム用半導体スイッチング素子を制御するゲート信号を生成するゲート信号生成部とを備える、という手段を採用する。 The present invention employs a solution relating to the control device that includes a temperature estimation device relating to any one of the first to fourth solutions, and a gate signal generation unit that generates gate signals to control the upper arm semiconductor switching element and the lower arm semiconductor switching element based on the operating temperature estimated by the temperature estimation device.
本発明によれば、拡大時間幅において取得した順方向電圧及び順方向電流に基づいて上アーム用半導体スイッチング素子及び下アーム用半導体スイッチング素子の動作温度を推定するので、高速動作を必要とすることなく動作温度を推定することが可能である。 According to the present invention, the operating temperatures of the upper arm semiconductor switching elements and the lower arm semiconductor switching elements are estimated based on the forward voltage and forward current acquired during the expanded time span, making it possible to estimate the operating temperatures without requiring high-speed operation.
以下、図面を参照して、本発明の一実施形態について説明する。
本実施形態に係る制御装置Ａは、図１に示すように三相インバータ回路Ｂを制御対象とする装置であり、温度推定部ａ１及びゲート信号生成部ａ２を機能構成要素として備えている。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
A control device A according to this embodiment is a device that controls a three-phase inverter circuit B as shown in FIG. 1, and includes a temperature estimating unit a1 and a gate signal generating unit a2 as functional components.
三相インバータ回路Ｂは、第１～第６ＭＯＳ型トランジスタ１～６によって構成されており、直流電源７から供給された直流電力を三相交流電力に変換してモータ８に供給する。この三相インバータ回路Ｂは、各相に対応する第１～第３スイッチングレグＲｕ、Ｒｖ、Ｒｗを備え、また第１～第４電圧センサ９～１２及び第１～第３電流センサ１３～１５を付帯的に備えている。
The three-phase inverter circuit B is composed of first to sixth MOS transistors 1 to 6, and converts DC power supplied from a
これら第１～第３スイッチングレグＲｕ、Ｒｖ、Ｒｗのうち、第１スイッチングレグＲｕはＵ相に対応するＵ相スイッチングレグである。第２スイッチングレグＲｖはＶ相に対応するＶ相スイッチングレグである。第３スイッチングレグＲｗはＷ相に対応するＷ相スイッチングレグである。 Of these first to third switching legs Ru, Rv, and Rw, the first switching leg Ru is a U-phase switching leg that corresponds to the U-phase. The second switching leg Rv is a V-phase switching leg that corresponds to the V-phase. The third switching leg Rw is a W-phase switching leg that corresponds to the W-phase.
これら第１～第３スイッチングレグＲｕ、Ｒｖ、Ｒｗは、各々に上アームを構成する第１、第３、第５ＭＯＳ型トランジスタ１、３、５と下アームを構成する第２、第４、第６ＭＯＳ型トランジスタ２、４、６とを備える。これら第１～第６ＭＯＳ型トランジスタ１～６は、本発明の半導体スイッチング素子に相当する。
The first to third switching legs Ru, Rv, Rw each include a first, third, and
すなわち、Ｕ相スイッチングレグＲｕは、上アーム用ＭＯＳ型トランジスタ１と下アーム用ＭＯＳ型トランジスタ２を備える。Ｖ相スイッチングレグＲｖは、上アーム用ＭＯＳ型トランジスタ３と下アーム用ＭＯＳ型トランジスタ４を備える。Ｗ相スイッチングレグＲｗは、上アーム用ＭＯＳ型トランジスタ５と下アーム用ＭＯＳ型トランジスタ６を備える。
That is, the U-phase switching leg Ru has an upper arm MOS transistor 1 and a lower
これらＵ相スイッチングレグＲｕ、Ｖ相スイッチングレグＲｖ及びＷ相スイッチングレグＲｗについてさらに説明すると、Ｕ相スイッチングレグＲｕにおいて、上アーム用ＭＯＳ型トランジスタ１と下アーム用ＭＯＳ型トランジスタ２とは、直流電源７に対して直列接続されている。
To further explain the U-phase switching leg Ru, V-phase switching leg Rv, and W-phase switching leg Rw, in the U-phase switching leg Ru, the upper arm MOS transistor 1 and the lower
すなわち、上アーム用ＭＯＳ型トランジスタ１は、ドレイン端子が直流電源７のプラス電極に接続され、ソース端子が下アーム用ＭＯＳ型トランジスタ２のドレイン端子に接続され、ゲート端子がゲート信号生成部ａ２に接続されている。この上アーム用ＭＯＳ型トランジスタ１は、ゲート信号生成部ａ２から入力される第１ゲート信号によってＯＮ状態（オン状態）／ＯＦＦ状態（オフ状態）が制御される。
That is, the upper arm MOS transistor 1 has a drain terminal connected to the positive electrode of the
下アーム用ＭＯＳ型トランジスタ２は、ドレイン端子が上記上アーム用ＭＯＳ型トランジスタ１のソース端子に接続され、ソース端子が直流電源７のマイナス電極に接続され、ゲート端子がゲート信号生成部ａ２に接続されている。この下アーム用ＭＯＳ型トランジスタ２は、ゲート信号生成部ａ２から入力される第２ゲート信号によってＯＮ状態（オン状態）／ＯＦＦ状態（オフ状態）が制御される。
The lower
Ｖ相スイッチングレグＲｖは、上記Ｕ相スイッチングレグＲｕと同様に、上アーム用ＭＯＳ型トランジスタ３と下アーム用ＭＯＳ型トランジスタ４とが直流電源７に対して直列接続されている。
In the V-phase switching leg Rv, similar to the U-phase switching leg Ru, an upper
すなわち、上アーム用ＭＯＳ型トランジスタ３は、ドレイン端子が直流電源７のプラス電極に接続され、ソース端子が下アーム用ＭＯＳ型トランジスタ４のドレイン端子に接続され、ゲート端子がゲート信号生成部ａ２に接続されている。この上アーム用ＭＯＳ型トランジスタ３は、ゲート信号生成部ａ２から入力される第３ゲート信号によってＯＮ状態（オン状態）／ＯＦＦ状態（オフ状態）が制御される。
That is, the upper
下アーム用ＭＯＳ型トランジスタ４は、ドレイン端子が上記上アーム用ＭＯＳ型トランジスタ３のソース端子に接続され、ソース端子が直流電源７のマイナス電極に接続され、ゲート端子がゲート信号生成部ａ２に接続されている。この下アーム用ＭＯＳ型トランジスタ４は、ゲート信号生成部ａ２から入力される第４ゲート信号によってＯＮ状態（オン状態）／ＯＦＦ状態（オフ状態）が制御される。
The lower
Ｗ相スイッチングレグＲｗは、上述したＵ相スイッチングレグＲｕ及びＶ相スイッチングレグＲｖと同様に、上アーム用ＭＯＳ型トランジスタ５と下アーム用ＭＯＳ型トランジスタ６とが直流電源７に対して直列接続されている。
In the W-phase switching leg Rw, an upper
すなわち、上アーム用ＭＯＳ型トランジスタ５は、ドレイン端子が直流電源７のプラス電極に接続され、ソース端子が下アーム用ＭＯＳ型トランジスタ６のドレイン端子に接続され、ゲート端子がゲート信号生成部ａ２に接続されている。この上アーム用ＭＯＳ型トランジスタ５は、ゲート信号生成部ａ２から入力される第５ゲート信号によってＯＮ状態（オン状態）／ＯＦＦ状態（オフ状態）が制御される。
That is, the upper
下アーム用ＭＯＳ型トランジスタ６は、ドレイン端子が上記上アーム用ＭＯＳ型トランジスタ５のソース端子に接続され、ソース端子が直流電源７のマイナス電極に接続され、ゲート端子がゲート信号生成部ａ２に接続されている。この下アーム用ＭＯＳ型トランジスタ６は、ゲート信号生成部ａ２から入力される第６ゲート信号によってＯＮ状態（オン状態）／ＯＦＦ状態（オフ状態）が制御される。
The lower
また、Ｕ相スイッチングレグＲｕにおいて、相互に接続された上アーム用ＭＯＳ型トランジスタ１のソース端子及び下アーム用ＭＯＳ型トランジスタ２のドレイン端子は、Ｕ相スイッチングレグＲｕの出力端である。この出力端は、三相インバータ回路ＢにおけるＵ相出力端であり、モータ８のＵ相入力端に接続されている。
In addition, in the U-phase switching leg Ru, the source terminal of the upper arm MOS transistor 1 and the drain terminal of the lower
また、Ｖ相スイッチングレグＲｖにおいて、相互に接続された上アーム用ＭＯＳ型トランジスタ３のソース端子及び下アーム用ＭＯＳ型トランジスタ４のドレイン端子は、Ｖ相スイッチングレグＲｖの出力端である。この出力端は、三相インバータ回路ＢにおけるＶ相出力端であり、モータ８のＶ相入力端に接続されている。
In addition, in the V-phase switching leg Rv, the source terminal of the upper
さらに、Ｗ相スイッチングレグＲｗにおいて、相互に接続された上アーム用ＭＯＳ型トランジスタ５のソース端子及び下アーム用ＭＯＳ型トランジスタ６のドレイン端子は、Ｗ相スイッチングレグＲｗの出力端である。この出力端は、三相インバータ回路ＢにおけるＷ相出力端であり、モータ８のＷ相入力端に接続されている。
Furthermore, in the W-phase switching leg Rw, the source terminal of the upper
このような三相インバータ回路Ｂを構成する第１～第６ＭＯＳ型トランジスタ１～６は、各々に第１～第６ボディダイオードＤ１～Ｄ６を付帯的に備えている。これら第１～第６ボディダイオードＤ１～Ｄ６は、モータ８の逆起電力に基づく回生電流を直流電源７に還流させる還流ダイオードとして機能する。
The first to sixth MOS transistors 1 to 6 that constitute the three-phase inverter circuit B are additionally provided with first to sixth body diodes D1 to D6, respectively. These first to sixth body diodes D1 to D6 function as return diodes that return the regenerative current based on the back electromotive force of the
すなわち、Ｕ相スイッチングレグＲｕの上アーム用ＭＯＳ型トランジスタ１は、第１ボディダイオードＤ１を備えている。この第１ボディダイオードＤ１は、図示するように、カソード端子が上アーム用ＭＯＳ型トランジスタ１のドレイン端子に接続され、アノード端子が上アーム用ＭＯＳ型トランジスタ１のソース端子に接続されている。 That is, the upper arm MOS transistor 1 of the U-phase switching leg Ru is equipped with a first body diode D1. As shown in the figure, the cathode terminal of this first body diode D1 is connected to the drain terminal of the upper arm MOS transistor 1, and the anode terminal is connected to the source terminal of the upper arm MOS transistor 1.
また、Ｕ相スイッチングレグＲｕの下アーム用ＭＯＳ型トランジスタ２は、第２ボディダイオードＤ２を備えている。この第２ボディダイオードＤ２は、図示するように、カソード端子が下アーム用ＭＯＳ型トランジスタ２のドレイン端子に接続され、アノード端子が下アーム用ＭＯＳ型トランジスタ２のソース端子に接続されている。
The lower
Ｖ相スイッチングレグＲｖの上アーム用ＭＯＳ型トランジスタ３は、第３ボディダイオードＤ３を備えている。この第３ボディダイオードＤ３は、図示するように、カソード端子が上アーム用ＭＯＳ型トランジスタ３のドレイン端子に接続され、アノード端子が上アーム用ＭＯＳ型トランジスタ３のソース端子に接続されている。
The upper
また、Ｖ相スイッチングレグＲｖの下アーム用ＭＯＳ型トランジスタ４は、第４ボディダイオードＤ４を備えている。この第４ボディダイオードＤ４は、図示するように、カソード端子が下アーム用ＭＯＳ型トランジスタ４のドレイン端子に接続され、アノード端子が下アーム用ＭＯＳ型トランジスタ４のソース端子に接続されている。
The lower
Ｗ相スイッチングレグＲｗの上アーム用ＭＯＳ型トランジスタ５は、第５ボディダイオードＤ５を備えている。この第５ボディダイオードＤ５は、図示するように、カソード端子が上アーム用ＭＯＳ型トランジスタ５のドレイン端子に接続され、アノード端子が上アーム用ＭＯＳ型トランジスタ５のソース端子に接続されている。
The upper
また、Ｗ相スイッチングレグＲｗの下アーム用ＭＯＳ型トランジスタ６は、第６ボディダイオードＤ６を備えている。この第６ボディダイオードＤ６は、図示するように、カソード端子が下アーム用ＭＯＳ型トランジスタ６のドレイン端子に接続され、アノード端子が下アーム用ＭＯＳ型トランジスタ６のソース端子に接続されている。
The lower
このような三相インバータ回路Ｂは、本発明のスイッチング回路に相当し、また第１～第６ＭＯＳ型トランジスタ１～６は、本発明の半導体スイッチング素子に相当する。すなわち、三相インバータ回路Ｂは、各々に還流ダイオードが設けられた上アーム用半導体スイッチング素子及び下アーム用半導体スイッチング素子を備えるスイッチングレグが複数設けられたインバータ回路である。 Such a three-phase inverter circuit B corresponds to the switching circuit of the present invention, and the first to sixth MOS transistors 1 to 6 correspond to the semiconductor switching elements of the present invention. In other words, the three-phase inverter circuit B is an inverter circuit having multiple switching legs each equipped with an upper arm semiconductor switching element and a lower arm semiconductor switching element, each equipped with a freewheel diode.
また、三相インバータ回路Ｂにおける第１～第６ＭＯＳ型トランジスタ１～６は、制御装置Ａから入力されるゲート信号に基づいてＯＮ／ＯＦＦ状態が設定される。このゲート信号は、制御装置Ａによって第１～第６ＭＯＳ型トランジスタ１～６の各々について生成される制御パルス信号である。また、この制御パルス信号は、例えばＰＷＭ（Pulse Width Modulation）信号である。 The first to sixth MOS transistors 1 to 6 in the three-phase inverter circuit B have their ON/OFF states set based on a gate signal input from the control device A. This gate signal is a control pulse signal generated by the control device A for each of the first to sixth MOS transistors 1 to 6. This control pulse signal is, for example, a PWM (Pulse Width Modulation) signal.
このような三相インバータ回路Ｂに付帯的に備えられた第１～第４電圧センサ９～１２のうち、第１電圧センサ９は、三相インバータ回路Ｂの入力電圧つまり直流電源７の出力電圧（電源電圧ＶＤ）を検出するセンサであり、当該電源電圧ＶＤを示す検出信号（電源電圧信号）を制御装置Ａの温度推定部ａ１及びゲート信号生成部ａ２に出力する。
Of the first to
第２電圧センサ１０は、Ｕ相スイッチングレグＲｕの出力電圧（Ｕ相電圧）を検出するセンサであり、当該Ｕ相電圧を示す検出信号（Ｕ相電圧信号）を制御装置Ａの温度推定部ａ１及びゲート信号生成部ａ２に出力する。第３電圧センサ１１は、Ｖ相スイッチングレグＲｖの出力電圧（Ｖ相電圧）を検出するセンサであり、当該Ｖ相電圧を示す検出信号（Ｖ相電圧信号）を制御装置Ａの温度推定部ａ１及びゲート信号生成部ａ２に出力する。第４電圧センサ１２は、Ｗ相スイッチングレグＲｗの出力電圧（Ｗ相電圧）を検出するセンサであり、当該Ｗ相電圧を示す検出信号（Ｗ相電圧信号）を制御装置Ａの温度推定部ａ１及びゲート信号生成部ａ２に出力する。
The
第１～第３電流センサ１３～１５のうち、第１電流センサ１３は、Ｕ相スイッチングレグＲｕの出力電流（Ｕ相電流）を検出するセンサであり、当該Ｕ相電流を示す検出信号（Ｕ相電流信号）を制御装置Ａの温度推定部ａ１及びゲート信号生成部ａ２に出力する。第２電流センサ１４は、Ｖ相スイッチングレグＲｖの出力電流（Ｖ相電流）を検出するセンサであり、当該Ｖ相電流を示す検出信号（Ｖ相電流信号）を制御装置Ａの温度推定部ａ１及びゲート信号生成部ａ２に出力する。第３電流センサ１５は、Ｗ相スイッチングレグＲｗの出力電流（Ｗ相電流）を検出するセンサであり、当該Ｗ相電流を示す検出信号（Ｗ相電流信号）を制御装置Ａの温度推定部ａ１及びゲート信号生成部ａ２に出力する。
Of the first to third
制御装置Ａは、上述した第１電圧センサ９の電源電圧信号、第２電圧センサ１０のＵ相電圧信号、第３電圧センサ１１のＶ相電圧信号、第４電圧センサ１２のＷ相電圧信号、第１電流センサ１３のＵ相電流信号、第２電流センサ１４のＶ相電流信号及び第３電流センサ１５のＷ相電流信号に基づいて、第１～第６ＭＯＳ型トランジスタ１～６の動作温度を推定すると共に、当該推定に基づく値（温度推定値）並びに外部機器から入力される状態量及び制御指令に基づいてゲート信号を生成する。
The control device A estimates the operating temperatures of the first to sixth MOS transistors 1 to 6 based on the power supply voltage signal of the
すなわち、この制御装置Ａの温度推定部ａ１は、第１電圧センサ９から取得した電源電圧ＶＤ、第２～第４電圧センサ１０～１２から取得したＵ相電圧Ｖｕ、Ｖ相電圧Ｖｖ及びＷ相電圧Ｖｗ、第１～第３電流センサ１３～１５から取得したＵ相電流Ｉｕ、Ｖ相電流Ｉｖ及びＷ相電流Ｉｗ、またゲート信号生成部ａ２から入力されるゲート信号の状態を示す状態信号に基づいて、第１～第６ボディダイオードＤ１～Ｄ６に関する第１～第６ジャンクション温度Ｔ１～Ｔ６を取得する。
That is, the temperature estimation unit a1 of the control device A obtains the first to sixth junction temperatures T1 to T6 related to the first to sixth body diodes D1 to D6 based on the power supply voltage VD obtained from the
ここで、第１～第６ボディダイオードＤ１～Ｄ６と第１～第６ＭＯＳ型トランジスタ１～６とは、一体的な構造となっているため熱的に密接な関係にある。すなわち、第１～第６ボディダイオードＤ１～Ｄ６に関する第１～第６ジャンクション温度Ｔ１～Ｔ６は、第１～第６ＭＯＳ型トランジスタ１～６の動作温度とみなすことができる。したがって、温度推定部ａ１は、第１～第６ジャンクション温度Ｔ１～Ｔ６を第１～第６ＭＯＳ型トランジスタ１～６の動作温度として取得（推定）する。 Here, the first to sixth body diodes D1 to D6 and the first to sixth MOS transistors 1 to 6 have an integral structure and are therefore in a close thermal relationship. That is, the first to sixth junction temperatures T1 to T6 related to the first to sixth body diodes D1 to D6 can be regarded as the operating temperatures of the first to sixth MOS transistors 1 to 6. Therefore, the temperature estimator a1 acquires (estimates) the first to sixth junction temperatures T1 to T6 as the operating temperatures of the first to sixth MOS transistors 1 to 6.
すなわち、温度推定部ａ１は、第１電圧センサ９の電源電圧信号、第２電圧センサ１０のＵ相電圧信号及び第１電流センサ１３のＵ相電流信号に基づいて、Ｕ相スイッチングレグＲｕにおける第１ボディダイオードＤ１のジャンクション温度Ｔ１を取得し、当該ジャンクション温度Ｔ１を上アーム用ＭＯＳ型トランジスタ１の動作温度とする。
That is, the temperature estimator a1 obtains the junction temperature T1 of the first body diode D1 in the U-phase switching leg Ru based on the power supply voltage signal of the
また、温度推定部ａ１は、第２電圧センサ１０のＵ相電圧信号及び第１電流センサ１３のＵ相電流信号に基づいて、Ｕ相スイッチングレグＲｕにおける第２ボディダイオードＤ２のジャンクション温度Ｔ２を取得し、当該ジャンクション温度Ｔ２を下アーム用ＭＯＳ型トランジスタ２の動作温度とする。
In addition, the temperature estimator a1 obtains a junction temperature T2 of the second body diode D2 in the U-phase switching leg Ru based on the U-phase voltage signal of the
また、温度推定部ａ１は、第１電圧センサ９の電源電圧信号、第３電圧センサ１１のＶ相電圧信号及び第２電流センサ１４のＶ相電流信号に基づいて、Ｖ相スイッチングレグＲｖにおける第３ボディダイオードＤ３のジャンクション温度Ｔ３を取得し、当該ジャンクション温度Ｔ３を上アーム用ＭＯＳ型トランジスタ３の動作温度とする。
In addition, the temperature estimator a1 obtains a junction temperature T3 of the third body diode D3 in the V-phase switching leg Rv based on the power supply voltage signal of the
また、制御装置Ａは、第３電圧センサ１１のＶ相電圧信号及び第２電流センサ１４のＶ相電流信号に基づいて、Ｖ相スイッチングレグＲｖにおける第４ボディダイオードＤ４のジャンクション温度Ｔ４を取得し、当該ジャンクション温度Ｔ４を下アーム用ＭＯＳ型トランジスタ４の動作温度とする。
In addition, the control device A obtains a junction temperature T4 of the fourth body diode D4 in the V-phase switching leg Rv based on the V-phase voltage signal of the
また、温度推定部ａ１は、第１電圧センサ９の電源電圧信号、第４電圧センサ１２のＷ相電圧信号及び第３電流センサ１５のＷ相電流信号に基づいて、Ｗ相スイッチングレグＲｗにおける第５ボディダイオードＤ５のジャンクション温度Ｔ５を取得し、当該ジャンクション温度Ｔ５を上アーム用ＭＯＳ型トランジスタ５の動作温度とする。
In addition, the temperature estimator a1 obtains a junction temperature T5 of the fifth body diode D5 in the W-phase switching leg Rw based on the power supply voltage signal of the
また、制御装置Ａは、第４電圧センサ１２のＷ相電圧信号及び第３電流センサ１５のＷ相電流信号に基づいて、Ｗ相スイッチングレグＲｗにおける第６ボディダイオードＤ６のジャンクション温度Ｔ６を取得し、当該ジャンクション温度Ｔ６を下アーム用ＭＯＳ型トランジスタ６の動作温度とする。
In addition, the control device A obtains a junction temperature T6 of the sixth body diode D6 in the W-phase switching leg Rw based on the W-phase voltage signal of the
ここで、周知のようにｐｎ接合ダイオードの接合部（ジャンクション）に流れる順方向電流ＩFは、下式（１）に示すショックレーのダイオード方程式に従う。この式（１）において、ＩSは飽和電流、VFは順方向電圧、ｑは素電荷量、ｎは理想係数、ＫＢはボルツマン定数、Ｔはジャンクション温度、ＲＳは接合ダイオードの直列抵抗である。これら各種物理量のうち、飽和電流ＩS、素電荷量ｑ、ボルツマン定数ＫＢ及び接合ダイオードの直列抵抗ＲＳは、既知の定数である。 As is well known, the forward current I F flowing through the junction of a pn junction diode follows the Shockley diode equation shown in the following formula (1). In this formula (1), I S is the saturation current, V F is the forward voltage, q is the elementary charge, n is the ideality factor, K B is the Boltzmann constant, T is the junction temperature, and R S is the series resistance of the junction diode. Among these various physical quantities, the saturation current I S , the elementary charge q, the Boltzmann constant K B , and the series resistance R S of the junction diode are known constants.
この式（１）において、カギかっこ内の第１項が第２項の１よりも十分に大きいと仮定すると、近似式として式（２）が成立する。そして、この近似式（２）をジャンクション温度Ｔについて解くと、式（３）が得られる。 If we assume that the first term in the brackets in equation (1) is sufficiently greater than the second term, 1, then equation (2) holds as an approximation. Then, by solving approximation equation (2) for the junction temperature T, we obtain equation (3).
すなわち、第１～第６ボディダイオードＤ１～Ｄ６の順方向電流Ｉ１～Ｉ６及び順方向電圧VF１～VF６を取得することによって得られる。第１～第６ボディダイオードＤ１～Ｄ６の順方向電流Ｉ１～Ｉ６のうち、Ｕ相スイッチングレグＲｕに関する第１ボディダイオードＤ１の順方向電流Ｉ１及び第２ボディダイオードＤ２の順方向電流Ｉ２は、第１電流センサ１３が検出するＵ相電流Ｉｕに相当する。
That is, it can be obtained by acquiring the forward currents I1 to I6 and forward voltages VF1 to VF6 of the first to sixth body diodes D1 to D6. Among the forward currents I1 to I6 of the first to sixth body diodes D1 to D6, the forward current I1 of the first body diode D1 and the forward current I2 of the second body diode D2 related to the U-phase switching leg Ru correspond to the U-phase current Iu detected by the first
また、Ｖ相スイッチングレグＲｖに関する第３ボディダイオードＤ３の順方向電流Ｉ３及び第４ボディダイオードＤ４の順方向電流Ｉ４は、第２電流センサ１４が検出するＶ相電流Ｉｖに相当する。さらに、Ｗ相スイッチングレグＲｗに関する第５ボディダイオードＤ５の順方向電流Ｉ５及び第６ボディダイオードＤ６の順方向電流Ｉ６は、第３電流センサ１５が検出するＷ相電流Ｉｗに相当する。
Moreover, the forward current I3 of the third body diode D3 and the forward current I4 of the fourth body diode D4 related to the V-phase switching leg Rv correspond to the V-phase current Iv detected by the second
第１～第６ボディダイオードＤ１～Ｄ６の順方向電圧VF１～VF６のうち、第２、第４、第６ボディダイオードＤ２、Ｄ４、Ｄ６の順方向電圧VF２、VF４、VF６は、第２～第４電圧センサ１０～１２が検出する各相の出力電圧に相当する。さらに、第１、第３、第５ボディダイオードＤ１、Ｄ３、Ｄ５の順方向電圧VF１、VF３、VF５は、第１電圧センサ９が検出する電源電圧ＶＤから第２、第４、第６ボディダイオードＤ２、Ｄ４、Ｄ６の順方向電圧VF２、VF４、VF６を減算することによって得られる。
Of the forward voltages VF1 to VF6 of the first to sixth body diodes D1 to D6, the forward voltages VF2 , VF4, VF6 of the second, fourth and sixth body diodes D2, D4 and D6 correspond to the output voltages of the respective phases detected by the second to
温度推定部ａ１は、このような第１～第６ボディダイオードＤ１～Ｄ６の順方向電圧VF１～VF６、順方向電流Ｉ１～Ｉ６及びジャンクション温度Ｔ１～Ｔ６の関係を示すマップデータ、つまり式（３）に基づくジャンクション温度Ｔ１～Ｔ６に関する複数の温度データを予め記憶している。 The temperature estimation unit a1 pre-stores map data indicating the relationship between the forward voltages VF1 to VF6 , the forward currents I1 to I6, and the junction temperatures T1 to T6 of the first to sixth body diodes D1 to D6 , that is, a plurality of temperature data relating to the junction temperatures T1 to T6 based on equation (3).
温度推定部ａ１は、第２～第４電圧センサ１０～１２から順方向電圧VF２に相当するＵ相電圧Ｖｕ、順方向電圧VF４に相当するＶ相電圧Ｖｖ及び順方向電圧VF６に相当するＷ相電圧Ｖｗを取り込むと共に各電流センサ１３～１５から順方向電流Ｉ１、Ｉ２に相当するＵ相電流Ｉｕ、順方向電流Ｉ３、Ｉ４に相当するＶ相電流Ｉｖ及び順方向電流Ｉ５、Ｉ６に相当するＷ相電流Ｉｗを取り込むと、これらＵ相電圧Ｖｕ、Ｖ相電圧Ｖｖ及びＷ相電圧Ｖｗ並びにＵ相電流Ｉｕ、Ｖ相電流Ｉｖ及びＷ相電流Ｉｗに基づいて上記マップデータを検索することによってジャンクション温度Ｔ１～Ｔ６を取得する。
Temperature estimation unit a1 takes in a U-phase voltage Vu equivalent to forward voltage VF2 , a V-phase voltage Vv equivalent to forward voltage VF4 , and a W-phase voltage Vw equivalent to forward voltage VF6 from the second to
このような温度推定部ａ１は、本発明に係る温度推定装置に相当するものであり、第１～第６ＭＯＳ型トランジスタ１～６の動作温度つまり第１～第６ボディダイオードＤ１～Ｄ６のジャンクション温度Ｔ１～Ｔ６（温度推定値）をゲート信号生成部ａ２に出力する。ゲート信号生成部ａ２は、第１～第６ＭＯＳ型トランジスタ１～６の動作温度並びに外部機器から入力される状態量及び制御指令に基づいて、第１～第６ＭＯＳ型トランジスタ１～６を各々制御する第１～第６ゲート信号を生成する。 Such a temperature estimator a1 corresponds to a temperature estimation device according to the present invention, and outputs the operating temperatures of the first to sixth MOS transistors 1 to 6, i.e., the junction temperatures T1 to T6 (temperature estimates) of the first to sixth body diodes D1 to D6, to the gate signal generator a2. The gate signal generator a2 generates first to sixth gate signals for controlling the first to sixth MOS transistors 1 to 6, respectively, based on the operating temperatures of the first to sixth MOS transistors 1 to 6 and state quantities and control commands input from an external device.
また、ゲート信号生成部ａ２は、第１ゲート信号を上アーム用ＭＯＳ型トランジスタ１のゲート端子に出力し、第２ゲート信号を下アーム用ＭＯＳ型トランジスタ２のゲート端子に出力する。また、ゲート信号生成部ａ２は、第３ゲート信号を上アーム用ＭＯＳ型トランジスタ３のゲート端子に出力し、第４ゲート信号を下アーム用ＭＯＳ型トランジスタ４のゲート端子に出力する。さらに、ゲート信号生成部ａ２は、第５ゲート信号を上アーム用ＭＯＳ型トランジスタ５のゲート端子に出力し、第６ゲート信号を下アーム用ＭＯＳ型トランジスタ６のゲート端子に出力する。
The gate signal generating unit a2 also outputs a first gate signal to the gate terminal of the upper arm MOS transistor 1, and outputs a second gate signal to the gate terminal of the lower
詳細については後述するが、Ｕ相スイッチングレグＲｕを構成する上アーム用ＭＯＳ型トランジスタ１の第１ゲート信号及び下アーム用ＭＯＳ型トランジスタ２の第２ゲート信号は互いに対を成しており、遷移点に時間幅Δｔのデッドタイムが設けられている。また、Ｖ相スイッチングレグＲｖを構成する上アーム用ＭＯＳ型トランジスタ３の第３ゲート信号及び下アーム用ＭＯＳ型トランジスタ４の第４ゲート信号は、互いに対を成しており、遷移点に時間幅Δｔのデッドタイムが設けられている。
As will be described in detail later, the first gate signal of the upper arm MOS transistor 1 and the second gate signal of the lower
さらに、Ｗ相スイッチングレグＲｗを構成する上アーム用ＭＯＳ型トランジスタ５の第５ゲート信号及び下アーム用ＭＯＳ型トランジスタ６の第６ゲート信号は、互いに対を成しており、遷移点に時間幅Δｔのデッドタイムが設けられている。このようなデッドタイムの時間幅Δｔは、予め設定された既定の値であり、各相のスイッチングレグにおける貫通電流を防止するためのものである。
Furthermore, the fifth gate signal of the upper
ここで、上述した第１～第６ゲート信号のうち、上アーム用ＭＯＳ型トランジスタ１、３、５に対応する第１、第３、第５ゲート信号は、一方のゲート信号に相当し、また下アーム用ＭＯＳ型トランジスタ２、４、６に対応する第２、第４、第６ゲート信号は、他方のゲート信号に相当する。
Here, of the first to sixth gate signals described above, the first, third, and fifth gate signals corresponding to the upper
このようなデッドタイムについて、ゲート信号生成部ａ２は、温度推定部ａ１における第１～第６ボディダイオードＤ１～Ｄ６のジャンクション温度Ｔ１～Ｔ６の推定処理時間を十分に確保するために、ジャンクション温度Ｔ１～Ｔ６の推定処理を行う際に、既定の時間幅Δｔを一時的に拡大した拡大時間幅を設定する。なお、既定の時間幅Δｔの拡大処理の詳細については後述する。 Regarding such a dead time, in order to ensure a sufficient time for the temperature estimator a1 to estimate the junction temperatures T1 to T6 of the first to sixth body diodes D1 to D6, the gate signal generator a2 sets an extended time width that is a temporary extension of the default time width Δt when estimating the junction temperatures T1 to T6. Details of the extension process of the default time width Δt will be described later.
このゲート信号生成部ａ２は、時間幅Δｔの拡大処理に際して、Ｕ相電圧信号、Ｖ相電圧信号、Ｗ相電圧信号、Ｕ相電流信号、Ｖ相電流信号及びＷ相電流信号を参照し、これらＵ相電圧信号、Ｖ相電圧信号、Ｗ相電圧信号、Ｕ相電流信号、Ｖ相電流信号及びＷ相電流信号に基づいて三相インバータ回路Ｂの出力電力を計算する。 When expanding the time width Δt, the gate signal generating unit a2 refers to the U-phase voltage signal, V-phase voltage signal, W-phase voltage signal, U-phase current signal, V-phase current signal, and W-phase current signal, and calculates the output power of the three-phase inverter circuit B based on these U-phase voltage signal, V-phase voltage signal, W-phase voltage signal, U-phase current signal, V-phase current signal, and W-phase current signal.
さらに、このゲート信号生成部ａ２は、上述した状態信号を温度推定部ａ１に出力する。この状態信号は、第１～第６ゲート信号の状態つまりＯＮ状態（オン状態）あるいはＯＦＦ状態（オフ状態）を示す信号であり、よって各ＭＯＳ型トランジスタ１～６のＯＮ／ＯＦＦを示すスイッチ状態信号である。 Furthermore, the gate signal generating unit a2 outputs the above-mentioned state signal to the temperature estimating unit a1. This state signal is a signal that indicates the state of the first to sixth gate signals, that is, the ON state or the OFF state, and is therefore a switch state signal that indicates the ON/OFF state of each of the MOS transistors 1 to 6.
次に、本実施形態に係る制御装置Ａの動作について、図２～図４を参照して詳しく説明する。 Next, the operation of the control device A according to this embodiment will be described in detail with reference to Figures 2 to 4.
上述したゲート信号生成部ａ２は、図２に示すように、最初に温度推定を実施すべきか否かを判断する（ステップＳ１）。例えば温度推定を周期的に実施する場合、ゲート信号生成部ａ２は、自身が把握している温度応答時定数に基づいて温度推定を実施する周期を決定する。ゲート信号生成部ａ２は、時刻を計時するタイマの値（タイマ値）を参照し、当該タイマ値が予め設定された値（実施時刻）に到達したが否かをステップＳ１として判断する。 As shown in FIG. 2, the gate signal generating unit a2 first determines whether or not to perform temperature estimation (step S1). For example, when performing temperature estimation periodically, the gate signal generating unit a2 determines the period for performing temperature estimation based on the temperature response time constant that the gate signal generating unit a2 knows. The gate signal generating unit a2 refers to the value of a timer that measures time (timer value), and determines in step S1 whether the timer value has reached a preset value (execution time).
ゲート信号生成部ａ２は、上記ステップＳ１の判断が「Ｎｏ」の場合つまり温度推定を実施しない場合、制御指令及び状態量に基づく通常のゲート信号を生成して三相インバータ回路Ｂに出力する（ステップＳ２）。この通常のゲート信号は、三相インバータ回路Ｂを制御指令及び状態量に基づいてフィードバック制御するためのものであり、温度推定部ａ１で行われる各ＭＯＳ型トランジスタ１～６の動作温度の推定処理を全く考慮しないものである。 If the determination in step S1 is "No," i.e., if temperature estimation is not performed, the gate signal generating unit a2 generates a normal gate signal based on the control command and state quantity and outputs it to the three-phase inverter circuit B (step S2). This normal gate signal is for feedback control of the three-phase inverter circuit B based on the control command and state quantity, and does not take into account at all the estimation process of the operating temperature of each MOS transistor 1 to 6 performed by the temperature estimating unit a1.
ここで、図３は、Ｕ相上アーム及びＵ相下アームの半導体スイッチング素子つまり上アーム用ＭＯＳ型トランジスタ１のゲート端子及び下アーム用ＭＯＳ型トランジスタ２のゲート端子に入力される第１ゲート信号及び第２ゲート信号の一例を示している。この図３では、３種類の第１ゲート信号及び第２ゲート信号を示しており、上から２段目及び３段目に示す波形が上記通常のゲート信号に相当する。
Here, FIG. 3 shows an example of the first gate signal and the second gate signal input to the semiconductor switching elements of the U-phase upper arm and the U-phase lower arm, that is, the gate terminal of the upper arm MOS transistor 1 and the gate terminal of the lower
ゲート信号生成部ａ２は、図３の最上段に示すように所定の繰返し周期を有する三角波を搬送波とし、制御指令及び状態量に基づいて生成した電圧指令値と搬送波とを比較することによってゲート信号を生成するが、各相のスイッチングレグにおける貫通電流を防止するためにゲート信号の遷移点に時間幅Δｔのデッドタイムを設定する。 As shown in the top part of Figure 3, the gate signal generating unit a2 uses a triangular wave having a predetermined repeating period as a carrier wave, and generates a gate signal by comparing the voltage command value generated based on the control command and state quantity with the carrier wave, but sets a dead time of time width Δt at the transition point of the gate signal to prevent through current in the switching leg of each phase.
このデッドタイムは、Ｕ相上アーム用のゲート信号及びＵ相下アーム用のゲート信号が何れもＯＦＦ状態となる期間であり、ＯＦＦ状態からＯＮ状態に遷移するタイミング及びＯＮ状態からＯＦＦ状態に遷移するタイミングの各々に設定される。また、このようなデッドタイムの時間幅Δｔは、半導体スイッチング素子の性能等を考慮して予め設定された既定値である。 This dead time is the period during which both the gate signal for the U-phase upper arm and the gate signal for the U-phase lower arm are in the OFF state, and is set at the timing of transition from the OFF state to the ON state and the timing of transition from the ON state to the OFF state. The duration Δt of such a dead time is a default value that is set in advance taking into account the performance of the semiconductor switching element, etc.
ところで、上記ステップＳ１の判断が「Ｙｅｓ」の場合つまり温度推定を実施する場合、ステップＳ３の処理が行われる。すなわち、ゲート信号生成部ａ２は、三相インバータ回路Ｂの出力電力と所定の電力しきい値Ｒｗとを比較することにより、三相インバータ回路Ｂの出力電力が所定の電力しきい値Ｒｗ以下か否かを判断する（ステップＳ３）。 If the determination in step S1 is "Yes," that is, if temperature estimation is to be performed, the process in step S3 is performed. That is, the gate signal generating unit a2 compares the output power of the three-phase inverter circuit B with a predetermined power threshold Rw to determine whether the output power of the three-phase inverter circuit B is equal to or lower than the predetermined power threshold Rw (step S3).
より具体的には、ゲート信号生成部ａ２は、Ｕ相電圧信号、Ｖ相電圧信号、Ｗ相電圧信号、Ｕ相電流信号、Ｖ相電流信号及びＷ相電流信号に基づいて各相の相電力を計算し、各相電力に基づいて三相インバータ回路Ｂの出力電力を計算する。そして、ゲート信号生成部ａ２は、このようにして計算した出力電力を予め記憶している電力しきい値Ｒｗと比較することによりステップＳ３の判断処理を行う。 More specifically, the gate signal generating unit a2 calculates the phase power of each phase based on the U-phase voltage signal, the V-phase voltage signal, the W-phase voltage signal, the U-phase current signal, the V-phase current signal, and the W-phase current signal, and calculates the output power of the three-phase inverter circuit B based on the phase power. The gate signal generating unit a2 then performs the determination process of step S3 by comparing the output power calculated in this manner with a power threshold value Rw stored in advance.
そして、ゲート信号生成部ａ２は、このステップＳ３の判断が「Ｙｅｓ」の場合、上述した通常のゲート信号におけるＯＮパルス（オンパルス）の短縮処理を行う（ステップＳ４）。すなわち、ゲート信号生成部ａ２は、図３の第４段目及び第５段目に示すように、第２ゲート信号におけるＯＮパルスの時間幅を短縮することによって、デッドタイムを既定の時間幅Δｔから時間幅Δ２ｔ（拡大時間幅）に拡大させる。 If the determination in step S3 is "Yes," the gate signal generating unit a2 performs a process of shortening the ON pulse in the normal gate signal described above (step S4). That is, as shown in the fourth and fifth rows of FIG. 3, the gate signal generating unit a2 shortens the time width of the ON pulse in the second gate signal, thereby expanding the dead time from the default time width Δt to a time width Δ2t (expanded time width).
一方、ステップＳ３の判断が「Ｎｏ」の場合つまり三相インバータ回路Ｂの出力電力が電力しきい値Ｒｗより大きい場合には、上述した通常のゲート信号におけるＯＮパルスの除去処理を行う（ステップＳ５）。すなわち、ゲート信号生成部ａ２は、図３の第６段目及び第７段目に示すように、第２ゲート信号におけるＯＮパルスを除去することにより、デッドタイムを既定の時間幅Δｔから時間幅Δ６ｔ（拡大時間幅）に拡大させる。 On the other hand, if the determination in step S3 is "No", that is, if the output power of the three-phase inverter circuit B is greater than the power threshold value Rw, the above-mentioned ON pulse in the normal gate signal is removed (step S5). That is, as shown in the sixth and seventh rows of FIG. 3, the gate signal generating unit a2 removes the ON pulse in the second gate signal, thereby expanding the dead time from the default time width Δt to a time width Δ6t (expanded time width).
このようにゲート信号生成部ａ２は、三相インバータ回路Ｂの出力電力の電力しきい値Ｒｗに対する大小に応じてデッドタイムの設定方法を切替える。すなわち、ゲート信号生成部ａ２は、三相インバータ回路Ｂの出力電力が電力しきい値Ｒｗ以下の場合、第２ゲート信号（他方のゲート信号）のＯＮ時間（オン時間）を第１ゲート信号（一方のゲート信号）のＯＮ時間よりも短くすることによってデッドタイムの時間幅Δ２ｔ（拡大時間幅）を設定し、これに対して三相インバータ回路Ｂの出力電力が電力しきい値Ｒｗより大きい場合には、第２ゲート信号（他方のゲート信号）のＯＮパルスを除去することによってデッドタイムの時間幅Δ６ｔ（拡大時間幅）を設定する。 In this way, the gate signal generating unit a2 switches the method of setting the dead time depending on whether the output power of the three-phase inverter circuit B is greater than the power threshold value Rw. That is, when the output power of the three-phase inverter circuit B is equal to or less than the power threshold value Rw, the gate signal generating unit a2 sets the time width Δ2t (expanded time width) of the dead time by making the ON time of the second gate signal (the other gate signal) shorter than the ON time of the first gate signal (one gate signal), and when the output power of the three-phase inverter circuit B is greater than the power threshold value Rw, the gate signal generating unit a2 sets the time width Δ6t (expanded time width) of the dead time by removing the ON pulse of the second gate signal (the other gate signal).
ここで、図３ではＵ相つまり上アーム用ＭＯＳ型トランジスタ１用の第１ゲート信号及び下アーム用ＭＯＳ型トランジスタ２用の第２ゲート信号に関するデッドタイムの時間幅Δｔの拡大処理について説明したが、Ｖ相及びＷ相つまり上アーム用ＭＯＳ型トランジスタ３用の第３ゲート信号及び下アーム用ＭＯＳ型トランジスタ４用の第４ゲート信号並びに上アーム用ＭＯＳ型トランジスタ５用の第５ゲート信号及び下アーム用ＭＯＳ型トランジスタ６用の第６ゲート信号についても、同様にデッドタイムの時間幅Δｔの拡大処理が行われる。
Here, in FIG. 3, the process of expanding the dead time width Δt for the U phase, i.e., the first gate signal for the upper arm MOS transistor 1 and the second gate signal for the lower
ゲート信号生成部ａ２は、このような三相に関するデッドタイムの時間幅Δｔの拡大処理を完了すると、拡大時間幅つまり時間幅Δ２ｔあるいは時間幅Δ６ｔにおいて第１～第６ＭＯＳ型トランジスタ１～６の動作温度の推定処理を実行する（ステップＳ６）。この動作温度の推定処理は、温度推定部ａ１が、図４に示す一連の処理を実行することによって実現される。 When the gate signal generating unit a2 completes the process of expanding the time width Δt of the dead time for the three phases, it executes a process of estimating the operating temperatures of the first to sixth MOS transistors 1 to 6 during the expanded time width, i.e., the time width Δ2t or the time width Δ6t (step S6). This process of estimating the operating temperatures is realized by the temperature estimating unit a1 executing the series of processes shown in FIG. 4.
なお、Ｕ相、Ｖ相及びＷ相における第１～第６ＭＯＳ型トランジスタ１～６の動作温度の推定手順は、基本的に同一である。したがって、以下では図４を参照することにより、Ｕ相の上アーム用ＭＯＳ型トランジスタ１及び下アーム用ＭＯＳ型トランジスタ２の動作温度の推定手順について詳しく説明する。
The procedure for estimating the operating temperatures of the first to sixth MOS transistors 1 to 6 in the U-phase, V-phase, and W-phase is basically the same. Therefore, the procedure for estimating the operating temperatures of the upper arm MOS transistor 1 and the lower
温度推定部ａ１は、Ｕ相の上アーム用ＭＯＳ型トランジスタ１及び下アーム用ＭＯＳ型トランジスタ２の動作温度の推定に際して、最初に第１電流センサ１３から入力されるＵ相電流信号に基づいてＵ相電流Ｉｕの極性がプラスであるか否かを判断する（ステップＳａ１）。
When estimating the operating temperatures of the U-phase upper arm MOS transistor 1 and the U-phase lower
温度推定部ａ１は、このステップＳａ１の判断が「Ｙｅｓ」の場合つまりＵ相電流Ｉｕの極性がプラスの場合、ゲート信号生成部ａ２から入力される状態信号（スイッチ状態信号）に基づいてＵ相上アームを構成する上アーム用ＭＯＳ型トランジスタ１がＯＦＦ状態にあるか否かを判断する（ステップＳａ２）。 If the determination in step Sa1 is “Yes”, that is, if the polarity of the U-phase current Iu is positive, the temperature estimator a1 determines whether or not the upper-arm MOS transistor 1 constituting the U-phase upper arm is in the OFF state based on the state signal (switch state signal) input from the gate signal generator a2 (step Sa2).
そして、温度推定部ａ１は、このステップＳａ２の判断が「Ｙｅｓ」の場合つまり上アーム用ＭＯＳ型トランジスタ１がＯＦＦ状態の場合、上記状態信号（スイッチ状態信号）に基づいてＵ相下アームを構成する下アーム用ＭＯＳ型トランジスタ２がＯＦＦ状態にあるか否かを判断する（ステップＳａ３）。
Then, if the determination in step Sa2 is "Yes," i.e., if the upper arm MOS transistor 1 is in the OFF state, the temperature estimator a1 determines whether the lower
温度推定部ａ１は、このステップＳａ３の判断が「Ｙｅｓ」の場合、つまり図３に示したように上アーム用ＭＯＳ型トランジスタ１と下アーム用ＭＯＳ型トランジスタ２とが何れもＯＦＦ状態であるデッドタイムにおいて、Ｕ相電流Ｉｕを取得し（ステップＳａ４）、また第２電圧センサ１０から入力されるＵ相電圧信号に基づいてＵ相電圧Ｖｕを取得する（ステップＳａ５）。
If the determination in step Sa3 is “Yes”, that is, during the dead time when both the upper arm MOS transistor 1 and the lower
そして、温度推定部ａ１は、Ｕ相電流Ｉｕ及びＵ相電圧Ｖｕを用いてマップデータを検索することにより、Ｕ相電流Ｉｕ及びＵ相電圧Ｖｕに対応するマップ値つまりボディダイオードＤ２のジャンクション温度Ｔ２を取得する（ステップＳａ６）。そして、温度推定部ａ１は、このようにして取得したボディダイオードＤ２のジャンクション温度Ｔ２を下アーム用ＭＯＳ型トランジスタ２の動作温度とする（ステップＳａ７）。 The temperature estimator a1 then searches map data using the U-phase current Iu and the U-phase voltage Vu to obtain a map value corresponding to the U-phase current Iu and the U-phase voltage Vu , i.e., the junction temperature T2 of the body diode D2 (step Sa6).The temperature estimator a1 then determines the thus obtained junction temperature T2 of the body diode D2 as the operating temperature of the lower-arm MOS transistor 2 (step Sa7).
このようにして下アーム用ＭＯＳ型トランジスタ２の動作温度（ボディダイオードＤ２のジャンクション温度Ｔ２）を取得すると、温度推定部ａ１は、電流センサ１３から入力されるＵ相電流信号に基づいてＵ相電流Ｉｕの極性がマイナスであるか否かを判断する（ステップＳａ８）。 Having thus acquired the operating temperature of the lower-arm MOS transistor 2 (the junction temperature T2 of the body diode D2), the temperature estimator a1 determines whether the polarity of the U-phase current Iu is negative based on the U-phase current signal input from the current sensor 13 (step Sa8).
そして、温度推定部ａ１は、このステップＳａ８の判断が「Ｙｅｓ」の場合つまりＵ相電流Ｉｕの極性がマイナスの場合、ゲート信号生成部ａ２から入力される状態信号（スイッチ状態信号）に基づいてＵ相上アームを構成する上アーム用ＭＯＳ型トランジスタ１がＯＦＦ状態にあるか否かを判断する（ステップＳａ９）。 If the determination in step Sa8 is “Yes”, that is, if the polarity of the U-phase current Iu is negative, the temperature estimator a1 determines whether or not the upper-arm MOS transistor 1 constituting the U-phase upper arm is in the OFF state based on the state signal (switch state signal) input from the gate signal generator a2 (step Sa9).
そして、温度推定部ａ１は、このステップＳａ９の判断が「Ｙｅｓ」の場合つまり上アーム用ＭＯＳ型トランジスタ１がＯＦＦ状態の場合、上記状態信号（スイッチ状態信号）に基づいてＵ相下アームを構成する下アーム用ＭＯＳ型トランジスタ２がＯＦＦ状態にあるか否かを判断する（ステップＳａ１０）。
Then, if the determination in step Sa9 is "Yes," that is, if the upper arm MOS transistor 1 is in the OFF state, the temperature estimator a1 determines whether the lower
温度推定部ａ１は、このステップＳａ１０の判断が「Ｙｅｓ」の場合、つまり図３に示したように上アーム用ＭＯＳ型トランジスタ１と下アーム用ＭＯＳ型トランジスタ２とが何れもＯＦＦ状態であるデッドタイムにおいてＵ相電流Ｉｕを取得し（ステップＳａ１１）、また電圧センサ１０から入力されるＵ相電圧信号から取得したＵ相電圧Ｖｕを電源電圧ＶＤから減算することによってボディダイオードＤ１の順方向電圧Ｖ１を取得する（ステップＳａ１２）。
If the determination in step Sa10 is “Yes,” that is, during the dead time when both the upper arm MOS transistor 1 and the lower
そして、温度推定部ａ１は、Ｕ相電流Ｉｕ及び順方向電圧Ｖ１を用いてマップデータを検索することにより、Ｕ相電流Ｉｕ及び順方向電圧Ｖ１に対応するマップ値つまりボディダイオードＤ１のジャンクション温度Ｔ１を取得する（ステップＳａ１３）。そして、温度推定部ａ１は、このようにして取得したボディダイオードＤ１のジャンクション温度Ｔ１を下アーム用ＭＯＳ型トランジスタ１の動作温度とする（ステップＳａ１４）。 The temperature estimator a1 then searches map data using the U-phase current Iu and the forward voltage V1 to obtain a map value corresponding to the U-phase current Iu and the forward voltage V1 , i.e., the junction temperature T1 of the body diode D1 (step Sa13).The temperature estimator a1 then determines the thus obtained junction temperature T1 of the body diode D1 as the operating temperature of the lower-arm MOS transistor 1 (step Sa14).
温度推定部ａ１は、このようにして上アーム用ＭＯＳ型トランジスタ１及び下アーム用ＭＯＳ型トランジスタ２の各動作温度を取得するが、Ｖ相スイッチングレグＲｖを構成する上アーム用ＭＯＳ型トランジスタ３及び下アーム用ＭＯＳ型トランジスタ４並びにＷ相スイッチングレグＲｗを構成する上アーム用ＭＯＳ型トランジスタ５及び下アーム用ＭＯＳ型トランジスタ６についても同様に行う。
The temperature estimation unit a1 obtains the operating temperatures of the upper arm MOS transistor 1 and the lower
すなわち、温度推定部ａ１は、第１～第６ＭＯＳ型トランジスタ１～６の全てについて、各々の動作温度を取得する。そして、温度推定部ａ１は、このような第１～第６ＭＯＳ型トランジスタ１～６の各動作温度をゲート信号生成部ａ２に出力する。 That is, the temperature estimator a1 acquires the operating temperatures of each of the first to sixth MOS transistors 1 to 6. The temperature estimator a1 then outputs these operating temperatures of each of the first to sixth MOS transistors 1 to 6 to the gate signal generator a2.
ゲート信号生成部ａ２は、第１～第６ＭＯＳ型トランジスタ１～６の動作温度が予め設定された許容範囲内にある場合、第１～第６ＭＯＳ型トランジスタ１～６の動作温度に関わりなく第１～第６ＭＯＳ型トランジスタ１～６を制御する第１～第６ゲート信号を生成するが、第１～第６ＭＯＳ型トランジスタ１～６の何れかの動作温度が許容範囲を逸脱すると、つまり異常温度のＭＯＳ型トランジスタが発生すると、当該異常温度のＭＯＳ型トランジスタを強制的にＯＦＦ状態とするゲート信号を生成することにより、異常温度のＭＯＳ型トランジスタの出力を抑えて発熱を低減する。 When the operating temperatures of the first to sixth MOS transistors 1 to 6 are within a preset allowable range, the gate signal generating unit a2 generates the first to sixth gate signals that control the first to sixth MOS transistors 1 to 6 regardless of the operating temperatures of the first to sixth MOS transistors 1 to 6. However, when the operating temperature of any of the first to sixth MOS transistors 1 to 6 deviates from the allowable range, that is, when an abnormally hot MOS transistor occurs, the gate signal generating unit a2 generates a gate signal that forcibly switches the abnormally hot MOS transistor to an OFF state, thereby suppressing the output of the abnormally hot MOS transistor and reducing heat generation.
本実施形態によれば、通常のゲート信号におけるデッドタイムの時間幅Δｔよりも拡大されたデッドタイムの時間幅Δ２ｔあるいは時間幅Δ６ｔにおいて第１～第６ボディダイオードＤ１～Ｄ６の順方向電流及び順方向電圧を取得して第１～第６ＭＯＳ型トランジスタ１～６の動作温度を推定するので、高速動作を必要とすることなく第１～第６ＭＯＳ型トランジスタ１～６（半導体スイッチング素子）の動作温度を推定することが可能である。 According to this embodiment, the forward current and forward voltage of the first to sixth body diodes D1 to D6 are acquired during the dead time width Δ2t or Δ6t, which is wider than the dead time width Δt in a normal gate signal, to estimate the operating temperatures of the first to sixth MOS transistors 1 to 6. This makes it possible to estimate the operating temperatures of the first to sixth MOS transistors 1 to 6 (semiconductor switching elements) without requiring high-speed operation.
また、本実施形態によれば、このようにして得られた第１～第６ＭＯＳ型トランジスタ１～６（半導体スイッチング素子）の動作温度に基づいて第１～第６ゲート信号を生成するので、第１～第６ＭＯＳ型トランジスタ１～６を的確に制御することが可能である。 In addition, according to this embodiment, the first to sixth gate signals are generated based on the operating temperatures of the first to sixth MOS transistors 1 to 6 (semiconductor switching elements) obtained in this manner, making it possible to accurately control the first to sixth MOS transistors 1 to 6.
なお、本発明は上記実施形態に限定されるものではなく、例えば以下のような変形例が考えられる。
（１）上記実施形態では、三相インバータ回路Ｂ（スイッチング回路）を６つのＭＯＳ型トランジスタ１～６（半導体スイッチング素子）で構成したが、本発明はこれに限定されない。本発明は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のＭＯＳ型トランジスタとは異なる形態の半導体スイッチング素子を用いて構成された三相インバータ回路にも適用することができる。
The present invention is not limited to the above-described embodiment, and the following modifications are possible.
(1) In the above embodiment, the three-phase inverter circuit B (switching circuit) is configured with six MOS transistors 1 to 6 (semiconductor switching elements), but the present invention is not limited to this. The present invention can also be applied to a three-phase inverter circuit configured using semiconductor switching elements of a type different from MOS transistors, such as IGBTs (Insulated Gate Bipolar Transistors).
例えばＩＧＢＴを半導体スイッチング素子として採用する場合、ボディダイオードとして一体になっているＲＣ－ＩＧＢＴ（逆導通ＩＧＢＴ）でもＭＯＳ型トランジスタと同様に、動作時の順方向電流及び順方向電圧から推定したボディダイオードのジャンクション温度から半導体スイッチング素子の温度を推定することができる。 For example, when an IGBT is used as a semiconductor switching element, the temperature of the semiconductor switching element can be estimated from the junction temperature of the body diode, which is estimated from the forward current and forward voltage during operation, in the same way as with a MOS transistor, even with an RC-IGBT (reverse conducting IGBT) that is integrated as a body diode.
また、ＭＯＳ型トランジスタのように寄生ダイオードとしてのボディダイオードを備えていないＩＧＢＴにおいても、同一のＤＣＢ基板などの熱の影響を受ける程度に近接して設ける必要はあるが、順方向電流及び順方向電圧から推定した還流ダイオードのジャンクション温度から半導体スイッチング素子の温度を推定することができる。 In addition, even in IGBTs that do not have a body diode as a parasitic diode like MOS transistors, the temperature of the semiconductor switching element can be estimated from the junction temperature of the freewheeling diode estimated from the forward current and forward voltage, although they need to be placed close enough to be affected by the heat of the same DCB substrate, etc.
（２）上記実施形態では、スイッチング回路の一種である三相インバータ回路Ｂについて説明したが、本発明は三相インバータ回路Ｂ以外のスイッチング回路にも適用することができる。本発明は、例えば１つの半導体スイッチング素子を備えるスイッチング回路にも適用することができる。すなわち、本発明は、スイッチング回路を構成すると共に各々に還流ダイオードが設けられた１あるいは複数の半導体スイッチング素子の動作温度の推定に適用することができる。 (2) In the above embodiment, a three-phase inverter circuit B, which is a type of switching circuit, has been described, but the present invention can also be applied to switching circuits other than the three-phase inverter circuit B. The present invention can also be applied to a switching circuit having, for example, one semiconductor switching element. In other words, the present invention can be applied to estimating the operating temperature of one or more semiconductor switching elements that constitute a switching circuit and are each provided with a free wheel diode.
（３）上記実施形態では、三相インバータ回路Ｂ（スイッチング回路）を構成する全てのＭＯＳ型トランジスタ１～６（半導体スイッチング素子）の動作温度を推定したが、本発明はこれに限定されない。例えば、第１～第６ＭＯＳ型トランジスタ１～６（半導体スイッチング素子）の一部の動作温度を推定してもよい。 (3) In the above embodiment, the operating temperatures of all MOS transistors 1 to 6 (semiconductor switching elements) that make up the three-phase inverter circuit B (switching circuit) are estimated, but the present invention is not limited to this. For example, the operating temperatures of some of the first to sixth MOS transistors 1 to 6 (semiconductor switching elements) may be estimated.
（４）上記実施形態では、温度推定の実施条件が時間条件である場合について説明したが、本発明はこれに限定されない。すなわち、時間条件以外の実施条件に基づいて第１～第６ＭＯＳ型トランジスタ１～６の動作温度を推定してもよい。 (4) In the above embodiment, the case where the implementation condition for temperature estimation is a time condition has been described, but the present invention is not limited to this. In other words, the operating temperatures of the first to sixth MOS transistors 1 to 6 may be estimated based on implementation conditions other than a time condition.
Ａ 制御装置
ａ１ 温度推定部
ａ２ ゲート信号生成部
Ｂ 三相インバータ回路（スイッチング回路）
Ｄ１ ボディダイオード（還流ダイオード）
Ｄ２ ボディダイオード（還流ダイオード）
Ｄ３ ボディダイオード（還流ダイオード）
Ｄ４ ボディダイオード（還流ダイオード）
Ｄ５ ボディダイオード（還流ダイオード）
Ｄ６ ボディダイオード（還流ダイオード）
Ｒｕ Ｕ相スイッチングレグ
Ｒｖ Ｖ相スイッチングレグ
Ｒｗ Ｗ相スイッチングレグ
１ 上アーム用ＭＯＳ型トランジスタ（半導体スイッチング素子）
２ 下アーム用ＭＯＳ型トランジスタ（半導体スイッチング素子）
３ 上アーム用ＭＯＳ型トランジスタ（半導体スイッチング素子）
４ 下アーム用ＭＯＳ型トランジスタ（半導体スイッチング素子）
５ 上アーム用ＭＯＳ型トランジスタ（半導体スイッチング素子）
６ 下アーム用ＭＯＳ型トランジスタ（半導体スイッチング素子）
７ 直流電源
８ モータ
９ 第１電圧センサ
１０ 第２電圧センサ
１１ 第３電圧センサ
１２ 第４電圧センサ
１３ 第１電流センサ
１４ 第２電流センサ
１５ 第３電流センサ
A Control device a1 Temperature estimation unit a2 Gate signal generation unit B Three-phase inverter circuit (switching circuit)
D1 Body diode (freewheeling diode)
D2 Body diode (freewheeling diode)
D3 Body diode (freewheeling diode)
D4 Body diode (freewheeling diode)
D5 Body diode (freewheeling diode)
D6 Body diode (freewheeling diode)
Ru U-phase switching leg Rv V-phase switching leg Rw W-phase switching leg 1 Upper arm MOS transistor (semiconductor switching element)
2. Lower arm MOS transistor (semiconductor switching element)
3. Upper arm MOS transistor (semiconductor switching element)
4. Lower arm MOS transistor (semiconductor switching element)
5. Upper arm MOS transistor (semiconductor switching element)
6 Lower arm MOS transistor (semiconductor switching element)
7
Claims (3)
前記上アーム用半導体スイッチング素子と前記下アーム用半導体スイッチング素子とのデッドタイムを既定の時間幅よりも拡大した拡大時間幅において前記インバータ回路から取得した前記還流ダイオードの順方向電圧及び順方向電流に基づいて前記動作温度を推定し、
前記拡大時間幅は、前記上アーム用半導体スイッチング素子及び前記下アーム用半導体スイッチング素子を各々に制御する一方及び他方のゲート信号のうち、他方のゲート信号のＯＮパルスを除去することによって設定されることを特徴とする温度推定装置。 A temperature estimation device for estimating operating temperatures of an upper arm semiconductor switching element and a lower arm semiconductor switching element in an inverter circuit having one or more switching legs each including an upper arm semiconductor switching element and a lower arm semiconductor switching element each provided with a free wheel diode, the device comprising:
estimating the operating temperature based on a forward voltage and a forward current of the free wheel diode acquired from the inverter circuit during an extended time width obtained by extending a dead time between the upper arm semiconductor switching element and the lower arm semiconductor switching element from a predetermined time width ;
the expanded time width is set by removing an ON pulse of the other of one and the other of gate signals which control the upper arm semiconductor switching element and the lower arm semiconductor switching element, respectively .
当該三相インバータ回路から得られる前記順方向電圧及び前記順方向電流に基づいて前記動作温度を推定することを特徴とする請求項１に記載の温度推定装置。 the inverter circuit is a three-phase inverter circuit having three switching legs,
2. The temperature estimation device according to claim 1, wherein the operating temperature is estimated based on the forward voltage and the forward current obtained from the three-phase inverter circuit .
該温度推定装置が推定した前記動作温度に基づいて前記上アーム用半導体スイッチング素子及び前記下アーム用半導体スイッチング素子を制御するゲート信号を生成するゲート信号生成部とa gate signal generating unit that generates gate signals for controlling the upper arm semiconductor switching elements and the lower arm semiconductor switching elements based on the operating temperature estimated by the temperature estimation device;
を備えることを特徴とする制御装置。A control device comprising:
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020201669A JP7580259B2 (en) | 2020-12-04 | 2020-12-04 | Temperature Estimation Device and Control Device |
| PCT/JP2021/040626 WO2022097685A1 (en) | 2020-11-09 | 2021-11-04 | Temperature estimation device and control device |
| CN202180075384.1A CN116508256A (en) | 2020-11-09 | 2021-11-04 | Temperature estimation device and control device |
| EP21889237.0A EP4243271A4 (en) | 2020-11-09 | 2021-11-04 | TEMPERATURE ESTIMATING DEVICE AND CONTROL DEVICE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020201669A JP7580259B2 (en) | 2020-12-04 | 2020-12-04 | Temperature Estimation Device and Control Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022089339A JP2022089339A (en) | 2022-06-16 |
| JP7580259B2 true JP7580259B2 (en) | 2024-11-11 |
Family
ID=81989102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020201669A Active JP7580259B2 (en) | 2020-11-09 | 2020-12-04 | Temperature Estimation Device and Control Device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7580259B2 (en) |
| CN (1) | CN116508256A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005168262A (en) | 2003-12-05 | 2005-06-23 | Nissan Motor Co Ltd | Temperature detector for inverter circuit for electric motor |
| JP2019013102A (en) | 2017-06-30 | 2019-01-24 | ルネサスエレクトロニクス株式会社 | Semiconductor device, power module, and control method of power conversion device |
-
2020
- 2020-12-04 JP JP2020201669A patent/JP7580259B2/en active Active
-
2021
- 2021-11-04 CN CN202180075384.1A patent/CN116508256A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005168262A (en) | 2003-12-05 | 2005-06-23 | Nissan Motor Co Ltd | Temperature detector for inverter circuit for electric motor |
| JP2019013102A (en) | 2017-06-30 | 2019-01-24 | ルネサスエレクトロニクス株式会社 | Semiconductor device, power module, and control method of power conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116508256A (en) | 2023-07-28 |
| JP2022089339A (en) | 2022-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110323991B (en) | Power module and method for providing multiphase current to multiphase load | |
| US9112429B2 (en) | Power converter using a field effect transistor and a diode | |
| CN107148738B (en) | power conversion device | |
| US8582335B2 (en) | Inverter apparatus | |
| US9698712B2 (en) | Inverter apparatus | |
| Niwa et al. | A dead-time-controlled gate driver using current-sense FET integrated in SiC MOSFET | |
| JP2010199490A (en) | Temperature measurement device of power semiconductor device, and power semiconductor module using the same | |
| JP2013258857A (en) | Semiconductor module and method for controlling the same | |
| CN119224515B (en) | Junction temperature measuring circuit, design method and application of automotive inverter power device | |
| JP2018085786A (en) | Switch driving control device | |
| Lüdecke et al. | Optimized IGBT turn-off switching performance using the full device safe operating area | |
| CN119343858A (en) | Semiconductor device and power conversion device | |
| JP2016208770A (en) | Power converter | |
| CN116073692A (en) | Method and device for determining power loss of semiconductor structural elements of an inverter | |
| JP7580259B2 (en) | Temperature Estimation Device and Control Device | |
| JP5472052B2 (en) | Drive control device for power conversion circuit | |
| JP2012029490A (en) | Electric power conversion system and electric power conversion method | |
| WO2022097685A1 (en) | Temperature estimation device and control device | |
| Blinov et al. | Loss calculation methods of half-bridge square-wave inverters | |
| JP2020078239A (en) | Power conversion device | |
| JP7580248B2 (en) | Temperature Estimation Device and Control Device | |
| JP7180264B2 (en) | Control device | |
| Lakshmeesha et al. | Switching behavior of a hybrid Si-IGBT and SiC MOSFET based ANPC Topology | |
| JP2010154726A (en) | Method of controlling power converter | |
| US20250239959A1 (en) | Electric power conversion device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20210226 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210408 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241001 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241029 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7580259 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |