JP7580322B2 - 昇温装置、昇温プログラム及び昇温方法 - Google Patents

Description

本発明は、昇温装置、昇温プログラム及び昇温方法に関する。

従来から二次電池の劣化が抑制され易い好適な温度まで二次電池を昇温させる技術が利用されている。このような技術の一例として、例えば、特許文献１に開示されている充放電装置が挙げられる。

当該充放電装置は、電力貯蔵装置の充放電を制御するものであり、加温判断部と、加温制御部とを備える。加温判断部は、電力貯蔵装置の起動時に電力貯蔵装置の温度を取得し、温度に基づいて電力貯蔵装置を加温するか否かを判断する。加温制御部は、加温判断部が電力貯蔵装置を加温すると判断した場合に、電力貯蔵装置の温度および充電レベルに対応する電力貯蔵装置の内部抵抗の抵抗値の周波数特性を求め、周波数特性に基づいて決定した充放電周期で電力貯蔵装置の充電と放電を交互に繰り返す制御を行うことにより電力貯蔵装置の加温を制御する。

特許第５２２５５１９号公報

しかし、上述した充放電装置は、スイッチング素子の制御の方法によっては、回路で発生する損失が大きくなってしまうことがある。

本発明は、このような事情を考慮してなされたものであり、回路で発生する損失を低減させることができる昇温装置、昇温プログラム及び昇温方法を提供することを目的の一つとする。

この発明に係る昇温装置、昇温プログラム及び昇温方法は、以下の構成を採用した。

（１）：この発明の一態様に係る昇温装置は、一方の端子が蓄電体の端子に接続されている第一コンデンサと、前記第一コンデンサの他方の端子及び前記蓄電体の端子に接続されている第一スイッチ素子と、一方の端子が前記蓄電体の端子に接続されている第二コンデンサと、前記蓄電体の端子及び前記第二コンデンサの他方の端子に接続されている第二スイッチ素子と、前記第一コンデンサの他方の端子及び前記第二コンデンサの他方の端子に接続されている第三スイッチ素子と、を備える交流発生回路について、前記第一スイッチ素子、前記第二スイッチ素子及び前記第三スイッチ素子が非通電状態となっている初期状態から前記第一スイッチ素子のデューティ比及び前記第二スイッチ素子のデューティ比と前記第三スイッチ素子のデューティ比との一方のデューティ比を０パーセントから増加させ、前記初期状態から前記第一スイッチ素子のデューティ比及び前記第二スイッチ素子のデューティ比と前記第三スイッチ素子のデューティ比との一方のデューティ比を増加させた分だけ前記第一スイッチ素子のデューティ比及び前記第二スイッチ素子のデューティ比と前記第三スイッチ素子のデューティ比との他方のデューティ比を１００パーセントから減少させるデューティ比制御処理を実行するスイッチ素子制御部を備える昇温装置である。

（２）：上記（１）の態様において、前記スイッチ素子制御部は、前記第一スイッチ素子、前記第二スイッチ素子及び前記第三スイッチ素子の少なくとも一つが寄生ダイオードを有する前記交流発生回路について、前記デューティ比制御処理を実行するものである。

（３）：上記（２）の態様において、前記スイッチ素子制御部は、前記第一スイッチ素子及び前記第二スイッチ素子が通電状態であり、前記第三スイッチ素子が非通電状態である状態と、前記第一スイッチ素子及び前記第二スイッチ素子が非通電状態であり、前記第三スイッチ素子が通電状態である状態との間に設けるデッドタイムの長さを所定の値より短いものとし、所定の閾値を超える電流の発生を回避可能な長さとするものである。

（４）：上記（１）から（３）のいずれか一つに記載の態様において、前記スイッチ素子制御部は、前記第一スイッチ素子、前記第二スイッチ素子及び前記第三スイッチ素子の少なくとも一つに還流ダイオードが接続されている前記交流発生回路について、前記デューティ比制御処理を実行するものである。

（５）：上記（４）の態様において、前記スイッチ素子制御部は、前記第一スイッチ素子及び前記第二スイッチ素子が通電状態であり、前記第三スイッチ素子が非通電状態である状態と、前記第一スイッチ素子及び前記第二スイッチ素子が非通電状態であり、前記第三スイッチ素子が通電状態である状態との間に設けるデッドタイムの長さを所定の値よりも短いものとし、所定の閾値を超える電流の発生を回避可能な長さとするものである。

（６）：上記（１）から（５）のいずれか一つに記載の態様において、前記スイッチ素子制御部は、前記第一スイッチ素子、前記第二スイッチ素子及び前記第三スイッチ素子の少なくとも一つが絶縁ゲートバイポーラトランジスタ又は金属酸化膜半導体電界効果トランジスタである前記交流発生回路について、前記デューティ比制御処理を実行するものである。

（７）：この発明の一態様に係る昇温プログラムは、一方の端子が蓄電体の端子に接続されている第一コンデンサと、前記第一コンデンサの他方の端子及び前記蓄電体の端子に接続されている第一スイッチ素子と、一方の端子が前記蓄電体の端子に接続されている第二コンデンサと、前記蓄電体の端子及び前記第二コンデンサの他方の端子に接続されている第二スイッチ素子と、前記第一コンデンサの他方の端子及び前記第二コンデンサの他方の端子に接続されている第三スイッチ素子と、を備える交流発生回路について、前記第一スイッチ素子、前記第二スイッチ素子及び前記第三スイッチ素子が非通電状態となっている初期状態から前記第一スイッチ素子のデューティ比及び前記第二スイッチ素子のデューティ比と前記第三スイッチ素子のデューティ比との一方のデューティ比を０パーセントから増加させ、前記初期状態から前記第一スイッチ素子のデューティ比及び前記第二スイッチ素子のデューティ比と前記第三スイッチ素子のデューティ比との一方のデューティ比を増加させた分だけ前記第一スイッチ素子のデューティ比及び前記第二スイッチ素子のデューティ比と前記第三スイッチ素子のデューティ比との他方のデューティ比を１００パーセントから減少させるデューティ比制御処理を実行するスイッチ素子制御機能をコンピュータに実現させる昇温プログラムである。

（８）：この発明の一態様に係る昇温方法は、一方の端子が蓄電体の端子に接続されている第一コンデンサと、前記第一コンデンサの他方の端子及び前記蓄電体の端子に接続されている第一スイッチ素子と、一方の端子が前記蓄電体の端子に接続されている第二コンデンサと、前記蓄電体の端子及び前記第二コンデンサの他方の端子に接続されている第二スイッチ素子と、前記第一コンデンサの他方の端子及び前記第二コンデンサの他方の端子に接続されている第三スイッチ素子と、を備える交流発生回路について、前記第一スイッチ素子、前記第二スイッチ素子及び前記第三スイッチ素子が非通電状態となっている初期状態から前記第一スイッチ素子のデューティ比及び前記第二スイッチ素子のデューティ比と前記第三スイッチ素子のデューティ比との一方のデューティ比を０パーセントから増加させ、前記初期状態から前記第一スイッチ素子のデューティ比及び前記第二スイッチ素子のデューティ比と前記第三スイッチ素子のデューティ比との一方のデューティ比を増加させた分だけ前記第一スイッチ素子のデューティ比及び前記第二スイッチ素子のデューティ比と前記第三スイッチ素子のデューティ比との他方のデューティ比を１００パーセントから減少させるデューティ比制御処理を実行する昇温方法である。

（１）から（６）によれば、昇温装置は、第一スイッチ素子及び第二スイッチ素子の少なくとも一方が有する寄生ダイオードの逆回復時間の間に第三スイッチ素子に貫通電流が流れないように交流発生回路を制御する。或いは、（１）から（６）によれば、昇温装置は、第一スイッチ素子及び第二スイッチ素子の少なくとも一方に接続されている還流ダイオードの逆回復時間の間に第三スイッチ素子に貫通電流が流れないように交流発生回路を制御する。したがって、昇温装置は、このような貫通電流が流れることにより第三スイッチ素子で発生する損失を低減させることができる。

第一実施例及び第二実施例に係る駆動機構の一例を示す図である。 第一実施例及び第二実施例に係る昇温装置により制御される交流発生回路の一例を示す図である。 第一実施例及び第二実施例に係る交流発生回路に含まれている第一スイッチ素子、第二スイッチ素子及び第三スイッチ素子に供給されるゲート信号と、交流発生回路により蓄電体に供給される交流電流との一例を示す図である。 比較例に係る昇温装置により三つのスイッチ素子に供給されるゲート信号と、当該ゲート信号が供給された場合における第三スイッチ素子の二つの端子の電位と、当該ゲート信号が供給された場合に第三スイッチ素子を流れる電流及び第一スイッチ素子を流れる電流と、第三スイッチ素子で発生する損失との一例を示す図である。 図４に示した第一期間において交流発生回路を流れる電流の一例を示す図である。 図４に示した第二期間において交流発生回路を流れる電流の一例を示す図である。 図４に示した第三期間において交流発生回路を流れる電流の一例を示す図である。 図４に示した第四期間において交流発生回路を流れる電流の一例を示す図である。 第一スイッチ素子、第二スイッチ素子及び第三スイッチ素子各々のデューティ比の比較例に係る経時的な変化と、当該デューティ比を有するゲート信号が交流発生回路に供給された場合に蓄電体、第一コンデンサ及び第二コンデンサ各々に印加される電圧と、蓄電体に供給される電流と、第一スイッチ素子、第二スイッチ素子及び第三スイッチ素子各々で発生する損失との一例を示す図である。 第一実施例に係る昇温装置により三つのスイッチ素子に供給されるゲート信号と、当該ゲート信号が供給された場合における第三スイッチ素子の二つの端子の電位と、当該ゲート信号が供給された場合に第三スイッチ素子を流れる電流及び第一スイッチ素子を流れる電流と、第三スイッチ素子で発生する損失との一例を示す図である。 図１０に示した第一期間において交流発生回路を流れる電流の一例を示す図である。 図１０に示した第二期間において交流発生回路を流れる電流の一例を示す図である。 図１０に示した第三期間において交流発生回路を流れる電流の一例を示す図である。 図１０に示した第四期間において交流発生回路を流れる電流の一例を示す図である。 第一スイッチ素子、第二スイッチ素子及び第三スイッチ素子各々のデューティ比の第一実施例に係る経時的な変化と、当該デューティ比を有するゲート信号が交流発生回路に供給された場合に蓄電体、第一コンデンサ及び第二コンデンサ各々に印加される電圧と、蓄電体に供給される電流と、第一スイッチ素子、第二スイッチ素子及び第三スイッチ素子各々で発生する損失との一例を示す図である。 第二実施例に係る昇温装置により三つのスイッチ素子に供給されるゲート信号と、当該ゲート信号が供給された場合における第三スイッチ素子の二つの端子の電位と、当該ゲート信号が供給された場合に第三スイッチ素子を流れる電流及び第一スイッチ素子を流れる電流と、第三スイッチ素子で発生する損失との一例を示す図である。 第二実施例に係る昇温装置により三つのスイッチ素子に供給されるゲート信号と、当該ゲート信号が供給された場合における第三スイッチ素子の二つの端子の電位と、当該ゲート信号が供給された場合に第三スイッチ素子を流れる電流と、第一スイッチ素子を流れる電流及び第三スイッチ素子で発生する損失との一例を示す図である。 図１６に示した第一期間において交流発生回路を流れる電流の一例を示す図である。 図１６に示した第二期間において交流発生回路を流れる電流の一例を示す図である。 図１６に示した第三期間において交流発生回路を流れる電流の一例を示す図である。 図１６に示した第四期間において交流発生回路を流れる電流の一例を示す図である。 図１７に示した第五期間において交流発生回路を流れる電流の一例を示す図である。 図１７に示した第六期間において交流発生回路を流れる電流の一例を示す図である。 図１７に示した第七期間において交流発生回路を流れる電流の一例を示す図である。 第一スイッチ素子、第二スイッチ素子及び第三スイッチ素子各々のデューティ比の第二実施例に係る経時的な変化と、当該デューティ比を有するゲート信号が交流発生回路に供給された場合に蓄電体、第一コンデンサ及び第二コンデンサ各々に印加される電圧と、蓄電体に供給される電流と、第一スイッチ素子、第二スイッチ素子及び第三スイッチ素子各々で発生する損失との一例を示す図である。

以下、図面を参照し、本発明に係る昇温装置、昇温プログラム及び昇温方法の実施例について説明する。

まず、図１から図３を参照しながら実施例に係る駆動機構について説明する。図１は、第一実施例及び第二実施例に係る駆動機構の一例を示す図である。図１に示した駆動機構１は、二輪、三輪又は四輪の車両等の移動体を駆動する機構である。図１に示すように、駆動機構１は、蓄電体１０と、ＰＤＵ（Power Drive Unit）２０と、回転電機３０と、エンジン４０と、駆動輪５０と、昇温装置６０とを備える。

蓄電体１０は、例えば、二次電池であり、直流電力を発生させてＰＤＵ２０に供給する。ＰＤＵ２０は、昇圧器と、インバータとを備える。ＰＤＵ２０は、蓄電体１０から供給された直流電力を昇圧器により昇圧させる。そして、ＰＤＵ２０は、昇圧器で昇圧した直流電力をインバータにより三相交流電力に変換して回転電機３０に供給する。

回転電機３０は、回転子と、固定子とを備える。回転電機３０は、移動体が備える駆動輪５０に動力を供給する電動機として機能する。また、回転電機３０は、移動体が減速している間に移動体の運動エネルギーを使用して発電する発電機として機能してもよい。エンジン４０は、例えば、ガソリンエンジン、ディーゼルエンジンであり、移動体が備える駆動輪５０に動力を供給する。

昇温装置６０は、蓄電体１０に交流電流を流すことにより蓄電体１０を好適に動作する温度まで昇温させる。図１に示すように、昇温装置６０は、交流発生回路６１と、スイッチ素子制御部６２とを備える。

図２は、第一実施例及び第二実施例に係る昇温装置により制御される交流発生回路の一例を示す図である。図２に示すように、交流発生回路６１は、第一コンデンサＣ１と、第二コンデンサＣ２と、第一スイッチ素子Ｓ１と、第二スイッチ素子Ｓ２と、第三スイッチ素子Ｓ３と、第一ダイオードＤ１と、第二ダイオードＤ２と、第三ダイオードＤ３と、第一ゲート信号送信部Ｇ１と、第二ゲート信号送信部Ｇ２と、第三ゲート信号送信部Ｇ３と、を備える。また、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３は、例えば、Ｎ型の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Metal-oxide-semiconductor Field-effect Transistor）である。

第一コンデンサＣ１は、一方の端子が蓄電体１０の正極に接続されており、他方の端子が第一スイッチ素子Ｓ１のドレイン端子及び第三スイッチ素子Ｓ３のソース端子に接続されている。第一スイッチ素子Ｓ１は、ドレイン端子が第一コンデンサＣ１の他方の端子に接続されており、ソース端子が蓄電体１０の負極及び第二コンデンサＣ２の一方の端子に接続されている。第二コンデンサＣ２は、一方の端子が蓄電体１０の負極及び第一スイッチ素子Ｓ１のソース端子に接続されており、他方の端子が第二スイッチ素子のソース端子及び第三スイッチ素子Ｓ３のドレイン端子に接続されている。また、第一コンデンサＣ１の静電容量と第二コンデンサＣ２の静電容量とは等しい。

第二スイッチ素子Ｓ２は、ドレイン端子が蓄電体１０の正極及び第一コンデンサＣ１の一方の端子に接続されており、ソース端子が第二コンデンサＣ２の他方の端子及び第三スイッチ素子Ｓ３のドレイン端子に接続されている。第三スイッチ素子Ｓ３は、ドレイン端子が第二スイッチ素子Ｓ２のソース端子及び第二コンデンサＣ２の他方の端子に接続されており、ソース端子が第一スイッチ素子Ｓ１のドレイン端子及び第一コンデンサＣ１の他方の端子に接続されている。

第一ダイオードＤ１は、第一スイッチ素子Ｓ１に接続されている還流ダイオードであり、カソード端子が第一スイッチ素子Ｓ１のドレイン端子に接続されており、アノード端子が第一スイッチ素子Ｓ１のソース端子に接続されている。第二ダイオードＤ２は、第二スイッチ素子Ｓ２に接続されている還流ダイオードであり、カソード端子が第二スイッチ素子Ｓ２のドレイン端子に接続されており、アノード端子が第二スイッチ素子Ｓ２のソース端子に接続されている。第三ダイオードＤ３は、第二スイッチ素子Ｓ２に接続されている還流ダイオードであり、カソード端子が第三スイッチ素子Ｓ３のドレイン端子に接続されており、アノード端子が第三スイッチ素子Ｓ３のソース端子に接続されている。

第一ゲート信号送信部Ｇ１は、第一スイッチ素子Ｓ１のゲート端子に接続されており、第一スイッチ素子Ｓ１のゲート端子にハイ又はローの電圧を印加する。第二ゲート信号送信部Ｇ２は、第二スイッチ素子Ｓ２のゲート端子に接続されており、第二スイッチ素子Ｓ２のゲート端子にハイ又はローの電圧を印加する。第三ゲート信号送信部Ｇ３は、第三スイッチ素子Ｓ３のゲート端子に接続されており、第三スイッチ素子Ｓ３のゲート端子にハイ又はローの電圧を印加する。

第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３は、いずれもゲート端子にハイの電圧が印加された場合、ソース端子とドレイン端子との間のコンダクタンスが高く、電流を通す通電状態となる。一方、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３は、いずれもゲート端子にローの電圧が印加された場合、ソース端子とドレイン端子との間のコンダクタンスが低く、電流をほとんど通さない非通電状態となる。

したがって、第一スイッチ素子Ｓ１のゲート端子及び第二スイッチ素子Ｓ２のゲート端子にハイの電圧が印加されており、第三スイッチ素子Ｓ３のゲート端子にローの電圧が印加されている場合、第一コンデンサＣ１と第二コンデンサＣ２とが並列接続となる。一方、第一スイッチ素子Ｓ１のゲート端子及び第二スイッチ素子Ｓ２のゲート端子にローの電圧が印加されており、第三スイッチ素子Ｓ３のゲート端子にハイの電圧が印加されている場合、第一コンデンサＣ１と第二コンデンサＣ２とが直列接続となる。また、第一スイッチ素子Ｓ１のゲート端子及び第二スイッチ素子Ｓ２のゲート端子にハイの電圧が印加される期間と、第三スイッチ素子Ｓ３のゲート端子にハイの電圧が印加される期間との間には、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３の全てを非通電状態とする期間であるデッドタイムが設けられる。

図３は、第一実施例及び第二実施例に係る交流発生回路に含まれている第一スイッチ素子、第二スイッチ素子及び第三スイッチ素子に供給されるゲート信号と、交流発生回路により蓄電体に供給される交流電流との一例を示す図である。

図３（ａ）は、横軸が時間を示しており、縦軸が第三スイッチ素子Ｓ３のゲート端子に印加されるハイ又はローの電圧を示している。図３（ｂ）は、横軸が時間を示しており、縦軸が第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のゲート端子に印加されるハイ又はローの電圧を示している。図３（ａ）に示したゲート信号の周期は、図３（ｂ）に示したゲート信号の周期と等しい。図３（ｃ）は、横軸が時間を示しており、縦軸が交流発生回路６１により蓄電体１０に供給される電流を示している。

第一コンデンサＣ１と第二コンデンサＣ２とが直列接続となっている場合における交流発生回路６１の共振周波数は、蓄電体１０が有するインダクタンス成分に依存しており、両者が並列接続となっている場合における交流発生回路６１の共振周波数の約２倍の周波数となる。このため、図３（ａ）及び図３（ｂ）に示すように、第三スイッチ素子Ｓ３のゲート端子にハイの電圧が印加される時間と、第一スイッチ素子Ｓ１のゲート端子及び第二スイッチ素子Ｓ２のゲート端子にハイの電圧が印加される時間との比は、１対２となっている。これにより、交流発生回路６１は、図３（ｃ）に示したような比較的高い精度で共振する交流電流を蓄電体１０に供給することができる。なお、図３（ｃ）は、蓄電体１０を充電する方向の電流を正の電流として示している。

スイッチ素子制御部６２は、後述するデューティ比制御処理を実行する。スイッチ素子制御部６２は、例えば、ＣＰＵ（Central Processing Unit）等のハードウェアプロセッサがソフトウェアとして実現されている制御プログラムを実行することにより実現される。スイッチ素子制御部６２の少なくとも一部は、ＬＳＩ（Large Scale Integration）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field-Programmable Gate Array）、ＧＰＵ（Graphics Processing Unit）等のハードウェア（回路部；circuitryを含む）によって実現されてもよいし、ソフトウェアとハードウェアの協働によって実現されてもよい。

［比較例］
次に、図４から図９を参照しながら比較例に係る昇温装置に含まれるスイッチ素子制御部が交流発生回路６１を制御する処理について説明する。

図４は、比較例に係る昇温装置により三つのスイッチ素子に供給されるゲート信号と、当該ゲート信号が供給された場合における第三スイッチ素子の二つの端子の電位と、当該ゲート信号が供給された場合に第三スイッチ素子を流れる電流及び第一スイッチ素子を流れる電流と、第三スイッチ素子で発生する損失との一例を示す図である。また、図４は、第一期間Ｔ１、第二期間Ｔ２、第三期間Ｔ３及び第四期間Ｔ４を示している。

図４（ａ）は、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３のゲート端子に印加されるハイ又はローの電圧の経時的な変化を示している。具体的には、図４（ａ）は、第三スイッチ素子Ｓ３のゲート端子に印加される電圧の経時的な変化を上段に実線で示しており、第一スイッチ素子Ｓ１のゲート端子及び第二スイッチ素子Ｓ２のゲート端子に印加される電圧の経時的な変化を下段に実線で示している。比較例に係る昇温装置が備えるスイッチ素子制御部は、図４（ａ）に示したゲート信号を第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３のゲート端子に供給する。また、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３が同時に導通状態となると、短絡電流が生じるため、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２と第三スイッチ素子Ｓ３とは排他的に導通状態としなければならない。スイッチ素子の応答遅れなども考慮して、全てのスイッチ素子に対して非導通状態とする時間幅すなわちデッドタイムを設定する必要があり、図４（ａ）では第二期間Ｔ２と第三期間Ｔ３がデッドタイムに相当する。

図４（ｂ）は、三つのスイッチ素子のゲート端子各々に図４（ａ）に示した電圧が印加された場合における第三スイッチ素子Ｓ３のドレイン端子の電位の経時的な変化を実線で示している。また、図４（ｂ）は、三つのスイッチ素子のゲート端子各々に図４（ａ）に示した電圧が印加された場合における第三スイッチ素子Ｓ３のソース端子の電位の経時的な変化を点線で示している。

図４（ｃ）は、三つのスイッチ素子のゲート端子各々に図４（ａ）に示した電圧が印加された場合に第三スイッチ素子Ｓ３のドレイン端子に流れ込む電流の経時的な変化を実線で示している。当該電流は、第三スイッチ素子Ｓ３のドレイン端子に流れ込む場合、正の電流となり、第三スイッチ素子Ｓ３を流れる電流と第三ダイオードＤ３を流れる電流との合計の電流となる。また、図４（ｃ）は、三つのスイッチ素子のゲート端子各々に図４（ａ）に示した電圧が印加された場合に第一スイッチ素子Ｓ１のソース端子に流れ込む電流の経時的な変化を点線で示している。当該電流は、第一スイッチ素子Ｓ１のソース端子に流れ込む場合、正の電流となり、第一スイッチ素子Ｓ１を流れる電流と第一ダイオードＤ１を流れる電流との合計の電流となる。

図４（ｄ）は、三つのスイッチ素子のゲート端子各々に図４（ａ）に示した電圧が印加された場合に第三スイッチ素子Ｓ３に貫通電流が流れることにより発生する損失の経時的な変化を実線で示している。

図５は、図４に示した第一期間において交流発生回路を流れる電流の一例を示す図である。図４に示した第一期間Ｔ１では、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が通電状態となり、第三スイッチ素子Ｓ３が非通電状態となるため、第一コンデンサＣ１と第二コンデンサＣ２とが並列接続となる。したがって、図５に矢印Ａ５１及び矢印Ａ５２で示すように電流が流れる。第一コンデンサＣ１及び第二コンデンサＣ２は、この電流により充電される。

また、図４に示した第一期間Ｔ１の間、第一スイッチ素子Ｓ１が通電状態であるため、第三スイッチ素子Ｓ３のソース端子の電位は、図４（ｂ）に点線で示すように、蓄電体１０の負極の電位０Ｖ（ボルト）に等しくなる。一方、図４に示した第一期間Ｔ１の間、第二コンデンサＣ２が充電され続け、第二コンデンサＣ２に印加される電圧が上昇し続けるため、第三スイッチ素子Ｓ３のドレイン端子の電位は、図４（ｂ）に実線で示すように、増加し続ける。

また、図４に示した第一期間Ｔ１の間、第三スイッチ素子Ｓ３が非通電状態であるため、第三スイッチ素子Ｓ３のドレイン端子に流れ込む電流は、図４（ｃ）に実線で示すように、略０Ａ（アンペア）となる。一方、図４に示した第一期間Ｔ１の間、第一スイッチ素子Ｓ１が通電状態であるため、第一スイッチ素子Ｓ１のソース端子に流れ込む電流は、図４（ｃ）に点線で示すように、略一定かつ負の電流となる。

また、図４に示した第一期間Ｔ１の間、第三スイッチ素子Ｓ３に流れ込む電流が略０Ａであるため、第三スイッチ素子Ｓ３に貫通電流が流れることにより発生する損失は、図４（ｄ）に実線で示すように、略０Ｗ（ワット）となる。

図６は、図４に示した第二期間において交流発生回路を流れる電流の一例を示す図である。図４に示した第二期間Ｔ２では、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３のいずれも非通電状態となる。しかし、第三スイッチ素子Ｓ３に第三ダイオードＤ３が接続されているため、図６に矢印Ａ６０で示すように第一コンデンサＣ１、第三ダイオードＤ３及び第二コンデンサＣ２に電流が流れる。第一コンデンサＣ１及び第二コンデンサＣ２は、この電流により充電される。第二期間Ｔ２は、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が非通電状態となった時点から第二コンデンサＣ２が満充電されるまでの期間である。

また、図４に示した第二期間Ｔ２の間、第三ダイオードＤ３に電流が流れているため、第三スイッチ素子Ｓ３のソース端子の電位は、図４（ｂ）に点線で示すように、第三スイッチ素子Ｓ３のドレイン端子の電位に等しい電位まで急激に上昇する。一方、図４に示した第二期間Ｔ２の間も第二コンデンサＣ２が充電されるため、第三スイッチ素子Ｓ３のドレイン端子の電位は、図４（ｂ）に実線で示すように、第二コンデンサＣ２が満充電された場合の電位まで上昇する。

また、図４に示した第二期間Ｔ２の間、第三スイッチ素子Ｓ３のドレイン端子から電流が流れ出しているため、第三スイッチ素子Ｓ３のドレイン端子に流れ込む電流は、図４（ｃ）に実線で示すように、負の電流となる。一方、図４に示した第二期間Ｔ２の間、第一スイッチ素子Ｓ１には電流が流れないため、第一スイッチ素子Ｓ１のソース端子に流れ込む電流は、図４（ｃ）に点線で示すように、略０Ａとなる。

また、図４に示した第二期間Ｔ２の間、第三スイッチ素子Ｓ３に流れ込む電流が略０Ａであるため、第三スイッチ素子Ｓ３に貫通電流が流れることにより発生する損失は、図４（ｄ）に実線で示すように、略０Ｗとなる。

図７は、図４に示した第三期間において交流発生回路を流れる電流の一例を示す図である。図４に示した第三期間Ｔ３では、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３のいずれも非通電状態となる。しかし、第一スイッチ素子Ｓ１に第一ダイオードＤ１が接続されており、第二スイッチ素子Ｓ２に第二ダイオードＤ２が接続されている。また、第三期間Ｔ３が開始した時点では、第三ダイオードＤ３は直前まで順方向に電流が流れていたため逆回復動作となり、逆回復時間の間は第二コンデンサＣ２、第三ダイオードＤ３、第一コンデンサＣ１の順で電流が流れ、逆回復時間経過後は第三ダイオードＤ３は非通電状態となる。また、第一コンデンサＣ１及び第二コンデンサＣ２が満充電となっている。このため、第一コンデンサＣ１が放電することにより、図７に矢印Ａ７１で示すように、第一ダイオードＤ１及び第一コンデンサＣ１に電流が流れる。また、同様に、第二コンデンサＣ２が放電することにより、図７に矢印Ａ７２で示すように、第二コンデンサＣ２及び第二ダイオードＤ２に電流が流れる。

また、図４に示した第三期間Ｔ３の間、第一スイッチ素子Ｓ１に電流が流れていないため、第三スイッチ素子Ｓ３のソース端子の電位は、図４（ｂ）に点線で示すように、蓄電体１０の負極の電位０Ｖまで急激に低下する。一方、図４に示した第三期間Ｔ３の間、第二コンデンサＣ２が放電しているため、第三スイッチ素子Ｓ３のドレイン端子の電位は、図４（ｂ）に実線で示すように、減少し続ける。

また、図４に示した第三期間Ｔ３の間、第三スイッチ素子Ｓ３に電流が流れていないため、第三スイッチ素子Ｓ３のドレイン端子に流れ込む電流は、図４（ｃ）に実線で示すように、略０Ａとなる。一方、図４に示した第三期間Ｔ３の間、第一スイッチ素子Ｓ１に電流が流れていないため、第一スイッチ素子Ｓ１のソース端子に流れ込む電流は、略０Ａとなる。

また、図４に示した第三期間Ｔ３の間、第三スイッチ素子Ｓ３に流れ込む電流が略０Ａであるため、第三スイッチ素子Ｓ３に貫通電流が流れることにより発生する損失は、図４（ｄ）に実線で示すように、０Ｗとなる。

図８は、図４に示した第四期間において交流発生回路を流れる電流の一例を示す図である。図４に示した第四期間Ｔ４では、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が非通電状態であり、第三スイッチ素子Ｓ３が通電状態となる。第四期間Ｔ４が開始した時点では、直前まで第一ダイオードＤ１及び第二ダイオードＤ２に順方向の電流が流れていて、第三スイッチ素子Ｓ３が非通電状態から通電状態に変化することで、第一ダイオードＤ１及び第二ダイオードＤ２に逆方向の電圧が印加され、逆回復電流が発生する。つまり、図７に矢印Ａ７１で示した電流及び矢印Ａ７２で示した電流が流れている時に、第三スイッチ素子Ｓ３が通電状態となる。したがって、図８に矢印Ａ８０で示すように、第二ダイオードＤ２、第三スイッチ素子Ｓ３及び第一ダイオードＤ１に電流が流れる。

また、図４に示した第四期間Ｔ４の間、第三スイッチ素子Ｓ３のソース端子の電位は、図４（ｂ）に点線で示すように、第三スイッチ素子Ｓ３のドレイン端子の電位と共に減少しつつ、時々急激に減少して第三スイッチ素子Ｓ３のドレイン端子の電位と等しい電位に戻る挙動を示す。一方、図４に示した第四期間Ｔ４の間、第三スイッチ素子Ｓ３のドレイン端子の電位は、図４（ｂ）に実線で示すように、蓄電体１０の負極の電位０Ｖに等しい電位となるまで減少し続ける。

また、図４に示した第四期間Ｔ４の間、第三スイッチ素子Ｓ３のドレイン端子に電流が流れ込んでいるため、第三スイッチ素子Ｓ３のドレイン端子に流れ込む電流は、図４（ｃ）に実線で示すように、正の電流となる。一方、図４に示した第四期間Ｔ４の間、第一スイッチ素子Ｓ１には電流が流れないため、第一スイッチ素子Ｓ１のソース端子に流れ込む電流は、第三スイッチ素子Ｓ３で損失が発生している時を除き、略０Ａとなる。

また、図４に示した第四期間Ｔ４が開始した時点で、第三スイッチ素子Ｓ３に貫通電流が流れることにより発生する損失は、図４（ｄ）に実線で示すように、第一ダイオードＤ１及び第二ダイオードＤ２の逆回復時間の間、０Ｗを超える値となる。つまり、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が通電状態で、第三スイッチ素子Ｓ３が非通電状態で、電池を放電する方向に電流が流れ、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が非通電状態に転じ、第三スイッチ素子Ｓ３も非通電状態であるデッドタイムの期間中に、第三ダイオードＤ３を経由して継続して電池を放電する方向に電流が流れていたものが、電池の有するインダクタンスと第一コンデンサＣ１及び第二コンデンサＣ２との共振作用により、電池を充電する方向に電流が転じ、第三ダイオードＤ３を経由せずに第一ダイオードＤ１及び第二ダイオードＤ２に順方向の電流が流れ始めた後に、第三スイッチ素子Ｓ３を通電状態にすると、第一ダイオードＤ１及び第二ダイオードＤ２の逆回復時間の間、第二ダイオードＤ２、第三スイッチ素子Ｓ３及び第一ダイオードＤ１に貫通電流が流れ、大きな損失が発生する。すなわち、デッドタイムの長さが所定の値よりも短いものとすれば、大きな損失の発生は防止できる。

図９は、第一スイッチ素子、第二スイッチ素子及び第三スイッチ素子各々のデューティ比の経時的な変化と、当該デューティ比を有するゲート信号が交流発生回路に供給された場合に蓄電体、第一コンデンサ及び第二コンデンサ各々に印加される電圧と、蓄電体に供給される電流と、第一スイッチ素子、第二スイッチ素子及び第三スイッチ素子各々で発生する損失との一例を示す図である。

図９（ａ）は、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３のデューティ比の経時的な変化を示している。具体的には、図９（ａ）は、第三スイッチ素子Ｓ３のデューティ比の経時的な変化を実線で示している。また、図９（ａ）は、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比の経時的な変化を点線で示している。

比較例に係るスイッチ素子制御部は、図９（ａ）に示すように、第三スイッチ素子Ｓ３のデューティ比を０％から３３％まで一定の速度で増加させる。また、比較例に係るスイッチ素子制御部は、図９（ａ）に示すように、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比を０％から６６％まで第三スイッチ素子Ｓ３と同じ速度で増加させる。この比較例において、図９（ａ）に一点鎖線で示したように、デッドタイムは１００％から１％まで時間経過に伴い減少する。

図９（ｂ）は、図９（ａ）に示したデューティ比を有するゲート信号が交流発生回路に供給された場合に蓄電体１０、第一コンデンサＣ１又は第二コンデンサＣ２に印加される電圧の経時的な変化を示している。具体的には、図９（ｂ）は、図９（ａ）に示したデューティ比を有するゲート信号が交流発生回路６１に供給された場合に蓄電体１０に印加される電圧の経時的な変化を実線で示している。また、図９（ｂ）は、図９（ａ）に示したデューティ比を有するゲート信号が交流発生回路６１に供給された場合に第一コンデンサＣ１又は第二コンデンサＣ２に印加される電圧の経時的な変化を点線で示している。

蓄電体１０に印加される電圧の振幅は、図９（ｂ）に実線で示すように、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比と、第三スイッチ素子Ｓ３のデューティ比との少なくとも一方の増加に伴って増加する。また、第一コンデンサＣに印加される電圧の振幅は、図９（ｂ）に点線で示すように、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比と、第三スイッチ素子Ｓ３のデューティ比との少なくとも一方の増加に伴って増加する。同様に、第二コンデンサＣ２に印加される電圧の振幅は、図９（ｂ）に点線で示すように、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比と、第三スイッチ素子Ｓ３のデューティ比との少なくとも一方の増加に伴って増加する。

図９（ｃ）は、図９（ａ）に示したデューティ比を有するゲート信号が交流発生回路６１に供給された場合に蓄電体１０に供給される電流を示している。蓄電体１０に供給される電流は、図９（ｃ）に示すように、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比と、第三スイッチ素子Ｓ３のデューティ比との少なくとも一方の増加に伴って増加する。

図９（ｄ）は、図９（ａ）に示したデューティ比を有するゲート信号が交流発生回路６１に供給された場合に第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２又は第三スイッチ素子Ｓ３で発生する損失を示している。具体的には、図９（ｄ）は、第一スイッチ素子Ｓ１又は第二スイッチ素子Ｓ２で発生する損失を実線で示している。また、図９（ｄ）は、第三スイッチ素子Ｓ３で発生する損失を点線で示している。

図９（ｄ）に示すように、第一スイッチ素子Ｓ１で発生する損失、第二スイッチ素子Ｓ２で発生する損失及び第三スイッチ素子Ｓ３で発生する損失は、いずれも蓄電体１０を流れる電流の振幅が略一定になってから所定の時間が経過する前に極大となってしまっている。また、デッドタイムの長さが所定の値よりも短い領域では、第一スイッチ素子Ｓ１で発生する損失、第二スイッチ素子Ｓ２で発生する損失及び第三スイッチ素子Ｓ３で発生する損失は、小さい値で安定する。

［第一実施例］
次に、図１０から図１５を参照しながら第一実施例に係る昇温装置６０に含まれるスイッチ素子制御部６２が交流発生回路６１を制御する処理について説明する。

図１０は、第一実施例に係る昇温装置により三つのスイッチ素子に供給されるゲート信号と、当該ゲート信号が供給された場合における第三スイッチ素子の二つの端子の電位と、当該ゲート信号が供給された場合に第三スイッチ素子を流れる電流及び第一スイッチ素子を流れる電流と、第三スイッチ素子で発生する損失との一例を示す図である。また、図１０は、第一期間Ｔ１１、第二期間Ｔ１２、第三期間Ｔ１３及び第四期間Ｔ１４を示している。

図１０（ａ）は、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３のゲート端子に印加されるハイ又はローの電圧の経時的な変化を示している。具体的には、図１０（ａ）は、第三スイッチ素子Ｓ３のゲート端子に印加される電圧の経時的な変化を上段に実線で示しており、第一スイッチ素子Ｓ１のゲート端子及び第二スイッチ素子Ｓ２のゲート端子に印加される電圧の経時的な変化を下段に実線で示している。第一実施例に係るスイッチ素子制御部６２は、図１０（ａ）に示したゲート信号を第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３のゲート端子に供給する。

図１０（ｂ）は、三つのスイッチ素子のゲート端子各々に図１０（ａ）に示した電圧が印加された場合における第三スイッチ素子Ｓ３のドレイン端子の電位の経時的な変化を実線で示している。また、図１０（ｂ）は、三つのスイッチ素子のゲート端子各々に図１０（ａ）に示した電圧が印加された場合における第三スイッチ素子Ｓ３のソース端子の電位の経時的な変化を点線で示している。

図１０（ｃ）は、三つのスイッチ素子のゲート端子各々に図１０（ａ）に示した電圧が印加された場合に第三スイッチ素子Ｓ３のドレイン端子に流れ込む電流の経時的な変化を実線で示している。当該電流は、第三スイッチ素子Ｓ３のドレイン端子に流れ込む場合、正の電流となり、第三スイッチ素子Ｓ３を流れる電流と第三ダイオードＤ３を流れる電流との合計の電流となる。また、図１０（ｃ）は、三つのスイッチ素子のゲート端子各々に図１０（ａ）に示した電圧が印加された場合に第一スイッチ素子Ｓ１のソース端子に流れ込む電流の経時的な変化を点線で示している。当該電流は、第一スイッチ素子Ｓ１のソース端子に流れ込む場合、正の電流となり、第一スイッチ素子Ｓ１を流れる電流と第一ダイオードＤ１を流れる電流との合計の電流となる。

図１０（ｄ）は、三つのスイッチ素子のゲート端子各々に図１０（ａ）に示した電圧が印加された場合に第三スイッチ素子Ｓ３に貫通電流が流れることにより発生する損失の経時的な変化を実線で示している。

図１１は、図１０に示した第一期間において交流発生回路を流れる電流の一例を示す図である。図１０に示した第一期間Ｔ１１では、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が通電状態となり、第三スイッチ素子Ｓ３が非通電状態となるため、第一コンデンサＣ１と第二コンデンサＣ２とが並列接続となる。したがって、図１１に矢印Ａ１１１及び矢印Ａ１１２で示すように電流が流れる。第一コンデンサＣ１及び第二コンデンサＣ２は、この電流により充電される。

また、図１０に示した第一期間Ｔ１１の間、第一スイッチ素子Ｓ１が通電状態であるため、第三スイッチ素子Ｓ３のソース端子の電位は、図１０（ｂ）に点線で示すように、蓄電体１０の負極の電位０Ｖに等しくなる。一方、図１０に示した第一期間Ｔ１１の間、第二コンデンサＣ２が充電され続け、第二コンデンサＣ２に印加される電圧が上昇し続けるため、第三スイッチ素子Ｓ３のドレイン端子の電位は、図１０（ｂ）に実線で示すように、増加し続ける。

また、図１０に示した第一期間Ｔ１１の間、第三スイッチ素子Ｓ３が非通電状態であるため、第三スイッチ素子Ｓ３のドレイン端子に流れ込む電流は、図１０（ｃ）に実線で示すように、略０Ａとなる。一方、図１０に示した第一期間Ｔ１１の間、第一スイッチ素子Ｓ１が通電状態であるため、第一スイッチ素子Ｓ１のソース端子に流れ込む電流は、図１０（ｃ）に点線で示すように、略一定かつ負の電流となる。

また、図１０に示した第一期間Ｔ１１の間、第三スイッチ素子Ｓ３に流れ込む電流が略０Ａであるため、第三スイッチ素子Ｓ３に貫通電流が流れることにより発生する損失は、図１０（ｄ）に実線で示すように、０Ｗ（ワット）となる。

図１２は、図１０に示した第二期間において交流発生回路を流れる電流の一例を示す図である。図１０に示した第二期間Ｔ１２では、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３のいずれも非通電状態となる。しかし、第三スイッチ素子Ｓ３に第三ダイオードＤ３が接続されているため、図１２に矢印Ａ１２０で示すように第一コンデンサＣ１、第三ダイオードＤ３及び第二コンデンサＣ２に電流が流れる。第一コンデンサＣ１及び第二コンデンサＣ２は、この電流により充電される。

また、図１０に示した第二期間Ｔ１２は、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が通電状態であり、第三スイッチ素子Ｓ３が非通電状態である状態と、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が非通電状態であり、第三スイッチ素子Ｓ３が通電状態である状態との間に設けるデッドタイムである。また、第一実施例に係るスイッチ素子制御部６２は、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が通電状態から非通電状態へ変化する遷移時間と、第三スイッチ素子Ｓ３が非通電状態から通電状態へ変化する遷移時間を考慮してデッドタイムの最短時間を定め、所定の閾値を超える電流の発生を回避可能な長さになるよう第二期間Ｔ１２の長さを調整する。

また、図１０に示した第二期間Ｔ１２の間、第三ダイオードＤ３に電流が流れているため、第三スイッチ素子Ｓ３のソース端子の電位は、図１０（ｂ）に点線で示すように、第三スイッチ素子Ｓ３のドレイン端子の電位に等しい電位まで急激に上昇し始める。一方、図１０に示した第二期間Ｔ１２の間も第二コンデンサＣ２が充電されるため、第三スイッチ素子Ｓ３のドレイン端子の電位は、図１０（ｂ）に実線で示すように、第二コンデンサＣ２が満充電された場合の電位まで上昇する。

また、図１０に示した第二期間Ｔ１２の間、第三スイッチ素子Ｓ３のドレイン端子から電流が流れ出しているため、第三スイッチ素子Ｓ３のドレイン端子に流れ込む電流は、図１０（ｃ）に実線で示すように、増加し始める。一方、図１０に示した第二期間Ｔ１２の間、第一スイッチ素子Ｓ１のソース端子に流れ込む電流は、図１０（ｃ）に点線で示すように、減少し始める。

また、図１０に示した第二期間Ｔ１２の間、第三スイッチ素子Ｓ３に流れ込む電流が略０Ａであるため、第三スイッチ素子Ｓ３に貫通電流が流れることにより発生する損失は、図１０（ｄ）に実線で示すように、０Ｗとなる。

図１３は、図１０に示した第三期間において交流発生回路を流れる電流の一例を示す図である。図１０に示した第三期間Ｔ１３では、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が図１０に示した第二期間Ｔ１２に引き続き非通電状態となり、第三スイッチ素子Ｓ３が通電状態に切り替わる。このため、図１３に矢印Ａ１３０で示すように、図１０に示した第二期間Ｔ１２で第三ダイオードＤ３に流れていた電流が第三スイッチ素子Ｓ３を流れるようになる。第一コンデンサＣ１及び第二コンデンサＣ２は、この電流により充電される。

また、図１０に示した第三期間Ｔ１３の間、第三スイッチ素子Ｓ３が通電状態となっているため、第三スイッチ素子Ｓ３のソース端子の電位は、図１０（ｂ）に点線で示すように、第二コンデンサＣ２の他方の端子の電位、すなわち第三スイッチ素子Ｓ３のドレイン端子の電位まで急激に上昇する。一方、図１０に示した第三期間Ｔ１３の間、第二コンデンサＣ２が充電されて続けているため、第三スイッチ素子Ｓ３のドレイン端子の電位は、図１０（ｂ）に実線で示すように、第一コンデンサＣ１及び第二コンデンサＣ２が満充電されるまで増加し続ける。

また、図１０に示した第三期間Ｔ１３の間、第三スイッチ素子Ｓ３のドレイン端子に流れ込む電流は、図１０（ｃ）に実線で示すように、正の電流となる。一方、図１０に示した第三期間Ｔ１３の間、第一スイッチ素子Ｓ１のソース端子に流れ込む電流は、図１０（ｃ）に点線で示すように、負の電流となる。

また、図１０に示した第三期間Ｔ１３の間、第三スイッチ素子Ｓ３に貫通電流が流れることにより発生する損失は、図１０（ｄ）に実線で示すように、０Ｗとなる。

図１４は、図１０に示した第四期間において交流発生回路を流れる電流の一例を示す図である。図１０に示した第四期間Ｔ１４では、図１０に示した第三期間Ｔ１３と同様に、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が非通電状態となっており、第三スイッチ素子Ｓ３が通電状態となっている。また、第一コンデンサＣ１及び第二コンデンサＣ２は、図１０に示した第三期間Ｔ１３が終了した時点で満充電となっている。したがって、図１４に矢印Ａ１４０で示すように、第二コンデンサＣ２、第三スイッチ素子Ｓ３及び第一コンデンサＣ１に電流が流れる。また、この電流は、第一コンデンサＣ１及び第二コンデンサＣ２が放電することにより流れる。

また、図１０に示した第四期間Ｔ１４の間、第三スイッチ素子Ｓ３が通電状態となるため、第三スイッチ素子Ｓ３のソース端子の電位は、図１０（ｂ）に点線で示すように、第二コンデンサＣ２の他方の端子の電位、すなわち第三スイッチ素子Ｓ３のドレイン端子の電位まで急激に上昇する。一方、図１０に示した第四期間Ｔ１４の間、第二コンデンサＣ２が放電しているため、第三スイッチ素子Ｓ３のドレイン端子の電位は、図１０（ｂ）に実線で示すように、蓄電体１０の負極の電位０Ｖに等しい電位となるまで減少し続ける。

また、図１０に示した第四期間Ｔ１４の間、第三スイッチ素子Ｓ３のドレイン端子に電流が流れ込んでいるため、第三スイッチ素子Ｓ３のドレイン端子に流れ込む電流は、図１０（ｃ）に実線で示すように、正の電流となる。一方、図１０に示した第四期間Ｔ１４の間、第一スイッチ素子Ｓ１には電流が流れないため、第一スイッチ素子Ｓ１のソース端子に流れ込む電流は、略０Ａとなる。

また、図１０に示した第四期間Ｔ１４は、第一ダイオードＤ１及び第二ダイオードＤ２の逆回復時間となっていない。このため、第三スイッチ素子Ｓ３に貫通電流が流れることにより発生する損失は、図１０（ｄ）に実線で示すように、０Ｗとなる。

図１５は、図１０に示したゲート信号が交流発生回路に供給された場合において蓄電体、第一コンデンサ及び第二コンデンサ各々に印加される電圧と、第一スイッチ素子、第二スイッチ素子及び第三スイッチ素子各々のデューティ比と、蓄電体に供給される電流と、第一スイッチ素子、第二スイッチ素子及び第三スイッチ素子各々で発生する損失との一例を示す図である。

図１５（ａ）は、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３のデューティ比の経時的な変化を示している。具体的には、図１５（ａ）は、第三スイッチ素子Ｓ３のデューティ比の経時的な変化を実線で示している。また、図１５（ａ）は、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比の経時的な変化を点線で示している。

第一実施例に係るスイッチ素子制御部６２は、図１５（ａ）に点線で示すように、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比を０％から６６％まで増加させる処理を実行する。当該処理は、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３が非通電状態となっている初期状態から第一スイッチ素子Ｓ１のデューティ比及び第二スイッチ素子Ｓ２のデューティ比を０パーセントから増加させる処理の一例である。

また、第一実施例に係るスイッチ素子制御部６２は、図１５（ａ）に実線で示すように、第三スイッチ素子Ｓ３のデューティ比を０％から１００％まで一定の速度で増加させる処理を実行する。

そして、第一実施例に係るスイッチ素子制御部６２は、図１５（ａ）に実線で示すように、第三スイッチ素子Ｓ３のデューティ比を１００％から３３％まで第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比を増加させる速度と同じ速度で減少させる処理を実行する。当該処理は、図１５（ａ）に示すように、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比を０％から６６％まで第三スイッチ素子Ｓ３と同じ速度で増加させる処理が開始すると同時に開始される。また、当該処理は、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３が非通電状態となっている初期状態から第一スイッチ素子Ｓ１のデューティ比及び第二スイッチ素子Ｓ２のデューティ比を増加させた分だけ第三スイッチ素子Ｓ３のデューティ比を１００パーセントから減少させる処理の一例である。

図１５（ｂ）は、図１５（ａ）に示したデューティ比を有するゲート信号が交流発生回路６１に供給された場合に蓄電体１０、第一コンデンサＣ１又は第二コンデンサＣ２に印加される電圧の経時的な変化を示している。具体的には、図１５（ｂ）は、図１５（ａ）に示したデューティ比を有するゲート信号が交流発生回路６１に供給された場合に蓄電体１０に印加される電圧の経時的な変化を実線で示している。また、図１５（ｂ）は、図１５（ａ）に示したデューティ比を有するゲート信号が交流発生回路６１に供給された場合に第一コンデンサＣ１又は第二コンデンサＣ２に印加される電圧の経時的な変化を点線で示している。

蓄電体１０に印加される電圧の振幅は、図１５（ｂ）に実線で示すように、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比の増加と、第三スイッチ素子Ｓ３のデューティ比の減少とに伴って増加する。また、第一コンデンサＣ１に印加される電圧の振幅は、図１５（ｂ）に点線で示すように、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比の増加と、第三スイッチ素子Ｓ３のデューティ比の減少とに伴って増加する。同様に、第二コンデンサＣ２に印加される電圧の振幅は、図１５（ｂ）に点線で示すように、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比の増加と、第三スイッチ素子Ｓ３のデューティ比の減少とに伴って増加する。

図１５（ｃ）は、図１５（ａ）に示したデューティ比を有するゲート信号が交流発生回路６１に供給された場合に蓄電体１０に供給される電流を示している。蓄電体１０に供給される電流は、図１５（ｃ）に示すように、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比の増加と、第三スイッチ素子Ｓ３のデューティ比の減少とに伴って増加する。

図１５（ｄ）は、図１５（ａ）に示したデューティ比を有するゲート信号が交流発生回路６１に供給された場合に第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２又は第三スイッチ素子Ｓ３で発生する損失を示している。具体的には、図１５（ｄ）は、第一スイッチ素子Ｓ１又は第二スイッチ素子Ｓ２で発生する損失を実線で示している。また、図１５（ｄ）は、第三スイッチ素子Ｓ３で発生する損失を点線で示している。

図１５（ｄ）に点線で示すように、第三スイッチ素子Ｓ３で発生する損失は、蓄電体１０を流れる電流の振幅が略一定となる状態に向かうに伴って増加し、当該電流の振幅が略一定の状態となってから所定の時間が経過した後に略一定となる。また、第三スイッチ素子Ｓ３で発生する損失は、比較例の場合に第三スイッチ素子Ｓ３で発生する損失と異なり、増加している途中で極大となることが無い。さらに、これらは、図１５（ｄ）に実線で示すように、第一スイッチ素子Ｓ１で発生する損失及び第二スイッチ素子Ｓ２で発生する損失についても同様である。

［第二実施例］
次に、図１６から図２５を参照しながら第二実施例に係る昇温装置６０に含まれるスイッチ素子制御部６２が交流発生回路６１を制御する処理について説明する。

図１６は、第二実施例に係る昇温装置により三つのスイッチ素子に供給されるゲート信号と、当該ゲート信号が供給された場合における第三スイッチ素子の二つの端子の電位と、当該ゲート信号が供給された場合に第三スイッチ素子を流れる電流及び第一スイッチ素子を流れる電流と、第三スイッチ素子で発生する損失との一例を示す図である。また、図１６は、第一期間Ｔ２１、第二期間Ｔ２２、第三期間Ｔ２３及び第四期間Ｔ２４を示している。

図１７は、第二実施例に係る昇温装置により三つのスイッチ素子に供給されるゲート信号と、当該ゲート信号が供給された場合における第三スイッチ素子の二つの端子の電位と、当該ゲート信号が供給された場合に第三スイッチ素子を流れる電流と、第一スイッチ素子を流れる電流及び第三スイッチ素子で発生する損失との一例を示す図である。また、図１７は、第四期間Ｔ２４、第五期間Ｔ２５、第六期間Ｔ２６及び第七期間Ｔ２７を示している。

図１６（ａ）及び図１７（ａ）は、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３のゲート端子に印加されるハイ又はローの電圧の経時的な変化を示している。具体的には、図１６（ａ）及び図１７（ａ）は、第三スイッチ素子Ｓ３のゲート端子に印加される電圧の経時的な変化を上段に実線で示しており、第一スイッチ素子Ｓ１のゲート端子及び第二スイッチ素子Ｓ２のゲート端子に印加される電圧の経時的な変化を下段に実線で示している。第二実施例に係るスイッチ素子制御部６２は、図１６（ａ）及び図１７（ａ）に示したゲート信号を第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３のゲート端子に供給する。

図１６（ｂ）及び図１７（ｂ）は、三つのスイッチ素子のゲート端子各々に図１６（ａ）及び図１７（ｂ）に示した電圧が印加された場合における第三スイッチ素子Ｓ３のドレイン端子の電位の経時的な変化を実線で示している。また、図１６（ｂ）及び図１７（ｂ）は、三つのスイッチ素子のゲート端子各々に図１６（ａ）及び図１７（ｂ）に示した電圧が印加された場合における第三スイッチ素子Ｓ３のソース端子の電位の経時的な変化を点線で示している。

図１６（ｃ）及び図１７（ｃ）は、三つのスイッチ素子のゲート端子各々に図１６（ａ）及び図１７（ａ）に示した電圧が印加された場合に第三スイッチ素子Ｓ３のドレイン端子に流れ込む電流の経時的な変化を実線で示している。当該電流は、第三スイッチ素子Ｓ３のドレイン端子に流れ込む場合、正の電流となり、第三スイッチ素子Ｓ３を流れる電流と第三ダイオードＤ３を流れる電流との合計の電流となる。また、図１６（ｃ）及び図１７（ｃ）は、三つのスイッチ素子のゲート端子各々に図１６（ａ）及び図１７（ｃ）に示した電圧が印加された場合に第一スイッチ素子Ｓ１のソース端子に流れ込む電流の経時的な変化を点線で示している。当該電流は、第一スイッチ素子Ｓ１のソース端子に流れ込む場合、正の電流となり、第一スイッチ素子Ｓ１を流れる電流と第一ダイオードＤ１を流れる電流との合計の電流となる。また、図１７（ｃ）は、三つのスイッチ素子のゲート端子各々に図１７（ｃ）に示した電圧が印加された場合に第一ダイオードＤ１に順方向に流れる電流の経時的な変化を一点鎖線で示している。

図１６（ｄ）及び図１７（ｄ）は、三つのスイッチ素子のゲート端子各々に図１６（ａ）及び図１７（ｄ）に示した電圧が印加された場合に第三スイッチ素子Ｓ３に貫通電流が流れることにより発生する損失の経時的な変化を実線で示している。

図１８は、図１６に示した第一期間において交流発生回路を流れる電流の一例を示す図である。図１６に示した第一期間Ｔ２１では、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が通電状態となり、第三スイッチ素子Ｓ３が非通電状態となるため、第一コンデンサＣ１と第二コンデンサＣ２とが並列接続となる。したがって、図１８に矢印Ａ１８１及び矢印Ａ１８２で示すように電流が流れる。第一コンデンサＣ１及び第二コンデンサＣ２は、この電流により充電される。

また、図１６に示した第一期間Ｔ２１の間、第一スイッチ素子Ｓ１が通電状態であるため、第三スイッチ素子Ｓ３のソース端子の電位は、図１６（ｂ）に点線で示すように、蓄電体１０の負極の電位０Ｖに等しくなる。一方、図１６に示した第一期間Ｔ２１の間、第二コンデンサＣ２が充電され続け、第二コンデンサＣ２に印加される電圧が上昇し続けるため、第三スイッチ素子Ｓ３のドレイン端子の電位は、図１６（ｂ）に実線で示すように、増加し続ける。

また、図１６に示した第一期間Ｔ２１の間、第三スイッチ素子Ｓ３が非通電状態であるため、第三スイッチ素子Ｓ３のドレイン端子に流れ込む電流は、図１６（ｃ）に実線で示すように、略０Ａとなる。一方、図１６に示した第一期間Ｔ２１の間、第一スイッチ素子Ｓ１が通電状態であり、第一スイッチ素子Ｓ１のソース端子から電流が流れ出しているため、第一スイッチ素子Ｓ１のソース端子に流れ込む電流は、図１６（ｃ）に点線で示すように、略一定かつ負の電流となる。

また、図１６に示した第一期間Ｔ２１の間、第三スイッチ素子Ｓ３に流れ込む電流が略０Ａであるため、第三スイッチ素子Ｓ３に貫通電流が流れることにより発生する損失は、図１６（ｄ）に実線で示すように、０Ｗ（ワット）となる。

図１９は、図１６に示した第二期間において交流発生回路を流れる電流の一例を示す図である。図１６に示した第二期間Ｔ２２では、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３のいずれも非通電状態となる。しかし、第三スイッチ素子Ｓ３に第三ダイオードＤ３が接続されているため、図１９に矢印Ａ１９０で示すように第一コンデンサＣ１、第三ダイオードＤ３及び第二コンデンサＣ２に電流が流れる。第一コンデンサＣ１及び第二コンデンサＣ２は、この電流により充電される。

また、図１６に示した第二期間Ｔ２２は、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が通電状態であり、第三スイッチ素子Ｓ３が非通電状態である状態と、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が非通電状態であり、第三スイッチ素子Ｓ３が通電状態である状態との間に設けるデッドタイムである。また、第二実施例に係るスイッチ素子制御部６２は、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が通電状態から非通電状態へ変化する遷移時間と、第三スイッチ素子Ｓ３が非通電状態から通電状態へ変化する遷移時間を考慮してデッドタイムの最短時間を定め、所定の閾値を超える電流の発生を回避可能な長さになるよう第二期間Ｔ２２の長さを調整する。

また、図１６に示した第二期間Ｔ２２の間、第三ダイオードＤ３に電流が流れているため、第三スイッチ素子Ｓ３のソース端子の電位は、図１６（ｂ）に点線で示すように、第三スイッチ素子Ｓ３のドレイン端子の電位に等しい電位まで急激に上昇し始める。一方、図１６に示した第二期間Ｔ２２の間も第二コンデンサＣ２が充電されるため、第三スイッチ素子Ｓ３のドレイン端子の電位は、図１６（ｂ）に実線で示すように、第二コンデンサＣ２が満充電された場合の電位に向かって上昇する。

また、図１６に示した第二期間Ｔ２２の間、第三スイッチ素子Ｓ３のドレイン端子から電流が流れ出しているため、第三スイッチ素子Ｓ３のドレイン端子に流れ込む電流は、図１６（ｃ）に実線で示すように、減少し始める。一方、図１６に示した第二期間Ｔ２２の間、第一スイッチ素子Ｓ１のソース端子に流れ込む電流は、図１６（ｃ）に点線で示すように、増加し始める。

また、図１６に示した第二期間Ｔ２２の間、第三スイッチ素子Ｓ３に流れ込む電流が略０Ａであるため、第三スイッチ素子Ｓ３に貫通電流が流れることにより発生する損失は、図１６（ｄ）に実線で示すように、０Ｗとなる。

図２０は、図１６に示した第三期間において交流発生回路を流れる電流の一例を示す図である。図１６に示した第三期間Ｔ２３では、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が図１６に示した第二期間Ｔ２２に引き続き非通電状態となり、第三スイッチ素子Ｓ３が通電状態に切り替わる。このため、図２０に矢印Ａ２００で示すように、図１６に示した第二期間Ｔ２２で第三ダイオードＤ３に流れていた電流が第三スイッチ素子Ｓ３を流れるようになる。第一コンデンサＣ１及び第二コンデンサＣ２は、この電流により充電される。

また、図１６に示した第三期間Ｔ２３の間、第三スイッチ素子Ｓ３が通電状態となっているため、第三スイッチ素子Ｓ３のソース端子の電位は、図１６（ｂ）に点線で示すように、第二コンデンサＣ２の他方の端子の電位、すなわち第三スイッチ素子Ｓ３のドレイン端子の電位まで急激に上昇する。一方、図１６に示した第三期間Ｔ２３の間、第二コンデンサＣ２が充電されて続けているため、第三スイッチ素子Ｓ３のドレイン端子の電位は、図１６（ｂ）に実線で示すように、第一コンデンサＣ１及び第二コンデンサＣ２が満充電されるまで増加し続ける。

また、図１６に示した第三期間Ｔ２３の間、第三スイッチ素子Ｓ３のドレイン端子に流れ込む電流は、図１６（ｃ）に実線で示すように、負の電流となる。一方、図１６に示した第三期間Ｔ２３の間、第一スイッチ素子Ｓ１のソース端子に流れ込む電流は、図１６（ｃ）に点線で示すように、正の電流となる。

また、図１６に示した第三期間Ｔ２３の間、第三スイッチ素子Ｓ３に貫通電流が流れることにより発生する損失は、図１６（ｄ）に実線で示すように、０Ｗとなる。

図２１は、図１６に示した第四期間において交流発生回路を流れる電流の一例を示す図である。図１６及び図１７に示した第四期間Ｔ２４では、図１６に示した第三期間Ｔ３と同様に、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が非通電状態となっており、第三スイッチ素子Ｓ３が通電状態となっている。また、第一コンデンサＣ１及び第二コンデンサＣ２は、図１６に示した第三期間Ｔ２３が終了した時点で満充電となっている。したがって、図２１に矢印Ａ２１０で示すように、第二コンデンサＣ２、第三スイッチ素子Ｓ３及び第一コンデンサＣ１に電流が流れる。また、この電流は、第一コンデンサＣ１及び第二コンデンサＣ２が放電することにより流れる。

また、図１６及び図１７に示した第四期間Ｔ２４の間、第三スイッチ素子Ｓ３が通電状態となるため、第三スイッチ素子Ｓ３のソース端子の電位は、図１６（ｂ）及び図１７（ｂ）に点線で示すように、第二コンデンサＣ２の他方の端子の電位、すなわち第三スイッチ素子Ｓ３のドレイン端子の電位と略一致する。一方、図１６及び図１７に示した第四期間Ｔ２４の間、第二コンデンサＣ２が放電しているため、第三スイッチ素子Ｓ３のドレイン端子の電位は、図１６（ｂ）及び図１７（ｂ）に実線で示すように、減少する。

また、図１６及び図１７に示した第四期間Ｔ２４の間、第三スイッチ素子Ｓ３のドレイン端子に電流が流れ込んでいるため、第三スイッチ素子Ｓ３のドレイン端子に流れ込む電流は、図１６（ｃ）及び図１７（ｃ）に実線で示すように、正の電流となる。一方、図１６及び図１７に示した第四期間Ｔ２４の間、第一スイッチ素子Ｓ１には電流が流れないため、第一スイッチ素子Ｓ１のソース端子に流れ込む電流は、略０Ａとなる。

また、図１６及び図１７に示した第四期間Ｔ２４は、第一ダイオードＤ１及び第二ダイオードＤ２の逆回復時間となっていない。このため、第三スイッチ素子Ｓ３に貫通電流が流れることにより発生する損失は、図１６（ｄ）及び図１７（ｄ）に実線で示すように、０Ｗとなる。

図２２は、図１７に示した第五期間において交流発生回路を流れる電流の一例を示す図である。図１７に示した第五期間Ｔ２５では、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が通電状態に切り替わり、第三スイッチ素子Ｓ３が第四期間Ｔ２４に引き続き非通電状態となる。しかし、第一スイッチ素子Ｓ１に第一ダイオードＤ１が接続されており、第二スイッチ素子Ｓ２に第二ダイオードＤ２が接続されている。また、第五期間Ｔ２５が開始した時点では、第一コンデンサＣ１及び第二コンデンサＣ２が放電し続けている。このため、第一コンデンサＣ１が放電することにより、図２２に矢印Ａ２２１で示すように、第一ダイオードＤ１及び第一コンデンサＣ１に電流が流れる。また、同様に、第二コンデンサＣ２が放電することにより、図２２に矢印Ａ２２２で示すように、第二コンデンサＣ２及び第二ダイオードＤ２に電流が流れる。

また、図１７に示した第五期間Ｔ２５の間、第一スイッチ素子Ｓ１に電流が流れていないため、第三スイッチ素子Ｓ３のソース端子の電位は、図１７（ｂ）に点線で示すように、蓄電体１０の負極の電位０Ｖまで急激に低下する。一方、図１７に示した第五期間Ｔ２５の間、第二コンデンサＣ２が放電しているため、第三スイッチ素子Ｓ３のドレイン端子の電位は、図１７（ｂ）に実線で示すように、減少し続ける。

また、図１７に示した第五期間Ｔ２５の間、第三スイッチ素子Ｓ３に電流が流れていないため、第三スイッチ素子Ｓ３のドレイン端子に流れ込む電流は、図１７（ｃ）に実線で示すように、略０Ａとなる。一方、図１７に示した第五期間Ｔ２５の間、第一スイッチ素子Ｓ１に電流が流れていないため、第一スイッチ素子Ｓ１のソース端子に流れ込む電流は、図１７（ｃ）に点線で示すように、略０Ａとなる。なお、第一ダイオードＤ１に順方向に流れる電流は、図１７（ｃ）に一点鎖線で示すように、第五期間Ｔ２５の間、正の電流となる。

また、図１７に示した第五期間Ｔ２５の間、第三スイッチ素子Ｓ３に流れ込む電流が略０Ａであるため、第三スイッチ素子Ｓ３に貫通電流が流れることにより発生する損失は、図１７（ｄ）に実線で示すように、０Ｗとなる。

図２３は、図１７に示した第六期間において交流発生回路を流れる電流の一例を示す図である。図１７に示した第六期間Ｔ２６では、第五期間Ｔ２５に引き続き第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が通電状態となっており、第三スイッチ素子Ｓ３が非通電状態となっている。したがって、図２２に矢印Ａ２２１で示すように、第五期間Ｔ２５に第一ダイオードＤ１を流れていた電流が、図２３に矢印Ａ２３１で示すように、第一スイッチ素子Ｓ１を流れるようになる。また、図２２に矢印Ａ２２２で示すように、第五期間Ｔ２５に第二ダイオードＤ２を流れていた電流が、図２３に矢印Ａ２３２で示すように、第二スイッチ素子Ｓ２を流れるようになる。

また、図１７に示した第六期間Ｔ２６の間、第一スイッチ素子Ｓ１に電流が流れているため、第三スイッチ素子Ｓ３のソース端子の電位は、図１７（ｂ）に点線で示すように、蓄電体１０の負極の電位０Ｖとなる。一方、図１７に示した第六期間Ｔ２６の間、第二コンデンサＣ２が放電しているため、第三スイッチ素子Ｓ３のドレイン端子の電位は、図１７（ｂ）に実線で示すように、減少し続ける。

また、図１７に示した第六期間Ｔ２６の間、第三スイッチ素子Ｓ３に電流が流れていないため、第三スイッチ素子Ｓ３のドレイン端子に流れ込む電流は、図１７（ｃ）に実線で示すように、略０Ａとなる。一方、図１７に示した第六期間Ｔ２６の間、第一スイッチ素子Ｓ１に電流が流れているため、第一スイッチ素子Ｓ１のソース端子に流れ込む電流は、図１７（ｃ）に点線で示すように、正の電流となる。

また、図１７に示した第六期間Ｔ２６の間、第三スイッチ素子Ｓ３に流れ込む電流が略０Ａであるため、第三スイッチ素子Ｓ３に貫通電流が流れることにより発生する損失は、図１７（ｄ）に実線で示すように、０Ｗとなる。

図２４は、図１７に示した第七期間において交流発生回路を流れる電流の一例を示す図である。図１７に示した第七期間Ｔ１７では、図１７に示した第三期間Ｔ２３と同様に、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２が非通電状態となっており、第三スイッチ素子Ｓ３が通電状態となっている。また、第一コンデンサＣ１及び第二コンデンサＣ２は、図１７に示した第三期間Ｔ２３が終了した時点で略電荷を蓄えていない状態となっている。したがって、図２４に矢印Ａ２４１で示すように、第一コンデンサＣ１及び第一スイッチ素子Ｓ１に電流が流れる。第一コンデンサＣ１は、この電流により充電される。また、図２４に矢印Ａ２４２で示すように、第二スイッチ素子Ｓ２及び第二コンデンサＣ２に電流が流れる。第一コンデンサＣ１は、この電流により充電される。

また、図１７に示した第七期間Ｔ１７の間、第一スイッチ素子Ｓ１が通電状態となるため、第三スイッチ素子Ｓ３のソース端子の電位は、図１７（ｂ）に点線で示すように、蓄電体１０の負極の電位０Ｖに等しい電位となるまで減少し続ける。一方、図１７に示した第七期間Ｔ１７の間、第二コンデンサＣ２が充電されているため、第三スイッチ素子Ｓ３のドレイン端子の電位は、図１７（ｂ）に実線で示すように、増加し続ける。

また、図１７に示した第七期間Ｔ１７の間、第三スイッチ素子Ｓ３に電流が流れていないため、第三スイッチ素子Ｓ３のドレイン端子に流れ込む電流は、図１７（ｃ）に実線で示すように、略０Ａとなる。一方、図１７に示した第七期間Ｔ１７の間、第一スイッチ素子Ｓ１のソース端子から電流が流れ出しているため、第一スイッチ素子Ｓ１のソース端子に流れ込む電流は、負の電流となる。

また、図１７に示した第七期間Ｔ１７は、第三スイッチ素子Ｓ３に電流がながれていない。このため、第三スイッチ素子Ｓ３に貫通電流が流れることにより発生する損失は、図１７（ｄ）に実線で示すように、０Ｗとなる。

図２５は、図１６及び図１７に示したゲート信号が交流発生回路に供給された場合において蓄電体、第一コンデンサ及び第二コンデンサ各々に印加される電圧と、第一スイッチ素子、第二スイッチ素子及び第三スイッチ素子各々のデューティ比と、蓄電体に供給される電流と、第一スイッチ素子、第二スイッチ素子及び第三スイッチ素子各々で発生する損失との一例を示す図である。

図２５（ａ）は、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３のデューティ比の経時的な変化を示している。具体的には、図２５（ａ）は、第三スイッチ素子Ｓ３のデューティ比の経時的な変化を実線で示している。また、図２５（ａ）は、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比の経時的な変化を点線で示している。

第二実施例に係るスイッチ素子制御部６２は、図２５（ａ）に実線で示すように、第三スイッチ素子Ｓ３のデューティ比を０％から３３％まで一定の速度で増加させる処理を実行する。当該処理は、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３が非通電状態となっている初期状態から第三スイッチ素子Ｓ３のデューティ比を０パーセントから増加させる処理の一例である。

また、第二実施例に係るスイッチ素子制御部６２は、図２５（ａ）に点線で示すように、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比を０％から１００％まで一定の速度で増加させる処理を実行する。

そして、第二実施例に係るスイッチ素子制御部６２は、図２５（ａ）に点線で示すように、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比を１００％から６６％まで第三スイッチ素子Ｓ３のデューティ比を減少させる速度と同じ速度で減少させる処理を実行する。当該処理は、図２５（ａ）に示すように、第三スイッチ素子Ｓ３のデューティ比を１００％から６６％まで一定の速度で減少させる処理が開始すると同時に開始させる。また、当該処理は、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３が非通電状態となっている初期状態から第三スイッチ素子Ｓ３のデューティ比を増加させた分だけ第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比を１００パーセントから減少させる処理の一例である。

図２５（ｂ）は、図２５（ａ）に示したデューティ比を有するゲート信号が交流発生回路６１に供給された場合に蓄電体１０、第一コンデンサＣ１又は第二コンデンサＣ２に印加される電圧の経時的な変化を示している。具体的には、図２５（ｂ）は、図２５（ａ）に示したデューティ比を有するゲート信号が交流発生回路６１に供給された場合に蓄電体１０に印加される電圧の経時的な変化を実線で示している。また、図２５（ｂ）は、図２５（ａ）に示したデューティ比を有するゲート信号が交流発生回路６１に供給された場合に第一コンデンサＣ１又は第二コンデンサＣ２に印加される電圧の経時的な変化を点線で示している。

蓄電体１０に印加される電圧の振幅は、図２５（ｂ）に実線で示すように、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比の減少と、第三スイッチ素子Ｓ３のデューティ比の増加とに伴って増加する。また、第一コンデンサＣ１に印加される電圧の振幅は、図２５（ｂ）に点線で示すように、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比の減少と、第三スイッチ素子Ｓ３のデューティ比の増加とに伴って増加する。同様に、第二コンデンサＣ２に印加される電圧の振幅は、図２５（ｂ）に点線で示すように、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比の減少と、第三スイッチ素子Ｓ３のデューティ比の増加とに伴って増加する。

図２５（ｃ）は、図２５（ａ）に示したデューティ比を有するゲート信号が交流発生回路６１に供給された場合に蓄電体１０に供給される電流を示している。蓄電体１０に供給される電流は、図２５（ｃ）に示すように、第一スイッチ素子Ｓ１及び第二スイッチ素子Ｓ２のデューティ比の減少と、第三スイッチ素子Ｓ３のデューティ比の増加とに伴って増加する。

図２５（ｄ）は、図２５（ａ）に示したデューティ比を有するゲート信号が交流発生回路６１に供給された場合に第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２又は第三スイッチ素子Ｓ３で発生する損失を示している。具体的には、図２５（ｄ）は、第一スイッチ素子Ｓ１又は第二スイッチ素子Ｓ２で発生する損失を実線で示している。また、図２５（ｄ）は、第三スイッチ素子Ｓ３で発生する損失を点線で示している。

図２５（ｄ）に点線で示すように、第三スイッチ素子Ｓ３で発生する損失は、蓄電体１０を流れる電流の振幅が略一定となる状態に向かうに伴って増加し、当該電流の振幅が略一定の状態となってから所定の時間が経過した後に略一定となる。また、第三スイッチ素子Ｓ３で発生する損失は、比較例の場合に第三スイッチ素子Ｓ３で発生する損失と異なり、増加している途中で極大となることが無い。さらに、これらは、図２５（ｄ）に実線で示すように、第一スイッチ素子Ｓ１で発生する損失及び第二スイッチ素子Ｓ２で発生する損失についても同様である。

以上、実施例に係る昇温装置６０について説明した。昇温装置６０は、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３が非通電状態となっている初期状態から第一スイッチ素子Ｓ１のデューティ比及び第二スイッチ素子Ｓ２のデューティ比と第三スイッチ素子Ｓ３のデューティ比との一方のデューティ比を０パーセントから増加させる。また、昇温装置６０は、初期状態から第一スイッチ素子Ｓ１のデューティ比及び第二スイッチ素子Ｓ２のデューティ比と第三スイッチ素子Ｓ３のデューティ比との一方のデューティ比を増加させた分だけ第一スイッチ素子Ｓ１のデューティ比及び第二スイッチ素子Ｓ２のデューティ比と第三スイッチ素子Ｓ３のデューティ比との他方のデューティ比を１００パーセントから減少させる。

これにより、昇温装置６０は、第一ダイオードＤ１及び第二ダイオードＤ２の逆回復時間の間に第三スイッチ素子Ｓ３に貫通電流が流れないように交流発生回路６１を制御する。したがって、昇温装置６０は、このような貫通電流が流れることにより第三スイッチ素子Ｓ３で発生する損失を低減させることができる。

なお、上述した実施形態では、蓄電体１０が二次電池である場合を例に挙げて説明したが、これに限定されない。蓄電体１０は、例えば、電界二重層コンデンサ又は電解コンデンサであってもよい。

また、上述した実施形態では、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３が金属酸化膜半導体電界効果トランジスタである場合を例に挙げて説明したが、これに限定されない。例えば、第一スイッチ素子Ｓ１、第二スイッチ素子Ｓ２及び第三スイッチ素子Ｓ３の少なくとも一つは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）であってもよい。

また、上述した実施形態では、第一ダイオードＤ１、第二ダイオードＤ２及び第三ダイオードＤ３が還流ダイオードである場合を例に挙げて説明したが、これに限定されない。例えば、第一ダイオードＤ１は、第一スイッチ素子Ｓ１の寄生ダイオードであってもよい。また、例えば、第二ダイオードＤ２は、第二スイッチ素子Ｓ２の寄生ダイオードであってもよい。同様に、第三ダイオードＤ３は、第三スイッチ素子Ｓ３の寄生ダイオードであってもよい。

さらに、第一実施例に係るスイッチ素子制御部６２は、第一ダイオードＤ１、第二ダイオードＤ２及び第三ダイオードＤ３の少なくとも一つが寄生ダイオードである場合、デッドタイムの長さを所定の値よりも短いものとし、所定の閾値を超える電流の発生を回避可能な長さになるよう調整する。

以上、本発明の実施例について図面を参照しながら説明した。ただし、昇温装置、昇温プログラム及び昇温方法は、上述した実施例に限られるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形、置換、組み合わせ及び設計変更の少なくとも一つを加えることができる。

また、上述した本発明の実施例の効果は、一例として説明した効果である。したがって、本発明の実施例は、上述した効果以外にも上述した実施例の記載から当業者が認識し得る他の効果も奏し得る。

１…駆動機構、１０…蓄電体、２０…ＰＤＵ、３０…回転電機、４０…エンジン、５０…駆動輪、６０…昇温装置、６１…交流発生回路、６２…スイッチ素子制御部、Ｃ１…第一コンデンサ、Ｃ２…第二コンデンサ、Ｄ１…第一ダイオード、Ｄ２…第二ダイオード、Ｄ３…第三ダイオード、Ｇ１…第一ゲート信号送信部、Ｇ２…第二ゲート信号送信部、Ｇ３…第三ゲート信号送信部、Ｓ１…第一スイッチ素子、Ｓ２…第二スイッチ素子、Ｓ３…第三スイッチ素子

Claims (8)

1. 一方の端子が蓄電体の端子に接続されている第一コンデンサと、前記第一コンデンサの他方の端子及び前記蓄電体の端子に接続されている第一スイッチ素子と、一方の端子が前記蓄電体の端子に接続されている第二コンデンサと、前記蓄電体の端子及び前記第二コンデンサの他方の端子に接続されている第二スイッチ素子と、前記第一コンデンサの他方の端子及び前記第二コンデンサの他方の端子に接続されている第三スイッチ素子と、を備える交流発生回路について、前記第一スイッチ素子、前記第二スイッチ素子及び前記第三スイッチ素子が非通電状態となっている初期状態から前記第一スイッチ素子のデューティ比及び前記第二スイッチ素子のデューティ比と前記第三スイッチ素子のデューティ比との一方のデューティ比を０パーセントから増加させ、前記初期状態から前記第一スイッチ素子のデューティ比及び前記第二スイッチ素子のデューティ比と前記第三スイッチ素子のデューティ比との一方のデューティ比を増加させた分だけ前記第一スイッチ素子のデューティ比及び前記第二スイッチ素子のデューティ比と前記第三スイッチ素子のデューティ比との他方のデューティ比を１００パーセントから減少させるデューティ比制御処理を実行するスイッチ素子制御部を備える昇温装置。
2. 前記スイッチ素子制御部は、前記第一スイッチ素子、前記第二スイッチ素子及び前記第三スイッチ素子の少なくとも一つが寄生ダイオードを有する前記交流発生回路について、前記デューティ比制御処理を実行する、
   請求項１に記載の昇温装置。
3. 前記スイッチ素子制御部は、前記第一スイッチ素子及び前記第二スイッチ素子が通電状態であり、前記第三スイッチ素子が非通電状態である状態と、前記第一スイッチ素子及び前記第二スイッチ素子が非通電状態であり、前記第三スイッチ素子が通電状態である状態との間に設けるデッドタイムの長さを所定の値よりも短いものとし、所定の閾値を超える電流の発生を回避可能な長さとする、
   請求項２に記載の昇温装置。
4. 前記スイッチ素子制御部は、前記第一スイッチ素子、前記第二スイッチ素子及び前記第三スイッチ素子の少なくとも一つに還流ダイオードが接続されている前記交流発生回路について、前記デューティ比制御処理を実行する、
   請求項１から請求項３のいずれか一つに記載の昇温装置。
5. 前記スイッチ素子制御部は、前記第一スイッチ素子及び前記第二スイッチ素子が通電状態であり、前記第三スイッチ素子が非通電状態である状態と、前記第一スイッチ素子及び前記第二スイッチ素子が非通電状態であり、前記第三スイッチ素子が通電状態である状態との間に設けるデッドタイムの長さを所定の値よりも短いものとし、所定の閾値を超える電流の発生を回避可能な長さとする、
   請求項４に記載の昇温装置。
6. 前記スイッチ素子制御部は、前記第一スイッチ素子、前記第二スイッチ素子及び前記第三スイッチ素子の少なくとも一つが絶縁ゲートバイポーラトランジスタ又は金属酸化膜半導体電界効果トランジスタである前記交流発生回路について、前記デューティ比制御処理を実行する、
   請求項１から請求項５のいずれか一つに記載の昇温装置。
7. 一方の端子が蓄電体の端子に接続されている第一コンデンサと、前記第一コンデンサの他方の端子及び前記蓄電体の端子に接続されている第一スイッチ素子と、一方の端子が前記蓄電体の端子に接続されている第二コンデンサと、前記蓄電体の端子及び前記第二コンデンサの他方の端子に接続されている第二スイッチ素子と、前記第一コンデンサの他方の端子及び前記第二コンデンサの他方の端子に接続されている第三スイッチ素子と、を備える交流発生回路について、前記第一スイッチ素子、前記第二スイッチ素子及び前記第三スイッチ素子が非通電状態となっている初期状態から前記第一スイッチ素子のデューティ比及び前記第二スイッチ素子のデューティ比と前記第三スイッチ素子のデューティ比との一方のデューティ比を０パーセントから増加させ、前記初期状態から前記第一スイッチ素子のデューティ比及び前記第二スイッチ素子のデューティ比と前記第三スイッチ素子のデューティ比との一方のデューティ比を増加させた分だけ前記第一スイッチ素子のデューティ比及び前記第二スイッチ素子のデューティ比と前記第三スイッチ素子のデューティ比との他方のデューティ比を１００パーセントから減少させるデューティ比制御処理を実行するスイッチ素子制御機能をコンピュータに実現させる昇温プログラム。
8. 一方の端子が蓄電体の端子に接続されている第一コンデンサと、前記第一コンデンサの他方の端子及び前記蓄電体の端子に接続されている第一スイッチ素子と、一方の端子が前記蓄電体の端子に接続されている第二コンデンサと、前記蓄電体の端子及び前記第二コンデンサの他方の端子に接続されている第二スイッチ素子と、前記第一コンデンサの他方の端子及び前記第二コンデンサの他方の端子に接続されている第三スイッチ素子と、を備える交流発生回路について、前記第一スイッチ素子、前記第二スイッチ素子及び前記第三スイッチ素子が非通電状態となっている初期状態から前記第一スイッチ素子のデューティ比及び前記第二スイッチ素子のデューティ比と前記第三スイッチ素子のデューティ比との一方のデューティ比を０パーセントから増加させ、前記初期状態から前記第一スイッチ素子のデューティ比及び前記第二スイッチ素子のデューティ比と前記第三スイッチ素子のデューティ比との一方のデューティ比を増加させた分だけ前記第一スイッチ素子のデューティ比及び前記第二スイッチ素子のデューティ比と前記第三スイッチ素子のデューティ比との他方のデューティ比を１００パーセントから減少させるデューティ比制御処理を実行する昇温方法。

Images