JP7586007B2 - Semiconductor light emitting device and method for manufacturing the same - Google Patents
Semiconductor light emitting device and method for manufacturing the same Download PDFInfo
- Publication number
- JP7586007B2 JP7586007B2 JP2021115747A JP2021115747A JP7586007B2 JP 7586007 B2 JP7586007 B2 JP 7586007B2 JP 2021115747 A JP2021115747 A JP 2021115747A JP 2021115747 A JP2021115747 A JP 2021115747A JP 7586007 B2 JP7586007 B2 JP 7586007B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- layers
- type cladding
- light
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明は、半導体発光素子および半導体発光素子の製造方法に関する。 The present invention relates to a semiconductor light-emitting device and a method for manufacturing the semiconductor light-emitting device.
近年、半導体レーザを用いたプロジェクタなどのディスプレイ装置の市場が拡大している。半導体レーザをディスプレイ装置に用いる場合、解像度およびフレームレートなどの画質を向上させるため、狭ピッチでマルチ発光層(複数の発光層)を独立駆動するモノリシック構造の横シングルモード半導体レーザが求められる。 In recent years, the market for display devices such as projectors that use semiconductor lasers has been expanding. When using semiconductor lasers in display devices, there is a demand for monolithic lateral single mode semiconductor lasers that independently drive multiple light emitting layers (multiple light emitting layers) with narrow pitch in order to improve image quality such as resolution and frame rate.
特許文献1には、同一素子内で複数の波長のレーザを発振可能な多波長半導体レーザが開示されている。特許文献1の技術では、AlGaAs系の量子井戸レーザにおいて、第1と第2の量子井戸活性層の井戸幅(物理的膜厚)を異ならせることで、多波長化が図られている。具体的には、半導体基板上に絶縁膜を形成後、素子形成領域の絶縁膜をエッチングで除去し、その後絶縁膜を含めた半導体基板全体にエピタキシャル成長を実施する。この時、絶縁膜上にはエピタキシャル成長は行われず、絶縁層をエッチング除去した部分に選択的にエピタキシャル成長が行われる。また、絶縁層の幅や、エッチング除去された領域の幅に応じてエピタキシャル成長により形成される素子の膜厚等を調整することができる。このような技術が知られており、同技術を選択成長法と呼ぶ。 Patent document 1 discloses a multi-wavelength semiconductor laser capable of oscillating lasers of multiple wavelengths within the same element. In the technology of Patent document 1, in an AlGaAs-based quantum well laser, the well width (physical film thickness) of the first and second quantum well active layers is made different to achieve multi-wavelength. Specifically, after forming an insulating film on a semiconductor substrate, the insulating film in the element formation region is removed by etching, and then epitaxial growth is performed on the entire semiconductor substrate including the insulating film. At this time, epitaxial growth is not performed on the insulating film, but selective epitaxial growth is performed on the part where the insulating layer has been etched away. In addition, the film thickness of the element formed by epitaxial growth can be adjusted according to the width of the insulating layer and the width of the region removed by etching. Such a technology is known and is called the selective growth method.
しかしながら、特許文献1に開示された方法では、赤色領域の発振波長を実現するために、例えば、AlGaInP系の材料を用いると、選択成長時の組成ずれによって格子不整合が増大し、レーザの発光効率および寿命などが低下する恐れがあった。 However, in the method disclosed in Patent Document 1, if an AlGaInP-based material is used to achieve an oscillation wavelength in the red region, the composition shift during selective growth can increase lattice mismatch, and there is a risk that the light emission efficiency and lifespan of the laser can decrease.
そこで、本発明の目的は、選択成長法を用いた場合の格子不整合を抑制しつつ、波長が互いに異なるレーザ光を放射可能なモノリシック構造の半導体発光素子および半導体発光素子の製造方法を提供することである。 The object of the present invention is to provide a monolithic semiconductor light-emitting device and a method for manufacturing the semiconductor light-emitting device that can emit laser light having different wavelengths while suppressing lattice mismatch that occurs when using selective growth methods.
本発明の一態様に係る半導体発光素子によれば、第1導電型クラッド層と、前記第1導電型クラッド層を区画する絶縁層と、前記絶縁層にて区画された前記第1導電型クラッド層上にそれぞれ積層され、互いに異なる波長のレーザ光を放射するm(mは2以上の整数)個の発光層と、前記m個の発光層上にそれぞれ積層されたm個の第2導電型クラッド層と、前記絶縁層上に積層された多結晶半導体層とを備える。 A semiconductor light-emitting device according to one aspect of the present invention includes a first conductive clad layer, an insulating layer that divides the first conductive clad layer, m (m is an integer of 2 or more) light-emitting layers that are stacked on the first conductive clad layer divided by the insulating layer and emit laser light of different wavelengths, m second conductive clad layers that are stacked on the m light-emitting layers, and a polycrystalline semiconductor layer that is stacked on the insulating layer.
これにより、発光層の成膜時に絶縁層が設けられていない部分への選択成長法における選択性を低下させることなく素子形成が出来る。更に、絶縁層上にも積層出来る材料組成に調整する等により絶縁層上に多結晶状態の半導体層を形成すると共に、第2導電型クラッド層の成膜時の選択成長法における選択性を低下させることができ、m個の発光層上にそれぞれ積層される第2導電型クラッド層の組成の均一化を図ることができる。このため、m個の発光層の発振波長を異ならせることを可能としつつ、GaAs等から成る化合物半導体基板と第2導電型クラッド層との間の格子不整合を抑制することができ、独立駆動可能なモノリシック多波長半導体レーザを実現しつつ、発光効率および寿命の低下を抑制することができる。 This allows the device to be formed without reducing the selectivity of the selective growth method in the areas where no insulating layer is provided when the light-emitting layer is formed. Furthermore, by adjusting the material composition so that it can be laminated on the insulating layer, a polycrystalline semiconductor layer can be formed on the insulating layer, and the selectivity of the selective growth method when the second conductive cladding layer is formed can be reduced, and the composition of the second conductive cladding layer laminated on each of the m light-emitting layers can be made uniform. Therefore, while making it possible to make the oscillation wavelengths of the m light-emitting layers different, it is possible to suppress the lattice mismatch between the compound semiconductor substrate made of GaAs or the like and the second conductive cladding layer, and it is possible to suppress the decrease in light-emitting efficiency and life while realizing a monolithic multi-wavelength semiconductor laser that can be driven independently.
また、第1導電型クラッド層を区画する絶縁層上に多結晶半導体層を堆積しつつ、m個の発光層上に第2導電型クラッド層を積層することにより、化合物半導体基板と第2導電型クラッド層との間の格子不整合を抑制するために、絶縁層を除去する必要がなくなる。このため、発光層を大気暴露することなく、m個の発光層上に第2導電型クラッド層を連続して形成することができ、第2導電型クラッド層の結晶品質の低下を抑制することができる。 In addition, by stacking the second conductive clad layer on the m light-emitting layers while depositing a polycrystalline semiconductor layer on the insulating layer that divides the first conductive clad layer, it is not necessary to remove the insulating layer to suppress lattice mismatch between the compound semiconductor substrate and the second conductive clad layer. Therefore, the second conductive clad layer can be continuously formed on the m light-emitting layers without exposing the light-emitting layers to the atmosphere, and deterioration of the crystal quality of the second conductive clad layer can be suppressed.
また、本発明の一態様に係る半導体発光素子によれば、前記多結晶半導体層は、前記第2導電型クラッド層の構成元素を主成分として含む。 In addition, in the semiconductor light-emitting device according to one aspect of the present invention, the polycrystalline semiconductor layer contains the constituent elements of the second conductivity type cladding layer as a main component.
これにより、第2導電型クラッド層の成膜時に多結晶半導体層を絶縁層上に同時に成膜することができる。このため、m個の発光層上にそれぞれ積層される第2導電型クラッド層の組成の均一化を図ることができ、化合物半導体基板と第2導電型クラッド層との間の格子不整合を抑制することができる。 This allows the polycrystalline semiconductor layer to be formed on the insulating layer at the same time as the second conductive cladding layer is formed. This allows the composition of the second conductive cladding layers stacked on each of the m light emitting layers to be uniform, and lattice mismatch between the compound semiconductor substrate and the second conductive cladding layer to be suppressed.
また、本発明の一態様に係る半導体発光素子によれば、前記発光層は、(AlxGa1-x)1-yInyP(0≦x<1、0<y<1)を含む。 In the semiconductor light emitting device according to an aspect of the present invention, the light emitting layer contains ( AlxGa1 -x ) 1- yInyP (0≦x<1, 0<y<1).
これにより、m個の発光層の発振波長を赤色域に設定することが可能となるとともに、Al組成xを低下させることで発光層形成時の選択成長法における選択性を増大させることが可能となる。このため、半導体レーザをディスプレイ装置の光源として用いることが可能となるとともに、独立駆動可能なモノリシック多波長半導体レーザを実現することが可能となり、横シングルモードレーザの干渉性を低下させ、ディスプレイ装置の画質を向上させることができる。 This makes it possible to set the oscillation wavelength of the m light-emitting layers in the red region, and by lowering the Al composition x, it is possible to increase the selectivity in the selective growth method when forming the light-emitting layers. This makes it possible to use the semiconductor laser as a light source for a display device, and to realize a monolithic multi-wavelength semiconductor laser that can be driven independently, thereby reducing the coherence of the transverse single mode laser and improving the image quality of the display device.
また、本発明の一態様に係る半導体発光素子によれば、前記第2導電型クラッド層は、(AlxGa1-x)1-yInyP(0<x≦1、0<y<1)から構成される。 In the semiconductor light emitting device according to an aspect of the present invention, the second conductivity type cladding layer is made of ( AlxGa1 -x ) 1- yInyP (0<x≦1, 0<y<1).
これにより、第2導電型クラッド層の成膜時に選択成長法における選択性を低下させることができる。このため、第2導電型クラッド層の成膜時に多結晶半導体層を絶縁層上に同時に成膜することができ、m個の発光層上にそれぞれ積層される第2導電型クラッド層の組成の均一化を図ることができる。また、各発光層上の第2導電型クラッド層の膜厚を均一化することができ、電極を配置したサブマウント上にモノリシック多波長半導体レーザをジャンクションダウンボンディング実装することができる。このため、モノリシック多波長半導体レーザの放熱性を向上させることができ、モノリシック多波長半導体レーザの信頼性を向上させることができる。 This makes it possible to reduce the selectivity in the selective growth method when forming the second conductive cladding layer. Therefore, when forming the second conductive cladding layer, a polycrystalline semiconductor layer can be formed on the insulating layer at the same time, and the composition of the second conductive cladding layer laminated on each of the m light emitting layers can be made uniform. In addition, the film thickness of the second conductive cladding layer on each light emitting layer can be made uniform, and the monolithic multi-wavelength semiconductor laser can be mounted by junction down bonding on a submount on which an electrode is arranged. This makes it possible to improve the heat dissipation of the monolithic multi-wavelength semiconductor laser, and to improve the reliability of the monolithic multi-wavelength semiconductor laser.
また、本発明の一態様に係る半導体発光素子によれば、前記m個の第2導電型クラッド層にそれぞれ用いられる(AlxGa1-x)1-yInyP間のAl組成xの差は、前記m個の発光層にそれぞれ用いられる(AlxGa1-x)1-yInyP間のAl組成xの差よりも小さい。 In addition, in the semiconductor light emitting device according to one aspect of the present invention, the difference in Al composition x between the (Al x Ga 1-x ) 1-y In y P used in each of the m second conductive type cladding layers is smaller than the difference in Al composition x between the (Al x Ga 1-x ) 1-y In y P used in each of the m light emitting layers.
これにより、発光層の成膜時に選択成長法における選択性を低下させることなく、第2導電型クラッド層の成膜時に選択成長法における選択性を低下させることができる。このため、m個の発光層の発振波長を異ならせることを可能としつつ、化合物半導体基板と第2導電型クラッド層との間の格子不整合を抑制することができる。 This allows the selectivity in the selective growth method to be reduced when forming the second conductive cladding layer without reducing the selectivity in the selective growth method when forming the light emitting layer. This makes it possible to suppress lattice mismatch between the compound semiconductor substrate and the second conductive cladding layer while making it possible to differentiate the oscillation wavelengths of the m light emitting layers.
また、本発明の一態様に係る半導体発光素子によれば、前記絶縁層によって区画された前記第1導電型クラッド層上の前記m個の発光層の幅は互いに異なる。 In addition, according to one aspect of the semiconductor light-emitting device of the present invention, the widths of the m light-emitting layers on the first conductive cladding layer partitioned by the insulating layer are different from each other.
これにより、第1導電型クラッド層上の絶縁層に開口幅が異なる開口部を形成することで、第1導電型クラッド層上に形成されるm個の発光層の量子井戸幅をそれぞれ異ならせることができる。このため、発振波長の異なるm個の発光層を第1導電型クラッド層上に一括形成することができ、発振波長の異なるm個の発光層を形成するために、発光層の形成を繰り返す必要がなくなる。この結果、工程数の増大を抑制しつつ、独立駆動可能なモノリシック多波長半導体レーザを実現することができる。 By forming openings with different opening widths in the insulating layer on the first conductive type cladding layer, the quantum well widths of the m light-emitting layers formed on the first conductive type cladding layer can be made different from each other. Therefore, m light-emitting layers with different oscillation wavelengths can be formed collectively on the first conductive type cladding layer, and it is no longer necessary to repeatedly form the light-emitting layers in order to form m light-emitting layers with different oscillation wavelengths. As a result, it is possible to realize a monolithic multi-wavelength semiconductor laser that can be driven independently while suppressing an increase in the number of processes.
また、本発明の一態様に係る半導体発光素子によれば、前記m個の発光層の量子井戸幅はそれぞれ異なる。 In addition, according to one aspect of the semiconductor light-emitting device of the present invention, the quantum well widths of the m light-emitting layers are different from each other.
これにより、m個の発光層の発振波長を異ならせることができ、独立駆動可能なモノリシック多波長半導体レーザを実現することができる。 This allows the oscillation wavelengths of the m light-emitting layers to be different, realizing a monolithic multi-wavelength semiconductor laser that can be driven independently.
また、本発明の一態様に係る半導体発光素子によれば、前記絶縁層は、Si、Mg、Al、Hf、Nb、Zr、Sc、Ta、Ga、Zn、Y、BおよびTiの少なくともいずれか1つの酸化物、窒化物またはこれらの混合物を含む。 In addition, according to a semiconductor light-emitting device according to one aspect of the present invention, the insulating layer contains at least one oxide, nitride, or mixture of Si, Mg, Al, Hf, Nb, Zr, Sc, Ta, Ga, Zn, Y, B, and Ti.
これにより、発光層が絶縁層上に形成されるのを防止することが可能となるとともに、発光層および第2導電型クラッド層の成膜時に絶縁層によるコンタミネーションを防止することができ、結晶品質の低下を防止することができる。 This makes it possible to prevent the light-emitting layer from being formed on the insulating layer, and also prevents contamination by the insulating layer when forming the light-emitting layer and the second conductive cladding layer, thereby preventing a deterioration in crystal quality.
また、本発明の一態様に係る半導体発光素子によれば、前記絶縁層と前記第1導電型クラッド層との界面の高さ方向の位置と、前記発光層と前記第1導電型クラッド層との界面の高さ方向の位置は互いに等しい。 In addition, in the semiconductor light-emitting device according to one aspect of the present invention, the height position of the interface between the insulating layer and the first conductive cladding layer is equal to the height position of the interface between the light-emitting layer and the first conductive cladding layer.
これにより、第1導電型クラッド層上の絶縁層に開口幅が異なる開口部を形成した後、前記開口部に露出した第1導電型クラッド層上に発光層を形成することにより、その後形成される各層上面の高さを前記絶縁層部分と同等にでき平坦性を確保できる。また、絶縁層をそのまま残すことで工程数の増大を抑制することもできる。 In this way, openings with different opening widths are formed in the insulating layer on the first conductive cladding layer, and then a light-emitting layer is formed on the first conductive cladding layer exposed in the openings, so that the height of the upper surface of each layer formed thereafter can be made equal to that of the insulating layer portion, ensuring flatness. Also, by leaving the insulating layer as it is, an increase in the number of processes can be suppressed.
また、本発明の一態様に係る半導体発光素子によれば、前記絶縁層と前記第1導電型クラッド層との界面の高さ方向の位置は、前記発光層と前記第1導電型クラッド層との界面の高さ方向の位置より高くすることもできる。 In addition, according to a semiconductor light-emitting device according to one aspect of the present invention, the height position of the interface between the insulating layer and the first conductive cladding layer can be higher than the height position of the interface between the light-emitting layer and the first conductive cladding layer.
これにより、第1導電型クラッド層上の絶縁層に開口幅が異なる開口部を形成した後、開口部を介して露出された第1導電型クラッド層の表面の汚染物質または欠陥などを除去してから、第1導電型クラッド層上に発光層を形成することができ、発光層の結晶品質を向上させることができる。 As a result, openings with different opening widths are formed in the insulating layer on the first conductive type clad layer, and then contaminants or defects on the surface of the first conductive type clad layer exposed through the openings are removed, and then a light-emitting layer can be formed on the first conductive type clad layer, thereby improving the crystal quality of the light-emitting layer.
また、本発明の一態様に係る半導体発光素子によれば、前記絶縁層と前記第1導電型クラッド層との界面の高さ方向の位置は、前記発光層と前記第1導電型クラッド層との界面の高さ方向の位置より低くすることもできる。 In addition, according to one aspect of the semiconductor light-emitting device of the present invention, the height position of the interface between the insulating layer and the first conductive cladding layer can be lower than the height position of the interface between the light-emitting layer and the first conductive cladding layer.
これにより、第1導電型クラッド層上の絶縁層に開口幅が異なる開口部を形成した後、開口部を介して露出された第1導電型クラッド層上に第1導電型クラッド層を再成長してから第1導電型クラッド層上に発光層を形成することができる。このため発光層形成前の工程で大気暴露した場合でも、大気暴露により汚染された第1導電型クラッド層の表面に発光層が直接接するのを防止することができ、発光層の結晶品質を向上させることができる。 This allows openings of different widths to be formed in the insulating layer on the first conductivity type cladding layer, and then the first conductivity type cladding layer is regrown on the first conductivity type cladding layer exposed through the opening, and then the light-emitting layer is formed on the first conductivity type cladding layer. Therefore, even if the first conductivity type cladding layer is exposed to the atmosphere in a process before the light-emitting layer is formed, it is possible to prevent the light-emitting layer from coming into direct contact with the surface of the first conductivity type cladding layer that has been contaminated by exposure to the atmosphere, and the crystal quality of the light-emitting layer can be improved.
また、本発明の一態様に係る半導体発光素子の製造方法によれば、第1導電型クラッド層を化合物半導体基板上に形成する工程と、開口幅が異なるm(mは2以上の整数)個の開口部を有するマスクを前記第1導電型クラッド層上に形成する工程と、前記開口部の前記第1導電型クラッド層上に発光層を選択成長する工程と、前記マスク上に多結晶半導体層を堆積させつつ、前記発光層上に第2導電型クラッド層を積層する工程と備える。 In addition, a method for manufacturing a semiconductor light-emitting device according to one aspect of the present invention includes the steps of forming a first conductive type cladding layer on a compound semiconductor substrate, forming a mask having m (m is an integer of 2 or more) openings with different opening widths on the first conductive type cladding layer, selectively growing a light-emitting layer on the first conductive type cladding layer in the openings, and stacking a second conductive type cladding layer on the light-emitting layer while depositing a polycrystalline semiconductor layer on the mask.
これにより、発光層の成膜を繰り返すことなく、m個の発光層の発振波長を異ならせることが可能となるとともに、発光層を大気暴露することなく、化合物半導体基板と第2導電型クラッド層との間の格子不整合を抑制することができる。このため、工程数の増大を抑制しつつ、m個の独立駆動可能なモノリシック多波長半導体レーザを実現することが可能となるとともに、発光効率および寿命の低下を抑制することができる。 This makes it possible to differentiate the oscillation wavelengths of the m light-emitting layers without repeatedly depositing the light-emitting layers, and also makes it possible to suppress lattice mismatch between the compound semiconductor substrate and the second conductivity type cladding layer without exposing the light-emitting layers to the atmosphere. This makes it possible to realize m independently operable monolithic multi-wavelength semiconductor lasers while suppressing an increase in the number of processes, and also makes it possible to suppress a decrease in light-emitting efficiency and life span.
また、本発明の一態様に係る半導体発光素子の製造方法によれば、前記開口部の領域の前記第1導電型クラッド層をエッチングまたはクリーニングする工程をさらに備え、前記第1導電型クラッド層のエッチング面上またはクリーニング面上に前記発光層を選択成長する工程を有する。 In addition, according to one aspect of the present invention, the method for manufacturing a semiconductor light-emitting device further includes a step of etching or cleaning the first conductive cladding layer in the region of the opening, and a step of selectively growing the light-emitting layer on the etched surface or cleaned surface of the first conductive cladding layer.
これにより、第1導電型クラッド層上の絶縁層に開口幅が異なる開口部を形成した後、開口部を介して露出された第1導電型クラッド層の表面の汚染物質または欠陥などが除去されたエッチング面上またはクリーニング面上に発光層を形成することができ、発光層の結晶品質を向上させることができる。 As a result, after forming openings with different opening widths in the insulating layer on the first conductive type clad layer, a light-emitting layer can be formed on the etched or cleaned surface from which contaminants or defects on the surface of the first conductive type clad layer exposed through the openings have been removed, thereby improving the crystal quality of the light-emitting layer.
また、本発明の一態様に係る半導体発光素子の製造方法によれば、前記開口部に前記第1導電型クラッド層を再成長する工程をさらに備え、前記第1導電型クラッド層の再成長面上に前記発光層を選択成長する工程を有する。 In addition, according to one aspect of the present invention, the method for manufacturing a semiconductor light-emitting device further includes a step of regrowing the first conductive type cladding layer in the opening, and a step of selectively growing the light-emitting layer on the regrown surface of the first conductive type cladding layer.
これにより、第1導電型クラッド層上の絶縁層に開口幅が異なる開口部を形成した後、前記開口部の領域に露出された第1導電型クラッド層の再成長面上に発光層を連続して形成することができ、発光層の結晶品質を向上させることができる。 This allows openings with different opening widths to be formed in the insulating layer on the first conductive cladding layer, and then the light-emitting layer can be continuously formed on the regrown surface of the first conductive cladding layer exposed in the area of the opening, thereby improving the crystal quality of the light-emitting layer.
本発明の一態様においては、格子不整合を抑制しつつ、波長が互いに異なるレーザ光を放射可能なモノリシック構造の半導体発光素子を提供することができる。 In one aspect of the present invention, it is possible to provide a monolithic semiconductor light-emitting element capable of emitting laser light of different wavelengths while suppressing lattice mismatch.
以下、添付の図面を参照しながら、本発明の実施形態を詳細に説明する。なお、以下の実施形態は本発明を限定するものではなく、実施形態で説明されている特徴の組み合わせの全てが本発明の構成に必須のものとは限らない。実施形態の構成は、本発明が適用される装置の仕様や各種条件(使用条件、使用環境等)によって適宜修正または変更され得る。本発明の技術的範囲は、特許請求の範囲によって確定され、以下の個別の実施形態によって限定されない。また、以下の説明に用いる図面は、各構成を分かり易くするため、実際の構造と縮尺および形状などを異ならせることがある。 Below, the embodiments of the present invention will be described in detail with reference to the attached drawings. Note that the following embodiments do not limit the present invention, and not all of the combinations of features described in the embodiments are necessarily essential to the configuration of the present invention. The configuration of the embodiments may be modified or changed as appropriate depending on the specifications of the device to which the present invention is applied and various conditions (usage conditions, usage environment, etc.). The technical scope of the present invention is determined by the claims, and is not limited by the individual embodiments below. Also, the drawings used in the following description may differ in scale and shape from the actual structure in order to make each configuration easier to understand.
(第1実施形態)
図1は、第1実施形態に係る半導体発光素子の概略構成を示す斜視図である。なお、以下の説明では、互いに異なる波長のレーザ光を放射する3個の発光層が設けられたモノリシック多波長半導体レーザを例にとるが、互いに異なる波長のレーザ光を放射するm(mは2以上の整数)個の発光層が設けられたモノリシック多波長半導体レーザであってもよい。また、以下の説明では、赤色域において多波長化された半導体レーザを例にとるが、本発明は、必ずしも赤色域において多波長化された半導体レーザに限定されるものではない。また、図1の例では、簡単化のため、モノリシック多波長半導体レーザが形成される化合物半導体基板および発光層に電流を注入する電極は省略した。
First Embodiment
FIG. 1 is a perspective view showing a schematic configuration of a semiconductor light emitting device according to the first embodiment. In the following description, a monolithic multi-wavelength semiconductor laser having three light emitting layers emitting laser beams of different wavelengths is taken as an example, but a monolithic multi-wavelength semiconductor laser having m (m is an integer of 2 or more) light emitting layers emitting laser beams of different wavelengths may be used. In the following description, a semiconductor laser having multiple wavelengths in the red region is taken as an example, but the present invention is not necessarily limited to a semiconductor laser having multiple wavelengths in the red region. In the example of FIG. 1, for simplification, a compound semiconductor substrate on which the monolithic multi-wavelength semiconductor laser is formed and an electrode for injecting a current into the light emitting layer are omitted.
図1において、半導体レーザZ0は、n型クラッド層N、発光層A1~A3およびp型クラッド層B1~B3を備える。図1には記載しないが、n型クラッド層Nは化合物半導体基板上に形成されており、本実施形態ではGaAs基板を用いている。このとき、各発光層A1~A3は、n型クラッド層Nと各p型クラッド層B1~B3との間でダブルヘテロ接合を形成することができる。各発光層A1~A3は、互いに異なる波長のレーザ光L1~L3を放射する。ここで、各レーザ光L1~L3の波長を赤色域に設定するために、各発光層A1~A3は、(AlxGa1-x)1-yInyP(0≦x<1、0<y<1)を含むことができる。 In FIG. 1, the semiconductor laser Z0 includes an n-type cladding layer N, light-emitting layers A1 to A3, and p-type cladding layers B1 to B3. Although not shown in FIG. 1, the n-type cladding layer N is formed on a compound semiconductor substrate, and a GaAs substrate is used in this embodiment. At this time, each of the light-emitting layers A1 to A3 can form a double heterojunction between the n-type cladding layer N and each of the p-type cladding layers B1 to B3. Each of the light-emitting layers A1 to A3 emits laser beams L1 to L3 having different wavelengths. Here, in order to set the wavelength of each of the laser beams L1 to L3 in the red region, each of the light-emitting layers A1 to A3 can include (Al x Ga 1-x ) 1-y In y P (0≦x<1, 0<y<1).
n型クラッド層Nは、絶縁層Mにて区画領域E1~E3に区画されている。各区画領域E1~E3は、各発光層A1~A3の光導波方向に沿って設けられる。このとき、各発光層A1~A3は絶縁層Mにて分離される。絶縁層Mは、Si、Mg、Al、Hf、Nb、Zr、Sc、Ta、Ga、Zn、Y、BおよびTiの少なくともいずれか1つの酸化物、窒化物またはこれらの混合物を含むことができる。このような材料を用いることにより、各発光層A1~A3を形成時に絶縁層M上に材料が積層されるのを防止することが可能となる。また、各発光層A1~A3形成後に絶縁層Mを除去することなくp型クラッド層B1~B3を成膜するため、絶縁層Mによるコンタミネーションを防止することができ、結晶品質の低下を防止することができる。 The n-type cladding layer N is divided into partition regions E1 to E3 by an insulating layer M. Each partition region E1 to E3 is provided along the optical waveguide direction of each light-emitting layer A1 to A3. At this time, each light-emitting layer A1 to A3 is separated by the insulating layer M. The insulating layer M can contain at least one oxide, nitride, or mixture of Si, Mg, Al, Hf, Nb, Zr, Sc, Ta, Ga, Zn, Y, B, and Ti. By using such a material, it is possible to prevent materials from being stacked on the insulating layer M when forming each light-emitting layer A1 to A3. In addition, since the p-type cladding layers B1 to B3 are formed without removing the insulating layer M after forming each light-emitting layer A1 to A3, contamination by the insulating layer M can be prevented, and deterioration of crystal quality can be prevented.
各発光層A1~A3の幅W1~W3は互いに異なる。このとき、各区画領域E1~E3の幅は、各発光層A1~A3の幅W1~W3と等しくすることができる。例えば、各発光層A1~A3の幅W1~W3は、W1<W2<W3とすることができる。 The widths W1 to W3 of the light-emitting layers A1 to A3 are different from each other. In this case, the widths of the partitioned regions E1 to E3 can be made equal to the widths W1 to W3 of the light-emitting layers A1 to A3. For example, the widths W1 to W3 of the light-emitting layers A1 to A3 can be set to W1<W2<W3.
各発光層A1~A3は、活性層A1B~A3Bを備える。各活性層A1B~A3Bは、バリア層と井戸層が交互に積層された多重量子井戸(MQW:Multi Quantum Well)構造を用いることができる。各発光層A1~A3は、各活性層A1B~A3B下にガイド層A1A~A3A、各活性層A1B~A3B上にガイド層A1C~A3Cを備えてもよい。各ガイド層A1A~A3A、A1C~A3Cは、各活性層A1B~A3Bを導波するレーザ光をガイドすることができる。このとき、各ガイド層A1A~A3A、A1C~A3Cの厚みは、各活性層A1B~A3Bのバリア層の厚みより厚くすることができる。各ガイド層A1A~A3A、A1C~A3Cは、SCH(Separate Confinement Heterostructure)層または閉じ込め層と呼ばれることもあり、n型クラッド層Nおよびp型クラッド層B1~B3層よりも屈折率が高く、各活性層A1B~A3Bよりも屈折率が低い。 Each of the light-emitting layers A1 to A3 includes an active layer A1B to A3B. Each of the active layers A1B to A3B may have a multi-quantum well (MQW) structure in which a barrier layer and a well layer are alternately stacked. Each of the light-emitting layers A1 to A3 may include a guide layer A1A to A3A below each of the active layers A1B to A3B, and a guide layer A1C to A3C above each of the active layers A1B to A3B. Each of the guide layers A1A to A3A and A1C to A3C can guide the laser light guided through each of the active layers A1B to A3B. In this case, the thickness of each of the guide layers A1A to A3A and A1C to A3C can be made thicker than the thickness of the barrier layer of each of the active layers A1B to A3B. Each of the guide layers A1A-A3A, A1C-A3C is sometimes called an SCH (Separate Confinement Heterostructure) layer or confinement layer, and has a higher refractive index than the n-type cladding layer N and the p-type cladding layers B1-B3, and a lower refractive index than each of the active layers A1B-A3B.
ここで、各発光層A1~A3の幅W1~W3を互いに異ならせることで、各活性層A1B~A3Bの量子井戸幅を互いに異ならせることができ、各レーザ光L1~L3の波長を互いに異ならせることができる。ここで、各レーザ光L1~L3の波長を数nm程度異ならせることにより、横シングルモードレーザの干渉性を低下させることができ、半導体レーザZ0をディスプレイ装置の光源として用いたときの画質を向上させることができる。 By making the widths W1 to W3 of the light-emitting layers A1 to A3 different from one another, the quantum well widths of the active layers A1B to A3B can be made different from one another, and the wavelengths of the laser lights L1 to L3 can be made different from one another. By making the wavelengths of the laser lights L1 to L3 different by about several nm, the coherence of the transverse single mode laser can be reduced, and the image quality can be improved when the semiconductor laser Z0 is used as a light source for a display device.
各発光層A1~A3上には、p型クラッド層B1~B3が積層されている。各p型クラッド層B1~B3には、各発光層A1~A3の光導波方向に沿ってリッジG1~G3が形成されている。ここで、各p型クラッド層B1~B3は、エッチストップ層B1B~B3Bを間にして上下に分離したp型クラッド層B1A~B3A、B1C~B3Cで構成されてもよい。エッチストップ層B1B~B3Bは、リッジG1~G3を形成するためのp型クラッド層B1~B3の厚さ方向のエッチングの停止位置を規定することができる。このとき、リッジG1~G3は、p型クラッド層B1C~B3Cで構成することができる。p型クラッド層B1C~B3C上には、キャップ層C1~C3が設けられる。キャップ層C1~C3は、各発光層A1~A3に電流を注入する電極との間でオーミックコンタクトをとることができる。 On each of the light-emitting layers A1 to A3, p-type clad layers B1 to B3 are laminated. Ridges G1 to G3 are formed in each of the p-type clad layers B1 to B3 along the optical waveguide direction of each of the light-emitting layers A1 to A3. Here, each of the p-type clad layers B1 to B3 may be composed of p-type clad layers B1A to B3A and B1C to B3C separated vertically with etch stop layers B1B to B3B in between. The etch stop layers B1B to B3B can define the stop position of etching in the thickness direction of the p-type clad layers B1 to B3 to form the ridges G1 to G3. At this time, the ridges G1 to G3 can be composed of p-type clad layers B1C to B3C. Cap layers C1 to C3 are provided on the p-type clad layers B1C to B3C. The cap layers C1 to C3 can make ohmic contact with an electrode that injects current into each of the light-emitting layers A1 to A3.
ここで、p型クラッド層B1~B3は、化合物半導体基板との格子不整合を低減するため、(AlxGa1-x)1-yInyP(0<x≦1、0<y<1)から構成することができる。また、各p型クラッド層B1~B3に用いられる(AlxGa1-x)1-yInyP間のAl組成xの差は、各発光層A1~A3に用いられる(AlxGa1-x)1-yInyP間のAl組成xの差よりも小さくすることができる。なお、エッチストップ層B1B~B3Bは、p型クラッド層B1A~B3A、B1C~B3Cに対してエッチングレートを低下させるため、p型クラッド層B1A~B3A、B1C~B3CよりもAl組成xを低下させることができる。 Here, the p-type cladding layers B1 to B3 can be composed of (Al x Ga 1-x ) 1-y In y P (0<x≦1, 0<y<1) in order to reduce the lattice mismatch with the compound semiconductor substrate. The difference in Al composition x between the (Al x Ga 1-x ) 1-y In y P used in each of the p-type cladding layers B1 to B3 can be made smaller than the difference in Al composition x between the (Al x Ga 1-x ) 1-y In y P used in each of the light-emitting layers A1 to A3. The etch stop layers B1B to B3B have a lower etching rate than the p-type cladding layers B1A to B3A and B1C to B3C, so that the Al composition x can be made lower than that of the p-type cladding layers B1A to B3A and B1C to B3C.
絶縁層M上には、多結晶半導体層Pが堆積されている。多結晶半導体層Pは、p型クラッド層B1~B3の多結晶構造を含む。このとき、多結晶半導体層Pは、p型クラッド層B1~B3の構成元素を主成分として含むことができる。この場合、各発光層A1~A3上へのp型クラッド層B1~B3の成膜と、絶縁層M上への多結晶半導体層Pの堆積は、同時に行うことができる。なお、多結晶半導体層Pは、エッチストップ層B1B~B3Bの多結晶構造とキャップ層C1~C3の多結晶晶構造を含んでもよい。 A polycrystalline semiconductor layer P is deposited on the insulating layer M. The polycrystalline semiconductor layer P includes the polycrystalline structure of the p-type cladding layers B1 to B3. In this case, the polycrystalline semiconductor layer P can include the constituent elements of the p-type cladding layers B1 to B3 as the main components. In this case, the formation of the p-type cladding layers B1 to B3 on each of the light-emitting layers A1 to A3 and the deposition of the polycrystalline semiconductor layer P on the insulating layer M can be performed simultaneously. The polycrystalline semiconductor layer P may include the polycrystalline structure of the etch stop layers B1B to B3B and the polycrystalline structure of the cap layers C1 to C3.
ここで、p型クラッド層B1~B3を(AlxGa1-x)1-yInyPで構成したときのAl組成xを増大させることにより、p型クラッド層B1~B3の成膜時に選択成長法における選択性を低下させることができる。このため、各発光層A1~A3上へのp型クラッド層B1~B3の成膜時に、多結晶半導体層Pを絶縁層M上に堆積させることができる。なお、Al組成xが低いエッチストップ層B1B~B3Bがp型クラッド層B1~B3内にある場合においても、多結晶半導体層Pを絶縁層M上に堆積することができる。 Here, by increasing the Al composition x when the p-type cladding layers B1 to B3 are composed of (Al x Ga 1-x ) 1-y In y P, it is possible to reduce the selectivity in the selective growth method when the p-type cladding layers B1 to B3 are formed. Therefore, it is possible to deposit a polycrystalline semiconductor layer P on the insulating layer M when the p-type cladding layers B1 to B3 are formed on the light-emitting layers A1 to A3. It is to be noted that even when the etch stop layers B1B to B3B having a low Al composition x are present in the p-type cladding layers B1 to B3, the polycrystalline semiconductor layer P can be deposited on the insulating layer M.
このとき、p型クラッド層B1~B3の成膜時に選択成長法における選択性を低下させ、各発光層A1~A3上へのp型クラッド層B1~B3の成膜と、絶縁層M上への多結晶半導体層Pの堆積を同時に行うことにより、p型クラッド層B1~B3の組成の均一化を図ることができる。このため、化合物半導体基板とp型クラッド層B1~B3との間の格子不整合を抑制することができ、半導体レーザZ0の発光効率および寿命の低下を抑制することができる。 At this time, the selectivity in the selective growth method is reduced when forming the p-type cladding layers B1 to B3, and the formation of the p-type cladding layers B1 to B3 on each of the light-emitting layers A1 to A3 and the deposition of the polycrystalline semiconductor layer P on the insulating layer M are simultaneously performed, thereby making it possible to homogenize the composition of the p-type cladding layers B1 to B3. This makes it possible to suppress lattice mismatch between the compound semiconductor substrate and the p-type cladding layers B1 to B3, and to suppress a decrease in the light-emitting efficiency and lifespan of the semiconductor laser Z0.
また、各発光層A1~A3を(AlxGa1-x)1-yInyP(0≦x<1、0<y<1)で構成し、各発光層A1~A3のAl組成xをp型クラッド層B1~B3のAl組成xより低くすることにより、各発光層A1~A3の成膜時に選択成長法における選択性を低下させることなく、p型クラッド層B1~B3の成膜時に選択成長法における選択性を低下させることができる。このため、各発光層A1~A3の発振波長を異ならせることができ、独立駆動可能なモノリシック多波長半導体レーザを実現することができる。 Moreover, by forming each of the light emitting layers A1 to A3 from (Al x Ga 1-x ) 1-y In y P (0≦x<1, 0<y<1) and making the Al composition x of each of the light emitting layers A1 to A3 lower than the Al composition x of the p-type cladding layers B1 to B3, it is possible to reduce the selectivity in the selective growth method when forming the p-type cladding layers B1 to B3 without reducing the selectivity in the selective growth method when forming the light emitting layers A1 to A3. This makes it possible to make the oscillation wavelengths of each of the light emitting layers A1 to A3 different, thereby realizing a monolithic multi-wavelength semiconductor laser that can be driven independently.
また、p型クラッド層B1~B3の成膜時に選択成長法における選択性を低下させることにより、p型クラッド層B1~Bの膜厚を均一化することができ、電極を配置したサブマウント上に半導体レーザZ0をジャンクションダウンボンディング実装する場合にも、リッジごとで段差を生じることが無く、サブマウントに密着することができる。このため、半導体レーザZ0の放熱性を向上させることができ、半導体レーザZ0の信頼性を向上させることができる。 In addition, by reducing the selectivity in the selective growth method when forming the p-type cladding layers B1 to B3, the thickness of the p-type cladding layers B1 to B can be made uniform, and even when the semiconductor laser Z0 is mounted by junction down bonding on a submount on which electrodes are arranged, no steps are created between the ridges, and the semiconductor laser Z0 can be closely attached to the submount. This improves the heat dissipation of the semiconductor laser Z0, thereby improving its reliability.
また、p型クラッド層B1~B3の成膜時に選択成長法における選択性を低下させることにより、n型クラッド層N上に絶縁層Mが存在している場合においても、化合物半導体基板とp型クラッド層B1~B3との間の格子不整合を抑制しつつ、各発光層A1~A3上にp型クラッド層B1~B3を同一チャンバ内で連続して形成することができる。このため、化合物半導体基板とp型クラッド層B1~B3との間の格子不整合を抑制するために、絶縁層Mを除去する必要がなくなり、各発光層A1~A3を大気暴露することなくp型クラッド層B1~B3を成膜することが可能となる。結果として、p型クラッド層B1~B3の結晶品質の低下を抑制することができる。 In addition, by reducing the selectivity in the selective growth method when forming the p-type cladding layers B1 to B3, even when the insulating layer M exists on the n-type cladding layer N, the p-type cladding layers B1 to B3 can be continuously formed on each of the light-emitting layers A1 to A3 in the same chamber while suppressing the lattice mismatch between the compound semiconductor substrate and the p-type cladding layers B1 to B3. Therefore, it is no longer necessary to remove the insulating layer M in order to suppress the lattice mismatch between the compound semiconductor substrate and the p-type cladding layers B1 to B3, and it is possible to form the p-type cladding layers B1 to B3 without exposing each of the light-emitting layers A1 to A3 to the atmosphere. As a result, it is possible to suppress the deterioration of the crystal quality of the p-type cladding layers B1 to B3.
(第2実施形態)
図2Aから図2Fは、第2実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。なお、図2Aから図2Fは、実施例1として図1に示した半導体レーザZ0におけるDA-DA線に沿って切断した断面に相当する図を示す。
Second Embodiment
2A to 2F are cross-sectional views showing an example of a method for manufacturing a semiconductor light-emitting device according to the second embodiment, in which FIG. 2A to FIG. 2F show views corresponding to a cross section taken along line DA-DA in the semiconductor laser Z0 shown in FIG. 1 as Example 1.
図2Aにおいて、エピタキシャル成長にてn型クラッド層Nを化合物半導体基板S上に成膜する。エピタキシャル成長は、MOCVD(Metal Organic Chemical Vapor Deposition)であってもよいし、MBE(Molecular Beam Epitaxy)であってもよいし、HVPE(Hydride Vapor Phase Epitaxy)であってもよい。化合物半導体基板Sは、例えば、GaAs基板である。n型クラッド層Nの膜厚は、例えば、約2μmに設定することができる。 In FIG. 2A, an n-type cladding layer N is formed on a compound semiconductor substrate S by epitaxial growth. The epitaxial growth may be MOCVD (Metal Organic Chemical Vapor Deposition), MBE (Molecular Beam Epitaxy), or HVPE (Hydride Vapor Phase Epitaxy). The compound semiconductor substrate S is, for example, a GaAs substrate. The thickness of the n-type cladding layer N can be set to, for example, about 2 μm.
n型クラッド層Nの組成は、例えば、(AlxGa1-x)1-yInyPにおいて、GaAs基板と格子整合させるため、例えば、In組成yを0.5に調整することができる。また、n型クラッド層Nの屈折率を各発光層A1~A3の屈折率より小さくするため、AlとGaの組成比x:1-xは、Al組成xの方を大きくし、x:1-x=1:0に調整することができる。 The composition of the n-type cladding layer N can be adjusted, for example, to 0.5, in order to lattice match with the GaAs substrate, in (Al x Ga 1-x ) 1-y In y P. In order to make the refractive index of the n-type cladding layer N smaller than the refractive index of each of the light-emitting layers A1 to A3, the composition ratio x:1-x of Al and Ga can be adjusted to x:1-x=1:0, with the Al composition x being larger.
次に、プラズマCVD(Chemical Vaper Deposition)またはスパッタなどの方法にて、n型クラッド層N上に絶縁層Mを形成する。なお、絶縁層Mは、例えば、SiO2でもよいし、SiNでもよいし、Al2O3でもよい。絶縁層Mの膜厚は、発光層A1の膜厚と同程度に設定することができ、例えば、100nmに設定することができる。絶縁層Mの膜応力を緩和するため、絶縁層Mの膜厚を数nm程度まで薄くしてもよい。 Next, an insulating layer M is formed on the n-type cladding layer N by a method such as plasma CVD (Chemical Vapor Deposition) or sputtering. The insulating layer M may be, for example, SiO2 , SiN, or Al2O3 . The thickness of the insulating layer M may be set to be approximately the same as the thickness of the light-emitting layer A1 , for example, 100 nm. In order to relieve the film stress of the insulating layer M, the thickness of the insulating layer M may be thinned to about several nm.
次に、フォトリソグラフィー技術およびエッチング技術を用いることにより、絶縁層Mをパターニングし、開口幅が異なる開口部V1~V3を絶縁層Mに形成する。なお、このエッチングは、例えば、RIE(Reactive Ion Etching)などのドライエッチングを用いることができる。あるいはウェットエッチングによってパターニングしてもよい。開口部V1~V3は、各発光層A1~A3の光導波方向に沿ってストライプ状に形成することができる。この開口部V1~V3によって絶縁層Mが分離されたマスクM1~M4をn型クラッド層N上に形成することができる。マスクM1~M4上では、各発光層A1~A3の結晶性成長が阻害される。ここで、マスクM1~M4は、各発光層A1~A3が形成される区画領域E1~E3を規定することができる。このとき、開口部V1~V3の開口幅は、区画領域E1~E3の幅を規定することができる。各マスクM1~M4のマスク幅は、例えば、5μm、50μm、30μm、15μmに設定することができる。 Next, the insulating layer M is patterned by using photolithography and etching techniques to form openings V1 to V3 with different opening widths in the insulating layer M. This etching can be, for example, dry etching such as RIE (Reactive Ion Etching). Alternatively, patterning may be performed by wet etching. The openings V1 to V3 can be formed in a stripe shape along the optical waveguide direction of each of the light-emitting layers A1 to A3. Masks M1 to M4 in which the insulating layer M is separated by the openings V1 to V3 can be formed on the n-type clad layer N. The crystalline growth of each of the light-emitting layers A1 to A3 is inhibited on the masks M1 to M4. Here, the masks M1 to M4 can define the partitioned regions E1 to E3 in which each of the light-emitting layers A1 to A3 is formed. At this time, the opening width of the openings V1 to V3 can define the width of the partitioned regions E1 to E3. The mask width of each mask M1 to M4 can be set to, for example, 5 μm, 50 μm, 30 μm, or 15 μm.
次に、図2Bに示すように、エピタキシャル成長を用いることにより、開口部V1~V3の領域で露出されたn型クラッド層N上に発光層A1~A3を選択的に成膜する。このとき、各発光層A1~A3として、図1のガイド層A1A~A3A、活性層A1B~A3Bおよびガイド層A1C~A3Cを順次成膜することができる。ここで、各発光層A1~A3に用いられる(AlxGa1-x)1-yInyPのAl組成xを低下させることにより、各発光層A1~A3の成膜時に選択成長法における選択性を高め、各マスクM1~M4上に各発光層A1~A3が成膜されないようにすることができる。 Next, as shown in Fig. 2B, the light emitting layers A1 to A3 are selectively formed on the n-type cladding layer N exposed in the regions of the openings V1 to V3 by epitaxial growth. At this time, the guide layers A1A to A3A, active layers A1B to A3B, and guide layers A1C to A3C in Fig. 1 can be sequentially formed as the light emitting layers A1 to A3. Here, by lowering the Al composition x of (Al x Ga 1-x ) 1-y In y P used in the light emitting layers A1 to A3, the selectivity in the selective growth method during the formation of the light emitting layers A1 to A3 can be increased, and the light emitting layers A1 to A3 can be prevented from being formed on the masks M1 to M4.
このとき、Al組成比xは、n型クラッド層Nが最も高く、ガイド層A1A~A3A、A1C~A3Cあるいはバリア層、量子井戸層の順に低くなるように、エピタキシャル成長の原料の供給量を調整する。例えば、ガイド層A1A~A3A、A1C~A3Cおよびバリア層の組成はx=0.7、y=0.5とし、量子井戸層は、それよりもAl組成比xを小さくすることができる。また、量子井戸層はAl組成比x=0とし、GaInPで構成することができる。ガイド層A1A~A3A、A1C~A3Cおよび活性層A1B~A3Bは、光導波路としてはコア層として機能する。このコア層の膜厚は、発振波長および各層の屈折率にも依存するが、赤色レーザでは、おおよそ50nm~500nmであり、例えば、約100nmに設定することができる。 At this time, the supply amount of the raw material for epitaxial growth is adjusted so that the Al composition ratio x is highest in the n-type cladding layer N, followed by the guide layers A1A-A3A, A1C-A3C or the barrier layer, and then the quantum well layer, in that order. For example, the compositions of the guide layers A1A-A3A, A1C-A3C and the barrier layer can be x=0.7, y=0.5, and the quantum well layer can have a smaller Al composition ratio x. The quantum well layer can be made of GaInP with an Al composition ratio x=0. The guide layers A1A-A3A, A1C-A3C and the active layers A1B-A3B function as core layers in the optical waveguide. The thickness of this core layer depends on the oscillation wavelength and the refractive index of each layer, but is approximately 50 nm to 500 nm in the case of a red laser, and can be set to about 100 nm, for example.
ここで、絶縁層Mとn型クラッド層Nとの界面の高さ方向の位置と、各発光層A1~A3とn型クラッド層Nとの界面の高さ方向の位置を互いに等しくすることができる。このため、n型クラッド層N上の絶縁層Mに開口幅が異なる開口部V1~V3を形成した後、n型クラッド層N上に発光層A1~A3を形成することができる。 Here, the height position of the interface between the insulating layer M and the n-type cladding layer N can be made equal to the height position of the interface between each of the light-emitting layers A1 to A3 and the n-type cladding layer N. Therefore, after forming openings V1 to V3 with different opening widths in the insulating layer M on the n-type cladding layer N, the light-emitting layers A1 to A3 can be formed on the n-type cladding layer N.
次に、図2Cに示すように、エピタキシャル成長を用いることにより、各発光層A1~A3上にp型クラッド層B1~B3および不図示のキャップ層を順次成膜する。ここで、p型クラッド層B1~B3を(AlxGa1-x)1-yInyPで構成したときのAl組成xを増大させることにより、p型クラッド層B1~B3の成膜時に選択成長法における選択性を低下させることができる。このため、p型クラッド層B1~B3の膜厚を均一化することが可能となる。更には、多結晶半導体層Pを絶縁層M上に堆積させ、p型クラッド層B1~B3の組成の均一化を図ることができる。例えば、Al組成x=0.95に設定することができる。Alは、GaおよびInに比べてマスクM1~M4上に堆積しやすい。また、一旦マスクM1~M4上に多結晶半導体の堆積が生じると、Al以外のGaやInの堆積も促進されるため、開口部V1~V3の開口幅およびマスクM1~M4のマスク幅などのパターンによるp型クラッド層B1~B3の膜厚および組成の差が生じにくい。また、多結晶半導体層Pは、p型クラッド層B1~B3よりも抵抗が高く、p型クラッド層B1~B3を電気的に分離するための溝を省略することができる。 Next, as shown in FIG. 2C, by using epitaxial growth, p-type cladding layers B1 to B3 and a cap layer (not shown) are sequentially formed on each of the light-emitting layers A1 to A3. Here, by increasing the Al composition x when the p-type cladding layers B1 to B3 are composed of (Al x Ga 1-x ) 1-y In y P, the selectivity in the selective growth method during the formation of the p-type cladding layers B1 to B3 can be reduced. This makes it possible to uniformize the film thickness of the p-type cladding layers B1 to B3. Furthermore, the polycrystalline semiconductor layer P is deposited on the insulating layer M, and the composition of the p-type cladding layers B1 to B3 can be uniformized. For example, the Al composition x can be set to 0.95. Al is more easily deposited on the masks M1 to M4 than Ga and In. In addition, once deposition of polycrystalline semiconductor occurs on the masks M1 to M4, deposition of Ga and In other than Al is also promoted, so that differences in film thickness and composition of the p-type cladding layers B1 to B3 due to patterns such as the opening widths of the openings V1 to V3 and the mask widths of the masks M1 to M4 are unlikely to occur. In addition, the polycrystalline semiconductor layer P has a higher resistance than the p-type cladding layers B1 to B3, so that grooves for electrically isolating the p-type cladding layers B1 to B3 can be omitted.
次に、図2Dに示すように、フォトリソグラフィー技術およびエッチング技術を用いることにより、p型クラッド層B1~B3をパターニングし、各p型クラッド層B1~B3にリッジG1~G3を形成する。なお、各p型クラッド層B1~B3にリッジG1~G3を形成する際に各p型クラッド層B1~B3にバンクT1~T3を形成してもよい。各バンクT1~T3は、各リッジG1~G3の両側に設けることができる。各バンクT1~T3は、各リッジG1~G3に加わる衝撃から各リッジG1~G3を保護することができる。ここで、図1のエッチストップ層B1B~B3Bをp型クラッド層B1~B3内に設けることにより、リッジG1~G3およびバンクT1~T3の形成時のp型クラッド層B1~B3の深さ方向のエッチングをエッチストップ層B1B~B3Bの位置でストップさせることができる。 Next, as shown in FIG. 2D, the p-type cladding layers B1 to B3 are patterned by using photolithography and etching techniques to form ridges G1 to G3 in each of the p-type cladding layers B1 to B3. When forming the ridges G1 to G3 in each of the p-type cladding layers B1 to B3, banks T1 to T3 may be formed in each of the p-type cladding layers B1 to B3. Each of the banks T1 to T3 can be provided on both sides of each of the ridges G1 to G3. Each of the banks T1 to T3 can protect each of the ridges G1 to G3 from impacts applied to each of the ridges G1 to G3. Here, by providing the etch stop layers B1B to B3B in FIG. 1 in the p-type cladding layers B1 to B3, the etching in the depth direction of the p-type cladding layers B1 to B3 during the formation of the ridges G1 to G3 and the banks T1 to T3 can be stopped at the positions of the etch stop layers B1B to B3B.
次に、図2Eに示すように、プラズマCVDなどの方法により、SiO2膜などからなる絶縁膜YをリッジG1~G3、バンクT1~T3および多結晶半導体層Pの表面に形成する。
次に、フォトリソグラフィー技術およびドライエッチング技術を用いることにより絶縁膜Yをパターニングし、各リッジG1~G3の上面を露出させる開口部K1~K3を絶縁膜Yに形成する。
Next, as shown in FIG. 2E, an insulating film Y made of a SiO 2 film or the like is formed on the surfaces of the ridges G1 to G3, the banks T1 to T3 and the polycrystalline semiconductor layer P by a method such as plasma CVD.
Next, the insulating film Y is patterned using photolithography and dry etching techniques to form openings K1 to K3 in the insulating film Y that expose the upper surfaces of the ridges G1 to G3.
次に、図2Fに示すように、スパッタまたは蒸着などの方法を用いることにより、Auなどの金属からなる電極材料を絶縁膜Y上に形成する。
次に、フォトリソグラフィー技術およびドライエッチング技術を用いることにより絶縁膜Y上の電極材料をパターニングし、各開口部K1~K3を介して各リッジG1~G3に接続された電極D1~D3を形成する。各リッジG1~G3に接続された部分以外の電極D1~D3は、前記の絶縁層5上に形成される。この際、各電極D1~D3をリッジG1~G3上部に加えて、少なくとも一方のバンク上にも形成することで、実装時にリッジG1~G3に加わる衝撃を弱め、保護することができる。さらに、電極D1~D3まで形成した化合物半導体基板Sをバー状に劈開する。そして、スパッタなどの方法により、各発光層A1~A3の端面となる劈開面に端面保護膜を成膜し、劈開面に端面保護膜が形成されたバーを個片化することにより、半導体レーザZ1を形成する。
Next, as shown in FIG. 2F, an electrode material made of a metal such as Au is formed on the insulating film Y by using a method such as sputtering or vapor deposition.
Next, the electrode material on the insulating film Y is patterned by using photolithography and dry etching techniques to form the electrodes D1 to D3 connected to the ridges G1 to G3 through the openings K1 to K3. The electrodes D1 to D3 other than the portions connected to the ridges G1 to G3 are formed on the insulating layer 5. At this time, the electrodes D1 to D3 are formed on at least one of the banks in addition to the upper portions of the ridges G1 to G3, so that the impact applied to the ridges G1 to G3 during mounting can be weakened and protected. Furthermore, the compound semiconductor substrate S on which the electrodes D1 to D3 have been formed is cleaved into a bar shape. Then, by a method such as sputtering, an end face protection film is formed on the cleavage planes that become the end faces of the light emitting layers A1 to A3, and the bars with the end face protection film formed on the cleavage planes are divided into individual pieces to form the semiconductor laser Z1.
なお、上述した実施形態では、n型クラッド層Nの形成後にマスクM1~M4をn型クラッド層N上に形成する方法について説明したが、n型クラッド層Nおよび活性層下のガイド層を形成後にマスクM1~M4を活性層下のガイド層上に形成してもよい。 In the above embodiment, the method of forming the masks M1 to M4 on the n-type cladding layer N after the n-type cladding layer N is formed has been described. However, the masks M1 to M4 may be formed on the guide layer below the active layer after the n-type cladding layer N and the guide layer below the active layer are formed.
ここで、赤色レーザでは、AlGaInP活性層およびAlGaInP混晶クラッド層がGaAs基板上に形成され、これらの結晶の格子定数はIII族元素であるAl、GaおよびInの組成比に大きく依存する。このため、p型クラッド層B1~B3の成膜時に選択成長法における選択性が高い場合、各発光層A1~A3上のp型クラッド層B1~B3に対して格子整合条件を成立させることは困難である。 In the red laser, an AlGaInP active layer and an AlGaInP mixed crystal cladding layer are formed on a GaAs substrate, and the lattice constant of these crystals depends greatly on the composition ratio of the group III elements Al, Ga, and In. For this reason, if the selectivity of the selective growth method is high when forming the p-type cladding layers B1 to B3, it is difficult to establish lattice matching conditions for the p-type cladding layers B1 to B3 on each of the light-emitting layers A1 to A3.
このとき、図1の活性層A1B、A2B、A3B付近では選択成長法における選択性の高い結晶成長により活性層A1B、A2B、A3B間で組成を変化させつつ、p型クラッド層B1~B3の成膜時にはAlの供給量を増やし選択成長法における選択性を低下させることにより、p型クラッド層B1~B3のサイズに関わらず組成を均一化することができる、この結果、各発光層A1~A3上のp型クラッド層B1~B3に対してGaAs基板との格子不整合を抑制し、転位の少ない結晶を成膜させることができる。また、p型クラッド層B1~B3の成膜時に選択成長法における選択性を低下させることにより、p型クラッド層B1~B3と同じ構成元素からなる多結晶半導体層PをマスクM1~M4上に堆積させることができる。多結晶半導体層PにてマスクM1~M4表面が覆われると、エピタキシャル成長の原料の組成によらず選択成長が阻害され、レーザチップが切り出されるウェハ上の全面に原料が付着する。 At this time, near the active layers A1B, A2B, and A3B in FIG. 1, the composition is changed between the active layers A1B, A2B, and A3B by crystal growth with high selectivity in the selective growth method, while the supply of Al is increased during the deposition of the p-type cladding layers B1 to B3, thereby reducing the selectivity in the selective growth method, thereby making the composition uniform regardless of the size of the p-type cladding layers B1 to B3. As a result, the lattice mismatch with the GaAs substrate is suppressed for the p-type cladding layers B1 to B3 on each of the light-emitting layers A1 to A3, and crystals with fewer dislocations can be deposited. In addition, by reducing the selectivity in the selective growth method during the deposition of the p-type cladding layers B1 to B3, polycrystalline semiconductor layers P made of the same constituent elements as the p-type cladding layers B1 to B3 can be deposited on the masks M1 to M4. When the surfaces of masks M1 to M4 are covered with polycrystalline semiconductor layer P, selective growth is inhibited regardless of the composition of the raw material for epitaxial growth, and the raw material adheres to the entire surface of the wafer from which the laser chips are cut out.
そのため、p型クラッド層B1~B3よりも後に成膜されるGaAsキャップ層なども選択成長が阻害され、ウェハ上の全面に成膜される。ただし、マスク領域では、下地が半導体結晶ではなく、SiO2またはSiNなどの誘電体であり、導電性も低いため、隣接エミッタ間を電気的に分離する効果を多結晶半導体層Pに持たせることができる。 Therefore, the selective growth of the GaAs cap layer formed after the p-type cladding layers B1 to B3 is inhibited, and the layer is formed over the entire surface of the wafer. However, in the mask region, the base is not a semiconductor crystal but a dielectric material such as SiO2 or SiN, and has low conductivity, so that the polycrystalline semiconductor layer P can have the effect of electrically isolating adjacent emitters.
なお、波長が1~1.6μmの通信波長帯では、発光層材料としてAlGaInAsまたはGaInAsP、クラッド層材料としてInPがInP基板上に成膜される。この材料系では、クラッド層が混晶ではなく、単結晶のInPであるため、発光層とクラッド層の格子整合条件を満たしつつ、厚膜の結晶成長が可能である。 In the communication wavelength band of 1 to 1.6 μm, AlGaInAs or GaInAsP is used as the light-emitting layer material, and InP is used as the cladding layer material, which is deposited on an InP substrate. In this material system, the cladding layer is not a mixed crystal but is a single crystal InP, so thick crystal growth is possible while satisfying the lattice matching conditions between the light-emitting layer and the cladding layer.
また、波長が約850nm~1000nmの赤外波長帯では、発光層材料としてInGaAs、GaAsまたはAl組成の低いAlGaAs、クラッド層材料として比較的Al組成の高いAlGaAsがGaAs基板上に成膜される。クラッド層のAlGaAsの格子定数は、AlとGaの組成比にほとんど左右されないため、選択成長によって組成比が異なっても格子不整合は小さく、転位の少ない厚膜の結晶成長が可能である。 In the infrared wavelength band of approximately 850 nm to 1000 nm, InGaAs, GaAs, or AlGaAs with a low Al composition is used as the light-emitting layer material, and AlGaAs with a relatively high Al composition is used as the cladding layer material, which is deposited on a GaAs substrate. The lattice constant of the AlGaAs in the cladding layer is hardly affected by the composition ratio of Al and Ga, so even if the composition ratio changes due to selective growth, the lattice mismatch is small, and it is possible to grow a thick film with few dislocations.
(第3実施形態)
図3Aから図3Gは、第3実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。なお、図3Aから図3Gは、実施例1として図1に示した半導体レーザZ0におけるDA-DA線に沿って切断した断面に相当する図を示す。
Third Embodiment
3A to 3G are cross-sectional views showing an example of a method for manufacturing a semiconductor light-emitting device according to the third embodiment. Note that Fig. 3A to 3G show views corresponding to a cross section taken along line DA-DA in the semiconductor laser Z0 shown in Fig. 1 as Example 1.
この第3実施形態の製造方法は、第2実施形態の製造方法に図3Bの工程が追加されている点以外は、第2実施形態の製造方法と同様である。
図3Bの工程では、n型クラッド層N上の絶縁層Mに形成された開口部V1~V3を介してn型クラッド層Nをエッチングすることにより、各区画領域E1~E3に位置する凹部H1~H3をn型クラッド層Nに形成する。この凹部H1~H3の深さは、発光層A1の膜厚と同程度に設定することができ、例えば、100nmに設定することができる。エッチングダメージを緩和するため、凹部H1~H3の深さを数nm程度まで浅くしてもよい。
図3Bの工程後、図2B~図2Fの工程と同様に図3C~図3Gの工程を実施することにより、半導体レーザZ2を形成する。なお、図1に示したガイド層A1A~A3A、量子井層戸とバリア層およびガイド層1C~A3Cの一部あるいはすべてが、実施例3におけるマスクM1~M4よりも下方に位置してもよい。
The manufacturing method of the third embodiment is similar to the manufacturing method of the second embodiment, except that the step of FIG. 3B is added to the manufacturing method of the second embodiment.
3B, the n-type cladding layer N is etched through the openings V1 to V3 formed in the insulating layer M on the n-type cladding layer N, thereby forming recesses H1 to H3 located in the partition regions E1 to E3 in the n-type cladding layer N. The depth of the recesses H1 to H3 can be set to be approximately the same as the film thickness of the light-emitting layer A1, and can be set to, for example, 100 nm. In order to mitigate etching damage, the depth of the recesses H1 to H3 may be made shallow, to about several nm.
After the step of Fig. 3B, the steps of Fig. 3C to Fig. 3G are carried out in the same manner as the steps of Fig. 2B to Fig. 2F to form the semiconductor laser Z2. Note that some or all of the guide layers A1A to A3A, the quantum well and barrier layers, and the guide layers 1C to A3C shown in Fig. 1 may be located below the masks M1 to M4 in the third embodiment.
このとき、各発光層A1~A3をn型クラッド層Nのエッチング面上に形成することができ、絶縁層Mとn型クラッド層Nとの界面の高さ方向の位置は、各発光層A1~A3とn型クラッド層Nとの界面の高さ方向の位置より高くすることができる。このため、開口部V1~V3に露出されたn型クラッド層Nの表面の汚染物質または欠陥などを除去してから、n型クラッド層N上に発光層A1~A3を形成することができ、発光層A1~A3の結晶品質を向上させることができる。 At this time, each of the light-emitting layers A1 to A3 can be formed on the etched surface of the n-type cladding layer N, and the height position of the interface between the insulating layer M and the n-type cladding layer N can be made higher than the height position of the interface between each of the light-emitting layers A1 to A3 and the n-type cladding layer N. Therefore, after removing contaminants or defects on the surface of the n-type cladding layer N exposed at the openings V1 to V3, the light-emitting layers A1 to A3 can be formed on the n-type cladding layer N, and the crystal quality of the light-emitting layers A1 to A3 can be improved.
なお、発光層A1~A3の形成前に開口部V1~V3に露出されたn型クラッド層Nの表面の清浄性を向上させるため、紫外線照射などでn型クラッド層Nの表面をクリーニングし、このクリーニング面上に発光層A1~A3を形成してもよい。 In order to improve the cleanliness of the surface of the n-type cladding layer N exposed to the openings V1 to V3 before the formation of the light-emitting layers A1 to A3, the surface of the n-type cladding layer N may be cleaned by irradiating it with ultraviolet light or the like, and the light-emitting layers A1 to A3 may be formed on this cleaned surface.
(第4実施形態)
図4Aから図4Gは、第4実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。なお、図4Aから図4Gは、実施例1として図1に示した半導体レーザZ0におけるDA-DA線に沿って切断した断面に相当する図を示す。
Fourth Embodiment
4A to 4G are cross-sectional views showing an example of a method for manufacturing a semiconductor light-emitting device according to the fourth embodiment. Note that Fig. 4A to Fig. 4G show views corresponding to a cross section taken along line DA-DA in the semiconductor laser Z0 shown in Fig. 1 as Example 1.
この第4実施形態の製造方法は、第2実施形態の製造方法に図4Bの工程が追加されている点以外は、第2実施形態の製造方法と同様である。
図4Bの工程では、n型クラッド層N上の絶縁層Mに形成された開口部V1~V3上にn型クラッド層Nを再成長し、各区画領域E1~E3の位置のn型クラッド層Nをかさ上げする。このかさ上げの高さは、発光層A1の膜厚と同程度に設定することができ、例えば、100nmに設定することができる。かさ上げ時の組成のばらつきを抑制するため、かさ上げの高さを数nm程度まで低くしてもよい。
図4Bの工程後、図2B~図2Fの工程と同様に図4C~図4Gの工程を実施することにより、半導体レーザZ3を形成する。なお、図1に示したガイド層A1A~A3A、量子井層戸とバリア層およびガイド層1C~A3Cの一部あるいはすべてが、実施例4におけるマスクM1~M4よりも上方に位置してもよい。
The manufacturing method of the fourth embodiment is similar to the manufacturing method of the second embodiment, except that the step of FIG. 4B is added to the manufacturing method of the second embodiment.
4B, the n-type cladding layer N is regrown on the openings V1 to V3 formed in the insulating layer M on the n-type cladding layer N, and the n-type cladding layer N is raised at the positions of the partition regions E1 to E3. The height of this raising can be set to approximately the same as the film thickness of the light-emitting layer A1, and can be set to 100 nm, for example. In order to suppress variations in the composition during the raising, the height of the raising may be reduced to approximately several nm.
After the step of Fig. 4B, the steps of Fig. 4C to Fig. 4G are carried out in the same manner as the steps of Fig. 2B to Fig. 2F to form a semiconductor laser Z3. Note that some or all of the guide layers A1A to A3A, the quantum well and barrier layers, and the guide layers 1C to A3C shown in Fig. 1 may be located above the masks M1 to M4 in the fourth embodiment.
このとき、各発光層A1~A3をn型クラッド層Nの再成長面U1~U3上に形成することができる。絶縁層Mとn型クラッド層Nとの界面の高さ方向の位置は、各発光層A1~A3とn型クラッド層Nとの界面の高さ方向の位置より低くすることができる。この高さの差に相当する厚み分、大気暴露による汚染等の影響を受けた開口部V1~V3上にn型クラッド層を追加的に積層(再成長面U1~U3)している。これにより、汚染等されたn型クラッド層Nの表面に発光層A1~A3が当接するのを防止することができ、追加的に積層され汚染等の影響を受けていない清浄な面(再成長面U1~U3)上に発光層A1~A3を形成できるので、発光層の結晶品質を向上させることができる。 At this time, each of the light-emitting layers A1 to A3 can be formed on the regrowth surfaces U1 to U3 of the n-type cladding layer N. The height position of the interface between the insulating layer M and the n-type cladding layer N can be lower than the height position of the interface between each of the light-emitting layers A1 to A3 and the n-type cladding layer N. An n-type cladding layer (regrowth surfaces U1 to U3) is additionally laminated on the openings V1 to V3 that have been affected by contamination due to exposure to the atmosphere by a thickness equivalent to this height difference. This makes it possible to prevent the light-emitting layers A1 to A3 from contacting the surface of the n-type cladding layer N that has been contaminated, etc., and the light-emitting layers A1 to A3 can be formed on clean surfaces (regrowth surfaces U1 to U3) that have been additionally laminated and are not affected by contamination, etc., thereby improving the crystal quality of the light-emitting layers.
なお、上述した実施形態では、第1導電型クラッド層としてn型クラッド層、第2導電型クラッド層としてp型クラッド層を用いた例を示したが、第1導電型クラッド層としてp型クラッド層、第2導電型クラッド層としてn型クラッド層を用いてもよい。 In the above-described embodiment, an n-type clad layer is used as the first conductive type clad layer, and a p-type clad layer is used as the second conductive type clad layer. However, a p-type clad layer may be used as the first conductive type clad layer, and an n-type clad layer may be used as the second conductive type clad layer.
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-mentioned embodiments and includes various modified examples. For example, it is possible to replace part of the configuration of one embodiment with the configuration of another embodiment, and it is also possible to add the configuration of another embodiment to the configuration of one embodiment. Furthermore, it is possible to add, delete, or replace part of the configuration of each embodiment with other configurations.
Z0、Z1、Z2、Z3 半導体レーザ
E1~E3 区画領域
N n型クラッド層
A1~A3 発光層
B1~B3 p型クラッド層
G1~G3 リッジ
M 絶縁層
P 多結晶半導体層
Z0, Z1, Z2, Z3 Semiconductor lasers E1 to E3 Partition region N n-type cladding layers A1 to A3 Light-emitting layers B1 to B3 p-type cladding layers G1 to G3 Ridge M Insulating layer P Polycrystalline semiconductor layer
Claims (10)
前記第1導電型クラッド層を区画する絶縁層と、
前記絶縁層にて区画された前記第1導電型クラッド層上にそれぞれ積層され、互いに異なる波長のレーザ光を放射するm(mは2以上の整数)個の発光層と、
前記m個の発光層上にそれぞれ積層されたm個の第2導電型クラッド層と、
前記絶縁層上に積層された多結晶半導体層とを備えることを特徴とする半導体発光素子。 a first conductivity type cladding layer;
an insulating layer that partitions the first conductive type clad layer;
m (m is an integer of 2 or more) light emitting layers each of which is laminated on the first conductive type clad layer partitioned by the insulating layer and emits laser light of different wavelengths;
m second conductive type clad layers respectively stacked on the m light emitting layers;
a polycrystalline semiconductor layer laminated on the insulating layer.
開口幅が異なるm(mは2以上の整数)個の開口部を有するマスクを前記第1導電型クラッド層上に形成する工程と、
前記開口部に位置する前記第1導電型クラッド層上に発光層を選択成長する工程と、
前記マスク上に多結晶半導体層を堆積させつつ、前記発光層上に第2導電型クラッド層を積層する工程とを備えることを特徴とする半導体発光素子の製造方法。 forming a first conductivity type cladding layer on a compound semiconductor substrate;
forming a mask having m (m is an integer of 2 or more) openings with different opening widths on the first conductivity type cladding layer;
selectively growing a light emitting layer on the first conductive type cladding layer located in the opening;
and laminating a second conductive type cladding layer on the light emitting layer while depositing a polycrystalline semiconductor layer on the mask.
前記第1導電型クラッド層のエッチング面上またはクリーニング面上に前記発光層を選択成長することを特徴とする請求項8に記載の半導体発光素子の製造方法。 The method further includes a step of etching or cleaning the first conductive type cladding layer located in the opening,
9. The method for manufacturing a semiconductor light emitting device according to claim 8, wherein the light emitting layer is selectively grown on the etched surface or the cleaned surface of the first conductive type cladding layer.
前記第1導電型クラッド層の再成長面上に前記発光層を選択成長することを特徴とする請求項8に記載の半導体発光素子の製造方法。 further comprising the step of regrowing the first conductivity type cladding layer in the opening;
9. The method for manufacturing a semiconductor light emitting device according to claim 8, wherein the light emitting layer is selectively grown on a regrown surface of the first conductive type cladding layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021115747A JP7586007B2 (en) | 2021-07-13 | 2021-07-13 | Semiconductor light emitting device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021115747A JP7586007B2 (en) | 2021-07-13 | 2021-07-13 | Semiconductor light emitting device and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023012226A JP2023012226A (en) | 2023-01-25 |
| JP7586007B2 true JP7586007B2 (en) | 2024-11-19 |
Family
ID=85381665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021115747A Active JP7586007B2 (en) | 2021-07-13 | 2021-07-13 | Semiconductor light emitting device and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7586007B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368335A (en) | 2001-06-05 | 2002-12-20 | Ricoh Co Ltd | Semiconductor laser device, method of manufacturing the same, semiconductor laser array, optical communication system, optical interconnection system, optical pickup system, and electrophotographic system |
| JP2003158344A (en) | 2001-09-07 | 2003-05-30 | Nec Corp | Semiconductor structure, semiconductor light emitting element and their manufacturing method |
| US20030151804A1 (en) | 2002-02-12 | 2003-08-14 | Jan Lipson | Extended bandwidth semiconductor optical amplifier |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01239984A (en) * | 1988-03-22 | 1989-09-25 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor laser diode and its manufacture |
| JPH07312462A (en) * | 1994-03-24 | 1995-11-28 | Mitsubishi Electric Corp | Method for manufacturing surface emitting laser diode and surface emitting laser diode |
| JP3374878B2 (en) * | 1994-09-02 | 2003-02-10 | 三菱電機株式会社 | Semiconductor etching method |
-
2021
- 2021-07-13 JP JP2021115747A patent/JP7586007B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368335A (en) | 2001-06-05 | 2002-12-20 | Ricoh Co Ltd | Semiconductor laser device, method of manufacturing the same, semiconductor laser array, optical communication system, optical interconnection system, optical pickup system, and electrophotographic system |
| JP2003158344A (en) | 2001-09-07 | 2003-05-30 | Nec Corp | Semiconductor structure, semiconductor light emitting element and their manufacturing method |
| US20030151804A1 (en) | 2002-02-12 | 2003-08-14 | Jan Lipson | Extended bandwidth semiconductor optical amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023012226A (en) | 2023-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6855570B2 (en) | Compound semiconductor laser | |
| US7585688B2 (en) | Method for manufacturing semiconductor optical device | |
| US7781796B2 (en) | Nitride semiconductor laser element | |
| KR100272155B1 (en) | Gallium nitride-based compound semiconductor laser and method of manufacturing the same. | |
| US7456039B1 (en) | Method for manufacturing semiconductor optical device | |
| US7830940B2 (en) | Nitride semiconductor laser element having nitride semiconductor substrate and nitride semiconductor layer laminated thereon with nitride semiconductor substrate and nitride semiconductor layer having recesses formed in high dislocation density region of nitride semiconductor substrate and nitride semiconductor layer having portions with different film thicknesses | |
| JPH0653619A (en) | Compound semiconductor device and its manufacture | |
| JP4040192B2 (en) | Manufacturing method of semiconductor light emitting device | |
| US7611916B2 (en) | Method of manufacturing semiconductor optical element | |
| US6080598A (en) | Method of producing semiconductor laser element with mirror degradation suppressed | |
| JP3204474B2 (en) | Gain-coupled distributed feedback semiconductor laser and its fabrication method | |
| JP2006165407A (en) | Nitride semiconductor laser device | |
| US20080298412A1 (en) | Semiconductor laser device and manufacturing method thereof | |
| US7804882B2 (en) | Nitride semiconductor laser element | |
| JP5273459B2 (en) | Manufacturing method of semiconductor laser | |
| KR20060038057A (en) | Semiconductor laser device and its manufacturing method | |
| JP7586007B2 (en) | Semiconductor light emitting device and method for manufacturing the same | |
| JP4179802B2 (en) | Semiconductor laser device and manufacturing method thereof | |
| JP2009277844A (en) | Nitride semiconductor laser element | |
| JP4973261B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| JP2006093682A (en) | Semiconductor laser and manufacturing method thereof | |
| JP2009283573A (en) | Nitride semiconductor laser element | |
| JP2000091696A (en) | Semiconductor element, semiconductor light-emitting element and manufacture thereof | |
| JPH11274641A (en) | Semiconductor device and method of manufacturing the same | |
| JP5610032B2 (en) | Manufacturing method of semiconductor laser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241008 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20241009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241021 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7586007 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |