JP7591196B2 - display - Google Patents
display Download PDFInfo
- Publication number
- JP7591196B2 JP7591196B2 JP2021002734A JP2021002734A JP7591196B2 JP 7591196 B2 JP7591196 B2 JP 7591196B2 JP 2021002734 A JP2021002734 A JP 2021002734A JP 2021002734 A JP2021002734 A JP 2021002734A JP 7591196 B2 JP7591196 B2 JP 7591196B2
- Authority
- JP
- Japan
- Prior art keywords
- organic light
- emitting
- vertical organic
- line
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、ディスプレイに関する。 The present invention relates to a display.
近年、有機半導体素子を光源素子の実用化が進み、有機半導体素子を光源素子としたディスプレイが市販されるようになっている。そして、有機半導体素子を光源素子としたディスプレイの開発においては、今もなお、さらなる性能向上に向けて、高輝度化、高精細化、低消費電力化、長寿命化といった検討が継続して行われている。 In recent years, organic semiconductor elements have been put to practical use as light source elements, and displays that use organic semiconductor elements as light source elements have become commercially available. Furthermore, in the development of displays that use organic semiconductor elements as light source elements, research is still ongoing to further improve performance, such as by increasing brightness, improving resolution, reducing power consumption, and extending life.
従来の、有機半導体素子を発光素子としたディスプレイの画素は、有機発光ダイオード(「OLED」とも称される。)と有機発光ダイオードに流す電流の制御を行うトランジスタで構成される。有機発光ダイオードは、アノード電極とカソード電極の間に挟まれた有機EL層に、基板上に形成された薄膜トランジスタ(「TFT」とも称される。)から入力される電流に応じて発光するデバイスである。 Conventional display pixels that use organic semiconductor elements as light-emitting elements are composed of an organic light-emitting diode (also called "OLED") and a transistor that controls the current flowing through the organic light-emitting diode. An organic light-emitting diode is a device that emits light in response to a current input from a thin-film transistor (also called "TFT") formed on a substrate to an organic EL layer sandwiched between an anode electrode and a cathode electrode.
ところが、当該構成に対して下記特許文献1には、制御素子の数を減らし、発光面積を大きくして高輝度化させるための素子として、ゲート電極に印加する電圧を制御することで、流れる電流を調整するトランジスタであって、かつ、当該トランジスタ自体に流れる電流量に応じて発光する縦型有機発光トランジスタ(「VOLET」とも称される。)が記載されている。また、下記特許文献2は、縦型有機発光トランジスタを用いたディスプレイが記載されており、ディスプレイの大幅な高輝度化が期待されている。 However, in contrast to this configuration, Patent Document 1 below describes a vertical organic light-emitting transistor (also called a "VOLET") that is a transistor that adjusts the current flowing by controlling the voltage applied to the gate electrode as an element for reducing the number of control elements and increasing the light-emitting area to increase brightness, and that emits light according to the amount of current flowing through the transistor itself. Patent Document 2 below also describes a display that uses a vertical organic light-emitting transistor, and it is expected that the brightness of the display will be significantly increased.
さらに、近年では、ディスプレイは、家庭用のテレビやパソコン用のディスプレイにとどまらず、駅構内の広告や、イベント会場の背景等、その使用用途は多様化している。これにより、現在ディスプレイの開発においては、上述の性能向上と共に、大型化も一つの大きな課題となっている。 Furthermore, in recent years, displays have been used for a wide variety of purposes, not just for home televisions and personal computers, but also for advertisements in train stations and as backgrounds at event venues. As a result, in addition to improving performance as mentioned above, increasing the size of displays has become a major challenge in the development of displays.
有機半導体を用いたディスプレイは、表示部には、画素を形成する有機発光ダイオードや薄膜トランジスタ等が配置され、当該表示部の外縁部に、これらを駆動するドライバが配置される。このような構成は、現在もなお、一般的な構成として多くのディスプレイで採用されている。 In displays that use organic semiconductors, organic light-emitting diodes and thin-film transistors that form pixels are arranged in the display area, and drivers that drive these are arranged around the outer edge of the display area. This type of configuration is still commonly used in many displays today.
この構成によれば、ディスプレイが大型化すると、表示部全体にわたって各素子を制御や駆動するために、外縁部に配置された各ドライバからの距離が長くなる。そうすると、ドライバと各素子を接続する配線が長くなり、ドライバと素子の間の配線の抵抗値が大きくなってしまう。配線の抵抗値が大きくなると、例えば、流れる電流による電圧降下(「IR-Drop」とも称される。)や、信号の遅延や劣化を引き起こす要因となる。 With this configuration, when a display becomes larger, the distance from each driver arranged on the outer edge becomes longer in order to control and drive each element across the entire display area. This results in longer wiring connecting the driver and each element, and the resistance value of the wiring between the driver and the element increases. When the resistance value of the wiring increases, it can cause, for example, a voltage drop due to the flowing current (also known as "IR-Drop"), and signal delays and degradation.
特に、発光素子に電流を供給するための電流供給ラインは、この影響が大きくなると、電流供給部から各発光素子に電流を流すために同じ電圧が印加された場合であっても、電流供給部から離れるにつれて、配線の抵抗値と流れる電流に応じて電圧が降下してしまう。そうすると、画像データの表示に必要な電流値に対して実際に供給される電流量が低下してしまう。そして、この影響が顕著になると、輝度が徐々に低下していることを人が視認できるほどの表示不良が生じてしまう。さらに、電流供給ラインは、多くの場合、一列に配列された発光素子群で共有される構成であるため、電流供給ラインの配線の抵抗値にバラつきが生じると各ラインに輝度の差異が生じ、ライン状の表示不良が発生してしまう。 In particular, when this effect becomes significant in the current supply lines that supply current to the light-emitting elements, even if the same voltage is applied from the current supply unit to pass current to each light-emitting element, the voltage drops according to the resistance value of the wiring and the current flowing as the distance from the current supply unit increases. This results in a decrease in the amount of current actually supplied compared to the current value required to display image data. When this effect becomes significant, a display defect occurs in which a person can visually recognize a gradual decrease in brightness. Furthermore, since the current supply lines are often configured to be shared by a group of light-emitting elements arranged in a row, variations in the resistance value of the wiring of the current supply line cause differences in brightness in each line, resulting in line-shaped display defects.
上記課題を対策する方法として、上記特許文献3に記載されているような、各画素の発光輝度を検出し、データラインに電圧降下分を考慮した電圧を印加するという方法を電流供給ラインに適用することが考えられる。しかし、複雑な回路の追加となれば、発光領域を大幅に圧迫して高輝度化を阻害してしまう。さらには、素子が増えてしまうことから故障や不具合が発生しやすくなるおそれがある。 One possible method to address the above issue is to apply to the current supply line a method described in Patent Document 3, in which the light emission brightness of each pixel is detected and a voltage that takes into account the voltage drop is applied to the data line. However, adding complex circuits would significantly compress the light emission area and hinder efforts to increase brightness. Furthermore, the increased number of elements could make breakdowns and malfunctions more likely to occur.
また、ドライバを配置している外縁部の利用や外部機器の追加等も考えられるが、外縁部の大型化や外部機器の追加は、様々な使用用途が求められているにも関わらず、ディスプレイの使用態様や配置場所を制限させてしまうことになる。 It is also possible to use the outer edge where the driver is located or to add external devices, but making the outer edge larger or adding external devices would limit how the display can be used and where it can be placed, despite the need for a variety of uses.
さらに、フィードバック等による制御で、変動分を想定した電圧値を印加する場合、算出方法に誤差が生じてしまう場合も考えられ、輝度の変化が表示不良として視認できないように補正されない可能性が少なからずある。したがって、表示不良の対策は、輝度の変化を補正する対策よりも、デバイスの構造としての対策である方が望ましい。 Furthermore, when applying a voltage value that takes into account fluctuations using control such as feedback, there is a possibility that an error will occur in the calculation method, and there is a good chance that the change in luminance will not be corrected so that it is not visible as a display defect. Therefore, it is more desirable to take measures to prevent display defects as a device structure measure rather than a measure to correct the change in luminance.
ここで、本発明者は、縦型有機発光トランジスタによるディスプレイを検討したところ、縦型有機発光トランジスタには、さらに、次のような課題があることも見出した。縦型有機発光トランジスタは、電界効果トランジスタと同様に、ソース電極、ゲート電極及びドレイン電極を備える構成である。 Here, the inventors have investigated displays using vertical organic light-emitting transistors and have found that vertical organic light-emitting transistors also have the following problems: Vertical organic light-emitting transistors have a configuration that includes a source electrode, a gate electrode, and a drain electrode, similar to field-effect transistors.
しかし、薄膜トランジスタ等の電界効果トランジスタとは異なり、縦型有機発光トランジスタは、ソース電極とドレイン電極の間にEL素子及び有機半導体層が設けられている。これらの材料の特性により、縦型有機発光トランジスタは、薄膜トランジスタ等の電界効果トランジスタに比べて、ソース電極(アノード電極)とドレイン電極(カソード電極)の間に流れる電流が、当該電極間に印加されている電圧の影響を受けやすいという特徴がある。つまり、従来の有機発光ダイオードと薄膜トランジスタの構成よりも電流供給ラインの電圧降下の影響が大きく、上述したような表示不良がより表れやすい。 However, unlike field effect transistors such as thin film transistors, vertical organic light emitting transistors have an EL element and an organic semiconductor layer between the source electrode and the drain electrode. Due to the properties of these materials, vertical organic light emitting transistors have the characteristic that the current flowing between the source electrode (anode electrode) and the drain electrode (cathode electrode) is more susceptible to the voltage applied between the electrodes than field effect transistors such as thin film transistors. In other words, the voltage drop in the current supply line is more susceptible than in conventional organic light emitting diode and thin film transistor configurations, and the display defects described above are more likely to occur.
そこで、本発明は、上記課題に鑑み、デバイス構造の工夫によって、電流供給ラインの電圧降下に起因した表示不良を抑制し、表示品質が向上されたディスプレイを提供することを目的とする。 In view of the above problems, the present invention aims to provide a display with improved display quality by improving the device structure to suppress display defects caused by voltage drops in the current supply lines.
本発明のディスプレイは、
第一方向と前記第一方向とは直交する第二方向にアレイ状に配置された複数の縦型有機発光トランジスタと、
複数の前記縦型有機発光トランジスタのゲート電極に接続され、前記縦型有機発光トランジスタのソース電極に供給される電流を制御するための電圧を印加するデータラインと、
それぞれの前記縦型有機発光トランジスタのゲート電極と前記データラインの間に接続され、前記縦型有機発光トランジスタのゲート電極と前記データラインとの間のオン状態とオフ状態とを切り替える薄膜トランジスタと、
前記薄膜トランジスタのゲート電極に接続され、前記薄膜トランジスタのオン状態とオフ状態とを切り替えるための電圧を印加するゲートラインと、
前記第一方向に配線され、前記第一方向に配列されている複数の前記縦型有機発光トランジスタのソース電極に対して電流を供給する複数の電流供給ラインと、
前記第二方向に配線され、前記複数の電流供給ラインのうち、少なくとも二つの前記電流供給ラインを接続する、少なくとも一つの補助ラインとを備えることを特徴とする。
The display of the present invention comprises:
A plurality of vertical organic light-emitting transistors arranged in an array in a first direction and a second direction perpendicular to the first direction;
a data line connected to gate electrodes of the vertical organic light emitting transistors and configured to apply a voltage for controlling a current supplied to a source electrode of the vertical organic light emitting transistor;
a thin film transistor connected between a gate electrode of each of the vertical organic light emitting transistors and the data line, for switching between an on state and an off state between the gate electrode of the vertical organic light emitting transistor and the data line;
a gate line connected to a gate electrode of the thin film transistor and applying a voltage for switching the thin film transistor between an on state and an off state;
A plurality of current supply lines are wired in the first direction and supply current to source electrodes of the vertical organic light emitting transistors arranged in the first direction;
and at least one auxiliary line that is wired in the second direction and connects at least two of the current supply lines.
縦型有機発光トランジスタに電流を供給するための電流供給ラインは、第一方向に配線されており、第一方向に配置された複数の有機発光トランジスタで共有され、第二方向に複数配置されている。そして、各電流供給ラインのうちの、少なくとも二つは、第二方向に配線された補助ラインによって接続されている。 Current supply lines for supplying current to the vertical organic light-emitting transistors are wired in a first direction, shared by a plurality of organic light-emitting transistors arranged in the first direction, and arranged in a plurality of lines in the second direction. At least two of the current supply lines are connected by auxiliary lines wired in the second direction.
補助ラインは、二つ以上の電流供給ラインを接続していればよく、いくつ形成されていても構わない。また、補助ラインで接続される電流供給ラインは、近くに配置された電流供給ライン同士を接続することが好ましいが、必ずしも隣り合う電流供給ライン同士を接続するものでなくても構わない。 There can be any number of auxiliary lines formed, as long as they connect two or more current supply lines. In addition, it is preferable that the current supply lines connected by the auxiliary lines connect current supply lines that are arranged nearby, but it is not necessary that they connect adjacent current supply lines.
上記構成とすることで、一つの電流供給ラインで局所的に大きな電圧降下が生じてしまう場合であっても、補助ラインによって接続されている他の電流供給ラインの電圧が印加され、電流供給ライン同士の電圧が均一化されて局所的な電圧降下が抑制される。これにより、周囲の画素に対して極端に輝度が低い画素の領域やラインが視認されづらくなり、表示品質が大幅に向上される。 By using the above configuration, even if a large localized voltage drop occurs in one current supply line, the voltage of the other current supply lines connected by the auxiliary line is applied, and the voltages of the current supply lines are equalized to suppress the localized voltage drop. This makes it difficult to see pixel areas or lines that are extremely low in brightness compared to the surrounding pixels, greatly improving display quality.
さらに、上記の構成は、補助ラインによって、電流供給ラインが第二方向にも接続されることで、電流供給ラインごとの電圧降下ではなく、画面全体にわたって電圧降下が発生し、グラデーション状に輝度の低下が発生する。そのため、上述したような電圧降下分を考慮した電圧を印加する構成であっても、電圧の補正は、電流供給ラインごとに補正するのではなく、グラデーション状の補正処理のような、画面全体の輝度の傾向に対応して二次元的に一括して調整することができる。したがって、電流供給ライン12ごとの複雑な計算による輝度補正は不要になり、さらに、算出方法に誤差が生じた場合でも、画面全体にわたって補正が行われるため、局所的な表示不良は起こらず、表示不良として視認されにくくなる。 Furthermore, in the above configuration, the auxiliary lines connect the current supply lines in the second direction, so that a voltage drop occurs across the entire screen, rather than a voltage drop for each current supply line, and a gradation-like drop in brightness occurs. Therefore, even in a configuration in which a voltage is applied that takes the voltage drop into account as described above, the voltage can be adjusted two-dimensionally and collectively in response to the brightness trend of the entire screen, such as a gradation-like correction process, rather than correcting for each current supply line. Therefore, brightness correction through complex calculations for each current supply line 12 is no longer necessary, and even if an error occurs in the calculation method, correction is performed across the entire screen, so no local display defects occur and are less likely to be visually recognized as display defects.
上記ディスプレイにおいて、
前記補助ラインは、前記縦型有機発光トランジスタのソース電極よりも基板側に形成されていても構わない。
In the above display,
The auxiliary line may be formed closer to the substrate than the source electrode of the vertical organic light-emitting transistor.
有機発光ダイオードを用いたディスプレイの画素構成は、最小限の構成として、基板から離れる方向に向かって上層であるとして、下層に二つの薄膜トランジスタを形成し、上層に有機発光ダイオードを形成する。これに対して、縦型有機発光トランジスタを用いたディスプレイの画素構成は、最小限の構成として、下層に一つの薄膜トランジスタを形成し、上層に縦型有機発光トランジスタを形成する。したがって、下層に不要となった薄膜トランジスタ一つ分の領域が活用できることになる。そこで、当該領域を配線領域とすれば、従来の画素構成に対して輝度を維持あるいは輝度を向上させると共に、補助ラインを構成することができる。 The pixel configuration of a display using organic light-emitting diodes is minimal, with two thin-film transistors formed in the lower layer, with the upper layer facing away from the substrate, and an organic light-emitting diode formed in the upper layer. In contrast, the pixel configuration of a display using vertical organic light-emitting transistors is minimal, with one thin-film transistor formed in the lower layer, and a vertical organic light-emitting transistor formed in the upper layer. This means that the area of one thin-film transistor that is no longer needed in the lower layer can be utilized. If this area is used as a wiring area, it is possible to maintain or improve the brightness compared to conventional pixel configurations, and also to form an auxiliary line.
上記ディスプレイにおいて、
前記補助ラインの少なくとも一部は、前記ゲートラインと同じ材料からなり、前記ゲートラインと同じ層に形成されていても構わない。
In the above display,
At least a part of the auxiliary line may be made of the same material as the gate line and may be formed in the same layer as the gate line.
薄膜トランジスタのゲート電極は、薄膜トランジスタのソース電極及びドレイン電極に対して下層に形成される。このため、多くの場合、薄膜トランジスタのゲート電極に接続されるゲートラインは、基板に最も近い最下層で配線され、有機発光ダイオードや、縦型有機発光トランジスタ等の発光デバイスに接続されるデータラインや電源ラインは、発光デバイスに接続しやすいように、ゲートラインよりも上層に配線される。つまり、ゲートラインが配線される層は、他の層と比較すると配線に活用しやすい。 The gate electrode of a thin-film transistor is formed in a lower layer relative to the source electrode and drain electrode of the thin-film transistor. For this reason, in many cases, the gate line connected to the gate electrode of the thin-film transistor is wired in the bottom layer closest to the substrate, and the data lines and power lines connected to light-emitting devices such as organic light-emitting diodes and vertical organic light-emitting transistors are wired in a layer above the gate line so that they can be easily connected to the light-emitting devices. In other words, the layer on which the gate line is wired is easier to use for wiring than other layers.
また、縦型有機発光トランジスタを用いたディスプレイは、有機発光ダイオードを用いたディスプレイによりも、薄膜トランジスタが一つ少ないため、薄膜トランジスタが不要となった領域を活用することができ発光領域の減少を最小限に抑え、輝度を大幅に落とすことなく補助ラインを形成することができる。 In addition, displays using vertical organic light-emitting transistors have one less thin-film transistor than displays using organic light-emitting diodes, so the area where the thin-film transistor is no longer needed can be utilized, minimizing the reduction in the light-emitting area and allowing auxiliary lines to be formed without significantly reducing brightness.
また、ゲートラインを構成する材料は、薄膜トランジスタを高速に制御するための電圧印加用の配線であり、他の層の材料と比較しても抵抗値の低い材料で形成されている。そのため、ゲートラインと同じ材料で補助ラインを構成することで、補助ラインで接続された電流供給ライン同士の間で、補助ラインの抵抗値の影響が小さくなるように構成でき、より、電流供給ライン同士の電圧を均一化させることができる。 In addition, the material that constitutes the gate line is wiring for applying voltage to control the thin-film transistor at high speed, and is made of a material with a lower resistance value compared to the materials of the other layers. Therefore, by making the auxiliary line out of the same material as the gate line, the influence of the resistance value of the auxiliary line between the current supply lines connected by the auxiliary line can be reduced, and the voltage between the current supply lines can be made more uniform.
上記ディスプレイにおいて、
前記補助ラインの少なくとも一部は、前記縦型有機発光トランジスタの前記ゲート電極を構成する材料と同じ材料からなり、前記縦型有機発光トランジスタの前記ゲート電極と同じ層に形成されていても構わない。
In the above display,
At least a part of the auxiliary line may be made of the same material as that constituting the gate electrode of the vertical organic light-emitting transistor, and may be formed in the same layer as the gate electrode of the vertical organic light-emitting transistor.
上記構成とすることで、例えば、縦型有機発光トランジスタよりも下層において、複雑な制御回路を構成する必要があり、配線領域の確保が困難であった場合においても、補助ラインを形成することができる。また、上述したゲートラインと同じ層に形成された補助ラインと並列して、当該補助ラインの上層に並走して形成することもできるため、より電流供給ライン同士の電圧を均一化させることができる。 The above configuration makes it possible to form auxiliary lines even in cases where it is necessary to configure a complex control circuit below the vertical organic light-emitting transistor and it is difficult to secure wiring space. In addition, the auxiliary lines can be formed in parallel with the auxiliary lines formed in the same layer as the above-mentioned gate lines, running in parallel above the auxiliary lines, making it possible to more uniform the voltages between the current supply lines.
本発明のディスプレイは、
第一方向と前記第一方向とは直交する第二方向にアレイ状に配置された複数の縦型有機発光トランジスタと、
複数の前記縦型有機発光トランジスタのゲート電極に接続され、前記縦型有機発光トランジスタのソース電極に供給される電流を制御するための電圧を印加するデータラインと、
それぞれの前記縦型有機発光トランジスタのゲート電極と前記データラインの間に接続され、前記縦型有機発光トランジスタのゲート電極と前記データラインとの間のオン状態とオフ状態とを切り替える薄膜トランジスタと、
前記薄膜トランジスタのゲート電極に接続され、前記薄膜トランジスタのオン状態とオフ状態とを切り替えるための電圧を印加するゲートラインとを備え、
前記複数の縦型有機発光トランジスタのうち、少なくとも二つの隣接する前記縦型有機発光トランジスタのソース電極が一体的に形成されていることを特徴とする。
The display of the present invention comprises:
A plurality of vertical organic light-emitting transistors arranged in an array in a first direction and a second direction perpendicular to the first direction;
a data line connected to gate electrodes of the vertical organic light emitting transistors and configured to apply a voltage for controlling a current supplied to a source electrode of the vertical organic light emitting transistor;
a thin film transistor connected between a gate electrode of each of the vertical organic light emitting transistors and the data line, for switching between an on state and an off state between the gate electrode of the vertical organic light emitting transistor and the data line;
a gate line connected to a gate electrode of the thin film transistor and applying a voltage for switching the thin film transistor between an on state and an off state;
Among the plurality of vertical organic light emitting transistors, at least two adjacent vertical organic light emitting transistors have source electrodes integrally formed.
上記構成とすることで、縦型有機発光トランジスタのソース電極は、隣接する縦型有機発光トランジスタのソース電極と直接連結されるため、それぞれの縦型有機発光トランジスタのソース電極に印加される電圧値に大きな差が生じない。 With the above configuration, the source electrode of the vertical organic light-emitting transistor is directly connected to the source electrode of the adjacent vertical organic light-emitting transistor, so there is no significant difference in the voltage value applied to the source electrode of each vertical organic light-emitting transistor.
また、上記構成とすることで、大きい面積範囲で縦型有機発光トランジスタのソース電極を形成することができるため、高精度なパターニングが要求されなくなる。したがって、例えば、印刷法の一つであるインクジェット・スクリーン印刷のような、より簡易なパターニングによって、縦型有機発光トランジスタのソース電極を形成することができる。これにより縦型有機発光トランジスタのソース電極の形成・パターニングによる製造工程の増加、プロセスコストの上昇を抑えることができる。 Furthermore, with the above configuration, the source electrode of the vertical organic light-emitting transistor can be formed over a large area, eliminating the need for highly accurate patterning. Therefore, the source electrode of the vertical organic light-emitting transistor can be formed by simpler patterning, such as inkjet screen printing, which is a printing method. This makes it possible to suppress the increase in manufacturing steps and process costs due to the formation and patterning of the source electrode of the vertical organic light-emitting transistor.
さらに、縦型有機発光トランジスタのソース電極が連結されることで、連結先の周囲の画素と相互に電流を融通しあう事ができるため、一部のコンタクトホールの形成が不要となる。したがって、コンタクトホールの形成方法を簡略化する事ができるためプロセスコストの上昇を抑える事ができ、さらに、コンタクト不良によるパネルの製造歩留まりの低下を抑える事ができる。 Furthermore, by connecting the source electrodes of the vertical organic light-emitting transistors, current can be shared between the connected pixels and the surrounding pixels, eliminating the need to form some contact holes. This simplifies the method of forming the contact holes, preventing increases in process costs and preventing a decrease in panel manufacturing yield due to contact defects.
上記ディスプレイにおいて、
前記第一方向に配線され、前記第一方向に配列されている複数の前記縦型有機発光トランジスタのソース電極に対して電流を供給する複数の電流供給ラインを備えていても構わない。
In the above display,
The vertical organic light emitting transistor may further include a plurality of current supply lines that are wired in the first direction and supply current to source electrodes of the vertical organic light emitting transistors that are arranged in the first direction.
上記ディスプレイは、ソース電極が複数の縦型有機発光トランジスタの間で一体的に形成されているため、縦型有機発光トランジスタに供給される電流は、ソース電極を介して供給されるが、電流供給ラインを併せて構成することで、各縦型有機発光トランジスタのソース電極間の抵抗値がより小さくなり、各縦型有機発光トランジスタのソース電極の電圧がより均一化される。 In the above display, the source electrode is integrally formed between multiple vertical organic light-emitting transistors, so the current supplied to the vertical organic light-emitting transistors is supplied via the source electrode. However, by configuring the current supply lines together, the resistance between the source electrodes of each vertical organic light-emitting transistor is reduced, and the voltage of the source electrodes of each vertical organic light-emitting transistor is made more uniform.
上記ディスプレイにおいて、
前記第二方向に配線され、前記複数の電流供給ラインのうち、少なくとも二つの前記電流供給ラインを接続する、少なくとも一つの補助ラインを備えていても構わない。
In the above display,
At least one auxiliary line may be provided that is wired in the second direction and connects at least two of the current supply lines.
上記ディスプレイにおいて、
前記補助ラインは、前記縦型有機発光トランジスタのソース電極よりも基板側に形成されていても構わない。
In the above display,
The auxiliary line may be formed closer to the substrate than the source electrode of the vertical organic light-emitting transistor.
上記ディスプレイにおいて、
前記補助ラインの少なくとも一部は、前記ゲートラインと同じ材料からなり、前記ゲートラインと同じ層に形成されていても構わない。
In the above display,
At least a part of the auxiliary line may be made of the same material as the gate line and may be formed in the same layer as the gate line.
上記ディスプレイにおいて、
前記補助ラインの少なくとも一部は、前記縦型有機発光トランジスタの前記ゲート電極を構成する材料と同じ材料からなり、前記縦型有機発光トランジスタの前記ゲート電極と同じ層に形成されていても構わない。
In the above display,
At least a part of the auxiliary line may be made of the same material as that constituting the gate electrode of the vertical organic light-emitting transistor, and may be formed in the same layer as the gate electrode of the vertical organic light-emitting transistor.
上記の各構成によれば、各縦型有機発光トランジスタのソース電極間の抵抗値がより小さくなり、縦型有機発光トランジスタのソース電極の電圧がより均一化される。 According to each of the above configurations, the resistance between the source electrodes of each vertical organic light-emitting transistor is reduced, and the voltage of the source electrodes of the vertical organic light-emitting transistor is made more uniform.
本発明によれば、デバイス構造の工夫によって、電流供給ラインの電圧降下に起因した表示不良を抑制し、表示品質が向上されたディスプレイが実現される。 According to the present invention, by improving the device structure, display defects caused by voltage drops in the current supply lines are suppressed, resulting in a display with improved display quality.
以下、本発明のディスプレイの構成について、図面を参照して説明する。なお、以下の各図面は、いずれも模式的に図示されたものであり、図面上の寸法比や個数は、実際の寸法比や個数と必ずしも一致していない。 The configuration of the display of the present invention will be described below with reference to the drawings. Note that the drawings are all schematic illustrations, and the dimensional ratios and numbers in the drawings do not necessarily match the actual dimensional ratios and numbers.
[第一実施形態]
図1は、ディスプレイ1の一実施形態の一部の模式的な構成図である。図1に示すように、本実施形態のディスプレイ1は、アレイ状に配列された縦型有機発光トランジスタを含む発光部10と、縦型有機発光トランジスタのゲート電極に電圧を印加するデータライン11と、縦型有機発光トランジスタのソース電極に電流を供給する電流供給ライン12と、薄膜トランジスタを制御する電圧を印加するゲートライン13と、電流供給ライン12を接続する補助ライン14を備える。
[First embodiment]
Fig. 1 is a schematic diagram of a portion of an embodiment of a display 1. As shown in Fig. 1, the display 1 of this embodiment includes a light-emitting section 10 including vertical organic light-emitting transistors arranged in an array, a data line 11 for applying a voltage to a gate electrode of the vertical organic light-emitting transistor, a current supply line 12 for supplying a current to a source electrode of the vertical organic light-emitting transistor, a gate line 13 for applying a voltage to control the thin-film transistor, and an auxiliary line 14 for connecting the current supply line 12.
また、ディスプレイ1は、外縁部において、データライン11に縦型有機発光トランジスタのゲート電極に表示する画像データに応じた電圧を印加するソースドライバ15aと、電流供給ライン12に電流を供給し、縦型有機発光トランジスタのソース電極に電流を供給する電流供給部15b、ゲートライン13に薄膜トランジスタの制御信号を出力するゲートドライバ15cを備える。 The display 1 also includes, at its outer edge, a source driver 15a that applies a voltage to the data line 11 corresponding to image data to be displayed on the gate electrode of the vertical organic light-emitting transistor, a current supply unit 15b that supplies current to the current supply line 12 and supplies current to the source electrode of the vertical organic light-emitting transistor, and a gate driver 15c that outputs a control signal for the thin-film transistor to the gate line 13.
図2は、図1のディスプレイ1の領域A1における発光部10の詳細回路図である。図2に示すように、発光部10は、縦型有機発光トランジスタ20と、縦型有機発光トランジスタ20のゲート電極への電圧印加を制御する薄膜トランジスタ21と、縦型有機発光トランジスタ20のソース電極とゲート電極の間に接続されるコンデンサ23を備える。なお、図1及び図2の説明においては、電流供給ライン12が配線されている方向をX方向(第一方向)、補助ライン14が配線されている方向をY方向(第二方向)として説明する。 2 is a detailed circuit diagram of the light-emitting unit 10 in the area A1 of the display 1 in FIG. 1. As shown in FIG. 2, the light-emitting unit 10 includes a vertical organic light-emitting transistor 20, a thin-film transistor 21 that controls the voltage applied to the gate electrode of the vertical organic light-emitting transistor 20, and a capacitor 23 connected between the source electrode and gate electrode of the vertical organic light-emitting transistor 20. In the explanation of FIG. 1 and FIG. 2, the direction in which the current supply line 12 is wired is the X direction (first direction), and the direction in which the auxiliary line 14 is wired is the Y direction (second direction).
データライン11は、表示する画像に応じて、縦型有機発光トランジスタ20の発光輝度を調整するために、ソースドライバ15aから出力された電圧を、薄膜トランジスタ21を介して縦型有機発光トランジスタ20のゲート電極に印加する配線である。本実施形態においては、データライン11は、X方向に形成されているが、Y方向に形成されていても構わない。 The data line 11 is a wiring that applies a voltage output from the source driver 15a to the gate electrode of the vertical organic light-emitting transistor 20 via the thin film transistor 21 in order to adjust the light emission brightness of the vertical organic light-emitting transistor 20 according to the image to be displayed. In this embodiment, the data line 11 is formed in the X direction, but it may be formed in the Y direction.
電流供給ライン12は、X方向に配列されている複数の縦型有機発光トランジスタ20に接続されるように形成されている。それぞれの電流供給ライン12は、X方向に配列された複数の縦型有機発光トランジスタ20のソース電極に電流供給部15bから出力された電流を供給する。 The current supply line 12 is formed to be connected to a plurality of vertical organic light-emitting transistors 20 arranged in the X direction. Each current supply line 12 supplies a current output from the current supply unit 15b to the source electrodes of the plurality of vertical organic light-emitting transistors 20 arranged in the X direction.
ゲートライン13は、薄膜トランジスタ21のゲート電極に接続され、ゲートドライバ15cから出力された制御用の電圧を薄膜トランジスタ21のゲート電極に印加し、薄膜トランジスタ21のオン状態とオフ状態とを切り替えることで、縦型有機発光トランジスタ20のゲート電極とデータライン11との通電を制御する。本実施形態においては、ゲートライン13は、Y方向に形成されているが、X方向に形成されていても構わない。 The gate line 13 is connected to the gate electrode of the thin film transistor 21, and applies a control voltage output from the gate driver 15c to the gate electrode of the thin film transistor 21 to switch the thin film transistor 21 between an on state and an off state, thereby controlling the flow of electricity between the gate electrode of the vertical organic light-emitting transistor 20 and the data line 11. In this embodiment, the gate line 13 is formed in the Y direction, but it may be formed in the X direction.
補助ライン14は、X方向に配列されている発光部10間において、Y方向に配線されている。なお、補助ライン14は、X方向に配列されている全ての発光部10間に形成されていなくても構わない。本実施形態においては、電流供給ライン12がX方向、補助ライン14がY方向に形成されているが、電流供給ライン12がY方向、補助ライン14がX方向に形成されていても構わない。 The auxiliary lines 14 are wired in the Y direction between the light-emitting units 10 arranged in the X direction. Note that the auxiliary lines 14 do not have to be formed between all of the light-emitting units 10 arranged in the X direction. In this embodiment, the current supply lines 12 are formed in the X direction and the auxiliary lines 14 in the Y direction, but the current supply lines 12 may be formed in the Y direction and the auxiliary lines 14 in the X direction.
コンデンサ23は、薄膜トランジスタ21がオフ状態である間、表示している画像を所定の時間維持するために配置されている、縦型有機発光トランジスタ20のゲート電極とソース電極との間の電圧保持用素子である。 The capacitor 23 is a voltage holding element between the gate electrode and source electrode of the vertical organic light-emitting transistor 20, which is arranged to maintain the displayed image for a predetermined period of time while the thin-film transistor 21 is in the off state.
次に、基板上に形成されるそれぞれの素子の構造について説明する。図3は、発光部10とその周辺の一実施形態の模式的な素子構成の上面図である。図4は、図3のA-A´断面図である。図3及び図4が示すように、縦型有機発光トランジスタ20、薄膜トランジスタ21は、データライン11、電流供給ライン12とゲートライン13によって区分けされた領域に形成される。 Next, the structure of each element formed on the substrate will be described. FIG. 3 is a top view of a schematic element configuration of an embodiment of the light-emitting section 10 and its surroundings. FIG. 4 is a cross-sectional view taken along line A-A' in FIG. 3. As shown in FIGS. 3 and 4, the vertical organic light-emitting transistor 20 and thin-film transistor 21 are formed in areas partitioned by the data line 11, current supply line 12, and gate line 13.
図5は、図3のB-B´断面図である。図3及び図5が示すように、補助ライン14は、薄膜トランジスタ21のゲート電極層21gに接続されているゲートライン13と同じ層において、ゲートライン13と同じ材料で形成されている。以下、ゲートライン13と同じ層に、同じ材料で構成されている補助ライン14は、配線層補助ライン14aとして説明するが、補助ライン14は、ゲートライン13とは異なる層に、ゲートライン13とは異なる材料で形成されていても構わない。 Figure 5 is a cross-sectional view taken along line B-B' in Figure 3. As shown in Figures 3 and 5, the auxiliary line 14 is formed from the same material as the gate line 13 in the same layer as the gate line 13 connected to the gate electrode layer 21g of the thin-film transistor 21. Hereinafter, the auxiliary line 14, which is in the same layer as the gate line 13 and is made of the same material, will be described as the wiring layer auxiliary line 14a, but the auxiliary line 14 may be formed in a different layer from the gate line 13 and made of a different material from the gate line 13.
基板30は、光に対して透過性を備え、縦型有機発光トランジスタ20から放射された光を外部に出射する。具体的な材料については後述する。 The substrate 30 is transparent to light and transmits the light emitted from the vertical organic light-emitting transistor 20 to the outside. Specific materials will be described later.
なお、以下の説明において、データライン11と電流供給ライン12が配線される方向をX方向、ゲートライン13が配線される方向をY方向、これらと直交する方向をZ方向、そして、基板30から離れる方向(+Z方向)を上層側として説明する。 In the following explanation, the direction in which the data lines 11 and current supply lines 12 are wired is the X direction, the direction in which the gate lines 13 are wired is the Y direction, the direction perpendicular to these is the Z direction, and the direction away from the substrate 30 (+Z direction) is the upper layer side.
縦型有機発光トランジスタ20の構成は、上層からカソード電極に相当するドレイン電極層20d、有機EL層20c、有機半導体層20a、表面層31の表面にカーボンを含む導電性材料(本実施形態においては、カーボンナノチューブ)を塗布するように構成されたソース電極層20s、さらにその下層において誘電体で構成されるゲート絶縁膜層20hを介してゲート電極層20gが形成されている。ゲート電極層20gに電圧が印加されると、有機半導体層20aとソース電極層20sの間のショットキー障壁が変化し、所定の閾値を超えたところでソース電極層20sから有機半導体層20aと有機EL層20cに対して電流が流れ、縦型有機発光トランジスタ20が発光する。 The vertical organic light-emitting transistor 20 is configured such that, from the top, a drain electrode layer 20d corresponding to a cathode electrode, an organic EL layer 20c, an organic semiconductor layer 20a, a source electrode layer 20s configured to coat the surface of the surface layer 31 with a conductive material containing carbon (carbon nanotubes in this embodiment), and a gate electrode layer 20g formed below through a gate insulating film layer 20h composed of a dielectric. When a voltage is applied to the gate electrode layer 20g, the Schottky barrier between the organic semiconductor layer 20a and the source electrode layer 20s changes, and when the voltage exceeds a predetermined threshold, a current flows from the source electrode layer 20s to the organic semiconductor layer 20a and the organic EL layer 20c, causing the vertical organic light-emitting transistor 20 to emit light.
本実施形態のディスプレイ1は、基板30は、可視光に対して透過性を有する素材で構成され、ゲート電極層20gとソース電極層20sは、可視光が通過できるような間隙を有するように構成されることで、有機EL層20cから出射した光が、基板30を通過して外に出射されることで画像を表示する。このように、基板30を通過させて光を出射する方式は「ボトムエミッション方式」とも称され、電極間の配線接続がしやすく作製が容易といったメリットを有する。 In the display 1 of this embodiment, the substrate 30 is made of a material that is transparent to visible light, and the gate electrode layer 20g and the source electrode layer 20s are configured to have a gap that allows visible light to pass through, so that light emitted from the organic EL layer 20c passes through the substrate 30 and is emitted to the outside, thereby displaying an image. This method of emitting light through the substrate 30 is also called the "bottom emission method," and has the advantage of being easy to manufacture and easy to connect the wiring between electrodes.
薄膜トランジスタ21は、酸化物半導体層21aを介してソース電極層21sとドレイン電極層21dが接続され、酸化物半導体層21aの下層に、絶縁膜層又は誘電体層を介してゲート電極層21gが形成されている。それぞれ、ゲート電極層21gに電圧が印加されると、酸化物半導体層21aにチャネルが形成され、ソース電極層21sとドレイン電極層21dが通電する。 In the thin-film transistor 21, the source electrode layer 21s and the drain electrode layer 21d are connected via the oxide semiconductor layer 21a, and the gate electrode layer 21g is formed below the oxide semiconductor layer 21a via an insulating film layer or a dielectric layer. When a voltage is applied to the gate electrode layer 21g, a channel is formed in the oxide semiconductor layer 21a, and the source electrode layer 21s and the drain electrode layer 21d are electrically connected.
薄膜トランジスタ21は、ソース電極層21sがデータライン11に接続され、ドレイン電極層21dが縦型有機発光トランジスタ20のゲート電極層20gに接続される。 The thin-film transistor 21 has a source electrode layer 21s connected to the data line 11 and a drain electrode layer 21d connected to the gate electrode layer 20g of the vertical organic light-emitting transistor 20.
図3に示すように、縦型有機発光トランジスタ20は、高輝度化のために、で、データライン11、電流供給ライン12とゲートライン13によって区分けされた領域のほぼ全体を埋め尽くすように形成され、薄膜トランジスタ21は、縦型有機発光トランジスタ20の発光領域に対して影響が小さいように、区分けされた当該領域の角に、できる限り小さく形成される。 As shown in FIG. 3, in order to achieve high brightness, the vertical organic light-emitting transistor 20 is formed so as to fill almost the entire area partitioned by the data line 11, the current supply line 12, and the gate line 13, and the thin-film transistor 21 is formed as small as possible in the corner of the partitioned area so as to have little effect on the light-emitting area of the vertical organic light-emitting transistor 20.
第一実施形態では、図3及び図5に示すように、補助ライン14は、縦型有機発光トランジスタ20のソース電極層20sよりも-Z側、すなわち、基板30側に形成されているが、ソース電極層20sよりも+Z側に形成されていても構わない。 In the first embodiment, as shown in FIG. 3 and FIG. 5, the auxiliary line 14 is formed on the −Z side of the source electrode layer 20s of the vertical organic light-emitting transistor 20, that is, on the substrate 30 side, but it may be formed on the +Z side of the source electrode layer 20s.
図3~図5において、コンデンサ23は図示されていないが、図3に示すように、本実施形態の縦型有機発光トランジスタ20は、ソース電極層20sとゲート電極層20gがゲート絶縁膜層20hを介して対向するように配置されことで、寄生素子としてのコンデンサ23を備えられており、当該コンデンサ23で電圧維持の機能を果たすこともできる。このような寄生素子のコンデンサ23では、容量値が足りない場合は、追加で別のコンデンサを形成しても構わない。 Although the capacitor 23 is not shown in Figures 3 to 5, as shown in Figure 3, the vertical organic light-emitting transistor 20 of this embodiment is provided with a capacitor 23 as a parasitic element by arranging the source electrode layer 20s and the gate electrode layer 20g so that they face each other via the gate insulating film layer 20h, and the capacitor 23 can also function to maintain voltage. If the capacitance value of such a parasitic element capacitor 23 is insufficient, an additional capacitor may be formed.
以下、各層に用いられる材料を例示列挙する。 The following are examples of materials that can be used for each layer:
ゲートライン13及び配線層補助ライン14aは、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、ニオブ(Nb)、マグネシウム(Mg)、銀(Ag)、銅(Cu)及びその組み合わせによる合金等を採用し得る。 The gate line 13 and the wiring layer auxiliary line 14a may be made of aluminum (Al), titanium (Ti), molybdenum (Mo), tungsten (W), niobium (Nb), magnesium (Mg), silver (Ag), copper (Cu), or alloys of combinations thereof.
基板30は、ガラス材、又はPET(Poly Ethylene Terephthalate)、PEN(Poly Ethylene Naphthalate)、ポリイミドといったプラスチック材等を採用し得る。 The substrate 30 may be made of glass or a plastic material such as PET (Poly Ethylene Terephthalate), PEN (Poly Ethylene Naphthalate), or polyimide.
縦型有機発光トランジスタ20のドレイン電極層20dは、単層又は多層グラフェン、カーボンナノチューブ、アルミニウム(Al)、フッ化リチウム(LiF)、酸化モリブデン(MoXOY)、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)等を採用し得る。 The drain electrode layer 20d of the vertical organic light-emitting transistor 20 may be made of single-layer or multi-layer graphene, carbon nanotubes, aluminum (Al), lithium fluoride (LiF), molybdenum oxide (Mo x O y ), indium tin oxide (ITO), zinc oxide (ZnO), and the like.
縦型有機発光トランジスタ20のゲート電極層20gは、アルミニウム(Al)、スズ(Sn)、イットリウム(Y)、スカンジウム(Sc)、ガリウム(Ga)等の金属でドープされた酸化亜鉛(ZnO)、酸化インジウム(In2O3)、二酸化スズ(SnO2)、酸化カドミウム(CdO)等の金属ドープ、非ドープ透明導電性酸化物及びこれらの組み合わせを含む材料、又は、アルミニウム(Al)、金(Au)、銀(Ag)、プラチナ(Pt)、カドミウム(Cd)、ニッケル(Ni)及びタンタル(Ta)、及びこれらの組み合わせ、さらにはp又はnドープのケイ素(Si)やガリウムヒ素(GaAs)等を採用し得る。 The gate electrode layer 20g of the vertical organic light-emitting transistor 20 may employ materials including zinc oxide (ZnO) doped with metals such as aluminum (Al), tin (Sn), yttrium (Y), scandium (Sc), gallium ( Ga ), etc., indium oxide ( In2O3 ), tin dioxide ( SnO2 ), metal-doped or undoped transparent conductive oxides such as cadmium oxide (CdO), and combinations thereof, or aluminum (Al), gold (Au), silver (Ag), platinum (Pt), cadmium (Cd), nickel (Ni), and tantalum (Ta), and combinations thereof, as well as p- or n-doped silicon (Si), gallium arsenide (GaAs), etc.
縦型有機発光トランジスタ20の表面層31とゲート電極層20gの間のゲート絶縁膜層20hは、酸化ケイ素(SiOX)、酸化アルミニウム(Al2O3)、窒化ケイ素(Si3N4)、酸化イットリウム(Y2O3)、チタン酸鉛(PbTiOX)、チタン酸アルミニウム(AlTiOX)、ガラス及びパリレンポリマー、ポリスチレン、ポリイミド、ポリビニルフェノール、ポリメチルメタクリレート、フルオロポリマー等の有機化合物等を採用し得る。 The gate insulating film layer 20h between the surface layer 31 of the vertical organic light-emitting transistor 20 and the gate electrode layer 20g may be made of silicon oxide ( SiOx ), aluminum oxide ( Al2O3 ) , silicon nitride ( Si3N4 ), yttrium oxide ( Y2O3 ), lead titanate ( PbTiOx ), aluminum titanate ( AlTiOx ), glass , and organic compounds such as parylene polymer, polystyrene, polyimide, polyvinylphenol, polymethyl methacrylate, and fluoropolymer.
縦型有機発光トランジスタ20の有機半導体層20aは、ナフタレン、アントラセン、ルブレン、テトラセン、ペンタセン、ヘキサセン、及びこれらの誘導体のような線形縮合多環芳香族化合物(又はアセン化合物)と、例えば銅フタロシアニン(CuPc)系化合物、アゾ化合物、ペリレン系化合物、及びこれらの誘導体のような顔料と、例えばヒドラゾン化合物、トリフェニルメタン系化合物、ジフェニルメタン系化合物、スチルベン系化合物、アリルビニル化合物、ピラゾリン系化合物、トリフェニルアミン誘導体(TPD)、アリルアミン化合物、低分子量アミン誘導体(a-NPD)、2,2’,7,7’-テトラキス(ジフェニルアミノ)-9,9’-スピロビフルオレン(スピロ-TAD)、N,N’-ジ(1-ナフチル)-N,N’-ジフェニル-4,4’-ジアモノビフェニル(スピロ-NPB)、4,4’、4”-トリス[N-3-メチルフェニル-N-フェニルアミノ]トリフェニルアミン(mMTDATA)、2,2’,7,7’-テトラキス(2,2-ジフェニルビニル)-9,9-スピロビフルオレン(スピロ-DPVBi)、4,4’-ビス(2,2-ジフェニルビニル)ビフェニル(DPVBi)、(8-キノリノラト)アルミニウム(Alq)、トリス(8-キノリノラト)アルミニウム(Alq3)、トリス(4-メチル-8キノリノラト)アルミニウム(Almq3)、及びこれらの誘導体のような低分子化合物と、例えば、ポリチオフェン、ポリ(p-フェニレンビニレン)(PPV)、ビフェニル基含有ポリマー、ジアルコキシ基含有ポリマー、アルコキシフェニルPPV、フェニルPPV、フェニル/ジアルコシキPPVコポリマー、ポリ(2-メトキシ-5-(2’-エチルヘキシルオキシ)-1,4-フェニレンビニレン)(MEH-PPV)、ポリ(エチレンジオキシチオフェン)(PEDOT)、ポリ(スチレンスルホン酸)(PSS)、ポリ(アニリン)(PAM)、ポリ(N-ビニルカルバゾール)、ポリ(N-ビニルカルバゾール)、ポリ(ビニルピレン)、ポリ(ビニルアントラセン)、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒドハロゲン化樹脂、及びこれらの変性物のようなポリマー化合物と、例えば、5,5_-ジパーフルオロヘキシルカルボニル-2,2_:5_,2_:5_,2_-クアテルチオフェン(DFHCO-4T)、DFH-4T、DFCO-4T、P(NDI2OD-T2)、PDI8-CN2、PDIF-CN2、F16CuPc、及びフラーレン、ナフタレン、ペリレン、並びにオリゴチオフェン誘導体のようなn型輸送有機低分子、オリゴマー、若しくはポリマー、さらには、チエノ[3,2-b]チオフェン、ジナフチル[2,3-b:2’,3’-f]チエノ[3,2-b]チオフェン(DNTT)、2-デシル-7-フェニル[1]ベンゾチエノ[3,2-b][1]ベンゾチオフェン(BTBT)等のチオフェン環を有する芳香族化合物等を採用し得る。 The organic semiconductor layer 20a of the vertical organic light-emitting transistor 20 is made of a linear condensed polycyclic aromatic compound (or acene compound) such as naphthalene, anthracene, rubrene, tetracene, pentacene, hexacene, and derivatives thereof, a pigment such as, for example, a copper phthalocyanine (CuPc)-based compound, an azo compound, a perylene-based compound, and derivatives thereof, and a pigment such as, for example, a hydrazone compound, a triphenylmethane-based compound, a diphenylmethane-based compound, a stilbene-based compound, an allylvinyl compound, a pyrazoline-based compound, a triphenylamine derivative (TPD), an allylamine compound, a low molecular weight amine derivative (a-NPD), 2,2',7,7'-tetrakis(diphenylamino)-9,9'-spirobifluorene (spiro- low molecular weight compounds such as N,N'-di(1-naphthyl)-N,N'-diphenyl-4,4'-diamonobiphenyl (spiro-NPB), 4,4',4"-tris[N-3-methylphenyl-N-phenylamino]triphenylamine (mMTDATA), 2,2',7,7'-tetrakis(2,2-diphenylvinyl)-9,9-spirobifluorene (spiro-DPVBi), 4,4'-bis(2,2-diphenylvinyl)biphenyl (DPVBi), (8-quinolinolato)aluminum (Alq), tris(8-quinolinolato)aluminum (Alq3), tris(4-methyl-8-quinolinolato)aluminum (Almq3), and derivatives thereof; and polythiophenes, poly(p polymer compounds such as poly(2-methoxy-5-(2'-ethylhexyloxy)-1,4-phenylenevinylene) (PPV), biphenyl group-containing polymers, dialkoxy group-containing polymers, alkoxyphenyl PPV, phenyl PPV, phenyl/dialkoxy PPV copolymers, poly(2-methoxy-5-(2'-ethylhexyloxy)-1,4-phenylenevinylene) (MEH-PPV), poly(ethylenedioxythiophene) (PEDOT), poly(styrenesulfonic acid) (PSS), poly(aniline) (PAM), poly(N-vinylcarbazole), poly(N-vinylcarbazole), poly(vinylpyrene), poly(vinylanthracene), pyrene formaldehyde resins, ethylcarbazole formaldehyde halogenated resins, and modified products thereof; For example, 5,5_-diperfluorohexylcarbonyl-2,2_:5_,2_:5_,2_-quaterthiophene (DFHCO-4T), DFH-4T, DFCO-4T, P(NDI2OD-T2), PDI8-CN2, PDIF-CN2, F16CuPc, and n-type transport organic small molecules, oligomers, or polymers such as fullerene, naphthalene, perylene, and oligothiophene derivatives, as well as aromatic compounds having a thiophene ring such as thieno[3,2-b]thiophene, dinaphthyl[2,3-b:2',3'-f]thieno[3,2-b]thiophene (DNTT), and 2-decyl-7-phenyl[1]benzothieno[3,2-b][1]benzothiophene (BTBT), may be employed.
ここで、縦型有機発光トランジスタ20は、エネルギー準位が適合する有機半導体を適切に選定することによって、OLEDディスプレイに標準的に用いられる、正孔注入層・正孔輸送層・有機EL層・電子輸送層・電子注入層などを好適に用いることができる。そして、外部に出射する光の色は、上述の有機EL層20cを構成する材料を選択することによって赤、緑、青といった色の光を出射するように調整される。また、縦型有機発光トランジスタ20は、白色光を出射する構成とすることもでき、同じ縦型有機発光トランジスタ20を用いて、カラーフィルタで所望の色の光を選択して出射するといった構成とすることもできる。 Here, the vertical organic light-emitting transistor 20 can be suitably used with a hole injection layer, hole transport layer, organic EL layer, electron transport layer, electron injection layer, etc., which are standardly used in OLED displays, by appropriately selecting an organic semiconductor with a suitable energy level. The color of the light emitted to the outside can be adjusted to emit light of a color such as red, green, or blue by selecting the material that constitutes the organic EL layer 20c described above. The vertical organic light-emitting transistor 20 can also be configured to emit white light, or the same vertical organic light-emitting transistor 20 can be used to select and emit light of a desired color using a color filter.
表面層31は、ソース電極層20s(特に、CNT層)の固着を目的としてゲート絶縁膜層20hの上に形成される層である。表面層31を形成する材料としては、シランカップリング材料、アクリル樹脂等から形成されるバインダー樹脂を含む組成物を塗布することで形成することができる。 The surface layer 31 is a layer formed on the gate insulating film layer 20h for the purpose of adhering the source electrode layer 20s (particularly the CNT layer). The surface layer 31 can be formed by applying a composition containing a binder resin formed from a silane coupling material, an acrylic resin, or the like.
薄膜トランジスタ21に構成される酸化物半導体層21aは、In-Ga-Zn-O系半導体、Zn-O系半導体(ZnO)、In-Zn-O系半導体(IZO(登録商標))、Zn-Ti-O系半導体(ZTO)、Cd-Ge-O系半導体、Cd-Pb-O系半導体、CdO(酸化カドミウム)、Mg-Zn-O系半導体、In-Sn-Zn-O 系半導体(例えばIn2O3-SnO2-ZnO)、In-Ga-Sn-O系半導体等を採用し得る。 The oxide semiconductor layer 21a formed in the thin film transistor 21 may be an In-Ga-Zn-O based semiconductor, a Zn-O based semiconductor (ZnO), an In-Zn-O based semiconductor (IZO (registered trademark)), a Zn-Ti-O based semiconductor (ZTO), a Cd-Ge-O based semiconductor, a Cd-Pb-O based semiconductor, CdO (cadmium oxide), an Mg-Zn-O based semiconductor, an In-Sn-Zn-O based semiconductor (e.g., In2O3 - SnO2 - ZnO ), an In-Ga-Sn-O based semiconductor, or the like.
本実施形態において、薄膜トランジスタ21は、酸化物半導体による薄膜トランジスタとしたが、アモルファスシリコンによる薄膜トランジスタであっても構わない。また、p型とn型のいずれであっても構わない。さらに、具体的な構成として、スタガード(staggerd)型、インバーテッド・スタガード(inverted staggerd)型、コープレーナ(coplanar)型、インバーテッド・コープレーナ(inverted coplanar)型等のいずれの構成をも採用し得る。 In this embodiment, the thin-film transistor 21 is a thin-film transistor made of an oxide semiconductor, but it may be a thin-film transistor made of amorphous silicon. It may be either a p-type or an n-type. Furthermore, as a specific configuration, any of the following configurations may be adopted: a staggered type, an inverted staggered type, a coplanar type, an inverted coplanar type, etc.
有機半導体層20aと表面層31との間は、絶縁のためバンク層24が形成されており、ソース電極層20sがデータライン11と接続されている箇所においては、接続のために表面層31とゲート絶縁膜層20hに形成された間隙を埋めるように、バンク層24が充填されている。 Between the organic semiconductor layer 20a and the surface layer 31, a bank layer 24 is formed for insulation, and where the source electrode layer 20s is connected to the data line 11, the bank layer 24 is filled to fill the gap formed between the surface layer 31 and the gate insulating film layer 20h for connection.
なお、縦型有機発光トランジスタ20としては、上記特許文献1及び2にも記載されている縦型有機発光トランジスタ20も採用することができ、さらには、上記特許文献3の構成を採用することもできる。 As the vertical organic light-emitting transistor 20, the vertical organic light-emitting transistor 20 described in the above Patent Documents 1 and 2 can also be used, and furthermore, the configuration of the above Patent Document 3 can also be used.
上記構成とすることで、電流供給ライン12は、配線層補助ライン14aによって接続され、配線層補助ライン14aとの接続部では、接続されている他の電流供給ライン12の接続部の電圧値が共有される。つまり、電流供給ライン12の抵抗値のバラつきによって一部に極端な電圧降下が生じたとしても、配線層補助ライン14aに接続された他の電流供給ライン12によって、電圧が持ち上げられることになる。そして、本実施形態のように、電流供給ライン12と配線層補助ライン14aとの接続箇所が多い程、ディスプレイ1は、全体にわたって、電流供給ライン12の電圧が均一化されることになる。 With the above configuration, the current supply lines 12 are connected by the wiring layer auxiliary lines 14a, and at the connection points with the wiring layer auxiliary lines 14a, the voltage value of the connection points of the other current supply lines 12 connected thereto is shared. In other words, even if an extreme voltage drop occurs in one area due to variations in the resistance values of the current supply lines 12, the voltage is raised by the other current supply lines 12 connected to the wiring layer auxiliary lines 14a. And, as in this embodiment, the more connections there are between the current supply lines 12 and the wiring layer auxiliary lines 14a, the more uniform the voltage of the current supply lines 12 will be throughout the entire display 1.
このようにして、配線層補助ライン14aで接続されている電流供給ライン12の電圧が均一化される。したがって、それぞれの電流供給ライン12において、局所的な電圧降下が生じにくく、表示不良が視認されにくい、表示品質が向上されたディスプレイ1が実現される。 In this way, the voltage of the current supply lines 12 connected by the wiring layer auxiliary lines 14a is equalized. Therefore, a display 1 with improved display quality is realized in which local voltage drops are unlikely to occur in each current supply line 12 and display defects are unlikely to be visually recognized.
[第二実施形態] [Second embodiment]
本発明のディスプレイ1の第二実施形態の構成につき、第一実施形態と異なる箇所を中心に説明する。 The configuration of the second embodiment of the display 1 of the present invention will be described below, focusing on the differences from the first embodiment.
図6は、発光部10とその周辺の一実施形態の模式的な素子構成の上面図である。図7は、図6のA-A´断面図である。図6のA-A´断面図である図7については、第一実施形態である図4と同じ構成である。図8は、図6のB-B´断面図である。図6及び図8に示すように、第二実施形態は、配線層補助ライン14aだけでなく、縦型有機発光トランジスタ20のゲート電極層20gと同じ層に、ゲート電極層20gと同じ材料で構成された電極層補助ライン14bが並列するように構成されている。 Figure 6 is a top view of a schematic element configuration of the light-emitting section 10 and its periphery in one embodiment. Figure 7 is a cross-sectional view taken along the line A-A' in Figure 6. Figure 7, which is a cross-sectional view taken along the line A-A' in Figure 6, has the same configuration as Figure 4, which is the first embodiment. Figure 8 is a cross-sectional view taken along the line B-B' in Figure 6. As shown in Figures 6 and 8, in the second embodiment, in addition to the wiring layer auxiliary line 14a, an electrode layer auxiliary line 14b made of the same material as the gate electrode layer 20g is arranged in parallel in the same layer as the gate electrode layer 20g of the vertical organic light-emitting transistor 20.
なお、上記の通り、電極層補助ライン14bは、縦型有機発光トランジスタ20のゲート電極層20gと同じ層に形成されているため、縦型有機発光トランジスタ20が形成されている領域には形成できない。したがって、縦型有機発光トランジスタ20とは異なる領域に形成されることになる。しかし、配線層補助ライン14aと電極層補助ライン14bは、異なる層に形成されるため、図6及び図8に示すように、Z方向において重なるように形成することができる。 As described above, the electrode layer auxiliary line 14b is formed in the same layer as the gate electrode layer 20g of the vertical organic light-emitting transistor 20, and therefore cannot be formed in the region where the vertical organic light-emitting transistor 20 is formed. Therefore, it is formed in a region different from the vertical organic light-emitting transistor 20. However, since the wiring layer auxiliary line 14a and the electrode layer auxiliary line 14b are formed in different layers, they can be formed to overlap in the Z direction, as shown in Figures 6 and 8.
つまり、上記の構成とすることで、発光領域の減少を最小限に抑えつつ、それぞれの補助ライン14(14a,14b)の抵抗値を小さくさせることができる。補助ライン14(14a,14b)の抵抗値が低いほど、補助ライン14(14a,14b)を流れる電流による電圧降下が小さくなるため、各電流供給ライン12での電圧差を、より小さく抑えることができる。よって、それぞれの電流供給ライン12において、さらに局所的な電圧降下が生じにくく、より表示品質が向上されたディスプレイ1が実現される。 In other words, the above configuration makes it possible to reduce the resistance value of each auxiliary line 14 (14a, 14b) while minimizing the reduction in the light-emitting area. The lower the resistance value of the auxiliary line 14 (14a, 14b), the smaller the voltage drop due to the current flowing through the auxiliary line 14 (14a, 14b), and therefore the voltage difference in each current supply line 12 can be reduced. Therefore, local voltage drops are less likely to occur in each current supply line 12, and a display 1 with improved display quality is realized.
[第三実施形態]
本発明のディスプレイ1の第三実施形態の構成につき、第一実施形態及び第二実施形態と異なる箇所を中心に説明する。
[Third embodiment]
The configuration of the third embodiment of the display 1 of the present invention will be described, focusing on the differences from the first and second embodiments.
上記の説明においては、配線層補助ライン14aのみ、及び配線層補助ライン14aと電極層補助ライン14bとが両方形成されている構成を説明したが、電極層補助ライン14bのみが形成されていても構わない。 In the above explanation, a configuration in which only the wiring layer auxiliary line 14a is formed and a configuration in which both the wiring layer auxiliary line 14a and the electrode layer auxiliary line 14b are formed are described, but it is also acceptable for only the electrode layer auxiliary line 14b to be formed.
[第四実施形態]
本発明のディスプレイ1の第四実施形態の構成につき、第一実施形態、第二実施形態及び第三実施形態と異なる箇所を中心に説明する。
[Fourth embodiment]
The configuration of the fourth embodiment of the display 1 of the present invention will be described, focusing on the differences from the first, second and third embodiments.
図9は、発光部10とその周辺の一実施形態の模式的な素子構成の上面図である。図10は、図9のA-A´断面図である。図9及び図10に示すように、第四実施形態は、縦型有機発光トランジスタ20のソース電極層20sが少なくとも2つ以上の画素の間で一体的に形成されており、実質的に電流供給ライン12の働きをするように構成されている。 Figure 9 is a top view of a schematic element configuration of an embodiment of the light-emitting section 10 and its surroundings. Figure 10 is a cross-sectional view taken along the line A-A' in Figure 9. As shown in Figures 9 and 10, in the fourth embodiment, the source electrode layer 20s of the vertical organic light-emitting transistor 20 is integrally formed between at least two or more pixels, and is configured to essentially function as a current supply line 12.
そして、第四実施形態のように、ソース電極層20sが互いに連結される画素が多い程、ディスプレイ1は、全体にわたって、それぞれの縦型有機発光トランジスタ20のソース電極層20sの電圧が均一化され、表示不良が視認されにくい、表示品質が向上されたディスプレイ1が実現される。 And, as in the fourth embodiment, the more pixels in which the source electrode layers 20s are connected to each other, the more uniform the voltage of the source electrode layers 20s of each vertical organic light-emitting transistor 20 is across the display 1, and display defects are less likely to be visually recognized, resulting in a display 1 with improved display quality.
なお、第四実施形態においては、それぞれの縦型有機発光トランジスタ20のソース電極層20sは一体的に形成されており、電流供給ライン12は、形成されていないものとして説明したが、第四実施形態の構成と併せて形成されていても構わない。 In the fourth embodiment, the source electrode layer 20s of each vertical organic light-emitting transistor 20 is integrally formed, and the current supply line 12 is not formed, but it may be formed together with the configuration of the fourth embodiment.
[第五実施形態]
本発明のディスプレイ1の第五実施形態の構成につき、第一実施形態~第四実施形態と異なる箇所を中心に説明する。
[Fifth embodiment]
The configuration of the fifth embodiment of the display 1 of the present invention will be described, focusing on the differences from the first to fourth embodiments.
電流供給ライン12が形成されている第四実施形態と、第一実施形態から第三実施形態の構造は、少なくとも二つの電流供給ライン12を接続する、少なくとも一つの補助ラインを形成することが可能である。これらの対策によって、第四実施形態に対して、それぞれの電流供給ライン12での電圧差を、より小さく抑えることができる。よって、それぞれの電流供給ライン12において、局所的な電圧降下が生じにくく、より表示品質が向上されたディスプレイ1が実現される。 The fourth embodiment in which the current supply line 12 is formed and the structures of the first to third embodiments make it possible to form at least one auxiliary line that connects at least two current supply lines 12. These measures make it possible to reduce the voltage difference in each current supply line 12 compared to the fourth embodiment. As a result, local voltage drops are less likely to occur in each current supply line 12, and a display 1 with improved display quality is realized.
当該補助ラインは、縦型有機発光トランジスタ20のソース電極層20sよりも基板30側に形成されていてもよい。 The auxiliary line may be formed closer to the substrate 30 than the source electrode layer 20s of the vertical organic light-emitting transistor 20.
また、当該補助ラインの少なくとも一部は、ゲートライン13と同じ材料からなり、少なくとも一部がゲートライン13と同じ層に形成されていても構わない。 In addition, at least a portion of the auxiliary line may be made of the same material as the gate line 13, and at least a portion of the auxiliary line may be formed in the same layer as the gate line 13.
さらに、当該補助ラインの少なくとも一部は、縦型有機発光トランジスタ20のゲート電極層20gを構成する材料と同じ材料からなり、縦型有機発光トランジスタ20のゲート電極層20gと同じ層に形成されていても構わない。 Furthermore, at least a portion of the auxiliary line may be made of the same material as the material constituting the gate electrode layer 20g of the vertical organic light-emitting transistor 20, and may be formed in the same layer as the gate electrode layer 20g of the vertical organic light-emitting transistor 20.
[別実施形態]
以下、別実施形態につき説明する。
[Another embodiment]
Another embodiment will be described below.
〈1〉 有機EL層20cから出射される光を、基板30とは反対側に出射して画像を表示するように構成されたディスプレイ1であっても構わない。当該構成は「トップエミッション方式」とも称され、縦型有機発光トランジスタ20と基板30との間においても素子や配線を構成できるといったメリットを有する。
〈2〉 上述したディスプレイ1が備える構成及び制御方法は、あくまで一例であり、本発明は、図示された各構成に限定されない。
<1> The display 1 may be configured to display an image by emitting light emitted from the organic EL layer 20c to the opposite side of the substrate 30. This configuration is also called a "top emission type" and has the advantage that elements and wiring can be configured even between the vertical organic light-emitting transistor 20 and the substrate 30.
<2> The configurations and control methods of the display 1 described above are merely examples, and the present invention is not limited to the configurations shown in the drawings.
1 : ディスプレイ
10 : 発光部
11 : データライン
12 : 電流供給ライン
13 : ゲートライン
14,14a,14b : 補助ライン
15a : ソースドライバ
15b : 電流供給部
15c : ゲートドライバ
20 : 縦型有機発光トランジスタ
20a : 有機半導体層
20c : 有機EL層
20d : ドレイン電極層
20g : ゲート電極層
20h : ゲート絶縁膜層
20s : ソース電極層
21 : 薄膜トランジスタ
21a : 酸化物半導体層
21d : ドレイン電極層
21g : ゲート電極層
21s : ソース電極層
23 : コンデンサ
24 : バンク層
30 : 基板
31 : 表面層
1: Display 10: Light-emitting section 11: Data line 12: Current supply line 13: Gate line 14, 14a, 14b: Auxiliary line 15a: Source driver 15b: Current supply section 15c: Gate driver 20: Vertical organic light-emitting transistor 20a: Organic semiconductor layer 20c: Organic EL layer 20d: Drain electrode layer 20g: Gate electrode layer 20h: Gate insulating film layer 20s: Source electrode layer 21: Thin film transistor 21a: Oxide semiconductor layer 21d: Drain electrode layer 21g: Gate electrode layer 21s: Source electrode layer 23: Capacitor 24: Bank layer 30: Substrate 31: Surface layer
Claims (6)
複数の前記縦型有機発光トランジスタのゲート電極に接続され、前記縦型有機発光トランジスタのソース電極に供給される電流を制御するための電圧を印加するデータラインと、
それぞれの前記縦型有機発光トランジスタのゲート電極と前記データラインの間に接続され、前記縦型有機発光トランジスタのゲート電極と前記データラインとの間のオン状態とオフ状態とを切り替える薄膜トランジスタと、
前記薄膜トランジスタのゲート電極に接続され、前記薄膜トランジスタのオン状態とオフ状態とを切り替えるための電圧を印加するゲートラインとを備え、
前記複数の縦型有機発光トランジスタのうち、少なくとも二つの隣接する前記縦型有機発光トランジスタのソース電極が一体的に形成されていることを特徴とするディスプレイ。 A plurality of vertical organic light-emitting transistors arranged in an array in a first direction and a second direction perpendicular to the first direction;
a data line connected to gate electrodes of the vertical organic light emitting transistors and configured to apply a voltage for controlling a current supplied to a source electrode of the vertical organic light emitting transistor;
a thin film transistor connected between a gate electrode of each of the vertical organic light emitting transistors and the data line, for switching between an on state and an off state between the gate electrode of the vertical organic light emitting transistor and the data line;
a gate line connected to a gate electrode of the thin film transistor and applying a voltage for switching the thin film transistor between an on state and an off state;
A display, characterized in that source electrodes of at least two adjacent vertical organic light-emitting transistors among the plurality of vertical organic light-emitting transistors are integrally formed.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020227027212A KR20220137905A (en) | 2020-02-07 | 2021-02-02 | display |
| US17/797,352 US12336406B2 (en) | 2020-02-07 | 2021-02-02 | Display |
| PCT/JP2021/003656 WO2021157550A1 (en) | 2020-02-07 | 2021-02-02 | Display |
| CN202180012788.6A CN115053631B (en) | 2020-02-07 | 2021-02-02 | Display device |
| TW110104346A TWI884212B (en) | 2020-02-07 | 2021-02-05 | Display |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020019527 | 2020-02-07 | ||
| JP2020019527 | 2020-02-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021124723A JP2021124723A (en) | 2021-08-30 |
| JP7591196B2 true JP7591196B2 (en) | 2024-11-28 |
Family
ID=77458799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021002734A Active JP7591196B2 (en) | 2020-02-07 | 2021-01-12 | display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7591196B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006148097A (en) | 2004-11-17 | 2006-06-08 | Samsung Sdi Co Ltd | ORGANIC LIGHT EMITTING ELEMENT AND METHOD FOR PRODUCING THE ORGANIC LIGHT EMITTING ELEMENT |
| US20060202934A1 (en) | 2003-04-07 | 2006-09-14 | Kyoung-Ju Shin | Display panel |
| WO2007086561A1 (en) | 2006-01-30 | 2007-08-02 | Dai Nippon Printing Co., Ltd. | Organic light-emitting transistor device and method for manufacturing same |
| US20120074423A1 (en) | 2010-09-29 | 2012-03-29 | Panasonic Corporation | El display panel, el display apparatus, and method of manufacturing el display panel |
| US20130240842A1 (en) | 2010-12-07 | 2013-09-19 | Andrew Gabriel Rinzler | Active matrix dilute source enabled vertical organic light emitting transistor |
-
2021
- 2021-01-12 JP JP2021002734A patent/JP7591196B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060202934A1 (en) | 2003-04-07 | 2006-09-14 | Kyoung-Ju Shin | Display panel |
| JP2006148097A (en) | 2004-11-17 | 2006-06-08 | Samsung Sdi Co Ltd | ORGANIC LIGHT EMITTING ELEMENT AND METHOD FOR PRODUCING THE ORGANIC LIGHT EMITTING ELEMENT |
| WO2007086561A1 (en) | 2006-01-30 | 2007-08-02 | Dai Nippon Printing Co., Ltd. | Organic light-emitting transistor device and method for manufacturing same |
| US20120074423A1 (en) | 2010-09-29 | 2012-03-29 | Panasonic Corporation | El display panel, el display apparatus, and method of manufacturing el display panel |
| WO2012042567A1 (en) | 2010-09-29 | 2012-04-05 | パナソニック株式会社 | El display panel, el display device and method for producing el display panel |
| US20130240842A1 (en) | 2010-12-07 | 2013-09-19 | Andrew Gabriel Rinzler | Active matrix dilute source enabled vertical organic light emitting transistor |
| JP2014505324A (en) | 2010-12-07 | 2014-02-27 | ユニバーシティ オブ フロリダ リサーチ ファンデーション インコーポレーティッド | Vertical organic light-emitting transistor that can use active matrix diluted source |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021124723A (en) | 2021-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113711297A (en) | Method for driving light emitting display and display | |
| US7710019B2 (en) | Organic light-emitting diode display comprising auxiliary electrodes | |
| US12027118B2 (en) | Method of driving a light emitting display and display | |
| JP7565150B2 (en) | Display brightness compensation method and display | |
| US11996042B2 (en) | Method of compensating brightness of display and display | |
| US11963413B2 (en) | Display | |
| WO2022168771A1 (en) | Manufacturing method of display and display | |
| KR20080005704A (en) | OLED display and manufacturing method thereof | |
| JP7591196B2 (en) | display | |
| TWI884212B (en) | Display | |
| JP7367635B2 (en) | display | |
| JP7428977B2 (en) | Display manufacturing method and display | |
| TWI921457B (en) | Manufacturing method of display and display | |
| CN116762475A (en) | Display manufacturing method and display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241031 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7591196 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |