JP7593196B2 - 集積回路 - Google Patents

Description

本発明は、集積回路に関する。

電源回路を制御する集積回路は、一般に、パワートランジスタをスイッチングすることによって、電源回路に入力電圧から目的レベルの出力電圧を生成させる。（例えば、特許文献１～５参照）。

特開２０１４－８２９２４号公報 特開２０１２－１０５４２４号公報 国際公開第２０１８／２０７８８０号 特開２０１９－１２２２４０号公報 国際公開第２０２０／２１３３９９号

ところで、集積回路には、非絶縁型及び絶縁型の電源回路に対応し、端子の状態に基づいて非絶縁型又は絶縁型の電源回路のどちらに用いられているかを判定する判定回路を有するものがある。しかしながら、電源回路の製造工程における不具合として、例えば端子への接続不良が発生すると、判定回路が適切に動作しない場合がある。

本発明は、上記のような従来の問題に鑑みてなされたものであって、適切に電源回路のタイプを判定できる集積回路を提供することを目的とする。

前述した課題を解決する主たる本発明の集積回路は、入力電圧が印加されるインダクタに流れるインダクタ電流と、前記入力電圧から生成される出力電圧と、に基づいて、前記インダクタ電流を制御するパワートランジスタをスイッチングする集積回路であって、前記集積回路が非絶縁型の第１電源回路に用いられる場合、第１回路が接続され、前記集積回路が絶縁型の第２電源回路に用いられる場合、第２回路が接続される第１端子と、前記第１端子に前記第１回路が接続される第１状態で、第１レベルより低く、前記出力電圧に応じた電圧を前記第１端子に生成し、前記第１端子に前記第２回路が接続される第２状態で、第２レベルより高い電圧を前記第１端子に生成し、前記第１端子に接続されるべき回路及び前記第１端子の間が開放となる第３状態で、前記第１レベルより高く、前記第２レベルより低い電圧を前記第１端子に生成する電圧生成回路と、前記第１端子の電圧が、前記第２レベルより低い場合、前記集積回路が前記第１電源回路に用いられると判定し、前記第１端子の電圧が、前記第２レベルより高い場合、前記集積回路が前記第２電源回路に用いられると判定する判定回路と、前記判定回路の判定結果に基づいて前記パワートランジスタを駆動する駆動回路と、を備える。

本発明によれば、適切に電源回路のタイプを判定できる集積回路を提供することができる。

スイッチング制御ＩＣ１０の一例を示す図である。 電圧生成回路３３ａの一例を示す図である。 (ａ)は、端子Ａに分圧回路８００ａが接続される第１状態の図である。（ｂ）は、端子Ａに回路８００ｂが接続される第２状態の図である。（ｃ）は、電圧生成回路３３ａが生成する電圧の例を示す図である。 判定回路３４の一例を示す図である。 非絶縁型の電源回路２０の一例を示す図である。 電源回路２０の起動時の動作を説明するための図である。 スイッチング制御ＩＣ１０の一部の構成を示す図である。 電源回路２０の動作を説明するための図である。 絶縁型の電源回路２１の一例を示す図である。 電源回路２１の起動時の動作を説明するための図である。 スイッチング制御ＩＣ１０の一部の構成を示す図である。 電源回路２１の動作を説明するための図である。 端子Ａへの接続不良が生じた場合の電源回路２０の起動時の動作を説明するための図である。 電圧生成回路３３ｂの一例を示す図である。

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜スイッチング制御ＩＣ１０の構成＞＞＞
図１は、本発明の一実施形態であるスイッチング制御ＩＣ１０の構成を示す図である。スイッチング制御ＩＣ１０は、スイッチング制御ＩＣ１０が、非絶縁型の電源回路、または絶縁型の電源回路に用いられるかを判定し、判定結果に応じて電源回路の動作を制御する集積回路である。具体的には、スイッチング制御ＩＣ１０は、非絶縁型のスイッチング電源回路に用いられる際、出力電圧に応じた帰還電圧に基づいて動作する。一方、スイッチング制御ＩＣ１０は、絶縁型のスイッチング電源回路に用いられる際、出力電圧の目的レベルからの誤差を示す電流に基づいて動作する。

スイッチング制御ＩＣ１０は、端子ＶＣＣ，ＺＣＤ，Ａ，Ｂ，ＯＵＴを有する。なお、スイッチング制御ＩＣ１０には、例えば、接地電圧が印加されるＧＮＤ端子や他の端子が設けられるが、便宜上、ここでは省略されている。

端子ＶＣＣは、スイッチング制御ＩＣ１０を動作させるための電源電圧Ｖｃｃが印加される端子である。

端子ＺＣＤは、スイッチング制御ＩＣ１０が用いられる電源回路のインダクタ電流を検出するための端子である。

端子Ａは、スイッチング制御ＩＣ１０が用いられる電源回路が、非絶縁型か、絶縁型かを判定するための電圧が印加される端子である。また、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられる場合、端子Ａには、電源回路の出力電圧に応じた帰還電圧が印加される。また、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられる場合、端子Ａには、電源電圧Ｖｃｃを分圧する分圧抵抗が接続される。なお、端子Ａの電圧を、電圧Ｖａとし、端子Ａは、「第１端子」に相当する。

端子Ｂは、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられる場合、位相補償用の素子が接続され、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられる場合、フォトトランジスタが接続される端子である。なお、端子Ｂの電圧を、電圧Ｖｂとし、端子Ｂは、「第２端子」に相当する。

端子ＯＵＴは、スイッチング素子のスイッチングを制御する駆動信号Ｖｄｒが印加される端子である。

スイッチング制御ＩＣ１０は、電源回路３０、電圧検出回路３１，３２、電圧生成回路３３ａ、判定回路３４、コンパレータ４０，４５、パルス回路４１、発振回路４２、誤差増幅回路４３、誤差電圧出力回路４４、コンパレータ４６、ＯＲ素子４７、及び駆動回路４８を含む。

電源回路３０は、スイッチング制御ＩＣ１０の外部から印加される電源電圧Ｖｃｃに基づいて、スイッチング制御ＩＣ１０の内部の回路を動作させるための電源電圧Ｖｄｄを生成する回路（例えば、シリーズレギュレータ）である。なお、スイッチング制御ＩＣ１０に含まれる回路のうち、電源電圧Ｖｄｄが供給される回路は、電源回路３０、及び駆動回路４８のバッファ回路７１（後述）以外の回路である。本実施形態では、駆動回路４８のバッファ回路７１は、電源電圧Ｖｃｃに基づいて動作する。

電圧検出回路３１は、電源電圧Ｖｄｄのレベルが、所定レベルＸとなったか否かを検出する回路である。なお、「所定レベルＸ」とは、電源電圧Ｖｄｄが立ち上がったことを示すレベルであり、電源電圧Ｖｄｄの目的レベルが５Ｖである場合、「所定レベルＸ」は、例えば４．５Ｖである。また、電圧検出回路３１は、電源電圧Ｖｄｄのレベルが上昇し、所定レベルＸとなると、信号ＵＶＬＯのレベルをハイレベル（以下、“Ｈ”レベル）から、ローレベル（以下、“Ｌ”レベル）へと変化させる。なお、本実施形態において、電源電圧Ｖｄｄのレベルが、所定レベルＸとなる際の電源電圧Ｖｃｃのレベルは、「所定レベルＶｔ１」であることとする。

電圧検出回路３２は、電源電圧Ｖｃｃのレベルが、スイッチング制御ＩＣ１０の内部の回路の動作を開始させる「所定レベルＶｔ２」となったか否かを検出する回路である。電圧検出回路３２は、電源電圧Ｖｃｃのレベルが上昇し、所定レベルＶｔ２となると、信号ＥＮＢのレベルを“Ｈ”レベルから、“Ｌ”レベルへと変化させる。なお、本実施形態では、上述したレベルＶｔ１は、所定レベルＶｔ２より低い。このため、電源電圧Ｖｃｃがゼロから上昇すると、まず、電圧検出回路３１が、信号ＵＶＬＯを“Ｌ”レベルに変化させ、その後、電圧検出回路３２が、信号ＥＮＢを“Ｌ”レベルに変化させる。なお、図１では省略されているが、本実施形態では、信号ＵＶＬＯ，ＥＮＢは、スイッチング制御ＩＣ１０の各回路に入力されている。

電圧生成回路３３ａは、端子Ａに接続される外部回路に応じた電圧Ｖａを生成する回路である。電圧生成回路３３ａは、図２に示すように、定電流源９０ａ、電圧調整回路９１ａを含んで構成される。定電流源９０ａは、端子Ａに定電流Ｉ０ａを供給する。

電圧調整回路９１ａは、端子Ａの状態と、端子Ａに供給される定電流Ｉ０ａと、に基づいて端子Ａの電圧Ｖａを調整する。電圧調整回路９１ａは、ＰＭＯＳトランジスタ９２を含んで構成され、
ＰＭＯＳトランジスタ９２のゲート電極には、基準電圧Ｖｒｅｆ５が印加され、ソース電極には、電圧Ｖａが印加され、ドレイン電極には、接地電圧が印加される。

ここで、端子Ａに外部回路が接続された状態で、電圧Ｖａが低く、電圧Ｖａと、基準電圧Ｖｒｅｆ５と、の差がＰＭＯＳトランジスタ９２の閾値電圧Ｖｔｈより小さい場合、ＰＭＯＳトランジスタ９２は、オフする。この場合、定電流Ｉ０ａは、端子Ａを介して、接続された外部回路に流れる。詳細は後述するが、定電流Ｉ０ａは、定電流Ｉ０ａが外部にながれても、端子Ａの電圧Ｖａは略変化しない非常に小さい値（例えば、２μＡ）に設定されている。このため、このような場合、電圧調整回路９１ａは、端子Ａの電圧Ｖａを、端子Ａに接続される回路に基づいて定まる値とする。

また、端子Ａに外部回路が接続された状態で、電圧Ｖａが高く、電圧Ｖａと、基準電圧Ｖｒｅｆ５との差が閾値電圧Ｖｔｈより大きい場合、ＰＭＯＳトランジスタ９２は、オンする。ここで、ＰＭＯＳトランジスタ９２は、オンした場合、定電流Ｉ０ａよりも若干大きい電流（例えば、１０μＡ）を流すことができるよう、サイズが選択されている。このような状態で、端子Ａに接続された回路から、端子Ａに大きな電流（例えば、数１０μＡ）が流れると、端子Ａから流れこむ電流に応じて、電圧Ｖａは上昇する。このため、このような場合、電圧調整回路９１ａは、定電流源９０ａとともに端子Ａの電圧Ｖａを、上昇させる。

さらに、端子Ａに外部回路が接続されていない状態（つまり、端子Ａと、外部回路との間が開放されている状態）では、定電流Ｉ０ａは、端子Ａを介して外部に流れることはなく、ＰＭＯＳトランジスタ９２に流れる。この場合、電圧Ｖａは、定電流Ｉ０ａがＰＭＯＳトランジスタ９２に流れることにより生じるＰＭＯＳトランジスタ９２のドレイン・ソース間電圧Ｖｄｓとなる。つまり、電圧調整回路９１ａは、端子Ａの電圧Ｖａを、定電流Ｉ０ａに応じた電圧とする。なお、ＰＭＯＳトランジスタ９２は、「トランジスタ」に相当する。

以下では、具体的な外部回路を示し、各外部回路が端子Ａに接続された場合に、電圧生成回路３３ａがどのような電圧Ｖａを生成するかを説明する。

＜非絶縁型の電源回路に用いられる回路が接続される場合＞
まず、図３(ａ)に示すように、端子Ａに外部回路として分圧回路８００ａが接続される第１状態について説明する。ここで、分圧回路８００ａは、抵抗１２０，１２１で構成され、非絶縁型の電源回路の出力電圧Ｖｏｕｔ１を分圧した分圧電圧を生成する。ここで、出力電圧Ｖｏｕｔ１は、予め定められたレベル（例えば、４００Ｖ）となるよう制御される。したがって、抵抗１２０，１２１の分圧比を調整することにより、分圧電圧を、ＰＭＯＳトランジスタ９２をオフするレベルとすることが可能である。

本実施形態では、非絶縁型の電源回路に用いられる図３（ａ）の回路が端子Ａに接続された際、ＰＭＯＳトランジスタ９２が確実にオフとなるよう、分圧電圧のレベルを、図３（ｃ）に示す第１レベルＶ１より小さくしている。なお、第１レベルＶ１は、出力電圧Ｖｏｕｔ１が過電圧となった際の分圧回路８００ａにおける分圧電圧のレベルである。詳細は後述するが、非絶縁型の電源回路では、出力電圧Ｖｏｕｔ１は、過電圧より高くならないよう、出力電圧Ｖｏｕｔ１が制御される。

このような分圧回路８００ａが端子Ａに接続されると、ＰＭＯＳトランジスタ９２はオフするため、定電流Ｉ０ａが、抵抗１２１に流れることになる。ただし、本実施形態では、例えば定電流Ｉ０ａとして十分小さい値の電流を用いている。したがって、図３（ａ）の分圧回路８００ａが端子Ａに接続された場合、端子Ａの電圧Ｖａは、ほぼ分圧電圧（つまり、出力電圧Ｖｏｕｔ１を分圧した帰還電圧）となる。なお、分圧回路８００ａは、「第１回路」に相当する。

＜絶縁型の電源回路に用いられる回路が接続される場合＞
つぎに、図３（ｂ）に示すように、端子Ａに外部回路として回路８００ｂが接続される第２状態について説明する。ここで、回路８００ｂは、抵抗５２０、ツェナーダイオード５２１で構成され、ツェナーダイオード５２１の降伏電圧Ｖｚ０を端子Ａに生成する。ここで、本実施形態では、降伏電圧Ｖｚ０のレベルは、回路８００ｂが端子Ａに接続された際、ＰＭＯＳトランジスタ９２が確実にオンとなるようなレベルである。そして、本実施形態では、回路８００ｂから、端子Ａを介して電圧生成回路３３ａに流れ込む電流Ｉａが、ＰＭＯＳトランジスタ９２のシンク電流より十分大きくなるよう、抵抗５２０の抵抗値が選択されている。

したがって、端子Ａに回路８００ｂが接続されると、電流Ｉａが電圧生成回路３３ａに流れ込むため、結果として定電流源９０ａと、ＰＭＯＳトランジスタ９２のソース電極とが接続されたノードの電圧（つまり、端子Ａの電圧Ｖａ）は、ほぼ電源電圧Ｖｄｄのレベルまで上昇する。このため、図３（ｃ）に示すように、回路８００ｂが端子Ａに接続されると、端子Ａのレベルは、スイッチング制御ＩＣ１０が絶縁型の電源回路に使用されたと、後述する判定回路３４が判定するための第２レベルＶ２より高くなる。

なお、回路８００ｂは、「第２回路」に相当し、抵抗５２０及びツェナーダイオード５２１は、「素子」に対応する。また、降伏電圧Ｖｚ０は、「所定電圧」に相当する。また、本実施形態では、回路８００ｂは、抵抗５２０及びツェナーダイオード５２１を含むこととしたが、例えば、ＰＭＯＳトランジスタ９２をオンすることができる分圧電圧を生成する分圧抵抗回路でも良い。

＜電源回路に用いられる回路が接続されない場合＞
また、端子Ａに接続されるべき回路及び端子Ａの間が開放となる第３状態について説明する。この場合、端子Ａには、外部回路が接続されておらず、定電流Ｉ０ａは、ＰＭＯＳトランジスタ９２に流れる。そのため、電圧調整回路９１ａは、電圧Ｖａを定電流Ｉ０ａに応じた電圧とする。本実施形態では、定電流Ｉ０ａがＰＭＯＳトランジスタ９２に流れる際、ＰＭＯＳトランジスタのソース電極の電圧（つまり、端子Ａの電圧Ｖａ）が、上述した第１レベルＶ１より高く、第２レベルＶ２より低くなるよう、ＰＭＯＳトランジスタのサイズ比等を設定している。このため、詳細は後述するが、端子Ａに外部回路が接続されない場合、判定回路３４が、端子Ａに絶縁型の回路８００ｂが接続されている（つまり、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられる）と誤って判定することを防ぐことができる。

判定回路３４は、端子Ａの電圧Ｖａに基づいて、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられるか、絶縁型の電源回路に用いられるかを判定する回路である。具体的には、判定回路３４は、電圧Ｖａが、第２レベルＶ２の電圧より低い場合、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられると判定し、電圧Ｖａが、第２レベルＶ２の電圧より高い場合、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられると判定する。図４は、判定回路３４の構成の一例を示す図であり、判定回路３４は、コンパレータ５０、Ｄフリップフロップ５１を含む。

コンパレータ５０は、非絶縁型の電源回路と、絶縁型の電源回路と、を判別するための基準電圧Ｖｒｅｆ１（すなわち、第２レベルＶ２の電圧）と、電圧Ｖａと、を比較する。ここで、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられる場合、端子Ａには、出力電圧に応じた帰還電圧Ｖｆｂが印加される。一方、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられる場合、スイッチング制御ＩＣ１０は、端子Ａの電圧Ｖａを用いずに動作する。このため、絶縁型の電源回路の電圧Ｖａのレベルを、非絶縁型の電源回路の電圧Ｖａの範囲（帰還電圧Ｖｆｂの変化する電圧範囲）の外に設定することにより、両者を区別できる。

例えば、非絶縁型の電源回路に帰還電圧Ｖｆｂが、例えば０～３Ｖの範囲で変化する場合、絶縁型の電源回路の電圧Ｖａを、０～３Ｖの外の所定レベル（例えば、５．４Ｖ）とすることで、端子Ｖａの電圧に基づいて、両者を区別できる。

本実施形態では、非絶縁型の電源回路に帰還電圧Ｖｆｂの電圧範囲（例えば、０～３Ｖ）と、絶縁型の電源回路の電圧Ｖａ（例えば、５．４Ｖ）とを判別するために、帰還電圧Ｖｆｂの電圧範囲より高く、絶縁型の電源回路の電圧Ｖａより低い基準電圧Ｖｒｅｆ１（例えば、４Ｖ）を用いる。

したがって、コンパレータ５０は、基準電圧Ｖｒｅｆ１と、電圧Ｖａとを比較することにより、スイッチング制御ＩＣ１０が用いられる電源回路が、非絶縁型であるか、絶縁型であるかを判定することが可能となる。

Ｄフリップフロップ５１は、スイッチング制御ＩＣ１０が起動されると、コンパレータ５０の比較結果を保持する回路である。Ｄフリップフロップ５１は、Ｒ入力に、信号ＵＶＬＯが入力され、ＣＫ入力に、信号ＥＮＢが入力される。このため、電源電圧Ｖｃｃが上昇し、電圧検出回路３１が、信号ＵＶＬＯを“Ｌ”レベルに変化させると、Ｄフリップフロップ５１のリセットは解除される。その後、電源電圧Ｖｃｃが更に上昇し、電圧検出回路３２が、信号ＥＮＢを“Ｌ”レベルに変化させると、Ｄ入力に入力されたコンパレータ５０の比較結果が保持される。そして、Ｄフリップフロップ５１に保持された比較結果は、Ｑ出力から信号Ｓ１として出力される。

なお、本実施形態では、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられると判定されると、“Ｌ”レベルの信号Ｓ１が出力され、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられると判定されると、“Ｈ”レベルの信号Ｓ１が出力される。

コンパレータ４０は、いわゆるゼロ電流検出回路であり、端子ＺＣＤの電圧Ｖｚｃｄに基づいて、電源回路のインダクタ電流ＩＬ（後述）が、ゼロになったか否かを検出する。ここで、「ゼロ」とは、例えば、インダクタ電流ＩＬがほぼゼロとなる電流値（例えば、０．１ｍＡ）であることとする。このため、コンパレータ４０は、電圧Ｖｚｃｄと、例えば０．１ｍＡの電流に応じた基準電圧Ｖｒｅｆ２と、を比較し、インダクタ電流ＩＬがゼロであることを検出する。なお、コンパレータ４０は、インダクタ電流ＩＬがゼロであることを検出すると、信号Ｖｃ２を“Ｌ”レベルに変化させる。

パルス回路４１は、インダクタ電流ＩＬがゼロであることが検出され、信号Ｖｃ２が“Ｌ”レベルになると、“Ｈ”レベルのパルス信号Ｖｐを出力する。

発振回路４２は、“Ｈ”レベルのパルス信号Ｖｐが入力する毎に、振幅が徐々に大きくなるランプ波Ｖｒを出力する。

誤差増幅回路４３は、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられると判定された際、電源回路の出力電圧のレベルを第１目的レベルとするための誤差電圧Ｖｅ１を出力する。具体的には、誤差増幅回路４３は、“Ｌ”レベルの信号Ｓ１が入力されると、電圧Ｖａと、所定の基準電圧Ｖｒｅｆ３との誤差を増幅して誤差電圧Ｖｅ１を出力する。なお、誤差電圧Ｖｅ１は、「第１誤差電圧」に相当する。

また、誤差増幅回路４３は、“Ｈ”レベルの信号Ｓ１が入力されると、誤差電圧Ｖｅ１の出力を停止する。なお、基準電圧Ｖｒｅｆ３は、非絶縁型の電源回路の出力電圧Ｖｏｕｔ１の目的レベルに応じて定められる電圧である。また、誤差電圧Ｖｅ１の停止は、例えば、誤差増幅回路４３の出力がハイインピーダンス状態になることにより実現される。なお、誤差増幅回路４３は、「第１誤差電圧出力回路」に相当し、誤差電圧Ｖｅ１は、「第１誤差電圧」に相当する。

誤差電圧出力回路４４は、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられると判定された際、電源回路の出力電圧のレベルを第２目的レベルとするための誤差電圧Ｖｅ２を出力する回路であり、抵抗６０、スイッチ６１を含む。なお、詳細は後述するが、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられる際、端子Ｂには、出力電圧の目的レベルからの誤差に応じた電流を発生させるフォトトランジスタが接続される。また、誤差電圧出力回路４４は、フォトトランジスタの電流に応じて誤差電圧Ｖｅ２を生成する。

一端に電源電圧Ｖｄｄが印加された抵抗６０と、端子Ｂとの間には、スイッチ６１が設けられている。そして、抵抗６０に直列接続されたスイッチ６１は、“Ｈ”レベルの信号Ｓ１が入力されると、オンし、“Ｌ”レベルの信号Ｓ１が入力されると、オフする。

このため、“Ｈ”レベルの信号Ｓ１が入力され、スイッチ６１がオンとなると、フォトトランジスタ（後述）の電流が抵抗６０に流れる。そして、抵抗６０からは、出力電圧の目的レベルからの誤差に応じた誤差電圧Ｖｅ２が出力される。一方、“Ｌ”レベルの信号Ｓ１が入力され、スイッチ６１がオフとなると、誤差電圧Ｖｅ２の出力は停止される。なお、誤差電圧出力回路４４は、「第２誤差電圧出力回路」に相当し、誤差電圧Ｖｅ２は、「第２誤差電圧」に相当する。

このように、誤差増幅回路４３は、“Ｌ”レベルの信号Ｓ１が入力された場合に誤差電圧Ｖｅ１を出力し、誤差電圧出力回路４４は、“Ｈ”レベルの信号Ｓ１が入力された場合に誤差電圧Ｖｅ２を出力する。このため、本実施形態では、誤差増幅回路４３と、誤差電圧出力回路４４とのうち、何れか一方のみが動作し、出力電圧の誤差に応じた電圧を出力することになる。なお、端子Ｂに印加される電圧は、電圧Ｖｂであるため、信号Ｓ１が“Ｌ”レベルの際、電圧Ｖｂは、誤差電圧Ｖｅ１となり、信号Ｓ１が“Ｈ”レベルの際、電圧Ｖｂは、誤差電圧Ｖｅ２となる。

コンパレータ４５は、端子Ｂの電圧Ｖｂと、ランプ波Ｖｒとの大小を比較して、比較結果として信号Ｖｃ３を出力する。ここでは、電圧Ｖｂがコンパレータ４５の反転入力端子に印加され、ランプ波Ｖｒがコンパレータ４５の非反転入力端子に印加されている。このため、ランプ波Ｖｒのレベルが電圧Ｖｂのレベルより低い場合、信号Ｖｃ３は“Ｌ”レベルとなり、ランプ波Ｖｒのレベルが電圧Ｖｂのレベルより高くなると信号Ｖｃ３は“Ｈ”レベルとなる。

コンパレータ４６は、出力電圧Ｖｏｕｔ１が過電圧となることを防止する保護回路である。具体的には、コンパレータ４６は、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられる場合、端子Ａの電圧Ｖａが第１レベルＶ１の電圧となると、後述の駆動回路４８にパワートランジスタ（後述）の駆動を停止させる。

具体的には、コンパレータ４６は、電圧Ｖａが基準電圧Ｖｒｅｆ４（すなわち、第１レベルＶ１の電圧）以上である場合、“Ｈ”レベルの信号Ｖｃ４を出力し、電圧Ｖａが基準電圧Ｖｒｅｆ４より低い場合、“Ｌ”レベルの信号Ｖｃ４を出力する。

ＯＲ素子４７は、信号Ｖｃ３と信号Ｖｃ４との論理和を出力する。

駆動回路４８は、パルス信号Ｖｐが出力されると、パワートランジスタをオンし、ＯＲ素子４７が“Ｈ”レベルの信号を出力すると、パワートランジスタをオフする。具体的には、駆動回路４８は、スイッチング制御ＩＣ１０が非絶縁型の電源回路に用いられる場合、誤差電圧Ｖｅ１に基づいてパワートランジスタを駆動する。一方、駆動回路４８は、スイッチング制御ＩＣ１０が絶縁型の電源回路に用いられる場合、誤差電圧Ｖｅ２に基づいてパワートランジスタを駆動する。駆動回路４８は、ＳＲフリップフロップ７０、バッファ回路７１を含む。

ＳＲフリップフロップ７０のＳ入力には、パルス信号Ｖｐが入力され、Ｒ入力には、ＯＲ素子４７の出力が入力される。このため、ＳＲフリップフロップ７０のＱ出力は、パルス信号Ｖｐが“Ｈ”レベルになると“Ｈ”レベルとなる。一方、ＯＲ素子４７が“Ｈ”レベルの信号を出力すると、Ｑ出力は、“Ｌ”レベルになる。

バッファ回路７１は、ＳＲフリップフロップ７０のＱ出力に基づいて、スイッチング素子を駆動するための駆動信号Ｖｄｒを出力する。具体的には、バッファ回路７１は、Ｑ出力が“Ｈ”レベルになると、“Ｈ”レベルの駆動信号Ｖｄｒを出力し、Ｑ出力が“Ｌ”レベルになると、“Ｌ”レベルの駆動信号Ｖｄｒを出力する。

＜＜＜非絶縁型の電源回路の一例＞＞＞
図５は、非絶縁型の電源回路２０の構成の一例を示す図である。電源回路２０は、商用電源の交流電圧Ｖａｃから目的レベルＶ１（例えば、４００Ｖ）の出力電圧Ｖｏｕｔ１を負荷１１に生成する昇圧チョッパー型のＡＣ－ＤＣコンバータである。なお、負荷１１は、例えば、ＤＣ－ＤＣコンバータやマイコン等の電子機器である。また、電源回路２０は、「第１電源回路」に相当する。

電源回路２０は、スイッチング制御ＩＣ１０、全波整流回路１００、コンデンサ１０１，１０２，１０６，１３２，１３３、トランス１０３、抵抗１０４，１２０，１２１,１２２，１３１、ダイオード１０５，１０７、及びＮＭＯＳトランジスタ１０８を含んで構成される。

スイッチング制御ＩＣ１０は、図１で説明した制御ＩＣであり、電源回路２０の力率を改善しつつ、出力電圧Ｖｏｕｔ１のレベルが目的レベルＶｏ１となるよう、ＮＭＯＳトランジスタ１０８のスイッチングを制御する。

全波整流回路１００は、印加される所定の交流電圧Ｖａｃを全波整流し、電圧Ｖｒｅｃ１として、コンデンサ１０１に出力する。なお、交流電圧Ｖａｃは、例えば、１００～２４０Ｖ、周波数が５０～６０Ｈｚの電圧である。

コンデンサ１０１は、電圧Ｖｒｅｃ１を平滑化するため、平滑化された電圧Ｖｒｅｃ１がトランス１０３の主コイルＬ１に印加される。なお、主コイルＬ１（インダクタ）に印加される電圧が、入力電圧に相当する。

トランス１０３は、主コイルＬ１と、主コイルＬ１に磁気的に結合された補助コイルＬ２とを有する。ここで、本実施形態では、補助コイルＬ２に生じる電圧が、主コイルＬ１に生じる電圧とは極性が逆になるよう、補助コイルＬ２は巻かれている。

補助コイルＬ２の一端と、端子ＺＣＤとの間には、抵抗１０４が設けられているため、端子ＺＣＤには、補助コイルＬ２で発生する電圧Ｖｚ１が、電圧Ｖｚｃｄとして印加される。

また、補助コイルＬ２の一端と、接地との間には、ダイオード１０５及びコンデンサ１０６が設けられているため、コンデンサ１０６は、電圧Ｖｚ１により充電される。そして、本実施形態では、コンデンサ１０６の充電電圧Ｖｘ１が、スイッチング制御ＩＣ１０の電源電圧Ｖｃｃとして供給される。

コンデンサ１０２は、主コイルＬ１、ダイオード１０７、及びＮＭＯＳトランジスタ１０８とともに昇圧チョッパー回路を構成する。このため、コンデンサ１０２の充電電圧が直流の出力電圧Ｖｏｕｔ１となる。

ＮＭＯＳトランジスタ１０８は、負荷１１への電力を制御するためのパワートランジスタである。なお、本実施形態では、ＮＭＯＳトランジスタ１０８は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタであることとしたがこれに限られない。ＮＭＯＳトランジスタ１０８は、電力を制御できるトランジスタであれば、例えば、バイポーラトランジスタであっても良い。

抵抗１２０，１２１は、出力電圧Ｖｏｕｔ１を分圧する分圧回路を構成し、ＮＭＯＳトランジスタ１０８をスイッチングする際に用いられる帰還電圧Ｖｆｂを生成する。なお、抵抗１２０，１２１が接続されるノードに生成される帰還電圧Ｖｆｂは、端子Ａに印加される。このため、電源回路２０においては、端子Ａの電圧Ｖａは、帰還電圧Ｖｆｂとなる。この場合、抵抗１２０，１２１は、図２の(ａ)に示す分圧回路８００ａである。

抵抗１２２は、電源回路２０の起動時に起動抵抗として機能する。抵抗１３１及びコンデンサ１３２、並びにコンデンサ１３３は、電源回路２０のフィードバックループを安定させるための位相補償用の素子であり、端子Ｂと、接地との間に設けられており、誤差電圧Ｖｅ１が生成される。

＝＝非絶縁型の電源回路の動作＝＝
図６は、電源回路２０の起動時の動作を説明するための図である。なお、ここでは、電源電圧Ｖｃｃは、電圧Ｖｘ１となり、電圧Ｖａは、帰還電圧Ｖｆｂとなる。

まず、時刻ｔ０において電源回路２０に交流電圧Ｖａｃが供給されると、全波整流回路１００により全波整流された電圧Ｖｒｅｃ１が、起動抵抗１２２を介して、コンデンサ１０６に印加される。この結果、コンデンサ１０６の充電電圧Ｖｘ１が上昇するため、端子ＶＣＣの電源電圧Ｖｃｃ（＝Ｖｘ１）も上昇する。

また、電圧Ｖｒｅｃ１が高くなると、ダイオード１０７を介してコンデンサ１０２が充電されるため、出力電圧Ｖｏｕｔ１が上昇する。この結果、出力電圧Ｖｏｕｔ１を分圧した帰還電圧Ｖｆｂも上昇する。なお、この際、出力電圧Ｖｏｕｔ１は、交流電圧Ｖａｃの実効値より高くなることはない。したがって、帰還電圧Ｖｆｂも、交流電圧Ｖａｃの実効値を、抵抗１２０，１２１で分圧した値より高くなることはない。つまり、スイッチング制御ＩＣ１０がスイッチング制御を開始する前においては、帰還電圧Ｖｆｂが変化する範囲は、ゼロから、交流電圧Ｖａｃの実効値を、抵抗１２０，１２１で分圧した電圧値までとなる。

そして、時刻ｔ１において、電源電圧Ｖｃｃ（＝Ｖｘ１）が上昇し、所定レベルＶｔ１となると、電圧検出回路３１は、信号ＵＶＬＯを“Ｌ”レベルに変化させる。この結果、Ｄフリップフロップ５１のリセットは解除される。

また、時刻ｔ２において、電源電圧Ｖｃｃ（＝Ｖｘ１）が更に上昇し、所定レベルＶｔ２となると、電圧検出回路３２は、信号ＥＮＢを“Ｌ”レベルに変化させる。

ここで、判定回路３４のコンパレータ５０の電圧Ｖｒｅｆ１は、例えば、交流電圧Ｖａｃの実効値を、抵抗１２０，１２１で分圧した値より高くなるよう、設定されている。このため、時刻ｔ２において、Ｄフリップフロップ５１は、コンパレータ５０からの“Ｌ”レベルの比較結果を保持するため、信号Ｓ１のレベルは、“Ｌ”レベルの状態が維持される。

この結果、図１のスイッチング制御ＩＣ１０では、誤差増幅回路４３と、誤差電圧出力回路４４のうち、図７に示すように、誤差増幅回路４３のみが動作することになる。なお、図７においては、理解を容易にするため、誤差電圧出力回路４４を省略している。

また、時刻ｔ２に信号ＥＮＢが“Ｌ”レベルになると、誤差増幅回路４３を含むスイッチング制御ＩＣ１０の各回路の動作が開始される。この結果、誤差増幅回路４３は、電圧Ｖａ（＝Ｖｆｂ）と、基準電圧Ｖｒｅｆ３との誤差に応じた誤差電圧Ｖｅ１を出力し、誤差電圧Ｖｅ１が上昇することになる。なお、詳細は後述するが、電源回路２０において、帰還電圧Ｖｆｂのレベルと、基準電圧Ｖｒｅｆ３のレベルとが一致するよう、誤差増幅回路４３は動作する。このため、時刻ｔ２以降、電圧Ｖａ（＝Ｖｆｂ）は上昇し、基準電圧Ｖｒｅｆ３となる。また、この場合、電圧生成回路３３ａは、端子Ａの状態が第１状態であるため、ほぼ帰還電圧Ｖｆｂとなる電圧Ｖａを生成する。なお、本実施形態では、端子Ａの状態が第１状態である場合、便宜上、電圧Ｖａと帰還電圧Ｖｆｂとが同じであることとして説明する。

図８は、電源回路２０が起動した後の動作を説明するための図である。なお、電源回路２０の起動のタイミングは、例えば、時刻ｔ２に信号ＥＮＢが“Ｌ”レベルとなり、スイッチング制御ＩＣ１０の各回路の動作が開始するタイミングである。

まず、時刻ｔ１０にパルス信号Ｖｐが出力されると、駆動信号Ｖｄｒ１が“Ｈ”レベルになり、ＮＭＯＳトランジスタ１０８はオンする。この結果、インダクタ電流ＩＬ１は増加する。また、パルス信号Ｖｐが出力されると、発振回路４２からのランプ波Ｖｒの振幅が増加する。

そして、時刻ｔ１１に、ランプ波Ｖｒの振幅レベルが電圧Ｖｂ（＝Ｖｅ１）のレベルより高くなると、コンパレータ４５は、信号Ｖｃ３を“Ｈ”レベルに変化させる。この結果、ＳＲフリップフロップ７０はリセットされ、信号Ｖｄｒ１も“Ｌ”レベルとなる。

信号Ｖｄｒ１がＬレベルとなると、ＮＭＯＳトランジスタ１０８はオフするため、インダクタ電流ＩＬは徐々に減少する。また、ＮＭＯＳトランジスタ１０８がオフすると、主コイルＬ１の入力側（電圧Ｖｒｅｃ１側）の電圧が、主コイルＬ１の出力側（出力電圧Ｖｏｕｔ１側）より低くなるため、一端が接地された補助コイルＬ２の他端の電圧Ｖｚ１は正となる。この結果、電圧Ｖｚｃｄ（＝Ｖｚ１）は、基準電圧Ｖｒｅｆ２より高くなるため、コンパレータ４０から信号Ｖｃ２は“Ｈ”レベルになる。

そして、時刻ｔ１２にインダクタ電流ＩＬ１がほぼゼロとなると、主コイルＬ１に磁気結合された補助コイルＬ２の電圧Ｖｚ１は急激に低下する。この結果、時刻ｔ１３に、電圧Ｖｚ１は、基準電圧Ｖｒｅｆ２より低くなり、コンパレータ４０から信号Ｖｃ２は“Ｌ”レベルになる。

コンパレータ４０から信号Ｖｃ２が“Ｌ”レベルになると、パルス信号Ｖｐが出力されるため、ＮＭＯＳトランジスタ１０８はオンする。そして、時刻ｔ１３以降、時刻ｔ１０～ｔ１３までの動作が繰り返される。

＝＝フィードバック制御と力率改善＝＝
ここで、電源回路２０において、出力電圧Ｖｏｕｔ１が目的レベルＶｏ１（例えば、４００Ｖ）から高くなると、帰還電圧Ｖｆｂは上昇する。この結果、誤差電圧Ｖｅ１は低下し、ＮＭＯＳトランジスタ１０８がオンする期間は短くなるため、出力電圧Ｖｏｕｔ１は低下する。一方、出力電圧Ｖｏｕｔ１が目的レベルＶｏ１から低くなると、帰還電圧Ｖｆｂは低下する。この結果、誤差電圧Ｖｅ１は上昇し、ＮＭＯＳトランジスタ１０８がオンする期間は長くなるため、出力電圧Ｖｏｕｔ１は上昇する。このように、電源回路２０においては、出力電圧Ｖｏｕｔ１は、目的レベルＶｏ１になるよう、フィードバック制御されている。

したがって、電源回路２０が所定の交流電圧Ｖａｃから目的レベルＶｏ１の出力電圧Ｖｏｕｔ１を生成し、一定の負荷に電力を供給している際、帰還電圧Ｖｆｂは一定となる。この結果、誤差増幅回路４３から出力される誤差電圧Ｖｅ１も一定になるため、ＮＭＯＳトランジスタ１０８がオンする期間（例えば、時刻ｔ１０～ｔ１１までの期間）も一定となる。

そして、ＮＭＯＳトランジスタ１０８がオンする際に、交流電圧Ｖａｃを整流した電圧Ｖｒｅｃ１のレベルが高くなると、インダクタ電流ＩＬ１の電流値も大きくなる。この結果、インダクタ電流ＩＬ１のピークの波形は電圧Ｖｒｅｃ１と同じ波形となり、力率が改善される。したがって、電源回路２０は、ＰＦＣ（Power Factor Correction：力率改善）回路として動作する。このように、スイッチング制御ＩＣ１０は、非絶縁型の電源回路２０に所望の動作をさせることができる。

＜＜＜絶縁型の電源回路の一例＞＞＞
図９は、絶縁型の電源回路２１の構成の一例を示す図である。電源回路２１は、商用電源の交流電圧Ｖａｃから目的レベルＶ２（例えば、１５Ｖ）の出力電圧Ｖｏｕｔ２を負荷１１に生成するフライバック方式のＡＣ－ＤＣコンバータである。なお、電源回路２１は、「第２電源回路」に相当する。

電源回路２１は、全波整流回路３００、コンデンサ３０１，３０６、トランス３０２、ＮＭＯＳトランジスタ３０３、制御ブロック３０４、ダイオード３０５、定電圧回路３０７、及び発光ダイオード３０８を含んで構成される。

全波整流回路３００は、印加される所定の交流電圧Ｖａｃを全波整流し、電圧Ｖｒｅｃ２として、コンデンサ３０１に出力する。

コンデンサ３０１は、電圧Ｖｒｅｃ２を平滑化するため、平滑化された電圧Ｖｒｅｃ２はトランス３０２に印加される。

トランス３０２は、１次コイルＬ１０（インダクタ）、２次コイルＬ１１、補助コイルＬ１２を備えており、１次コイルＬ１０と、２次コイルＬ１１と、補助コイルＬ１２との間は絶縁されている。トランス３０２においては、１次側の１次コイルＬ１０の両端の電圧の変化に応じて、２次側の２次コイルＬ１１に電圧が発生し、１次コイルＬ１０の電圧の変化に応じて、１次側の補助コイルＬ１２の電圧が発生する。

また、１次コイルＬ１０の一端には、ＮＭＯＳトランジスタ３０３のドレインが接続されているため、ＮＭＯＳトランジスタ３０３のスイッチングが開始されると、２次コイルＬ１１と、補助コイルＬ１２の夫々の電圧が変化することとなる。なお、１次コイルＬ１０と、２次コイルＬ１１とは、逆極性で電磁結合されており、２次コイルＬ１１と、補助コイルＬ１２とは、同極性で電磁結合されている。なお、ＮＭＯＳトランジスタ３０３は、「パワートランジスタ」に相当する。

制御ブロック３０４は、ＮＭＯＳトランジスタ３０３のスイッチングを制御するための回路ブロックであり、詳細は後述する。

ダイオード３０５は、２次コイルＬ１１の電圧を整流し、コンデンサ３０６は、整流された電圧を平滑化する。この結果、コンデンサ３０６には、平滑化された出力電圧Ｖｏｕｔ２が生成される。なお、出力電圧Ｖｏｕｔ２は、目的レベルＶ２の直流電圧（例えば、１５Ｖ）となる。

定電圧回路３０７は、一定の直流電圧を生成する回路であり、例えば、シャントレギュレータを用いて構成される。

発光ダイオード３０８は、出力電圧Ｖｏｕｔ２と、定電圧回路３０７の出力との差に応じた強度の光を発光する素子であり、後述するフォトトランジスタ５３０とともに、フォトカプラを構成する。本実施形態では、出力電圧Ｖｏｕｔ２のレベルが高くなると、発光ダイオード３０８からの光の強度は強くなる。

＜＜＜制御ブロック３０４＞＞＞
制御ブロック３０４は、スイッチング制御ＩＣ１０、コンデンサ５００、ダイオード５０１，５１０、抵抗５０２，５１１，５２０、ツェナーダイオード５２１、及びフォトトランジスタ５３０を含む。

スイッチング制御ＩＣ１０は、図１で説明した、ＮＭＯＳトランジスタ３０３のスイッチングを制御する集積回路である。

端子ＶＣＣには、一端が接地されたコンデンサ５００の他端と、ダイオード５０１のカソードと、ダイオード５１０のカソードと、が接続されている。このため、コンデンサ５００は、ダイオード５０１からの電流と、ダイオード５１０からの電流により充電される。そして、コンデンサ５００の充電電圧Ｖｘ２が、スイッチング制御ＩＣ１０を動作させる電源電圧Ｖｃｃとなる。なお、ダイオード５１０からの電流は、スイッチング制御ＩＣ１０が起動した後に発生するため、ダイオード５０１からの電流により発生する充電電圧Ｖｘ２に基づいて、スイッチング制御ＩＣ１０は起動する。

端子ＺＣＤと、補助コイルＬ１２との間には、抵抗５１１が接続されている。このため、補助コイルＬ１２で発生する電圧Ｖｚ２が、電圧Ｖｚｃｄとして端子ＺＣＤに印加される。また、上述のように、補助コイルＬ１２は、１次コイルＬ１０と逆極性の電圧を発生させる。このため、１次コイルＬ１０に流れるインダクタ電流ＩＬ２が減少している際には、補助コイルＬ１２は、正の電圧Ｖｚ２を発生させ、１次コイルＬ１０に流れるインダクタ電流ＩＬ２が増加している際には、補助コイルＬ１２は、負の電圧Ｖｚ２を発生させる。

端子Ａには、充電電圧Ｖｘ２が一端に印加される抵抗５２０の他端と、ツェナーダイオード５２１のカソードと、が接続されている。このため、充電電圧Ｖｘ２が十分高くなると、端子Ａに印加される電圧Ｖａは、ツェナーダイオード５２１の降伏電圧Ｖｚ０（例えば、５．１Ｖ）になる。この場合、抵抗５２０及びツェナーダイオード５２１は、図３(ｂ)に示す回路８００ｂである。

端子Ｂは、出力電圧Ｖｏｕｔ２のレベルと、目的レベルＶ２との誤差を示す誤差電圧が発生する端子であり、フォトトランジスタ５３０が接続される。フォトトランジスタ５３０は、発光ダイオード３０８からの光の強度に応じた大きさのバイアス電流Ｉｂを、端子Ｂから接地へと流す。このため、フォトトランジスタ５３０は、シンク電流を生成するトランジスタとして動作する。なお、端子Ｂと、接地との間には、ノイズを除去するためのコンデンサ等の素子が設けられても良い。

端子ＯＵＴは、ＮＭＯＳトランジスタ３０３のゲートが接続されるため、ＮＭＯＳトランジスタ３０３は、駆動信号Ｖｄｒ２によりスイッチングされる。なお、電源回路２１は、「第２電源回路」に相当する。

＝＝絶縁型の電源回路の動作＝＝
図１０は、電源回路２１の起動時の動作を説明するための図である。なお、ここでは、電源電圧Ｖｃｃは、電圧Ｖｘ２となる。

まず、時刻ｔ２０において電源回路２１に交流電圧Ｖａｃが供給され、電圧Ｖｒｅｃ２が生じると、コンデンサ５００は、ダイオード５０１を介して充電される。この結果、コンデンサ５００の充電電圧Ｖｘ２は上昇し、結果的に端子ＶＣＣの電源電圧Ｖｃｃ（＝Ｖｘ２）も上昇する。

また、電源電圧Ｖｃｃ（＝Ｖｘ２）が高くなると、電圧Ｖａも上昇し、時刻ｔ２１に電圧Ｖａが、コンパレータ５０の基準電圧Ｖｒｅｆ１より高くなる。この結果、コンパレータ５０の信号Ｖｃ１は“Ｈ”レベルに変化する。なお、本実施形態では、電源回路２１の起動時に、電圧Ｖａが基準電圧Ｖｒｅｆ１より高くなるよう、抵抗５２０の抵抗値、ツェナーダイオード５２１の降伏電圧Ｖｚ０が選択されている。また、上述のように、電圧生成回路３３ａは、端子Ａの状態が第２状態であるため、電圧Ｖａを第２レベルＶ２（すなわち、基準電圧Ｖｒｅｆ１）より上昇させる。

また、電源電圧Ｖｃｃが更に上昇し、時刻ｔ２２に電圧Ｖａが降伏電圧Ｖｚ０より高くなると、電圧Ｖａは、降伏電圧Ｖｚ０でクランプされる。なお、本実施形態では、降伏電圧Ｖｚ０（例えば、５．４Ｖ）は、基準電圧Ｖｒｅｆ１より高い電圧としているため、ツェナーダイオード５２１がオンすると、必ず電圧Ｖａは、基準電圧Ｖｒｅｆ１より高くなる。

そして、時刻ｔ２３において、電源電圧Ｖｃｃ（＝Ｖｘ２）が上昇し、所定レベルＶｔ１となると、電圧検出回路３１は、信号ＵＶＬＯを“Ｌ”レベルに変化させる。この結果、Ｄフリップフロップ５１のリセットは解除される。

また、時刻ｔ２４において、電源電圧Ｖｃｃ（＝Ｖｘ２）が更に上昇し、所定レベルＶｔ２となると、電圧検出回路３２は、信号ＥＮＢを“Ｌ”レベルに変化させる。信号ＥＮＢが“Ｌ”レベルになると、Ｄフリップフロップ５１は、コンパレータ５０からの“Ｈ”レベルの比較結果を保持するため、信号Ｓ１のレベルは、“Ｈ”レベルに変化する。

この結果、図１のスイッチング制御ＩＣ１０では、誤差増幅回路４３と、誤差電圧出力回路４４のうち、図１１に示すように、誤差電圧出力回路４４のみが動作することになる。なお、誤差増幅回路４３の出力はハイインピーダンス状態となるため、端子Ｂの電圧Ｖｂに、誤差増幅回路４３の出力が影響を及ぼすことはない。

また、時刻ｔ２４に信号ＥＮＢが“Ｌ”レベルになると、誤差電圧出力回路４４のスイッチ６１がオンとなるため、抵抗６０の誤差電圧Ｖｅ２は、Ｖｅ２＝Ｖｄｄ－Ｒ×Ｉｂとなる。なお、ここでは、抵抗６０の抵抗値を“Ｒ”とし、フォトトランジスタ５３０のバイアス電流Ｉｂの電流値を“Ｉｂ”としている。また、スイッチ６１のオン抵抗値は十分小さいため、端子Ｂの電圧Ｖｂは、誤差電圧Ｖｅ２となる。

図１２は、電源回路２１が起動した後の動作を説明するための図である。なお、電源回路２１の起動のタイミングは、例えば、時刻ｔ２４に信号ＥＮＢが“Ｌ”レベルとなり、スイッチング制御ＩＣ１０の各回路の動作が開始するタイミングである。

まず、時刻ｔ３０にパルス信号Ｖｐが出力されると、駆動信号Ｖｄｒ２が“Ｈ”レベルになり、ＮＭＯＳトランジスタ３０３はオンする。この結果、インダクタ電流ＩＬ２は増加する。また、パルス信号Ｖｐが出力されると、発振回路４２からのランプ波Ｖｒの振幅が増加する。ＮＭＯＳトランジスタ３０３はオンした時、２次コイルＬ１１は逆極性で電磁結合されているため、ダイオード３０５はオフとなり、トランス３０２にエネルギーが蓄えられる。

そして、時刻ｔ３１に、ランプ波Ｖｒの振幅レベルが電圧Ｖｂ（＝Ｖｅ２）のレベルより高くなると、コンパレータ４５は、信号Ｖｃ３を“Ｈ”レベルに変化させる。この結果、ＳＲフリップフロップ７０はリセットされ、信号Ｖｄｒ２も“Ｌ”レベルとなる。

信号Ｖｄｒ２がＬレベルとなると、ＮＭＯＳトランジスタ３０３はオフする。すると、インダクタ電流ＩＬ２は急激に減少し、一端が接地された補助コイルＬ１２の他端の電圧Ｖｚ２は正となる。また、トランス３０２に蓄えられたエネルギーが２次コイルＬ１１からダイオード３０５を通じて出力される。この結果、電圧Ｖｚｃｄ（＝Ｖｚ２）は、基準電圧Ｖｒｅｆ２より高くなるため、コンパレータ４０から信号Ｖｃ２は“Ｈ”レベルになる。

そして、時刻ｔ３２に２次コイルＬ１１のインダクタ電流ＩＬ３がほぼゼロとなると、主コイルＬ１０に磁気結合された補助コイルＬ１２の電圧Ｖｚ２は急激に低下する。この結果、時刻ｔ３３に、電圧Ｖｚｃｄ（＝Ｖｚ２）は、基準電圧Ｖｒｅｆ２より低くなり、コンパレータ４０の信号Ｖｃ２は“Ｌ”レベルになる。

信号Ｖｃ２が“Ｌ”レベルになると、パルス信号Ｖｐが出力され、ＮＭＯＳトランジスタ３０３はオンする。そして、時刻ｔ３３以降、時刻ｔ３０～ｔ３３までの動作が繰り返される。なお、インダクタ電流ＩＬ３がほぼゼロになるタイミングは、インダクタ電流ＩＬ２の電流値に応じて変化する。このため、スイッチング制御ＩＣ１０は、インダクタ電流ＩＬ２に基づいて、ＮＭＯＳトランジスタ３０３をオンすることになる。

＝＝フィードバック制御＝＝
ここで、負荷１１が軽負荷となると、出力電圧Ｖｏｕｔ２は目的レベルＶ２より上昇する。この際、定電圧回路３０７のシャントレギュレータ（不図示）に流れる電流が増加するため、発光ダイオード３０８の電流も増加する。そして、フォトトランジスタ５３０が、発光ダイオード３０８からの光の増幅度に応じて、バイアス電流Ｉｂを増加させるため、誤差電圧Ｖｅ２（＝Ｖｂ）は低下する。この結果、ＮＭＯＳトランジスタ３０３がオンする期間は短くなるため、出力電圧Ｖｏｕｔ２は低下する。

一方、出力電圧Ｖｏｕｔ２が目的レベルＶ２から低くなると、上述とは逆に発光ダイオード３０８の電流は減少する。この結果、バイアス電流Ｉｂは減少し、誤差電圧Ｖｅ２（＝Ｖｂ）は上昇する。したがって、ＮＭＯＳトランジスタ３０３がオンする期間は長くなり、出力電圧Ｖｏｕｔ２は上昇する。このように、電源回路２１においては、出力電圧Ｖｏｕｔ２は、目的レベルＶ２になるよう、フィードバック制御されている。したがって、スイッチング制御ＩＣ１０は、絶縁型の電源回路２１に所望の動作をさせることができる。

＝＝端子Ａへの接続不良時の非絶縁型の電源回路の動作＝＝
図１３は、端子Ａへの接続不良が生じた場合の電源回路２０の起動時の動作を説明するための図である。なお、ここでは、電源電圧Ｖｃｃは、上述した電圧Ｖｘ１となる。また、「接続不良」とは、例えば、端子Ａに外部回路が電気的に接続されず、外部回路と、端子Ａとの間が電気的に開放状態（または、インピーダンスが非常に大きくなる状態）となることをいう。

まず、時刻ｔ４０において電源回路２０に交流電圧Ｖａｃが供給されると、全波整流回路１００により全波整流された電圧Ｖｒｅｃ１が、起動抵抗１２２を介して、コンデンサ１０６に印加される。この結果、コンデンサ１０６の充電電圧Ｖｘ１が上昇するため、端子ＶＣＣの電源電圧Ｖｃｃ（＝Ｖｘ１）も上昇する。

また、電圧Ｖｒｅｃ１が高くなると、ダイオード１０７を介してコンデンサ１０２が充電されるため、出力電圧Ｖｏｕｔ１が上昇する。しかしながら、端子Ａに帰還電圧Ｖｆｂが印加されていないため、電圧Ｖａは定電流Ｉ０ａに応じて上昇する。なお、この際、出力電圧Ｖｏｕｔ１は、交流電圧Ｖａｃの実効値より高くなることはない。

また、本実施形態では、時刻ｔ４１において、上述のように、電圧生成回路３３ａのＰＭＯＳトランジスタ９２が、定電流Ｉ０ａに基づいて、第３レベルＶ３の電圧に電圧Ｖａを調整する。そして、電圧生成回路３３ａは、電圧Ｖａのレベルを、第１レベルＶ１の電圧Ｖｒｅｆ４より高く、第２レベルＶ２の電圧Ｖｒｅｆ１より低いレベルとする。したがって、時刻ｔ４１において、コンパレータ５０は、“Ｌ”レベルの信号Ｖｃ１を出力する。

そして、時刻ｔ４２において、電源電圧Ｖｃｃ（＝Ｖｘ１）が上昇し、所定レベルＶｔ１となると、電圧検出回路３１は、信号ＵＶＬＯを“Ｌ”レベルに変化させる。この結果、Ｄフリップフロップ５１のリセットは解除される。

また、時刻ｔ４３において、電源電圧Ｖｃｃ（＝Ｖｘ１）が更に上昇し、所定レベルＶｔ２となると、電圧検出回路３２は、信号ＥＮＢを“Ｌ”レベルに変化させる。ここで、判定回路３４のコンパレータ５０の電圧Ｖｒｅｆ１は、例えば、交流電圧Ｖａｃの実効値を、抵抗１２０，１２１で分圧した値より高くなるよう、設定されている。

また、この時、本実施形態では、Ｄフリップフロップ５１は、コンパレータ５０からの“Ｌ”レベルの比較結果を保持するため、信号Ｓ１のレベルは、“Ｌ”レベルの状態が維持される。この結果、図１のスイッチング制御ＩＣ１０では、誤差増幅回路４３と、誤差電圧出力回路４４のうち、図７に示すように、誤差増幅回路４３のみが動作することになる。

また、時刻ｔ４３に信号ＥＮＢが“Ｌ”レベルになると、誤差増幅回路４３を含むスイッチング制御ＩＣ１０の各回路の動作が開始される。ただし、電圧Ｖａが基準電圧Ｖｒｅｆ４より高いため、コンパレータ４６が“Ｈ”レベルの信号Ｖｃ４を出力し、ＮＭＯＳトランジスタ１０８のスイッチングは停止されている。これにより、電源回路２０における出力電圧Ｖｏｕｔ１は過電圧とならず、コンデンサ１０２等が破壊されることを抑制できる。

＜＜電圧生成回路の変形例＞＞
また、電圧生成回路３３ａは、定電流源９０ａ及び電圧調整回路９１ａで構成されるものとしたが、図１４に示す電圧生成回路３３ｂのように構成されてもよい。電圧生成回路３３ｂは、端子Ａの状態が第１状態から第３状態であることに応じて電圧Ｖａを生成する。具体的な動作は、電圧生成回路３３ｂの回路を説明しつつ、以下で説明する。また、電圧生成回路３３ｂは、定電流源９０ｂと、オペアンプ６００と、制御回路６０１と、電流出力回路６０２とを含んで構成される。

定電流源９０ｂは、定電流Ｉ０ｂを端子Ａに供給する。オペアンプ６００は、電圧Ｖａと基準電圧Ｖｒｅｆ６とを比較し、その大小関係に応じて、後述の電流出力回路６０２のＮＭＯＳトランジスタ７００のオン抵抗を制御する。制御回路６０１は、電圧Ｖａが基準電圧Ｖｒｅｆ６より高い場合、オペアンプ６００をイネーブルする信号ｅｎを出力する。一方、制御回路６０１は、電圧Ｖａが基準電圧Ｖｒｅｆ６より低い場合、オペアンプ６００をディセーブルする信号ｅｎを出力する。この場合、オペアンプ６００は、ＮＭＯＳトランジスタ７００をオフする電圧を出力する。なお、基準電圧Ｖｒｅｆ６は、図３（ｃ）に示す、第１レベルＶ１の電圧（すなわち、基準電圧Ｖｒｅｆ４）より高く、第２レベルＶ２の電圧（すなわち、基準電圧Ｖｒｅｆ１）より低い第３レベルＶ３の電圧である。

電流出力回路６０２は、オペアンプ６００の出力に応じた電流Ｉ３を生成する回路であり、ＮＭＯＳトランジスタ７００，７０３，７０４、ＰＭＯＳトランジスタ７０１，７０２を含んで構成される。なお、詳細は後述するが電流Ｉ３は、ＮＭＯＳトランジスタ７０４に流れる電流である。

＜非絶縁型の電源回路に用いられる回路が接続される場合＞
ここで、上述の図３（ａ）及び図３（ｃ）に示したように、端子Ａに分圧回路８００ａが接続される第１状態では、電圧Ｖａを第１レベルＶ１とする。したがってこの場合、電圧Ｖａは、基準電圧Ｖｒｅｆ６より低くなるため制御回路６０１は、オペアンプ６００をディセーブルするため、ＮＭＯＳトランジスタ７００は、オフされる。そして、ダイオード接続されたＰＭＯＳトランジスタ７０１の電流Ｉ１は流れないため、ＰＭＯＳトランジスタ７０１とカレントミラー回路を構成するＰＭＯＳトランジスタ７０２の電流Ｉ２も流れない。電流Ｉ２は、ダイオード接続されたＮＭＯＳトランジスタ７０３を経由する電流であるので、電流Ｉ２が流れない場合、ＮＭＯＳトランジスタ７０３とカレントミラー回路を構成するＮＭＯＳトランジスタ７０４の電流Ｉ３も流れない。

したがって、端子Ａの状態が第１状態の場合、電流出力回路６０２は、端子Ａを電流Ｉ３で駆動することはなく、結果として、電圧生成回路３３ｂは、分圧電圧となる電圧Ｖａを生成する。ここで、定電流源９０ｂからの定電流Ｉ０ｂは抵抗１２１を介して接地へ流れる。なお、定電流Ｉ０ｂは、定電流Ｉ０ａと同様に、定電流Ｉ０ｂが外部にながれても、端子Ａの電圧Ｖａは略変化しない非常に小さい値（例えば、２μＡ）に設定されている。つまり、非絶縁型の電源回路で用いられる分圧回路８００ａが端子Ａに接続されると、電圧生成回路３３ｂは、端子Ａの電圧ＶＡのレベルを、略帰還電圧Ｖｆｂのレベルとする。

＜絶縁型の電源回路に用いられる回路が接続される場合＞
また、上述の図３（ｂ）及び図３（ｃ）に示したように、端子Ａに回路８００ｂが接続される第２状態では、回路８００ｂのツェナーダイオード５２１は、降伏電圧Ｖｚ０を端子Ａに印加する。ここで、本実施形態の基準電圧Ｖｒｅｆ６のレベルは、降伏電圧Ｖｚ０のレベルより低くなるよう、設定されているため、制御回路６０１は、オペアンプ６００をイネーブルする。そしてこの場合、オペアンプ６００の非反転入力端子の電圧レベルは、反転入力端子の電圧レベルより高いため、オペアンプ６００は、ＮＭＯＳトランジスタ７００のオン抵抗を低下させる。この結果、電流Ｉ１は増加し、電流Ｉ２も増加する。さらに、電流Ｉ２が増加すると、電流Ｉ３も増加する。

しかしながら、本実施形態では、電流Ｉ３の最大値は、図３（ｂ）に示した抵抗５２０からの電流Ｉａよりも小さく設定されている。したがって、電圧調整回路９１ｂは、帰還制御により電圧Ｖａのレベルを、基準電圧Ｖｒｅｆ６のレベルとすることができず、電圧Ｖａは第２レベルＶ２より高い電圧（例えば、電圧Ｖｄｄ）となるよう上昇する。つまり、この場合、電圧生成回路３３ｂは、端子Ａの電圧Ｖａのレベルを、第２レベルより高い電圧とする。

＜電源回路に用いられる回路が接続されない場合＞
また、端子Ａに接続されるべき回路及び端子Ａの間が開放となる第３状態について説明する。仮に、電圧Ｖａが、基準電圧Ｖｒｅｆ６より低く、オペアンプ６００がディセーブルされ、ＮＭＯＳトランジスタ７０４がオフされている場合であっても、定電流源９０ｂは電流Ｉ０ｂを生成するため、電圧Ｖａは、基準電圧Ｖｒｅｆ６より高くなる。この結果、オペアンプ６００は動作する。そして、本実施形態では、電流Ｉ０ｂは、電流Ｉ３の最大値より小さくなるよう設定されているため、オペアンプ６００は、電圧Ｖａのレベルを、基準電圧Ｖｒｅｆ６のレベルとすることができる。つまり、電圧生成回路３３ｂは、端子Ａの状態が第３状態で、基準電圧Ｖｒｅｆ６（すなわち、第３レベルＶ３の電圧）となる電圧Ｖａを生成する。これにより、端子Ａの状態が第３状態の場合、判定回路３４が、端子Ａの状態が第２状態であると誤って判定することを防ぐことができる。

＝＝＝まとめ＝＝＝
以上、本実施形態のスイッチング制御ＩＣ１０について説明した。スイッチング制御ＩＣ１０は、端子Ａ、電圧生成回路３３ａ、判定回路３４、駆動回路４８を含む。電圧生成回路３３ａは、端子Ａの状態が第３状態で、第１レベルＶ１より高く、第２レベルＶ２より低い第３レベルＶ３の電圧を端子Ａに生成する。したがって、判定回路３４は、電源回路２０に用いられている際に端子Ａの状態が第３状態であっても電源回路２０に用いられていると判定することができる。これにより、適切に電源回路のタイプを判定できる集積回路を提供することができる。

また、電圧生成回路３３ａは、定電流源９０ａ、電圧調整回路９１ａを含む。定電流源９０ａは定電流Ｉ０ａを供給する。これにより、電圧調整回路９１ａは、端子Ａの状態が第３状態であることを検出して、定電流Ｉ０ａに基づいて、電圧Ｖａを調整することができる。

また、電圧生成回路３３ａは、ＰＭＯＳトランジスタ９２を含む。ＰＭＯＳトランジスタ９２は、端子Ａの状態が第３状態である場合、定電流Ｉ０ａに基づいて、第１レベルＶ１より高く、第２レベルＶ２より低い第３レベルＶ３の電圧を端子Ａに生成する。これにより、判定回路３４は、端子Ａの状態が第３状態である場合、スイッチング制御ＩＣ１０が電源回路２０に用いられていると判定することができる。

また、ＰＭＯＳトランジスタ９２は、端子Ａの状態が第１状態である場合、オフし、端子Ａの状態が第２及び第３状態である場合、オンする。これにより、端子Ａの状態が第３状態でない限り、判定回路３４は、スイッチング制御ＩＣ１０が電源回路２０，２１の何れに用いられているかを適切に判定することができる。

また、分圧回路８００ａは、出力電圧Ｖｏｕｔ１に応じた帰還電圧Ｖｆｂを端子Ａに生成する分圧回路であり、回路８００ｂは、降伏電圧Ｖｚ０を端子Ａに生成する素子を含む。これにより、電圧生成回路３３ａは、端子Ａの状態が第１状態及び第２状態である場合に適切に電源回路のタイプを判定するための電圧Ｖａを生成できる。また、端子Ａの状態が第３状態である場合には、電圧生成回路３３ａは、第３レベルＶ３の電圧に電圧Ｖａを生成できる。そして、判定回路３４は、適切に電源回路のタイプを判定することができる。

また、スイッチング制御ＩＣ１０は、コンパレータ４６を含む。コンパレータ４６は、電圧Ｖａが第１レベルＶ１の電圧となると、駆動回路４８にＮＭＯＳトランジスタ１０８の駆動を停止させる。すなわち、端子Ａの状態が第３状態となる場合、電圧Ｖａは、第１レベルＶ１の電圧より高いため、駆動回路４８は、ＮＭＯＳトランジスタ１０８を駆動しない。これにより、端子Ａの状態が第３状態となったとしても、スイッチング制御ＩＣ１０は、ＮＭＯＳトランジスタ１０８の駆動により電源回路２０の出力電圧Ｖｏｕｔ１が過電圧となることはない。

また、スイッチング制御ＩＣ１０は、誤差増幅回路４３、誤差電圧出力回路４４を含む。これにより、スイッチング制御ＩＣ１０は、電源回路２０，２１の何れに用いられても、ＮＭＯＳトランジスタ１０８又は３０３をスイッチングすることにより、電源回路２０又は電源回路２１に入力電圧Ｖａｃから出力電圧Ｖｏｕｔ１又はＶｏｕｔ２を生成させることができる。

また、スイッチング制御ＩＣ１０は端子Ｂを含む。これにより、スイッチング制御ＩＣ１０が電源回路２０、２１の何れに用いられても、電源回路２０，２１は、端子Ｂに生成される電圧に基づいて、目的レベルの出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２を生成することができる。

上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。

例えば、電源回路２１において、電圧Ｖａを発生させるため、抵抗５２０と、ツェナーダイオード５２１とを用い、帰還電圧の変化範囲を超える電圧Ｖａを設定したが、これに限られない。例えば、つまり、ツェナーダイオード５２１の代わりに抵抗を用い、電圧Ｖｘ２を２つの抵抗で分圧し、分圧した電圧を電圧Ｖａとしても良い。

また、上述のように、電源回路２０の起動時に、帰還電圧Ｖｆｂは、交流電圧Ｖａｃの実効値を、抵抗１２０，１２１で分圧した値となる。このため、電源回路２１において、交流電圧Ｖａｃの実効値を、抵抗１２０，１２１で分圧した値より小さい電圧値を出力する素子（例えば、ダイオードの順方向電圧である０．７Ｖ）を用いて、電圧Ｖａを生成することとしても良い。このような場合、交流電圧Ｖａｃの実効値を抵抗１２０，１２１で分圧した値と、ダイオードの順方向電圧である０．７Ｖとの間に、基準電圧Ｖｒｅｆ１を設定することにより、判定回路３４は、電源回路が非絶縁型、または絶縁型であるかを判定することができる。

例えば、誤差電圧出力回路４４において、抵抗６０の代わりに、線形領域で動作するＭＯＳトランジスタを用いても良い。

また、スイッチング制御ＩＣ１０は、インダクタ電流ＩＬがゼロになると、トランジスタをオンするモード（いわゆる、臨界モード）で動作する回路であるが、例えば、インダクタ電流ＩＬが連続的に変化するモード（いわゆる、連続モード）で動作する回路であっても良い。

また、電源回路２１は、フライバック方式の電源回路であるが、これに限られず、例えば、フォワード方式、プッシュプル方式、ハーフブリッジ方式、フルブリッジ方式、チョッパー方式であっても良い。

１０ スイッチング制御ＩＣ
１１ 負荷
２０，２１，３０ 電源回路
３１，３２ 電圧検出回路
３３ａ，３３ｂ 電圧生成回路
３４ 判定回路
４０，４５，４６，５０ コンパレータ
４１ パルス回路
４２ 発振回路
４３ 誤差増幅回路
４４ 誤差電圧出力回路
４７ ＯＲ素子
４８ 駆動回路
５１ Ｄフリップフロップ
６０，１０４，１２０，１２１，１２２，１３１，５０２，５１１，５２０ 抵抗
６１ スイッチ
７０ ＳＲフリップフロップ
７１ バッファ回路
９０ａ，９０ｂ 定電流源
９１ａ，９１ｂ 電圧調整回路
９２，７０１，７０２ ＰＭＯＳトランジスタ
１００，３００ 全波整流回路
１０１，１０２，１０６，１３２，１３３，３０１，３０６，５００ コンデンサ
１０３，３０２ トランス
１０５，１０７，３０５，５０１，５１０ ダイオード
１０８，３０３，７００，７０３，７０４ ＮＭＯＳトランジスタ
３０４ 制御ブロック
３０７ 定電圧回路
３０８ 発光ダイオード
５２１ ツェナーダイオード
５３０ フォトトランジスタ
６００ オペアンプ
６０１ 制御回路
６０２ 電流出力回路
８００ａ 分圧回路
８００ｂ 回路

Claims (8)

1. 入力電圧が印加されるインダクタに流れるインダクタ電流と、前記入力電圧から生成される出力電圧と、に基づいて、前記インダクタ電流を制御するパワートランジスタをスイッチングする集積回路であって、
   前記集積回路が非絶縁型の第１電源回路に用いられる場合、第１回路が接続され、前記集積回路が絶縁型の第２電源回路に用いられる場合、第２回路が接続される第１端子と、
   前記第１端子に前記第１回路が接続される第１状態で、第１レベルより低く、前記出力電圧に応じた電圧を前記第１端子に生成し、前記第１端子に前記第２回路が接続される第２状態で、第２レベルより高い電圧を前記第１端子に生成し、前記第１端子に接続されるべき回路及び前記第１端子の間が開放となる第３状態で、前記第１レベルより高く、前記第２レベルより低い電圧を前記第１端子に生成する電圧生成回路と、
   前記第１端子の電圧が、前記第２レベルより低い場合、前記集積回路が前記第１電源回路に用いられると判定し、前記第１端子の電圧が、前記第２レベルより高い場合、前記集積回路が前記第２電源回路に用いられると判定する判定回路と、
   前記判定回路の判定結果に基づいて前記パワートランジスタを駆動する駆動回路と、
   を備える集積回路。
2. 請求項１に記載の集積回路であって、
   前記電圧生成回路は、
   前記第１端子に定電流を供給する定電流源と、
   前記第１端子の状態と、前記第１端子に供給される前記定電流と、に基づいて、前記第１端子の電圧を調整する電圧調整回路と、
   を備える集積回路。
3. 請求項２に記載の集積回路であって、
   前記電圧調整回路は、
   前記第３状態において、前記定電流に基づいて、前記第１レベルより高く、前記第２レベルより低い電圧を前記第１端子に生成するトランジスタを含む、
   集積回路。
4. 請求項３に記載の集積回路であって、
   前記トランジスタは、前記第１状態においてオフし、前記第２及び第３状態においてオンする、
   集積回路。
5. 請求項１～４の何れか一項に記載の集積回路であって、
   前記第１回路は、前記出力電圧に応じた帰還電圧を前記第１端子に生成する分圧回路であり、
   前記第２回路は、所定電圧を前記第１端子に生成する素子を含む、
   集積回路。
6. 請求項１～５の何れか一項に記載の集積回路であって、
   前記集積回路が非絶縁型の前記第１電源回路に用いられる場合、前記第１端子の電圧が前記第１レベルとなると、前記駆動回路に前記パワートランジスタの駆動を停止させる保護回路を更に備える、
   集積回路。
7. 請求項１～６の何れか一項に記載の集積回路であって、
   前記集積回路が前記第１電源回路に用いられる場合、前記出力電圧のレベルを、第１目的レベルとするための第１誤差電圧を出力する第１誤差電圧出力回路と、
   前記集積回路が前記第２電源回路に用いられる場合、前記出力電圧のレベルを、第２目的レベルとするための第２誤差電圧を出力する第２誤差電圧出力回路と、
   を更に備え、
   前記駆動回路は、
   前記集積回路が前記第１電源回路に用いられる場合、前記第１誤差電圧に基づいて前記パワートランジスタを駆動し、前記集積回路が前記第２電源回路に用いられる場合、前記第２誤差電圧に基づいて前記パワートランジスタを駆動する、
   集積回路。
8. 請求項７に記載の集積回路であって、
   前記集積回路が前記第１電源回路に用いられる場合、コンデンサが接続され、前記集積回路が前記第２電源回路に用いられる場合、フォトトランジスタが接続される第２端子を更に備え、
   前記第１誤差電圧出力回路は、前記第１誤差電圧を前記コンデンサに生成し、
   前記第２誤差電圧出力回路は、前記フォトトランジスタの電流に応じて前記第２誤差電圧を生成する、
   集積回路。

Images