JP7595782B2 - 電力用半導体装置 - Google Patents

Description

本開示は、温度センスダイオードを有する電力用半導体装置に関する。

特許文献１の電力用半導体装置は、ベース層を貫通してドリフト領域に達するトレンチの内部に形成されたｎ型の半導体領域とｐ型の半導体領域とにより、温度センスダイオードを構成する。特許文献１の電力用半導体装置によれば、トレンチ内に温度センスダイオードを内蔵するため、省スペースに温度センスダイオードを内蔵でき、かつ感度の良い温度モニタが可能になる。

特開２００８－２３５６００号公報

特許文献１の電力用半導体装置は、温度センスダイオードを構成するトレンチがアクティブゲートとして通電に寄与できなくなるという問題があった。

本開示は、上記の問題点を解決するためになされたものであり、アクティブゲートとしての機能を失うことなくトレンチに温度センスダイオードを内蔵する電力用半導体装置の提供を目的とする。

本開示の電力用半導体装置は、スイッチング素子として動作するアクティブ領域を備え、アクティブ領域において、第１導電型のドリフト層と、ドリフト層の上に形成された第２導電型のベース層と、ベース層の表層に形成された複数の第１導電型のウェル領域と、ウェル領域の上面からウェル領域およびベース層を貫通してドリフト層に達する複数のトレンチと、各トレンチ内に絶縁膜を介して形成されたポリシリコン層と、を備え、少なくとも１つのトレンチ内に形成されたポリシリコン層は、スイッチング素子の主端子に接続される第１導電型の第１ポリシリコン層と、スイッチング素子の制御端子に接続され、第１ポリシリコン層のトレンチの側面に対する面を囲む第２ポリシリコン層とを備える。

本開示の電力用半導体装置によれば、少なくとも１つのトレンチ内に形成された第１ポリシリコン層および第２ポリシリコン層により温度センスダイオードが構成される。第２ポリシリコン層は、スイッチング素子の制御端子に接続され、かつ第１ポリシリコン層のトレンチの側面に対する面を囲むため、制御端子から印加された制御電圧に応じてトレンチ側面のベース層にチャネルを形成することができる。従って、第１ポリシリコン層および第２ポリシリコン層は、温度センスダイオードとしての機能と、アクティブゲートとしての機能を両立する。本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

実施の形態１の電力用半導体装置の平面図である。 実施の形態１の電力用半導体装置の斜視図である。 実施の形態１の電力用半導体装置の回路図である。 実施の形態１の電力用半導体装置における温度センスダイオードの出力電圧の温度依存性を示す図である。 実施の形態２の電力用半導体装置の斜視図である。 実施の形態２の電力用半導体装置の回路図である。 実施の形態３の電力用半導体装置の斜視図である。 実施の形態３の電力用半導体装置の回路図である。

以下、半導体の導電型について、第１導電型をｎ型とし、第２導電型をｐ型として説明する。しかし、逆の導電型であってもよい。すなわち、第１導電型をｐ型とし、第２導電型をｎ型としてもよい。

＜Ａ．実施の形態１＞
図１は、実施の形態１の電力用半導体装置１０１の平面図である。図１に示されるように、電力用半導体装置１０１は、耐圧保持領域１、アクティブ領域２、配線領域３、温度センス用カソードパッド４、温度センス用アノードパッド５、ゲートパッド６、およびケルビンパッド７を備えている。耐圧保持領域１は、アクティブ領域２および配線領域３を囲む。温度センス用カソードパッド４、温度センス用アノードパッド５、ゲートパッド６、およびケルビンパッド７は、配線領域３内に形成される。アクティブ領域２は、電力用半導体装置１０１がスイッチング素子として動作する領域である。

電力用半導体装置１０１が備えるスイッチング素子は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、またはＲＣ－ＩＧＢＴ（Reverse Conducting IGBT）などいずれのスイッチング素子であってもよいが、以下の説明では、ＩＧＢＴとする。

図２は、電力用半導体装置１０１のアクティブ領域２の斜視図である。図２における電力用半導体装置１０１の手前側の断面は、図１のＡ－Ａ´線に沿った断面である。図２に示されるように、電力用半導体装置１０１は、アクティブ領域２において、ｎ型ドリフト層１３、ｐ型ベース層９、複数のｎ型ソース領域８、ｎ型ポリシリコン層１０、ｐ型ポリシリコン層１１、およびポリシリコン層１２を備えている。

ｐ型ベース層９はｎ型ドリフト層１３上に形成される。複数のｎ型ソース領域８はｐ型ベース層９の表層に形成される。ｎ型ソース領域８の上面からｎ型ソース領域８およびｐ型ベース層９を貫通してｎ型ドリフト層１３に達する複数のトレンチ１７，１７Ａが形成される。

トレンチ１７の内壁にはゲート絶縁膜（図示せず）が形成され、ゲート絶縁膜を介してトレンチ１７の内部にポリシリコン層１２が形成される。ポリシリコン層１２はゲート電極として動作する。

トレンチ１７Ａの内壁には絶縁膜（図示せず）が形成され、絶縁膜を介してトレンチ１７の内部にｎ型ポリシリコン層１０およびｐ型ポリシリコン層１１が形成される。ｎ型ポリシリコン層１０を第１ポリシリコン層、ｐ型ポリシリコン層１１を第２ポリシリコン層とも称する。ｎ型ポリシリコン層１０は、ポリシリコン層１２にｎ型不純物をドーピングすることにより得られる。ｐ型ポリシリコン層１１は、ポリシリコン層１２にｐ型不純物をドーピングすることにより得られる。ｐ型ポリシリコン層１１はｎ型ポリシリコン層１０を囲むように形成される。ｐ型ポリシリコン層１１とｎ型ポリシリコン層１０の界面はトレンチ１７Ａの深さ方向に沿っている。言い換えれば、ｐ型ポリシリコン層１１は、ｎ型ポリシリコン層１０のトレンチ１７Ａの側面に対する面を囲む。ｐ型ポリシリコン層１１はトレンチ１７Ａ側面のｎ型ソース領域８およびｐ型ベース層９に、絶縁膜を介して接触する。ｐ型ポリシリコン層１１およびｎ型ポリシリコン層１０により温度センスダイオードが構成される。

ゲート電極として動作するポリシリコン層１２は、スイッチング素子の制御端子であるゲート端子１４に接続され、ゲート端子１４を介してゲート駆動回路に接続される。このゲート端子１４は、ｐ型ポリシリコン層１１にも接続される。

ｎ型ソース領域８およびｐ型ベース層９は、スイッチング素子の主端子であるエミッタ端子１５に電気的に接続される。このエミッタ端子１５は、ｎ型ポリシリコン層１０にも接続される。

以上の構成により、電力用半導体装置１０１のゲート端子１４にゲート駆動回路からゲート電圧が印加された場合、ｐ型ポリシリコン層１１がＨｉｇｈ側となり、ｎ型ポリシリコン層１０がＬｏｗ側となる。従って、ｐ型ポリシリコン層１１およびｎ型ポリシリコン層１０からなる温度センスダイオードに順方向電流が流れ、温度モニタが可能となる。

また、上記のとおり、ｐ型ポリシリコン層１１はトレンチ１７Ａ側面のｎ型ソース層８およびｐ型ベース層９に絶縁膜を介して接するため、ｐ型ポリシリコン層１１がＨｉｇｈ側になると、トレンチ１７Ａ側面のｐ型ベース層９はｎ型に変換してチャネル１６となる。

このように、トレンチ１７Ａに形成されたｎ型ポリシリコン層１０およびｐ型ポリシリコン層１１は、温度センスダイオードとしての機能とアクティブゲートとしての機能とを両立する。

実施の形態１の電力用半導体装置１０１は、スイッチング素子２０として動作するアクティブ領域２を備える。電力用半導体装置１０１は、アクティブ領域２において、ｎ型ドリフト層１３と、ｎ型ドリフト層１３の上に形成されたｐ型ベース層９と、ｐ型ベース層９の表層に形成された複数のｎ型ウェル領域８と、ｎ型ウェル領域８の上面からｎ型ウェル領域８およびｐ型ベース層９を貫通してｎ型ドリフト層１３に達する複数のトレンチ１７，１７Ａと、各トレンチ１７，１７Ａ内に絶縁膜を介して形成されたポリシリコン層と、を備える。少なくとも１つのトレンチ１７Ａ内に形成されたポリシリコン層は、スイッチング素子２０のエミッタ端子１５に接続される第１ポリシリコン層であるｎ型ポリシリコン層１０と、スイッチング素子２０のゲート端子１４に接続され、ｎ型ポリシリコン層１０のトレンチ１７Ａの側面に対する面を囲む第２ポリシリコン層であるｐ型ポリシリコン層１１とを備える。電力用半導体装置１０１によれば、トレンチ１７Ａ内のｎ型ポリシリコン層１０とｐ型ポリシリコン層１１とによって温度センスダイオードが構成されるため、省スペースに温度センスダイオードを内蔵することができる。また、制御端子からｐ型ポリシリコン層１１に制御電圧が印加されるとトレンチ１７Ａ側面のｐ型ベース層９にチャネルが形成されるため、ｐ型ポリシリコン層１１はアクティブゲートとしても動作する。従って、電力用半導体装置１０１によれば、アクティブゲートとしての機能を失うことなくトレンチに温度センスダイオードを内蔵することができる。

＜Ｂ．実施の形態２＞
図３は、実施の形態２の電力用半導体装置１０２を含む構成の等価回路図である。電力用半導体装置１０２の平面図および斜視図は図１および図２に示した実施の形態１の電力用半導体装置１０１と同様である。

図３に示されるように、電力用半導体装置１０２のゲート端子１４には定電流回路１８が接続される。図３において、電力用半導体装置１０２は、ｐ型ポリシリコン層１１およびｎ型ポリシリコン層１０により構成される温度センスダイオード１９と、スイッチング素子２０とを備えている。

定電流回路１８は、電力用半導体装置１０２のスイッチング素子２０の駆動制御を行う。ゲート端子１４に定電流回路１８が接続されることで、電力用半導体装置１０２の温度センスダイオード１９は、温度が上がると出力電圧が下がる特性を示す。この特性を図４に示す。

スイッチング素子２０に過電流が流れた場合、温度が上昇して温度センスダイオード１９の出力電圧が下がる。電力用半導体装置１０２では、温度センスダイオード１９の出力電圧とスイッチング素子２０のゲート電圧とが同じ値になるため、温度センスダイオード１９の出力電圧が下がることは、スイッチング素子２０のゲート電圧が下がることも意味する。その結果、スイッチング素子２０の過電流が抑制される。このように、電力用半導体装置１０２は、温度センスダイオード１９により、スイッチング素子２０の過電流保護の機能とゲート駆動の機能とを両立することができる。

＜Ｃ．実施の形態３＞
図５は、実施の形態３の電力用半導体装置１０３のアクティブ領域２の斜視図である。図５における電力用半導体装置１０３の手前側の断面は、図１のＡ－Ａ´線に沿った断面である。図６は、電力用半導体装置１０３を含む構成の等価回路図である。電力用半導体装置１０３の平面図は図１に示した実施の形態１の電力用半導体装置１０１と同様である。

図５に示されるように、電力用半導体装置１０３は、実施の形態１の電力用半導体装置１０１において、ｐ型ポリシリコン層１１とｎ型ポリシリコン層１０との間に、ｐ型ポリシリコン層２２とｎ型ポリシリコン層２３とを備えたものである。ｎ型ポリシリコン層２３を第３ポリシリコン層、ｐ型ポリシリコン層２２を第４ポリシリコン層とも称する。ｎ型ポリシリコン層１０をｐ型ポリシリコン層２２が囲み、ｐ型ポリシリコン層２２をｎ型ポリシリコン層２３が囲み、ｎ型ポリシリコン層２３をｐ型ポリシリコン層１１が囲む。言い換えれば、ｎ型ポリシリコン層２３およびｐ型ポリシリコン層２２は、ｐ型ポリシリコン層１１からｎ型ポリシリコン層１０に亘りｎ型の層とｐ型の層とが交互に並ぶように配置される。ｎ型ポリシリコン層１０とｐ型ポリシリコン層２２との界面、ｐ型ポリシリコン層２２とｎ型ポリシリコン層２３との界面、およびｎ型ポリシリコン層２３とｐ型ポリシリコン層１１との界面は、いずれもトレンチ１７Ａの深さ方向に沿っている。ｎ型ポリシリコン層２３は、ポリシリコン層１２にｎ型不純物をドーピングすることにより得られる。ｐ型ポリシリコン層２２は、ポリシリコン層１２にｐ型不純物をドーピングすることにより得られる。

ｎ型ポリシリコン層１０とｐ型ポリシリコン層２２とにより１つ目の温度センスダイオード１９１が構成され、ｎ型ポリシリコン層２３とｐ型ポリシリコン層１１とにより２つ目の温度センスダイオード１９２が構成される。図６に示されるように、温度センスダイオード１９１，１９２は、ゲート端子１４とエミッタ端子１５との間で直列接続される。

上記において、電力用半導体装置１０３は直列接続された２つの温度センスダイオード１９１，１９２を備えるが、直列接続された３つ以上の温度センスダイオードを備えてもよい。すなわち、ｎ型ポリシリコン層１０とｐ型ポリシリコン層１１との間に、複数のｎ型ポリシリコン層と、複数のｐ型ポリシリコン層とが、ｎ型ポリシリコン層１０からｐ型ポリシリコン層１１に亘りｎ型の層とｐ型の層とが交互に並ぶように配置されてもよい。電力用半導体装置１０３は、直列接続された複数の温度センスダイオードを備えるため、ゲート－エミッタ間電圧が高くなる。従って、ゲート閾値電圧の高いスイッチング素子２０を動作させることが可能となる。

＜Ｄ．実施の形態４＞
図７は、実施の形態４の電力用半導体装置１０４のアクティブ領域２の斜視図である。図７における電力用半導体装置１０４の手前側の断面は、図１のＡ－Ａ´線に沿った断面である。図８は、電力用半導体装置１０４を含む構成の等価回路図である。電力用半導体装置１０４の平面図は図１に示した実施の形態１の電力用半導体装置１０１と同様である。

図７に示されるように、電力用半導体装置１０４は、実施の形態１の電力用半導体装置１０１において、ｐ型ポリシリコン層１１の一部をｐ型ポリシリコン層１１に比べてドーピング濃度の低い低濃度ポリシリコン層２１に変えたものである。言い換えれば、ｐ型ポリシリコン層１１は、ｐ型ポリシリコン層１１の他の部分よりｐ型不純物濃度の低い低濃度ポリシリコン層２１を含む。そして、ゲート端子１４はｐ型ポリシリコン層１１ではなく低濃度ポリシリコン層２１に接続される。

これにより、図８に示されるように、電力用半導体装置１０４において温度センスダイオード１９に低濃度ポリシリコン層２１からなる抵抗２４が直列接続された構成が得られる。電力用半導体装置１０４は、温度センスダイオード１９に直列接続された抵抗２４を備えるため、ゲート－エミッタ間電圧が高くなる。従って、ゲート閾値電圧の高いスイッチング素子２０を動作させることが可能となる。

なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。上記の説明は、すべての態様において、例示である。例示されていない無数の変形例が想定され得るものと解される。

１ 耐圧保持領域、２ アクティブ領域、３ 配線領域、４ 温度センス用カソードパッド、５ 温度センス用アノードパッド、６ ゲートパッド、７ ケルビンパッド、８ ｎ型ソース領域、９ ｐ型ベース層、１０，２３ ｎ型ポリシリコン層、１１，２２ ｐ型ポリシリコン層、１２ ポリシリコン層、１３ ｎ型ドリフト層、１４ ゲート端子、１５ エミッタ端子、１６ チャネル領域、１７，１７Ａ トレンチ、１８ 定電流回路、１９，１９１，１９２ 温度センスダイオード、２０ スイッチング素子、２１ 低濃度ポリシリコン層、２４ 抵抗、２５ コレクタ端子。

Claims (5)

1. スイッチング素子として動作するアクティブ領域を備え、
   前記アクティブ領域において、
   第１導電型のドリフト層と、
   前記ドリフト層の上に形成された第２導電型のベース層と、
   前記ベース層の表層に形成された複数の第１導電型のウェル領域と、
   前記ウェル領域の上面から前記ウェル領域および前記ベース層を貫通して前記ドリフト層に達する複数のトレンチと、
   各前記トレンチ内に絶縁膜を介して形成されたポリシリコン層と、を備え、
   少なくとも１つの前記トレンチ内に形成されたポリシリコン層は、
   前記スイッチング素子の主端子に接続される第１導電型の第１ポリシリコン層と、
   前記スイッチング素子の制御端子に接続され、前記第１ポリシリコン層の前記トレンチの側面に対する面を囲む第２ポリシリコン層とを備える、
   電力用半導体装置。
2. 前記スイッチング素子の制御端子に定電流回路が接続される、
   請求項１に記載の電力用半導体装置。
3. 前記第１ポリシリコン層と前記第２ポリシリコン層との間に設けられた、少なくとも１つの第１導電型の第３ポリシリコン層と、少なくとも１つの第２導電型の第４ポリシリコン層とを備え、
   少なくとも１つの前記第３ポリシリコン層と少なくとも１つの前記第４ポリシリコン層とは、前記第１ポリシリコン層から前記第２ポリシリコン層に亘り、第１導電型の層と第２導電型の層とが交互に並ぶように配置される、
   請求項１または請求項２に記載の電力用半導体装置。
4. 前記第２ポリシリコン層は、前記第２ポリシリコン層の他の部分より第２導電型不純物濃度の低い低濃度ポリシリコン層を含み、
   前記低濃度ポリシリコン層が前記スイッチング素子の制御端子に接続される、
   請求項１または請求項２に記載の電力用半導体装置。
5. 前記スイッチング素子は、ＭＯＳＦＥＴまたはＩＧＢＴである、
   請求項１から請求項４のいずれか１項に記載の電力用半導体装置。

Images