JP7604333B2 - 図面情報抽出システム、及び展開接続図・ソフトロジック図連携シミュレーションシステム - Google Patents
図面情報抽出システム、及び展開接続図・ソフトロジック図連携シミュレーションシステム Download PDFInfo
- Publication number
- JP7604333B2 JP7604333B2 JP2021111330A JP2021111330A JP7604333B2 JP 7604333 B2 JP7604333 B2 JP 7604333B2 JP 2021111330 A JP2021111330 A JP 2021111330A JP 2021111330 A JP2021111330 A JP 2021111330A JP 7604333 B2 JP7604333 B2 JP 7604333B2
- Authority
- JP
- Japan
- Prior art keywords
- ecwd
- soft
- logic diagram
- simulation
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Description
[A]第1実施形態(図1~図13)
図1は、第1実施形態に係る図面情報抽出システムが適用された図面情報抽出機能部を有する展開接続図・ソフトロジック図連携シミュレーションシステムの構成を示すブロック図である。この図1に示す展開接続図・ソフトロジック図連携シミュレーションシステム1は、例えばプラントの対象機器を他の機器や系統からアイソレーションさせる計画を作成する際に用いられるものであり、ソフトロジック図との取り合い部を含む展開接続図(ECWD)と上記ソフトロジック図とを連携させて前記アイソレーションに関するシミュレーションを行うものである。この展開接続図・ソフトロジック図連携シミュレーションシステム1は、シミュレーション条件設定部2、図面情報抽出システムとしての図面情報抽出機能部4、ECWDシミュレーション機能部7、ソフトロジック図シミュレーション機能部8、ECWD・ソフトロジック図インターフェース9、及び結果表示部11を有して構成される。
(1)図1及び図2に示す図面情報抽出機能部4は、主にソフトロジック取り合い変換部12が、図3に示すシンボル情報抽出部19及びシンボル変換部21により、ソフトロジック図との取り合い部を含むECWD中から、ソフトロジック図との取り合い部分であるソフトロジック図に関する回路要素を、スイッチや配線等のアナログ回路要素に変換し、更に取り合い情報整合部13(図2)が、図4に示す渡線取り合い整合部27及びリレー関係整合部29により、1枚以上のECWD間でリレーや渡線などの取り合い情報を整合している。これらにより、図1及び図2に示す図面情報抽出機能部4は、ソフトロジック図との取り合い部を含む展開接続図(ECWD)であっても、ECWDシミュレーション機能部7がECWDシミュレーションを実施するために必要なECWDシミュレーション情報5を作成することができる。
図14は、第2実施形態に係る図面情報抽出システムが適用された図面情報抽出機能部の構成を示すブロック図である。この第2実施形態において第1実施形態と同様な部分については、第1実施形態と同一の符号を付すことにより説明を簡略化し、または省略する。
Claims (7)
- ソフトロジック図との取り合い部を含む展開接続図(ECWD)中から前記ソフトロジック図に関する回路要素を抽出して特定の他の回路要素に変換するソフトロジック取り合い変換部と、
1枚以上の前記ECWD間での相互の取り合い情報を整合する取り合い情報整合部と、
全ての前記回路要素の繋がり関係を整理する繋がり関係整理部と、
前記ECWD中に含まれる全ての前記回路要素の情報を整理するシンボル情報整理部と、を有して構成されたことを特徴とする図面情報抽出システム。 - 前記ソフトロジック取り合い変換部は、ECWD中に存在するソフトロジック図に関する回路要素をコイルやスイッチを含むアナログ回路要素に変換するシンボル変換部と、前記シンボル変換部にて変換された前記アナログ回路要素に前記ソフトロジック図との信号の入出力に関する情報を付与するI/O情報付与部と、を備えて構成されたことを特徴とする請求項1に記載の図面情報抽出システム。
- 前記ソフトロジック取り合い変換部は、シンボル変換部での変換ルールを記録したシンボル変換DBを、備えて構成されたことを特徴とする請求項2に記載の図面情報抽出システム。
- 前記ECWD中の回路要素を、一意に識別して表現するノードに変換するノード化部を、更に有して構成されたことを特徴とする請求項1乃至3のいずれか1項に載の図面情報抽出システム。
- ソフトロジック図との取り合い部を含む展開接続図(ECWD)と前記ソフトロジック図とを連携させて、アイソレーションに関するシミュレーションを行う展開接続図・ソフトロジック図連携シミュレーションシステムであって、
前記ECWD中の回路要素の通電状態をシミュレーションするECWDシミュレーション機能部と、
前記ソフトロジック図中の信号をシミュレーションするソフトロジック図シミュレーション機能部と、
前記ECWDシミュレーション機能部と前記ソフトロジック図シミュレーション機能部によるそれぞれのシミュレーションを連携させるためのECWD・ソフトロジック図インターフェースと、を有して構成されたことを特徴とする展開接続図・ソフトロジック図連携シミュレーションシステム。 - 前記ECWD・ソフトロジック図インターフェースは、ECWDとソフトロジック図との接続点の対応関係を抽出する接続点対応関係整合部と、ECWDシミュレーション機能部からのECWD接続点状態情報とソフトロジック図シミュレーション機能部からのソフトロジック図接続点状態情報とを、前記対応関係に基づいてフォーマット変換するECWD/ソフトロジック図状態情報変換部と、前記ECWDシミュレーション機能部と前記ソフトロジック図シミュレーション機能部とのそれぞれのシミュレーションのタイムステップを監視して、前記両シミュレーションを制御するシミュレーションタイムステップ制御部と、を備えて構成されたことを特徴とする請求項5に記載の展開接続図・ソフトロジック図連携シミュレーションシステム。
- 前記ECWDシミュレーション機能部は、請求項1乃至4のいずれか1項に記載の図面情報抽出システムにより作成されたECWDシミュレーション情報を入力して用いることを特徴とする請求項5または6に記載の展開接続図・ソフトロジック図連携シミュレーションシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021111330A JP7604333B2 (ja) | 2021-07-05 | 2021-07-05 | 図面情報抽出システム、及び展開接続図・ソフトロジック図連携シミュレーションシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021111330A JP7604333B2 (ja) | 2021-07-05 | 2021-07-05 | 図面情報抽出システム、及び展開接続図・ソフトロジック図連携シミュレーションシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023008070A JP2023008070A (ja) | 2023-01-19 |
| JP7604333B2 true JP7604333B2 (ja) | 2024-12-23 |
Family
ID=85112034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021111330A Active JP7604333B2 (ja) | 2021-07-05 | 2021-07-05 | 図面情報抽出システム、及び展開接続図・ソフトロジック図連携シミュレーションシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7604333B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003067010A (ja) | 2001-08-22 | 2003-03-07 | Toshiba Corp | ビット演算制御装置及びこれを備えるプログラマブルロジックコントローラ |
| JP2008203987A (ja) | 2007-02-16 | 2008-09-04 | Toshiba Corp | 仮想図面装置 |
| JP2011096029A (ja) | 2009-10-30 | 2011-05-12 | Hitachi Ltd | 保守作業計画支援方法及びシステム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09265306A (ja) * | 1996-03-29 | 1997-10-07 | Hitachi Ltd | プロセス制御装置および不動作制御回路の検出方法 |
-
2021
- 2021-07-05 JP JP2021111330A patent/JP7604333B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003067010A (ja) | 2001-08-22 | 2003-03-07 | Toshiba Corp | ビット演算制御装置及びこれを備えるプログラマブルロジックコントローラ |
| JP2008203987A (ja) | 2007-02-16 | 2008-09-04 | Toshiba Corp | 仮想図面装置 |
| JP2011096029A (ja) | 2009-10-30 | 2011-05-12 | Hitachi Ltd | 保守作業計画支援方法及びシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023008070A (ja) | 2023-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8364449B2 (en) | Process for automatic creation of wiring simulation | |
| US20100250622A1 (en) | method of automatically generating an ssd file | |
| JP6789848B2 (ja) | アイソレーション管理システムおよびアイソレーション管理方法 | |
| CN102957203B (zh) | 一种电气设备防误操作方法、装置和系统 | |
| US20090083014A1 (en) | Method for analyzing the reliability of technical installations with the use of physical models | |
| US7093216B2 (en) | Apparatus connectable to a computer network for circuit design verification, computer implemented method for circuit design verification, and computer program product for controlling a computer system so as to verify circuit designs | |
| US8301422B2 (en) | Process for creating a library of algorithmic representations of electronic equipment | |
| US7734357B2 (en) | System for operating an installation by editing graphic objects | |
| JP2012113538A (ja) | 試験テーブル生成装置及びその方法 | |
| CN114116437A (zh) | 电路控制文件到电气仿真模型的转换方法及平台 | |
| US10591529B2 (en) | Wiring safety evaluation system and wiring safety evaluation method | |
| JP7604333B2 (ja) | 図面情報抽出システム、及び展開接続図・ソフトロジック図連携シミュレーションシステム | |
| CN109002284B (zh) | 一种可视化联锁逻辑实现方法 | |
| CN117996945A (zh) | 核电厂负荷供电的智慧监视方法 | |
| JP7179600B2 (ja) | アイソレーション管理装置、方法及びプログラム | |
| JP2940586B2 (ja) | プラント制御装置のシミュレーションテスト方法及びプラント制御装置用シミュレータ | |
| JP4143495B2 (ja) | 連動論理データの作成方法 | |
| Gusev et al. | Design database of CAD system as the basis of the digital twin of the automation system of power plants and substations | |
| WO2021070512A1 (ja) | 故障ツリー生成装置及びその方法 | |
| JP2020154820A (ja) | アイソレーション作業の計画立案支援装置、方法及びプログラム | |
| CN110347393B (zh) | 一种二次设备图形的生成方法、系统及装置 | |
| US20210165035A1 (en) | Method and device for determining the cause of a fault in an electrical circuit | |
| JP2025116945A (ja) | 試験システム、メンテナンスツール、点検異常模擬テーブルの作成方法、点検異常模擬テーブル作成プログラム | |
| Ziegltrum et al. | Supporting Maintenance of Variant-Rich Automated Production Systems by Tracing of Variable Signal Paths in Electrical CAD | |
| Price | Simple Models Allow Simulation and Verification Early in the Design |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240301 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20241031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241211 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7604333 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |