Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7611710B2 - チップの製造方法 - Google Patents
[go: Go Back, main page]

JP7611710B2 - チップの製造方法 - Google Patents

チップの製造方法 Download PDF

Info

Publication number
JP7611710B2
JP7611710B2 JP2021002549A JP2021002549A JP7611710B2 JP 7611710 B2 JP7611710 B2 JP 7611710B2 JP 2021002549 A JP2021002549 A JP 2021002549A JP 2021002549 A JP2021002549 A JP 2021002549A JP 7611710 B2 JP7611710 B2 JP 7611710B2
Authority
JP
Japan
Prior art keywords
wafer
laser beam
insulating film
thin film
modified layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021002549A
Other languages
English (en)
Other versions
JP2022107883A (ja
Inventor
ユ チャン リン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2021002549A priority Critical patent/JP7611710B2/ja
Publication of JP2022107883A publication Critical patent/JP2022107883A/ja
Application granted granted Critical
Publication of JP7611710B2 publication Critical patent/JP7611710B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Description

本発明は、チップの製造方法に関する。
半導体デバイスを製造する方法として、デバイスが形成されたウエーハに対して透過性を有する波長のレーザービームをウエーハ内部に集光点を位置付けて照射し、分割予定ラインに沿って分割起点となる改質層を形成する方法が知られている(例えば、特許文献1参照)。
ところで、近年、シリコンで構成された薄膜下に絶縁膜が埋め込まれた構造のSOI(Silicon on insulator)と呼ばれるデバイスが開発、製造されはじめている(例えば、特許文献2参照)。
特許第3408805号公報 特開2000-30993号公報
このように絶縁膜が組み込まれた半導体デバイスをチップ化する場合、特許文献1に示された方法を用いると、レーザービームが絶縁膜により遮られてしまい、薄膜部分に加工が施されないため、チップの分割不良が発生するという課題があった。
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、基板上に絶縁膜とシリコンで構成された薄膜とが積層されたウエーハのチップへの分割不良を抑制することができるチップの製造方法を提供することである。
上述した課題を解決し、目的を達成するために、本発明のチップの製造方法は、シリコンで構成された基板と、該基板上に形成された絶縁膜と、該絶縁膜上に形成されかつシリコンで構成された薄膜と、を表面側に有するウエーハを分割してチップを製造するチップの製造方法であって、該ウエーハの表面側を保持テーブルで保持する保持ステップと、該保持ステップの後、該ウエーハに対して透過性を有する波長のレーザービームの集光点を該ウエーハの表面近傍に位置付けて照射し、該ウエーハに設定された分割予定ラインに沿って該絶縁膜および該薄膜を加熱して脆化させる加熱ステップと、該加熱ステップの後、該ウエーハに対して透過性を有する波長のレーザービームの集光点をウエーハの該基板の内部に位置付けて照射し、該ウエーハに設定された分割予定ラインに沿って改質層を形成する改質層形成ステップと、該ウエーハに対して外力を付与して該分割予定ラインの内部に形成された改質層を起点として個々のチップに分割する分割ステップと、を有し、該加熱ステップと該改質層形成ステップでは、該ウエーハの裏面側に該レーザービームを照射することを特徴とする。
前記チップの製造方法では、該加熱ステップにおいて、該レーザービームのエネルギーは該絶縁膜および該薄膜の加工閾値を超えないように設定されても良い。
前記チップの製造方法では、該ウエーハは、該薄膜上に更にパシベーション膜を有し、該加熱ステップは、該絶縁膜および該薄膜を加熱すると共に該パシベーション膜の加熱も行っても良い。
本発明のチップの製造方法は、基板上に絶縁膜とシリコンで構成された薄膜とが積層されたウエーハのチップへの分割不良を抑制することができるという効果を奏する。
図1は、実施形態1に係るチップの製造方法の加工対象のウエーハの一例を示す斜視図である。 図2は、図1に示されたウエーハの一部分の断面図である。 図3は、実施形態1に係るチップの製造方法の流れを示すフローチャートである。 図4は、図3に示されたチップの製造方法の保持ステップを模式的に一部断面で示す断面図である。 図5は、図3に示されたチップの製造方法の加熱ステップを模式的に一部断面で示す断面図である。 図6は、図3に示されたチップの製造方法の改質層形成ステップを模式的に一部断面で示す断面図である。 図7は、図3に示されたチップの製造方法の分割ステップにおいて拡張装置がウエーハを保持した状態を模式的に一部断面で示す側面図である。 図8は、図3に示されたチップの製造方法の分割ステップにおいて拡張装置がウエーハを個々のチップに分割した状態を模式的に一部断面で示す側面図である。 図9は、実施形態1の変形例に係るチップの製造方法の加熱ステップのレーザービームのスポットの形状を模式的に示す平面図である。
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
〔実施形態1〕
本発明の実施形態1に係るチップの製造方法を図面に基づいて説明する。図1は、実施形態1に係るチップの製造方法の加工対象のウエーハの一例を示す斜視図である。図2は、図1に示されたウエーハの一部分の断面図である。図3は、実施形態1に係るチップの製造方法の流れを示すフローチャートである。
実施形態1に係るチップの製造方法は、図1に示されたウエーハ1を加工する方法である。実施形態1に係るチップの製造方法の加工対象のウエーハ1は、シリコン(Si)を基板2とする円板状の半導体ウエーハ、又は光デバイスウエーハなどである。
ウエーハ1は、図1に示すように、交差する複数の分割予定ライン3で区画された表面4の各領域それぞれにデバイス5が形成されている。デバイス5は、例えば、IC(Integrated Circuit)、あるいやLSI(Large Scale Integration)等の集積回路、CCD(Charge Coupled Device)、CMOS(Complementary Metal Oxide Semiconductor)等のイメージセンサ、又は、MEMS(Micro Electro Mechanical Systems)等である。
ウエーハ1は、図1及び図2に示すように、シリコンで構成された基板2と、基板2上に形成された絶縁体(例えば、SiO)で構成された絶縁膜6と、絶縁膜6上に形成されかつシリコンで構成された薄膜であるSi薄膜7とを表面4側に有している。実施形態1では、ウエーハ1は、絶縁膜6と、絶縁膜6上に形成されたSi薄膜7とを基板2の表面側に備えるSOI(Silicon on insulator)ウエーハであり、デバイス5がMEMSである。また、実施形態1において、ウエーハ1は、Si薄膜7上に更にパシベーション膜8を有している。なお、本発明では、絶縁膜6、Si薄膜7、パシベーション膜8は、加熱されると脆化する材質で構成されている。
実施形態1において、ウエーハ1は、分割予定ライン3に沿って切断されて、複数のチップ10に分割される。なお、チップ10は、基板2、絶縁膜6、Si薄膜7及びパシベーション膜8の一部分により構成される。
実施形態1に係るチップの製造方法は、前述した構成のウエーハ1を、デバイス5を区画する複数の分割予定ライン3に沿って分割し、チップ10を製造する方法である。実施形態1に係るチップの製造方法は、図3に示すように、保持ステップ101と、加熱ステップ102と、改質層形成ステップ103と、分割ステップ104と、を有する。
(保持ステップ)
図4は、図3に示されたチップの製造方法の保持ステップを模式的に一部断面で示す断面図である。保持ステップ101は、ウエーハ1の表面4側を保持テーブル21で保持するステップである。
実施形態1において、保持ステップ101では、ウエーハ1の外径よりも大径のテープ11の糊層をウエーハ1の表面4の裏側の裏面9側に貼着し、テープ11の糊層の外縁部を内径がウエーハ1の外径よりも大径な環状フレーム12に貼着して、ウエーハ1を環状フレーム12の内側の開口13内にテープ11で支持する。なお、テープ11は、可撓性と非粘着性を有する合成樹脂により構成された基材層と、基材層に積層された可撓性と粘着性とを有する合成樹脂により構成された糊層とを含む。
実施形態1において、保持ステップ101では、図4に示すように、レーザー加工装置20が、保持テーブル21の保持面22に載置されたウエーハ1の表面4側を保持テーブル21の保持面22に吸引保持するとともに、保持テーブル21の外周に複数設けられたクランプ23で環状フレーム12をクランプする。なお、実施形態1では、保持テーブル21とウエーハ1の表面4との間に図示しない多孔質材で構成されたポーラスシートを配置して、ウエーハ1の表面4を保護している。
(加熱ステップ)
図5は、図3に示されたチップの製造方法の加熱ステップを模式的に一部断面で示す断面図である。加熱ステップ102は、保持ステップ101の後、ウエーハ1の裏面9側から、ウエーハ1に対して透過性を有する波長のレーザービーム25の集光点26をウエーハ1の表面4近傍に位置付けて照射し、ウエーハ1に設定された分割予定ライン3に沿って絶縁膜6およびSi薄膜7を加熱して脆化させるステップである。
なお、本発明でいう、レーザービーム25の集光点26を位置付けるウエーハ1の表面4近傍とは、望ましくは、絶縁膜6、Si薄膜7及びパシベーション膜8のいずれかの内部を示している。また、本発明でいう、レーザービーム25の集光点26を位置付けるウエーハ1の表面4近傍とは、基板2の絶縁膜6寄りの表層でも良い。要するに、本発明でいう、レーザービーム25の集光点26を位置付けるウエーハ1の表面4近傍とは、改質層形成ステップ103よりも低出力な加熱ステップ102でウエーハ1に照射されるレーザービーム25により、絶縁膜6、Si薄膜7及びパシベーション膜8を加熱して、これらを加熱前よりも脆化させることができる集光点26の位置を示している。
実施形態1において、加熱ステップ102では、レーザー加工装置20は、レーザービーム照射ユニット24が照射するウエーハ1に対して透過性を有する波長のレーザービーム25の集光点26を絶縁膜6、Si薄膜7及びパシベーション膜8のいずれかの内部に設定する。実施形態1において、加熱ステップ102では、レーザー加工装置20は、図5に示すように、保持テーブル21とレーザービーム照射ユニット24とを分割予定ライン3に沿って相対的に移動させながらパルス状のレーザービーム25を分割予定ライン3に沿って裏面9側からウエーハ1に照射する。
なお、実施形態1において、加熱ステップ102では、レーザービーム25のエネルギーである出力は、絶縁膜6およびSi薄膜7の加工閾値を超えないような値に設定される。加工閾値を超えない値とは、レーザービーム25の照射により絶縁膜6、Si薄膜7、基板2の内部に後述する改質層15が形成されなくかつこれらを脆化する値であって、例えば、改質層形成ステップ103のレーザービーム25の出力よりも低い値である。
こうして、実施形態1において、加熱ステップ102では、レーザー加工装置20は、保持テーブル21とレーザービーム照射ユニット24とを分割予定ライン3に沿って相対的に移動させながらパルス状のレーザービーム25を分割予定ライン3に沿って裏面9側からウエーハ1に照射して、絶縁膜6、およびSi薄膜7を加熱するとともに、パシベーション膜8の加熱も行って、これらを分割予定ライン3に沿って脆化する。
なお、実施形態1において、加熱ステップ102では、レーザー加工装置20は、保持テーブル21とレーザービーム照射ユニット24とを各分割予定ライン3に沿って相対的に2回移動させながらパルス状のレーザービーム25を裏面9側からウエーハ1に照射する。即ち、実施形態1において、加熱ステップ102では、レーザー加工装置20は、ウエーハ1の各分割予定ライン3に2回、パルス状のレーザービーム25を裏面9側から照射する。なお、本発明において、加熱ステップ102では、レーザー加工装置20は、保持テーブル21とレーザービーム照射ユニット24とを各分割予定ライン3に沿って相対的に少なくとも1回移動させながらパルス状のレーザービーム25を裏面9側からウエーハ1に照射すれば良い。
また、実施形態1において、加熱ステップ102では、レーザービーム25の集光点26を絶縁膜6、Si薄膜7及びパシベーション膜8のいずれかの内部に設定したが、本発明では、集光点26の位置は、前述したウエーハ1の表面4近傍であれば良い。
(改質層形成ステップ)
図6は、図3に示されたチップの製造方法の改質層形成ステップを模式的に一部断面で示す断面図である。改質層形成ステップ103は、ウエーハ1の裏面9側からウエーハ1に対して透過性を有する波長のレーザービーム25の集光点26をウエーハ1の基板2の内部に位置付けて照射し、ウエーハ1に設定された分割予定ライン3に沿って改質層15を形成するステップである。
なお、改質層15とは、密度、屈折率、機械的強度やその他の物理的特性が周囲のそれとは異なる状態になった領域のことを意味し、溶融処理領域、クラック領域、絶縁破壊領域、屈折率変化領域、及びこれらの領域が混在した領域等を例示できる。また、改質層15は、ウエーハ1の基板2の他の部分よりも機械的な強度等が低い。
実施形態1において、改質層形成ステップ103では、レーザー加工装置20は、ウエーハ1に対して透過性を有する波長のレーザービーム25の集光点26を基板2の内部に設定する。実施形態1において、改質層形成ステップ103では、レーザー加工装置20は、図6に示すように、保持テーブル21とレーザービーム照射ユニット24とを分割予定ライン3に沿って相対的に移動させながらパルス状のレーザービーム25を分割予定ライン3に沿って裏面9側からウエーハ1に照射する。
改質層形成ステップ103では、レーザー加工装置20が、ウエーハ1に対して透過性を有する波長を有するレーザービーム25を照射するために、ウエーハ1の基板2の内部に分割予定ライン3に沿って改質層15を形成する。
なお、実施形態1において、改質層形成ステップ103では、レーザー加工装置20は、保持テーブル21とレーザービーム照射ユニット24とを各分割予定ライン3に沿って相対的に複数回移動させながらパルス状のレーザービーム25を裏面9側からウエーハ1に照射する。即ち、実施形態1において、加熱ステップ102では、レーザー加工装置20は、ウエーハ1の各分割予定ライン3に複数回、パルス状のレーザービーム25を裏面9側から照射する。
なお、本発明において、改質層形成ステップ103では、レーザー加工装置20は、ウエーハ1の各分割予定ライン3に複数回、パルス状のレーザービーム25を裏面9側から照射する際に、集光点26の厚み方向の位置を変更しても良く、出力を変更しても良い。また、本発明において、改質層形成ステップ103では、レーザー加工装置20は、ウエーハ1の各分割予定ライン3に複数回、パルス状のレーザービーム25を裏面9側から照射する際のうち少なくとも1回、レーザービーム25の出力を加熱ステップ102のレーザービーム25の出力よりも高く設定する。
(分割ステップ)
図7は、図3に示されたチップの製造方法の分割ステップにおいて拡張装置がウエーハを保持した状態を模式的に一部断面で示す側面図である。図8は、図3に示されたチップの製造方法の分割ステップにおいて拡張装置がウエーハを個々のチップに分割した状態を模式的に一部断面で示す側面図である。
分割ステップ104は、ウエーハ1に対して外力を付与して分割予定ライン3の内部に形成された改質層15を起点として個々のチップ10に分割するステップである。分割ステップ104では、図7に示すように、拡張装置50がフレーム載置プレート51とフレーム押さえプレート52との間にウエーハ1を開口13の内側に支持した環状フレーム12とテープ11の外縁部とを挟んで保持するとともに、拡張ドラム53の上端に設けられたコロ部材54をテープ11に当接させる。
こうして、分割ステップ104では、図7に示すように、拡張装置50は、テープ11が外縁部と中央部とに亘って平坦な状態で、ウエーハ1を支持した環状フレーム12などをフレーム載置プレート51とフレーム押さえプレート52とで保持する。分割ステップ104では、拡張装置50は、環状フレーム12とウエーハ1とをウエーハ1の表面に対して交差(実施形態1では、直交)する方向に沿って相対的に移動させる。実施形態1において、分割ステップ104では、拡張装置50は、図8に示すように、拡張ドラム53を上昇させて、環状フレーム12とウエーハ1とを、ウエーハ1の表面に対して交差(実施形態1では、直交)する方向に沿って相対的に移動させる。
すると、テープ11のウエーハ1の外縁と環状フレーム12の内縁との間をコロ部材54が下方から上方に向けて押圧するとともに、テープ11が面方向に拡張される。テープ11の拡張の結果、テープ11に放射状に引張力が作用する。ウエーハ1の裏面9に貼着されたテープ11に放射状に引張力が作用すると、ウエーハ1は、分割予定ライン3に沿って改質層15が形成され、かつ絶縁膜6、Si薄膜7及びパシベーション膜8が分割予定ライン3に沿って脆化されているので、改質層15を基点として分割予定ライン3に沿って、基板2、絶縁膜6、Si薄膜7及びパシベーション膜8が分割される。
こうして、分割ステップ104では、ウエーハ1は、個々のチップ10に分割される。個々に分割されたチップ10は、テープ11からピックアップされる。
以上説明した実施形態1に係るチップの製造方法は、集光点26をウエーハ1の表面4近傍に設定してレーザービーム25を分割予定ライン3に沿って照射することで絶縁膜6、Si薄膜及びパシベーション膜8を加熱することにより脆化し、その後、基板2の内部に改質層15を形成して、ウエーハ1を個々のチップ10に分割する。このために、チップ10の製造方法は、加熱により分割不良の原因となっていた絶縁膜6、Si薄膜7及びパシベーション膜8を脆化するため、これらを分割し易くすることが可能となる。その結果、実施形態1に係るチップの製造方法は、基板2上に絶縁膜6とシリコンで構成されたSi薄膜とパシベーション膜8が積層されたウエーハ1のチップ10への分割不良を抑制することができるという効果を奏する。
〔変形例〕
本発明の実施形態1の変形例に係るチップの製造方法を図面に基づいて説明する。図9は、実施形態1の変形例に係るチップの製造方法の加熱ステップのレーザービームのスポットの形状を模式的に示す平面図である。なお、図9は、実施形態1と同一部分に同一符号を付して説明を省略する。
変形例にかかるチップの製造方法は、加熱ステップ102におけるレーザービーム25のスポット251の形状を、図9に示すように、レーザービーム25がデバイス5に照射されることを規制できる形状に形成する事以外、実施形態1と同じである。なお、図9では、レーザービーム25のスポット251の形状は、分割予定ライン3に沿って延びた長円形状であるが、本発明では、レーザービーム25がデバイス5に照射されないのであれば、図9に示された形状に限定されない。なお、レーザービーム25のスポット251の形状は、周知のマスク、または、空間光変調器(LCOS;Liquid Crystal On Silicon)を用いて例えば図9のように形成する。
変形例にかかるチップの製造方法は、集光点26をウエーハ1の表面4近傍に設定してレーザービーム25を分割予定ライン3に沿って照射することで絶縁膜6、Si薄膜及びパシベーション膜8を加熱することにより脆化するので、これらを分割し易くすることが可能となり、実施形態1と同様に、基板2上に絶縁膜6とシリコンで構成されたSi薄膜7とパシベーション膜8が積層されたウエーハ1のチップ10への分割不良を抑制することができるという効果を奏する。
また、表面4から裏面9に向かって貫通孔を有するようなデバイスの場合、加熱ステップ102において、裏面9から入射したレーザービーム25が貫通孔に影響されて表面4近傍に到達するエネルギー密度が貫通孔がない場合から変化してしまう。そこで、変形例にかかるチップの製造方法は、加熱ステップ102におけるレーザービーム25のスポット251の形状を、レーザービーム25がデバイス5に照射されることを規制できる形状に形成するので、レーザービーム25がデバイス5の構造の影響を受けることなく加工が可能となる。
また、本発明では、改質層形成ステップ103におけるレーザービーム25のスポット251の形状を、図9に示すように、レーザービーム25がデバイス5に照射されることを規制できる形状に形成しても良い。
次に、本発明の発明者は前述した実施形態1に係るチップの製造方法の効果を、比較例及び本発明品それぞれにおいて、同じウエーハ1を個々のチップ10に分割して、個片化されたチップ10の割合(以下、分割率という)を測定することで、確認した。結果を表1に示す。
Figure 0007611710000001
表1の比較例は、実施形態1に係るチップの製造方法の加熱ステップ102を実施することなく、保持ステップ101、改質層形成ステップ103及び分割ステップ104を順に実施して、ウエーハ1を個々のチップ10に分割した。
表1の本発明品は、実施形態1に係るチップの製造方法を実施して、ウエーハ1を個々のチップ10に分割した。
結果を表1に示す確認では、比較例の改質層形成ステップ103、本発明品の加熱ステップ102及び改質層形成ステップ103のレーザービーム25の繰り返し周波数、レーザービーム照射ユニット24と保持テーブル21の相対的な移動速度を同じにした。
また、本発明品は、加熱ステップ102では、デフォーカスの位置を-0.093mmとし、レーザービーム25の出力を0.2Wとして、各分割予定ライン3に沿って2回(以下、パスと記す)裏面9側からウエーハ1にレーザービーム25を照射した。
また、本発明品、及び比較例は、改質層形成ステップ103では、各分割予定ライン3に沿って5パス、裏面9側からウエーハ1にレーザービーム25を照射し、1パス目のデフォーカスの位置を-0.09mmとし、レーザービーム25の出力を0.4Wとし、2パス目のデフォーカスの位置を-0.075mmとし、レーザービーム25の出力を2.0Wとし、3パス目のデフォーカスの位置を-0.014mmとし、レーザービーム25の出力を0.3Wとし、4パス目のデフォーカスの位置を-0.04mmとし、レーザービーム25の出力を1.6Wとし、5パス目のデフォーカスの位置を-0.055mmとし、レーザービーム25の出力を2.0Wとした。
表1によれば、比較例では、60%のチップ10しか個片化できなかった。このような比較例に対して、本発明品では、100%のチップ10を個片化することができた。
したがって、表1によれば、加熱ステップ102において、ウエーハ1の裏面9側から、ウエーハ1に対して透過性を有する波長のレーザービーム25の集光点26をウエーハ1の表面4近傍に位置付けて照射し、ウエーハ1に設定された分割予定ライン3に沿って絶縁膜6、Si薄膜及びパシベーション膜8を加熱して脆化させることで、基板2上に絶縁膜6とシリコンで構成されたSi薄膜7とパシベーション膜8が積層されたウエーハ1のチップ10への分割不良を抑制することができることが明らかとなった。
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。例えば、本発明は、チップ10に分割される対象のウエーハ1は、Si薄膜7上にパシベーション膜8が形成されていなくても良い。
また、本発明では、チップ10に分割される対象のウエーハ1は、SOIウエーハに限定されない。本発明では、チップ10に分割される対象のウエーハ1は、基板2とSi薄膜7とが絶縁膜6である接着剤により接着され、固定されたものでも良い。
1 ウエーハ
2 基板
3 分割予定ライン
4 表面
6 絶縁膜
7 Si薄膜(薄膜)
8 パシベーション膜
9 裏面
10 チップ
15 改質層
21 保持テーブル
25 レーザービーム
26 集光点
101 保持ステップ
102 加熱ステップ
103 改質層形成ステップ
104 分割ステップ

Claims (3)

  1. シリコンで構成された基板と、該基板上に形成された絶縁膜と、該絶縁膜上に形成されかつシリコンで構成された薄膜と、を表面側に有するウエーハを分割してチップを製造するチップの製造方法であって、
    該ウエーハの表面側を保持テーブルで保持する保持ステップと、
    該保持ステップの後、該ウエーハに対して透過性を有する波長のレーザービームの集光点を該ウエーハの表面近傍に位置付けて照射し、該ウエーハに設定された分割予定ラインに沿って該絶縁膜および該薄膜を加熱して脆化させる加熱ステップと、
    該加熱ステップの後、該ウエーハに対して透過性を有する波長のレーザービームの集光点をウエーハの該基板の内部に位置付けて照射し、該ウエーハに設定された分割予定ラインに沿って改質層を形成する改質層形成ステップと、
    該ウエーハに対して外力を付与して該分割予定ラインの内部に形成された改質層を起点として個々のチップに分割する分割ステップと、
    を有し、
    該加熱ステップと該改質層形成ステップでは、該ウエーハの裏面側に該レーザービームを照射するチップの製造方法。
  2. 該加熱ステップにおいて、
    該レーザービームのエネルギーは該絶縁膜および該薄膜の加工閾値を超えないように設定されることを特徴とする、請求項1に記載のチップの製造方法。
  3. 該ウエーハは、該薄膜上に更にパシベーション膜を有し、
    該加熱ステップは、
    該絶縁膜および該薄膜を加熱すると共に該パシベーション膜の加熱も行うことを特徴とする、請求項1または請求項2に記載のチップの製造方法。
JP2021002549A 2021-01-12 2021-01-12 チップの製造方法 Active JP7611710B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021002549A JP7611710B2 (ja) 2021-01-12 2021-01-12 チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021002549A JP7611710B2 (ja) 2021-01-12 2021-01-12 チップの製造方法

Publications (2)

Publication Number Publication Date
JP2022107883A JP2022107883A (ja) 2022-07-25
JP7611710B2 true JP7611710B2 (ja) 2025-01-10

Family

ID=82556227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021002549A Active JP7611710B2 (ja) 2021-01-12 2021-01-12 チップの製造方法

Country Status (1)

Country Link
JP (1) JP7611710B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104545A1 (ja) 2008-02-19 2009-08-27 アルプス電気株式会社 半導体圧力センサの製造方法
JP2010114288A (ja) 2008-11-07 2010-05-20 Sony Corp 半導体装置の製造方法、半導体装置および電子機器
JP2015050226A (ja) 2013-08-30 2015-03-16 株式会社ディスコ ウェーハの加工方法
JP2017069269A (ja) 2015-09-28 2017-04-06 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP2019009273A (ja) 2017-06-23 2019-01-17 株式会社ディスコ ウェーハの加工方法
JP2019016651A (ja) 2017-07-04 2019-01-31 株式会社ディスコ ウェーハの加工方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104545A1 (ja) 2008-02-19 2009-08-27 アルプス電気株式会社 半導体圧力センサの製造方法
JP2010114288A (ja) 2008-11-07 2010-05-20 Sony Corp 半導体装置の製造方法、半導体装置および電子機器
JP2015050226A (ja) 2013-08-30 2015-03-16 株式会社ディスコ ウェーハの加工方法
JP2017069269A (ja) 2015-09-28 2017-04-06 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP2019009273A (ja) 2017-06-23 2019-01-17 株式会社ディスコ ウェーハの加工方法
JP2019016651A (ja) 2017-07-04 2019-01-31 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
JP2022107883A (ja) 2022-07-25

Similar Documents

Publication Publication Date Title
JP3825753B2 (ja) 半導体装置の製造方法
JP6053381B2 (ja) ウェーハの分割方法
CN101345212B (zh) 晶片的分割方法
CN105047612B (zh) 晶片的加工方法
JP6013859B2 (ja) ウェーハの加工方法
JP7604155B2 (ja) ウェーハの加工方法
KR102210284B1 (ko) 웨이퍼의 가공 방법
CN103489772A (zh) 晶片的加工方法
TWI868313B (zh) 晶片的製造方法
JP2017536695A (ja) 調整可能な吸収を伴う多層レーザ剥離構造体
JP6782617B2 (ja) 被加工物の固定方法、及び被加工物の加工方法
JP6457223B2 (ja) 基板分離方法および半導体製造装置
JP2018182078A (ja) 分割方法
KR20170042817A (ko) 양면에 칩이 장착되는 웨이퍼를 제작하기 위한 방법
JP7611710B2 (ja) チップの製造方法
CN107799406A (zh) 用于加工晶片的方法和用于加工载体的方法
JP7527728B2 (ja) チップの製造方法
JP7583706B2 (ja) 半導体装置の製造方法及び積層体
KR102181999B1 (ko) 확장 시트, 확장 시트의 제조 방법 및 확장 시트의 확장 방법
KR102854905B1 (ko) 웨이퍼의 가공 방법
JP7344695B2 (ja) チップの製造方法
JP7420508B2 (ja) レーザー加工方法
JP2026006833A (ja) デバイスの製造方法
JP2025137170A (ja) 貼り合わせ基板の加工方法
JP2019197806A (ja) 被加工物の加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241224

R150 Certificate of patent or registration of utility model

Ref document number: 7611710

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150