JP7611833B2 - 命令の実行における桁検証チェック制御 - Google Patents
命令の実行における桁検証チェック制御 Download PDFInfo
- Publication number
- JP7611833B2 JP7611833B2 JP2021540030A JP2021540030A JP7611833B2 JP 7611833 B2 JP7611833 B2 JP 7611833B2 JP 2021540030 A JP2021540030 A JP 2021540030A JP 2021540030 A JP2021540030 A JP 2021540030A JP 7611833 B2 JP7611833 B2 JP 7611833B2
- Authority
- JP
- Japan
- Prior art keywords
- digit
- check
- verification
- sign
- indicator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
- G06F11/1052—Bypassing or disabling error detection or correction
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30094—Condition code generation, e.g. Carry, Zero flag
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/3826—Bypassing or forwarding of data results, e.g. locally between pipeline stages or within a pipeline stage
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
- G06F2207/4912—Non-specified BCD representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Quality & Reliability (AREA)
- Executing Machine-Instructions (AREA)
- Retry When Errors Occur (AREA)
- Detection And Correction Of Errors (AREA)
Description
MVC B,A [Bはその後に12 3Cを含む]
OI B,0xF [Bはその後に12 3Fを含む。OIは符号をFに効果的に変更する「or-immediate」である]
Claims (20)
- コンピューティング環境内における処理を容易にするためのコンピュータ・プログラムを記録し、処理回路によって読取り可能であり、方法を実行するための命令を記憶するコンピュータ可読記憶媒体であって、前記方法が、
少なくとも1つの入力値を使用して1つまたは複数の演算を実行する命令を取得することであって、前記命令が単一のアーキテクト命令であり、前記命令が、桁検証チェック制御が前記命令の実行に関して有効にされているかどうかを制御するための検証なし指標を、演算結果の符号の妥当性が検証される符号検証チェックを制御するための符号検証指標とは別に含む、前記取得することと、
前記命令を実行することであって、
前記検証なし指標に基づいて、桁検証チェック制御が前記命令の実行に関して有効にされているかどうかを判定すること、
前記判定することに基づいて処理を実行することであって、前記検証なし指標が規定値に設定されていることに基づいて、桁検証チェック制御が有効にされ、前記処理が、前記実行することにより出力された桁チェック・エラー指標に、前記少なくとも1つの入力値に関して桁チェック・エラーがないことを示すように強制することを含む、前記処理を実行すること
を含み、前記符号検証チェックは、前記検証なし指標が前記規定値に設定されていなければ、符号演算制御が符号の維持または補完を指定する場合には行われ、符号演算制御が符号の強制正または強制負を指定する場合には前記符号検証指標の設定に依存して行われる、前記命令を実行することと
を含む、コンピュータ可読記憶媒体。 - 前記実行することが、前記少なくとも1つの入力値の桁検証チェックを実行することをさらに含み、前記桁検証チェックが、前記少なくとも1つの入力値が規定位置に数字を含むかどうかを検証すること、および、前記検証に基づいて、桁チェック・エラーが前記少なくとも1つの入力値に関して存在するかどうかを示す結果を出力することである、請求項1に記載のコンピュータ可読記憶媒体。
- 前記検証なし指標が前記規定値に設定されていることに基づいて、前記処理が、前記桁検証チェックの出力結果を処理して、桁チェック・エラーが存在することを前記桁検証チェックの前記出力結果が示しているかどうかに関係なく、桁チェック・エラーがないことを示す、請求項2に記載のコンピュータ可読記憶媒体。
- 前記実行することにより出力された前記桁チェック・エラー指標が、桁チェック・エラーがないことを示す前記桁検証チェックの前記処理済み出力結果を含む、請求項3に記載のコンピュータ可読記憶媒体。
- 前記検証なし指標が前記規定値に設定されていることに基づいて、前記処理が、前記少なくとも1つの入力値以外の、選択された少なくとも1つの予め定めた値を入力として前記桁検証チェックに送ることをさらに含み、前記少なくとも1つの予め定めた入力が、前記桁検証チェックが桁チェック・エラーがないことを示すように出力結果について構成されていることに基づいて選択され、前記実行することにより出力された前記桁チェック・エラー指標が、桁チェック・エラーがないことを示す前記桁検証チェックの前記出力結果を含む、請求項2に記載のコンピュータ可読記憶媒体。
- 前記検証なし指標が前記規定値に設定されていることに基づいて、前記少なくとも1つの入力値が規定位置に数字を含むかどうかを検証するための前記少なくとも1つの入力値の桁検証チェックが省略される、請求項1に記載のコンピュータ可読記憶媒体。
- 前記少なくとも1つの入力値が少なくとも1つの2進化10進数を含む、請求項1に記載のコンピュータ可読記憶媒体。
- 前記検証なし指標が前記命令のフィールドに位置する、請求項1に記載のコンピュータ可読記憶媒体。
- 前記処理を実行することが、前記検証なし制御指標を、桁チェック・エラーがないことを示すように前記桁チェック・エラー指標を設定するハードウェアへの入力として使用する、請求項1に記載のコンピュータ可読記憶媒体。
- 前記規定値が第1の値であり、前記検証なし指標が前記第1の値とは異なる第2の値に設定されていることに基づいて、前記桁検証チェック制御が無効にされ、
前記処理が、
前記少なくとも1つの入力値の桁検証チェックを実行することであって、前記桁検証チェックが、前記少なくとも1つの入力値が規定位置に数字を含むかどうかを検証すること、および、前記検証に基づいて、桁チェック・エラーが前記少なくとも1つの入力値に関して存在するかどうかを示す結果を出力することである、前記実行すること、
前記桁検証チェックの前記結果を、前記実行することにより出力された前記桁チェック・エラー指標として使用すること
を含む、請求項1に記載のコンピュータ可読記憶媒体。 - コンピューティング環境内における処理を容易にするためのコンピュータ・システムであって、
メモリと、
前記メモリに結合されたプロセッサと
を備え、前記コンピュータ・システムが、
少なくとも1つの入力値を使用して1つまたは複数の演算を実行する命令を取得することであって、前記命令が単一のアーキテクト命令であり、前記命令が、桁検証チェック制御が前記命令の実行に関して有効にされているかどうかを制御するための検証なし指標を、演算結果の符号の妥当性が検証される符号検証チェックを制御するための符号検証指標とは別に含む、前記取得することと、
前記命令を実行することであって、
前記検証なし指標に基づいて、桁検証チェック制御が前記命令の実行に関して有効にされているかどうかを判定すること、
前記判定することに基づいて処理を実行することであって、前記検証なし指標が規定値に設定されていることに基づいて、桁検証チェック制御が有効にされ、前記処理が、前記実行することにより出力された桁チェック・エラー指標に、前記少なくとも1つの入力値に関して桁チェック・エラーがないことを示すように強制することを含む、前記処理を実行すること
を含み、前記符号検証チェックは、前記検証なし指標が前記規定値に設定されていなければ、符号演算制御が符号の維持または補完を指定する場合には行われ、符号演算制御が符号の強制正または強制負を指定する場合には前記符号検証指標の設定に依存して行われる、前記命令を実行することと
を含む方法を実行するように構成されている、コンピュータ・システム。 - 前記実行することが、前記少なくとも1つの入力値の桁検証チェックを実行することをさらに含み、前記桁検証チェックが、前記少なくとも1つの入力値が規定位置に数字を含むかどうかを検証すること、および、前記検証に基づいて、桁チェック・エラーが前記少なくとも1つの入力値に関して存在するかどうかを示す結果を出力することである、請求項11に記載のコンピュータ・システム。
- 前記検証なし指標が前記規定値に設定されていることに基づいて、前記処理が、前記桁検証チェックの出力結果を処理して、桁チェック・エラーが存在することを前記桁検証チェックの前記出力結果が示しているかどうかに関係なく、桁チェック・エラーがないことを示し、前記実行することにより出力された前記桁チェック・エラー指標が、桁チェック・エラーがないことを示す前記桁検証チェックの前記処理済み出力結果を含む、請求項12に記載のコンピュータ・システム。
- 前記検証なし指標が前記規定値に設定されていることに基づいて、前記処理が、前記少なくとも1つの入力値以外の、選択された少なくとも1つの予め定めた値を入力として前記桁検証チェックに送ることをさらに含み、前記少なくとも1つの予め定めた入力が、前記桁検証チェックが桁チェック・エラーがないことを示すように出力結果について構成されていることに基づいて選択され、前記実行することにより出力された前記桁チェック・エラー指標が、桁チェック・エラーがないことを示す前記桁検証チェックの前記出力結果を含む、請求項12に記載のコンピュータ・システム。
- 前記少なくとも1つの入力値が少なくとも1つの2進化10進数を含む、請求項11に記載のコンピュータ・システム。
- 前記処理を実行することが、前記検証なし制御指標を、桁チェック・エラーがないことを示すように前記桁チェック・エラー指標を設定するハードウェアへの入力として使用する、請求項11に記載のコンピュータ・システム。
- コンピューティング環境内における処理を容易にするコンピュータ実装方法であって、
少なくとも1つの入力値を使用して1つまたは複数の演算を実行する命令を取得することであって、前記命令が単一のアーキテクト命令であり、前記命令が、桁検証チェック制御が前記命令の実行に関して有効にされているかどうかを制御するための検証なし指標を、演算結果の符号の妥当性が検証される符号検証チェックを制御するための符号検証指標とは別に含む、前記取得することと、
前記命令を実行することであって、
前記検証なし指標に基づいて、桁検証チェック制御が前記命令の実行に関して有効にされているかどうかを判定すること、
前記判定することに基づいて処理を実行することであって、前記検証なし指標が規定値に設定されていることに基づいて、桁検証チェック制御が有効にされ、前記処理が、前記実行することにより出力された桁チェック・エラー指標に、前記少なくとも1つの入力値に関して桁チェック・エラーがないことを示すように強制することを含む、前記処理を実行すること
を含み、前記符号検証チェックは、前記検証なし指標が前記規定値に設定されていなければ、符号演算制御が符号の維持または補完を指定する場合には行われ、符号演算制御が符号の強制正または強制負を指定する場合には前記符号検証指標の設定に依存して行われる、前記命令を実行することと
を含む、方法。 - 前記実行することが、前記少なくとも1つの入力値の桁検証チェックを実行することをさらに含み、前記桁検証チェックが、前記少なくとも1つの入力値が規定位置に数字を含むかどうかを検証すること、および、前記検証に基づいて、桁チェック・エラーが前記少なくとも1つの入力値に関して存在するかどうかを示す結果を出力することである、請求項17に記載の方法。
- 前記検証なし指標が前記規定値に設定されていることに基づいて、前記処理が、前記桁検証チェックの出力結果を処理して、桁チェック・エラーが存在することを前記桁検証チェックの前記出力結果が示しているかどうかに関係なく、桁チェック・エラーがないことを示し、前記実行することにより出力された前記桁チェック・エラー指標が、桁チェック・エラーがないことを示す前記桁検証チェックの前記処理済み出力結果を含む、請求項18に記載の方法。
- 前記検証なし指標が前記規定値に設定されていることに基づいて、前記処理が、前記少なくとも1つの入力値以外の、選択された少なくとも1つの予め定めた値を入力として前記桁検証チェックに送ることをさらに含み、前記少なくとも1つの予め定めた入力が、前記桁検証チェックが桁チェック・エラーがないことを示すように出力結果について構成されていることに基づいて選択され、前記実行することにより出力された前記桁チェック・エラー指標が、桁チェック・エラーがないことを示す前記桁検証チェックの前記出力結果を含む、請求項18に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/277,486 US11099853B2 (en) | 2019-02-15 | 2019-02-15 | Digit validation check control in instruction execution |
| US16/277,486 | 2019-02-15 | ||
| PCT/IB2020/050594 WO2020165668A1 (en) | 2019-02-15 | 2020-01-27 | Digit validation check control in instruction execution |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022520712A JP2022520712A (ja) | 2022-04-01 |
| JP7611833B2 true JP7611833B2 (ja) | 2025-01-10 |
Family
ID=72043223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021540030A Active JP7611833B2 (ja) | 2019-02-15 | 2020-01-27 | 命令の実行における桁検証チェック制御 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11099853B2 (ja) |
| JP (1) | JP7611833B2 (ja) |
| CN (1) | CN113518971B (ja) |
| DE (1) | DE112020000805T5 (ja) |
| GB (1) | GB2595191B (ja) |
| WO (1) | WO2020165668A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11099853B2 (en) * | 2019-02-15 | 2021-08-24 | International Business Machines Corporation | Digit validation check control in instruction execution |
| US11042371B2 (en) | 2019-09-11 | 2021-06-22 | International Business Machines Corporation | Plausability-driven fault detection in result logic and condition codes for fast exact substring match |
| US10996951B2 (en) * | 2019-09-11 | 2021-05-04 | International Business Machines Corporation | Plausibility-driven fault detection in string termination logic for fast exact substring match |
| US11442726B1 (en) | 2021-02-26 | 2022-09-13 | International Business Machines Corporation | Vector pack and unpack instructions |
| US20250307124A1 (en) * | 2024-03-27 | 2025-10-02 | International Business Machines Corporation | Vector test zoned instruction for validity testing |
| US12430127B1 (en) * | 2024-03-27 | 2025-09-30 | International Business Machines Corporation | Vector test decimal instruction for validity testing |
| US20250328346A1 (en) * | 2024-04-22 | 2025-10-23 | International Business Machines Corporation | Instruction with a preserve sign control |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010503935A (ja) | 2006-09-22 | 2010-02-04 | インテル コーポレイション | 命令に応じた丸め処理の実行 |
| JP2017515177A (ja) | 2014-03-26 | 2017-06-08 | インテル・コーポレーション | 3ソースオペランド浮動小数点加算プロセッサ、方法、システム、及び命令 |
| US20180095726A1 (en) | 2016-09-30 | 2018-04-05 | International Business Machines Corporation | Perform sign operation decimal instruction |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677235B2 (ja) * | 1986-08-14 | 1994-09-28 | 日本電気株式会社 | 情報処理装置 |
| JP2504847B2 (ja) * | 1989-10-27 | 1996-06-05 | 甲府日本電気株式会社 | 10進デ―タのチェック回路 |
| IL100987A (en) | 1991-02-27 | 1995-10-31 | Digital Equipment Corp | Method and apparatus for compiling code |
| US5925125A (en) * | 1993-06-24 | 1999-07-20 | International Business Machines Corporation | Apparatus and method for pre-verifying a computer instruction set to prevent the initiation of the execution of undefined instructions |
| GB9510834D0 (en) | 1995-05-27 | 1995-07-19 | Int Computers Ltd | Decimal arithmetic apparatus and method |
| US5761474A (en) * | 1996-05-24 | 1998-06-02 | Hewlett-Packard Co. | Operand dependency tracking system and method for a processor that executes instructions out of order |
| US6178495B1 (en) * | 1998-04-30 | 2001-01-23 | International Business Machines Corporation | Processor E-unit to I-unit interface instruction modification with E-unit opcode computer logic in the unit |
| US6862565B1 (en) | 2000-04-13 | 2005-03-01 | Hewlett-Packard Development Company, L.P. | Method and apparatus for validating cross-architecture ISA emulation |
| US6970898B2 (en) | 2001-05-25 | 2005-11-29 | Sun Microsystems, Inc. | System and method for forcing floating point status information to selected values |
| US7133890B2 (en) | 2001-05-25 | 2006-11-07 | Sun Microsystems, Inc. | Total order comparator unit for comparing values of two floating point operands |
| US7346735B2 (en) | 2004-04-08 | 2008-03-18 | Intel Corporation | Virtualized load buffers |
| US7543007B2 (en) | 2005-08-22 | 2009-06-02 | Sun Microsystems, Inc. | Residue-based error detection for a shift operation |
| US8560591B2 (en) | 2007-04-25 | 2013-10-15 | International Business Machines Corporation | Detection of potential need to use a larger data format in performing floating point operations |
| US20100262813A1 (en) * | 2009-04-14 | 2010-10-14 | International Business Machines Corporation | Detecting and Handling Short Forward Branch Conversion Candidates |
| US8856759B2 (en) | 2010-02-01 | 2014-10-07 | Bull Hn Information Systems Inc. | Method and apparatus providing COBOL decimal type arithmetic functions with improved performance |
| WO2012077185A1 (ja) | 2010-12-07 | 2012-06-14 | 富士通株式会社 | 10進絶対値加算器 |
| US9075621B2 (en) * | 2011-12-23 | 2015-07-07 | Arm Limited | Error recovery upon reaching oldest instruction marked with error or upon timed expiration by flushing instructions in pipeline pending queue and restarting execution |
| US9329861B2 (en) | 2011-12-29 | 2016-05-03 | International Business Machines Corporation | Convert to zoned format from decimal floating point format |
| US9335993B2 (en) | 2011-12-29 | 2016-05-10 | International Business Machines Corporation | Convert from zoned format to decimal floating point format |
| JP2013242700A (ja) | 2012-05-21 | 2013-12-05 | Internatl Business Mach Corp <Ibm> | コード最適化方法、プログラム及びシステム |
| US9477476B2 (en) * | 2012-11-27 | 2016-10-25 | Qualcomm Incorporated | Fusing immediate value, write-based instructions in instruction processing circuits, and related processor systems, methods, and computer-readable media |
| US9940182B1 (en) | 2013-09-13 | 2018-04-10 | Stott Creations LLC | Business rule engine validation systems and related methods |
| US9454370B2 (en) * | 2014-03-14 | 2016-09-27 | International Business Machines Corporation | Conditional transaction end instruction |
| US20160092163A1 (en) | 2014-09-30 | 2016-03-31 | International Business Machines Corporation | Machine instructions for converting from decimal floating point format to packed decimal format |
| US20160092162A1 (en) | 2014-09-30 | 2016-03-31 | International Business Machines Corporation | Machine instructions for converting to decimal floating point format from packed decimal format |
| US9514305B2 (en) * | 2014-10-17 | 2016-12-06 | Qualcomm Incorporated | Code pointer authentication for hardware flow control |
| US10698688B2 (en) * | 2015-06-24 | 2020-06-30 | International Business Machines Corporation | Efficient quantization of compare results |
| US10409606B2 (en) * | 2015-06-26 | 2019-09-10 | Microsoft Technology Licensing, Llc | Verifying branch targets |
| EP3398052A1 (en) * | 2015-12-29 | 2018-11-07 | Intel Corporation | Hardware apparatus and methods for converting encoding formats |
| US11099853B2 (en) * | 2019-02-15 | 2021-08-24 | International Business Machines Corporation | Digit validation check control in instruction execution |
-
2019
- 2019-02-15 US US16/277,486 patent/US11099853B2/en active Active
-
2020
- 2020-01-27 CN CN202080013466.9A patent/CN113518971B/zh active Active
- 2020-01-27 WO PCT/IB2020/050594 patent/WO2020165668A1/en not_active Ceased
- 2020-01-27 JP JP2021540030A patent/JP7611833B2/ja active Active
- 2020-01-27 GB GB2112124.9A patent/GB2595191B/en active Active
- 2020-01-27 DE DE112020000805.3T patent/DE112020000805T5/de active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010503935A (ja) | 2006-09-22 | 2010-02-04 | インテル コーポレイション | 命令に応じた丸め処理の実行 |
| JP2017515177A (ja) | 2014-03-26 | 2017-06-08 | インテル・コーポレーション | 3ソースオペランド浮動小数点加算プロセッサ、方法、システム、及び命令 |
| US20180095726A1 (en) | 2016-09-30 | 2018-04-05 | International Business Machines Corporation | Perform sign operation decimal instruction |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022520712A (ja) | 2022-04-01 |
| DE112020000805T5 (de) | 2021-12-16 |
| US20200264890A1 (en) | 2020-08-20 |
| WO2020165668A1 (en) | 2020-08-20 |
| GB202112124D0 (en) | 2021-10-06 |
| US11099853B2 (en) | 2021-08-24 |
| GB2595191A (en) | 2021-11-17 |
| GB2595191B (en) | 2022-09-21 |
| CN113518971B (zh) | 2025-05-09 |
| CN113518971A (zh) | 2021-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7611833B2 (ja) | 命令の実行における桁検証チェック制御 | |
| KR102866276B1 (ko) | 벡터 팩 및 언팩 명령들 | |
| US10346134B2 (en) | Perform sign operation decimal instruction | |
| JP7398464B2 (ja) | 命令の実行における負のゼロ制御 | |
| US20230350721A1 (en) | Reducing data format conversion of an accelerator | |
| JP7812601B2 (ja) | 個別の演算パラメータのバリデーションを伴う複数の演算を実行するための単一関数 | |
| US10990390B2 (en) | Decimal load immediate instruction | |
| CA3204622C (en) | Vector pack and unpack instructions | |
| HK40004088B (zh) | 用於促进计算环境内的处理的方法和计算机系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20220512 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220622 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231212 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20240305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20241126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241224 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7611833 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |