JP7613169B2

JP7613169B2 - Semiconductor Module

Info

Publication number: JP7613169B2
Application number: JP2021039286A
Authority: JP
Inventors: 篤志成重; 剛遠藤
Original assignee: Denso Corp; Toyota Motor Corp; Mirise Technologies Corp
Current assignee: Denso Corp; Toyota Motor Corp; Mirise Technologies Corp
Priority date: 2021-03-11
Filing date: 2021-03-11
Publication date: 2025-01-15
Anticipated expiration: 2041-03-11
Also published as: JP2022139064A

Description

本発明は、半導体素子が形成された半導体チップと、半導体チップに電気的に接続される導体で構成された端子と、を備えた半導体モジュールに関するものである。 The present invention relates to a semiconductor module that includes a semiconductor chip on which a semiconductor element is formed and a terminal made of a conductor that is electrically connected to the semiconductor chip.

半導体モジュールのインダクタンスを低減する手法として、逆行する電流同士を近接させ、それぞれの電流に基づいて発生させられる磁束を打ち消し合う原理を利用した構造が知られている。例えば、特許文献１においては、半導体モジュールの外部に冷却器の金属部分が配置される構造としている。このような構造においては、半導体モジュール内において大電流となる主電流が流れる主経路の電流とその電流に基づいて冷却器の金属部分の表面に流れる誘導電流それぞれに基づいて発生させられる磁束を打ち消すことができる。これにより、半導体モジュールのインダクタンスを低減することができる。 As a method for reducing the inductance of a semiconductor module, a structure is known that utilizes the principle of bringing opposing currents close to each other and canceling out the magnetic flux generated based on each current. For example, Patent Document 1 discloses a structure in which the metal part of the cooler is placed outside the semiconductor module. In such a structure, it is possible to cancel out the magnetic flux generated based on the current in the main path through which the main current, which is a large current in the semiconductor module, flows and the induced current that flows on the surface of the metal part of the cooler based on that current. This makes it possible to reduce the inductance of the semiconductor module.

また、磁束を打ち消すためには互いの電流経路を近接させる必要がある。このため、金属－セラミック基板－金属にて構成されるＤＢＣ（Direct Bonded Copper）基板を用い、一方の金属にて主経路を構成しつつ、主経路を構成する金属と他方の金属で構成される誘導電流路とをセラミック基板で絶縁する構造を適用することも行われている。 In addition, to cancel out the magnetic flux, the current paths must be close to each other. For this reason, a direct bonded copper (DBC) substrate made of metal, ceramic substrate and metal is used, and a structure is applied in which the main path is made of one metal, while the metal that makes up the main path is insulated from the induced current path made of the other metal by the ceramic substrate.

特開２０１１－９４６２号公報JP 2011-9462 A

しかしながら、主経路を構成する導体と誘導電流路を構成する導体とが絶縁されている必要があり、これらの近接度を上げると絶縁性が低くなるという問題がある。さらに、これらの近接度を上げたとしても、インダクタンスの低減効果には限界があり、頭打ちとなる。 However, the conductors that make up the main path and the conductors that make up the induced current path must be insulated, and increasing their proximity reduces the insulation. Furthermore, even if the proximity is increased, there is a limit to how much the inductance can be reduced, and it reaches a plateau.

また、主経路の外側に誘導電流路を設ける構造は、誘導電流路よりも更に主経路の外側においては、主電流と誘導電流により右ネジの法則に基づいて発生させられる磁束が逆向きになるため、互いに打ち消されることになる。ところが、主経路と誘導電流路との間や半導体チップの法線方向、換言すれば半導体モジュールの厚み方向（以下、単に厚み方向という）では、磁束が打ち消されず、インダクタンスとして残ってしまう。このため、インダクタンスをより低減できる構造が望まれている。 Furthermore, in a structure in which an induced current path is provided outside the main path, the magnetic flux generated by the main current and the induced current based on the right-handed screw rule will be in opposite directions outside the main path beyond the induced current path, and will cancel each other out. However, between the main path and the induced current path and in the normal direction of the semiconductor chip, in other words, in the thickness direction of the semiconductor module (hereinafter simply referred to as the thickness direction), the magnetic flux is not canceled out and remains as inductance. For this reason, a structure that can further reduce inductance is desired.

本発明は上記点に鑑みて、インダクタンスをより低減できる構造の半導体モジュールを提供することを目的とする。 In view of the above, the present invention aims to provide a semiconductor module with a structure that can further reduce inductance.

上記目的を達成するため、請求項１、３～５および７に記載の発明では、表面および裏面を有し、半導体素子（６、７）が形成された単一または複数の半導体チップ（８、８ａ、８ｂ）と、半導体チップの裏面側に接続され、半導体素子の正極側に接続される第１導体板（１０、１２）と、半導体チップの表面側に接続され、半導体素子の負極側に接続される第２導体板（１１、１３）と、半導体チップと第１導体板および第２導体板を封止する樹脂封止部（１６）と、樹脂封止部内における第１導体板と第２導体板との間に配置された金属部材（２０、２０ａ、２０ｂ）と、金属部材を半導体チップと第１導体板および第２導体板から絶縁させる絶縁膜（２１）と、を有し、半導体素子に主電流が流れる際に、第１導体板と第２導体板との間において半導体チップの表面に対して垂直方向に主電流を流すと共に、第１導体板内および第２導体板内において半導体チップの表面に対して平行な方向に主電流を流し、金属部材内に、誘導電流が流れる誘導電流路を構成する。 In order to achieve the above object, the present invention provides a semiconductor device comprising: a single or multiple semiconductor chips (8, 8a, 8b) having a front surface and a back surface and on which a semiconductor element (6, 7 ) is formed; a first conductor plate (10, 12) connected to the back surface side of the semiconductor chip and connected to the positive electrode side of the semiconductor element; The semiconductor device has a second conductor plate (11, 13) connected to the surface side of the semiconductor chip and connected to the negative side of the semiconductor element, a resin sealing portion (16) that seals the semiconductor chip, the first conductor plate, and the second conductor plate, a metal member (20, 20a, 20b) arranged between the first conductor plate and the second conductor plate in the resin sealing portion, and an insulating film (21) that insulates the metal member from the semiconductor chip, the first conductor plate, and the second conductor plate, and when a main current flows through the semiconductor element, the main current flows between the first conductor plate and the second conductor plate in a direction perpendicular to the surface of the semiconductor chip, and the main current flows within the first conductor plate and the second conductor plate in a direction parallel to the surface of the semiconductor chip, forming an induced current path within which an induced current flows in the metal member.

このように、半導体素子に主電流が流れる際に、第１導体板と第２導体板との間において半導体チップの表面に対して垂直方向に主電流を流すと共に、第１導体板内および第２導体板内において半導体チップの表面に対して平行な方向に主電流を流す。そして、これに伴って、金属部材内に、誘導電流が流れる誘導電流路が構成されるようにしている。このような構成によれば、主電流と金属部材内に流れる誘導電流により右ネジの法則に基づいて発生させられる磁束が逆向きになるため、誘導電流が流れる誘導電流路に対して主電流が流れる主電流路の反対側では互いに打ち消されるように作用する。したがって、インダクタンスの低減が図れる。 In this way, when a main current flows through the semiconductor element, the main current flows between the first and second conductor plates in a direction perpendicular to the surface of the semiconductor chip, and the main current flows within the first and second conductor plates in a direction parallel to the surface of the semiconductor chip. Accordingly, an induced current path is formed within the metal member through which an induced current flows. With this configuration, the magnetic flux generated by the main current and the induced current flowing within the metal member based on the right-handed screw rule is in the opposite direction, so that the induced current and the main current path through which the main current flows cancel each other out on the opposite side of the induced current path through which the induced current flows. This reduces inductance.

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。 The reference symbols in parentheses attached to each component indicate an example of the correspondence between the component and the specific components described in the embodiments described below.

第１実施形態にかかる半導体モジュールが適用されるインバータの回路図である。1 is a circuit diagram of an inverter to which a semiconductor module according to a first embodiment is applied; 第１実施形態にかかる半導体モジュールを冷却器に設置した状態を示す斜視図である。1 is a perspective view showing a state in which a semiconductor module according to a first embodiment is installed in a cooler; 第１実施形態にかかる半導体モジュールおよび電流経路を示した断面模式図である。1 is a schematic cross-sectional view showing a semiconductor module and a current path according to a first embodiment; 第１実施形態にかかる半導体モジュールの断面図である。1 is a cross-sectional view of a semiconductor module according to a first embodiment. 第１実施形態にかかる半導体モジュールの製造工程を示す図である。3A to 3C are diagrams illustrating a manufacturing process of the semiconductor module according to the first embodiment. 図５Ａに続く半導体モジュールの製造工程を示す図である。5B is a diagram showing a manufacturing process of the semiconductor module subsequent to FIG. 5A. 図５Ｂに続く半導体モジュールの製造工程を示す図である。5C is a diagram showing a manufacturing process of the semiconductor module subsequent to FIG. 5B. 図５Ｃに続く半導体モジュールの製造工程を示す図である。5D is a diagram showing a manufacturing process of the semiconductor module subsequent to FIG. 5C. 図５Ｄに続く半導体モジュールの製造工程を示す図である。5D shows a manufacturing process of the semiconductor module subsequent to FIG. 5D. 第２実施形態にかかる半導体モジュールの断面図である。FIG. 11 is a cross-sectional view of a semiconductor module according to a second embodiment. 第２実施形態にかかる半導体モジュールの製造工程を示す図である。10A to 10C are diagrams illustrating a manufacturing process of a semiconductor module according to a second embodiment. 図７Ａに続く半導体モジュールの製造工程を示す図である。7B is a diagram showing a manufacturing process of the semiconductor module subsequent to FIG. 7A. 図７Ｂに続く半導体モジュールの製造工程を示す図である。7B is a diagram showing a manufacturing process of the semiconductor module subsequent to FIG. 7B. 第３実施形態にかかる半導体モジュールおよび電流経路を示した断面模式図である。FIG. 13 is a schematic cross-sectional view showing a semiconductor module and a current path according to a third embodiment.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 The following describes embodiments of the present invention with reference to the drawings. In the following embodiments, parts that are identical or equivalent to each other are denoted by the same reference numerals.

（第１実施形態）
第１実施形態について説明する。本実施形態では、半導体モジュールが冷却器を有するインバータを構成するものとして適用された場合を例に挙げて説明する。まず、図１～図３を用いて、本実施形態にかかる半導体モジュールについて説明する。 First Embodiment
A first embodiment will be described. In this embodiment, a case where a semiconductor module is applied to configure an inverter having a cooler will be described as an example. First, the semiconductor module according to this embodiment will be described with reference to FIGS. 1 to 3.

図１に示すように、インバータ１は、直流電源２に基づいて負荷である三相モータ３を交流駆動するためのものとして使用される。インバータ１は、直列接続した上下アームが三相分並列接続された構成とされ、上アームと下アームとの中間電位を三相モータ３のＵ相、Ｖ相、Ｗ相の各相に順番に入れ替えながら印加する。このインバータ１における上アームと下アームの一相分が、１つの半導体モジュール４とされ、図２に示すように、３つの半導体モジュール４が冷却器５内に配置されることでインバータ１が構成されている。 As shown in FIG. 1, inverter 1 is used to drive a three-phase motor 3, which is a load, with AC power based on DC power source 2. Inverter 1 is configured with upper and lower arms connected in series and connected in parallel for three phases, and applies the intermediate potential between the upper and lower arms to each of the U, V, and W phases of three-phase motor 3 while switching in order. One phase of the upper and lower arms in inverter 1 is made into one semiconductor module 4, and inverter 1 is configured by arranging three semiconductor modules 4 in cooler 5 as shown in FIG. 2.

また、図１に示すように、各上アームと各下アームは、それぞれ、半導体パワー素子であるスイッチング素子６とフリーホイールダイオード（以下、ＦＷＤという）７とによって構成されている。本実施形態では、スイッチング素子６をＩＧＢＴで構成する場合を例に挙げて記載するが、ＭＯＳＦＥＴとすることもできる。本実施形態では、スイッチング素子６とＦＷＤ７を図３に示した同一の半導体チップ８内に形成している。また、スイッチング素子６の表面電極となるエミッタと裏面電極となるコレクタに対してＦＷＤ７のアノードとカソードとをそれぞれ電気的に接続した構造としている。 As shown in FIG. 1, each upper arm and each lower arm is composed of a switching element 6 and a free wheel diode (hereinafter referred to as FWD) 7, which are semiconductor power elements. In this embodiment, the switching element 6 is an IGBT, but it can also be a MOSFET. In this embodiment, the switching element 6 and FWD 7 are formed in the same semiconductor chip 8 shown in FIG. 3. In addition, the anode and cathode of FWD 7 are electrically connected to the emitter, which is the front electrode, and the collector, which is the back electrode, of the switching element 6, respectively.

また、図２に示すように、導体で構成された正極端子Ｐと負極端子Ｎおよび出力端子Ｏが、半導体モジュール４から外部に突き出すように延設されている。これら正極端子Ｐ、負極端子Ｎおよび出力端子Ｏに、直流電源２の正極と負極および三相モータ３がそれぞれ接続されることにより、図１に示す回路構成とされる。 As shown in FIG. 2, a positive terminal P, a negative terminal N, and an output terminal O, which are made of conductors, are extended so as to protrude from the semiconductor module 4 to the outside. The positive and negative poles of the DC power source 2 and the three-phase motor 3 are connected to the positive terminal P, the negative terminal N, and the output terminal O, respectively, to form the circuit configuration shown in FIG. 1.

図２に示すように、各半導体モジュール４はプレート状とされ、冷却器５内において表裏面が挟み込まれて固定されている。冷却器５は、熱伝導率の高いアルミニウムなどの金属にて形成され、図２に示すように複数のプレート５ａ、冷媒導入ポート５ｂ、冷媒排出ポート５ｃ等によって構成されている。複数のプレート５ａは、図示しないフィンを内蔵しつつ、ろう付けなどによって隣り合う２枚一組が組付けられることで内部に冷却水などの冷媒を流す冷媒通路を構成している。そして、各プレート５ａによって形成される各冷媒通路が冷媒導入ポート５ｂおよび冷媒排出ポート５ｃによって繋がれている。これにより、冷媒導入ポート５ｂから導入された冷媒が各冷媒通路を通過したのち冷媒排出ポート５ｃを通じて排出されるようになっている。 As shown in FIG. 2, each semiconductor module 4 is plate-shaped and fixed with its front and back sides sandwiched inside the cooler 5. The cooler 5 is made of a metal such as aluminum with high thermal conductivity, and is composed of multiple plates 5a, refrigerant inlet ports 5b, refrigerant outlet ports 5c, etc., as shown in FIG. 2. The multiple plates 5a incorporate fins (not shown), and are assembled in pairs by brazing or the like to form refrigerant passages through which a refrigerant such as cooling water flows. The refrigerant passages formed by each plate 5a are connected by the refrigerant inlet ports 5b and the refrigerant outlet ports 5c. This allows the refrigerant introduced from the refrigerant inlet ports 5b to pass through each refrigerant passage and then be discharged through the refrigerant outlet ports 5c.

このように構成された冷却器５における二枚のプレート５ａで構成される各組の間には隙間が設けられており、この隙間に各半導体モジュール４が挟み込まれ、グリースなどを介して固定されている。これにより、半導体モジュール４が３つ、つまり三相分備えられたインバータ１が構成されている。なお、本実施形態では、半導体モジュール４の外側面において露出させられる後述するヒートシンク１５の露出面が半導体モジュール４の内部に構成されるスイッチング素子６やＦＷＤ７と絶縁される構造となっている。このため、半導体モジュール４がグリースなどを介して冷却器５に固定される構造としている。しかしながら、インバータ回路を構成する部品が露出されるなど、半導体モジュール４の内部に構成されるスイッチング素子６やＦＷＤ７と絶縁されていない構造とすることもある。その場合には、プレート５ａと半導体モジュール４との間にグリースを介して絶縁部材となるセラミック基板が挟み込まれるようにして、半導体モジュール４とプレート５ａとの間が絶縁されるようにする。 A gap is provided between each pair of two plates 5a in the cooler 5 configured in this manner, and each semiconductor module 4 is sandwiched in the gap and fixed via grease or the like. This configures an inverter 1 equipped with three semiconductor modules 4, that is, three phases. In this embodiment, the exposed surface of the heat sink 15, which is described later and exposed on the outer side of the semiconductor module 4, is insulated from the switching elements 6 and FWD 7 configured inside the semiconductor module 4. For this reason, the semiconductor module 4 is fixed to the cooler 5 via grease or the like. However, there are also cases where the components that configure the inverter circuit are exposed and are not insulated from the switching elements 6 and FWD 7 configured inside the semiconductor module 4. In that case, a ceramic substrate serving as an insulating member is sandwiched between the plate 5a and the semiconductor module 4 via grease, so that the semiconductor module 4 and the plate 5a are insulated from each other.

次に、このように構成されるインバータ１に備えられる半導体モジュール４の詳細構造について、図３、図４および図５Ａ～図５Ｆを参照して説明する。半導体モジュール４は、三相分の各アームの３つ分が備えられることでインバータ回路を構成しているが、各半導体モジュール４の構造については同じになっている。なお、図４は、図５ＦのIV－IV断面図に相当している。図３は、図４を簡素化して記載した図であり、半導体モジュール４内での電流の流れについても矢印で記載してある。図５Ａ～図５Ｅは、半導体モジュール４の製造工程中の様子を図４の上面側から視た図として示したものである。 Next, the detailed structure of the semiconductor module 4 provided in the inverter 1 thus configured will be described with reference to Figures 3, 4, and 5A to 5F. The semiconductor modules 4 are provided in three arms for three phases to form an inverter circuit, but the structure of each semiconductor module 4 is the same. Note that Figure 4 corresponds to the IV-IV cross-sectional view of Figure 5F. Figure 3 is a simplified version of Figure 4, and the flow of current within the semiconductor module 4 is also indicated by arrows. Figures 5A to 5E show the semiconductor module 4 during the manufacturing process as viewed from the top side of Figure 4.

図３、図４および図５Ａ～図５Ｅに示すように、半導体モジュール４は、半導体チップ８、導体ブロック９を備えている。また、半導体モジュール４は、正極端子Ｐに繋がる正極板１０、接続板１１、出力端子Ｏに繋がる出力板１２、負極端子Ｎに繋がる負極板１３、ゲート端子を含む信号端子１４、ヒートシンク１５などを備えている。そして、これら各部が図３に示すように樹脂封止部１６によって樹脂封止されることで一体化された構造の半導体モジュール４が構成されている。 As shown in Figures 3, 4, and 5A to 5E, the semiconductor module 4 includes a semiconductor chip 8 and a conductor block 9. The semiconductor module 4 also includes a positive electrode plate 10 connected to a positive electrode terminal P, a connection plate 11, an output plate 12 connected to an output terminal O, a negative electrode plate 13 connected to a negative electrode terminal N, signal terminals 14 including a gate terminal, and a heat sink 15. These components are then resin-sealed by a resin sealing portion 16 as shown in Figure 3 to form the semiconductor module 4 with an integrated structure.

半導体チップ８は、スイッチング素子６およびＦＷＤ７が形成されているチップであり、２枚備えられている。具体的には、２枚の半導体チップ８は、三相各相における上下アームを構成している。一方の半導体チップ８ａには、三相各相において、上アームを構成する並列接続されたスイッチング素子６およびＦＷＤ７が形成されている。また、他方の半導体チップ８ｂには、下アームを構成する並列接続されたスイッチング素子６およびＦＷＤ７が形成されている。つまり、本実施形態の半導体モジュール４は、各相の上下アームを構成する２つの半導体チップ８を樹脂封止部１６によって樹脂封止して一体化した２ｉｎ１構造となっている。なお、この２つの半導体チップ８ａおよび半導体チップ８ｂがそれぞれ第１半導体チップと第２半導体チップに相当する。 The semiconductor chip 8 is a chip on which the switching element 6 and the FWD 7 are formed, and two semiconductor chips 8 are provided. Specifically, the two semiconductor chips 8 constitute the upper and lower arms of each of the three phases. One semiconductor chip 8a has the switching element 6 and the FWD 7 connected in parallel that constitute the upper arm of each of the three phases formed therein. The other semiconductor chip 8b has the switching element 6 and the FWD 7 connected in parallel that constitute the lower arm formed therein. In other words, the semiconductor module 4 of this embodiment has a 2-in-1 structure in which the two semiconductor chips 8 that constitute the upper and lower arms of each phase are resin-sealed and integrated with the resin sealing portion 16. The two semiconductor chips 8a and 8b correspond to the first semiconductor chip and the second semiconductor chip, respectively.

各半導体チップ８は、スイッチング素子６およびＦＷＤ７が形成された同じ構造のものとされている。各半導体チップ８に形成されたスイッチング素子６やＦＷＤ７は基板垂直方向に電流を流す縦型素子として構成されている。半導体チップ８には、表面および裏面があり、図３において、各半導体チップ８は表面側が同じ上側を向けられて配置されている。つまり、各半導体チップ８ａの表面および裏面それぞれが同じ向きに配置されている。 Each semiconductor chip 8 has the same structure with switching elements 6 and FWDs 7 formed thereon. The switching elements 6 and FWDs 7 formed on each semiconductor chip 8 are configured as vertical elements that pass current in the direction perpendicular to the substrate. The semiconductor chip 8 has a front surface and a back surface, and in FIG. 3, each semiconductor chip 8 is arranged with its front surface facing upward. In other words, the front surface and back surface of each semiconductor chip 8a are arranged facing the same direction.

図示しないが、半導体チップ８の表面側には、スイッチング素子６のエミッタやＦＷＤ７のアノードに電気的に接続されるパッドやスイッチング素子６のゲートに接続されるパッドが形成されている。半導体チップ８の中央の領域は、スイッチング素子６をオンさせたときの大電流もしくはＦＷＤ７を通じて還流電流が流されるアクティブ領域とされ、その周囲がガードリングなどの耐圧構造が備えられた外周領域とされる。ゲートに接続されるパッドは外周領域側に引き出されて配置されており、半導体チップ８の外縁側においてゲート端子に接続されている。図５Ａ等に示されるように、半導体チップ８に隣接して各種信号端子１４が備えられているが、この信号端子１４の一部がゲート端子とされている。また、図示しないが、半導体チップ８の裏面側には、スイッチング素子６のコレクタやＦＷＤ７のカソードに電気的に接続されるパッドが裏面全面に形成されている。 Although not shown, pads electrically connected to the emitter of the switching element 6 and the anode of the FWD 7 and pads connected to the gate of the switching element 6 are formed on the front side of the semiconductor chip 8. The central region of the semiconductor chip 8 is an active region in which a large current flows when the switching element 6 is turned on or a return current flows through the FWD 7, and the surrounding area is an outer peripheral area equipped with a voltage-resistant structure such as a guard ring. The pads connected to the gate are drawn out and arranged on the outer peripheral area side and connected to the gate terminal on the outer edge side of the semiconductor chip 8. As shown in FIG. 5A, etc., various signal terminals 14 are provided adjacent to the semiconductor chip 8, and some of these signal terminals 14 are gate terminals. Also, although not shown, pads electrically connected to the collector of the switching element 6 and the cathode of the FWD 7 are formed on the entire back side of the semiconductor chip 8.

導体ブロック９は、例えば銅ブロックなどの金属ブロックによって構成され、半導体チップ８ごとに備えられている。上アームの半導体チップ８ａに対して備えられる導体ブロック９ａは、半導体チップ８ａのスイッチング素子６のエミッタおよびＦＷＤ７のアノードと接続される。下アームの半導体チップ８ｂに対して備えられる導体ブロック９ｂは、半導体チップ８ｂのスイッチング素子６のエミッタおよびＦＷＤ７のアノードと接続される。導体ブロック９は、例えば半導体チップ８のアクティブ領域と同じ面積とされ、はんだ等を介して、スイッチング素子６のエミッタやＦＷＤ７のアノードに電気的に接続されるパッドに接続されている。 The conductor block 9 is formed of a metal block such as a copper block, and is provided for each semiconductor chip 8. The conductor block 9a provided for the semiconductor chip 8a of the upper arm is connected to the emitter of the switching element 6 of the semiconductor chip 8a and the anode of the FWD 7. The conductor block 9b provided for the semiconductor chip 8b of the lower arm is connected to the emitter of the switching element 6 of the semiconductor chip 8b and the anode of the FWD 7. The conductor block 9 has the same area as the active region of the semiconductor chip 8, for example, and is connected to pads electrically connected to the emitter of the switching element 6 and the anode of the FWD 7 via solder or the like.

上アーム側の半導体チップ８ａは、裏面側が正極端子Ｐに繋がる正極板１０に接続され、表面側が導体ブロック９ａを介して接続板１１に接続されている。また、下アーム側の半導体チップ８ｂは、裏面側が出力端子Ｏに繋がる出力板１２に接続され、表面側が導体ブロック９ｂを介して負極端子Ｎに繋がる負極板１３に接続されている。接続板１１と出力板１２とは第１接続部１７を介して電気的および物理的に接続されている。これにより、上アームの半導体チップ８ａのスイッチング素子６のエミッタおよびＦＷＤ７のアノードと、下アームの半導体チップ８ｂのスイッチング素子６のコレクタおよびＦＷＤ７のカソードとが出力端子Ｏに接続された状態となる。このため、図３中に示したように、正極板１０、半導体チップ８ａ、導体ブロック９ａ、接続板１１、第１接続部１７、出力板１２、半導体チップ８ｂ、導体ブロック９ｂ、負極板１３の順に通る電流経路、つまりＮ字型の電流経路を構成する接続形態となる。 The semiconductor chip 8a on the upper arm side is connected to a positive electrode plate 10 connected to a positive terminal P on the back side, and is connected to a connection plate 11 via a conductor block 9a on the front side. The semiconductor chip 8b on the lower arm side is connected to an output plate 12 connected to an output terminal O on the back side, and is connected to a negative electrode plate 13 connected to a negative terminal N on the front side via a conductor block 9b on the front side. The connection plate 11 and the output plate 12 are electrically and physically connected via a first connection part 17. As a result, the emitter of the switching element 6 and the anode of the FWD 7 of the semiconductor chip 8a on the upper arm and the collector of the switching element 6 and the cathode of the FWD 7 of the semiconductor chip 8b on the lower arm are connected to the output terminal O. Therefore, as shown in FIG. 3, the current path passes through the positive electrode plate 10, the semiconductor chip 8a, the conductor block 9a, the connection plate 11, the first connection portion 17, the output plate 12, the semiconductor chip 8b, the conductor block 9b, and the negative electrode plate 13 in that order, that is, the connection form forms an N-shaped current path.

正極板１０は、半導体チップ８ａの裏面側に配置され、半導体チップ８ａに形成されたスイッチング素子６のコレクタとＦＷＤ７のカソードとに接続されている。図５Ａに示すように、正極板１０は略四角形状を成しており、そのうちの一辺に正極端子Ｐが繋げられている。なお、図５Ａ中においては、正極端子Ｐと反対側にも、正極板１０からは支持部１０ａが突き出しており、半導体モジュール４を製造する際の各工程において正極板１０を支持できるようになっている。この支持部１０ａについては、最終的には切断されて除去されるため、製造後の半導体モジュール４には無い構造となる。 The positive electrode plate 10 is disposed on the back side of the semiconductor chip 8a, and is connected to the collector of the switching element 6 and the cathode of the FWD 7 formed on the semiconductor chip 8a. As shown in FIG. 5A, the positive electrode plate 10 is substantially rectangular, with the positive electrode terminal P connected to one side. In FIG. 5A, a support portion 10a protrudes from the positive electrode plate 10 on the side opposite the positive electrode terminal P, so that the positive electrode plate 10 can be supported in each process when manufacturing the semiconductor module 4. This support portion 10a is ultimately cut and removed, so that it does not exist in the manufactured semiconductor module 4.

接続板１１は、半導体チップ８ａを挟んで正極板１０と反対側に配置され、正極板１０に対向して配置されている。具体的には、接続板１１は、半導体チップ８ａの表面側に配置され、導体ブロック９ａに接続されることで、導体ブロック９ａを介して半導体チップ８ａに形成されたスイッチング素子６のエミッタとＦＷＤ７のアノードとに接続されている。図５Ｅに示すように、接続板１１は、四角形状とされており、半導体チップ８ａの表面に対する法線方向から見て、正極板１０と重なるように配置され、負極板１３と間隔を空けて並べられて配置されている。そして、接続板１１のうち、負極板１３と対向する一辺のうちの一部、具体的には図５Ｅ中における紙面下方の部分が負極板１３側に突き出した接続エリア１１ａとされ、この接続エリア１１ａにおいて第１接続部１７に接続される。なお、ここでいう接続エリア１１ａが第１接続エリアに相当する。 The connection plate 11 is disposed on the opposite side of the semiconductor chip 8a from the positive electrode plate 10, facing the positive electrode plate 10. Specifically, the connection plate 11 is disposed on the front side of the semiconductor chip 8a, and is connected to the conductor block 9a, thereby being connected to the emitter of the switching element 6 and the anode of the FWD 7 formed on the semiconductor chip 8a via the conductor block 9a. As shown in FIG. 5E, the connection plate 11 is rectangular, and is disposed so as to overlap the positive electrode plate 10 when viewed from the normal direction to the front side of the semiconductor chip 8a, and is disposed side by side with a gap between them and the negative electrode plate 13. A part of one side of the connection plate 11 facing the negative electrode plate 13, specifically the part below the paper surface in FIG. 5E, is a connection area 11a protruding toward the negative electrode plate 13, and is connected to the first connection portion 17 at this connection area 11a. Note that the connection area 11a here corresponds to the first connection area.

出力板１２は、半導体チップ８ａおよび半導体チップ８ｂに対して正極板１０と同じ側に配置され、正極板１０と並べて配置されている。具体的には、出力板１２は、半導体チップ８ｂの裏面側に配置され、半導体チップ８ｂに形成されたスイッチング素子６のコレクタとＦＷＤ７のカソードとに接続されている。図５Ａに示すように、出力板１２は略四角形状を成しており、そのうちの一辺に出力端子Ｏが繋げられている。なお、図５Ａ中においては、出力端子Ｏと反対側にも、出力板１２からは支持部１２ａが突き出しており、半導体モジュール４を製造する際の各工程において出力板１２を支持できるようになっている。この支持部１２ａについても、最終的には切断されて除去されるため、製造後の半導体モジュール４には無い構造となる。 The output plate 12 is arranged on the same side as the positive electrode plate 10 with respect to the semiconductor chip 8a and the semiconductor chip 8b, and is arranged side by side with the positive electrode plate 10. Specifically, the output plate 12 is arranged on the back side of the semiconductor chip 8b, and is connected to the collector of the switching element 6 and the cathode of the FWD 7 formed on the semiconductor chip 8b. As shown in FIG. 5A, the output plate 12 is substantially rectangular, and the output terminal O is connected to one side of the rectangular shape. In FIG. 5A, a support portion 12a protrudes from the output plate 12 on the side opposite the output terminal O, so that the output plate 12 can be supported in each process when manufacturing the semiconductor module 4. This support portion 12a is also eventually cut and removed, so that it does not exist in the manufactured semiconductor module 4.

負極板１３は、半導体チップ８ｂを挟んで出力板１２と反対側に配置され、出力板１２に対向して配置されている。また、負極板１３は、半導体チップ８ａおよび半導体チップ８ｂに対して接続板１１と同じ側に配置され、接続板１１と並べられて配置されている。具体的には、負極板１３は、半導体チップ８ｂの表面側に配置され、導体ブロック９ｂに接続されることで、導体ブロック９ｂを介して半導体チップ８ｂに形成されたスイッチング素子６のエミッタとＦＷＤ７のアノードとに接続されている。図５Ｅに示すように、負極板１３は、四角形状とされており、半導体チップ８ｂの表面に対する法線方向から見て、出力板１２と重なるように配置され、接続板１１と間隔を空けて並べられて配置されている。そして、負極板１３のうち、接続板１１と対向する一辺のうちの一部、具体的には図５Ｅ中における紙面上方の部分が接続板１１側に突き出した接続エリア１３ａとされ、この接続エリア１３ａにおいて負極端子Ｎに接続される。なお、ここでいう接続エリア１３ａが第２接続エリアに相当する。 The negative plate 13 is disposed on the opposite side of the output plate 12 across the semiconductor chip 8b, and is disposed opposite the output plate 12. The negative plate 13 is disposed on the same side as the connection plate 11 with respect to the semiconductor chips 8a and 8b, and is disposed side by side with the connection plate 11. Specifically, the negative plate 13 is disposed on the front side of the semiconductor chip 8b, and is connected to the conductor block 9b, and is connected to the emitter of the switching element 6 and the anode of the FWD 7 formed on the semiconductor chip 8b via the conductor block 9b. As shown in FIG. 5E, the negative plate 13 is rectangular, and is disposed so as to overlap the output plate 12 when viewed from the normal direction to the front side of the semiconductor chip 8b, and is disposed side by side with the connection plate 11 at a distance. A part of one side of the negative plate 13 facing the connection plate 11, specifically the upper part of the paper in FIG. 5E, is a connection area 13a protruding toward the connection plate 11, and is connected to the negative terminal N at this connection area 13a. Note that connection area 13a here corresponds to the second connection area.

正極端子Ｐは、正極板１０の一辺から突き出して配置されている。正極端子Ｐは、樹脂封止部１６から露出させられており、外部の直流電源２に繋がる配線などと電気的に接続可能になっている。 The positive electrode terminal P is arranged to protrude from one side of the positive electrode plate 10. The positive electrode terminal P is exposed from the resin sealing portion 16 and can be electrically connected to wiring connected to an external DC power source 2.

出力端子Ｏは、出力板１２の一辺から突き出して配置されている。出力端子Ｏも、樹脂封止部１６から露出させられており、外部の三相モータ３に繋がる配線などと電気的に接続可能になっている。 The output terminal O is arranged to protrude from one side of the output plate 12. The output terminal O is also exposed from the resin sealing portion 16 and can be electrically connected to wiring connected to the external three-phase motor 3.

負極端子Ｎは、正極端子Ｐと出力端子Ｏの間に配置され、負極板１３における接続エリア１３ａと対応する位置から正極端子Ｐおよび出力端子Ｏと同方向に突き出すように配置されている。負極端子Ｎは、接続エリア１３ａと図５Ａなどに示す第２接続部１８を介して接続されることで負極板１３に接続されている。そして、負極端子Ｎは、第２接続部１８と接続される場所が樹脂封止部１６内に覆われ、それ以外の部分は樹脂封止部１６から露出させられることで、外部の接地配線などと電気的に接続可能になっている。 The negative electrode terminal N is disposed between the positive electrode terminal P and the output terminal O, and is disposed so as to protrude in the same direction as the positive electrode terminal P and the output terminal O from a position corresponding to the connection area 13a on the negative electrode plate 13. The negative electrode terminal N is connected to the negative electrode plate 13 by being connected to the connection area 13a via the second connection part 18 shown in FIG. 5A and the like. The negative electrode terminal N is covered in the resin sealing part 16 at the location where it is connected to the second connection part 18, and the other part is exposed from the resin sealing part 16, so that it can be electrically connected to an external ground wiring, etc.

信号端子１４は、導体で構成され、図５Ａなどに示すように上アーム用の信号端子１４ａと下アーム用の信号端子１４ｂとを有した構成とされている。信号端子１４には、ゲート端子の他、半導体チップ８内の所定部位の電位をセンスするセンス端子などが含まれている。信号端子１４のうちのゲート端子については、図示していないが、ボンディングワイヤ等を介して、上アームや下アームの半導体チップ８ａ、８ｂにおけるスイッチング素子６のゲートに繋がるゲートパッドに電気的に接続されている。また、信号端子１４におけるセンス端子などの他の端子についても、ボンディングワイヤ等を介して、上アームや下アームの半導体チップ８ａ、８ｂにおけるスイッチング素子６の各部に繋がるパッドに電気的に接続されている。 The signal terminal 14 is made of a conductor and has a signal terminal 14a for the upper arm and a signal terminal 14b for the lower arm as shown in FIG. 5A. The signal terminal 14 includes a gate terminal and a sense terminal for sensing the potential of a specific portion in the semiconductor chip 8. The gate terminal of the signal terminal 14 is not shown, but is electrically connected to a gate pad connected to the gate of the switching element 6 in the semiconductor chips 8a and 8b of the upper arm and lower arm via a bonding wire or the like. In addition, other terminals such as the sense terminal of the signal terminal 14 are also electrically connected to pads connected to each portion of the switching element 6 in the semiconductor chips 8a and 8b of the upper arm and lower arm via a bonding wire or the like.

ヒートシンク１５は、熱伝導率の高い金属、例えば銅にて構成されており、半導体チップ８で発した熱を冷却器５に伝熱する役割を果たすもので、シリコン窒化膜等で構成された絶縁膜１９を介して各半導体チップ８と反対側に配置されている。本実施形態の場合、ヒートシンク１５が各半導体チップ８を挟み込むように二枚設けられている。一方のヒートシンク１５ａは、絶縁膜１９ａを介して正極板１０および出力板１２と貼り合わされている。また、他方のヒートシンク１５ｂは、絶縁膜１９ｂを介して負極板１３および接続板１１と貼り合わされている。なお、ヒートシンク１５ａおよび絶縁膜１９ａが、それぞれ、第１ヒートシンクと第１絶縁膜に相当し、ヒートシンク１５ｂおよび絶縁膜１９ｂが、それぞれ、第２ヒートシンクと第２絶縁膜に相当する。 The heat sink 15 is made of a metal with high thermal conductivity, such as copper, and serves to transfer heat generated by the semiconductor chip 8 to the cooler 5. It is disposed on the opposite side of each semiconductor chip 8 via an insulating film 19 made of silicon nitride or the like. In the present embodiment, two heat sinks 15 are provided to sandwich each semiconductor chip 8. One heat sink 15a is bonded to the positive electrode plate 10 and the output plate 12 via an insulating film 19a. The other heat sink 15b is bonded to the negative electrode plate 13 and the connection plate 11 via an insulating film 19b. The heat sink 15a and the insulating film 19a correspond to the first heat sink and the first insulating film, respectively, and the heat sink 15b and the insulating film 19b correspond to the second heat sink and the second insulating film, respectively.

各ヒートシンク１５は、図示していないが、上面視の形状が例えば四角形の板状部材、ここでは長方形状金属にて構成されている。そして、各ヒートシンク１５が構成する四角形内に、正極板１０、接続板１１、出力板１２、負極板１３が配置されている。そして、各ヒートシンク１５が構成する四角形の一辺から張り出すように正極端子Ｐや負極端子Ｎ、さらには出力端子Ｏが引き出されており、相対する他辺から信号端子１４が引き出されている。 Although not shown, each heat sink 15 is formed of a plate-like member, e.g., a rectangular metal member, with a shape seen from above. A positive electrode plate 10, a connection plate 11, an output plate 12, and a negative electrode plate 13 are arranged within the rectangle formed by each heat sink 15. A positive electrode terminal P, a negative electrode terminal N, and an output terminal O are extended from one side of the rectangle formed by each heat sink 15, and a signal terminal 14 is extended from the other opposing side.

以上が、半導体モジュール４のうちのインバータ１の回路を構成する基本構造である。さらに、本実施形態の半導体モジュール４では、インダクタンスの更なる低減のために、誘導電流路を構成するための金属部材２０を備えており、加えて、金属部材２０がインバータ１の回路を構成する各部と絶縁されるように絶縁膜２１を備えている。 The above is the basic structure that constitutes the inverter 1 circuit of the semiconductor module 4. Furthermore, in the semiconductor module 4 of this embodiment, in order to further reduce inductance, a metal member 20 is provided for forming an induced current path, and in addition, an insulating film 21 is provided so that the metal member 20 is insulated from each part that constitutes the inverter 1 circuit.

具体的には、図３に示すように、正極板１０と接続板１１との間や出力板１２と負極板１３との間に金属部材２０を備えている。より詳しくは、正極板１０と接続板１１との間や出力板１２と負極板１３との間のうち、導体ブロック９ａと導体ブロック９ｂとの間に位置する部分だけでなく、導体ブロック９ａと導体ブロック９ｂとの間より外側の位置にも、金属部材２０を備えている。 Specifically, as shown in FIG. 3, metal members 20 are provided between the positive electrode plate 10 and the connection plate 11 and between the output plate 12 and the negative electrode plate 13. More specifically, metal members 20 are provided not only in the portions between the positive electrode plate 10 and the connection plate 11 and between the output plate 12 and the negative electrode plate 13 that are located between the conductor blocks 9a and 9b, but also in positions outside the portions between the conductor blocks 9a and 9b.

本実施形態の場合、金属部材２０は、図５Ｃに示すように第１金属部材２０ａと第２金属部材２０ｂの２つによって構成されている。 In this embodiment, the metal member 20 is composed of two parts, a first metal member 20a and a second metal member 20b, as shown in FIG. 5C.

第１金属部材２０ａは、半導体チップ８ａを囲むように正極板１０のほぼ全域に配置され、さらに第１接続部１７も囲むように配置されている。第２金属部材２０ｂは、半導体チップ８ｂを囲むように出力板１２のほぼ全域に配置され、さらに接続エリア１２ｂや第２接続部１８も囲むように配置されている。 The first metal member 20a is disposed over almost the entire positive electrode plate 10 so as to surround the semiconductor chip 8a, and is also disposed so as to surround the first connection portion 17. The second metal member 20b is disposed over almost the entire output plate 12 so as to surround the semiconductor chip 8b, and is also disposed so as to surround the connection area 12b and the second connection portion 18.

絶縁膜２１は、第１金属部材２０ａや第２金属部材２０ｂとインバータ１の回路を構成する各部との絶縁が図れるように配置されており、本実施形態では、第１金属部材２０ａや第２金属部材２０ｂの周囲を全域覆うように形成されている。絶縁膜２１は、複数層に分けて形成されている。そして、複数層の全体により第１金属部材２０ａや第２金属部材２０ｂの周囲が全域覆われている。 The insulating film 21 is arranged so as to insulate the first metal member 20a and the second metal member 20b from each part constituting the circuit of the inverter 1, and in this embodiment, is formed so as to cover the entire periphery of the first metal member 20a and the second metal member 20b. The insulating film 21 is formed in multiple layers. The entire periphery of the first metal member 20a and the second metal member 20b is covered by the entire multiple layers.

このように構成された各部が樹脂封止部１６によって樹脂封止されている。具体的には、インバータ１の回路を構成する各部に加えて金属部材２０や絶縁膜２１が図３に示す配置とされた状態で図示しない成形型などに設置され、成形型内に封止樹脂が注入されることで樹脂封止されている。そして、半導体モジュール４の一面側では、樹脂封止部１６の一面とヒートシンク１５ａのち正極板１０や出力板１２と反対側の放熱面とが面一とされることでヒートシンク１５ａの放熱面が露出させられている。また半導体モジュール４の他面側でも、樹脂封止部１６の一面とヒートシンク１５ｂのち接続板１１や負極板１３と反対側の放熱面とが面一とされることでヒートシンク１５ｂの放熱面が露出させられる。また、樹脂封止部１６における一側面から正極端子Ｐ、負極端子Ｎおよび出力端子Ｏが引き出され、その側面と反対側の側面からゲート端子などの信号端子１４が引き出されている。このような構成により、半導体モジュール４が構成されている。そして、このように構成された半導体モジュール４が、図２に示したように、冷却器５に組み付けられている。 Each part configured in this manner is resin-sealed by the resin sealing part 16. Specifically, in addition to each part constituting the circuit of the inverter 1, the metal member 20 and the insulating film 21 are arranged as shown in FIG. 3 and placed in a mold (not shown), and the molding resin is injected into the mold to seal the circuit. On one side of the semiconductor module 4, one side of the resin sealing part 16 is flush with the heat sink 15a, and the heat dissipation surface on the opposite side to the positive electrode plate 10 and the output plate 12, so that the heat dissipation surface of the heat sink 15a is exposed. On the other side of the semiconductor module 4, one side of the resin sealing part 16 is flush with the heat sink 15b, and the heat dissipation surface on the opposite side to the connection plate 11 and the negative electrode plate 13, so that the heat dissipation surface of the heat sink 15b is exposed. In addition, the positive terminal P, the negative terminal N, and the output terminal O are drawn out from one side of the resin sealing part 16, and the signal terminals 14 such as the gate terminal are drawn out from the side opposite to that side. The semiconductor module 4 is configured in this way. The semiconductor module 4 configured in this way is then attached to the cooler 5 as shown in FIG. 2.

このように構成された半導体モジュール４では、正極端子Ｐが直流電源２の正極に接続され、出力端子Ｏが三相モータ３に接続され、負極端子Ｎが直流電源２の負極に接続される。そして、スイッチング素子６のゲートへのゲート電圧の印加に基づいて、一つの相の上アームのスイッチング素子６をオンさせると共に他の相の下アームのスイッチング素子６をオンさせる。また、残りの各スイッチング素子６をオフさせる。このような動作が順番に繰り返し行われる。これにより、三相モータ３への電流供給経路が形成され、三相モータ３に対して交流電流が供給される。 In the semiconductor module 4 configured in this manner, the positive terminal P is connected to the positive electrode of the DC power supply 2, the output terminal O is connected to the three-phase motor 3, and the negative terminal N is connected to the negative electrode of the DC power supply 2. Then, based on the application of a gate voltage to the gate of the switching element 6, the switching element 6 of the upper arm of one phase is turned on and the switching element 6 of the lower arm of the other phase is turned on. Also, the remaining switching elements 6 are turned off. Such operations are repeated in sequence. As a result, a current supply path to the three-phase motor 3 is formed, and AC current is supplied to the three-phase motor 3.

具体的には、上アームのスイッチング素子６をオンさせることにより、正極端子Ｐから正極板１０→半導体チップ８ａ→導体ブロック９ａ→接続板１１→第１接続部１７→出力板１２→出力端子Ｏを通じて三相モータ３に電流供給を行う経路を構成する。また、下アームのスイッチング素子６をオンさせることにより、出力端子Ｏから出力板１２→半導体チップ８ｂ→導体ブロック９ｂ→負極板１３→第２接続部１８→負極端子Ｎを通じて、三相モータ３からの電流を流す経路を構成する。このような動作を行うに際し、半導体モジュール４内の各半導体チップ８ａ、８ｂがスイッチング素子６やＦＷＤ７に大電流が流れるのに伴って発熱する。しかし、この熱がヒートシンク１５ａ、１０ｂを通じて放熱されると共に、冷却器５によって冷却されるため、半導体チップ８ａ、８ｂの過昇温を抑制できるようになっている。 Specifically, by turning on the switching element 6 of the upper arm, a path is formed to supply current from the positive terminal P to the three-phase motor 3 through the positive electrode plate 10 → semiconductor chip 8a → conductor block 9a → connection plate 11 → first connection part 17 → output plate 12 → output terminal O. Also, by turning on the switching element 6 of the lower arm, a path is formed to flow current from the three-phase motor 3 through the output terminal O, output plate 12 → semiconductor chip 8b → conductor block 9b → negative electrode plate 13 → second connection part 18 → negative terminal N. When performing such an operation, each semiconductor chip 8a, 8b in the semiconductor module 4 generates heat as a large current flows through the switching element 6 and FWD 7. However, this heat is dissipated through the heat sinks 15a, 10b and is cooled by the cooler 5, so that the semiconductor chips 8a, 8b can be prevented from overheating.

次に、上記のように構成された本実施形態の半導体モジュール４の製造方法について、図５Ａ～図５Ｅを参照して説明する。 Next, a method for manufacturing the semiconductor module 4 of this embodiment configured as described above will be described with reference to Figures 5A to 5E.

〔図５Ａに示す工程〕
まず、正極端子Ｐが繋げられた正極板１０と、出力端子Ｏが繋げられた出力板１２、信号端子１４および負極端子Ｎを用意する。図示していないが、これらはリードフレームとして周囲が外枠で囲まれて一体化されたものとされており、そのリードフレームを用意することで、これらを用意することができる。 [Step shown in FIG. 5A]
First, prepare the positive electrode plate 10 to which the positive electrode terminal P is connected, the output plate 12 to which the output terminal O is connected, the signal terminal 14, and the negative electrode terminal N. Although not shown, these are integrated as a lead frame surrounded by an outer frame, and these can be prepared by preparing the lead frame.

そして、正極板１０の所望位置に半導体チップ８ａを実装すると共に、出力板１２の所望位置に半導体チップ８ｂを実装し、さらに半導体チップ８ａ、８ｂの外縁部に絶縁膜２１の一部を形成する。また、接続エリア１２ｂや負極端子Ｎのうち接続エリア１３ａと接続される場所の周囲においても絶縁膜２１の一部を形成する。絶縁膜２１については、塗布、吹き付けなど、どのような手法によって形成しても良い。なお、図５Ａ～図５Ｅは断面図ではないが、理解を容易にするために、絶縁膜２１とされている部分についてはハッチングを示してある。 Then, the semiconductor chip 8a is mounted at the desired position on the positive electrode plate 10, and the semiconductor chip 8b is mounted at the desired position on the output plate 12. Furthermore, a part of the insulating film 21 is formed on the outer edge of the semiconductor chips 8a and 8b. Also, a part of the insulating film 21 is formed around the connection area 12b and the location of the negative electrode terminal N that is connected to the connection area 13a. The insulating film 21 may be formed by any method, such as coating or spraying. Note that although Figures 5A to 5E are not cross-sectional views, the part that is to be the insulating film 21 is shown hatched to make it easier to understand.

その後、半導体チップ８ａの内周部に導体ブロック９ａを接合すると共に、半導体チップ８ｂの内周部に導体ブロック９ｂを接合する。また、接続エリア１２ｂに第１接続部１７を接合すると共に、負極端子Ｎのうち接続エリア１３ａと接続される場所に第２接続部１８を接合する。 Then, conductor block 9a is joined to the inner periphery of semiconductor chip 8a, and conductor block 9b is joined to the inner periphery of semiconductor chip 8b. In addition, first connection portion 17 is joined to connection area 12b, and second connection portion 18 is joined to the location of negative terminal N that is connected to connection area 13a.

〔図５Ｂに示す工程〕
正極板１０や出力板１２における半導体チップ８ａ、８ｂの周囲の部分にも、絶縁膜２１の一部を形成する。この場合にも、絶縁膜２１については、塗布、吹き付けなど、どのような手法によって形成しても良い。 [Step shown in FIG. 5B]
Part of the insulating film 21 is also formed on the surrounding areas of the semiconductor chips 8a, 8b of the positive electrode plate 10 and the output plate 12. In this case, the insulating film 21 may be formed by any method such as coating or spraying.

〔図５Ｃに示す工程〕
半導体チップ８ａを囲むように正極板１０の上に第１金属部材２０ａを配置すると共に、半導体チップ８ｂを囲むように出力板１２の上に第２金属部材２０ｂを配置する。このとき、正極板１０や出力板１２の表面を絶縁膜２１の一部によって覆っていることから、正極板１０と第１金属部材２０ａとは絶縁させられ、出力板１２と第２金属部材２０ｂとも絶縁させることができる。 [Step shown in FIG. 5C]
A first metal member 20a is disposed on the positive electrode plate 10 so as to surround the semiconductor chip 8a, and a second metal member 20b is disposed on the output plate 12 so as to surround the semiconductor chip 8b. At this time, since the surfaces of the positive electrode plate 10 and the output plate 12 are covered with a part of the insulating film 21, the positive electrode plate 10 and the first metal member 20a are insulated, and the output plate 12 and the second metal member 20b are also insulated.

〔図５Ｄに示す工程〕
第１金属部材２０ａおよび第２金属部材２０ｂを含めて、正極板１０および出力板１２のうち導体ブロック９ａ、９ｂや第１接続部１７および第２接続部１８の部分を覆うように絶縁膜２１の一部を更に形成する。この場合にも、絶縁膜２１については、塗布、吹き付けなど、どのような手法によって形成しても良い。 [Step shown in FIG. 5D]
A part of the insulating film 21 is further formed so as to cover the conductor blocks 9a, 9b and the first and second connection portions 17 and 18 of the positive electrode plate 10 and the output plate 12, including the first and second metal members 20a and 20b. In this case, the insulating film 21 may be formed by any method, such as coating or spraying.

〔図５Ｅに示す工程〕
接続板１１および負極板１３を接合する。具体的には、接続板１１と導体ブロック９ａとを接合すると共に、接続板１１における接続エリア１１ａと第１接続部１７とを接合する。また、負極板１３と導体ブロック９ｂとを接合すると共に、負極板１３における接続エリア１３ａと第２接続部１８とを接合する。これにより、図６に示す断面構造、すなわち、半導体モジュール４のうちインバータ１の回路を構成する部分に加えて、その内部に絶縁膜２１で覆われた第１金属部材２０ａおよび第２金属部材２０ｂが備えられた構造が完成する。 [Step shown in FIG. 5E]
The connection plate 11 and the negative electrode plate 13 are joined. Specifically, the connection plate 11 and the conductor block 9a are joined, and the connection area 11a of the connection plate 11 is joined to the first connection portion 17. The negative electrode plate 13 is joined to the conductor block 9b, and the connection area 13a of the negative electrode plate 13 is joined to the second connection portion 18. This completes the cross-sectional structure shown in Fig. 6, i.e., a structure in which the first metal member 20a and the second metal member 20b covered with the insulating film 21 are provided inside the portion of the semiconductor module 4 that constitutes the circuit of the inverter 1.

この後の工程については図示していないが、正極板１０および出力板１２の裏面側に絶縁膜１９ａを介してヒートシンク１５ａを貼り合わせ、接続板１１および負極板１３の裏面側に絶縁膜１９ｂを介してヒートシンク１５ｂを貼り合わせる。そして、それを成形型内に配置した後、成形型内に樹脂を充填して固化することで、樹脂封止部１６にて樹脂封止された半導体モジュール４が完成する。 Although the subsequent steps are not shown, a heat sink 15a is attached to the rear side of the positive electrode plate 10 and the output plate 12 via an insulating film 19a, and a heat sink 15b is attached to the rear side of the connection plate 11 and the negative electrode plate 13 via an insulating film 19b. After placing this in a molding die, the molding die is filled with resin and allowed to solidify, completing the semiconductor module 4 that is resin-sealed by the resin sealing portion 16.

以上のようにして、本実施形態の半導体モジュール４が製造される。続いて、本実施形態の半導体モジュール４の作用効果について説明する。 In this manner, the semiconductor module 4 of this embodiment is manufactured. Next, the effects of the semiconductor module 4 of this embodiment will be described.

まず、本実施形態の半導体モジュール４は、インバータ１の回路を構成する部分について、図３中に矢印で示すような電流経路で大電流（以下、主電流という）Ａ１が流れる。 First, in the semiconductor module 4 of this embodiment, a large current (hereinafter referred to as the main current) A1 flows through the current path shown by the arrow in FIG. 3 in the portion that constitutes the circuit of the inverter 1.

このとき、正極板１０および出力板１２に対向してヒートシンク１５ｂが配置され、接続板１１および負極板１３に対向してヒートシンク１５ａが配置されているため、主電流Ａ１が流れる際に、ヒートシンク１５ａ、１５ｂに誘導電流Ａ２が流れる。つまり、ヒートシンク１５ａ、１５ｂが誘導電流路となることで、主電流Ａ１に対して逆方向の誘導電流Ａ２が流れるようにできる。そして、主電流Ａ１と誘導電流Ａ２により右ネジの法則に基づいて発生させられる磁束が逆向きになる。このため、誘導電流Ａ２が流れる誘導電流路に対して主電流Ａ１が流れる主電流路の反対側、つまりヒートシンク１５ａ、１５ｂよりも外側では互いに打ち消されるように作用する。したがって、インダクタンスの低減が図れる。 At this time, since the heat sink 15b is arranged opposite the positive plate 10 and the output plate 12, and the heat sink 15a is arranged opposite the connection plate 11 and the negative plate 13, when the main current A1 flows, an induced current A2 flows through the heat sinks 15a and 15b. In other words, the heat sinks 15a and 15b become an induced current path, so that the induced current A2 flows in the opposite direction to the main current A1. The magnetic flux generated by the main current A1 and the induced current A2 based on the right-handed screw rule is in the opposite direction. Therefore, the induced current A2 acts to cancel each other out on the opposite side of the main current path through which the main current A1 flows, that is, outside the heat sinks 15a and 15b, with respect to the induced current path through which the induced current A2 flows. This reduces the inductance.

さらに、本実施形態の場合、主電流Ａ１の電流経路に沿って、正極板１０と接続板１１との間や出力板１２と負極板１３との間に第１金属部材２０ａおよび第２金属部材２０ｂが配置されている。このことから、主電流Ａ１が流れる際に、第１金属部材２０ａおよび第２金属部材２０ｂにも誘導電流Ａ３が流れる。つまり、第１金属部材２０ａおよび第２金属部材２０ｂも誘導電流Ａ３が流れる誘導電流路となることで、主電流Ａ１に対して逆方向の誘導電流Ａ３が流れるようにできる。そして、主電流Ａ１と誘導電流Ａ３により右ネジの法則に基づいて発生させられる磁束が逆向きになるため、誘導電流Ａ３が流れる誘導電流路に対して主電流Ａ１が流れる主電流路の反対側では互いに打ち消されるように作用する。したがって、半導体モジュール４の内部においても磁束の打ち消しが可能となり、インダクタンスの更なる低減が図れる。 Furthermore, in the present embodiment, the first metal member 20a and the second metal member 20b are arranged between the positive electrode plate 10 and the connection plate 11 and between the output plate 12 and the negative electrode plate 13 along the current path of the main current A1. As a result, when the main current A1 flows, the induced current A3 also flows through the first metal member 20a and the second metal member 20b. In other words, the first metal member 20a and the second metal member 20b also become an induced current path through which the induced current A3 flows, so that the induced current A3 can flow in the opposite direction to the main current A1. And, since the magnetic flux generated by the main current A1 and the induced current A3 based on the right-handed screw rule is in the opposite direction, they act to cancel each other out on the opposite side of the main current path through which the main current A1 flows, with respect to the induced current path through which the induced current A3 flows. Therefore, it is possible to cancel out the magnetic flux even inside the semiconductor module 4, and the inductance can be further reduced.

以上説明したように、本実施形態の半導体モジュール４によれば、正極板１０と接続板１１との間や出力板１２と負極板１３との間に第１金属部材２０ａおよび第２金属部材２０ｂを備えている。このため、ヒートシンク１５ａ、１０ｂに形成される誘導電流路にて半導体モジュール４の外側の磁束を打ち消せる。加えて、第１金属部材２０ａおよび第２金属部材２０ｂに形成される誘導電流路にて半導体モジュール４の内部の磁束を打ち消すことができる。これにより、よりインダクタンスの低減を図ることが可能な半導体モジュール４にできる。 As described above, according to the semiconductor module 4 of this embodiment, the first metal member 20a and the second metal member 20b are provided between the positive electrode plate 10 and the connection plate 11 and between the output plate 12 and the negative electrode plate 13. Therefore, the magnetic flux outside the semiconductor module 4 can be cancelled by the induced current path formed in the heat sinks 15a, 10b. In addition, the magnetic flux inside the semiconductor module 4 can be cancelled by the induced current path formed in the first metal member 20a and the second metal member 20b. This allows the semiconductor module 4 to have a reduced inductance.

（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対して金属部材２０の構成を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。 Second Embodiment
The second embodiment will be described. This embodiment is different from the first embodiment in that the configuration of the metal member 20 is changed, and other points are the same as those in the first embodiment, so only the points that are different from the first embodiment will be described.

図６および図７Ａ～図７Ｃに示すように、金属部材２０を１枚で構成し、正極板１０と接続板１１との間に位置する部分の第１金属部材２０ａと出力板１２と負極板１３との間に位置する第２金属部材２０ｂとが連結された構造とされている。具体的には、第１接続部１７と第２接続部１８との間を含めて正極板１０と出力板１２との間の隙間部分を覆うように金属部材２０の連結部２０ｃが備えられ、この連結部２０ｃにて第１金属部材２０ａと第２金属部材２０ｂとが連結されている。 As shown in Figures 6 and 7A to 7C, the metal member 20 is made of a single sheet, and the first metal member 20a located between the positive electrode plate 10 and the connection plate 11 is connected to the second metal member 20b located between the output plate 12 and the negative electrode plate 13. Specifically, the metal member 20 has a connecting portion 20c that covers the gap between the positive electrode plate 10 and the output plate 12, including the gap between the first connection portion 17 and the second connection portion 18, and the first metal member 20a and the second metal member 20b are connected at this connecting portion 20c.

このように、金属部材２０を１枚で構成し、第１金属部材２０ａと第２金属部材２０ｂとの間にも連結部２０ｃが配置されるようにすると、この部分にも誘導電流路を構成できる。これにより、半導体モジュール４の内部のほぼ全域に誘導電流路を構成することが可能となり、よりインダクタンスの低減を図ることが可能となる。 In this way, by forming the metal member 20 from a single sheet and arranging the connecting portion 20c between the first metal member 20a and the second metal member 20b, an induced current path can be formed in this portion as well. This makes it possible to form an induced current path throughout almost the entire interior of the semiconductor module 4, making it possible to further reduce inductance.

（第３実施形態）
第３実施形態について説明する。本実施形態は、第１、第２実施形態に対して半導体チップ８ａ、８ｂの向きなどを変更したものであり、その他については第１、第２実施形態と同様であるため、第１、第２実施形態と異なる部分についてのみ説明する。なお、ここでは第２実施形態に対して半導体チップ８ａ、８ｂの向きを変更したものを例に挙げて説明するが、第１実施形態に対しても同様の構造を適用できる。 Third Embodiment
The third embodiment will be described. This embodiment is different from the first and second embodiments in that the orientation of the semiconductor chips 8a and 8b is changed, and other aspects are the same as the first and second embodiments, so only the differences from the first and second embodiments will be described. Note that, although the second embodiment is described here by taking an example in which the orientation of the semiconductor chips 8a and 8b is changed, a similar structure can also be applied to the first embodiment.

図８に示すように、本実施形態の半導体モジュール４では、上アーム側の半導体チップ８ａについては表面側を紙面上方に向け、下アーム側の半導体チップ８ｂについては表面側を紙面下方に向けて配置した構造としている。つまり、半導体チップ８ａと半導体チップ８ｂが互いの表面が反対側に向けて配置されている。 As shown in FIG. 8, the semiconductor module 4 of this embodiment is structured such that the surface side of the semiconductor chip 8a on the upper arm side faces upward in the plane of the paper, and the surface side of the semiconductor chip 8b on the lower arm side faces downward in the plane of the paper. In other words, the semiconductor chip 8a and the semiconductor chip 8b are arranged with their surfaces facing opposite each other.

半導体チップ８ａは、裏面側が正極端子Ｐに繋がる正極板１０に接続され、表面側が導体ブロック９ａを介して出力端子Ｏに繋がる出力板１２に接続されている。また、下アーム側の半導体チップ８ｂは、裏面側が出力板１２に接続され、表面側が導体ブロック９ｂを介して負極端子Ｎに繋がる負極板１３に接続されている。本実施形態では、接続板１１は備えられておらず、出力板１２が半導体チップ８ａおよび半導体チップ８ｂの両方に跨がるように設けられ、正極板１０と負極板１３が半導体チップ８ａおよび半導体チップ８ｂを挟んだ同じ側に配置されている。このため、図８中に示したように、正極板１０、半導体チップ８ａ、導体ブロック９ａ、出力板１２、半導体チップ８ｂ、導体ブロック９ｂ、負極板１３の順に通る電流経路、つまりＵ字型の電流経路を構成する接続形態となる。 The back side of the semiconductor chip 8a is connected to a positive plate 10 connected to a positive terminal P, and the front side is connected to an output plate 12 connected to an output terminal O via a conductor block 9a. The back side of the semiconductor chip 8b on the lower arm side is connected to the output plate 12, and the front side is connected to a negative plate 13 connected to a negative terminal N via a conductor block 9b. In this embodiment, the connection plate 11 is not provided, and the output plate 12 is provided so as to straddle both the semiconductor chip 8a and the semiconductor chip 8b, and the positive plate 10 and the negative plate 13 are arranged on the same side of the semiconductor chip 8a and the semiconductor chip 8b. Therefore, as shown in FIG. 8, the current path passes through the positive plate 10, the semiconductor chip 8a, the conductor block 9a, the output plate 12, the semiconductor chip 8b, the conductor block 9b, and the negative plate 13 in this order, that is, the connection form forms a U-shaped current path.

このように、Ｕ字型の電流経路を構成する構造においても、正極板１０と出力板１２との間や出力板１２と負極板１３との間に第１金属部材２０ａおよび第２金属部材２０ｂを備えるようにしている。このため、金属部材２０にて誘導電流Ａ３が流れる誘導電流路を構成することが可能となり、半導体モジュール４の内部の磁束を打ち消すことができる。これにより、よりインダクタンスの低減を図ることが可能な半導体モジュール４にできる。 In this way, even in a structure that forms a U-shaped current path, a first metal member 20a and a second metal member 20b are provided between the positive electrode plate 10 and the output plate 12 and between the output plate 12 and the negative electrode plate 13. This makes it possible to form an induced current path through which the induced current A3 flows in the metal member 20, and the magnetic flux inside the semiconductor module 4 can be canceled. This allows the semiconductor module 4 to have a further reduction in inductance.

（他の実施形態）
本開示は、上記した実施形態に準拠して記述されたが、当該実施形態に限定されるものではなく、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。 Other Embodiments
Although the present disclosure has been described based on the above-described embodiment, it is not limited to the embodiment, and includes various modifications and modifications within the equivalent range. In addition, various combinations and forms, and other combinations and forms including only one element, more than one element, or less than one element, are also within the scope and concept of the present disclosure.

例えば、正極端子Ｐ、出力端子Ｏ、負極端子Ｎの構成については適宜変更可能である。例えば、第２接続部１８を介することなく負極板１３を負極端子Ｎに直接繋げた構造としても良い。 For example, the configuration of the positive terminal P, the output terminal O, and the negative terminal N can be changed as appropriate. For example, the negative electrode plate 13 may be directly connected to the negative terminal N without going through the second connection part 18.

また、上記各実施形態では、２ｉｎ１構造の半導体モジュール４を例に挙げて説明したが、半導体モジュール４を半導体チップ８が１つのみ単一で備えられた１ｉｎ１構造、４つ備えられた４ｉｎ１構造など、半導体チップ８の数については適宜変更可能である。いずれの場合にも、半導体チップ８に形成される半導体素子の正極側に接続される第１導体板と負極側に接続される第２導体板を配置し、半導体チップと共に第１導体板および第２導体板を樹脂封止する構造とする。また、第１導体板と第２導体板の間に金属部材を配置する。そして、半導体素子に主電流が流れる際に、第１導体板と第２導体板との間に半導体チップの表面に対して垂直方向に主電流を流すと共に、第１導体板と第２導体板内において半導体チップの表面に対して平行に電流が流れる構造とする。このような構造において、主電流が流れる際に、金属部材に誘導電流が流れる誘導電流路が構成されるようにすれば、上記各実施形態に示した効果が得られる。 In addition, in each of the above embodiments, the semiconductor module 4 with a 2-in-1 structure has been described as an example, but the number of semiconductor chips 8 can be changed as appropriate, such as a 1-in-1 structure in which only one semiconductor chip 8 is provided in the semiconductor module 4, or a 4-in-1 structure in which four semiconductor chips 8 are provided. In either case, a first conductor plate connected to the positive electrode side of the semiconductor element formed in the semiconductor chip 8 and a second conductor plate connected to the negative electrode side are arranged, and the first conductor plate and the second conductor plate are resin-sealed together with the semiconductor chip. In addition, a metal member is arranged between the first conductor plate and the second conductor plate. Then, when a main current flows in the semiconductor element, the main current flows between the first conductor plate and the second conductor plate in a direction perpendicular to the surface of the semiconductor chip, and a current flows in the first conductor plate and the second conductor plate parallel to the surface of the semiconductor chip. In such a structure, if an induced current path is formed in which an induced current flows in the metal member when a main current flows, the effects shown in each of the above embodiments can be obtained.

なお、上記第１、第２実施形態の場合、正極板１０および出力板１２が第１導体板に相当し、接続板１１および負極板１３が第２導体板に相当する。また、第３実施形態の場合、正極板１０が第１導体板に相当し、負極板１３が第２導体板に相当し、出力板１２のうち負極板１３に対向する部分が第１導体板、正極板に対向する部分が第２導体板に相当する。 In the first and second embodiments, the positive plate 10 and the output plate 12 correspond to the first conductor plate, and the connection plate 11 and the negative plate 13 correspond to the second conductor plate. In the third embodiment, the positive plate 10 corresponds to the first conductor plate, the negative plate 13 corresponds to the second conductor plate, the portion of the output plate 12 facing the negative plate 13 corresponds to the first conductor plate, and the portion facing the positive plate corresponds to the second conductor plate.

また、上記各実施形態では、半導体モジュール４が冷却器５によって冷却される構造を例に挙げている。そして、半導体モジュール４における第１導体板と絶縁されつつ対向配置された別の金属体として、冷却器５の一部を構成するプレート５ａを例に挙げた。しかしながら、これも一例に過ぎず、半導体モジュール４が冷却器５とは異なる構造に固定されるようにし、その固定対象の一部を別の金属体として、誘導電流路が構成されるようにしても良い。 In addition, in each of the above embodiments, a structure in which the semiconductor module 4 is cooled by the cooler 5 is given as an example. And, as another metal body arranged opposite and insulated from the first conductor plate in the semiconductor module 4, the plate 5a constituting a part of the cooler 5 is given as an example. However, this is also merely one example, and the semiconductor module 4 may be fixed to a structure different from the cooler 5, and part of the fixing target may be another metal body to form an induced current path.

さらに、上記各実施形態では、半導体チップ８に形成されるスイッチング素子６としてＩＧＢＴを例に挙げて説明したが、縦型のＭＯＳＦＥＴとすることもできるし、スイッチング素子６ではない半導体素子を備えたものであっても良い。また、半導体材料としてはシリコンを用いることができるのに加えて、他の半導体材料、例えばＳｉＣなどの化合物半導体を用いることもできる。 In addition, in each of the above embodiments, an IGBT is used as an example of the switching element 6 formed on the semiconductor chip 8, but a vertical MOSFET may be used, or a semiconductor element other than the switching element 6 may be included. In addition to silicon being usable as the semiconductor material, other semiconductor materials, such as compound semiconductors such as SiC, may also be used.

なお、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。 It goes without saying that in each of the above embodiments, the elements constituting the embodiment are not necessarily essential, except when expressly stated as essential or when it is clearly considered essential in principle. Furthermore, in each of the above embodiments, when the numbers, values, amounts, ranges, etc. of the components of the embodiment are mentioned, they are not limited to the specific numbers, except when expressly stated as essential or when it is clearly limited to a specific number in principle. Furthermore, in each of the above embodiments, when the shapes, positional relationships, etc. of the components are mentioned, they are not limited to the shapes, positional relationships, etc., except when expressly stated as essential or when it is clearly limited to a specific shape, positional relationship, etc. in principle.

４半導体モジュール
６スイッチング素子
８半導体チップ
１０正極板
１１接続板
１２出力板
１３負極板
Ｐ正極端子
Ｏ出力端子
Ｎ負極端子 4 Semiconductor module 6 Switching element 8 Semiconductor chip 10 Positive electrode plate 11 Connection plate 12 Output plate 13 Negative electrode plate P Positive electrode terminal O Output terminal N Negative electrode terminal

Claims

A single or multiple semiconductor chips (8, 8a, 8b) having a front surface and a back surface and on which a semiconductor element (6, 7) is formed;
A first conductor plate (10, 12) connected to the rear surface side of the semiconductor chip and connected to the positive electrode side of the semiconductor element, and a second conductor plate (11, 13) connected to the front surface side of the semiconductor chip and connected to the negative electrode side of the semiconductor element,
a resin sealing portion (16) that seals the semiconductor chip, the first conductive plate, and the second conductive plate;
a metal member (20, 20a, 20b) disposed between the first conductive plate and the second conductive plate in the resin sealing portion;
an insulating film (21) that insulates the metal member from the semiconductor chip, the first conductive plate, and the second conductive plate;
When a main current flows through the semiconductor element, the main current flows between the first conductor plate and the second conductor plate in a direction perpendicular to a surface of the semiconductor chip, and the main current flows within the first conductor plate and the second conductor plate in a direction parallel to the surface of the semiconductor chip, thereby forming an induced current path through which an induced current flows within the metal member ;
The first conductive plate is disposed opposite another metal body (5a) insulated from the first conductive plate via an insulating member,
The second conductor plate is also disposed opposite another metal body (5a) insulated from the second conductor plate via an insulating member,
A semiconductor module, wherein when a main current flows through the semiconductor chip, the other metal body arranged opposite the first conductor plate and the other metal body arranged opposite the second conductor plate also form an induced current path through which an induced current flows .

2. The semiconductor module according to claim 1, wherein the other metal body arranged opposite the first conductor plate and the other metal body arranged opposite the second conductor plate constitute part of a cooler ( 5 ).

A single or multiple semiconductor chips (8, 8a, 8b) having a front surface and a back surface and on which a semiconductor element (6, 7) is formed;
A first conductor plate (10, 12) connected to the rear surface side of the semiconductor chip and connected to the positive electrode side of the semiconductor element, and a second conductor plate (11, 13) connected to the front surface side of the semiconductor chip and connected to the negative electrode side of the semiconductor element,
a resin sealing portion (16) that seals the semiconductor chip, the first conductive plate, and the second conductive plate;
a metal member (20, 20a, 20b) disposed between the first conductive plate and the second conductive plate in the resin sealing portion;
an insulating film (21) that insulates the metal member from the semiconductor chip, the first conductive plate, and the second conductive plate;
When a main current flows through the semiconductor element, the main current flows between the first conductor plate and the second conductor plate in a direction perpendicular to a surface of the semiconductor chip, and the main current flows within the first conductor plate and the second conductor plate in a direction parallel to the surface of the semiconductor chip, thereby forming an induced current path through which an induced current flows within the metal member;
a first heat sink (15a) disposed opposite the first conductive plate;
a first insulating film (19a) for insulating the first conductive plate from the first heat sink;
a second heat sink (15b) disposed opposite the second conductive plate;
a second insulating film (19b) for insulating the second conductor plate from the second heat sink;
a semiconductor module having a structure in which the first heat sink, the first insulating film, the second heat sink and the second insulating film are sealed in the resin sealing portion such that one side of the first heat sink opposite the first conductive plate is exposed and one side of the second heat sink opposite the second conductive plate is exposed.

A single or multiple semiconductor chips (8, 8a, 8b) having a front surface and a back surface and on which a semiconductor element (6, 7) is formed;
A first conductor plate (10, 12) connected to the rear surface side of the semiconductor chip and connected to the positive electrode side of the semiconductor element, and a second conductor plate (11, 13) connected to the front surface side of the semiconductor chip and connected to the negative electrode side of the semiconductor element,
a resin sealing portion (16) that seals the semiconductor chip, the first conductive plate, and the second conductive plate;
a metal member (20, 20a, 20b) disposed between the first conductive plate and the second conductive plate in the resin sealing portion;
an insulating film (21) that insulates the metal member from the semiconductor chip, the first conductive plate, and the second conductive plate;
When a main current flows through the semiconductor element, the main current flows between the first conductor plate and the second conductor plate in a direction perpendicular to a surface of the semiconductor chip, and the main current flows within the first conductor plate and the second conductor plate in a direction parallel to the surface of the semiconductor chip, thereby forming an induced current path through which an induced current flows within the metal member;
The metal member surrounds the semiconductor chip.

A single or multiple semiconductor chips (8, 8a, 8b) having a front surface and a back surface and on which a semiconductor element (6, 7) is formed;
A first conductor plate (10, 12) connected to the rear surface side of the semiconductor chip and connected to the positive electrode side of the semiconductor element, and a second conductor plate (11, 13) connected to the front surface side of the semiconductor chip and connected to the negative electrode side of the semiconductor element,
a resin sealing portion (16) that seals the semiconductor chip, the first conductive plate, and the second conductive plate;
a metal member (20, 20a, 20b) disposed between the first conductive plate and the second conductive plate in the resin sealing portion;
an insulating film (21) that insulates the metal member from the semiconductor chip, the first conductive plate, and the second conductive plate;
When a main current flows through the semiconductor element, the main current flows between the first conductor plate and the second conductor plate in a direction perpendicular to a surface of the semiconductor chip, and the main current flows within the first conductor plate and the second conductor plate in a direction parallel to the surface of the semiconductor chip, thereby forming an induced current path through which an induced current flows within the metal member;
The semiconductor chip has a first semiconductor chip (8 a) and a second semiconductor chip (8 a), and the first semiconductor chip and the second semiconductor chip are both arranged with their surfaces facing the same side,
The first conductor plate includes a positive electrode plate (10) to which the positive electrode of the first semiconductor chip is connected and a positive electrode terminal (P) is connected, and an output plate (12) arranged next to the positive electrode plate, to which the positive electrode of the second semiconductor chip is connected and an output terminal (O) is connected,
The second conductor plate includes a connection plate (11) disposed opposite the positive electrode plate, to which the negative electrode of the first semiconductor chip is connected and which is connected to the output plate via a first connection portion (17) in a first connection area (11a), and a negative electrode plate (12) disposed opposite the output plate and arranged side by side with the connection plate, to which the negative electrode of the second semiconductor chip is connected and to which a negative electrode terminal (N) is connected via a second connection portion (18) in a second connection area (13a),
The metal member includes a first metal member (20a) disposed between the positive electrode plate and the connection plate, and a second metal member (20b) disposed between the output plate and the negative electrode plate,
the first metal member surrounds the first semiconductor chip and the first connection portion,
The second metal member surrounds the second semiconductor chip and the second connection portion.

The semiconductor module according to claim 5, wherein the metal member has a connecting portion (20c) that covers the gap between the positive electrode plate and the output plate, and the first metal member and the second metal member are connected at the connecting portion .

A single or multiple semiconductor chips (8, 8a, 8b) having a front surface and a back surface and on which a semiconductor element (6, 7) is formed;
A first conductor plate (10, 12) connected to the rear surface side of the semiconductor chip and connected to the positive electrode side of the semiconductor element, and a second conductor plate (11, 13) connected to the front surface side of the semiconductor chip and connected to the negative electrode side of the semiconductor element,
a resin sealing portion (16) that seals the semiconductor chip, the first conductive plate, and the second conductive plate;
a metal member (20, 20a, 20b) disposed between the first conductive plate and the second conductive plate in the resin sealing portion;
an insulating film (21) that insulates the metal member from the semiconductor chip, the first conductive plate, and the second conductive plate;
When a main current flows through the semiconductor element, the main current flows between the first conductor plate and the second conductor plate in a direction perpendicular to a surface of the semiconductor chip, and the main current flows within the first conductor plate and the second conductor plate in a direction parallel to the surface of the semiconductor chip, thereby forming an induced current path through which an induced current flows within the metal member;
The semiconductor chip has a first semiconductor chip (8a) and a second semiconductor chip (8a), and the first semiconductor chip and the second semiconductor chip are arranged with their respective surfaces facing opposite each other,
The first conductor plate includes a positive electrode plate (10) to which the positive electrode of the first semiconductor chip is connected and to which a positive electrode terminal (P) is connected, and an output plate (12) to which the positive electrode of the second semiconductor chip is connected and to which an output terminal (O) is connected,
The second conductor plate includes a negative electrode plate (13) to which a negative electrode of the second semiconductor chip is connected and a negative electrode terminal (N) is connected, and the output plate extends to a position opposite to the positive electrode plate,
The metal member includes a first metal member (20a) disposed between the positive electrode plate and the output plate, and a second metal member (20b) disposed between the output plate and the negative electrode plate,
the first metal member surrounds the first semiconductor chip,
The second metal member surrounds the second semiconductor chip.

The semiconductor module according to claim 7, wherein the metal member has a connecting portion (20c) that covers the gap portion between the positive electrode plate and the negative electrode plate, and the first metal member and the second metal member are connected at the connecting portion.