JP7615059B2

JP7615059B2 - 撮像素子、撮像装置、測距装置

Info

Publication number: JP7615059B2
Application number: JP2021574008A
Authority: JP
Inventors: 英樹荒井; 悠介大竹; 拓郎村瀬; 武山崎; 泰介諏訪
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2020-01-29
Filing date: 2021-01-25
Publication date: 2025-01-16
Anticipated expiration: 2041-01-25
Also published as: JPWO2021153480A1; TW202133424A; EP4099685A4; US12149845B2; KR20220133873A; EP4099685B1; EP4099685A1; US20230044912A1; CN114946172A; WO2021153480A1; TWI882059B; CN114946172B

Description

本技術は撮像素子、撮像装置、測距装置に関し、例えば、ノイズを低減するようにした撮像素子、撮像装置、測距装置に関する。

従来、デジタルスチルカメラやデジタルビデオカメラなどの撮像機能を備えた電子機器においては、例えば、CCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの撮像素子が使用されている。

撮像素子は、光電変換を行うＰＤ（photodiode：フォトダイオード）と複数のトランジスタとが組み合わされた画素を有しており、平面的に配置された複数の画素から出力される画素信号に基づいて画像が構築される。また、画素から出力される画素信号は、例えば、画素の列毎に配置された複数のＡＤ（Analog to Digital）変換器によって並列的にＡＤ変換されて出力される。

特許文献１では、画素毎のｋＴＣノイズを含めてキャンセルを実施するための手法として、露光開始の前後に２度の読み出しを実施することが提案されている。この提案では、まず露光開始前にリセットがかけられ、画素毎のリセット信号が、全有効画素に対して取得され、デジタルデータとしてメモリ等に保存される。露光完了後に取得された蓄積信号から、それらが差し引かれてＣＤＳが実施される。

特開２００４－１４０１４９号公報

撮像素子において、ｋＴＣノイズなどのノイズのさらなる低減が望まれている。

本技術は、このような状況に鑑みてなされたものであり、ノイズを低減することができるようにするものである。

本発明の一側面の第１の撮像素子は、光電変換を行う光電変換部と、前記光電変換部により得られた電荷を蓄積する電荷蓄積部と、前記光電変換部から前記電荷蓄積部に電荷を転送する転送部と、前記電荷蓄積部をリセットするリセット部と、前記リセット部に印加される電圧の制御を行うリセット電圧制御部と、前記電荷蓄積部への容量の付加を制御する付加制御部とを備え、前記電荷蓄積部は、２領域であり、一方の領域は第１の画素に設けられ、他方の領域は前記第１の画素に隣接する第２の画素に設けられている。

本発明の一側面の第２の撮像素子は、光電変換を行う光電変換部と、前記光電変換部により得られた電荷を蓄積する複数の電荷蓄積部と、前記光電変換部から前記複数の電荷蓄積部のそれぞれに電荷を転送する複数の転送部と、前記複数の電荷蓄積部のそれぞれをリセットする複数のリセット部と、前記複数のリセット部にそれぞれ印加される電圧の制御を行う複数のリセット電圧制御部と、前記複数の電荷蓄積部への容量の付加をそれぞれ制御する複数の付加制御部とを備え、前記複数の電荷蓄積部のそれぞれの電荷蓄積部は、複数の領域から構成され、前記光電変換部が設けられている基板に前記電荷蓄積部を構成する複数の領域が設けられ、前記基板に積層されている配線層に、前記複数の領域を接続する配線が設けられ、前記複数の領域を接続する前記配線が設けられている層とは異なる層に、前記電荷蓄積部の一部をなす配線が設けられている。

本発明の一側面の第１の撮像装置は、光電変換を行う光電変換部と、前記光電変換部により得られた電荷を蓄積する電荷蓄積部と、前記光電変換部から前記電荷蓄積部に電荷を転送する転送部と、前記電荷蓄積部をリセットするリセット部と、前記リセット部に印加される電圧の制御を行うリセット電圧制御部と、前記電荷蓄積部への容量の付加を制御する付加制御部とを備え、前記電荷蓄積部は、２領域であり、一方の領域は第１の画素に設けられ、他方の領域は前記第１の画素に隣接する第２の画素に設けられている撮像素子と、前記撮像素子からの信号を処理する処理部とを備える。
本発明の一側面の第２の撮像装置は、光電変換を行う光電変換部と、前記光電変換部により得られた電荷を蓄積する複数の電荷蓄積部と、前記光電変換部から前記複数の電荷蓄積部のそれぞれに電荷を転送する複数の転送部と、前記複数の電荷蓄積部のそれぞれをリセットする複数のリセット部と、前記複数のリセット部にそれぞれ印加される電圧の制御を行う複数のリセット電圧制御部と、前記複数の電荷蓄積部への容量の付加をそれぞれ制御する複数の付加制御部とを備え、前記複数の電荷蓄積部のそれぞれの電荷蓄積部は、複数の領域から構成され、前記光電変換部が設けられている基板に前記電荷蓄積部を構成する複数の領域が設けられ、前記基板に積層されている配線層に、前記複数の領域を接続する配線が設けられ、前記複数の領域を接続する前記配線が設けられている層とは異なる層に、前記電荷蓄積部の一部をなす配線が設けられている撮像素子と、前記撮像素子からの信号を処理する処理部とを備える。

本発明の一側面の第１の測距装置は、照射光を発光する発光部と、前記発光部からの光が物体に反射された反射光を受光する受光素子とを備え、前記受光素子は、光電変換を行う光電変換部と、前記光電変換部により得られた電荷を蓄積する電荷蓄積部と、前記光電変換部から前記電荷蓄積部に電荷を転送する転送部と、前記電荷蓄積部をリセットするリセット部と、前記リセット部に印加される電圧の制御を行うリセット電圧制御部と、前記電荷蓄積部への容量の付加を制御する付加制御部とを備え、前記電荷蓄積部は、２領域であり、一方の領域は第１の画素に設けられ、他方の領域は前記第１の画素に隣接する第２の画素に設けられている。
本発明の一側面の第２の測距装置は、照射光を発光する発光部と、前記発光部からの光が物体に反射された反射光を受光する受光素子とを備え、前記受光素子は、光電変換を行う光電変換部と、前記光電変換部により得られた電荷を蓄積する複数の電荷蓄積部と、前記光電変換部から前記複数の電荷蓄積部のそれぞれに電荷を転送する複数の転送部と、前記複数の電荷蓄積部のそれぞれをリセットする複数のリセット部と、前記複数のリセット部にそれぞれ印加される電圧の制御を行う複数のリセット電圧制御部と、前記複数の電荷蓄積部への容量の付加をそれぞれ制御する複数の付加制御部とを備え、前記複数の電荷蓄積部のそれぞれの電荷蓄積部は、複数の領域から構成され、前記光電変換部が設けられている基板に前記電荷蓄積部を構成する複数の領域が設けられ、前記基板に積層されている配線層に、前記複数の領域を接続する配線が設けられ、前記複数の領域を接続する前記配線が設けられている層とは異なる層に、前記電荷蓄積部の一部をなす配線が設けられている。

本発明の一側面の第１の撮像素子においては、光電変換を行う光電変換部と、光電変換部により得られた電荷を蓄積する電荷蓄積部と、光電変換部から電荷蓄積部に電荷を転送する転送部と、電荷蓄積部をリセットするリセット部と、リセット部に印加される電圧の制御を行うリセット電圧制御部と、電荷蓄積部への容量の付加を制御する付加制御部とが備えられている。また電荷蓄積部は、２領域であり、一方の領域は第１の画素に設けられ、他方の領域は第１の画素に隣接する第２の画素に設けられている。

本発明の一側面の第２の撮像素子においては、光電変換を行う光電変換部と、光電変換部により得られた電荷を蓄積する複数の電荷蓄積部と、光電変換部から複数の電荷蓄積部のそれぞれに電荷を転送する複数の転送部と、複数の電荷蓄積部のそれぞれをリセットする複数のリセット部と、複数のリセット部にそれぞれ印加される電圧の制御を行う複数のリセット電圧制御部と、複数の電荷蓄積部への容量の付加をそれぞれ制御する複数の付加制御部とが備えられている。複数の電荷蓄積部のそれぞれの電荷蓄積部は、複数の領域から構成され、光電変換部が設けられている基板に電荷蓄積部を構成する複数の領域が設けられ、基板に積層されている配線層に、複数の領域を接続する配線が設けられ、複数の領域を接続する配線が設けられている層とは異なる層に、電荷蓄積部の一部をなす配線が設けられている。

本発明の一側面の第１の撮像装置においては、前記第１の撮像素子が備えられた構成とされている。
本発明の一側面の第２の撮像装置においては、前記第２の撮像素子が備えられた構成とされている。

本発明の一側面の第１の測距装置においては、前記第１の撮像素子が備えられた構成とされている。
本発明の一側面の第２の測距装置においては、前記第２の撮像素子が備えられた構成とされている。

なお、撮像装置や測距装置は、独立した装置であっても良いし、１つの装置を構成している内部ブロックであっても良い。

本技術を適用した撮像装置の一実施の形態における構成を示す図である。画素の回路構成例を示す図である。画素の平面構成例を示す図である。複数の画素の平面構成例を示す図である。測距装置の一実施の形態の構成を示す図である。受光部の構成例を示す図である。画素の回路構成例を示す図である。画素における電荷の振り分けを説明する図である。信号の読み出しについて説明するための図である。第２の実施の形態における画素の他の平面構成例を示す図である。画素の断面構成例を示す図である。画素の配線の配置例を示す図である。画素の配線の配置例を示す図である。第３の実施の形態における画素の平面構成例を示す図である。第４の実施の形態における画素の平面構成例を示す図である。画素の平面構成例を示す図である。第５の実施の形態における画素の平面構成例を示す図である。第６の実施の形態における画素の平面構成例を示す図である。第７の実施の形態における画素の平面構成例を示す図である。第８の実施の形態における画素の平面構成例を示す図である。第９の実施の形態における画素の平面構成例を示す図である。ゲートの形状について説明するための図である。ゲートの形状について説明するための図である。電荷の転送方向について説明するための図である。画素の断面構成例を示す図である。第１０の実施の形態における画素の平面構成例を示す図である。第１０の実施の形態における画素の断面構成例を示す図である。第１１の実施の形態における画素の平面構成例を示す図である。第１１の実施の形態における画素の他の平面構成例を示す図である。第１１の実施の形態における画素の断面構成例を示す図である。縦型ゲートの形成時の径の大きさについて説明するための図である。第１１の実施の形態における画素の平面構成例を示す図である。第１１の実施の形態における画素の断面構成例を示す図である。第１１の実施の形態における画素の他の平面構成例を示す図である。第１１の実施の形態における画素の他の断面構成例を示す図である。第１２の実施の形態における画素の平面構成例を示す図である。第１２の実施の形態における画素の断面構成例を示す図である。第１３の実施の形態における画素の平面構成例を示す図である。第１３の実施の形態における画素の断面構成例を示す図である。電子機器の一例の構成を示す図である。内視鏡手術システムの概略的な構成の一例を示す図である。カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。車両制御システムの概略的な構成の一例を示すブロック図である。車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。

＜撮像装置の構成＞
図１は、本技術の一実施の形態に係る撮像装置１０の機能の構成例を示すブロック図である。

撮像装置１０は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサなどの、いわゆるグローバルシャッタ方式の裏面照射型イメージセンサである。撮像装置１０は、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像するものである。

グローバルシャッタ方式とは、基本的には全画素同時に露光を開始し、全画素同時に露光を終了するグローバル露光を行う方式である。ここで、全画素とは、画像に現れる部分の画素の全てということであり、ダミー画素等は除外される。また、時間差や画像の歪みが問題にならない程度に十分小さければ、全画素同時ではなく、複数行（例えば、数十行）単位でグローバル露光を行いながら、グローバル露光を行う領域を移動する方式もグローバルシャッタ方式に含まれる。また、画像に表れる部分の画素の全てでなく、所定領域の画素に対してグローバル露光を行う方式もグローバルシャッタ方式に含まれる。

裏面照射型イメージセンサとは、被写体からの光を受光して電気信号に変換するフォトダイオード等の光電変換部が、被写体からの光が入射する受光面と、各画素を駆動させるトランジスタ等の配線が設けられた配線層との間に設けられている構成のイメージセンサをいう。

撮像装置１０は、例えば、画素アレイ部２１、垂直駆動部２２、カラム信号処理部２３、データ格納部２９、水平駆動部２４、システム制御部２５、および信号処理部２８を備えている。

撮像装置１０では、半導体基板１１（後出）上に画素アレイ部２１が形成される。垂直駆動部２２、カラム信号処理部２３、データ格納部２９、水平駆動部２４、システム制御部２５、および信号処理部２８などの周辺回路は、例えば、画素アレイ部２１と同じ半導体基板１１上に形成される。

画素アレイ部２１は、被写体から入射した光の量に応じた電荷を生成して蓄積する光電変換部（後出）を含む画素２０を複数有する。画素２０は、図１に示したように、横方向（行方向）および縦方向（列方向）のそれぞれに配列される。画素アレイ部２１では、行方向に一列に配列された画素２０からなる画素行ごとに、画素駆動線２６が行方向に沿って配線され、列方向に一列に配列された画素２０からなる画素列ごとに、垂直信号線（ＶＳＬ）２８が列方向に沿って配線されている。

垂直駆動部２２は、シフトレジスタやアドレスデコーダなどからなる。垂直駆動部２２は、複数の画素駆動線２６を介して複数の画素２０に対し信号等をそれぞれ供給することにより、画素アレイ部２１における複数の画素２０の全てを同時に駆動させ、または画素行単位で駆動させる。

垂直駆動部２２は、例えば読み出し走査系と掃き出し走査系との２つの走査系を有する。読み出し走査系は、単位画素から信号を読み出すために、画素アレイ部２１の単位画素を行単位で順に選択走査する。掃き出し走査系は、読み出し走査系によって読み出し走査が行われる読み出し行に対し、その読み出し走査よりもシャッタスピードの時間分だけ先行して掃き出し走査を行う。

この掃き出し走査系による掃き出し走査により、読み出し行の単位画素の光電変換部５１（後出）から不要な電荷が掃き出される。これをリセットという。そして、この掃き出し走査系による不要電荷の掃き出し、すなわちリセットにより、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部５１の光電荷を捨てて、新たに露光を開始する、すなわち光電荷の蓄積を新たに開始する動作のことをいう。

読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応する。直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃き出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積時間、すなわち露光時間となる。

垂直駆動部２２によって選択走査された画素行の各単位画素から出力される信号は、垂直信号線２７の各々を通してカラム信号処理部２３に供給されるようになっている。カラム信号処理部２３は、画素アレイ部２１の画素列ごとに、選択行の各単位画素からＶＳＬ２７を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持するようになっている。

具体的には、カラム信号処理部２３は、例えばシフトレジスタやアドレスデコーダなどからなり、ノイズ除去処理、相関二重サンプリング処理、アナログ画素信号のＡ／Ｄ（Analog/Digital）変換Ａ／Ｄ変換処理等を行い、デジタル画素信号を生成する。カラム信号処理部２３は、生成した画素信号を信号処理部２８に供給する。

水平駆動部２４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム信号処理部２３の画素列に対応する単位回路を順番に選択するようになっている。この水平駆動部２４による選択走査により、カラム信号処理部２３において単位回路ごとに信号処理された画素信号が順番に信号処理部２８に出力されるようになっている。

システム制御部２５は、各種のタイミング信号を生成するタイミングジェネレータ等からなる。システム制御部２５は、タイミングジェネレータで生成されたタイミング信号に基づいて、垂直駆動部２２、カラム信号処理部２３、および水平駆動部２４の駆動制御を行なうものである。

信号処理部２８は、必要に応じてデータ格納部２９にデータを一時的に格納しながら、カラム信号処理部２３から供給された画素信号に対して演算処理等の信号処理を行ない、各画素信号からなる画像信号を出力するものである。

データ格納部２９は、信号処理部２８での信号処理にあたり、その信号処理に必要なデータを一時的に格納するようになっている。

＜画素の回路構成例＞
次に、図２を参照して、図１の画素アレイ部２１に設けられた画素２０の回路構成例について説明する。図２は、画素アレイ部２１に設けられた複数の画素２０のうちの任意の１つの画素２０における回路構成例を示している。図２に示した画素２０は、第１の実施の形態における画素２０であるとし、他の実施の形態の画素と区別をつけるために画素２０ａと記述する。

図２に示した例では、画素２０ａは、ＦＤ型のグローバルシャッタを実現している。図２の例では、画素アレイ部２１における画素２０ａは、例えば、光電変換部（ＰＤ）５１、電荷転送部（ＴＧ）５２、電荷保持部および電荷電圧変換部としてのフローティングディフュージョン（ＦＤ）５３、リセットトランジスタ（ＲＳＴ）５４、フィードバックイネーブルトランジスタ（ＦＢＥＮ）５５、排出トランジスタ（ＯＦＧ）５６、増幅トランジスタ（ＡＭＰ）５７、選択トランジスタ（ＳＥＬ）５８、変換効率切替用トランジスタ（ＦＤＧ）５９、および付加容量部６０などを含んでいる。

また、この例では、ＴＧ５２、ＦＤ５３、ＲＳＴ５４、ＦＢＥＮ５５、ＯＦＧ５６、ＡＭＰ５７、およびＳＥＬ５８は、いずれもＮ型のＭＯＳトランジスタである。これらＴＧ５２、ＦＤ５３、ＲＳＴ５４、ＦＢＥＮ５５、ＯＦＧ５６、ＡＭＰ５７、およびＳＥＬ５８の各ゲート電極には、駆動信号がそれぞれ供給されるようになっている。各駆動信号は、高レベルの状態がアクティブ状態、すなわちオン状態となり、低レベルの状態が非アクティブ状態、すなわちオフ状態となるパルス信号である。なお、以下、駆動信号をアクティブ状態にすることを、駆動信号をオンするとも称し、駆動信号を非アクティブ状態にすることを、駆動信号をオフするとも称する。

ＰＤ５１は、例えばＰＮ接合のフォトダイオードからなる光電変換素子であり、被写体からの光を受光して、その受光量に応じた電荷を光電変換により生成し、蓄積する光電変換部として機能する。

ＴＧ５２は、ＰＤ５１とＦＤ５３との間に接続されており、ＴＧ５２のゲート電極に印加される駆動信号に応じて、ＰＤ５１に蓄積されている電荷をＦＤ５３に転送する転送部として機能する。

ＦＤ５３は、グローバルシャッタ機能を実現するために、ＰＤ５１に蓄積された電荷を一時的に保持する電荷保持部として機能する。また、ＦＤ５３は、ＴＧ５２を介してＰＤ５１から転送されてきた電荷を電気信号（例えば、電圧信号）に変換して出力する浮遊拡散領域でもある。ＦＤ５３には、ＲＳＴ５４が接続されるとともに、ＡＭＰ５７およびＳＥＬ５８を介してＶＳＬ２８が接続されている。

さらに、ＦＤ５３には、ＦＤＧ５９を介して、電荷を電気信号、例えば、電圧信号に変換する浮遊拡散領域（ＦＤ）である付加容量部６０も接続されている。なお、付加容量部６０は、浮遊拡散領域（ＦＤ）ではあるが、ＦＤ５３と同じく容量での動作となるため、キャパシタの回路記号を用いて表現するものとする。

ＦＤＧ５９は、駆動信号ＦＤＧに応じてオン，オフされることで、ＦＤ５３と付加容量部６０とが、電気的に接続された状態または電気的に切り離された状態の何れかの状態に接続状態を切り替える。ＦＤＧ５９は、付加容量部６０の付加を制御する付加制御部として機能する。

ＦＤＧ５９を構成するゲート電極には、駆動信号ＦＤＧが供給され、この駆動信号ＦＤＧがオンされると、ＦＤＧ５９の直下のポテンシャルが深くなり、ＦＤ５３と付加容量部６０とが電気的に接続される。

これに対して、駆動信号ＦＤＧがオフされると、ＦＤＧ５９の直下のポテンシャルが浅くなり、ＦＤ５３と付加容量部６０とが電気的に切り離される。したがって、駆動信号ＦＤＧをオン，オフすることで、ＦＤ５３に容量を付加し、画素の感度を変化させることができる。具体的には、蓄積される電荷の変化量をΔＱとし、そのときの電圧の変化をΔＶとし、容量値をＣとすると、ΔＶ＝ΔＱ／Ｃの関係が成立する。

いま、ＦＤ５３の容量値をＣＦＤとし、付加容量部６０の容量値をＣＦＤ２とすると、駆動信号ＦＤＧがオンされている状態では、信号レベルの読み出しが行なわれる画素の領域における容量値Ｃは、ＣＦＤ＋ＣＦＤ２である。これに対して、駆動信号ＦＤＧがオフされると、容量値ＣはＣＦＤに変化するため、電荷の変化量に対する電圧の感度（電圧の変化量：ＦＤ変換効率）が上がることになる。

このように、画素２０ａでは、駆動信号ＦＤＧをオン，オフさせることで、画素の感度が適宜変更される。例えば、駆動信号ＦＤＧがオンされると、付加容量部６０は電気的にＦＤ５３に接続されるので、ＦＤ５３だけでなく付加容量部６０にも、ＰＤ６１からＦＤ５３に転送されてきた電荷の一部が蓄積される。

ＲＳＴ５４は、ＦＢＥＮ５５に接続されたドレインと、ＦＤ５３に接続されたソースとを有している。ＲＳＴ５４は、そのゲート電極に印加される駆動信号に応じて、ＦＤ５３を初期化、すなわちリセットするリセット部として機能する。なお、図２に示したように、ＲＳＴ５４のドレインは、接地との間に寄生容量Ｃ_STを形成し、ＡＭＰ５７のゲート電極との間に寄生容量Ｃ_FBを形成している。

ＦＢＥＮ５５は、ＲＳＴ５４に印加されるリセット電圧の制御を行うリセット電圧制御部として機能する。

ＯＦＧ５６は、電源ＶＤＤに接続されたドレインと、ＰＤ５１に接続されたソースとを有している。ＰＤ５１のカソードは、ＯＦＧ５６のソースおよびＴＧ５２のソースに対し共通に接続されている。ＯＦＧ５６は、そのゲート電極に印加される駆動信号に応じて、ＰＤ５１を初期化、すなわちリセットする。ＰＤ５１をリセットする、とは、ＰＤ５１を空乏化するという意味である。

ＡＭＰ５７は、ＦＤ５３に接続されたゲート電極と、電源ＶＤＤに接続されたドレインとを有しており、ＰＤ５１での光電変換によって得られる電荷を読み出すソースフォロワ回路の入力部となる。すなわち、ＡＭＰ５７は、そのソースがＳＥＬ５８を介してＶＳＬ２８に接続されることにより、ＶＳＬ２８の一端に接続される定電流源と共にソースフォロワ回路を構成する。

ＳＥＬ５８は、ＡＭＰ５７のソースとＶＳＬ２８との間に接続されており、ＳＥＬ５８のゲート電極には、選択信号が供給される。ＳＥＬ５８は、その選択信号がオンすると導通状態となり、ＳＥＬ５８が設けられている画素２０ａが選択状態となる。画素２０ａが選択状態になると、ＡＭＰ５７から出力される画素信号がＶＳＬ２８を介してカラム信号処理部２３によって読み出されるようになっている。

また、画素アレイ部２１では、複数の画素駆動線２６が、例えば画素行毎に配線される。そして、垂直駆動部２２から複数の画素駆動線２６を通して、選択された画素２０ａに対し各駆動信号が供給されるようになっている。

なお、図２に示した画素回路は、画素アレイ部２１に用いることが可能な画素回路の一例であり、他の構成の画素回路を用いることも可能である。

＜画素の平面構成例＞
図３は、第１の実施の形態における画素２０ａの構成を示す平面図である。図３、および以下の説明においては、図中左右方向をＸ軸方向とし、図中上下方向をＹ軸方向とする。また、図３におけるＸ方向は、図２の行方向（水平方向）に対応し、Ｙ方向は図２の列方向（垂直方向）に対応するとして説明を続ける。

図３に示されるように、矩形の画素２０ａの中央部の領域に、ＰＤ５１が設けられている。ＰＤ５１の図中左上側に、ＴＧ５２が設けられている。ＴＧ５２は、転送トランジスタ５２のゲート部分である。

ＴＧ５２の上側には、ＦＤ５３－１が設けられている。ＦＤ５３は、ＦＤ５３－１とＦＤ５３－２の２つの領域から形成され、ＦＤ５３－１とＦＤ５３－２は、下層の配線層（不図示）で接続され、１つのＦＤ５３として機能するように構成されている。また、同一画素２０ａ内に形成されているＦＤ５３－１とＦＤ５３－２が接続されているように構成することも可能であるし、図４を参照して説明するように、他画素２０ａに形成されているＦＤ５３－１とＦＤ５３－２が接続されているように構成することも可能である。

ＦＤ５３－１とＦＤ５３－２の２つの領域は、ＰＤ５１が形成されている基板（例えばシリコン基板）内に形成されている領域である。以下の説明において、領域とは、特に断りがない場合、ＰＤ５１が形成されている基板内の領域であることを示すとする。

ＦＤ５３は、基板内の異なる領域に形成されているＦＤ５３－１とＦＤ５３－２とから構成されている。換言すれば、ＦＤ５３は、基板内に分散して設けられている複数の領域が、配線により接続されることで形成されている。以下の説明において、異なる領域とは、基板内の複数の領域や、基板内に分散して設けられている領域であることを示すとする。

ＦＤ５３－２は、ＦＤＧ５９と接する位置に形成されている。図３では、ＰＤ５１の図中右側にＦＤＧ５９が設けられ、ＦＤＧ５９の上側にＦＤ５３－２が形成されている。またＦＤＧ５９の図中下側には、付加容量部（ＦＤext）６０が形成されている。ＦＤ５３が、ＦＤ５３－１とＦＤ５３－２の２領域で形成されているため、ＦＤ５３自体の容量を大きくすることができる。また、ＦＤＧ５９と付加容量部６０を設けることで、さらにＦＤ５３の容量を大きくすることができる。

ＰＤ５１の図中右上側には、ＲＳＴ５４が形成されている。ＲＳＴ５４の図中左側には、ＦＢＥＮ５５が形成されている。ＦＤ５３からの信号量を増幅するＡＭＰ５５（のゲート）は、ＰＤ５１の図中左下側に形成されている。また、ＡＭＰ５５の図中右側には、ＳＥＬ５８が形成されている。

ＳＥＬ５８の図中右側であり、画素２０ａの図中右下側には、ウェルコンタクト６１が設けられている。ＰＤ５１の図中左側には、ＯＦＧ５６が設けられている。

図３および以下に示す配置は、一例であり、限定を示す記載ではない。また、図３および以下に示す例では、ＯＦＧ５６を設けた構成を示すが、ＯＦＧ５６がない構成とすることもできる。

図３に示した配置は、図４に示すように隣接する画素２０ａに配置されているＦＤ５３－１とＦＤ５３－２を接続する構成の場合に適した配置であり、同一画素２０ａ内のＦＤ５３－１とＦＤ５３－２を接続するような場合などには、他の配置として、より適切な配置とすることができる。

図４を参照する。図４は、画素アレイ部２１に配置されている２×２の４画素２０ａを示している。図中左上の画素を画素２０ａ－１とし、図中右上の画素を画素２０ａ－２とし、図中右下の画素を画素２０ａ－３とし、図中左下の画素を画素２０ａ－４とする。図４では、説明に必要な箇所に符号を付し、適宜符号を省略してある。

画素２０ａ－４に形成されているＦＤ５３－２－４と、画素２０ａ－３に形成されているＦＤ５３－１－３が、配線６５により接続されている。配線６５は、ＰＤ５１が形成されている層に積層されている配線層（不図示）に形成されている。

画素２０ａ－４と画素２０ａ－３は、横方向で隣接する画素２０ａであり、隣接する画素２０ａの一方の画素２０ａに形成されているＦＤ５３－１と他方の画素２０ａに形成されている画素２０ａのＦＤ５３－２が接続され、１つのＦＤ５３として機能するように形成されている。

また、ＦＤ５３－２－４とＦＤ５３－１－３から構成されるＦＤ５３から読み出しを行うＡＭＰ５７は、画素２０ａ－２に形成されているＡＭＰ５７－２とされている。画素２０ａ－３に形成されているＦＤ５３－１－３と画素２０ａ－２のＡＭＰ５７－２は、配線６６により接続されている。

この場合、画素２０ａ－３に形成されているＰＤ５１－３からの信号は、同画素２０ａ－３内に形成されているＴＧ５２－３により読み出され、同画素２０ａ－３内のＦＤ５３－１－３に転送される。ＦＤ５３－１－３は、隣接する画素２０ａ－４に形成されているＦＤ５３－２－４と配線６５により接続されているため、ＰＤ５１－３からの信号は、ＦＤ５３－１－３とＦＤ５３－２－４から構成されているＦＤ５３に転送されることになる。

また、ＦＤ５３－２－４に接続されているＦＤＧ５９－４がオンにされると、ＦＤ５３－２－４と付加容量６０－４が接続された状態となり、ＦＤ５３－１－３、ＦＤ５３－２－４、および付加容量６０－４からＦＤ５３が形成されている状態となる。

ＦＤ５３－２－４とＦＤ５３－１－３から構成されるＦＤ５３に転送された電荷（信号）は、画素２０ａ－３の上側に配置されている画素２０ａ－２に形成されているＡＭＰ５７－２により読み出され、増幅される構成とされている。また、ＡＭＰ５７－２で増幅された信号は、ＡＭＰ５７－２が形成されている画素２０ａ－２内に形成されているＳＥＬ５８－２を介して図４では図示していないＶＳＬ２７に出力される。

ＦＤ５３を、ＦＤ５３－１とＦＤ５３－２とに分散して設けることで、ＦＤ５３自体の容量、換言すれば、ＦＤとして用いられる領域を大きな領域として形成することが可能となる。また、ＦＤ５３を、ＦＤ５３－１とＦＤ５３－２とに分散することで、ＦＤ５３の配置する位置（形成する領域）の自由度を増すことができ、例えば、図４に示したように、隣接する２つの画素２０ａに配置されているＦＤ５３－１とＦＤ５３－２が接続される構成とすることができる。

また、ＦＤ５３の容量を大きくしても、ＦＤ５３の配置する位置（形成する領域）の自由度を増すことができることで、ＦＢＥＮ５５を配置する領域を確保することができる。ＦＢＥＮ５５を設けることで、ノイズを低減させることができる。

このように、本実施の形態によれば、ＦＤの容量を大きくし、かつノイズを低減することできる。

＜測距を行う撮像装置に適用した場合について＞
上記した画素２０ａのように、容量が大きいＦＤを有し、ノイズを低減する機能（ＦＢＥＮ５５）を有する構成を有する画素を、測距を行う撮像装置に適用した場合について、以下に説明を加える。まず、測距を行う撮像装置について説明を加える。

本技術は、例えば間接ＴＯＦ方式により測距を行う測距システムを構成する受光素子や、そのような受光素子を有する撮像装置などに適用することが可能である。

例えば測距システムは、車両に搭載され、車外にある対象物までの距離を測定する車載用のシステムや、ユーザの手等の対象物までの距離を測定し、その測定結果に基づいてユーザのジェスチャを認識するジェスチャ認識用のシステムなどに適用することができる。この場合、ジェスチャ認識の結果は、例えばカーナビゲーションシステムの操作等に用いることができる。

＜測距装置の構成例＞
図５は、本技術を適用した測距装置の一実施の形態の構成例を示している。

測距装置２１０は、レンズ２１１、受光部２１２、信号処理部２１３、発光部２１４、および発光制御部２１５を備える。信号処理部２１３は、パターン切替部２２１と距離画像生成部２２２を備える。図５の測距装置２１０は、物体に対して光を照射し、その光（照射光）が物体で反射した光（反射光）を受光して、物体までの距離を測定する。

測距装置２１０の発光系は、発光部２１４と発光制御部２１５から成る。発光系においては、発光制御部２１５が、信号処理部２１３からの制御に従い、発光部２１４により赤外光（ＩＲ）を照射させる。レンズ２１１と受光部２１２の間にＩＲバンドフィルタを設け、ＩＲバンドパスフィルタの透過波長帯に対応する赤外光を発光部２１４が発光する構成とするようにしても良い。

発光部２１４は、測距装置２１０の筐体内に配置してもよいし、測距装置２１０の筐体外部に配置してもよい。発光制御部２１５は、発光部２１４を、所定のパターンで発光させる。このパターンは、パターン切替部２２１により設定され、所定のタイミングで切り替えられるように構成されている。

パターン切替部２２１を設け、例えば、他の測距装置２１０のパターンと重ならないように発光パターンを切り替えるように構成することができる。また、このようなパターン切替部２２１を設けない構成とすることも可能である。

信号処理部２１３は、例えば、受光部２１２から供給される画像信号に基づいて、測距装置２１０から物体までの距離を算出する算出部として機能する。算出された距離を画像として出力する場合、信号処理部２１３の距離画像生成部２２２は、物体までの距離が画素毎に表された距離画像を生成し、出力する。

＜撮像素子の構成＞
図６は、受光部２１２の構成例を示すブロック図である。受光部２１２は、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサとすることができる。

受光部２１２は、画素アレイ部２４１、垂直駆動部２４２、カラム処理部２４３、水平駆動部２４４、およびシステム制御部２４５を含んで構成される。画素アレイ部２４１、垂直駆動部２４２、カラム処理部２４３、水平駆動部２４４、およびシステム制御部２４５は、図示しない半導体基板（チップ）上に設けられている。

画素アレイ部２４１には、入射光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子を有する単位画素（例えば、図７の画素２５０）が行列状に２次元配置されている。

画素アレイ部２４１にはさらに、行列状の画素配列に対して行毎に画素駆動線２４６が図の左右方向（画素行の画素の配列方向）に沿って設けられ、列毎に垂直信号線２４７が図の上下方向（画素列の画素の配列方向）に沿って設けられている。画素駆動線２４６の一端は、垂直駆動部２４２の各行に対応した出力端に接続されている。

垂直駆動部２４２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部２４１の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。垂直駆動部２４２によって選択走査された画素行の各単位画素から出力される画素信号は、垂直信号線２４７の各々を通してカラム処理部２４３に供給される。カラム処理部２４３は、画素アレイ部２４１の画素列毎に、選択行の各単位画素から垂直信号線２４７を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。

具体的には、カラム処理部２４３は、信号処理として少なくとも、ノイズ除去処理、例えばCDS（Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部２４３による相関二重サンプリングにより、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。なお、カラム処理部２４３にノイズ除去処理以外に、例えば、AD（アナログデジタル）変換機能を持たせ、信号レベルをデジタル信号で出力することも可能である。

水平駆動部２４４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部２４３の画素列に対応する単位回路を順番に選択する。この水平駆動部２４４による選択走査により、カラム処理部２４３で信号処理された画素信号が順番に信号処理部２４８に出力される。

システム制御部２４５は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部２４２、カラム処理部２４３、および水平駆動部２４４などの駆動制御を行う。

画素アレイ部２４１において、行列状の画素配列に対して、画素行毎に画素駆動線２４６が行方向に沿って配線され、各画素列に２つの垂直信号線２４７が列方向に沿って配線されている。例えば画素駆動線２４６は、画素から信号を読み出す際の駆動を行うための駆動信号を伝送する。なお、図６では、画素駆動線２４６について１本の配線として示しているが、１本に限られるものではない。画素駆動線２４６の一端は、垂直駆動部２４２の各行に対応した出力端に接続されている。

＜単位画素の構造＞
次に、画素アレイ部２４１に行列状に配置されている画素２５０の具体的な構造について説明する。

画素２５０は、光電変換素子であるフォトダイオード２６１（以下、ＰＤ２６１と記述する）を備え、ＰＤ２６１で発生した電荷がタップ２５１Ａおよびタップ２５１Ｂに振り分けられるように構成されている。そして、ＰＤ２６１で発生した電荷のうち、タップ２５１Ａに振り分けられた電荷が垂直信号線２４７Ａから読み出されて検出信号ＳＩＧ１として出力される。また、タップ２５１Ｂに振り分けられた電荷が垂直信号線２４７Ｂから読み出されて検出信号ＳＩＧ２として出力される。

画素２５０の基本的な構成は、図２に示した画素２０ａを２画素分組み合わせたような構成とされている。タップ２５１Ａとタップ２５１Ｂは、それぞれ画素２０ａとほぼ同様な構成を有している。

タップ２５１Ａは、転送トランジスタ２５２Ａ、ＦＤ２５３Ａ、リセットトランジスタ２５４Ａ、フィードバックイネーブルトランジスタ（ＦＢＥＮ）２５５Ａ、排出トランジスタ（ＯＦＧ）２５６、増幅トランジスタ２５７Ａ、選択トランジスタ２５８Ａ、変換効率切替用トランジスタ（ＦＤＧ）２５９Ａ、および付加容量部２６０Ａにより構成される。

同様に、タップ２５１Ｂは、転送トランジスタ２５２Ｂ、ＦＤ２５３Ｂ、リセットトランジスタ２５４Ｂ、ＦＢＥＮ２５５Ｂ、増幅トランジスタ２５７Ｂ、選択トランジスタ２５８Ｂ、ＦＤＧ２５９Ｂ、および付加容量部２６０Ｂにより構成される。

なお、図７に示したようにリセットトランジスタ２５４を、ＦＤ２５３ＡとＦＤ２５３Ｂのそれぞれに設けられている構成としても良いし、ＦＤ２５３ＡとＦＤ２５３Ｂで共用する構成としても良い。

図７に示したようにＦＤ２５３ＡとＦＤ２５３Ｂのそれぞれにリセットトランジスタ２５４Ａ，２５４Ｂを設ける構成とした場合、リセットのタイミングを、ＦＤ２５３ＡとＦＤ２５３Ｂをそれぞれ個別に制御できるため、細かな制御を行うことが可能となる。ＦＤ２５３ＡとＦＤ２５３Ｂに共通したリセットトランジスタ２５４を設ける構成とした場合、リセットのタイミングを、ＦＤ２５３ＡとＦＤ２５３Ｂで同一にすることができ、制御が簡便になり、回路構成も簡便化することができる。

以下の説明においては、ＦＤ２５３ＡとＦＤ２５３Ｂのそれぞれにリセットトランジスタ２５４を設ける構成を例に挙げて説明する。

図８を参照して、画素２５０における電荷の振り分けについて説明する。ここで、振り分けとは、画素２５０（ＰＤ２５１）に蓄積された電荷を異なるタイミングで読み出すことで、タップ毎に読み出しを行うことを意味する。

図８に示すように、照射時間Ｔで照射のオン／オフを繰り返すように変調（１周期＝Ｔｐ）された照射光が発光部２１４から出力され、物体までの距離に応じた遅延時間Ｔｄだけ遅れて、ＰＤ２５１において反射光が受光される。また、転送制御信号ＴＲＴ１は、転送トランジスタ２５２Ａのオン／オフを制御し、転送制御信号ＴＲＴ２は、転送トランジスタ２５２Ｂのオン／オフを制御する。図示するように、転送制御信号ＴＲＴ１が、照射光と同一の位相である一方で、転送制御信号ＴＲＴ２は、転送制御信号ＴＲＴ１を反転した位相となっている。

従って、ＰＤ２５１が反射光を受光することにより発生する電荷は、転送制御信号ＴＲＴ１に従って転送トランジスタ２５２Ａがオンとなっている間ではＦＤ２５３Ａに転送される。また転送制御信号ＴＲＴ２に従って転送トランジスタ２５２Ｂのオンとなっている間ではＦＤ２５３Ｂに転送される。これにより、照射時間Ｔの照射光の照射が周期的に行われる所定の期間において、転送トランジスタ２５２Ａを介して転送された電荷はＦＤ２５３Ａに順次蓄積され、転送トランジスタ２５２Ｂを介して転送された電荷はＦＤ２５３Ｂに順次蓄積される。ＦＤ２５３は、このように、ＰＤ２５１で発生した電荷を蓄積する電荷蓄積部として機能する。

そして、電荷を蓄積する期間の終了後、選択信号ＳＥＬｍ１に従って選択トランジスタ２５８Ａがオンとなると、ＦＤ２５３Ａに蓄積されている電荷が垂直信号線２４７Ａを介して読み出され、その電荷量に応じた検出信号ＳＩＧ１が受光部２１２から出力される。同様に、選択信号ＳＥＬｍ２に従って選択トランジスタ２５８Ｂがオンとなると、ＦＤ２５３Ｂに蓄積されている電荷が垂直信号線２４７Ｂを介して読み出され、その電荷量に応じた検出信号ＳＩＧ２が受光部２１２から出力される。

ＦＤ２５３Ａに蓄積されている電荷とＦＤ２５３Ｂに蓄積されている電荷は、リセット信号RSTに従ってリセットトランジスタ２５４がオンになると排出される。

このように、画素５０は、ＰＤ２５１が受光した反射光により発生する電荷を、遅延時間Ｔｄに応じてタップ２５１Ａおよびタップ２５１Ｂに振り分けて、検出信号ＳＩＧ１および検出信号ＳＩＧ２を出力することができる。そして、遅延時間Ｔｄは、発光部２１４で発光した光が物体まで飛行し、物体で反射した後に受光部２１２まで飛行する時間に応じたもの、即ち、物体までの距離に応じたものである。従って、測距装置２１０は、検出信号ＳＩＧ１および検出信号ＳＩＧ２に基づき、遅延時間Ｔｄに従って物体までの距離（デプス）を求めることができる。

＜間接ＴＯＦ方式の測距方法＞
上記したように、１つのＰＤ２５１に蓄積された電荷を２つのタップ２５１を用いて読み出す２タップ方式における間接ＴＯＦ方式による距離の算出について、図９を参照して説明する。図９を参照して測距方法について説明を加える。図９を参照した説明においては、２つのタップと４つのフェーズ（Phase）を用いた検出方法である2Tap-4Phase方式を例に挙げて説明する。

距離画像を生成する１フレーム期間は、Ａフレーム（A frame）とＢフレーム（B frame）との２つの信号検出期間に分割される。距離画像を生成する１フレーム期間は、例えば、約１／３０秒に設定されている。よって、Ａフレームの期間とＢフレームの期間は、それぞれ約１／６０秒となる。

発光部２１４（図５）から、照射時間Ｔｐで照射のオン／オフを繰り返すように変調（１周期＝Ｔｐ）された照射光が出力される。照射時間Ｔｐは、例えば、２１０ｎｓ程度にすることができる。受光部２１２では、物体までの距離に応じた遅延時間Ｔｄだけ遅れて、反射光が受光される。

４Phase方式において受光部２１２は、タップ２５１Ａまたはタップ２５１Ｂのいずれかで、照射光と同一の位相（Phase0）、９０度ずらした位相（Phase90）、１８０度ずらした位相（Phase180）、２７０度ずらした位相（Phase270）の４つのタイミングで受光する。なお、ここでの受光とは、ＰＤ２５１で発生した電荷を、転送トランジスタ２５２をオンにし、ＦＤ２５３に転送するまでの処理を含むとする。

図９では、Ａフレームにおいて、転送制御信号ＴＲＴ１が、照射光と同一の位相（Phase0）のタイミングでオンにされ、タップ２５１Ａにより受光が開始される。また、Ａフレームにおいて、転送制御信号ＴＲＴ２が、照射光と１８０度ずらした位相（Phase180）のタイミングでオンにされ、タップ２５１Ｂにより受光が開始される。

また、Ｂフレームにおいて、転送制御信号ＴＲＴ１が、照射光と９０度ずらした位相（Phase90）のタイミングでオンにされ、タップ２５１Ａにより受光が開始される。また、Ｂフレームにおいて、転送制御信号ＴＲＴ２が、照射光と２７０度ずらした位相（Phase270）のタイミングでオンにされ、タップ２５１Ｂにより受光が開始される。

この場合、タップ２５１Ａとタップ２５１Ｂは、180度位相反転されたタイミングで受光を行う。Ａフレーム期間において、照射時間ＴｐでPhase0のタイミングでタップ２５１ＡのＦＤ２５３Ａに蓄積される電荷を電荷Ｑ１とすると、Ａフレーム期間では、Ａフレーム期間内での照射時間Ｔｐの累積時間に応じた電荷Ｑ１’がＦＤ２５３Ａに蓄積される。そして、ＦＤ２５３Ａに蓄積された電荷Ｑ１’が、読み出し期間において、ＦＤ２５３Ａから検出信号ＳＩＧ１に該当する信号として読み出される。この電荷Ｑ１’に対応した検出信号ＳＩＧ１の信号値を、信号値Ｉ１とする。

Ａフレーム期間において、照射時間ＴｐでPhase180のタイミングでタップ２５１ＢのＦＤ２５３Ｂに蓄積される電荷を電荷Ｑ２とすると、Ａフレーム期間では、Ａフレーム期間内での照射時間Ｔｐの累積時間に応じた電荷Ｑ２’がＦＤ２５３Ｂに蓄積される。そして、ＦＤ２５３Ｂに蓄積された電荷Ｑ２’が、読み出し期間において、ＦＤ２５３Ｂから検出信号ＳＩＧ２に該当する信号として読み出される。この電荷Ｑ２’に対応した検出信号ＳＩＧ２の信号値を、信号値Ｉ２とする。

Ｂフレーム期間において、照射時間ＴｐでPhase90のタイミングでタップ２５１ＡのＦＤ２５３Ａに蓄積される電荷を電荷Ｑ３とすると、Ｂフレーム期間では、Ｂフレーム期間内での照射時間Ｔｐの累積時間に応じた電荷Ｑ３’がＦＤ２５３Ａに蓄積される。そして、ＦＤ２５３Ａに蓄積された電荷Ｑ３’が、読み出し期間において、ＦＤ２５３Ａから検出信号ＳＩＧ１に該当する信号として読み出される。この電荷Ｑ３’に対応した検出信号ＳＩＧ１の信号値を、信号値Ｉ３とする。

Ｂフレーム期間において、照射時間ＴｐでPhase270のタイミングでタップ２５１ＢのＦＤ２５３Ａに蓄積される電荷を電荷Ｑ４とすると、Ｂフレーム期間では、Ｂフレーム期間内での照射時間Ｔｐの累積時間に応じた電荷Ｑ４’がＦＤ２５３Ｂに蓄積される。そして、ＦＤ２５３Ｂに蓄積された電荷Ｑ４’が、読み出し期間において、ＦＤ２５３Ｂから検出信号ＳＩＧ２に該当する信号として読み出される。この電荷Ｑ４’に対応した検出信号ＳＩＧ２の信号値を、信号値Ｉ４とする。

これらの信号値Ｉ１、信号値Ｉ２、信号値Ｉ３、信号値Ｉ４の配分比で遅延時間Ｔｄに対応するずれ量θを検出することができる。すなわち、位相ずれ量θに基づいて遅延時間Ｔｄが求められるので、遅延時間Ｔｄにより対象物までの距離が求められる。

位相ずれ量θは、次式（１）により求められ、対象物までの距離Ｄは、次式（２）により演算される。式（２）において、Ｃは光速であり、Ｔｐはパルス幅を表す。

このようにして、所定の対象物までの距離を算出することができる。このような測距方式によると、環境光による影響を低減した測距を行える。上記および以下の説明においては、発光パルス光の反射光のみを受光することを前提としているが、実際には、発光パルス光以外にも、さまざまな環境光も同時に受光される。よって、ＰＤ２５１で蓄積される電荷は、発光パルス光と環境光によるものとなる。

しかしながら、環境光は、パルス周期に対して定常と見なすことができ、定常光である場合、信号値Ｉ１、信号値Ｉ２、信号値Ｉ３、信号値Ｉ４に同等なオフセットとして重畳されていることになる。よって、式（１）の演算において環境光による成分（オフセット成分）は、キャンセルされ、測距結果には影響を及ぼさない。

ここでは2Tap-4Phase方式のＴＯＦ型センサの場合を例に挙げて説明をしたが、本技術は、他の方式のＴＯＦ型センサにも適用できる。例えば、4Tap-4Phase方式のＴＯＦ型センサに適用することもできる。

＜画素の平面構成例＞
図７に示した回路構成例に対応する画素２５０の平面構成例を図１０に示す。図１０に示した画素２５０ｂは、第２の実施の形態における画素２５０ｂとして説明を続ける。

図１０に示されるように、矩形の画素２５０ａの中央付近の領域に、ＰＤ２６１が設けられている。ＰＤ２６１の図中上側（上辺）に、ＴＧ２５２ＡとＴＧ２５２Ｂが設けられている。ＴＧ２５２Ａは、転送トランジスタ２５２Ａのゲート部分であり、ＴＧ２５２Ｂは、転送トランジスタ２５２Ｂのゲート部分である。

ＴＧ２５２ＡとＴＧ２５２Ｂのぞれぞれは、ＰＤ２６１の４辺の内の１辺に隣接するように設けられている。図１０に示した例では、ＴＧ２５２ＡとＴＧ２５２Ｂは、ＰＤ２６１の上辺のＸ軸方向に、横並びで配置されている。

ＴＧ２５２Ａの上側には、ＦＤ２５３Ａ－１が設けられている。このＦＤ２５３Ａ－１は、タップ２５１Ａに含まれるＦＤ２５３Ａの一部を構成している。すなわち、画素２５０ｂにおいても、第１の実施の形態における画素２０ａ（図３）と同じく、ＦＤ２５３は、２つの領域から構成されている。

タップ２５１Ａに含まれるＦＤ２５３Ａは、ＦＤ２５３Ａ－１とＦＤ２５３Ａ－２から構成されている。このＦＤ２５３Ａ－１とＦＤ２５３Ａ－２は、異なる領域に形成されている。ＦＤ２５３Ａ－１は、ＴＧ２５２Ａの図中上側に形成され、ＦＤ２５３Ａ－２は、ＦＤ２５３Ａ－１とは離れた位置であり、ＦＤ２５３Ａ－１の右斜め上側の位置に形成されている。後述するように、ＦＤ２５３Ａ－１とＦＤ２５３Ａ－２は、配線層における配線で接続され、１領域として扱えるように構成されている。

ＦＤ２５３Ａ－２の図中上側には、ＦＤＧ２５９Ａが形成されている。また、ＦＤＧ２５９Ａの図中上側には、付加容量部２６０Ａが形成されている。ＦＤＧ２５９Ａがオンにされると、ＦＤ２５３Ａ－１、ＦＤ２５３Ａ－２、および付加容量部２６０Ａの３領域が接続された状態となる。

タップ２５１Ａに含まれる増幅トランジスタ２５７Ａ（のゲート部分）は、図中、ＴＧ２５２Ａの左側に形成されている。また、ＴＧ２５２Ａの図中上側には、選択トランジスタ２５８Ａ（のゲート部分）が形成されている。さらに、タップ２５１Ａには、ＦＢＥＮ２５５Ａも設けられており、このＦＢＥＮ２５５Ａは、リセットトランジスタ２５４Ａの図中上側に形成されている。

このように、ＦＤ２５３Ａは、ＦＤ２５３Ａ－１とＦＤ２５３Ａ－２の２つの領域に分散されて形成されている。ＦＤ２５３Ａ－１には、ＲＳＴ２５４Ａが接続され、このＲＳＴ２５４Ａには、ＦＢＥＮ２５５Ａが接続されている。またＦＤ２５３Ａ－２には、ＦＤＧ２５９Ａが接続されている。このように、ＦＤ２５３Ａを、ＦＤ２５３Ａ－１とＦＤ２５３Ａ－２の２領域に分けて配置することで、一方に、ＲＳＴ２５４Ａを介してＦＢＥＮ２５５Ａを接続し、他方に、ＦＤＧ２５９Ａを接続することができる。

タップ２５１Ａの図中右側には、タップ２５１Ｂを形成する各部が配置されている。タップ２５１Ｂも、タップ２５１Ａと同様の構成を有している。

タップ２５１Ｂに含まれるＴＧ２５２Ｂは、ＰＤ２６１の図中右上側に形成されている。ＴＧ２５２Ｂの図中上側には、ＦＤ２５３Ｂ－１が設けられている。タップ２５１Ｂに含まれるＦＤ２５３Ｂは、ＦＤ２５３Ｂ－１とＦＤ２５３Ｂ－２から構成されている。ＦＤ２５３Ｂ－１は、ＴＧ２５２Ｂの図中上側に形成され、ＦＤ２５３Ｂ－２は、ＦＤ２５３Ｂ－１とは離れた位置であり、ＦＤ２５３Ｂ－１の左斜め上側の位置に形成されている。後述するように、ＦＤ２５３Ｂ－１とＦＤ２５３Ｂ－２は、配線層における配線で接続され１領域として扱えるように構成されている。

ＦＤ２５３Ｂ－２の図中上側には、ＦＤＧ２５９Ｂが形成されている。また、ＦＤＧ２５９Ｂの図中上側には、付加容量部２６０Ｂが形成されている。ＦＤＧ２５９Ｂがオンにされると、ＦＤ２５３Ｂ－１、ＦＤ２５３Ｂ－２、および付加容量部２６０Ｂの３領域が接続された状態となる。

タップ２５１Ｂに含まれる増幅トランジスタ２５７Ｂ（のゲート部分）は、図中、ＴＧ２５２Ｂの右側に形成されている。また、ＴＧ２５２Ｂの図中上側には、選択トランジスタ２５８Ｂ（のゲート部分）が形成されている。さらに、タップ２５１Ｂには、ＦＢＥＮ２５５Ｂも設けられており、このＦＢＥＮ２５５Ｂは、リセットトランジスタ２５４Ｂの図中上側に形成されている。

ＰＤ２６１の上側には、ウェルコンタクト２６５が設けられている。ＰＤ２６１の下側には、排出トランジスタ（ＯＦＧ）２５６（のゲート部分）が設けられている。排出トランジスタ２５６は、ブルーミング防止用のオーバーフローゲートであり、タップ２５１Ａとタップ２５１Ｂで共有された構成のため、図１０に示したように画素２５０ｂ内に、１つのＯＦＤ２５６が形成されている。

図１０および以下に示す配置は、一例であり、限定を示す記載ではない。また、図１０および以下に示す例では、排出トランジスタ２５６を設けた構成を示すが、排出トランジスタ２５６がない構成とすることもできる。

図１０に示した例では、画素２５０ｂの中央線Ｌ１（図中点線で示した線Ｌ１）を基準として、タップ２５１Ａを構成する各部と、タップ２５１Ｂを構成する各部は、線対称に配置されている。

すなわち、タップ２５１Ａを構成するＴＧ２５２Ａ、ＦＤ２５３Ａ－１、ＦＤ２５３Ａ－２、リセットトランジスタ２５４Ａ、ＦＢＥＮ２５５Ａ、増幅トランジスタ２５７Ａ、選択トランジスタ２５８Ａ、ＦＤＧ２５９Ａ、および付加容量部２６０Ａと、タップ２５１Ｂを構成するＴＧ２５２Ｂ、ＦＤ２５３Ｂ－１、ＦＤ２５３Ｂ－２、リセットトランジスタ２５４Ｂ、ＦＢＥＮ２５５Ｂ、増幅トランジスタ２５７Ｂ、選択トランジスタ２５８Ｂ、ＦＤＧ２５９Ｂ、および付加容量部２６０Ｂは、それぞれ線対称に配置されている。

図１０では、配線は図示していないが、ＦＤ２５３Ａ－１と増幅トランジスタ２５７Ａは接続されており、ＦＤ２５３Ａ－１からの信号量が、増幅トランジスタ２５７Ａに供給されるように構成されている。また、ＦＤ２５３Ｂ－１と増幅トランジスタ２５７Ｂも接続されており、ＦＤ２５３Ｂ－１からの信号量が、増幅トランジスタ２５７Ｂに供給されるように構成されている。

上記したように、線対称に構成することで、ＦＤ２５３Ａ－１と増幅トランジスタ２５７Ａ間の配線の長さと、ＦＤ２５３Ｂ－１と増幅トランジスタ２５７Ｂ間の配線の長さを、略同一にすることができる。また、他の配線も、左右対象の配線とすることで、同一の長さとすることができる。

＜画素の断面構成例＞
図１１は、図７，図１０に示した２つのタップ２５１を有する画素２５０ｂの断面構成例を示す図である。

画素２５０ｂは、半導体基板３４１と、その表面側（図中下側）に形成された多層配線層３４２とを備える。

半導体基板３４１は、例えばシリコン（Si）で構成され、例えば数μｍ程度の厚みを有して形成されている。半導体基板３４１では、例えば、P型（第１導電型）の半導体領域３５１に、N型（第２導電型）の半導体領域３５２が画素単位に形成されることにより、フォトダイオード２６１が画素単位に形成されている。半導体基板３４１の表裏両面に設けられているP型の半導体領域３５１は、暗電流抑制のための正孔電荷蓄積領域を兼ねている。

図１１において上側となる半導体基板３４１の上面が、半導体基板３４１の裏面であり、光が入射される光入射面となる。半導体基板３４１の裏面側上面には、反射防止膜３４３が形成されている。

反射防止膜３４３は、固定電荷膜および酸化膜が積層された積層構造とされ、例えば、ALD（Atomic Layer Deposition）法による高誘電率（High-k）の絶縁薄膜を用いることができる。具体的には、酸化ハフニウム（ＨｆＯ2）や、酸化アルミニウム（Ａｌ2Ｏ3）、酸化チタン（ＴｉＯ2）、ＳＴＯ（Strontium Titan Oxide）などを用いることができる。図１１の例では、反射防止膜３４３は、酸化ハフニウム膜３５３、酸化アルミニウム膜３５４、および酸化シリコン膜３５５が積層されて構成されている。

反射防止膜３４３の上面であって、半導体基板３４１の隣接する画素２５０ｂの境界部３４４（以下、画素境界部３４４とも称する。）には、入射光の隣接画素への入射を防止する画素間遮光膜３４５が形成されている。画素間遮光膜３４５の材料は、光を遮光する材料であればよく、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）又は銅（Ｃｕ）などの金属材料を用いることができる。

反射防止膜３４３の上面と、画素間遮光膜３４５の上面には、平坦化膜３４６が、例えば、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）等の絶縁膜、または、樹脂などの有機材料により形成されている。

そして、平坦化膜３４６の上面には、オンチップレンズ３４７が画素単位に形成されている。オンチップレンズ３４７は、例えば、スチレン系樹脂、アクリル系樹脂、スチレン－アクリル共重合系樹脂、またはシロキサン系樹脂等の樹脂系材料で形成される。オンチップレンズ３４７によって集光された光は、ＰＤ２６１に効率良く入射される。

また、半導体基板３４１の裏面側の画素境界部３４４には、半導体基板３４１の裏面側（オンチップレンズ３４７側）から基板深さ方向に所定の深さまで、隣接画素どうしを分離する画素間分離部３６１が形成されている。画素間分離部３６１の底面および側壁を含む外周部は、反射防止膜３４３の一部である酸化ハフニウム膜３５３で覆われている。画素間分離部３６１は、入射光が隣の画素２５０ｂへ突き抜けることを防止し、自画素内に閉じ込めるとともに、隣接する画素２５０ｂからの入射光の漏れ込みを防止する。

図１１の例では、反射防止膜３４３の最上層の材料である酸化シリコン膜３５５を、裏面側から掘り込んだトレンチ（溝）に埋め込むことにより酸化シリコン膜３５５と画素間分離部３６１を同時形成するため、反射防止膜３４３としての積層膜の一部である酸化シリコン膜３５５と、画素間分離部３６１とが同一の材料で構成されているが、必ずしも同一である必要はない。画素間分離部３６１として裏面側から掘り込んだトレンチ（溝）に埋め込む材料は、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等の金属材料でもよい。

一方、多層配線層３４２が形成された半導体基板３４１の表面側には、各画素２５０ｂに形成された１つのＰＤ２６１に対して、２つの転送トランジスタTRG１およびTRG２が形成されている。例えば、転送トランジスタTRG１は、ＴＧ２５２Ａ（図１０）に該当し、転送トランジスタTRG２は、ＴＧ２５２Ｂ（図１０）に該当する。

また、半導体基板３４１の表面側には、ＰＤ２６１から転送された電荷を一時保持する電荷蓄積部としての浮遊拡散領域FD１およびFD２が、高濃度のN型半導体領域（N型拡散領域）により形成されている。例えば、浮遊拡散領域FD１は、ＦＤ２５３Ａ（を構成するＦＤ２５３Ａ－１またはＦＤ２５３Ａ－２（図１０））に該当し、浮遊拡散領域FD２は、ＦＤ２５３Ｂ（を構成するＦＤ２５３Ｂ－１またはＦＤ２５３Ｂ－２（図１０））に該当する。

多層配線層３４２は、複数の配線層Ｍと、その間の層間絶縁膜３６２とで構成される。図１１では、配線層Ｍ１乃至Ｍ４の４層で構成される例が示されている。

多層配線層３４２の複数の配線層Ｍのそれぞれには、配線３７１乃至３７４が形成されている。配線３７１乃至３７４は、例えば、銅（Ｃｕ）やアルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等などの金属膜で形成されている。ここでは、配線層Ｍ１に配置されている配線を配線３７１とし、配線層Ｍ２に配置されている配線を配線３７２とし、配線層Ｍ３に配置されている配線を配線３７３とし、配線層Ｍ４に配置されている配線を配線３７４とする。

配線層Ｍ１乃至Ｍ４に配置されている配線３７１乃至３７４は、縦方向に設けられているビア３６６により、必要な箇所において接続されている。

以上のように、画素２５０ｂは、オンチップレンズ３４７と多層配線層３４２との間に半導体層である半導体基板３４１を配置し、オンチップレンズ３４７が形成された裏面側から入射光をＰＤ２６１に入射させる裏面照射型の構造を有する。

また、画素２５０ｂは、各画素に設けられたＰＤ２６１に対して、２つの転送トランジスタTRG１およびTRG２を備え、ＰＤ２６１で光電変換されて生成された電荷（電子）を、浮遊拡散領域FD１またはFD２に振り分け可能に構成されている。

＜配線について＞
上記したように、例えば、タップ２５１Ａに含まれるＦＤ２５３Ａは、ＦＤ２５３Ａ－１とＦＤ２５３Ａ－２の２領域で形成され、この２領域は配線により接続された構成とされている。この配線について図１２、図１３を参照して説明する。

配線は、ＰＤ２６１が形成されている半導体基板３４１に積層されている多層配線層３４２（図１１）に形成されている。図１２は、図１０に示した画素２５０ｂの平面図に、配線層Ｍ１の配線を追加した図である。図１３は、図１０に示した画素２５０ｂの平面図に、配線層Ｍ２の配線を追加した図である。

図１２を参照するに、ＰＤ２６１とＴＧ２５２Ａは、配線層Ｍ１に形成されている配線４３１Ａにより接続されている。配線４３１Ａの一端であり、図１２では、ＰＤ２６１の下側には、配線層Ｍ２と接続されるビア４１１Ａが形成されている。また、配線４３１Ａの他端であり、図１２では、ＴＧ２５２Ａの下側には、ＴＧ２５１Ａと配線４３１Ａを接続するコンタクト４１２Ａが形成されている。

なお、上記した説明および以下の説明において、接続とは、物理的に接続されていることを含むとともに、物理的に接触していなくても、電荷や信号を読み出すことができるように形成されている場合も含まれる。

図１３を参照するに、ビア４１１Ａは、配線層Ｍ２に形成されている画素駆動線２４６Ａと接続されている。ビア４１１Ａは、配線４３１Ａ（図１２）と接続され、配線４３１は、ＴＧ２５２Ａと接続されているため、画素駆動線２４６Ａは、ＴＧ２５１Ａと接続されていることになる。画素駆動線２４６Ａは、転送トランジスタ２５２Ａを駆動させる信号が伝送される配線である。

図１２を参照するに、ＦＤ２５３Ａ－２、ＦＤ２５３Ａ－１、およびＡＭＰ２５７Ａは、配線４３２Ａにより接続されている。ＦＤ２５３Ａ－２、ＦＤ２５３Ａ－１、およびＡＭＰ２５７Ａのそれぞれには、コンタクト４１３Ａ、コンタクト４１４Ａ、およびコンタクト４１５Ａが形成され、これらのコンタクトが、配線４３２Ａに接続されている。

この配線４３２Ａも、ＦＤ２５３Ａを構成する領域として用いることができる。この配線４３２Ａの配線長を長くすることで、ＦＤ２５３Ａの容量を増すことができる。そこで、図１３に示すように、配線層Ｍ２にも、ＦＤ２５３Ａの一部を構成する配線４４１Ａを形成する。配線４４１Ａは、ビア４１６Ａにより配線４３２Ａと接続されている。

ビア４１６Ａは、図１２，図１３では、ＴＧ２５２ＡとＡＭＰ２５７Ａとの間に形成されている。このビア４１６Ａと接続されるように、配線４３２Ａが配線層Ｍ１に形成され、配線４４１Ａが配線層Ｍ２に形成されている。

なお、配線４４１Ａは、上記したように、ＦＤ２５３Ａの容量を増すために形成されており、接続するための配線ではないため、省略することも可能である。また、ここでは、配線層Ｍ２に配線４４１Ａが形成されている例を挙げて説明を続けるが、配線層Ｍ２以外の配線層Ｍ３や配線層Ｍ４に形成されていても良い。

図１２を参照するに、ＡＭＰ２５７ＡとＳＥＬ２５８Ａの下側に該当する領域には、配線４３３Ａが形成されている。この配線４３３Ａは、ＳＥＬ２５８Ａに形成されているビア４１７Ａと、ＲＳＴ２５４ＡとＦＢＥＮ２５５Ａとの間（リセットトランジスタ２５４Ａのドレインに該当する領域）に形成されているコンタクト４１８Ａと接続されている。

配線４３３Ａは、図７に示した回路図において、寄生容量Ｃ_STに該当する部分である。寄生容量Ｃ_STの容量を大きくすることで、KTCノイズをより低減させることができる。そこで、寄生容量Ｃ_STに該当する領域として、図１２に示すように、配線層Ｍ１に配線４３４Ａを設け、図１３に示すように、配線層Ｍ２に配線４４２Ａを設ける。寄生容量Ｃ_STに該当する部分は、配線４３３Ａ、配線４３４Ａ、および配線４４２Ａから構成される。

配線層Ｍ１に形成されている配線４３３Ａは、ビア４１７Ａと接続されている。また配線層Ｍ１に形成されている配線４３４Ａは、ビア４１９Ａと接続されている。配線層Ｍ２に形成されている配線４４２Ａは、ビア４１７Ａとビア４１９Ａに接続されている。よって、配線４３３Ａ、ビア４１７Ａ、配線４４２Ａ、ビア４１９Ａ、配線４３４Ａは、接続された状態で形成されており、寄生容量Ｃ_STを形成している。

図１２を参照するに、配線４３４Ａは、ＦＤ２５３Ａ－２の図中右側の領域から、ウェルコンタクト２６５とＰＤ２６１の下側を通り、ＯＦＤ２５６まで伸びている配線として形成されている。

これらタップ２５１Ａに関する配線は、タップ２５１Ｂに関する配線と線対称の関係をなすように形成されている。タップ２５１Ｂに関する配線について、図１２と図１３を参照して説明する。

図１２を参照するに、ＰＤ２６１とＴＧ２５２Ｂは、配線層Ｍ１に形成されている配線４３１Ｂにより接続されている。配線４３１Ｂの一端であり、図１２では、ＰＤ２６１の下側には、配線層Ｍ２と接続されるビア４１１Ｂが形成されている。また、配線４３１Ｂの他端であり、図１２では、ＴＧ２５２Ｂの下側には、ＴＧ２５１Ｂと配線４３１Ｂを接続するコンタクト４１２Ｂが形成されている。

図１３を参照するに、ビア４１１Ｂは、配線層Ｍ２に形成されている画素駆動線２４６Ｂと接続されている。よって、画素駆動線２４６Ｂは、ＴＧ２５１Ｂと接続されている。画素駆動線２４６Ｂは、転送トランジスタ２５２Ｂを駆動させる信号が伝送される配線である。

図１２を参照するに、ＦＤ２５３Ｂ－１、ＦＤ２５３Ｂ－２、およびＡＭＰ２５７Ｂは、配線４３２Ｂにより接続されている。ＦＤ２５３Ｂ－１、ＦＤ２５３Ｂ－２、およびＡＭＰ２５７Ｂのそれぞれには、コンタクト４１３Ｂ、コンタクト４１４Ｂ、およびコンタクト４１５Ｂが形成され、これらのコンタクトが、配線４３２Ｂに接続されている。

また図１３に示すように、配線層Ｍ２にも、ＦＤ２５３Ｂの一部を構成する配線４４１Ｂが形成されている。配線４４１Ｂは、ビア４１６Ｂにより配線４３２Ｂと接続されている。

図１２を参照するに、ＡＭＰ２５７ＢとＳＥＬ２５８Ｂの下側に該当する領域には、配線４３３Ｂが形成されている。この配線４３３Ｂは、ＳＥＬ２５８Ｂに形成されているビア４１７Ｂと、ＲＳＴ２５４ＢとＦＢＥＮ２５５Ｂとの間（リセットトランジスタ２５４Ｂのドレインに該当する領域）に形成されているコンタクト４１８Ｂと接続されている。

配線層Ｍ１に形成されている配線４３３Ｂは、ビア４１７Ｂと接続されている。また配線層Ｍ１に形成されている配線４３４Ｂは、ビア４１９Ｂと接続されている。配線層Ｍ２に形成されている配線４４２Ｂは、ビア４１７Ｂとビア４１９Ｂに接続されている。よって、配線４３３Ｂ、ビア４１７Ｂ、配線４４２Ｂ、ビア４１９Ｂ、配線４３４Ｂは、接続された状態で形成されており、寄生容量Ｃ_STを形成している。

図１２を参照するに、配線４３４Ｂは、ＦＤ２５３Ｂ－２の図中左側の領域から、ウェルコンタクト２６５とＰＤ２６１の下側を通り、ＯＦＤ２５６まで伸びている配線として形成されている。

このように、タップ２５１Ｂに関する配線は、タップ２５１Ａに関する配線と線対称の関係をなすように形成されている。

画素２５０ｂに含まれるタップ２５１Ａに含まれるトランジスタや配線などと、画素２５０ｂに含まれるタップ２５１Ｂに含まれるトランジスタや配線などは、画素２５０ｂにおける中央線Ｌ１（図１０）において線対称となるように配置されている。

よって、例えば、ノイズキャンセルに寄与する配線、例えば、寄生容量Ｃ_STに該当する配線４３３や配線４３４などの長さのばらつきが発生することを抑制することができる。よって、タップ２５１Ａとタップ２５１Ｂで、ノイズ低減に関わる性能に差が生じるようなことを防ぐことができ、測距制度を向上させることができる。

＜第３の実施の形態における画素の構成例＞
図１４を参照し、第３の実施の形態における画素２５０ｃの構成について説明する。図１４は、第３の実施の形態における画素２５０ｃの平面構成例を示す図である。

第３の実施の形態における画素２５０ｃの回路構成例は、図７に示した画素２５０の回路構成例と同一である。また第３の実施の形態における画素２５０ｃの断面構成例は、図１１に示した画素２５０ｂの断面構成例と同一とすることができる。ここでは、回路構成と断面構成についての説明は省略する。

図１４に示した画素２５０ｃにおいて、図１０に示した第２の実施の形態における画素２５０ｂと同一の部分には同一の符号を付し、その説明は適宜省略する。図１４に示した画素２５０ｃと図１０に示した画素２５０ｂを比較するに、画素２５０ｃは、図中、ＰＤ２６１の下側にＦＤＧ２５９ＡｃとＦＤＧ２５９Ｂｃが設けられている点が異なる。

またＰＤ２６１の下側にＦＤＧ２５９ＡｃとＦＤＧ２５９Ｂｃが移動されたことにより、ＦＤＧ２５９Ａｃに接続されるＦＤ２５３Ａ－２ｃと、ＦＤＧ２５９Ｂｃに接続されるＦＤ２５３Ｂ－２ｃも下側に配置されている。同じく、ＦＤＧ２５９Ａｃに接続される付加容量部２６０Ａｃと、ＦＤＧ２５９Ｂｃに接続される付加容量部２６０Ｂｃも下側に配置されている。

ＦＤ２５３Ａ－２ｃ、ＦＤＧ２５９Ａｃ、および付加容量部２６０Ａｃは、図中横並びで配置されている。また、ＦＤ２５３Ｂ－２ｃ、ＦＤＧ２５９Ｂｃ、および付加容量部２６０Ｂｃも、図中横並びで配置されている。ＦＤ２５３Ａ－２ｃ、ＦＤＧ２５９Ａｃ、および付加容量部２６０Ａｃと、ＦＤ２５３Ｂ－２ｃ、ＦＤＧ２５９Ｂｃ、および付加容量部２６０Ｂｃは、中央線Ｌ１において、線対称となるように配置されている。

図１４に示した画素２５０ｃの構成も、図１０に示した画素２５０ｂと同じく、タップ２５１Ａを構成する各部と、タップ２５１Ｂを構成する各部は、線対称に配置されている。

図示はしないが、図１４に示した画素２５０ｃにおいても、第２の実施の形態における画素２５０ｂと同じく、タップ２５１Ａに含まれる配線と、タップ２５１Ｂに含まれる配線は、線対称となるように配置されている。

よって、画素２５０ｃに含まれるタップ２５１Ａに含まれるトランジスタや配線などと、画素２５０ｃに含まれるタップ２５１Ｂに含まれるトランジスタや配線などは、画素２５０ｃにおける中央線Ｌ１（図１４）において線対称となるように配置することができる。よって、例えば、ノイズキャンセルに寄与する配線、例えば、寄生容量Ｃ_STに該当する配線などのばらつきが発生することを抑制することができる。

＜第４の実施の形態における画素の構成例＞
図１５を参照し、第４の実施の形態における画素２５０ｄの構成について説明する。図１５は、第４の実施の形態における画素２５０ｄの平面構成例を示す図である。

第４の実施の形態における画素２５０ｄの回路構成例は、図７に示した画素２５０の回路構成例と同一である。また第４の実施の形態における画素２５０ｃの断面構成例は、図１１に示した画素２５０ｂの断面構成例と同一とすることができる。ここでは、回路構成と断面構成についての説明は省略する。

図１５に示した画素２５０ｄにおいて、図１０に示した第２の実施の形態における画素２５０ｂと同一の部分には同一の符号を付し、その説明は適宜省略する。図１５に示した画素２５０ｄと図１０に示した画素２５０ｂを比較するに、画素２５０ｄは、図中、ＰＤ２６１の下側にＦＤＧ２５９ＡｄとＦＤＧ２５９Ｂｄが設けられている点が異なる。

図１５に示した画素２５０ｄと図１４に示した画素２５０ｃを比較した場合、画素２５０ｄは、図中、ＰＤ２６１の下側にＦＤＧ２５９ＡｄとＦＤＧ２５９Ｂｄが設けられている点は同一であるが、ＦＤ２５３Ａ－２ｄ、ＦＤＧ２５９Ａｄ、および付加容量部２６０Ａｄが図中縦方向に配置され、ＦＤ２５３Ｂ－２ｄ、ＦＤＧ２５９Ｂｄ、および付加容量部２６０Ｂｄが図中縦方向に配置されている点が異なる。

ＦＤ２５３Ａ－２ｄ、ＦＤＧ２５９Ａｄ、および付加容量部２６０Ａｄを縦方向に配置し、ＦＤ２５３Ｂ－２ｄ、ＦＤＧ２５９Ｂｄ、および付加容量部２６０Ｂｄを縦方向に配置した場合も、これらの各部は、中央線Ｌ１において線対称となるように配置されている。

図１５に示した画素２５０ｄでは、ＦＢＥＮ２５５の位置も、画素２５０ｂや画素２５０ｃとは異なる位置に配置されている。画素２５０ｄでは、ＦＤＧ２５９などを、ＰＤ２６１の下部に配置したことにより、ＦＤＧ２５９などが配置されていた領域に、ＦＢＥＮ２５５などを配置することが可能となる。

図１５では、ＦＢＥＮ２５５ＡとＦＢＥＮ２５５Ｂを図中上側に配置し、ＦＢＥＮ２５５ＡとＦＢＥＮ２５５Ｂを横方向に形成した場合を示している。ＦＢＥＮ２５５Ａｃの位置を、画素２５０ｄ中の上方の中央側に配置した場合、ＲＳＴ２５４Ａの位置を上方にずらし、ＲＳＴ２５４ＡとＴＧ２５２Ａとの間の領域、すなわちＦＤ２５３Ａ－１に該当する領域を広く形成するようにしても良い。

図１５に示した画素２５０ｄの構成も、図１０に示した画素２５０ｂと同じく、タップ２５１Ａを構成する各部と、タップ２５１Ｂを構成する各部は、線対称に配置されている。

図示はしないが、図１５に示した画素２５０ｄにおいても、第２の実施の形態における画素２５０ｂと同じく、タップ２５１Ａに含まれる配線と、タップ２５１Ｂに含まれる配線は、線対称となるように配置されている。

よって、画素２５０ｄに含まれるタップ２５１Ａに含まれるトランジスタや配線などと、画素２５０ｄに含まれるタップ２５１Ｂに含まれるトランジスタや配線などは、画素２５０ｄにおける中央線Ｌ１（図１５）において線対称となるように配置することができる。よって、例えば、ノイズキャンセルに寄与する配線、例えば、寄生容量Ｄ_STに該当する配線などのばらつきが発生することを抑制することができる。

ここでは、第２乃至第４の実施の形態として、トランジスタの配置や大きさなどを変更した例を挙げたが、これらの配置や大きさは一例であり、ここであげた例以外の配置や大きさであっても、本技術を適用できる。

上記したように、本技術を適用した画素は、ＦＤ（浮遊拡散領域）を構成する領域を２領域に分散配置し、その２領域を接続することで、１つのＦＤとして扱えるように構成されている。ＦＤを２領域に分散配置することで、配置の自由度を増すことが可能となる。また、ＦＤを２領域に分散配置することで、ＦＤを１つの領域で設けた場合よりも大きな領域として形成することも可能となる。

なお、上述した実施の形態では、ＦＤを２領域、例えば、図１０に示した画素２５０ｂにおいてはＦＤ２５３Ａ－１とＦＤ２５３Ａ－２でＦＤ２５３Ａが形成されている場合を例に挙げて説明したが、ＦＤは２領域以上に分割されて設けられていても良い。

上述したように、本技術を適用した画素は、ＦＤの容量を変換する変換効率切替用トランジスタ（ＦＤＧ）と付加容量部を設けることにより、さらにＦＤの容量を増加することができる構成とされている。また、積層される配線層にも、ＦＤの一部をなす配線を設けることで、よりＦＤの容量を増加することができる構成とされている。これらのことから、本技術を適用した画素によれば、ＦＤの容量を増加させた画素とすることができる。

また上記したように、本技術を適用した画素は、フィードバックイネーブルトランジスタ（ＦＢＥＮ）を設け、寄生容量Ｃ_STや寄生容量Ｃ_FBを配線により確保できる構成としたため、KTCノイズなどのノイズを低減させることができる。

また上記したように、２タップ構成の画素に対して本技術を適用した場合、タップ内のトランジスタや配線は、画素内で、線対称となるように配置されているため、配線の長さのばらつきをなくすことができる。配線の長さにばらつきがあると、配線容量に違いが生じ、ノイズを適切に抑制できなくなるなどの問題が発生する可能性があるが、本技術を適用することで、そのようなことが生じる可能性を低減させることができる。

＜第５の実施の形態＞
以下の説明では、ＴＧ２５２、ＦＤ２５３、ＯＦＤ２５６、ＰＤ２６１の配置について説明する。他の部分は、第２乃至第４の実施の形態のいずれも適用できるため、その説明は省略する。

図１６は、第２乃至第４の実施の形態における画素２５０のうち、ＴＧ２５２、ＦＤ２５３、ＯＦＤ２５６、ＰＤ２６１の配置例を示した図である。ＴＧ２５２ＡとＴＧ２５２Ｂのぞれぞれは、ＰＤ２６１の４辺の内の１辺に隣接するように設けられている。図１６に示した例では、ＴＧ２５２ＡとＴＧ２５２Ｂは、ＰＤ２６１の上辺のＸ軸方向に、横並びで配置されている。

ＴＧ２５２Ａの上側には、ＦＤ２５３Ａ－１が設けられ、ＴＧ２５２Ｂの上側には、ＦＤ２５３Ｂ－１が設けられている。ＰＤ２６１のＴＧ２５２が配置されている辺と逆側の辺には、ＯＦＧ２５６が配置されている。

図１６に示した例においても、画素２５０の中央線Ｌ１を基準として、ＴＧ２５２Ａ、ＦＤ２５３Ａ－１と、ＴＧ２５２Ｂ、ＦＤ２５３Ｂ－１は線対称に配置されている。ＯＦＧ２５６も、中央線Ｌ１上に配置され、ＯＦＧ２５６の仮に中央線Ｌ１の左側と右側とで分けた場合、左側領域と右側領域が、線対称に配置されている。

第２乃至第４の実施の形態においては、図１６に示したように、ＴＧ２５２、ＦＤ２５３、ＯＦＧ２５６が線対称となるように配置されている。ＴＧ２５２、ＦＤ２５３、ＯＦＧ２５６の配置や、配置される個数は、図１６に示した例以外であっても良く、以下に説明するような配置例や個数であっても良い。

図１７は、第５の実施の形態における画素２５０ｅの構成例を示す図である。図１７に示した画素２５０ｅと、図１６に示した画素２５０を比較するに、図１７に示した画素２５０ｅは、ＯＦＤ２５６が２個備えられている点が図１６に示した画素２５０と異なる。

図１７に示した画素２５０ｅにおいては、ＰＤ２６１の下辺のＸ軸方向に横並びでＯＦＤ２５６－１とＯＦＤ２５６－２が配置されている。ＯＦＤ２５６－１とＯＦＤ２５６－２は、画素２５０の中央線Ｌ１を基準として、線対称に配置されている。

このように、ＯＦＤ２５６を複数設けることで、排出能力を向上させることができる。図１７に示したように、ＯＦＤ２５６も、ＴＧ２５２と同じように、中央線Ｌ１を基準として線対称に配置されている構成とすることで、画素２５０ｅにおける対称性をより高めることができ、光学対称性を向上させることもできる。

＜第６の実施の形態＞
図１８は、第６の実施の形態における画素２５０ｆの平面構成例を示す図である。

図１８に示した画素２５０ｆと、図１７に示した画素２５０ｅを比較するに、図１８に示した画素２５０ｆにおいても、ＯＦＤ２５６を２個備える点は同一であるが、配置されている位置が異なる。

図１８に示した画素２５０ｆは、ＰＤ２６１の左辺にＯＦＤ２５６－１が配置され、ＰＤ２６１の右辺にＯＦＤ２５６－２が配置されている。画素２５０ｆにおいては、ＯＦＤ２５６－１とＯＦＤ２５６－２が、対辺に配置されている。ＯＦＤ２５６－１とＯＦＤ２５６－２は、画素２５０ｆの中央線Ｌ１を基準として、線対称に配置されている。

画素２５０ｆにおいては、ＴＧ２５２とＯＦＧ２５６は対面に配置されているのではなく、ＴＧ２５２に近い位置にＯＦＧ２５６が配置されている。具体的にはＴＧ２５２とＯＦＧ２５６は直角をなすように位置に配置されている。このように、ＴＧ２５２とＯＦＧ２５６は対面しない位置に配置することで、電荷の転送方向が対向せず、ＴＧ２５２に電荷が転送される転送速度と、ＯＦＧ２５６に電荷が転送される転送速度に差が生じるようなことを防ぐ構成とすることができる。

＜第７の実施の形態＞
図１９は、第７の実施の形態における画素２５０ｇの平面構成例を示す図である。

図１９に示した画素２５０ｇと、図１７に示した画素２５０ｅを比較するに、図１８に示した画素２５０ｆにおいても、ＯＦＤ２５６を２個備える点は同一であるが、配置されている位置が異なる。

図１８に示した画素２５０ｆは、ＰＤ２６１の上辺に、ＴＧ２５２Ａ、ＴＧ２５２Ｂ、ＯＦＤ２５６－１、ＯＦＤ２５６－２が配置されている。画素２５０ｆにおいては、画素２５０ｇの中央線Ｌ１を基準として、ＴＧ２５２Ａ、ＦＤ２５３Ａ－１、ＯＦＧ２５６－１と、ＴＧ２５２Ｂ、ＦＤ２５３Ｂ－１、ＯＦＧ２５６－２は線対称に配置されている。

画素２５０ｇにおいては、ＴＧ２５２とＯＦＧ２５６はＰＤ２６１の所定の一辺に配置されているのため、その一辺が位置している方向に電荷の転送方向を揃えることができる。電荷の転送方向を一方向に揃えることで、例えば、ポテンシャル勾配を、その方向に向くような勾配とする設計を行いやすくなり、ＴＧ２５２に電荷が転送される転送速度と、ＯＦＧ２５６に電荷が転送される転送速度に差が生じるようなことを防ぎ、ＴＧ２５２の電荷の転送能力を向上させ、ＯＦＧ２５６の電荷の排出能力を向上させることができる。

＜第８の実施の形態＞
図２０は、第８の実施の形態における画素２５０ｈの平面構成例を示す図である。

図２０に示した画素２５０ｈは、図１９に示した画素２５０ｇと同じく、ＰＤ２６１の１辺にＴＧ２５３とＯＦＧ２５６が配置されている点で同一であるが、ＯＦＧ２５６が１個である点が異なる。

画素２５０ｈは、ＰＤ２６１の上辺のＸ軸方向に、ＴＧ２５２Ａ、ＯＦＧ２５６、ＴＧ２５２Ｂの順で配置されている。ＯＦＧ２５６は、画素２５０ｈの中央線Ｌ１上に位置し、ＯＦＧ２５６の両側にＴＧ２５２ＡとＴＧ２５２Ｂが配置されている。

画素２５０ｇにおいても、１辺にＴＧ２５２とＯＦＧ２５６が配置されているため、画素２５０ｇ（図１９）と同じく、ＴＧ２５２の電荷の転送能力を向上させ、ＯＦＧ２５６の電荷の排出能力を向上させることができる。

＜第９の実施の形態＞
図２１は、第９の実施の形態における画素２５０ｉの平面構成例を示す図である。

第１乃至第８の実施の形態における画素２５０は、２タップ構成の画素であり、ＴＧ２５２が２個備えられている構成を例に挙げて説明したが、４タップ構成の画素とすることもできる。４タップ構成にした場合、図２１に示すように、ＴＧ２５２を４個備える構成となる。図２１に示した画素２５０ｉは、ＰＤ２６１の上辺のＸ軸方向に、左からＴＧ２５２Ａ-２、ＴＧ２５２Ａ-１、ＴＧ２５２Ｂ-１、ＴＧ２５２Ｂ-２の順で配置されている。

ＴＧ２５２Ａ-２にはＦＤ２５３Ａ－１－２が設けられ、ＴＧ２５２Ａ-１にはＦＤ２５３Ａ－１－１が設けられ、ＴＧ２５２Ｂ-１にはＦＤ２５３Ｂ－１－１が設けられ、ＴＧ２５２Ｂ-２にはＦＤ２５３Ｂ－１－２が設けられている。ＰＤ２６１の下辺の中央には、１個のＯＦＧ２５６が設けられている。第５の実施の形態の画素２５０ｅ（図１７）のように、２個のＯＦＧ２５６が設けられ構成や、ＴＧ２５２の個数に合わせて４個のＯＦＧ２５６が設けられた構成とすることもできる。

このように、ＴＧ２５６を４つ配置する、換言すれば、４タップ構成とすることで、１度に４つの位相情報を取得することができ、例えば測距画像を取得するのに必要なフレーム数を減らすことができ、動体ブレを抑えることができる。

＜ゲートの平面視における形状について＞
図２２は、ゲートの平面視における形状について説明するための図である。

第１乃至第９の実施の形態においては、ＴＧ２５２やＯＦＧ２５６といったゲートの形状は四角形状であるとして説明したが、四角形状以外の形状であっても良い。図２２に、図１６に示した画素２５０の構成において、ゲートの形状を四角形状以外の形状とした構成の一例を示す。

図２２に示したＴＧ２５２Ａ、ＴＧ２５２Ｂ、およびＯＦＧ２５６は、それぞれ六角形状とされている。換言すれば、四角形状のゲートの角を落とした形状となっている。このように、ゲートの形状を、角を落とした形状とすることで、ゲート容量を減らすことができ、転送能力を向上させることができる。

図２２に示したＴＧ２５２Ａ、ＴＧ２５２Ｂ、およびＯＦＧ２５６は、ＰＤ２６１上を跨ぐ位置に配置されている。このように、平面視においてゲートの一部が、ＰＤ２６１上に形成されているように構成することもできる。

図２３は、図１８に示した画素２５０ｆの構成において、ゲートの形状を四角形状以外の形状とした構成の一例を示す。図２３に示したように、ゲートの形状を、角を落とした形状とすることで、角を落とした部分同士を近づけることができる。図２３に示したように、ＴＧ２５２ＡとＯＦＧ２５６－１、ＴＧ２５２ＢとＯＦＧ２５６－２といった直交するゲートの距離を近づけることができ、ＴＧ２５２とＯＦＧ２５６のレイアウトや、それら以外のゲートのレイアウトの自由度を増すことができる。

ＴＧ２５２とＯＦＧ２５６の距離を近づけて配置することで、図１８の画素２５０ｆを参照して説明したように、電荷の転送方向を一方向に揃えることができ、ＴＧ２５２の電荷の転送能力を向上させ、ＯＦＧ２５６の電荷の排出能力を向上させることができる。

＜ゲートの断面視における形状＞
次にゲートの断面視における形状について説明を加える。

図２４に、再度図１６に示した画素２５０の平面視における図を示し、図２５に、図２４に示した画素２５０の平面図において、線分Ａ－Ａ’で切断したときの断面の構成を示す図を示す。

図２５に示すように、Ｓｉ（シリコン）基板からなるPwell領域４０１内にＰＤ２６１が設けられている。ＰＤ２６１は、例えばＮ型不純物層（電荷蓄積層）から構成され、その上部に空乏化防止層（ピニング層）をなす高濃度のＰ型不純物層が付加された構造とされている。

ＰＤ２６１の図中左側には、ＰＤ６１において発生した電荷を蓄積するＦＤ２５３Ａ－１が設けられている。図２５において、ＰＤ２６１とＦＤ２５３Ａ－１との間にＴＧ２５２Ａが設けられている。一方、図中右側には、ＯＦＤ２５６が設けられている。

図２４を参照するに、ＰＤ２６１に発生した電荷は、ＴＧ２５２ＡまたはＴＧ２５２Ｂのオン、オフのタイミングに合わせて、タップ２５１Ａに含まれるＴＧ２５２Ａ、タップ２５１Ｂに含まれるＴＧ２５２Ｂに振り分けられる。また、排出用のＯＦＧ２５６により排出されるときもある。すなわち、ＰＤ２６１に発生した電荷は、ゲートのオン、オフのタイミングで、異なる３方向のいずれかに振り分けられる。

例えば、ＴＧ２５２ＡとＴＧ２５２Ｂの位置的に間にある電荷が、ＴＧ２５２ＡがオンにされたときにＴＧ２５２Ａに全て入らずに、反対側のＴＧ２５２Ｂに入ってしまうと、Cmod( Contrast between active and inactive tap：電荷分離効率)が低下してしまい、DNU(Depth Non Uniformity)が発生する可能性があった。

ＴＧ２５２を、縦型ゲートトランジスタとしても良い。縦型ゲートトランジスタとすることで、Ｓｉ（シリコン）基板からなるPwell領域４０１内のポテンシャル変調を大きくすることが可能となり、ＴＧ２５２Ａ、ＴＧ２５２Ｂへの電荷の振り分け能力を向上させることができる。

ＯＦＧ２５６を加える構成とすることで、ＰＤ２６１のリセット能力を追加することができ、ＰＤ２６１内の転送不良などで残存する電荷が、ＴＧ２５２ＡやＴＧ２５２Ｂを介して信号成分として検出されるようなことを抑制することができる。このようなことから、電荷分離効率を向上させ、測距精度を高めることができる。

以下に、ＴＧ２５２やＯＦＧ２５６を、縦型ゲートトランジスタとした場合について説明を加える。以下の実施の形態は、第１乃至第９の実施の形態と組み合わせ適用することが可能である。

＜第１０の実施の形態＞
図２６は、第１０の実施の形態における画素２５０ｊの構成例を示す平面図であり、図２７は、図２６の画素２５０ｊの平面図において、線分Ａ－Ａ’で切断したときの断面の構成を示す断面図である。

図２６に示した画素２５０ｊは、ＴＧ２５２Ａに縦型ゲート部４２１Ａを備え、ＴＧ２５２Ｂに縦型ゲート部４２１Ｂを備え、ＯＦＧ２５６に縦型ゲート部４２２を備える。

図２７に示した断面図を参照するに、ＴＧ２５２Ａは縦型ゲート部４２１Ａを備えた構成とされている。この縦型ゲート部４２１Ａは、縦型トランジスタトレンチが開口され、そこにＰＤ２６１から電荷を読み出すための転送ゲートとして形成されている部分である。ＴＧ２５２Ａは、平面ゲート電極と縦型ゲート電極とが一体に形成された転送ゲート電極であり、縦型ゲート電極をここでは縦型ゲート部４２１Ａと記述する。

図２７には図示していないが、ＴＧ２５２Ｂも、ＴＧ２５２Ａと同じく、平面ゲート電極と縦型ゲート部４２１Ｂとから構成されている。同じく、ＯＦＧ２５６も、ＴＧ２５２Ａと同じく、平面ゲート電極と縦型ゲート部４２２とから構成されている。

このように、ＴＧ２５３を、縦型ゲート部４２１を有する縦型トランジスタとすることで、ＰＤ２６１の深い部分からの電荷も効率良く読み出すことが可能となる。ＰＤ２６１で光電変換により発生した電荷を、縦型ゲート部４２２による電位勾配で、高速に振り分ける転送を実現することができる。

ゲートに加える印加電圧を変えることにより、容易にバルク内部の電位変調度をコントロールすることも可能となる。これは不純物をドーパントして電位変調する場合よりも効果が大きく、容易に行うことができる。

縦型ゲート部４２１による変調を利用することで、例えば、ＴＧ２５３を形成するときに、マスクパターンの合わせズレが発生し、平面ゲート電極がズレた状態で形成されたとしても、縦型ゲート部４２１は、その影響を受けずにロバスト化することができる。

ＯＦＧ２５６を備える構成とすることで、電荷排出機能を追加でき、ＯＦＧ２５６も、縦型ゲート部４２２を備える構成とすることで、ＰＤ２６１内に転送不良などで残存する電荷が、ＴＧ２５２Ａ、ＴＧ２５２Ｂを介して信号成分として検出されることをより抑制することができ、Cmodを向上させ、測距精度を高めることが可能となる。

縦型ゲート部を備えるゲートの構成は、他のトランジスタのゲートに対しても適用することができる。

＜第１１の実施の形態＞
図２８は、第１１の実施の形態における画素２５０ｋの構成例を示す平面図である。縦型ゲート部は、１ゲートあたり複数本設けられていても良い。

図２８は、１ゲートあたり２個の縦型ゲート部を備える画素２５０ｋの構成例を示している。画素２５０ｋのＴＧ２５２Ａには、縦型ゲート部４２１Ａ―１と縦型ゲート部４２１Ａ－２が、図中左右方向（Ｘ軸方向）に並んで配置されている。画素２５０ｋのＴＧ２５２Ｂには、縦型ゲート部４２１Ｂ―１と縦型ゲート部４２１Ｂ－２が、図中左右方向に並んで配置されている。画素２５０ｋのＯＦＧ２５６には、縦型ゲート部４２２―１と縦型ゲート部４２２－２が、図中左右方向に並んで配置されている。

このように、１個のＴＧ２５２に２個の縦型ゲート部４２１を備える構成としても良い。ＴＧ２５２内に配置される２個の縦型ゲート部４２１の並びは、上記したＸ軸方向であっても良いし、Ｙ軸方向（図中上下方向）であっても良い。他のゲートも、ＴＧ２５２と同じく、２個の縦型ゲート部を備える構成とすることができる。

図２９に示すように、１つのＴＧ２５２に４個の縦型ゲート部４２１を備えた画素２５０ｋ’の構成例を示す。画素２５０ｋのＴＧ２５２Ａには、縦型ゲート部４２１Ａ―１乃至４２１Ａ－４のそれぞれがＴＧ２５２Ａの四隅に配置されている。画素２５０ｋのＴＧ２５２Ｂには、縦型ゲート部４２１Ｂ―１乃至４２１Ｂ－４のそれぞれがＴＧ２５２Ｂの四隅に配置されている。画素２５０ｋのＯＦＧ２５６には、縦型ゲート部４２２―１乃至４２２－４のそれぞれがＯＦＧ２５６の四隅に配置されている。

このように、１個のＴＧ２５２に４個の縦型ゲート部４２１を備える構成としても良い。他のゲートも、ＴＧ２５２と同じく、４個の縦型ゲート部を備える構成とすることができる。

図示はしないが、１ゲートに２個、４個以外の複数の縦型ゲート部を設ける構成とすることもできる。１ゲートに複数の縦型ゲート部を設けた場合に、その縦型ゲート部の配置は、上記した所定の方向に並んで配置する、ゲートの形状に合わせて例えばゲートの四隅に配置する以外の配置であっても良い。

縦型ゲート部の個数を増やすことで、電位変調の効果を向上させることができる。

図３０は、図２９の画素２５０ｋ’の平面図において、線分Ａ－Ａ’で切断したときの断面の構成を示す断面図である。図３０では、ＴＧ２５２Ａに設けられている４個の縦型ゲート部４２１Ａ－１乃至４２１Ａ－４のうち、ＦＤ２５３Ａ－１とＰＤ２６１を結ぶ直線上（線分Ａ－Ａ’）に配置されている縦型ゲート部４２１Ａ－２と縦型ゲート部４２１Ａ－４を示す。

縦型ゲート部４２１は、配置されている位置によらず同一の深さで形成されていても良いし、配置されている位置により深さが異なるように形成されていても良い。配置されている位置により深さを変える場合、図３０に示したように、ＰＤ２６１に近い方に配置されている縦型ゲート部４２１Ａ－４の深さＡが、ＰＤ２６１より遠い方に配置されている縦型ゲート部４２１Ａ－２の深さＢよりも深く形成されているように構成することができる。

このように縦型ゲート部４２１を複数備え、配置されている位置により深さを変えることで、図３０の下図に示したような電位勾配を得ることができる（得るように調整することができる）。図３１に示したように、ＰＤ２６１からＦＤ２５３Ａ－１方にかけて、Pwell領域４０１内の電位が下がる電位勾配を、縦型ゲート部４２１Ａ－２，４２１Ａ－４の深さを調整することで作り出すことができる。

このような深さの異なる縦型ゲート部４２１を形成する場合、図３１に示すように、形成時の径を異なる大きさとすることで形成することができる。図３０に示したように、縦型ゲート部４２１Ａ－３（４２１Ａ－４）を、縦型ゲート部４２１Ａ－１（４２１Ａ－２）よりも深く形成する場合、図３１に示すように、縦型ゲート部４２１Ａ－３を形成するときのトレンチの径Ｌ２を、縦型ゲート部４２１Ａ－１を形成するときのトレンチの径Ｌ１よりも大きくする。

縦型ゲート部４２１Ａ－３を形成するときのトレンチの径Ｌ２＞縦型ゲート部４２１Ａ－１を形成するときのトレンチの径Ｌ１とすることで、同一工程で掘り込み量を変化させることができ、径の大きい方を深い位置まで掘り込むことができ、深さの異なる縦型ゲート部４２１を形成することができる。

このように、複数の縦型ゲート部４２１を形成し、縦型ゲート部４２１の深さを異なるように形成することで、所望の電位勾配を形成することができ、電荷の転送効率を向上させることができる。

＜第１２の実施の形態＞
図３２は、第１２の実施の形態における画素２５０ｍの構成例を示す平面図であり、図３３は、図３２の画素２５０ｍの平面図において、線分Ａ－Ａ’で切断したときの断面の構成を示す断面図である。

図３２に示した画素２５０ｍは、図２６に示した画素２５０ｊに、ＴＧ２５２Ａ－２、ＴＧ２５２Ｂ－２、ＯＦＧ２５６－２を追加した構成を有している。

図３２、図３３に示した画素２５０ｍは、ＰＤ２６１の一辺に、ＴＧ２５２Ａ－１とＴＧ２５２Ｂ－１を備え、ＰＤ２６１上にＴＧ２５２Ａ－２とＴＧ２５２Ｂ－２を備える。ＴＧ２５２Ａ－１とＴＧ２５２Ａ－２は、タップ２５１Ａに含まれる転送トランジスタのゲートであり、ＴＧ２５２Ｂ－１とＴＧ２５２Ｂ－２は、タップ２５１Ｂに含まれる転送トランジスタのゲートである。

図３３に示すように、ＴＧ２５２Ａ－１は、ＰＤ２６１とＦＤ２５３Ａ－１との間に配置され、ＴＧ２５２Ａ－２は、ＰＤ２６１上に配置されている。ＴＧ２５２Ａ－２は、平面視において、ＰＤ２６１と重畳する位置に配置されている。ＴＧ２５２Ｂ－１とＴＧ２５２Ｂ－２も、ＴＧ２５２Ａ－１とＴＧ２５２Ａ－２と同様な位置関係で配置されている。

このように、ＰＤ２６１とＴＧ２５２Ａ－１の電荷が転送される経路に、ＴＧ２５２Ａ－２を設けることで、画素２５０ｍの中央付近まで電位勾配をつけることが可能となり、電荷の転送能力を向上させることができる。ＴＧ２５２Ｂ側も同様の構成とすることで、電荷の転送能力を向上させることができる。ＴＧ２５２ＡとＴＧ２５２Ｂの両方で、電荷の転送能力を向上させることができることで、電荷の振り分け能力も向上させることができる。

他のゲート、例えば、ＯＦＧ２５６も、ＴＧ２５２と同じような構成とすることで、電荷の排出能力を向上させることができる。

ここでは、ＴＧ２５２が、ＴＧ２５２－１とＴＧ２５２－２から構成される例を示しているが、ＰＤ２６１上に配置されるＴＧ２５２－２は、１つではなく複数個であっても良い。

ＴＧ２５２ＡをＴＧ２５２Ａ－１とＴＧ２５２Ｂ－２の２つのゲートで構成した場合、ＴＧ２５２Ａ－１とＴＧ２５２Ｂ－２に同時に駆動電圧を加えて、同時にオンの状態にするような駆動を行っても良い。このように同時にオンの状態にする駆動を行う場合、ＴＧ２５２Ａ－１とＴＧ２５２Ｂ－２に同電圧を加える構成としても良いし、異なる電圧が加えられるようにしても良い。

異なる電圧が加えられるようにする場合、例えば、ＴＧ２５２５２Ａ－１に加えられる電圧の方が、ＴＧ２５２Ａ－２に加えられる電圧よりも大きくなるように制御されるようにしても良い。

ＴＧ２５２Ａ－１とＴＧ２５２Ｂ－２に異なるタイミングで駆動電圧を加えて、オンの状態になるタイミングがずれるような駆動を行っても良い。例えば、ＴＧ２５２Ａ－２を駆動し、その後、ＴＧ２５２Ａ－２が駆動された状態が維持されたままＴＧ２５２Ｂ－１が駆動されるようにしても良い。または、ＴＧ２５２Ａ－２を駆動し、ＴＧ２５２Ａ－２をオフにした後、ＴＧ２５２Ｂ－１が駆動されるようにしても良い。

ＴＧ２５２Ａ－２やＴＧ２５２Ｂ－２は、図３２，３３に示したような大きさよりも大きく形成されていても良い。図３３，図３４に、ＴＧ２５２Ａ－２やＴＧ２５２Ｂ－２を大きくした場合の画素２５０ｍの構成例を示す。

図３４は、第１２の実施の形態における画素２５０ｍ（画素２５０ｍ’とする）の他の構成例を示す平面図であり、図３５は、図３４の画素２５０ｍ’の平面図において、線分Ａ－Ａ’で切断したときの断面の構成を示す断面図である。

図３４を参照するに、平面視でみたとき、ＰＤ２６１上に配置されているＴＧ２５２Ａ－２’、ＴＧ２５２Ｂ－２’、ＯＦＧ２５６－２’は、ＰＤ２６１の面積を３分割する大きさで、それぞれ形成されている。図３５を参照するに、ＴＧ２５２Ａ－２’は、ＰＤ２６１上に、ＴＧ２５２Ａ－１よりも大きく形成されている。

このように、ＴＧ２５２－２’の大きさは、図３２、図３３に示した例のように、ＴＧ２５２－１と同程度の大きさで形成されていても良いし、図３４，３５に示した例のように、ＴＧ２５２－１よりも大きく形成されていても良い。

＜第１３の実施の形態＞
図３６は、第１３の実施の形態における画素２５０ｎの構成例を示す平面図であり、図３７は、図３６の画素２５０ｎの平面図において、線分Ａ－Ａ’で切断したときの断面の構成を示す断面図である。

図３６に示した画素２５０ｎは、図３２に示した画素２５０ｍのＴＧ２５２Ａ－２、ＴＧ２５２Ｂ－２、ＯＦＧ２５６－２のそれぞれを縦型ゲートトランジスタで構成した点が異なり、他の構成は同様である。

ＴＧ２５２Ａ－２には、縦型ゲート部４２１Ａ－２が設けられ、ＴＧ２５２Ｂ－２には、縦型ゲート部４２１Ｂ－２が設けられ、ＯＦＧ２５６－２には、縦型ゲート部４２２－２が設けられている。

ＴＧ２５２－１とＴＧ２５２－２の両方を縦型ゲート部４２１とした場合、図３７のＡに示すように深さは同一に形成しても良いし、図３７のＢに示すように深さは異なるように形成しても良い。

図３７のＡに示した例は、ＴＧ２５２Ａ－１の縦型ゲート部４２１Ａ－１の深さＢと、ＴＧ２５２Ａ－２の縦型ゲート部４２１Ａ－２の深さＡは同一の深さで形成されている。

図３７のＢに示した例は、ＴＧ２５２Ａ－１の縦型ゲート部４２１Ａ－１の深さＢと、ＴＧ２５２Ａ－２の縦型ゲート部４２１Ａ－２の深さＡは異なる深さで形成されている。図３７のＢでは、縦型ゲート部４２１Ａ－１の深さＢが、縦型ゲート部４２１Ａ－２の深さＡよりも浅く形成されている場合を示したが、縦型ゲート部４２１Ａ－１の深さＢが、縦型ゲート部４２１Ａ－２の深さＡよりも深く形成されていても良い。

このように、ＰＤ２６１上に形成されるＴＧ２５２－２を、縦型ゲート部４２１を備える縦型ゲートトランジスタとして形成することで、所望の電位勾配を形成することができ、電荷の転送効率を向上させることができる。

＜第１４の実施の形態＞
図３８は、第１４の実施の形態における画素２５０ｐの構成例を示す平面図であり、図３９は、図３８の画素２５０ｐの平面図において、線分Ａ－Ａ’で切断したときの断面の構成を示す断面図である。

図３８、図３９に示した画素２５０ｐは、図３６に示した画素２５０ｎのＴＧ２５２Ａ－１、ＴＧ２５２Ｂ－１、ＯＦＧ２５６－１のそれぞれを縦型ゲートではない構成、換言すれば平置きゲートとした点が異なり、他の構成は同様である。

図３８に示した画素２５０ｐは、ＴＧ２５２Ａ－１は縦型ゲート部を備えない平置きゲートとされている。同じくＴＧ２５２Ｂ－１は縦型ゲート部を備えない平置きゲートとされている。ＯＦＧ２５６－１は縦型ゲート部を備えない平置きゲートとされている。

このように、例えばタップ２５１Ａに含まれるＴＧ２５２Ａ－１とＴＧ２５２Ａ－２のうちのどちらか一方を縦型ゲートとし、他方を平置ゲートとする構成としても良い。

ＴＧ２５２Ａ－２を縦型ゲートとすることで、図３９に示すように、深さ方向でＰＤ２６１に近い位置にゲートを形成することができ、転送能力を向上させることができる。よって、画素２５０ｐにおいても、電荷の転送効率を向上させることができる。

上記した第１乃至第９の実施の形態のいずれかと、第１０乃至第１４の実施の形態のいずれかを組み合わせた構成とすることができる。すなわち、第１乃至第９の実施の形態のいずれかの画素２５０において、その画素２５０を構成するゲートを、縦型ゲートとすることができる。

＜電子機器への適用例＞
本技術は、撮像素子への適用に限られるものではない。即ち、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に撮像素子を用いる複写機など、画像取込部（光電変換部）に撮像素子を用いる電子機器全般に対して適用可能である。撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。

図４０は、本技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。

図４０の撮像素子１０００は、レンズ群などからなる光学部１００１、図１の撮像装置１０の構成が採用される撮像素子（撮像デバイス）１００２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路１００３を備える。また、撮像素子１０００は、フレームメモリ１００４、表示部１００５、記録部１００６、操作部１００７、および電源部１００８も備える。DSP回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６、操作部１００７および電源部１００８は、バスライン１００９を介して相互に接続されている。

光学部１００１は、被写体からの入射光（像光）を取り込んで撮像素子１００２の撮像面上に結像する。撮像素子１００２は、光学部１００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子１００２として、図１の撮像装置１を用いることができる。

表示部１００５は、例えば、LCD(Liquid Crystal Display)や有機EL(Electro Luminescence)ディスプレイ等の薄型ディスプレイで構成され、撮像素子１００２で撮像された動画または静止画を表示する。記録部１００６は、撮像素子１００２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。

操作部１００７は、ユーザによる操作の下に、撮像素子１０００が持つ様々な機能について操作指令を発する。電源部１００８は、DSP回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６および操作部１００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

＜内視鏡手術システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。

図４１は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。

図４１では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。

内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。

鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。

カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。

ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。

表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。

光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。

入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。

処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。

なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。

また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。

また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。

図４２は、図４１に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。

カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。

レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。

撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。

また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。

駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。

通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。

また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。

なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。

カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。

通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。

また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。

画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。

制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。

また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。

カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。

ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。

＜移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

図４３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図４３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図４３の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

図４４は、撮像部１２０３１の設置位置の例を示す図である。

図４４では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。

撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図４４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

なお、本技術は、Indirect ToF方式の中でもContinuous-Wave方式と称する、物体へ投射する光を振幅変調する方式に適用することができる。また、フォトダイオード２６１の構造としては、CAPD（Current Assisted Photonic Demodulator）構造の測距センサや、フォトダイオードの電荷を２つのゲートに交互にパルスを加えるゲート方式の測距センサなど、２つの電荷蓄積部に電荷を振り分ける構造の測距センサに適用することができる。

また、上述した実施の形態では、画素２５０が、フォトダイオード２６１で生成された電荷を、タップ２５１Ａまたはタップ２５１Ｂの２つのタップに振り分ける２タップ構造である場合について説明したが、本技術は、１タップ構造や、４タップ構造など、その他のタップ数の画素構造にも適用することができる。

本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

本明細書において複数説明した本技術は、矛盾が生じない限り、それぞれ独立に単体で実施することができる。もちろん、任意の複数の本技術を併用して実施することもできる。例えば、いずれかの実施の形態において説明した本技術の一部または全部を、他の実施の形態において説明した本技術の一部または全部と組み合わせて実施することもできる。また、上述した任意の本技術の一部または全部を、上述していない他の技術と併用して実施することもできる。

また、例えば、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。

さらに、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、すべての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムである。

なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。

なお、本技術は、以下の構成を取ることができる。
（１）
光電変換を行う光電変換部と、
前記光電変換部により得られた電荷を蓄積する電荷蓄積部と、
前記光電変換部から前記電荷蓄積部に電荷を転送する転送部と、
前記電荷蓄積部をリセットするリセット部と、
前記リセット部に印加される電圧の制御を行うリセット電圧制御部と、
前記電荷蓄積部への容量の付加を制御する付加制御部と
を備え、
前記電荷蓄積部は、複数の領域から構成されている
撮像素子。
（２）
前記電荷蓄積部を構成する複数の領域のうちの１領域は、前記転送部に接続され、他の１領域は前記付加制御部に接続されている
前記（１)に記載の撮像素子。
（３）
前記光電変換部が設けられている基板に前記電荷蓄積部を構成する複数の領域が設けられ、
前記基板に積層されている配線層に、前記複数の領域を接続する配線が設けられている
前記（１)または（２）に記載の撮像素子。
（４）
前記複数の領域は２領域であり、一方の領域は第１の画素に設けられ、他方の領域は前記第１の画素に隣接する第２の画素に設けられている
前記（１)乃至（３）のいずれかに記載の撮像素子。
（５）
光電変換を行う光電変換部と、
前記光電変換部により得られた電荷を蓄積する複数の電荷蓄積部と、
前記光電変換部から前記複数の電荷蓄積部のそれぞれに電荷を転送する複数の転送部と、
前記複数の電荷蓄積部のそれぞれをリセットする複数のリセット部と、
前記複数のリセット部にそれぞれ印加される電圧の制御を行う複数のリセット電圧制御部と、
前記複数の電荷蓄積部への容量の付加をそれぞれ制御する複数の付加制御部と
を備え、
前記複数の電荷蓄積部のそれぞれの電荷蓄積部は、複数の領域から構成されている
撮像素子。
（６）
前記電荷蓄積部を構成する複数の領域のうちの１領域は、前記転送部に接続され、他の１領域は前記付加制御部に接続されている
前記（５)に記載の撮像素子。
（７）
前記光電変換部が設けられている基板に前記電荷蓄積部を構成する複数の領域が設けられ、
前記基板に積層されている配線層に、前記複数の領域を接続する配線が設けられている
前記（５)または(６)に記載の撮像素子。
（８）
前記複数の領域を接続する前記配線が設けられている層とは異なる層に、前記電荷蓄積部の一部をなす配線が設けられている
前記（７)に記載の撮像素子。
（９）
前記配線層には、前記リセット電圧制御部に接続され、寄生容量として機能する配線が設けられている
前記（８)に記載の撮像素子。
（１０）
前記複数の電荷蓄積部、前記複数の転送部、前記複数のリセット部、前記複数のリセット電圧制御部、前記複数の付加制御部は、線対称に配置されている
前記（５)乃至（９）のいずれかに記載の撮像素子。
（１１）
前記光電変換部により得られた電荷を排出する排出部をさらに備え、
前記排出部も線対称に配置されている
前記（１０）に記載の撮像素子。
（１２）
前記排出部は、前記転送部と直角をなす位置に配置されている
前記（１１）に記載の撮像素子。
（１３）
前記排出部と前記転送部は、前記光電変換部の１辺に並んで配置されている
前記（１１）に記載の撮像素子。
（１４）
前記転送部は、縦型ゲートを備える
前記（５）乃至（１３）のいずれかに記載の撮像素子。
（１５）
前記転送部は、前記縦型ゲートを複数備え、
前記縦型ゲートの深さは異なる
前記（１４）に記載の撮像素子。
（１６）
前記転送部は、第１のゲートと第２のゲートを備え、
前記第１のゲートは、前記光電変換部と前記電荷蓄積部との間に配置され、前記第２のゲートは、前記光電変換部に重畳される位置に配置されている
前記（５）乃至（１５）のいずれかに記載の撮像素子。
（１７）
前記第１のゲートまたは前記第２のゲートの少なくとも一方は、縦型ゲートである
前記（１６）に記載の撮像素子。
（１８）
前記第１のゲートと前記第２のゲートは、同時に駆動される
前記（１７）に記載の撮像素子。
（１９）
光電変換を行う光電変換部と、
前記光電変換部により得られた電荷を蓄積する電荷蓄積部と、
前記光電変換部から前記電荷蓄積部に電荷を転送する転送部と、
前記電荷蓄積部をリセットするリセット部と、
前記リセット部に印加される電圧の制御を行うリセット電圧制御部と、
前記電荷蓄積部への容量の付加を制御する付加制御部と
を備え、
前記電荷蓄積部は、複数の領域から構成されている
撮像素子と、
前記撮像素子からの信号を処理する処理部と
を備える撮像装置。
（２０）
照射光を発光する発光部と、
前記発光部からの光が物体に反射された反射光を受光する受光素子と
を備え、
前記受光素子は、
光電変換を行う光電変換部と、
前記光電変換部により得られた電荷を蓄積する複数の電荷蓄積部と、
前記光電変換部から前記複数の電荷蓄積部のそれぞれに電荷を転送する複数の転送部と、
前記複数の電荷蓄積部のそれぞれをリセットする複数のリセット部と、
前記複数のリセット部にそれぞれ印加される電圧の制御を行う複数のリセット電圧制御部と、
前記複数の電荷蓄積部への容量の付加をそれぞれ制御する複数の付加制御部と
を備え、
前記複数の電荷蓄積部のそれぞれの電荷蓄積部は、複数の領域から構成されている
測距装置。

１０撮像装置，１１半導体基板，２０画素，２１画素アレイ部，２２垂直駆動部，２３カラム信号処理部，２４水平駆動部，２５システム制御部，２６画素駆動線，２７垂直信号線，２８信号処理部，２９データ格納部，５０画素，５１光電変換部，５２転送トランジスタ，６０付加容量部，６１ウェルコンタクト，６２層間絶縁膜，６５，６６配線，２１０測距装置，２１１レンズ，２１２受光部，２１３信号処理部，２１４発光部，２１５発光制御部，２２１パターン切替部，２２２距離画像生成部，２４１画素アレイ部，２４２垂直駆動部，２４３カラム処理部，２４４水平駆動部，２４５システム制御部，２４６画素駆動線，２４７垂直信号線，２４８信号処理部，２５０画素，２５１タップ，２５２転送トランジスタ，２５４リセットトランジスタ，２５６排出トランジスタ，２５７増幅トランジスタ，２５８選択トランジスタ，２６０付加容量部，２６１フォトダイオード，２６５ウェルコンタクト，３４１半導体基板，３４２多層配線層，３４３反射防止膜，３４５画素間遮光膜，３４６平坦化膜，３４７オンチップレンズ，３５１半導体領域，３５２半導体領域，３５３酸化ハフニウム膜，３５４酸化アルミニウム膜，３５５酸化シリコン膜，３６１画素間分離部，３６６ビア，３７１乃至３７４配線，４１１ビア，４１２乃至４１５コンタクト，４１６，４１７ビア，４１８コンタクト，４１９ビア，４３１乃至４３４配線，４４１，４４２配線

Claims

光電変換を行う光電変換部と、
前記光電変換部により得られた電荷を蓄積する電荷蓄積部と、
前記光電変換部から前記電荷蓄積部に電荷を転送する転送部と、
前記電荷蓄積部をリセットするリセット部と、
前記リセット部に印加される電圧の制御を行うリセット電圧制御部と、
前記電荷蓄積部への容量の付加を制御する付加制御部と
を備え、
前記電荷蓄積部は、２領域であり、一方の領域は第１の画素に設けられ、他方の領域は前記第１の画素に隣接する第２の画素に設けられている
撮像素子。
前記電荷蓄積部を構成する２領域のうちの１領域は、前記転送部に接続され、他の１領域は前記付加制御部に接続されている
請求項１に記載の撮像素子。
前記光電変換部が設けられている基板に前記電荷蓄積部を構成する前記２領域が設けられ、
前記基板に積層されている配線層に、前記２領域を接続する配線が設けられている
請求項１に記載の撮像素子。
光電変換を行う光電変換部と、
前記光電変換部により得られた電荷を蓄積する複数の電荷蓄積部と、
前記光電変換部から前記複数の電荷蓄積部のそれぞれに電荷を転送する複数の転送部と、
前記複数の電荷蓄積部のそれぞれをリセットする複数のリセット部と、
前記複数のリセット部にそれぞれ印加される電圧の制御を行う複数のリセット電圧制御部と、
前記複数の電荷蓄積部への容量の付加をそれぞれ制御する複数の付加制御部と
を備え、
前記複数の電荷蓄積部のそれぞれの電荷蓄積部は、複数の領域から構成され、
前記光電変換部が設けられている基板に前記電荷蓄積部を構成する複数の領域が設けられ、
前記基板に積層されている配線層に、前記複数の領域を接続する配線が設けられ、
前記複数の領域を接続する前記配線が設けられている層とは異なる層に、前記電荷蓄積部の一部をなす配線が設けられている
撮像素子。
前記電荷蓄積部を構成する複数の領域のうちの１領域は、前記転送部に接続され、他の１領域は前記付加制御部に接続されている
請求項４に記載の撮像素子。
前記配線層には、前記リセット電圧制御部に接続され、寄生容量として機能する配線が設けられている
請求項４に記載の撮像素子。
前記複数の電荷蓄積部、前記複数の転送部、前記複数のリセット部、前記複数のリセット電圧制御部、前記複数の付加制御部は、線対称に配置されている
請求項４に記載の撮像素子。
前記光電変換部により得られた電荷を排出する排出部をさらに備え、
前記排出部も線対称に配置されている
請求項７に記載の撮像素子。
前記排出部は、前記転送部と直角をなす位置に配置されている
請求項８に記載の撮像素子。
前記排出部と前記転送部は、前記光電変換部の１辺に並んで配置されている
請求項８に記載の撮像素子。
前記転送部は、縦型ゲートを備える
請求項４に記載の撮像素子。
前記転送部は、前記縦型ゲートを複数備え、
前記縦型ゲートの深さは異なる
請求項１１に記載の撮像素子。
前記転送部は、第１のゲートと第２のゲートを備え、
前記第１のゲートは、前記光電変換部と前記電荷蓄積部との間に配置され、前記第２のゲートは、前記光電変換部に重畳される位置に配置されている
請求項４に記載の撮像素子。
前記第１のゲートまたは前記第２のゲートの少なくとも一方は、縦型ゲートである
請求項１３に記載の撮像素子。
前記第１のゲートと前記第２のゲートは、同時に駆動される
請求項１４に記載の撮像素子。
光電変換を行う光電変換部と、
前記光電変換部により得られた電荷を蓄積する電荷蓄積部と、
前記光電変換部から前記電荷蓄積部に電荷を転送する転送部と、
前記電荷蓄積部をリセットするリセット部と、
前記リセット部に印加される電圧の制御を行うリセット電圧制御部と、
前記電荷蓄積部への容量の付加を制御する付加制御部と
を備え、
前記電荷蓄積部は、２領域であり、一方の領域は第１の画素に設けられ、他方の領域は前記第１の画素に隣接する第２の画素に設けられている
撮像素子と、
前記撮像素子からの信号を処理する処理部と
を備える撮像装置。
光電変換を行う光電変換部と、
前記光電変換部により得られた電荷を蓄積する複数の電荷蓄積部と、
前記光電変換部から前記複数の電荷蓄積部のそれぞれに電荷を転送する複数の転送部と、
前記複数の電荷蓄積部のそれぞれをリセットする複数のリセット部と、
前記複数のリセット部にそれぞれ印加される電圧の制御を行う複数のリセット電圧制御部と、
前記複数の電荷蓄積部への容量の付加をそれぞれ制御する複数の付加制御部と
を備え、
前記複数の電荷蓄積部のそれぞれの電荷蓄積部は、複数の領域から構成され、
前記光電変換部が設けられている基板に前記電荷蓄積部を構成する複数の領域が設けられ、
前記基板に積層されている配線層に、前記複数の領域を接続する配線が設けられ、
前記複数の領域を接続する前記配線が設けられている層とは異なる層に、前記電荷蓄積部の一部をなす配線が設けられている
撮像素子と、
前記撮像素子からの信号を処理する処理部と
を備える撮像装置。
照射光を発光する発光部と、
前記発光部からの光が物体に反射された反射光を受光する受光素子と
を備え、
前記受光素子は、
光電変換を行う光電変換部と、
前記光電変換部により得られた電荷を蓄積する電荷蓄積部と、
前記光電変換部から前記電荷蓄積部に電荷を転送する転送部と、
前記電荷蓄積部をリセットするリセット部と、
前記リセット部に印加される電圧の制御を行うリセット電圧制御部と、
前記電荷蓄積部への容量の付加を制御する付加制御部と
を備え、
前記電荷蓄積部は、２領域であり、一方の領域は第１の画素に設けられ、他方の領域は前記第１の画素に隣接する第２の画素に設けられている
測距装置。
照射光を発光する発光部と、
前記発光部からの光が物体に反射された反射光を受光する受光素子と
を備え、
前記受光素子は、
光電変換を行う光電変換部と、
前記光電変換部により得られた電荷を蓄積する複数の電荷蓄積部と、
前記光電変換部から前記複数の電荷蓄積部のそれぞれに電荷を転送する複数の転送部と、
前記複数の電荷蓄積部のそれぞれをリセットする複数のリセット部と、
前記複数のリセット部にそれぞれ印加される電圧の制御を行う複数のリセット電圧制御部と、
前記複数の電荷蓄積部への容量の付加をそれぞれ制御する複数の付加制御部と
を備え、
前記複数の電荷蓄積部のそれぞれの電荷蓄積部は、複数の領域から構成され、
前記光電変換部が設けられている基板に前記電荷蓄積部を構成する複数の領域が設けられ、
前記基板に積層されている配線層に、前記複数の領域を接続する配線が設けられ、
前記複数の領域を接続する前記配線が設けられている層とは異なる層に、前記電荷蓄積部の一部をなす配線が設けられている
測距装置。