Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7615286B2 - Semiconductor Device - Google Patents
[go: Go Back, main page]

JP7615286B2 - Semiconductor Device - Google Patents

Semiconductor Device Download PDF

Info

Publication number
JP7615286B2
JP7615286B2 JP2023206518A JP2023206518A JP7615286B2 JP 7615286 B2 JP7615286 B2 JP 7615286B2 JP 2023206518 A JP2023206518 A JP 2023206518A JP 2023206518 A JP2023206518 A JP 2023206518A JP 7615286 B2 JP7615286 B2 JP 7615286B2
Authority
JP
Japan
Prior art keywords
die pad
terminals
semiconductor device
resin
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023206518A
Other languages
Japanese (ja)
Other versions
JP2024020625A (en
Inventor
弘招 松原
泰正 糟谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2023206518A priority Critical patent/JP7615286B2/en
Publication of JP2024020625A publication Critical patent/JP2024020625A/en
Priority to JP2024232802A priority patent/JP7815412B2/en
Application granted granted Critical
Publication of JP7615286B2 publication Critical patent/JP7615286B2/en
Priority to JP2026017210A priority patent/JP2026063548A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • H10W72/07141Means for applying energy, e.g. ovens or lasers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5445Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • H10W72/5473Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置のうち、一つのパッケージ内に搭載された複数の半導体素子の間において絶縁素子を用いて信号伝達を行う半導体装置に関する。 The present invention relates to a semiconductor device that transmits signals between multiple semiconductor elements mounted in a single package using an insulating element.

たとえば、電気自動車、またはハイブリッド自動車に搭載されているインバータ装置には、高電圧の直流電源を交流電力に変換することが求められるため、絶縁素子を搭載した半導体装置が使用されている。当該インバータ装置は、たとえば当該半導体装置と、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの複数のスイッチング素子とを備える。当該半導体装置は、制御素子、絶縁素子および駆動素子を備える。電気自動車のインバータ装置においては、ECU(Engine Control Unit)から出力された制御信号が、当該半導体装置の制御素子に入力される。制御素子は、制御信号をPWM(Pulse Width Modulation)制御信号に変換し、絶縁素子を介して駆動素子に伝送する。駆動素子は、PWM制御信号に基づき、複数のスイッチング素子を駆動させる。これにより、車載用バッテリの直流電力からモータ駆動用の三相交流電力に変換される。 For example, an inverter device mounted on an electric vehicle or a hybrid vehicle is required to convert a high-voltage DC power source into AC power, and therefore uses a semiconductor device equipped with an insulating element. The inverter device includes, for example, the semiconductor device and a plurality of switching elements such as an IGBT (insulated gate bipolar transistor) or a MOSFET (metal oxide semiconductor field effect transistor). The semiconductor device includes a control element, an insulating element, and a driving element. In an inverter device for an electric vehicle, a control signal output from an ECU (engine control unit) is input to the control element of the semiconductor device. The control element converts the control signal into a PWM (pulse width modulation) control signal and transmits it to the driving element via the insulating element. The driving element drives a plurality of switching elements based on the PWM control signal. This converts the DC power of the vehicle battery into three-phase AC power for driving the motor.

当該半導体装置において、制御素子に供給される電源電圧は低電圧(約5V)であることに対し、駆動素子に供給される電源電圧は高電圧(約600V以上)である。そのため、制御素子から駆動素子へのPWM制御信号の伝送にあたっては、絶縁素子を介する必要がある。絶縁素子は、従来、フォトカプラであった。しかし、近年では、インダクタ結合型である絶縁素子が普及しつつある。インダクタ結合型である絶縁素子は、2つのインダクタ(コイル)を誘導結合させることで、絶縁状態による電気信号の伝送を行う。すなわち、一方のコイルを用いて電気信号を磁気に変換し、他方のコイルを用いて前記磁気を電気信号に変換することで、絶縁状態による電気信号の伝送が行われる。インダクタ結合型である絶縁素子は、フォトカプラと異なり、半導体装置の小型化に寄与するとともに、高周波数の電気信号であっても、その伝送にほとんど遅延が生じないため、複数のスイッチング素子の高速スイッチング動作への対応が可能であるという利点がある。たとえば特許文献1に、送信回路を備えた半導体素子と、インダクタ結合型である絶縁素子と、受信回路を備えた駆動素子(ゲートドライバIC)とを、一つのパッケージ内に搭載した半導体装置が開示されている。 In this semiconductor device, the power supply voltage supplied to the control element is low (about 5V), while the power supply voltage supplied to the drive element is high (about 600V or more). Therefore, when transmitting a PWM control signal from the control element to the drive element, it is necessary to pass through an insulating element. Conventionally, the insulating element was a photocoupler. However, in recent years, inductor-coupled insulating elements are becoming more and more popular. Inductor-coupled insulating elements transmit electric signals in an insulating state by inductively coupling two inductors (coils). That is, one coil is used to convert an electric signal into magnetism, and the other coil is used to convert the magnetism into an electric signal, thereby transmitting an electric signal in an insulating state. Unlike photocouplers, inductor-coupled insulating elements contribute to the miniaturization of semiconductor devices, and have the advantage that they can handle high-speed switching operations of multiple switching elements because there is almost no delay in the transmission of high-frequency electric signals. For example, Patent Document 1 discloses a semiconductor device that incorporates a semiconductor element with a transmission circuit, an inductor-coupled insulating element, and a driver element (gate driver IC) with a reception circuit in a single package.

制御素子および駆動素子のように、供給される電源電圧に著しい電位差がある半導体素子を一つのパッケージ内に搭載した半導体装置は、絶縁素子を搭載することに加え、絶縁耐圧の向上が求められる。当該半導体装置のパッケージとしてSOP(Small Outline Package)とした場合、一方の封止樹脂の側面から露出した複数の端子と、駆動素子などの
素子を挟んで反対側に位置する他方の封止樹脂の側面から露出した複数の端子とは、十分な離間距離が確保された状態でそれぞれ配列されていることが、絶縁耐圧の向上の点で好ましい。また、複数の端子以外のリードの部位が封止樹脂から露出していないことが、絶縁耐圧の向上の点で好ましい。インバータ装置の制御対象となるモータに供給される電源電圧が高くなるほど、絶縁耐圧の向上の要請がより強くなる。
A semiconductor device that includes semiconductor elements having a significant potential difference in the power supply voltage, such as a control element and a drive element, in one package is required to have an insulating element and an improved dielectric strength voltage. When the package of the semiconductor device is an SOP (Small Outline Package), it is preferable in terms of improving the dielectric strength voltage that a plurality of terminals exposed from a side surface of one sealing resin and a plurality of terminals exposed from a side surface of the other sealing resin located on the opposite side of the element such as the drive element are arranged with a sufficient distance between them. It is also preferable in terms of improving the dielectric strength voltage that no part of the lead other than the plurality of terminals is exposed from the sealing resin. The higher the power supply voltage supplied to the motor to be controlled by the inverter device, the stronger the demand for improving the dielectric strength voltage.

たとえば特許文献2に、従来のSOPの半導体装置の構造が開示されている。当該半導体装置の製造過程において、アイランドサポートと呼ばれる支持部材が、半導体素子などが搭載されるアイランド部(ダイパッド)を支持している。アイランドサポートは、複数の端子が延出する方向に対して直角方向に延出し、その両端のうち一方はアイランド部に連結され、他方はリードの外枠にそれぞれ連結されている。封止樹脂の形成を経た後は、アイランド部は封止樹脂により支持されるため、アイランドサポートは不要となり、当該半導体装置がリードから切断される際、アイランドサポートもあわせて切断される。このとき、封止樹脂の側面から、アイランドサポートの切断面が露出する。切断面はリードの一部分であることから、当該半導体装置の構造は、絶縁耐圧の向上には不向きである。 For example, Patent Document 2 discloses the structure of a conventional SOP semiconductor device. In the manufacturing process of the semiconductor device, a support member called an island support supports an island portion (die pad) on which a semiconductor element and the like are mounted. The island support extends perpendicularly to the direction in which the multiple terminals extend, with one end connected to the island portion and the other end connected to the outer frame of the lead. After the formation of the encapsulating resin, the island support is no longer necessary because the island portion is supported by the encapsulating resin, and when the semiconductor device is cut from the lead, the island support is also cut. At this time, the cut surface of the island support is exposed from the side of the encapsulating resin. Because the cut surface is part of the lead, the structure of the semiconductor device is not suitable for improving the dielectric strength voltage.

特開2013-51547号公報JP 2013-51547 A 特開2000-68437号公報JP 2000-68437 A

本発明は上記事情に鑑み、絶縁耐圧の向上を図った半導体装置を提供することをその課題とする。 In view of the above circumstances, the present invention aims to provide a semiconductor device with improved dielectric strength.

本発明によって提供される半導体装置は、半導体素子と、前記半導体素子を搭載するダイパッド、第1方向に沿って配列された複数の第1端子、前記第1方向に沿って配列され、かつ前記第1方向に対して直角である第2方向において、前記半導体素子を挟んで前記複数の第1端子の反対側に位置する複数の第2端子および前記ダイパッドに連結された支持端子を含む導電支持部材と、前記複数の第1端子、前記複数の第2端子および前記支持端子のそれぞれ一部ずつと、前記半導体素子および前記ダイパッドと、を覆う封止樹脂と、を備え、前記封止樹脂は、前記第2方向に離間して形成された一対の樹脂第1側面と、前記第1方向に離間して形成された一対の樹脂第2側面と、を有し、前記複数の第1端子および前記複数の第2端子が、前記一対の樹脂第1側面からそれぞれ露出し、前記導電支持部材が、前記一対の樹脂第2側面から露出していないことを特徴としている。 The semiconductor device provided by the present invention comprises a semiconductor element, a die pad on which the semiconductor element is mounted, a plurality of first terminals arranged along a first direction, a plurality of second terminals arranged along the first direction and positioned on the opposite side of the plurality of first terminals across the semiconductor element in a second direction perpendicular to the first direction, and a conductive support member including a support terminal connected to the die pad, and a sealing resin covering each of the plurality of first terminals, the plurality of second terminals, and a portion of the support terminal, the semiconductor element, and the die pad, the sealing resin having a pair of resin first side faces formed at a distance in the second direction and a pair of resin second side faces formed at a distance in the first direction, the plurality of first terminals and the plurality of second terminals being exposed from the pair of resin first side faces, respectively, and the conductive support member not being exposed from the pair of resin second side faces.

本発明の実施において好ましくは、前記ダイパッドは、第1ダイパッドおよび第2ダイパッドを含み、前記第2方向において、前記第1ダイパッドおよび前記第2ダイパッドは互いに離間して配置されている。 In the implementation of the present invention, preferably, the die pad includes a first die pad and a second die pad, and the first die pad and the second die pad are arranged spaced apart from each other in the second direction.

本発明の実施において好ましくは、前記支持端子は、前記第1方向に離間して配置された一対の支持端子を含み、前記第1方向において、前記一対の支持端子は前記ダイパッドの両端に連結されている。 In the implementation of the present invention, preferably, the support terminal includes a pair of support terminals spaced apart in the first direction, and in the first direction, the pair of support terminals are connected to both ends of the die pad.

本発明の実施において好ましくは、前記一対の支持端子は、前記第1ダイパッドに連結された一対の第1支持端子と、前記第2ダイパッドに連結された一対の第2支持端子と、を含み、前記一対の第1支持端子および前記一対の第2支持端子は、前記一対の樹脂第1側面からそれぞれ露出している。 In the implementation of the present invention, preferably, the pair of support terminals includes a pair of first support terminals connected to the first die pad and a pair of second support terminals connected to the second die pad, and the pair of first support terminals and the pair of second support terminals are exposed from the pair of first resin side surfaces, respectively.

本発明の実施において好ましくは、前記半導体素子は、制御素子と、前記制御素子よりも高い電圧を必要とする駆動素子と、を含み、前記第1ダイパッドに前記制御素子が搭載され、前記第2ダイパッドに前記駆動素子が搭載されている。 In the implementation of the present invention, preferably, the semiconductor element includes a control element and a drive element that requires a higher voltage than the control element, and the control element is mounted on the first die pad and the drive element is mounted on the second die pad.

本発明の実施において好ましくは、前記制御素子は、少なくとも一つ以上の前記第1端子と導通し、前記駆動素子は、少なくとも一つ以上の前記第2端子と導通している。 In the implementation of the present invention, preferably, the control element is electrically connected to at least one of the first terminals, and the drive element is electrically connected to at least one of the second terminals.

本発明の実施において好ましくは、前記制御素子は、少なくとも一つ以上の前記第1支持端子と導通し、前記駆動素子は、少なくとも一つ以上の前記第2支持端子と導通している。 In the implementation of the present invention, preferably, the control element is electrically connected to at least one of the first support terminals, and the drive element is electrically connected to at least one of the second support terminals.

本発明の実施において好ましくは、前記制御素子および前記駆動素子と導通する絶縁素子をさらに備え、前記第2方向において、前記絶縁素子は前記制御素子と前記駆動素子との間に位置する。 In the implementation of the present invention, preferably, an insulating element is further provided that is electrically connected to the control element and the drive element, and the insulating element is located between the control element and the drive element in the second direction.

本発明の実施において好ましくは、前記絶縁素子に、インダクタが形成されている。 In the implementation of the present invention, preferably, an inductor is formed in the insulating element.

本発明の実施において好ましくは、前記制御素子、前記駆動素子および前記絶縁素子の平面視形状は、いずれも前記第1方向を長辺とする長矩形である。 In the implementation of the present invention, the control element, the drive element, and the insulating element preferably have a planar shape that is a long rectangle with the long side extending in the first direction.

本発明の実施において好ましくは、前記第1ダイパッドの面積は、前記第2ダイパッドの面積よりも広く、かつ前記第1ダイパッドに前記絶縁素子が搭載されている。 In the implementation of the present invention, preferably, the area of the first die pad is larger than the area of the second die pad, and the insulating element is mounted on the first die pad.

本発明の実施において好ましくは、前記第1ダイパッドに貫通孔が形成されている。 In the implementation of the present invention, preferably, a through hole is formed in the first die pad.

本発明の実施において好ましくは、前記第1ダイパッドにおいて、前記一対の第1支持端子および前記貫通孔は、前記第1方向に沿った直線上に配置されている。 In the implementation of the present invention, preferably, in the first die pad, the pair of first support terminals and the through holes are arranged on a straight line along the first direction.

本発明の実施において好ましくは、前記第1ダイパッドおよび前記第2ダイパッドの平面視形状は、いずれも前記第1方向を長辺とする長矩形である。 In the implementation of the present invention, the planar shape of the first die pad and the second die pad is preferably a rectangular shape with the long side extending in the first direction.

本発明の実施において好ましくは、前記複数の第1端子および前記一対の第1支持端子は、一方の前記樹脂第1側面からそれぞれ露出している。 In the practice of the present invention, preferably, the plurality of first terminals and the pair of first support terminals are each exposed from one of the first resin side surfaces.

本発明の実施において好ましくは、前記第1方向において、前記一対の第1支持端子は前記複数の第1端子の両側に配置されている。 In implementing the present invention, preferably, the pair of first support terminals are disposed on both sides of the plurality of first terminals in the first direction.

本発明の実施において好ましくは、前記複数の第2端子および前記一対の第2支持端子は、他方の樹脂第1側面からそれぞれ露出している。 In the practice of the present invention, preferably, the plurality of second terminals and the pair of second support terminals are each exposed from the other resin first side surface.

本発明の実施において好ましくは、前記第1方向において、前記一対の第2支持端子のそれぞれの両側に、前記第2端子が配置されている。 In the implementation of the present invention, preferably, the second terminals are arranged on both sides of each of the pair of second support terminals in the first direction.

本発明の実施において好ましくは、前記第1方向において、前記一対の第2支持端子のそれぞれの外側に配置された前記第2端子に、前記第2支持端子に向かって突出した突起部が形成されている。 In the implementation of the present invention, preferably, the second terminals arranged on the outer sides of each of the pair of second support terminals in the first direction are formed with protrusions that protrude toward the second support terminals.

本発明の実施において好ましくは、前記制御素子、または前記駆動素子にボンディングされた複数のボンディングワイヤをさらに備え、前記複数のボンディングワイヤの一部は、少なくとも一つ以上の前記第1端子、または前記第2端子にボンディングされている。 In the implementation of the present invention, preferably, the device further includes a plurality of bonding wires bonded to the control element or the drive element, and some of the plurality of bonding wires are bonded to at least one of the first terminals or the second terminals.

本発明の実施において好ましくは、前記複数のボンディングワイヤの一部は、少なくとも一つ以上の前記第1支持端子、または前記第2支持端子にボンディングされている。 In the implementation of the present invention, preferably, some of the bonding wires are bonded to at least one of the first support terminals or the second support terminals.

本発明の実施において好ましくは、前記複数のボンディングワイヤの一部は、前記絶縁素子にボンディングされている。 In the implementation of the present invention, preferably, some of the bonding wires are bonded to the insulating element.

本発明の実施において好ましくは、前記絶縁素子にボンディングされた前記複数のボンディングワイヤは、前記第2方向に沿って配置されている。 In the implementation of the present invention, preferably, the multiple bonding wires bonded to the insulating element are arranged along the second direction.

本発明の実施において好ましくは、前記絶縁素子にボンディングされた前記複数のボンディングワイヤのすべてに、前記絶縁素子にボンディングされた第1ボンディング部が形成されている。 In the implementation of the present invention, preferably, all of the plurality of bonding wires bonded to the insulating element are formed with a first bonding portion bonded to the insulating element.

本発明の実施において好ましくは、前記導電支持部材は、Cuを含む合金からなる。 In the practice of the present invention, the conductive support member is preferably made of an alloy containing Cu.

本発明の実施において好ましくは、前記封止樹脂は、電気絶縁性を有するエポキシ樹脂からなる。 In the practice of the present invention, the sealing resin is preferably made of an electrically insulating epoxy resin.

本発明の実施において好ましくは、前記複数の第1端子と、前記複数の第2端子と、前記支持端子と、に形成された部位を有する内装めっき層をさらに備える。 In the implementation of the present invention, preferably, the device further includes an interior plating layer having portions formed on the plurality of first terminals, the plurality of second terminals, and the support terminal.

本発明の実施において好ましくは、前記内装めっき層は、Agからなる。 In the practice of the present invention, the interior plating layer preferably consists of Ag.

本発明の実施において好ましくは、前記複数の第1端子および前記一対の第1支持端子と、前記複数の第2端子および前記一対の第2支持端子と、がそれぞれ前記一対の樹脂第1側面から露出した部分に形成された外装めっき層をさらに備える。 In the implementation of the present invention, preferably, the plurality of first terminals and the pair of first support terminals, and the plurality of second terminals and the pair of second support terminals, each further include an exterior plating layer formed on a portion exposed from the pair of resin first side surfaces.

本発明の実施において好ましくは、前記外装めっき層は、Snを含む合金からなる。 In the practice of the present invention, the exterior plating layer is preferably made of an alloy containing Sn.

本発明によれば、前記複数の第1端子および前記複数の第2端子は、前記一対の樹脂第1側面からそれぞれ露出している。また、前記半導体装置を構成する前記ダイパッド、前記複数の第1端子、前記複数の第2端子および前記支持端子は、いずれも前記導電支持部材の各構成部材である。そして、前記一対の樹脂第2側面から、アイランドサポートなどの前記導電支持部材が露出していない。このような構成とすることで、前記複数の第1端子よりも高電圧が印加される前記複数の第2端子の近傍に、前記封止樹脂から露出した導前記電支持部材の金属部が存在しなくなる。したがって、前記半導体装置の絶縁耐圧の向上を図ることが可能となる。 According to the present invention, the plurality of first terminals and the plurality of second terminals are each exposed from the pair of resin first side surfaces. Furthermore, the die pad, the plurality of first terminals, the plurality of second terminals, and the support terminal that constitute the semiconductor device are all components of the conductive support member. And, the conductive support member, such as an island support, is not exposed from the pair of resin second side surfaces. With this configuration, there is no metal portion of the conductive support member exposed from the sealing resin near the plurality of second terminals to which a higher voltage is applied than the plurality of first terminals. Therefore, it is possible to improve the dielectric strength of the semiconductor device.

本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

本発明の第1実施形態に係る半導体装置を示す平面図である。1 is a plan view showing a semiconductor device according to a first embodiment of the present invention; 図1の半導体装置を示す平面図である(封止樹脂を省略)。FIG. 2 is a plan view showing the semiconductor device of FIG. 1 (sealing resin is omitted); 図1の半導体装置を示す左側面図である。FIG. 2 is a left side view showing the semiconductor device of FIG. 1 . 図1の半導体装置を示す右側面図である。FIG. 2 is a right side view showing the semiconductor device of FIG. 1 . 図1の半導体装置を示す正面図である。FIG. 2 is a front view showing the semiconductor device of FIG. 1 . 図1の半導体装置を示す背面図である。FIG. 2 is a rear view showing the semiconductor device of FIG. 1 . 図2のVII-VII線に沿う断面図である。3 is a cross-sectional view taken along line VII-VII in FIG. 2. 図2のVIII-VIII線に沿う断面図である。3 is a cross-sectional view taken along line VIII-VIII in FIG. 2. 図1の半導体装置のリードを示す平面図である。2 is a plan view showing leads of the semiconductor device of FIG. 1; 図1の半導体装置のボンディングワイヤの製造工程を示す要部断面図である。2A to 2C are cross-sectional views of a main part showing a manufacturing process of the bonding wire of the semiconductor device of FIG. 1 . 図1の半導体装置のボンディングワイヤの製造工程を示す要部断面図である。2A to 2C are cross-sectional views of a main part showing a manufacturing process of the bonding wire of the semiconductor device of FIG. 図1の半導体装置のボンディングワイヤの製造工程を示す要部断面図である。2A to 2C are cross-sectional views of a main part showing a manufacturing process of the bonding wire of the semiconductor device of FIG. 1 . 図1の半導体装置のボンディングワイヤの製造工程を示す要部断面図である。2A to 2C are cross-sectional views of a main part showing a manufacturing process of the bonding wire of the semiconductor device of FIG. 1 . 図1の半導体装置のボンディングワイヤの製造工程を示す要部断面図である。2A to 2C are cross-sectional views of a main part showing a manufacturing process of the bonding wire of the semiconductor device of FIG. 1 . 本発明の第2実施形態に係る半導体装置を示す平面図である(封止樹脂を省略)。FIG. 11 is a plan view showing a semiconductor device according to a second embodiment of the present invention (sealing resin is omitted); 図15のXVI-XVI線に沿う断面図である。16 is a cross-sectional view taken along line XVI-XVI in FIG. 15. 本発明の第3実施形態に係る半導体装置を示す平面図である(封止樹脂を省略)。FIG. 13 is a plan view showing a semiconductor device according to a third embodiment of the present invention (sealing resin is omitted); 図17における右上の領域の部分拡大図である。FIG. 18 is a partial enlarged view of the upper right region in FIG. 17 .

本発明に係る半導体装置の実施形態について、添付図面に基づいて説明する。 An embodiment of a semiconductor device according to the present invention will be described with reference to the attached drawings.

〔第1実施形態〕
図1~図12に基づき、本発明の第1実施形態に係る半導体装置A1について説明する。説明の便宜上、平面図の上下方向を第1方向X、第1方向Xに対して直角である平面図の左右方向を第2方向Yとそれぞれ定義する。第1方向Xおよび第2方向Yは、ともに半導体装置A1の厚さ方向に対して直角である。
First Embodiment
1 to 12, a semiconductor device A1 according to a first embodiment of the present invention will be described. For convenience of description, the up-down direction in the plan view is defined as a first direction X, and the left-right direction in the plan view, which is perpendicular to the first direction X, is defined as a second direction Y. Both the first direction X and the second direction Y are perpendicular to the thickness direction of the semiconductor device A1.

図1は、半導体装置A1を示す平面図である。図2は、理解の便宜上、図1から後述する封止樹脂6を省略した平面図である。図3は、半導体装置A1を示す左側面図である。図4は、半導体装置A1を示す右側面図である。図5は、半導体装置A1を示す正面図である。図6は、半導体装置A1を示す背面図である。図7は、図2のVII-VII線(一点鎖線)に沿う断面図である。図8は、図2のVIII-VIII線に沿う断面図である。なお、図2においては、封止樹脂6を想像線(二点鎖線)により図示している。図7および図8においては、封止樹脂6を省略せず図示している。 Figure 1 is a plan view showing the semiconductor device A1. Figure 2 is a plan view in which the sealing resin 6 described later is omitted from Figure 1 for ease of understanding. Figure 3 is a left side view showing the semiconductor device A1. Figure 4 is a right side view showing the semiconductor device A1. Figure 5 is a front view showing the semiconductor device A1. Figure 6 is a rear view showing the semiconductor device A1. Figure 7 is a cross-sectional view taken along line VII-VII (a dashed line) in Figure 2. Figure 8 is a cross-sectional view taken along line VIII-VIII in Figure 2. In Figure 2, the sealing resin 6 is shown by an imaginary line (a dashed line with two dots). In Figures 7 and 8, the sealing resin 6 is not omitted.

これらの図に示す半導体装置A1は、たとえば電気自動車、またはハイブリッド自動車などのインバータ装置の回路基板に表面実装されるものであり、パッケージ形式がSOPである。本実施形態の半導体装置A1は、半導体素子11、絶縁素子12、導電支持部材80、封止樹脂6、ボンディングワイヤ71、内装めっき層72および外装めっき層73を備えている。本実施形態においては、半導体装置A1は、平面視矩形状である。 The semiconductor device A1 shown in these figures is surface mounted on a circuit board of an inverter device, for example, in an electric vehicle or a hybrid vehicle, and has an SOP package format. The semiconductor device A1 of this embodiment includes a semiconductor element 11, an insulating element 12, a conductive support member 80, a sealing resin 6, a bonding wire 71, an interior plating layer 72, and an exterior plating layer 73. In this embodiment, the semiconductor device A1 is rectangular in plan view.

半導体素子11および絶縁素子12は、半導体装置A1を機能させるための素子である。半導体素子11は、制御素子111および駆動素子112を含む。制御素子111は、ECUから入力された制御信号をPWM制御信号に変換する回路と、前記PWM制御信号を駆動素子112へ伝送するための送信回路と、駆動素子112からの電気信号を受ける受信回路とを有する。駆動素子112は、前記PWM制御信号を受信する受信回路と、前記PWM信号に基づきIGBTなどのパワー半導体素子のスイッチング動作を行う回路(ゲートドライバ)と、電気信号を制御素子111へ伝送するための送信回路とを有する。前記電気信号は、たとえばモータ近傍に配置された温度センサからの出力信号が挙げられる。 The semiconductor element 11 and the insulating element 12 are elements for making the semiconductor device A1 function. The semiconductor element 11 includes a control element 111 and a drive element 112. The control element 111 has a circuit for converting a control signal input from the ECU into a PWM control signal, a transmission circuit for transmitting the PWM control signal to the drive element 112, and a receiving circuit for receiving an electrical signal from the drive element 112. The drive element 112 has a receiving circuit for receiving the PWM control signal, a circuit (gate driver) for performing a switching operation of a power semiconductor element such as an IGBT based on the PWM signal, and a transmission circuit for transmitting an electrical signal to the control element 111. The electrical signal may be, for example, an output signal from a temperature sensor arranged near the motor.

絶縁素子12は、前記PWM制御信号や他の電気信号を、絶縁状態で伝送するための素子である。駆動素子112は、制御素子111よりも高い電圧を必要とするため、制御素子111と駆動素子112との間に著しい電位差が生じることから、絶縁素子12が必要となる。具体的には、たとえば電気自動車、またはハイブリッド自動車のインバータ装置においては、制御素子111に供給される電源電圧が約5Vであることに対し、駆動素子112に供給される電源電圧は約600V以上である。本実施形態においては、絶縁素子12は、インダクタ結合型絶縁素子である。インダクタ結合型絶縁素子は、2つのインダクタ(コイル)を誘導結合させることで、絶縁状態による電気信号の伝送を行う。絶縁素子12は、Siからなる基板を有する。前記基板上に、Cuからなるインダクタが形成されている。前記インダクタは、送信側インダクタおよび受信側インダクタを含み、これらのインダクタは絶縁素子12の厚さ方向において互いに積層されている。前記送信側インダクタと前記受信側インダクタとの間には、SiO2などからなる誘電体層が介装されて
いる。前記誘電体層により、前記送信側インダクタと前記受信側インダクタとは、電気的に絶縁されている。
The insulating element 12 is an element for transmitting the PWM control signal and other electric signals in an insulated state. The driving element 112 requires a higher voltage than the control element 111, and therefore a significant potential difference occurs between the control element 111 and the driving element 112, and therefore the insulating element 12 is necessary. Specifically, for example, in an inverter device for an electric vehicle or a hybrid vehicle, the power supply voltage supplied to the control element 111 is about 5 V, whereas the power supply voltage supplied to the driving element 112 is about 600 V or more. In this embodiment, the insulating element 12 is an inductor-coupled insulating element. The inductor-coupled insulating element transmits an electric signal in an insulated state by inductively coupling two inductors (coils). The insulating element 12 has a substrate made of Si. An inductor made of Cu is formed on the substrate. The inductor includes a transmitting inductor and a receiving inductor, and these inductors are stacked on top of each other in the thickness direction of the insulating element 12. A dielectric layer made of SiO2 or the like is interposed between the transmitting inductor and the receiving inductor. The transmitting inductor and the receiving inductor are electrically insulated from each other by the dielectric layer.

図2に示すように、第2方向Yにおいて、絶縁素子12は制御素子111と駆動素子112との間に位置している。本実施形態においては、制御素子111、駆動素子112および絶縁素子12の平面視形状は、いずれも第1方向Xを長辺とする長矩形である。制御素子111および絶縁素子12は、後述するダイパッド2の第1ダイパッド21上に搭載されている。また、駆動素子112は、後述するダイパッド2の第2ダイパッド22上に搭載されている。制御素子111の上面(図7に示す制御素子111の上面)には、複数のパッド111aが形成されている。同様に、駆動素子112の上面(図7に示す駆動素子112の上面)には複数のパッド112aが、絶縁素子12の上面(図7に示す絶縁素子12の上面)には複数のパッド12aが、それぞれ形成されている。 2, the insulating element 12 is located between the control element 111 and the driving element 112 in the second direction Y. In this embodiment, the planar shapes of the control element 111, the driving element 112, and the insulating element 12 are all rectangular with the long side in the first direction X. The control element 111 and the insulating element 12 are mounted on a first die pad 21 of the die pad 2 described later. The driving element 112 is mounted on a second die pad 22 of the die pad 2 described later. A plurality of pads 111a are formed on the upper surface of the control element 111 (the upper surface of the control element 111 shown in FIG. 7). Similarly, a plurality of pads 112a are formed on the upper surface of the driving element 112 (the upper surface of the driving element 112 shown in FIG. 7), and a plurality of pads 12a are formed on the upper surface of the insulating element 12 (the upper surface of the insulating element 12 shown in FIG. 7).

導電支持部材80は、半導体装置A1において、半導体素子11および絶縁素子12を搭載し、かつ半導体素子11および絶縁素子12とインバータ装置の回路基板との導電経路を構成する部材である。導電支持部材80は、たとえばCuを含む合金からなる。導電支持部材80は、後述するリード81から形成される。導電支持部材80は、ダイパッド2、複数の第1端子3、複数の第2端子4および支持端子5を含む。 The conductive support member 80 is a member that carries the semiconductor element 11 and the insulating element 12 in the semiconductor device A1, and that constitutes a conductive path between the semiconductor element 11 and the insulating element 12 and the circuit board of the inverter device. The conductive support member 80 is made of an alloy that contains Cu, for example. The conductive support member 80 is formed from leads 81, which will be described later. The conductive support member 80 includes a die pad 2, a plurality of first terminals 3, a plurality of second terminals 4, and a support terminal 5.

ダイパッド2は、半導体素子11および絶縁素子12を搭載する部材である。ダイパッド2は、第1ダイパッド21および第2ダイパッド22を含む。図2に示すように、第2方向Yにおいて、第1ダイパッド21および第2ダイパッド22は互いに離間して配置されている。本実施形態においては、第1ダイパッド21の面積は、第2ダイパッド22の面積よりも広い。また、本実施形態においては、第1ダイパッド21および第2ダイパッド22の平面視形状は、いずれも第1方向Xを長辺とする長矩形である。図7および図8に示すように、第1ダイパッド21および第2ダイパッド22は、ともに平たんである。 The die pad 2 is a member on which the semiconductor element 11 and the insulating element 12 are mounted. The die pad 2 includes a first die pad 21 and a second die pad 22. As shown in FIG. 2, the first die pad 21 and the second die pad 22 are spaced apart from each other in the second direction Y. In this embodiment, the area of the first die pad 21 is larger than the area of the second die pad 22. In this embodiment, the planar shapes of the first die pad 21 and the second die pad 22 are both elongated rectangles with the long sides extending in the first direction X. As shown in FIGS. 7 and 8, both the first die pad 21 and the second die pad 22 are flat.

図7および図8に示すように、第1ダイパッド21は、第1ダイパッド上面211および第1ダイパッド下面212を有する。第1ダイパッド上面211および第1ダイパッド下面212は、互いに反対側を向いている。本実施形態においては、第1ダイパッド上面211に内装めっき層72が形成されている。第1ダイパッド上面211に形成された内装めっき層72上に、制御素子111および絶縁素子12が、接合層(図示略)を介したダイボンディングにより、それぞれ搭載されている。また、第1ダイパッド下面212は、全面にわたって封止樹脂6に接している。 As shown in FIG. 7 and FIG. 8, the first die pad 21 has a first die pad upper surface 211 and a first die pad lower surface 212. The first die pad upper surface 211 and the first die pad lower surface 212 face in opposite directions. In this embodiment, an interior plating layer 72 is formed on the first die pad upper surface 211. The control element 111 and the insulating element 12 are each mounted on the interior plating layer 72 formed on the first die pad upper surface 211 by die bonding via a bonding layer (not shown). In addition, the first die pad lower surface 212 is in contact with the sealing resin 6 over the entire surface.

図7に示すように、第2ダイパッド22は、第2ダイパッド上面221および第2ダイパッド下面222を有する。第2ダイパッド上面221および第2ダイパッド下面222は、互いに反対側を向いている。本実施形態においては、第2ダイパッド上面221に内装めっき層72が形成されている。第2ダイパッド上面221に形成された内装めっき層72上に、駆動素子112が、接合層(図示略)を介したダイボンディングにより搭載されている。また、第2ダイパッド下面222は、全面にわたって封止樹脂6に接している。 As shown in FIG. 7, the second die pad 22 has a second die pad upper surface 221 and a second die pad lower surface 222. The second die pad upper surface 221 and the second die pad lower surface 222 face in opposite directions. In this embodiment, an interior plating layer 72 is formed on the second die pad upper surface 221. The driving element 112 is mounted on the interior plating layer 72 formed on the second die pad upper surface 221 by die bonding via a bonding layer (not shown). In addition, the second die pad lower surface 222 is in contact with the sealing resin 6 over its entire surface.

図2および図7に示すように、第2方向Yにおいて、第1ダイパッド21と第2ダイパッド22との間に、封止樹脂6が介在している。本実施形態においては、後述のとおり封止樹脂6は、たとえば電気絶縁性を有する黒色のエポキシ樹脂からなる。したがって、第1ダイパッド21と第2ダイパッド22とは、絶縁素子12および封止樹脂6により電気的に絶縁されている。 As shown in Figures 2 and 7, a sealing resin 6 is interposed between the first die pad 21 and the second die pad 22 in the second direction Y. In this embodiment, as described below, the sealing resin 6 is made of, for example, a black epoxy resin having electrical insulation properties. Therefore, the first die pad 21 and the second die pad 22 are electrically insulated by the insulating element 12 and the sealing resin 6.

複数の第1端子3は、インバータ装置の回路基板に接合されることで、半導体装置A1と前記回路基板との導電経路を構成する部材である。図1および図3に示すように、複数の第1端子3は、第1方向Xに沿って配列されている。また、複数の第1端子3は、後述する封止樹脂6の一方の樹脂第1側面63から、それぞれ第2方向Yに延出するように露出している。複数の第1端子3は、複数の第1中間端子31および一対の第1側端子32を含む。 The multiple first terminals 3 are members that are joined to the circuit board of the inverter device to form a conductive path between the semiconductor device A1 and the circuit board. As shown in Figures 1 and 3, the multiple first terminals 3 are arranged along the first direction X. Furthermore, the multiple first terminals 3 are exposed so as to extend in the second direction Y from one of the first resin side surfaces 63 of the sealing resin 6 described below. The multiple first terminals 3 include multiple first intermediate terminals 31 and a pair of first side terminals 32.

図2および図3に示すように、第1方向Xにおいて、複数の第1中間端子31は一対の第1側端子32に挟まれて配列されている。複数の第1中間端子31はそれぞれ、リード部311およびパッド部312を有する。 As shown in Figures 2 and 3, in the first direction X, the multiple first intermediate terminals 31 are arranged between a pair of first side terminals 32. Each of the multiple first intermediate terminals 31 has a lead portion 311 and a pad portion 312.

リード部311は、第2方向Yに沿って延びた長矩形状の部位で、図5および図6に示すように、前記一方の樹脂第1側面63から露出した部分はガルウィング状に曲げ加工が施されている。また、図7に示すように、当該露出した部分を外装めっき層73が覆うように形成されている。リード部311のうち、外装めっき層73が形成されていない部分は、封止樹脂6に覆われている。パッド部312は、リード部311につながり、かつ第1方向Xにおいてリード部311よりも幅広矩形状の部位である。図7に示すように、本実施形態においては、パッド部312の上面に内装めっき層72が形成されている。パッド部312は、全面にわたって封止樹脂6に覆われている。また、パッド部312は平たんである。 The lead portion 311 is an elongated rectangular portion extending along the second direction Y, and as shown in FIG. 5 and FIG. 6, the portion exposed from the resin first side surface 63 is bent into a gull-wing shape. Also, as shown in FIG. 7, the exposed portion is formed so as to be covered with an exterior plating layer 73. The portion of the lead portion 311 where the exterior plating layer 73 is not formed is covered with the sealing resin 6. The pad portion 312 is connected to the lead portion 311 and is a rectangular portion that is wider than the lead portion 311 in the first direction X. As shown in FIG. 7, in this embodiment, an interior plating layer 72 is formed on the upper surface of the pad portion 312. The pad portion 312 is covered with the sealing resin 6 over the entire surface. Also, the pad portion 312 is flat.

図2および図3に示すように、第1方向Xにおいて、一対の第1側端子32は複数の第1中間端子31の両側に配置されている。一対の第1側端子32はそれぞれ、リード部321およびパッド部322を有する。 As shown in Figures 2 and 3, in the first direction X, a pair of first side terminals 32 are arranged on both sides of the multiple first intermediate terminals 31. Each of the pair of first side terminals 32 has a lead portion 321 and a pad portion 322.

リード部321は、第2方向Yに沿って延びた長矩形状の部位で、図5および図6に示すように、前記一方の樹脂第1側面63から露出した部分はガルウィング状に曲げ加工が施されている。また、第1中間端子31のリード部311と同様に、当該露出した部分を外装めっき層73が覆うように形成されている。リード部321のうち、外装めっき層73が形成されていない部分は、封止樹脂6に覆われている。パッド部322は、リード部321につながり、かつ第1方向Xにおいてリード部321よりも幅広の部位である。本実施形態においては、第1中間端子31のパッド部312と同様に、パッド部322の上面(図7において第1ダイパッド上面211が向く方向と同一方向を向く面)に内装めっき層72が形成されている。パッド部322は、全面にわたって封止樹脂6に覆われている。また、パッド部322は平たんである。 The lead portion 321 is an elongated rectangular portion extending along the second direction Y, and as shown in FIG. 5 and FIG. 6, the portion exposed from the resin first side surface 63 is bent into a gull-wing shape. Also, like the lead portion 311 of the first intermediate terminal 31, the exposed portion is formed so as to be covered with an exterior plating layer 73. The portion of the lead portion 321 where the exterior plating layer 73 is not formed is covered with the sealing resin 6. The pad portion 322 is connected to the lead portion 321 and is wider than the lead portion 321 in the first direction X. In this embodiment, like the pad portion 312 of the first intermediate terminal 31, the interior plating layer 72 is formed on the upper surface of the pad portion 322 (the surface facing in the same direction as the first die pad upper surface 211 in FIG. 7). The pad portion 322 is covered with the sealing resin 6 over the entire surface. Also, the pad portion 322 is flat.

複数の第2端子4は、複数の第1端子3と同様に、インバータ装置の回路基板に接合されることで、半導体装置A1と前記回路基板との導電経路を構成する部材である。図1および図4に示すように、複数の第2端子4は、第1方向Xに沿って配列されている。また、図2に示すように、複数の第2端子4は、第2方向Yにおいて半導体素子11を挟んで複数の第1端子3の反対側に位置している。複数の第2端子4は、後述する封止樹脂6の他方の樹脂第1側面63から、それぞれ第2方向Yに延出するように露出している。複数の第2端子4は、複数の第2中間端子41および一対の第2側端子42を含む。 The second terminals 4, like the first terminals 3, are members that are joined to the circuit board of the inverter device to form a conductive path between the semiconductor device A1 and the circuit board. As shown in Figs. 1 and 4, the second terminals 4 are arranged along the first direction X. As shown in Fig. 2, the second terminals 4 are located on the opposite side of the first terminals 3 in the second direction Y, sandwiching the semiconductor element 11 therebetween. The second terminals 4 are exposed so as to extend in the second direction Y from the other first resin side surface 63 of the sealing resin 6 described later. The second terminals 4 include a plurality of second intermediate terminals 41 and a pair of second side terminals 42.

図2および図4に示すように、第1方向Xにおいて、複数の第2中間端子41は一対の第2側端子42に挟まれて配列されている。さらに、第1方向Xにおいて、複数の第2中間端子41は後述する支持端子5の一対の第2支持端子52に挟まれて配列されている。複数の第2中間端子41はそれぞれ、リード部411およびパッド部412を有する。 2 and 4, in the first direction X, the second intermediate terminals 41 are arranged between a pair of second side terminals 42. Furthermore, in the first direction X, the second intermediate terminals 41 are arranged between a pair of second support terminals 52 of the support terminal 5 described below. Each of the second intermediate terminals 41 has a lead portion 411 and a pad portion 412.

リード部411は、第2方向Yに沿って延びた長矩形状の部位で、図5および図6に示すように、前記他方の樹脂第1側面63から露出した部分はガルウィング状に曲げ加工が施されている。また、図7に示すように、当該露出した部分を外装めっき層73が覆うように形成されている。リード部411のうち、外装めっき層73が形成されていない部分は、封止樹脂6に覆われている。パッド部412は、リード部411につながり、かつ第1方向Xにおいてリード部411よりも幅広矩形状の部位である。図7に示すように、本実施形態においては、パッド部412の上面(図7に示すパッド部412の上面)に内装めっき層72が形成されている。パッド部412は、全面にわたって封止樹脂6に覆われている。また、パッド部412は平たんである。なお、本実施形態においては、第2端子4の形状は、第1端子3の形状と同一である。 The lead portion 411 is an elongated rectangular portion extending along the second direction Y, and as shown in FIG. 5 and FIG. 6, the portion exposed from the other resin first side surface 63 is bent into a gull-wing shape. Also, as shown in FIG. 7, the exposed portion is formed so as to be covered with an exterior plating layer 73. The portion of the lead portion 411 where the exterior plating layer 73 is not formed is covered with the sealing resin 6. The pad portion 412 is connected to the lead portion 411 and is a rectangular portion wider than the lead portion 411 in the first direction X. As shown in FIG. 7, in this embodiment, the interior plating layer 72 is formed on the upper surface of the pad portion 412 (the upper surface of the pad portion 412 shown in FIG. 7). The pad portion 412 is covered with the sealing resin 6 over the entire surface. Also, the pad portion 412 is flat. In this embodiment, the shape of the second terminal 4 is the same as the shape of the first terminal 3.

図2および図4に示すように、第1方向Xにおいて、一対の第2側端子42は複数の第2側端子42の両側に配置されている。一対の第2側端子42はそれぞれ、リード部421およびパッド部422を有する。 2 and 4, in the first direction X, a pair of second side terminals 42 are arranged on both sides of the plurality of second side terminals 42. Each of the pair of second side terminals 42 has a lead portion 421 and a pad portion 422.

リード部421は、第2方向Yに沿って延びた長矩形状の部位で、図5および図6に示すように、前記他方の樹脂第1側面63から露出した部分はガルウィング状に曲げ加工が施されている。また、第2中間端子41のリード部411と同様に、当該露出した部分を外装めっき層73が覆うように形成されている。リード部421のうち、外装めっき層73が形成されていない部分は、封止樹脂6に覆われている。また、封止樹脂6に覆われているリード部421の部分の長さは、第2中間端子41のリード部411の当該部分の長さよりも長い。パッド部422は、リード部421につながり、かつ第1方向Xに延出した部位である。図2に示すように、パッド部422の端部は、第2ダイパッド22から離間している。本実施形態においては、第2中間端子41のパッド部412と同様に、パッド部422の上面(図7において第2ダイパッド上面221が向く方向と同一方向を向く面)に内装めっき層72が形成されている。パッド部422は、全面にわたって封止樹脂6に覆われている。また、パッド部422は平たんである。 The lead portion 421 is an elongated rectangular portion extending along the second direction Y, and as shown in FIG. 5 and FIG. 6, the portion exposed from the other resin first side surface 63 is bent into a gull-wing shape. Also, like the lead portion 411 of the second intermediate terminal 41, the exposed portion is formed so as to be covered with the exterior plating layer 73. The portion of the lead portion 421 where the exterior plating layer 73 is not formed is covered with the sealing resin 6. Also, the length of the portion of the lead portion 421 covered with the sealing resin 6 is longer than the length of the corresponding portion of the lead portion 411 of the second intermediate terminal 41. The pad portion 422 is connected to the lead portion 421 and extends in the first direction X. As shown in FIG. 2, the end of the pad portion 422 is separated from the second die pad 22. In this embodiment, like the pad portion 412 of the second intermediate terminal 41, an interior plating layer 72 is formed on the upper surface of the pad portion 422 (the surface facing in the same direction as the second die pad upper surface 221 in FIG. 7). The pad portion 422 is covered over its entire surface with the sealing resin 6. The pad portion 422 is also flat.

支持端子5は、ダイパッド2に連結されている。支持端子5は、ダイパッド2を支持するとともに、複数の第1端子3および複数の第2端子4と同様に、インバータ装置の回路基板に接合されることで、半導体装置A1と前記回路基板との導電経路を構成する部材である。支持端子5は、一対の部材から構成されたものを含み、さらに一対の第1支持端子51および一対の第2支持端子52を含む。図2に示すように、一対の第1支持端子51は、第1方向Xに離間して配置され、第1ダイパッド21の両端に連結されている。また、一対の第2支持端子52は、第1方向X方向に離間して配置され、第2ダイパッド22の両端に連結されている。 The support terminal 5 is connected to the die pad 2. The support terminal 5 is a member that supports the die pad 2 and, like the multiple first terminals 3 and the multiple second terminals 4, is joined to the circuit board of the inverter device to form a conductive path between the semiconductor device A1 and the circuit board. The support terminal 5 includes one that is composed of a pair of members, and further includes a pair of first support terminals 51 and a pair of second support terminals 52. As shown in FIG. 2, the pair of first support terminals 51 are arranged at a distance in the first direction X and are connected to both ends of the first die pad 21. In addition, the pair of second support terminals 52 are arranged at a distance in the first direction X and are connected to both ends of the second die pad 22.

図2および図3に示すように、第1方向Xにおいて、一対の第1支持端子51は複数の第1端子3の両側に配置されている。また、一対の第1支持端子51は、複数の第1端子3が露出している前記一方の樹脂第1側面63から、それぞれ第2方向Yに延出するように露出している。一対の第1支持端子51はそれぞれ、リード部511およびパッド部512を有する。 2 and 3, in the first direction X, the pair of first support terminals 51 are arranged on both sides of the multiple first terminals 3. The pair of first support terminals 51 are exposed so as to extend in the second direction Y from the one of the first resin side surfaces 63 on which the multiple first terminals 3 are exposed. Each of the pair of first support terminals 51 has a lead portion 511 and a pad portion 512.

リード部511は、第2方向Yに沿って延びた長矩形状の部位で、図5および図6に示すように、前記一方の樹脂第1側面63から露出した部分はガルウィング状に曲げ加工が施されている。また、第1中間端子31のリード部311と同様に、当該露出した部分を外装めっき層73が覆うように形成されている。リード部511のうち、外装めっき層73が形成されていない部分は、封止樹脂6に覆われている。また、封止樹脂6に覆われているリード部511の部分の長さは、第1中間端子31のリード部311、または第1側端子32のリード部311の当該部分の長さよりも長い。パッド部512は、リード部511につながり、かつ第1方向Xに延出した部位である。図2に示すように、パッド部512の端部が第1ダイパッド21に連結されている。図8に示すように、本実施形態においては、第1中間端子31のパッド部312と同様に、パッド部512の上面に内装めっき層72が形成されている。パッド部512は、全面にわたって封止樹脂6に覆われている。また、パッド部512は平たんである。 The lead portion 511 is an elongated rectangular portion extending along the second direction Y, and as shown in FIG. 5 and FIG. 6, the portion exposed from the resin first side surface 63 is bent into a gull-wing shape. Also, like the lead portion 311 of the first intermediate terminal 31, the exposed portion is formed so as to be covered with an exterior plating layer 73. The portion of the lead portion 511 where the exterior plating layer 73 is not formed is covered with the sealing resin 6. Also, the length of the portion of the lead portion 511 covered with the sealing resin 6 is longer than the length of the corresponding portion of the lead portion 311 of the first intermediate terminal 31 or the lead portion 311 of the first side terminal 32. The pad portion 512 is a portion connected to the lead portion 511 and extends in the first direction X. As shown in FIG. 2, the end of the pad portion 512 is connected to the first die pad 21. As shown in FIG. 8, in this embodiment, like the pad portion 312 of the first intermediate terminal 31, an interior plating layer 72 is formed on the upper surface of the pad portion 512. The entire surface of the pad portion 512 is covered with sealing resin 6. The pad portion 512 is also flat.

図2および図4に示すように、第1方向Xにおいて、一対の第2支持端子52の内側に、複数の第2中間端子41が配列されている。また、第1方向Xにおいて、一対の第2支持端子52の外側に、第2側端子42がそれぞれ配置されている。したがって、一対の第2支持端子52のそれぞれの両側に、第2端子4が配置されている。一対の第2支持端子52は、複数の第2端子4が露出している前記他方の樹脂第1側面63から、それぞれ第2方向Yに延出するようにそれぞれ露出している。一対の第2支持端子52はそれぞれ、リード部521、パッド部522および連結部524を有する。 2 and 4, in the first direction X, a plurality of second intermediate terminals 41 are arranged inside the pair of second support terminals 52. In addition, in the first direction X, the second side terminals 42 are arranged outside the pair of second support terminals 52. Therefore, the second terminals 4 are arranged on both sides of each of the pair of second support terminals 52. The pair of second support terminals 52 are each exposed so as to extend in the second direction Y from the other resin first side surface 63 on which the plurality of second terminals 4 are exposed. Each of the pair of second support terminals 52 has a lead portion 521, a pad portion 522, and a connecting portion 524.

リード部521は、第2方向Yに沿って延びた長矩形状の部位で、図5および図6に示すように、前記他方の樹脂第1側面63から露出した部分はガルウィング状に曲げ加工が施されている。また、第2中間端子41のリード部411と同様に、当該露出した部分を外装めっき層73が覆うように形成されている。リード部521のうち、外装めっき層73が形成されていない部分は、封止樹脂6に覆われている。パッド部522は、リード部521につながり、かつ第1方向Xにおいてリード部521よりも幅広の部位である。パッド部522は、第2方向Yに延出している。本実施形態においては、第2中間端子41のパッド部412と同様に、パッド部522の上面(図7において第2ダイパッド上面221が向く方向と同一方向を向く面)に内装めっき層72が形成されている。パッド部522は、全面にわたって封止樹脂6に覆われている。また、パッド部522は平たんである。連結部524は、パッド部522につながり、かつ第1方向Xに延出した部位である。図2に示すように、連結部524の端部が第2ダイパッド22に連結されている。本実施形態においては、パッド部522と同様に、連結部524の上面(パッド部522の上面が向く方向と同一方向を向く面)に内装めっき層72が形成されている。連結部524は、全面にわたって封止樹脂6に覆われている。 The lead portion 521 is an elongated rectangular portion extending along the second direction Y, and as shown in FIG. 5 and FIG. 6, the portion exposed from the other resin first side surface 63 is bent into a gull-wing shape. Also, like the lead portion 411 of the second intermediate terminal 41, the exposed portion is formed so as to be covered with an exterior plating layer 73. The portion of the lead portion 521 where the exterior plating layer 73 is not formed is covered with the sealing resin 6. The pad portion 522 is connected to the lead portion 521 and is wider than the lead portion 521 in the first direction X. The pad portion 522 extends in the second direction Y. In this embodiment, like the pad portion 412 of the second intermediate terminal 41, the interior plating layer 72 is formed on the upper surface of the pad portion 522 (the surface facing in the same direction as the second die pad upper surface 221 in FIG. 7). The pad portion 522 is covered with the sealing resin 6 over the entire surface. Additionally, the pad portion 522 is flat. The connecting portion 524 is a portion that is connected to the pad portion 522 and extends in the first direction X. As shown in FIG. 2, an end of the connecting portion 524 is connected to the second die pad 22. In this embodiment, similar to the pad portion 522, an interior plating layer 72 is formed on the upper surface of the connecting portion 524 (the surface facing in the same direction as the upper surface of the pad portion 522). The connecting portion 524 is covered entirely with the sealing resin 6.

図9は、半導体装置A1のリード81を示す平面図である。図9において、封止樹脂6が形成される領域を想像線(二点鎖線)で示す。また、内装めっき層72が形成される領域を斜線部で示す。 Figure 9 is a plan view showing the lead 81 of the semiconductor device A1. In Figure 9, the region where the sealing resin 6 is formed is shown by an imaginary line (two-dot chain line). Also, the region where the interior plating layer 72 is formed is shown by a shaded area.

先述した導電支持部材80は、リード81から形成される。半導体装置A1の製造過程において、ダイパッド2、複数の第1端子3、複数の第2端子4および支持端子5は、いずれも同一のリード81から形成される。リード81は、たとえばCuを含む合金からなる。リード81は、外枠811、アイランド部812、複数の第1リード813、複数の第2リード814、支持リード815およびダムバー816を有する。このうち、外枠811およびダムバー816は、半導体装置A1を構成しない。以下、リード81について図9に基づき説明する。 The conductive support member 80 described above is formed from a lead 81. In the manufacturing process of the semiconductor device A1, the die pad 2, the multiple first terminals 3, the multiple second terminals 4, and the support terminal 5 are all formed from the same lead 81. The lead 81 is made of an alloy containing Cu, for example. The lead 81 has an outer frame 811, an island portion 812, multiple first leads 813, multiple second leads 814, a support lead 815, and a dam bar 816. Of these, the outer frame 811 and the dam bar 816 do not constitute the semiconductor device A1. The lead 81 will be described below with reference to FIG. 9.

外枠811は、アイランド部812、複数の第1リード813、複数の第2リード814、支持リード815およびダムバー816を囲むように形成された部材である。外枠811の第1方向Xに沿って、複数の第1リード813、複数の第2リード814および支持リード815がそれぞれ連結されている。また、外枠811の第2方向Yに沿って、ダムバー816が連結されている。 The outer frame 811 is a member formed to surround the island portion 812, the multiple first leads 813, the multiple second leads 814, the support lead 815, and the dam bar 816. The multiple first leads 813, the multiple second leads 814, and the support lead 815 are each connected along the first direction X of the outer frame 811. In addition, the dam bar 816 is connected along the second direction Y of the outer frame 811.

アイランド部812は、平面視において第1方向Xを長辺とする長矩形状の部材である。アイランド部812が、ダイパッド2に相当する。アイランド部812は、支持リード815を介して外枠811に支持されている。アイランド部812は、第1アイランド部812aおよび第2アイランド部812bを含む。第1アイランド部812aが第1ダイパッド21に、第2アイランド部812bが第2ダイパッド22にそれぞれ相当する。第1アイランド部812aおよび第2アイランド部812bは、互いに離間して配置されている。 The island portion 812 is an elongated rectangular member with its long side extending in the first direction X in a plan view. The island portion 812 corresponds to the die pad 2. The island portion 812 is supported by the outer frame 811 via the support leads 815. The island portion 812 includes a first island portion 812a and a second island portion 812b. The first island portion 812a corresponds to the first die pad 21, and the second island portion 812b corresponds to the second die pad 22. The first island portion 812a and the second island portion 812b are disposed at a distance from each other.

複数の第1リード813は、第1方向Xに沿って配列され、かつそれぞれが第2方向Yに延出した部材である。複数の第1リード813が、複数の第1端子3に相当する。それぞれの第1リード813の一端が、外枠811に連結されている。複数の第1リード813は、複数の第1中間リード813aおよび一対の第1側リード813bを含む。第1中間リード813aが第1中間端子31に、第1側リード813bが第1側端子32にそれぞれ相当する。 The multiple first leads 813 are arranged along the first direction X, and each extends in the second direction Y. The multiple first leads 813 correspond to multiple first terminals 3. One end of each of the first leads 813 is connected to the outer frame 811. The multiple first leads 813 include multiple first intermediate leads 813a and a pair of first side leads 813b. The first intermediate lead 813a corresponds to the first intermediate terminal 31, and the first side lead 813b corresponds to the first side terminal 32.

複数の第2リード814は、第1方向Xに沿って配列され、かつそれぞれが第2方向Yに延出した部材である。また、複数の第2リード814は、第2方向Yにおいて、アイランド部812を挟んで反対側に位置している。複数の第2リード814が、複数の第2端子4に相当する。それぞれの第2リード814の一端が、外枠811に連結されている。複数の第2リード814は、複数の第2中間リード814aおよび一対の第2側リード814bを含む。第2中間リード814aが第2中間端子41に、第2側リード814bが第2側端子42にそれぞれ相当する。 The second leads 814 are arranged along the first direction X and each extends in the second direction Y. The second leads 814 are located on opposite sides of the island portion 812 in the second direction Y. The second leads 814 correspond to the second terminals 4. One end of each of the second leads 814 is connected to the outer frame 811. The second leads 814 include second intermediate leads 814a and a pair of second side leads 814b. The second intermediate lead 814a corresponds to the second intermediate terminal 41, and the second side lead 814b corresponds to the second side terminal 42.

支持リード815は、第2方向Yに延出し、かつ一端が外枠811に連結され、他端がアイランド部812に連結された部材である。支持リード815が、支持端子5に相当する。支持リード815は、一対の第1支持リード815aおよび一対の第2支持リード815bを含む。第1支持リード815aが第1支持端子51に、第2支持リード815bが第2支持端子52にそれぞれ相当する。一対の第1支持リード815aは、第1方向Xに離間して配置され、かつ第1アイランド部812aの両端に連結されている。また、一対の第2支持リード815bは、第1方向Xに離間して配置され、かつ第2アイランド部812bの両端に連結されている。 The support lead 815 is a member that extends in the second direction Y, has one end connected to the outer frame 811, and the other end connected to the island portion 812. The support lead 815 corresponds to the support terminal 5. The support lead 815 includes a pair of first support leads 815a and a pair of second support leads 815b. The first support lead 815a corresponds to the first support terminal 51, and the second support lead 815b corresponds to the second support terminal 52. The pair of first support leads 815a are spaced apart in the first direction X, and are connected to both ends of the first island portion 812a. The pair of second support leads 815b are spaced apart in the first direction X, and are connected to both ends of the second island portion 812b.

ダムバー816は、第1方向Xに延出し、かつ両端が外枠811に連結された一対の部材である。ダムバー816は、複数の第1リード813、複数の第2リード814および支持リード815をそれぞれ第1方向Xにおいて支持するとともに、封止樹脂6の形成過程において、溶融された合成樹脂を堰き止める機能を果たす。一方のダムバー816は、複数の第1中間リード813a、一対の第1側リード813bおよび一対の第1支持リード815aに連結されている。また、他方のダムバー816は、複数の第2中間リード814a、一対の第2側リード814bおよび一対の第2支持リード815bに連結されている。 The dam bars 816 are a pair of members that extend in the first direction X and have both ends connected to the outer frame 811. The dam bars 816 support the first leads 813, the second leads 814, and the support leads 815 in the first direction X, and also function to hold back the molten synthetic resin during the formation of the sealing resin 6. One dam bar 816 is connected to the first intermediate leads 813a, a pair of first side leads 813b, and a pair of first support leads 815a. The other dam bar 816 is connected to the second intermediate leads 814a, a pair of second side leads 814b, and a pair of second support leads 815b.

封止樹脂6は、たとえば電気絶縁性を有する黒色のエポキシ樹脂からなる。封止樹脂6は、複数の第1端子3、複数の第2端子4および支持端子5のそれぞれ一部ずつと、半導体素子11、絶縁素子12、ダイパッド2、ボンディングワイヤ71および内装めっき層72とを覆っている。封止樹脂6は、金型を用いたトランスファ成形により形成される。封止樹脂6は、樹脂上面61、樹脂下面62、一対の樹脂第1側面63および一対の樹脂第2側面64を有する。 The sealing resin 6 is made of, for example, black epoxy resin having electrical insulation properties. The sealing resin 6 covers a portion of each of the multiple first terminals 3, the multiple second terminals 4, and the support terminal 5, as well as the semiconductor element 11, the insulating element 12, the die pad 2, the bonding wires 71, and the interior plating layer 72. The sealing resin 6 is formed by transfer molding using a mold. The sealing resin 6 has a resin upper surface 61, a resin lower surface 62, a pair of resin first side surfaces 63, and a pair of resin second side surfaces 64.

図3~図6に示すように、樹脂上面61は、上方を向く面である。また、樹脂下面62は、下方を向く面である。樹脂上面61および樹脂下面62は、互いに反対側を向いている。樹脂上面61および樹脂下面62は、ともに平たんである。 As shown in Figures 3 to 6, the resin upper surface 61 is a surface facing upward. The resin lower surface 62 is a surface facing downward. The resin upper surface 61 and the resin lower surface 62 face in opposite directions. Both the resin upper surface 61 and the resin lower surface 62 are flat.

図1および図2に示すように、一対の樹脂第1側面63は、第2方向Yに離間して形成されている。一対の樹脂第1側面63は、互いに反対側を向いている。本実施形態においては、一方の樹脂第1側面63から、複数の第1端子3および一対の第1支持端子51がそれぞれ露出している。また、他方の樹脂第1側面63から、複数の第2端子4および一対の第2支持端子52がそれぞれ露出している。一対の樹脂第1側面63はそれぞれ、樹脂第1側面上部631、樹脂第1側面中央部632および樹脂第1側面下部633を有する。 As shown in Figures 1 and 2, the pair of resin first side surfaces 63 are formed spaced apart in the second direction Y. The pair of resin first side surfaces 63 face opposite each other. In this embodiment, a plurality of first terminals 3 and a pair of first support terminals 51 are exposed from one of the resin first side surfaces 63. Also, a plurality of second terminals 4 and a pair of second support terminals 52 are exposed from the other resin first side surface 63. Each of the pair of resin first side surfaces 63 has a resin first side surface upper portion 631, a resin first side surface central portion 632, and a resin first side surface lower portion 633.

図3~図6に示すように、樹脂第1側面上部631は、上端が樹脂上面61につながり、下端が樹脂第1側面中央部632につながっている部分である。樹脂第1側面上部631は、その上端が半導体装置A1の内部側に位置するように傾斜している。 As shown in Figures 3 to 6, the upper end of the resin first side surface upper portion 631 is connected to the resin upper surface 61 and the lower end is connected to the resin first side surface central portion 632. The resin first side surface upper portion 631 is inclined so that its upper end is located on the inner side of the semiconductor device A1.

図3~図6に示すように、樹脂第1側面中央部632は、上端が樹脂第1側面上部631につながり、下端が樹脂第1側面下部633につながっている部分である。樹脂第1側面中央部632は、樹脂上面61および樹脂下面62に対して垂直である。一方の樹脂第1側面中央部632から、複数の第1端子3および一対の第1支持端子51がそれぞれ露出している。他方の樹脂第1側面中央部632から、複数の第2端子4および一対の第2支持端子52がそれぞれ露出している。 As shown in Figures 3 to 6, the resin first side center portion 632 is a portion whose upper end is connected to the resin first side upper portion 631 and whose lower end is connected to the resin first side lower portion 633. The resin first side center portion 632 is perpendicular to the resin upper surface 61 and the resin lower surface 62. A plurality of first terminals 3 and a pair of first support terminals 51 are exposed from one of the resin first side center portions 632. A plurality of second terminals 4 and a pair of second support terminals 52 are exposed from the other resin first side center portion 632.

図3~図6に示すように、樹脂第1側面下部633は、上端が樹脂第1側面中央部632につながり、下端が樹脂下面62につながっている部分である。樹脂第1側面下部633は、その下端が半導体装置A1の内部側に位置するように傾斜している。 As shown in Figures 3 to 6, the resin first side lower portion 633 is a portion whose upper end is connected to the resin first side central portion 632 and whose lower end is connected to the resin lower surface 62. The resin first side lower portion 633 is inclined so that its lower end is located on the inner side of the semiconductor device A1.

図1および図2に示すように、一対の樹脂第2側面64は、第1方向Xに離間して形成されている。一対の樹脂第2側面64は、互いに反対側を向いている。図2、図5および図6に示すように、本実施形態においては、一対の樹脂第2側面64から導電支持部材80が露出していない。一対の樹脂第2側面64はそれぞれ、樹脂第2側面上部641、樹脂第2側面中央部642および樹脂第2側面下部643を有する。 As shown in Figures 1 and 2, the pair of resin second side surfaces 64 are formed spaced apart in the first direction X. The pair of resin second side surfaces 64 face opposite each other. As shown in Figures 2, 5, and 6, in this embodiment, the conductive support member 80 is not exposed from the pair of resin second side surfaces 64. Each of the pair of resin second side surfaces 64 has a resin second side surface upper portion 641, a resin second side surface central portion 642, and a resin second side surface lower portion 643.

図3~図6に示すように、樹脂第2側面上部641は、上端が樹脂上面61につながり、下端が樹脂第2側面中央部642につながっている部分である。樹脂第2側面上部641は、その上端が半導体装置A1の内部側に位置するように傾斜している。 As shown in Figures 3 to 6, the upper end of the resin second side surface upper portion 641 is connected to the resin upper surface 61 and the lower end is connected to the resin second side surface central portion 642. The resin second side surface upper portion 641 is inclined so that its upper end is located on the inner side of the semiconductor device A1.

図3~図6に示すように、樹脂第2側面中央部642は、上端が樹脂第2側面上部641につながり、下端が樹脂第2側面下部643につながっている部分である。樹脂第2側面中央部642は、樹脂上面61および樹脂下面62に対して垂直であり、かつ樹脂第1側面中央部632と直交している。本実施形態においては、半導体装置A1の厚さ方向において、樹脂第2側面中央部642の高さと、樹脂第1側面中央部632の高さとは、略同一である。 As shown in Figures 3 to 6, the resin second side center portion 642 is a portion whose upper end is connected to the resin second side upper portion 641 and whose lower end is connected to the resin second side lower portion 643. The resin second side center portion 642 is perpendicular to the resin upper surface 61 and the resin lower surface 62, and is perpendicular to the resin first side center portion 632. In this embodiment, in the thickness direction of the semiconductor device A1, the height of the resin second side center portion 642 and the height of the resin first side center portion 632 are approximately the same.

図3~図6に示すように、樹脂第2側面下部643は、上端が樹脂第2側面中央部642につながり、下端が樹脂下面62につながっている部分である。樹脂第2側面下部643は、その下端が半導体装置A1の内部側に位置するように傾斜している。 As shown in Figures 3 to 6, the upper end of the resin second side lower portion 643 is connected to the resin second side central portion 642, and the lower end is connected to the resin lower surface 62. The resin second side lower portion 643 is inclined so that its lower end is located on the inner side of the semiconductor device A1.

複数のボンディングワイヤ71は、半導体装置A1の内部において、先述した複数の第1端子3、複数の第2端子4および支持端子5とともに、半導体素子11および絶縁素子12が所定の機能を果たすための導電経路を構成している。複数のボンディングワイヤ71は、複数の第1ボンディングワイヤ711、複数の第2ボンディングワイヤ712、複数の第3ボンディングワイヤ713、複数の第4ボンディングワイヤ714を含む。 The multiple bonding wires 71, together with the multiple first terminals 3, multiple second terminals 4, and support terminal 5 described above, form a conductive path within the semiconductor device A1 for the semiconductor element 11 and insulating element 12 to perform a predetermined function. The multiple bonding wires 71 include multiple first bonding wires 711, multiple second bonding wires 712, multiple third bonding wires 713, and multiple fourth bonding wires 714.

図2に示すように、複数の第1ボンディングワイヤ711は、制御素子111と、複数の第1端子3および一対の第1支持端子51との導電経路を構成している。複数の第1ボンディングワイヤ711によって、制御素子111は、少なくとも一つ以上の第1端子3および第1支持端子51と導通している。複数の第1ボンディングワイヤ711はそれぞれ、制御素子111のパッド111aと、第1中間端子31のパッド部312、第1側端子32のパッド部322または第1支持端子51のパッド部512とにボンディングされている。 As shown in FIG. 2, the multiple first bonding wires 711 form a conductive path between the control element 111 and the multiple first terminals 3 and the pair of first support terminals 51. The multiple first bonding wires 711 allow the control element 111 to be electrically connected to at least one of the first terminals 3 and the first support terminals 51. The multiple first bonding wires 711 are each bonded to the pad 111a of the control element 111 and the pad portion 312 of the first intermediate terminal 31, the pad portion 322 of the first side terminal 32, or the pad portion 512 of the first support terminal 51.

図2に示すように、複数の第2ボンディングワイヤ712は、絶縁素子12と制御素子111との導電経路を構成している。複数の第2ボンディングワイヤ712によって、絶縁素子12および制御素子111は互いに導通している。複数の第2ボンディングワイヤ712はそれぞれ、絶縁素子12のパッド12aおよび制御素子111のパッド111aにボンディングされている。本実施形態においては、複数の第2ボンディングワイヤ712は、第2方向Yに沿って配置されている。 2, the multiple second bonding wires 712 form a conductive path between the insulating element 12 and the control element 111. The multiple second bonding wires 712 allow the insulating element 12 and the control element 111 to be conductive with each other. The multiple second bonding wires 712 are bonded to the pad 12a of the insulating element 12 and the pad 111a of the control element 111, respectively. In this embodiment, the multiple second bonding wires 712 are arranged along the second direction Y.

図2に示すように、複数の第3ボンディングワイヤ713は、絶縁素子12と駆動素子112との導電経路を構成している。複数の第3ボンディングワイヤ713によって、絶縁素子12および駆動素子112は互いに導通している。複数の第3ボンディングワイヤ713はそれぞれ、絶縁素子12のパッド12aおよび駆動素子112のパッド112aにボンディングされている。本実施形態においては、複数の第3ボンディングワイヤ713は、第2方向Yに沿って配置されている。 As shown in FIG. 2, the multiple third bonding wires 713 form a conductive path between the insulating element 12 and the driving element 112. The multiple third bonding wires 713 allow the insulating element 12 and the driving element 112 to be electrically connected to each other. The multiple third bonding wires 713 are bonded to the pad 12a of the insulating element 12 and the pad 112a of the driving element 112, respectively. In this embodiment, the multiple third bonding wires 713 are arranged along the second direction Y.

図2に示すように、複数の第4ボンディングワイヤ714は、駆動素子112と、複数の第2端子4および一対の第2支持端子52との導電経路を構成している。複数の第4ボンディングワイヤ714によって、駆動素子112は、少なくとも一つ以上の第2端子4および第2支持端子52と導通している。複数の第4ボンディングワイヤ714はそれぞれ、駆動素子112のパッド112aと、第2中間端子41のパッド部412、第2側端子42のパッド部422または第2支持端子52のパッド部522とにボンディングされている。 2, the multiple fourth bonding wires 714 form a conductive path between the driving element 112 and the multiple second terminals 4 and the pair of second support terminals 52. The multiple fourth bonding wires 714 connect the driving element 112 to at least one of the second terminals 4 and the second support terminals 52. The multiple fourth bonding wires 714 are each bonded to the pad 112a of the driving element 112 and the pad portion 412 of the second intermediate terminal 41, the pad portion 422 of the second side terminal 42, or the pad portion 522 of the second support terminal 52.

図10~図14は、半導体装置A1のボンディングワイヤ71のワイヤボンディングを示す要部断面図である。 Figures 10 to 14 are cross-sectional views of the essential parts showing the wire bonding of the bonding wire 71 of the semiconductor device A1.

絶縁素子12にボンディングされた複数の第2ボンディングワイヤ712および第3ボンディングワイヤ713のすべてに、絶縁素子12にボンディングされた第1ボンディング部712aおよび第1ボンディング部713aが形成されている。図10~図14に基づき、第2ボンディングワイヤ712および第3ボンディングワイヤ713のワイヤボンディングの過程について説明する。 All of the multiple second bonding wires 712 and third bonding wires 713 bonded to the insulating element 12 have first bonding portions 712a and 713a bonded to the insulating element 12. The wire bonding process of the second bonding wires 712 and the third bonding wires 713 will be described with reference to Figures 10 to 14.

図10に示すように、キャピラリ88を絶縁素子12に向かって下降させ、ワイヤ871の先端を絶縁素子12のパッド12aに押しつける。このとき、キャピラリ88の自重およびキャピラリ88から発振される超音波などの作用によって、ワイヤ871の先端がパッド12aに圧着される。キャピラリ88は、貫通孔を有する筒状であり、その先端が緩やかな曲面によって構成されている。キャピラリ88から、ボンディングワイヤ71となるワイヤ871が進退自在に送り出される。次いで、図11に示すように、ワイヤ871を送り出しながらキャピラリ88を上昇させることで、パッド12a上に第2ボンディングワイヤ712の第1ボンディング部712aが形成される。第3ボンディングワイヤ713の第1ボンディング部713aも同様に形成される。 As shown in FIG. 10, the capillary 88 is lowered toward the insulating element 12, and the tip of the wire 871 is pressed against the pad 12a of the insulating element 12. At this time, the tip of the wire 871 is pressed against the pad 12a by the weight of the capillary 88 and the action of ultrasonic waves emitted from the capillary 88. The capillary 88 is cylindrical with a through hole, and its tip is configured with a gently curved surface. The wire 871 that becomes the bonding wire 71 is sent out from the capillary 88 so that it can move forward and backward. Next, as shown in FIG. 11, the capillary 88 is raised while sending out the wire 871, so that the first bonding portion 712a of the second bonding wire 712 is formed on the pad 12a. The first bonding portion 713a of the third bonding wire 713 is formed in the same manner.

次いで、図12に示すように、制御素子111のパッド111aの直上にキャピラリ88を移動させ、さらにキャピラリ88を下降させることにより、キャピラリ88の先端をパッド111aに押しつける。このとき、ワイヤ871がキャピラリ88の先端とパッド111aとに挟まれるとともに、ワイヤ871の一部がキャピラリ88の先端に付着する。次いで、図13に示すように、キャピラリ88を上昇させることで、ワイヤ871が切断され、パッド111a上に第2ボンディングワイヤ712の第2ボンディング部712bが形成される。以上の過程により、絶縁素子12と制御素子111とにボンディングされた第2ボンディングワイヤ712が形成される。 Next, as shown in FIG. 12, the capillary 88 is moved directly above the pad 111a of the control element 111, and the capillary 88 is further lowered to press the tip of the capillary 88 against the pad 111a. At this time, the wire 871 is sandwiched between the tip of the capillary 88 and the pad 111a, and a part of the wire 871 is attached to the tip of the capillary 88. Next, as shown in FIG. 13, the capillary 88 is raised, so that the wire 871 is cut and the second bonding portion 712b of the second bonding wire 712 is formed on the pad 111a. Through the above process, the second bonding wire 712 bonded to the insulating element 12 and the control element 111 is formed.

図14に示すように、第3ボンディングワイヤ713の第2ボンディング部713bの形成にあたっては、キャピラリ88の先端を駆動素子112のパッド112aに押しつける。このとき、ワイヤ871がキャピラリ88の先端とパッド112aとに挟まれる。当該先端は、第2ボンディングワイヤ712を形成したときのキャピラリ88の先端に対して、ワイヤ871を挟んで反対側に位置する。このようなワイヤボンディングの過程をとることで、ワイヤボンディングの阻害要因となるキャピラリ88の先端に付着するワイヤ871の偏りを抑制することができる。 As shown in FIG. 14, when forming the second bonding portion 713b of the third bonding wire 713, the tip of the capillary 88 is pressed against the pad 112a of the driving element 112. At this time, the wire 871 is sandwiched between the tip of the capillary 88 and the pad 112a. This tip is located on the opposite side of the wire 871 from the tip of the capillary 88 when the second bonding wire 712 is formed. By performing this wire bonding process, it is possible to suppress bias of the wire 871 attached to the tip of the capillary 88, which is an obstruction to wire bonding.

内装めっき層72は、複数の第1端子3と、複数の第2端子4と、支持端子5とに形成された部位を有する。具体的な当該部位は、先述した複数の第1端子3、複数の第2端子4および支持端子5についての説明において示している。本実施形態においては、内装めっき層72は、第1ダイパッド21の第1ダイパッド上面211および第2ダイパッド22の第2ダイパッド上面221にも形成されている。図9に示すように、内装めっき層72は、リード81において斜線部で示された領域に形成される。内装めっき層72は、ワイヤボンディング時の衝撃からリード81を保護する機能を果たす。内装めっき層72は、たとえばAgからなる。 The interior plating layer 72 has portions formed on the first terminals 3, the second terminals 4, and the support terminal 5. Specific portions are shown in the description of the first terminals 3, the second terminals 4, and the support terminal 5 described above. In this embodiment, the interior plating layer 72 is also formed on the first die pad upper surface 211 of the first die pad 21 and the second die pad upper surface 221 of the second die pad 22. As shown in FIG. 9, the interior plating layer 72 is formed in the area indicated by the hatched portion in the lead 81. The interior plating layer 72 functions to protect the lead 81 from impact during wire bonding. The interior plating layer 72 is made of, for example, Ag.

外装めっき層73は、複数の第1端子3および一対の第1支持端子51と、複数の第2端子4および一対の第2支持端子52とが、それぞれ一対の樹脂第1側面63より露出した部分に形成されている。外装めっき層73は、ハンダ接合によって半導体装置A1をインバータ装置の回路基板に表面実装させる際に、前記露出した部分へのハンダの付着を良好なものにしつつ、ハンダ接合に起因した前記露出した部分の侵食を防止する機能を果たす。外装めっき層73は、たとえばハンダなどのSnを含む合金からなる。 The exterior plating layer 73 is formed on the portions of the multiple first terminals 3 and the pair of first support terminals 51, and the multiple second terminals 4 and the pair of second support terminals 52 that are exposed from the pair of resin first side surfaces 63. When the semiconductor device A1 is surface-mounted on the circuit board of the inverter device by soldering, the exterior plating layer 73 improves the adhesion of solder to the exposed portions while preventing erosion of the exposed portions due to soldering. The exterior plating layer 73 is made of an alloy containing Sn, such as solder.

次に、半導体装置A1の作用効果について説明する。 Next, the effects of the semiconductor device A1 will be described.

本実施形態によれば、複数の第1端子3および複数の第2端子4は、一対の樹脂第1側面63からそれぞれ露出している。また、半導体装置A1を構成するダイパッド2、複数の第1端子3、複数の第2端子4および支持端子5は、いずれも導電支持部材80の各構成部材である。そして、一対の樹脂第2側面64から、アイランドサポートなどの導電支持部材80が露出していない。このような構成とすることで、複数の第1端子3よりも高電圧が印加される複数の第2端子4の近傍に、封止樹脂6から露出した導電支持部材80の金属部が存在しなくなる。したがって、半導体装置A1の絶縁耐圧の向上を図ることが可能となる。 According to this embodiment, the first terminals 3 and the second terminals 4 are exposed from the pair of resin first side surfaces 63. The die pad 2, the first terminals 3, the second terminals 4, and the support terminal 5 constituting the semiconductor device A1 are all components of the conductive support member 80. The conductive support member 80, such as the island support, is not exposed from the pair of resin second side surfaces 64. With this configuration, the metal portion of the conductive support member 80 exposed from the sealing resin 6 does not exist near the second terminals 4 to which a higher voltage is applied than the first terminals 3. Therefore, it is possible to improve the dielectric strength of the semiconductor device A1.

絶縁素子12にボンディングされた複数の第2ボンディングワイヤ712および第3ボンディングワイヤ713は、第2方向Yに沿って配置されている。たとえば、半導体装置A1を電気自動車、またはハイブリッド自動車のインバータ装置に搭載した場合、複数の第2ボンディングワイヤ712に印加される電圧は約5Vであることに対し、複数の第3ボンディングワイヤ713に印加される電圧は約600V以上である。したがって、このような複数の第2ボンディングワイヤ712および第3ボンディングワイヤ713の配置は、半導体装置A1の絶縁耐圧の向上の観点から好ましい。 The multiple second bonding wires 712 and third bonding wires 713 bonded to the insulating element 12 are arranged along the second direction Y. For example, when the semiconductor device A1 is mounted on an inverter device of an electric vehicle or a hybrid vehicle, the voltage applied to the multiple second bonding wires 712 is about 5 V, whereas the voltage applied to the multiple third bonding wires 713 is about 600 V or more. Therefore, such an arrangement of the multiple second bonding wires 712 and third bonding wires 713 is preferable from the viewpoint of improving the dielectric strength voltage of the semiconductor device A1.

半導体装置A1の絶縁耐圧の向上を図るため、複数の第1端子3と複数の第2端子4との離間距離は長くなる傾向となる。そこで、半導体素子11、絶縁素子12およびダイパッド2の平面視形状を、いずれも第1方向Xを長辺とすることで、半導体装置A1の大型化を回避することができる。 In order to improve the dielectric strength of the semiconductor device A1, the distance between the first terminals 3 and the second terminals 4 tends to be longer. Therefore, by making the first direction X the longer side of the planar shapes of the semiconductor element 11, the insulating element 12, and the die pad 2, it is possible to prevent the semiconductor device A1 from becoming larger.

第1ダイパッド21および第2ダイパッド22は、ともに第2方向Yの略中央の位置において、一対の第1支持端子51および第2支持端子52によってそれぞれ両端支持されている。封止樹脂6の形成において、金型内に注入された溶融樹脂がダイパッド2に接触し、ダイパッド2に半導体装置A1の厚さ方向の変位が生じる。したがって、このような構成とすることで、当該変位を抑制し、半導体装置A1の不具合を回避することができる。 The first die pad 21 and the second die pad 22 are supported at both ends by a pair of first support terminals 51 and second support terminals 52, respectively, at approximately the center in the second direction Y. When the sealing resin 6 is formed, the molten resin injected into the mold comes into contact with the die pad 2, causing the die pad 2 to be displaced in the thickness direction of the semiconductor device A1. Therefore, by adopting such a configuration, it is possible to suppress the displacement and avoid defects in the semiconductor device A1.

封止樹脂6の形成にあたっては、一般的にリード81の隅から金型内に溶融樹脂を注入する。本実施形態によれば、一対の樹脂第2側面64からアイランドサポートなどの導電支持部材80が露出していない。このような構成とすることで、第2方向Yの中央から前記溶融樹脂を注入することができるため、封止樹脂6に空隙が発生することを抑制できる。 When forming the sealing resin 6, molten resin is generally injected into the mold from the corners of the leads 81. According to this embodiment, the conductive support member 80 such as the island support is not exposed from the pair of resin second side surfaces 64. With this configuration, the molten resin can be injected from the center in the second direction Y, which prevents voids from occurring in the sealing resin 6.

図15~図18は、本発明の他の実施形態を示している。なお、これらの図において、先述した半導体装置A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。 Figures 15 to 18 show another embodiment of the present invention. In these figures, elements that are the same as or similar to the semiconductor device A1 described above are given the same reference numerals, and duplicate explanations will be omitted.

〔第2実施形態〕
図15および図16に基づき、本発明の第2実施形態に係る半導体装置A2について説明する。
Second Embodiment
A semiconductor device A2 according to a second embodiment of the present invention will be described with reference to FIGS.

図15は、理解の便宜上、封止樹脂6を省略した半導体装置A2を示す平面図である。図16は、図15のXVI-XVI線(一点鎖線)に沿う断面図である。なお、図15においては、封止樹脂6を想像線(二点鎖線)により図示している。図16においては、封止樹脂6を省略せず図示している。本実施形態においては、半導体装置A2は、平面視矩形状である。 Figure 15 is a plan view showing semiconductor device A2 with the sealing resin 6 omitted for ease of understanding. Figure 16 is a cross-sectional view taken along line XVI-XVI (dash line) in Figure 15. Note that in Figure 15, the sealing resin 6 is shown by an imaginary line (dash line with two dots). In Figure 16, the sealing resin 6 is not omitted. In this embodiment, semiconductor device A2 is rectangular in plan view.

本実施形態の半導体装置A2は、第1ダイパッド21の形状が、先述した半導体装置A1と異なる。図15および図16に示すように、第1ダイパッド21に貫通孔213が形成されている。本実施形態においては、貫通孔213は、第1ダイパッド21において制御素子111および絶縁素子12との間に位置する領域に、3箇所形成されている。貫通孔213はそれぞれ、第1方向Xに延びた長孔である。なお、貫通孔213の個数および平面視形状は、自由に設定することが可能である。図15に示すように、第1ダイパッド21において、一対の第1支持端子51および貫通孔213は、第1方向Xに沿った直線N(一点鎖線)上に配置されている。 The semiconductor device A2 of this embodiment differs from the semiconductor device A1 described above in the shape of the first die pad 21. As shown in FIG. 15 and FIG. 16, the first die pad 21 has a through hole 213 formed therein. In this embodiment, the through hole 213 is formed in three places in the region of the first die pad 21 located between the control element 111 and the insulating element 12. Each of the through holes 213 is an elongated hole extending in the first direction X. The number and planar shape of the through holes 213 can be freely set. As shown in FIG. 15, in the first die pad 21, the pair of first support terminals 51 and the through hole 213 are arranged on a straight line N (a dashed line) along the first direction X.

本実施形態によっても、半導体装置A2の絶縁耐圧の向上を図ることが可能となる。また、本実施形態によれば、第1ダイパッド21に貫通孔213が形成されている。第1ダイパッド21の面積は、第2ダイパッド22の面積よりも広いため、封止樹脂6の形成にあたって、第1ダイパッド21の近傍に位置する封止樹脂6の部分に空隙が発生しやすい。そこで、第1ダイパッド21に貫通孔213が形成されることで、封止樹脂6の形成にあたって金型内に注入された溶融樹脂が十分に充填され、封止樹脂6に空隙が発生することをより抑制できる。 This embodiment also makes it possible to improve the dielectric strength of the semiconductor device A2. Furthermore, according to this embodiment, a through hole 213 is formed in the first die pad 21. Since the area of the first die pad 21 is larger than the area of the second die pad 22, when the sealing resin 6 is formed, voids are likely to occur in the portion of the sealing resin 6 located near the first die pad 21. Therefore, by forming the through hole 213 in the first die pad 21, the molten resin injected into the mold when forming the sealing resin 6 is sufficiently filled, and the occurrence of voids in the sealing resin 6 can be further suppressed.

〔第3実施形態〕
図17および図18に基づき、本発明の第3実施形態に係る半導体装置A3について説明する。
Third Embodiment
A semiconductor device A3 according to a third embodiment of the present invention will be described with reference to FIGS.

図17は、理解の便宜上、封止樹脂6を省略した半導体装置A3を示す平面図である。図18は、図17における右上の領域の部分拡大図である。なお、図17および図18においては、封止樹脂6を想像線(二点鎖線)により図示している。また、図18においては、第2支持端子52に第2方向Yの引抜力が作用し、第2ダイパッド22が封止樹脂6から抜け出そうとしたときの状態を想像線(二点鎖線)により図示している。本実施形態においては、半導体装置A3は、平面視矩形状である。 Figure 17 is a plan view showing the semiconductor device A3 with the sealing resin 6 omitted for ease of understanding. Figure 18 is a partial enlarged view of the upper right region in Figure 17. Note that in Figures 17 and 18, the sealing resin 6 is shown by an imaginary line (two-dot chain line). Also, in Figure 18, an imaginary line (two-dot chain line) shows a state when a pull-out force in the second direction Y acts on the second support terminal 52 and the second die pad 22 tries to come out of the sealing resin 6. In this embodiment, the semiconductor device A3 is rectangular in plan view.

本実施形態の半導体装置A3は、複数の第2端子4のうち、一対の第2側端子42の形状と、一対の第1支持端子51の形状とが、先述した半導体装置A1およびA2と異なる。図17および図18に示すように、第1方向Xにおいて、一対の第2支持端子52のそれぞれの外側に配置された第2端子4、すなわち一対の第2側端子42に、第2支持端子52に向かって突出した突起部423がそれぞれ形成されている。本実施形態においては、突起部423の平面視形状は、台形である。なお、突起部423の平面視形状は、矩形などいかなる形状をもとることができる。リード81の加工の性質上、同様に、一対の第1支持端子51にも、第1側端子32に向かって突出した突起部513がそれぞれ形成されている。 In the semiconductor device A3 of this embodiment, the shape of the pair of second side terminals 42 and the shape of the pair of first support terminals 51 are different from those of the semiconductor devices A1 and A2 described above. As shown in FIG. 17 and FIG. 18, the second terminals 4 arranged on the outer sides of the pair of second support terminals 52 in the first direction X, that is, the pair of second side terminals 42, are each formed with a protrusion 423 protruding toward the second support terminal 52. In this embodiment, the planar shape of the protrusion 423 is a trapezoid. Note that the planar shape of the protrusion 423 can be any shape, such as a rectangle. Due to the nature of the processing of the lead 81, the pair of first support terminals 51 are also each formed with a protrusion 513 protruding toward the first side terminal 32.

本実施形態によっても、半導体装置A3の絶縁耐圧の向上を図ることが可能となる。また、本実施形態によれば、一対の第2側端子42に突起部423がそれぞれ形成されている。第2ダイパッド22の面積は、第1ダイパッド21の面積よりも狭いため、第2ダイパッド22と封止樹脂6との接合力は、第1ダイパッド21と封止樹脂6との接合力よりも小さくなる。そのため、封止樹脂6を形成した後、個片とするためリード81を切断する際、第2支持端子52に作用する第2方向Yの引抜力によって、第2ダイパッド22が封止樹脂6から抜け出すおそれがある。図18に示すように、一対の第2支持端子52に作用する前記引抜力の方向(第2方向Y)に対して直角である方向(第1方向X)に、突起部423が突出している。このため、第2支持端子52に前記引抜力が作用し、第2ダイパッド22が封止樹脂6から抜け出そうとすると、第2支持端子52が突起部423から反作用を受ける状態となる。これにより、第2ダイパッド22が封止樹脂6から抜け出すことを防止することができる。 This embodiment also makes it possible to improve the dielectric strength of the semiconductor device A3. In addition, according to this embodiment, the pair of second side terminals 42 each have a protrusion 423 formed thereon. Since the area of the second die pad 22 is smaller than the area of the first die pad 21, the bonding force between the second die pad 22 and the sealing resin 6 is smaller than the bonding force between the first die pad 21 and the sealing resin 6. Therefore, when cutting the leads 81 to separate them after forming the sealing resin 6, the second die pad 22 may come out of the sealing resin 6 due to the pull-out force in the second direction Y acting on the second support terminal 52. As shown in FIG. 18, the protrusion 423 protrudes in a direction (first direction X) perpendicular to the direction (second direction Y) of the pull-out force acting on the pair of second support terminals 52. Therefore, when the pull-out force acts on the second support terminal 52 and the second die pad 22 tries to come out of the sealing resin 6, the second support terminal 52 receives a reaction force from the protrusion 423. This makes it possible to prevent the second die pad 22 from coming out of the sealing resin 6.

本発明に係る半導体装置は、先述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。 The semiconductor device according to the present invention is not limited to the above-mentioned embodiment. The specific configuration of each part of the semiconductor device according to the present invention can be freely designed in various ways.

A1,A2,A3:半導体装置
11:半導体素子
111:制御素子
111a:パッド
112:駆動素子
112a:パッド
12:絶縁素子
12a:パッド
2:ダイパッド
21:第1ダイパッド
211:第1ダイパッド上面
212:第1ダイパッド下面
213:貫通孔
22:第2ダイパッド
221:第2ダイパッド上面
222:第2ダイパッド下面
3:第1端子
31:第1中間端子
311:リード部
312:パッド部
32:第1側端子
321:リード部
322:パッド部
4:第2端子
41:第2中間端子
411:リード部
412:パッド部
42:第2側端子
421:リード部
422:パッド部
423:突起部
5:支持端子
51:第1支持端子
511:リード部
512:パッド部
513:突起部
52:第2支持端子
521:リード部
522:パッド部
524:連結部
6:封止樹脂
61:樹脂上面
62:樹脂下面
63:樹脂第1側面
631:樹脂第1側面上部
632:樹脂第1側面中央部
633:樹脂第1側面下部
64:樹脂第2側面
641:樹脂第2側面上部
642:樹脂第2側面中央部
643:樹脂第2側面下部
71:ボンディングワイヤ
711:第1ボンディングワイヤ
712:第2ボンディングワイヤ
712a:第1ボンディング部
712b:第2ボンディング部
713:第3ボンディングワイヤ
713a:第1ボンディング部
713b:第2ボンディング部
714:第4ボンディングワイヤ
72:内装めっき層
73:外装めっき層
80:導電支持部材
81:リード
811:外枠
812:アイランド部
812a:第1アイランド部
812b:第2アイランド部
813:第1リード
813a:第1中間リード
813b:第1側リード
814:第2リード
814a:第2中間リード
814b:第2側リード
815:支持リード
815a:第1支持リード
815b:第2支持リード
816:ダムバー
871:ワイヤ
88:キャピラリ
X:第1方向
Y:第2方向
N:直線
A1, A2, A3: Semiconductor device 11: Semiconductor element 111: Control element 111a: Pad 112: Drive element 112a: Pad 12: Insulation element 12a: Pad 2: Die pad 21: First die pad 211: First die pad upper surface 212: First die pad lower surface 213: Through hole 22: Second die pad 221: Second die pad upper surface 222: Second die pad lower surface 3: First terminal 31: First intermediate terminal 311: Lead portion 312: Pad portion 32: First side terminal 321: Lead portion 322: Pad portion 4: Second terminal 41: Second intermediate terminal 411: Lead portion 412: Pad portion 42: Second side terminal 421: Lead portion 422: Pad portion 423: Protrusion portion 5: Support terminal 51: First support terminal 511: Lead portion 512: Pad portion 513: Protrusion portion 52: Second support terminal 521: Lead portion 522: Pad portion 524: Connection portion 6: Sealing resin 61: Resin upper surface 62: Resin lower surface 63: Resin first side surface 631: Resin first side upper portion 632: Resin first side central portion 633: Resin first side lower portion 64: Resin second side surface 641: Resin second side upper portion 642: Resin second side central portion 643: Resin second side lower portion 71: Bonding wire 711: First bonding wire 712: Second bonding wire 712a: First bonding portion 712b: Second bonding portion 713: Third bonding wire 713a: First bonding portion 713b: Second bonding portion 714: Fourth bonding wire 72: Interior plating layer 73: Exterior plating layer 80: Conductive support member 81: Lead 811: Outer frame 812: Island portion 812a: First island portion 812b: Second island portion 813: First lead 813a: First intermediate lead 813b: First side lead 814: Second lead 814a: Second intermediate lead 814b: Second side lead 815: Support lead 815a: First support lead 815b: Second support lead 816: Dam bar 871: Wire 88: Capillary X: First direction Y: Second direction N: Straight line

Claims (11)

第1ダイパッドを含む第1リードと、
第1方向において前記第1ダイパッドから離れた第2ダイパッドを含む第2リードと、
平面視において前記第1方向に対して直交する第2方向に延びる第1縁と、平面視において前記第1方向に延びており、かつ前記第1縁より短い第2縁と、を有するとともに、前記第1ダイパッドに搭載された第1半導体素子と、
前記第1ダイパッドに搭載された絶縁素子と、
平面視において前記第2方向に延びる第3縁と、平面視において前記第1方向に延びており、かつ前記第3縁より短い第4縁と、を有するとともに、前記第2ダイパッドに搭載された第2半導体素子と、
前記絶縁素子と前記第1半導体素子とに接続された第1ワイヤと、
前記絶縁素子と前記第2半導体素子とに接続された第2ワイヤと、を備え、
前記第1リードは、各々が前記第1方向に延びる第1区間を有し、かつ前記第1ダイパッドの前記第2方向の両側につながる2つの第1支持端子と、前記第1方向において前記第1ダイパッドを基準として前記第2ダイパッドとは反対側において前記2つの第1支持端子の各々の前記第1区間の間に位置し、かつ前記第1ダイパッドから離れた第1中間端子と、を含み、
前記2つの第1支持端子の各々は、平面視において前記第1区間から屈曲して前記第1ダイパッドに至る第1連結縁および第2連結縁を有し、
平面視において、前記第2連結縁は、前記第1連結縁を基準として前記第1中間端子が位置する側とは反対側に位置しており、
前記第1区間から前記第1ダイパッドに向けて前記第1連結縁および前記第2連結縁の各々が延びる向きは、互いに等しく、
前記第2リードは、各々が前記第1方向に延びる第2区間を有し、かつ前記第2ダイパッドの前記第2方向の両側につながる2つの第2支持端子と、前記第1方向において前記第2ダイパッドを基準として前記第1ダイパッドとは反対側において前記2つの第2支持端子の各々の前記第2区間の間に位置し、かつ前記第2ダイパッドから離れた第2中間端子と、を含み、
前記2つの第2支持端子の各々は、平面視において前記第2区間から屈曲して前記第2ダイパッドに至る第3連結縁および第4連結縁を有し、
平面視において、前記第4連結縁は、前記第3連結縁を基準として前記第2中間端子が位置する側とは反対側に位置しており、
前記第2区間から前記第2ダイパッドに向けて前記第3連結縁および前記第4連結縁の各々が延びる向きは、互いに等しく、
前記第1半導体素子と前記第1リードとに接続されるとともに、平面視において前記第2縁を交差する第3ワイヤと、
前記第1半導体素子と前記第1中間端子とに接続されるとともに、平面視において前記第1縁を交差する第4ワイヤと、
前記第2半導体素子と前記第2中間端子とに接続されるとともに平面視において前記第3縁を交差する第5ワイヤと、をさらに備え、半導体装置。
a first lead including a first die pad;
a second lead including a second die pad spaced from the first die pad in a first direction;
a first semiconductor element mounted on the first die pad, the first semiconductor element having a first edge extending in a second direction perpendicular to the first direction in a plan view and a second edge extending in the first direction in a plan view and shorter than the first edge ;
an insulating element mounted on the first die pad;
a second semiconductor element mounted on the second die pad, the second semiconductor element having a third edge extending in the second direction in a plan view and a fourth edge extending in the first direction in a plan view and being shorter than the third edge ;
a first wire connected to the insulating element and the first semiconductor element;
a second wire connected to the insulating element and the second semiconductor element;
the first lead includes two first support terminals each having a first section extending in the first direction and connected to both sides of the first die pad in the second direction, and a first intermediate terminal located between the first sections of the two first support terminals on an opposite side of the first die pad to the second die pad in the first direction with respect to the first die pad, and spaced apart from the first die pad;
each of the two first support terminals has a first connecting edge and a second connecting edge that are bent from the first section to reach the first die pad in a plan view;
In a plan view, the second connecting edge is located on an opposite side to a side on which the first intermediate terminal is located with respect to the first connecting edge,
the first connecting edge and the second connecting edge extend from the first section toward the first die pad in the same direction;
the second lead includes two second support terminals each having a second section extending in the first direction and connected to both sides of the second die pad in the second direction, and a second intermediate terminal located between the second sections of the two second support terminals on a side opposite to the first die pad with respect to the second die pad in the first direction and spaced apart from the second die pad,
each of the two second support terminals has a third connecting edge and a fourth connecting edge that are bent from the second section to reach the second die pad in a plan view;
the fourth connecting edge is located on an opposite side to a side on which the second intermediate terminal is located with respect to the third connecting edge in a plan view,
the third connecting edge and the fourth connecting edge extend from the second section toward the second die pad in the same direction;
a third wire connected to the first semiconductor element and the first lead and crossing the second edge in a plan view;
a fourth wire connected to the first semiconductor element and the first intermediate terminal and crossing the first edge in a plan view;
the semiconductor device further comprising : a fifth wire connected to the second semiconductor element and the second intermediate terminal and crossing the third edge in a plan view.
前記第1中間端子の前記第2方向の両側に位置しており、かつ前記2つの第1支持端子の各々の前記第1区間の間に位置する2つの第1側端子と、
前記第1半導体素子と前記2つの第1側端子のいずれかとに接続された第6ワイヤと、をさらに備える、請求項1に記載の半導体装置。
two first side terminals located on both sides of the first intermediate terminal in the second direction and between the first sections of the two first support terminals;
The semiconductor device according to claim 1 , further comprising: a sixth wire connected to said first semiconductor element and one of said two first side terminals .
前記第2半導体素子と前記2つの第2支持端子のいずれかとに接続された第7ワイヤをさらに備える、請求項に記載の半導体装置。 The semiconductor device according to claim 2 , further comprising a seventh wire connected to said second semiconductor element and one of said two second support terminals . 前記第1半導体素子および前記第2半導体素子のいずれかに導通する第3リードをさらに備える、請求項に記載の半導体装置。 The semiconductor device according to claim 1 , further comprising a third lead electrically connected to either said first semiconductor element or said second semiconductor element . 前記第3リードは、前記2つの第1支持端子の各々の前記第1区間の間、または前記2つの第2支持端子の各々の前記第2区間の間、に位置する、請求項に記載の半導体装置。 5 . The semiconductor device according to claim 4 , wherein the third lead is located between the first sections of the two first support terminals or between the second sections of the two second support terminals . 前記第1ダイパッドと、前記第2ダイパッドと、は同一平面上に配置されている、請求項1ないし5のいずれかに記載の半導体装置。 6. The semiconductor device according to claim 1, wherein the first die pad and the second die pad are disposed on the same plane . 前記第1半導体素子、前記第2半導体素子および前記絶縁素子を覆う封止樹脂をさらに備える、請求項1ないし6のいずれかに記載の半導体装置。 7. The semiconductor device according to claim 1 , further comprising a sealing resin that covers said first semiconductor element, said second semiconductor element, and said insulating element . 前記2つの第1支持端子の各々と、前記第1中間端子と、前記2つの第2支持端子の各々と、前記第2中間端子と、はいずれも前記封止樹脂から突出する部分を含み、
前記第2方向に視て、前記2つの第1支持端子の各々は、前記第1中間端子に重なるように屈曲しており、
前記第2方向に視て、前記2つの第2支持端子の各々は、前記第2中間端子に重なるように屈曲している、請求項に記載の半導体装置。
each of the two first support terminals, the first intermediate terminal, each of the two second support terminals, and the second intermediate terminal includes a portion protruding from the sealing resin;
When viewed in the second direction, each of the two first support terminals is bent so as to overlap the first intermediate terminal,
The semiconductor device according to claim 7 , wherein each of the two second support terminals is bent so as to overlap the second intermediate terminal when viewed in the second direction .
前記第1ダイパッドには、複数の貫通孔が設けられている、請求項7または8に記載の半導体装置。 The semiconductor device according to claim 7 , wherein the first die pad is provided with a plurality of through holes . 前記複数の貫通孔の各々は、所定の方向に延びる長孔である、請求項9に記載の半導体装置。 10. The semiconductor device according to claim 9, wherein each of said plurality of through holes is an elongated hole extending in a predetermined direction . 前記第1リードおよび前記第2リードの各々の組成は、銅を含む、請求項1ないし10のいずれかに記載の半導体装置。 11. The semiconductor device according to claim 1, wherein the composition of each of the first lead and the second lead includes copper .
JP2023206518A 2020-06-12 2023-12-06 Semiconductor Device Active JP7615286B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023206518A JP7615286B2 (en) 2020-06-12 2023-12-06 Semiconductor Device
JP2024232802A JP7815412B2 (en) 2020-06-12 2024-12-27 Semiconductor Devices
JP2026017210A JP2026063548A (en) 2020-06-12 2026-02-04 Semiconductor equipment

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020102067A JP7035117B2 (en) 2020-06-12 2020-06-12 Semiconductor device
JP2022031308A JP7399995B2 (en) 2020-06-12 2022-03-01 semiconductor equipment
JP2023206518A JP7615286B2 (en) 2020-06-12 2023-12-06 Semiconductor Device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022031308A Division JP7399995B2 (en) 2020-06-12 2022-03-01 semiconductor equipment

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024232802A Division JP7815412B2 (en) 2020-06-12 2024-12-27 Semiconductor Devices

Publications (2)

Publication Number Publication Date
JP2024020625A JP2024020625A (en) 2024-02-14
JP7615286B2 true JP7615286B2 (en) 2025-01-16

Family

ID=72666049

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2020102067A Active JP7035117B2 (en) 2020-06-12 2020-06-12 Semiconductor device
JP2022031308A Active JP7399995B2 (en) 2020-06-12 2022-03-01 semiconductor equipment
JP2023206518A Active JP7615286B2 (en) 2020-06-12 2023-12-06 Semiconductor Device
JP2024232802A Active JP7815412B2 (en) 2020-06-12 2024-12-27 Semiconductor Devices
JP2026017210A Pending JP2026063548A (en) 2020-06-12 2026-02-04 Semiconductor equipment

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2020102067A Active JP7035117B2 (en) 2020-06-12 2020-06-12 Semiconductor device
JP2022031308A Active JP7399995B2 (en) 2020-06-12 2022-03-01 semiconductor equipment

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2024232802A Active JP7815412B2 (en) 2020-06-12 2024-12-27 Semiconductor Devices
JP2026017210A Pending JP2026063548A (en) 2020-06-12 2026-02-04 Semiconductor equipment

Country Status (1)

Country Link
JP (5) JP7035117B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6522402B2 (en) 2015-04-16 2019-05-29 ローム株式会社 Semiconductor device
JP7035117B2 (en) * 2020-06-12 2022-03-14 ローム株式会社 Semiconductor device
DE112021006144T5 (en) 2020-12-25 2023-09-07 Rohm Co., Ltd. SEMICONDUCTOR COMPONENT
JP2022143167A (en) * 2021-03-17 2022-10-03 ローム株式会社 Semiconductor device
JPWO2023095745A1 (en) * 2021-11-25 2023-06-01

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227517A (en) 2011-04-01 2012-11-15 Rohm Co Ltd Temperature detection device, temperature detection circuit and power semiconductor module
JP2012257421A (en) 2011-06-10 2012-12-27 Rohm Co Ltd Signal transmission device and motor driving device using the same
JP2015008229A (en) 2013-06-25 2015-01-15 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
JP7399995B2 (en) 2020-06-12 2023-12-18 ローム株式会社 semiconductor equipment

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62137859A (en) * 1985-12-11 1987-06-20 Nec Corp Lead frame
JPS62252947A (en) * 1986-04-25 1987-11-04 Nec Corp Semiconductor device
JPH04242966A (en) * 1990-08-09 1992-08-31 Fuji Electric Co Ltd Resin sealed semiconductor device
JP2708320B2 (en) * 1992-04-17 1998-02-04 三菱電機株式会社 Multi-chip type semiconductor device and manufacturing method thereof
JPH0870087A (en) * 1994-08-26 1996-03-12 Ricoh Co Ltd Lead frame
JP3203209B2 (en) * 1997-07-23 2001-08-27 三洋電機株式会社 Semiconductor device
JP2000068437A (en) 1998-08-24 2000-03-03 Oki Electric Ind Co Ltd Semiconductor lead frame, resin mold, and method of manufacturing semiconductor device
JP2004303861A (en) * 2003-03-31 2004-10-28 Renesas Technology Corp Semiconductor device and method of manufacturing the same
JP4244318B2 (en) 2003-12-03 2009-03-25 株式会社ルネサステクノロジ Semiconductor device
JP2010118400A (en) * 2008-11-11 2010-05-27 Renesas Technology Corp Semiconductor device and method of manufacturing the same
JP5514134B2 (en) * 2011-02-14 2014-06-04 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP5714455B2 (en) 2011-08-31 2015-05-07 ルネサスエレクトロニクス株式会社 Semiconductor integrated circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227517A (en) 2011-04-01 2012-11-15 Rohm Co Ltd Temperature detection device, temperature detection circuit and power semiconductor module
JP2012257421A (en) 2011-06-10 2012-12-27 Rohm Co Ltd Signal transmission device and motor driving device using the same
JP2015008229A (en) 2013-06-25 2015-01-15 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
JP7399995B2 (en) 2020-06-12 2023-12-18 ローム株式会社 semiconductor equipment

Also Published As

Publication number Publication date
JP2026063548A (en) 2026-04-10
JP2025039626A (en) 2025-03-21
JP2020167428A (en) 2020-10-08
JP7399995B2 (en) 2023-12-18
JP2022066326A (en) 2022-04-28
JP2024020625A (en) 2024-02-14
JP7035117B2 (en) 2022-03-14
JP7815412B2 (en) 2026-02-17

Similar Documents

Publication Publication Date Title
US12165960B2 (en) Semiconductor device
JP7615286B2 (en) Semiconductor Device
JP7792472B2 (en) Semiconductor Devices
US20160300770A1 (en) Power module and method of manufacturing power module
JP6718540B2 (en) Semiconductor device
WO2022145177A1 (en) Semiconductor device
JP7775228B2 (en) Semiconductor Devices
WO2023140042A1 (en) Semiconductor device
JP7649127B2 (en) Semiconductor Device
WO2022085394A1 (en) Semiconductor device
JP7798800B2 (en) Semiconductor Devices
US12622333B2 (en) Semiconductor device
JP7837876B2 (en) Semiconductor equipment
WO2024257543A1 (en) Semiconductor device
JP2025124947A (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241227

R150 Certificate of patent or registration of utility model

Ref document number: 7615286

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150