JP7616410B2 - トラッカモジュール - Google Patents

Description

本発明は、トラッカモジュールおよび通信装置に関する。

特許文献１には、エンベロープ信号に基づいて電力増幅回路に電源電圧を供給する電源変調回路（エンベロープトラッキングシステム）が開示されている。上記電源変調回路は、電圧を変換する磁気的コンバータ回路（Magnetic Regulation Stage）と、当該電圧から異なる電圧レベルを有する複数の電圧を生成するスイッチトキャパシタ回路（Switched-Capacitor Voltage Balancer Stage）と、当該複数の電圧のうち少なくとも１つを選択して出力する出力スイッチ回路（Output Switching Stage）と、を備える。磁気的コンバータ回路はスイッチおよびパワーインダクタを含み、スイッチトキャパシタ回路はスイッチおよびキャパシタを含み、出力スイッチ回路はスイッチを含む。

米国特許第９７５５６７２号明細書

しかしながら、特許文献１に記載された電源変調回路において、スイッチトキャパシタ回路のスイッチと出力スイッチ回路のスイッチとを同じスイッチ集積回路としてモジュール基板に搭載した場合、スイッチトキャパシタ回路のスイッチとキャパシタとを結ぶ配線が長くなる。上記配線には上記キャパシタの高速な充放電による大電流が流れるため低抵抗が要求されるが、上記配線が長くなると当該配線での抵抗損失が大きくなり、電源変調回路の電源電圧出力特性の劣化が生じる可能性がある。

そこで、本発明は、電源電圧出力特性の劣化が抑制されたトラッカモジュールおよび通信装置を提供する。

上記目的を達成するために、本発明の一態様に係るトラッカモジュールは、モジュール基板と、モジュール基板に配置された集積回路と、モジュール基板に配置され、入力電圧に基づいて複数の離散的電圧を生成するよう構成されたスイッチトキャパシタ回路に含まれるキャパシタと、を備え、集積回路は、スイッチトキャパシタ回路に含まれるスイッチ、および、エンベロープ信号に基づいて複数の離散的電圧のうち少なくとも１つを選択的に出力するよう構成された出力スイッチ回路に含まれるスイッチを含み、集積回路とキャパシタとは隣り合っている。

また、本発明の一態様に係るトラッカモジュールは、モジュール基板と、入力電圧に基づいて複数の離散的電圧を生成するよう構成されたスイッチトキャパシタ回路と、制御回路に接続される入力端子を有し、複数の離散的電圧のうち少なくとも１つを選択的に出力するよう構成された出力スイッチ回路と、を備え、スイッチトキャパシタ回路は、スイッチおよびキャパシタを有し、出力スイッチ回路は、スイッチを有し、スイッチトキャパシタ回路のスイッチおよび出力スイッチ回路のスイッチは、集積回路に含まれ、キャパシタおよび集積回路は、モジュール基板に配置され、集積回路とキャパシタとは隣り合っている。

また、本発明の一態様に係るトラッカモジュールは、モジュール基板と、第１回路および第２回路と、を備え、第１回路は、第１電極および第２電極を有する第１キャパシタと、第３電極および第４電極を有する第２キャパシタと、第１スイッチ、第２スイッチ、第３スイッチ、第４スイッチ、第５スイッチ、第６スイッチ、第７スイッチおよび第８スイッチと、を有し、第１スイッチの一端および第３スイッチの一端は、第１電極に接続され、第２スイッチの一端および第４スイッチの一端は第２電極に接続され、第５スイッチの一端および第７スイッチの一端は第３電極に接続され、第６スイッチの一端および第８スイッチの一端は第４電極に接続され、第１スイッチの他端と第２スイッチの他端と第５スイッチの他端と第６スイッチの他端とは互いに接続され、第３スイッチの他端は第７スイッチの他端に接続され、第４スイッチの他端は第８スイッチの他端に接続され、第２回路は、第１出力端子と、第１スイッチの他端、第２スイッチの他端、第５スイッチの他端および第６スイッチの他端と第１出力端子との間に接続された第９スイッチと、第３スイッチの他端および第７スイッチの他端と第１出力端子との間に接続された第１０スイッチと、を有し、第１スイッチ～第１０スイッチは集積回路に含まれ、第１キャパシタ、第２キャパシタおよび集積回路はモジュール基板に配置され、集積回路と第１キャパシタおよび第２キャパシタの一方とは隣り合っている。

本発明によれば、電源電圧出力特性の劣化が抑制されたトラッカモジュールおよび通信装置を提供することができる。

図１は、実施の形態に係る電源回路および通信装置の回路ブロック図である。 図２Ａは、デジタルＥＴモードにおける電源電圧の推移の一例を示すグラフである。 図２Ｂは、アナログＥＴモードにおける電源電圧の推移の一例を示すグラフである。 図３は、実施の形態に係る電源回路の回路構成例を示す図である。 図４は、実施例に係るトラッカモジュールの平面図である。 図５は、実施例に係るトラッカモジュールの第１の断面図である。 図６は、実施例に係るトラッカモジュールの第２の断面図である。

以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。

なお、各図は、本発明を示すために適宜強調、省略、または比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係、および比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡素化される場合がある。

以下の各図において、ｘ軸およびｙ軸は、モジュール基板の主面と平行な平面上で互いに直交する軸である。具体的には、平面視においてモジュール基板が矩形状を有する場合、ｘ軸は、モジュール基板の第１辺に平行であり、ｙ軸は、モジュール基板の第１辺と直交する第２辺に平行である。また、ｚ軸は、モジュール基板の主面に垂直な軸であり、その正方向は上方向を示し、その負方向は下方向を示す。

また、以下の実施の形態において、「接続される」とは、接続端子および／または配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。「ＡおよびＢの間に接続される」とは、ＡおよびＢの間でＡおよびＢの両方に接続されることを意味し、ＡおよびＢを結ぶ経路に直列接続されることを意味する。

また、本発明の部品配置において、「Ａが基板の主面に配置されている」とは、Ａが当該主面上に直接実装されているだけでなく、基板で隔された当該主面側の空間および当該主面と反対側の空間のうち、Ａが当該主面側の空間に配置されていることを意味する。つまり、Ａが当該主面上に、その他の回路部品や電極などを介して実装されていることを含む。

また、本発明の部品配置において、「平面視」とは、ｚ軸正側からｘｙ平面に物体を正投影して見ることを意味する。

また、本発明の部品配置において、「ＡとＢとが隣り合っている」とは、ＡとＢとが近接配置されていることであり、具体的にはＡとＢとの間の対面空間に回路部品が存在しないことを意味する。言い換えると、ＡのＢに対面する表面上の任意の点から当該表面の法線方向に沿ってＢに到達する複数の線分のいずれもが、ＡおよびＢ以外の回路部品を通らないことを意味する。なお、回路部品とは、トランジスタおよびダイオードなどの能動部品、ならびに、インダクタ、トランスフォーマ、キャパシタおよび抵抗などの受動部品を含み、端子、コネクタ、電極、配線および樹脂部材などは含まれない。

また、本開示において、「平行」および「垂直」などの要素間の関係性を示す用語、および、「矩形」などの要素の形状を示す用語は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数％程度の誤差をも含むことを意味する。

また、本開示において、「信号経路」とは、高周波信号が伝搬する配線、当該配線に直接接続された電極、および当該配線または当該電極に直接接続された端子等で構成された伝送線路であることを意味する。

（実施の形態）
［１ 電源回路１および通信装置７の回路構成］
本実施の形態に係る電源回路１および通信装置７の回路構成について、図１を参照しながら説明する。図１は、実施の形態に係る電源回路１および通信装置７の回路ブロック図である。

［１．１ 通信装置７の回路構成］
まず、通信装置７の回路構成について説明する。図１に示すように、本実施の形態に係る通信装置７は、電源回路１と、電力増幅回路２と、フィルタ３と、ＰＡ制御回路４と、ＲＦＩＣ（Radio Frequency Integrated Circuit）５と、アンテナ６と、を備える。

電源回路１は、プリレギュレータ回路１０と、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、フィルタ回路４０と、直流電源５０と、を備える。

電源回路１は、エンベロープ信号に基づいて複数の離散的な電圧レベルの中から選択した電源電圧レベルを有する電源電圧Ｖ_ＥＴを、電力増幅回路２に供給する。なお、図１では、電源回路１は、１つの電力増幅回路２に１つの電源電圧Ｖ_ＥＴを供給しているが、複数の電力増幅器に個別に電源電圧を供給してもよい。

プリレギュレータ回路１０は、第３回路の一例であり、パワーインダクタおよびスイッチを含む。パワーインダクタとは、直流電圧の昇圧および／または降圧に用いられるインダクタである。パワーインダクタは、直流経路に直列に配置される。プリレギュレータ回路１０は、パワーインダクタを用いて入力電圧（第３電圧）を第１電圧に変換することができる。このようなプリレギュレータ回路１０は、磁気レギュレータまたはＤＣ（Direct Current）／ＤＣコンバータと呼ばれる場合もある。なお、パワーインダクタは、直列経路とグランドとの間に接続（並列に配置）されていてもよい。

なお、プリレギュレータ回路１０は、パワーインダクタを有していなくてもよく、例えばプリレギュレータ回路１０の直列腕経路および並列腕経路のそれぞれに配置されたキャパシタの切り替えにより昇圧を実行する回路などであってもよい。

スイッチトキャパシタ回路２０は、第１回路の一例であり、複数のキャパシタおよび複数のスイッチを含み、プリレギュレータ回路１０からの第１電圧から、複数の離散的な電圧レベルをそれぞれ有する複数の離散的な第２電圧を生成することができる。スイッチトキャパシタ回路２０は、スイッチトキャパシタ電圧バランサ（Switched-Capacitor Voltage Balancer）と呼ばれる場合もある。

出力スイッチ回路３０は、第２回路の一例であり、エンベロープ信号に対応するデジタル制御信号に基づいて、スイッチトキャパシタ回路２０で生成された複数の離散的電圧（複数の第２電圧）のうちの少なくとも１つを選択的にフィルタ回路４０に出力することができる。その結果、出力スイッチ回路３０からは、複数の離散的電圧の中から選択された少なくとも１つの電圧が出力される。出力スイッチ回路３０は、このような電圧の選択を時間の経過とともに繰り返すことで、出力電圧を時間の経過とともに変化させることができる。

なお、出力スイッチ回路３０には電圧降下および／またはノイズ等を発生させる様々な回路素子および／または配線が含まれ得るので、出力スイッチ回路３０の出力電圧の時間波形は複数の離散的電圧のみを含む矩形波ではない場合もある。つまり、出力スイッチ回路３０の出力電圧には、複数の離散的電圧とは異なる電圧が含まれる場合がある。

フィルタ回路４０は、第４回路の一例であり、出力スイッチ回路３０からの信号（第２電圧）をフィルタリングすることができる。フィルタ回路４０は、例えば、ローパスフィルタ（ＬＰＦ：Low Pass Filter）で構成される。

直流電源５０は、プリレギュレータ回路１０に直流電圧を供給することができる。直流電源５０としては、例えば、充電式電池（rechargeable battery）を用いることができるが、これに限定されない。

なお、電源回路１は、プリレギュレータ回路１０とフィルタ回路４０と直流電源５０との少なくとも１つを含まなくてもよい。例えば、電源回路１は、フィルタ回路４０および直流電源５０を含まなくてもよい。また、プリレギュレータ回路１０とスイッチトキャパシタ回路２０と出力スイッチ回路３０とフィルタ回路４０との任意の組み合わせは、単一の回路に統合されてもよい。電源回路１の詳細な回路構成例については、図３を用いて後述する。

電力増幅回路２は、ＲＦＩＣ５とフィルタ３との間に接続され、ＲＦＩＣ５から出力された所定バンドの高周波送信信号（以下、送信信号と記す）を増幅し、当該増幅された送信信号を、フィルタ３を経由してアンテナ６へ出力する。

ＰＡ制御回路４は、ＲＦＩＣ５からの制御信号を受けることにより、電力増幅回路２へ供給されるバイアス電流（またはバイアス電圧）の大きさおよび供給タイミングを制御する。

フィルタ３は、電力増幅回路２とアンテナ６との間に接続される。フィルタ３は、所定バンドを含む通過帯域を有する。これにより、フィルタ３は、電力増幅回路２で増幅された所定バンドの送信信号を通過させることができる。

アンテナ６は、電力増幅回路２の出力側に接続され、電力増幅回路２から出力された所定バンドの送信信号を送信する。

ＲＦＩＣ５は、高周波信号を処理する信号処理回路の一例である。具体的には、ＲＦＩＣ５は、ＢＢＩＣ（ベースバンド信号処理回路：図示せず）から入力された送信信号をアップコンバート等により信号処理し、当該信号処理して生成された送信信号を、電力増幅回路２に出力する。

また、ＲＦＩＣ５は、制御回路の一例であり、電源回路１および電力増幅回路２を制御する制御部を有する。ＲＦＩＣ５は、ＢＢＩＣより得た高周波入力信号のエンベロープ信号に基づいて、スイッチトキャパシタ回路２０で生成された複数の離散的な電圧レベルの中から電力増幅回路２で用いる電源電圧Ｖ_ＥＴの電圧レベルを出力スイッチ回路３０に選択させる。これにより、電源回路１は、デジタル・エンベロープ・トラッキングに基づいて電源電圧Ｖ_ＥＴを出力する。

なお、ＲＦＩＣ５の制御部としての機能の一部または全部は、ＲＦＩＣ５の外部にあってもよく、例えば、ＢＢＩＣまたは電源回路１が備えてもよい。例えば、上記の電源電圧Ｖ_ＥＴを選択する制御機能は、ＲＦＩＣ５が備えず、電源回路１が備えてもよい。

なお、エンベロープ信号とは、高周波入力信号（変調波）の包絡線を示す信号である。エンベロープ値は、例えば√（ｉ^２＋Ｑ^２）で表される。ここで、（Ｉ，Ｑ）は、コンスタレーションポイントを表す。コンスタレーションポイントとは、デジタル変調によって変調された信号をコンスタレーションダイヤグラム上で表す点である。（Ｉ，Ｑ）は、例えば送信情報に基づいてＢＢＩＣで決定される。

なお、１フレーム内で複数の離散的な電圧レベルを用いて高周波信号の包絡線を追跡することをデジタル・エンベロープ・トラッキング（以下、デジタルＥＴという）と呼び、デジタルＥＴが電源電圧に適用されるモードをデジタルＥＴモードと呼ぶ。また、連続的な電圧レベルを用いて高周波信号の包絡線を追跡することをアナログ・エンベロープ・トラッキング（以下、アナログＥＴという）と呼び、アナログＥＴが電源電圧に適用されるモードをアナログＥＴモードと呼ぶ。

なお、フレームとは、高周波信号（変調波）を構成する単位を表す。例えば５ＧＮＲ（5th Generation New Radio）およびＬＴＥ（Long Term Evolution）では、フレームは、１０個のサブフレームを含み、各サブフレームは、複数のスロットを含み、各スロットは、複数のシンボルで構成される。サブフレーム長は１ｍｓであり、フレーム長は１０ｍｓである。

ここで、デジタルＥＴモードおよびアナログＥＴモードについて、図２Ａおよび図２Ｂを参照して説明する。

図２Ａは、デジタルＥＴモードにおける電源電圧の推移の一例を示すグラフである。図２Ｂは、アナログＥＴモードにおける電源電圧の推移の一例を示すグラフである。図２Ａおよび図２Ｂにおいて、横軸は時間を表し、縦軸は電圧を表す。また、太い実線は、電源電圧Ｖ_ＥＴを表し、細い実線（波形）は、変調波を表す。

デジタルＥＴモードでは、図２Ａに示すように、１フレーム内で複数の離散的な電圧レベルに電源電圧Ｖ_ＥＴを変動させることで変調波の包絡線を追跡する。その結果、電源電圧信号は矩形波を形成する。デジタルＥＴモードでは、エンベロープ信号（√（ｉ^２＋Ｑ^２））に基づいて、複数の離散的な電圧レベルの中から電源電圧レベルが選択される。

アナログＥＴモードでは、図２Ｂに示すように、電源電圧Ｖ_ＥＴを連続的に変動させることで変調波の包絡線を追跡する。アナログＥＴモードでは、エンベロープ信号に基づいて、電源電圧Ｖ_ＥＴが決定される。アナログＥＴは、チャネル帯域幅が相対的に小さい（例えば６０ＭＨｚ未満の）場合には、電源電圧Ｖ_ＥＴは変調波の包絡線の変化に追随できるが、チャネル帯域幅が相対的に大きい（例えば６０ＭＨｚ以上の）場合には、電源電圧Ｖ_ＥＴは変調波の包絡線の変化に追随できなくなる。言い換えると、チャネル帯域幅が相対的に大きい場合には、電源電圧Ｖ_ＥＴの振幅変化は、変調波の包絡線の変化に対して遅れが生じるようになる。

これに対して、チャネル帯域幅が相対的に大きい（例えば６０ＭＨｚ以上の）場合には、図２Ａに示すように、デジタルＥＴモードを適用することで、電源電圧Ｖ_ＥＴの変調波への追随性が改善される。

なお、図１に表された通信装置７は、例示であり、これに限定されない。例えば、通信装置７は、フィルタ３、ＰＡ制御回路４、およびアンテナ６を備えなくてもよい。さらに、通信装置７は、低雑音増幅器および受信フィルタを有する受信経路を備えていてもよい。また例えば、通信装置７は、異なるバンドに対応する複数の電力増幅回路を備えてもよい。

［１．２ 電源回路１の回路構成］
次に、電源回路１に含まれるプリレギュレータ回路１０、スイッチトキャパシタ回路２０、出力スイッチ回路３０、およびフィルタ回路４０の回路構成について、図３を参照しながら説明する。図３は、実施の形態に係る電源回路１の回路構成例を示す図である。

なお、図３は、例示的な回路構成であり、プリレギュレータ回路１０、スイッチトキャパシタ回路２０、出力スイッチ回路３０、およびフィルタ回路４０は、多種多様な回路実装および回路技術のいずれかを使用して実装され得る。したがって、以下に提供される各回路の説明は、限定的に解釈されるべきではない。

［１．２．１ スイッチトキャパシタ回路２０の回路構成］
まず、スイッチトキャパシタ回路２０の回路構成について説明する。スイッチトキャパシタ回路２０は、図３に示すように、キャパシタＣ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５およびＣ１６と、キャパシタＣ１０、Ｃ２０、Ｃ３０およびＣ４０と、スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４、Ｓ２１、Ｓ２２、Ｓ２３、Ｓ２４、Ｓ３１、Ｓ３２、Ｓ３３、Ｓ３４、Ｓ４１、Ｓ４２、Ｓ４３およびＳ４４と、制御端子１２０と、を備える。

制御端子１２０は、デジタル制御信号の入力端子である。つまり、制御端子１２０は、スイッチトキャパシタ回路２０を制御するためのデジタル制御信号を受けるための端子である。制御端子１２０を介して受けるデジタル制御信号としては、例えば、データ信号とクロック信号とを送信するソース同期方式の制御信号を用いることができるが、これに限定されない。例えば、デジタル制御信号にクロック埋め込み方式が適用されてもよい。

キャパシタＣ１１～Ｃ１６の各々は、フライングキャパシタ（トランスファキャパシタと呼ばれる場合もある）として機能する。つまり、キャパシタＣ１１～Ｃ１６の各々は、プリレギュレータ回路１０から供給された第１電圧を昇圧または降圧するために用いられる。より具体的には、キャパシタＣ１１～Ｃ１６は、４つのノードＮ１～Ｎ４においてＶ１：Ｖ２：Ｖ３：Ｖ４＝１：２：３：４を満たす電圧Ｖ１～Ｖ４（グランド電位に対する電圧）が維持されるように、キャパシタＣ１１～Ｃ１６とノードＮ１～Ｎ４との間で電荷を移動させる。この電圧Ｖ１～Ｖ４が複数の離散的な電圧レベルをそれぞれ有する複数の離散的な第２電圧に相当する。

キャパシタＣ１１は、２つの電極を有する。キャパシタＣ１１の２つの電極の一方は、スイッチＳ１１の一端およびスイッチＳ１２の一端に接続される。キャパシタＣ１１の２つの電極の他方は、スイッチＳ２１の一端およびスイッチＳ２２の一端に接続される。

キャパシタＣ１２は、第１キャパシタの一例であり、２つの電極（第１電極および第２電極の一例）を有する。キャパシタＣ１２の２つの電極の一方は、スイッチＳ２１の一端およびスイッチＳ２２の一端に接続される。キャパシタＣ１２の２つの電極の他方は、スイッチＳ３１の一端およびスイッチＳ３２の一端に接続される。

キャパシタＣ１３は、２つの電極を有する。キャパシタＣ１３の２つの電極の一方は、スイッチＳ３１の一端およびスイッチＳ３２の一端に接続される。キャパシタＣ１３の２つの電極の他方は、スイッチＳ４１の一端およびスイッチＳ４２の一端に接続される。

キャパシタＣ１４は、２つの電極を有する。キャパシタＣ１４の２つの電極の一方は、スイッチＳ１３の一端およびスイッチＳ１４の一端に接続される。キャパシタＣ１４の２つの電極の他方は、スイッチＳ２３の一端およびスイッチＳ２４の一端に接続される。

キャパシタＣ１５は、第２キャパシタの一例であり、２つの電極（第３電極および第４電極の一例）を有する。キャパシタＣ１５の２つの電極の一方は、スイッチＳ２３の一端およびスイッチＳ２４の一端に接続される。キャパシタＣ１５の２つの電極の他方は、スイッチＳ３３の一端およびスイッチＳ３４の一端に接続される。

キャパシタＣ１６は、２つの電極を有する。キャパシタＣ１６の２つの電極の一方は、スイッチＳ３３の一端およびスイッチＳ３４の一端に接続される。キャパシタＣ１６の２つの電極の他方は、スイッチＳ４３の一端およびスイッチＳ４４の一端に接続される。

なお、キャパシタＣ１１およびＣ１３も、第１キャパシタの一例であり、キャパシタＣ１４およびＣ１６も、第２キャパシタの一例である。

キャパシタＣ１１及およびＣ１４のセットと、キャパシタＣ１２およびＣ１５のセットと、キャパシタＣ１３およびＣ１６のセットとの各々は、第１フェーズおよび第２フェーズが繰り返されることで相補的に充電および放電を行うことができる。

具体的には、第１フェーズでは、スイッチＳ１２、Ｓ１３、Ｓ２２、Ｓ２３、Ｓ３２、Ｓ３３、Ｓ４２およびＳ４３がオンにされる。これにより、例えば、キャパシタＣ１２の２つの電極の一方はノードＮ３に接続され、キャパシタＣ１２の２つの電極の他方およびキャパシタＣ１５の２つの電極の一方はノードＮ２に接続され、キャパシタＣ１５の２つの電極の他方はノードＮ１に接続される。

一方、第２フェーズでは、スイッチＳ１１、Ｓ１４、Ｓ２１、Ｓ２４、Ｓ３１、Ｓ３４、Ｓ４１およびＳ４４がオンにされる。これにより、例えば、キャパシタＣ１５の２つの電極の一方はノードＮ３に接続され、キャパシタＣ１５の２つの電極の他方およびキャパシタＣ１２の２つの電極の一方はノードＮ２に接続され、キャパシタＣ１２の２つの電極の他方は、ノードＮ１に接続される。

このような第１フェーズおよび第２フェーズが繰り返されることにより、例えばキャパシタＣ１２およびＣ１５の一方がノードＮ２から充電されているときに、キャパシタＣ１２およびＣ１５の他方がキャパシタＣ３０に放電することができる。つまり、キャパシタＣ１２およびＣ１５は、相補的に充電および放電を行うことができる。キャパシタＣ１２およびＣ１５は、相補的に充電および放電を行う一対のフライングキャパシタである。

なお、キャパシタＣ１１、Ｃ１２およびＣ１３（第１キャパシタ）のいずれかとＣ１４、Ｃ１５およびＣ１６のいずれか（第２キャパシタ）とのセットも、適宜スイッチを切り替えることで、キャパシタＣ１２およびＣ１５のセットと同様に、相補的にノードからの充電および平滑キャパシタへの放電を行う一対のフライングキャパシタとなる。

キャパシタＣ１０、Ｃ２０、Ｃ３０およびＣ４０の各々は、平滑キャパシタとして機能する。つまり、キャパシタＣ１０、Ｃ２０、Ｃ３０およびＣ４０の各々は、ノードＮ１～Ｎ４における電圧Ｖ１～Ｖ４の保持および平滑化に用いられる。

キャパシタＣ１０は、第３キャパシタの一例であり、ノードＮ１およびグランドの間に接続される。具体的には、キャパシタＣ１０の２つの電極の一方（第５電極）は、ノードＮ１に接続される。一方、キャパシタＣ１０の２つの電極の他方（第６電極）は、グランドに接続される。

キャパシタＣ２０は、ノードＮ２およびＮ１の間に接続される。具体的には、キャパシタＣ２０の２つの電極の一方は、ノードＮ２に接続される。一方、キャパシタＣ２０の２つの電極の他方は、ノードＮ１に接続される。

キャパシタＣ３０は、ノードＮ３およびＮ２の間に接続される。具体的には、キャパシタＣ３０の２つの電極の一方は、ノードＮ３に接続される。一方、キャパシタＣ３０の２つの電極の他方は、ノードＮ２に接続される。

キャパシタＣ４０は、ノードＮ４およびＮ３の間に接続される。具体的には、キャパシタＣ４０の２つの電極の一方は、ノードＮ４に接続される。一方、キャパシタＣ４０の２つの電極の他方は、ノードＮ３に接続される。

スイッチＳ１１は、キャパシタＣ１１の２つの電極の一方とノードＮ３との間に接続される。具体的には、スイッチＳ１１の一端は、キャパシタＣ１１の２つの電極の一方に接続される。一方、スイッチＳ１１の他端は、ノードＮ３に接続される。

スイッチＳ１２は、キャパシタＣ１１の２つの電極の一方とノードＮ４との間に接続される。具体的には、スイッチＳ１２の一端は、キャパシタＣ１１の２つの電極の一方に接続される。一方、スイッチＳ１２の他端は、ノードＮ４に接続される。

スイッチＳ２１は、第１スイッチの一例であり、キャパシタＣ１２の２つの電極の一方とノードＮ２との間に接続される。具体的には、スイッチＳ２１の一端は、キャパシタＣ１２の２つの電極の一方およびキャパシタＣ１１の２つの電極の他方に接続される。一方、スイッチＳ２１の他端は、ノードＮ２に接続される。

スイッチＳ２２は、第３スイッチの一例であり、キャパシタＣ１２の２つの電極の一方とノードＮ３との間に接続される。具体的には、スイッチＳ２２の一端は、キャパシタＣ１２の２つの電極の一方およびキャパシタＣ１１の２つの電極の他方に接続される。一方、スイッチＳ２２の他端は、ノードＮ３に接続される。

スイッチＳ３１は、第４スイッチの一例であり、キャパシタＣ１２の２つの電極の他方とノードＮ１との間に接続される。具体的には、スイッチＳ３１の一端は、キャパシタＣ１２の２つの電極の他方およびキャパシタＣ１３の２つの電極の一方に接続される。一方、スイッチＳ３１の他端は、ノードＮ１に接続される。

スイッチＳ３２は、第２スイッチの一例であり、キャパシタＣ１２の２つの電極の他方とノードＮ２との間に接続される。具体的には、スイッチＳ３２の一端は、キャパシタＣ１２の２つの電極の他方およびキャパシタＣ１３の２つの電極の一方に接続される。一方、スイッチＳ３２の他端は、ノードＮ２に接続される。つまり、スイッチＳ３２の他端は、スイッチＳ２１の他端に接続される。

スイッチＳ４１は、キャパシタＣ１３の２つの電極の他方とグランドとの間に接続される。具体的には、スイッチＳ４１の一端は、キャパシタＣ１３の２つの電極の他方に接続される。一方、スイッチＳ４１の他端は、グランドに接続される。

スイッチＳ４２は、キャパシタＣ１３の２つの電極の他方とノードＮ１との間に接続される。具体的には、スイッチＳ４２の一端は、キャパシタＣ１３の２つの電極の他方に接続される。一方、スイッチＳ４２の他端は、ノードＮ１に接続される。つまり、スイッチＳ４２の他端は、スイッチＳ３１の他端に接続される。

スイッチＳ１３は、キャパシタＣ１４の２つの電極の一方とノードＮ３との間に接続される。具体的には、スイッチＳ１３の一端は、キャパシタＣ１４の２つの電極の一方に接続される。一方、スイッチＳ１３の他端は、ノードＮ３に接続される。つまり、スイッチＳ１３の他端は、スイッチＳ１１の他端およびスイッチＳ２２の他端に接続される。

スイッチＳ１４は、キャパシタＣ１４の２つの電極の一方とノードＮ４との間に接続される。具体的には、スイッチＳ１４の一端は、キャパシタＣ１４の２つの電極の一方に接続される。一方、スイッチＳ１４の他端は、ノードＮ４に接続される。つまり、スイッチＳ１４の他端は、スイッチＳ１２の他端に接続される。

スイッチＳ２３は、第５スイッチの一例であり、キャパシタＣ１５の２つの電極の一方とノードＮ２との間に接続される。具体的には、スイッチＳ２３の一端は、キャパシタＣ１５の２つの電極の一方およびキャパシタＣ１４の２つの電極の他方に接続される。一方、スイッチＳ２３の他端は、ノードＮ２に接続される。つまり、スイッチＳ２３の他端は、スイッチＳ２１の他端およびスイッチＳ３２の他端に接続される。

スイッチＳ２４は、第７スイッチの一例であり、キャパシタＣ１５の２つの電極の一方とノードＮ３との間に接続される。具体的には、スイッチＳ２４の一端は、キャパシタＣ１５の２つの電極の一方およびキャパシタＣ１４の２つの電極の他方に接続される。一方、スイッチＳ２４の他端は、ノードＮ３に接続される。つまり、スイッチＳ２４の他端は、スイッチＳ１１の他端、スイッチＳ２２の他端およびスイッチＳ１３の他端に接続される。

スイッチＳ３３は、第８スイッチの一例であり、キャパシタＣ１５の２つの電極の他方とノードＮ１との間に接続される。具体的には、スイッチＳ３３の一端は、キャパシタＣ１５の２つの電極の他方およびキャパシタＣ１６の２つの電極の一方に接続される。一方、スイッチＳ３３の他端は、ノードＮ１に接続される。つまり、スイッチＳ３３の他端は、スイッチＳ３１の他端およびスイッチＳ４２の他端に接続される。

スイッチＳ３４は、第６スイッチの一例であり、キャパシタＣ１５の２つの電極の他方とノードＮ２との間に接続される。具体的には、スイッチＳ３４の一端は、キャパシタＣ１５の２つの電極の他方およびキャパシタＣ１６の２つの電極の一方に接続される。一方、スイッチＳ３４の他端は、ノードＮ２に接続される。つまり、スイッチＳ３４の他端は、スイッチＳ２１の他端、スイッチＳ３２の他端およびスイッチＳ２３の他端に接続される。

スイッチＳ４３は、キャパシタＣ１６の２つの電極の他方とグランドとの間に接続される。具体的には、スイッチＳ４３の一端は、キャパシタＣ１６の２つの電極の他方に接続される。一方、スイッチＳ４３の他端は、グランドに接続される。

スイッチＳ４４は、キャパシタＣ１６の２つの電極の他方とノードＮ１との間に接続される。具体的には、スイッチＳ４４の一端は、キャパシタＣ１６の２つの電極の他方に接続される。一方、スイッチＳ４４の他端は、ノードＮ１に接続される。つまり、スイッチＳ４４の他端は、スイッチＳ３１の他端、スイッチＳ４２の他端およびスイッチＳ３３の他端に接続される。

スイッチＳ１２、Ｓ１３、Ｓ２２、Ｓ２３、Ｓ３２、Ｓ３３、Ｓ４２およびＳ４３を含む第１セットのスイッチと、スイッチＳ１１、Ｓ１４、Ｓ２１、Ｓ２４、Ｓ３１、Ｓ３４、Ｓ４１およびＳ４４を含む第２セットのスイッチとは、相補的にオンおよびオフが切り替えられる。具体的には、第１フェーズでは、第１セットのスイッチがオンにされ、第２セットのスイッチがオフにされる。逆に、第２フェーズでは、第１セットのスイッチがオフにされ、第２セットのスイッチがオンにされる。

例えば、第１フェーズおよび第２フェーズに一方において、キャパシタＣ１１～Ｃ１３からキャパシタＣ１０～Ｃ４０への充電が実行され、第１フェーズおよび第２フェーズに他方において、キャパシタＣ１４～Ｃ１６からキャパシタＣ１０～Ｃ４０への充電が実行される。つまり、キャパシタＣ１０～Ｃ４０には、常にキャパシタＣ１１～Ｃ１３またはキャパシタＣ１４～Ｃ１６から充電されるので、ノードＮ１～Ｎ４から出力スイッチ回路３０へ高速で電流が流れても、ノードＮ１～Ｎ４には高速で電荷が補充されるので、ノードＮ１～Ｎ４の電位変動を抑制できる。

このように動作することで、スイッチトキャパシタ回路２０は、キャパシタＣ１０、Ｃ２０、Ｃ３０およびＣ４０のそれぞれの両端でほぼ等しい電圧を維持することができる。具体的には、Ｖ１～Ｖ４のラベルが付された４つのノードにおいて、Ｖ１：Ｖ２：Ｖ３：Ｖ４＝１：２：３：４を満たす電圧Ｖ１～Ｖ４（グランド電位に対する電圧）が維持される。電圧Ｖ１～Ｖ４の電圧レベルは、スイッチトキャパシタ回路２０によって出力スイッチ回路３０に供給される複数の離散的な電圧レベルに対応する。

なお、電圧比Ｖ１：Ｖ２：Ｖ３：Ｖ４は、１：２：３：４に限定されない。例えば、電圧比Ｖ１：Ｖ２：Ｖ３：Ｖ４は、１：２：４：８であってもよい。

また、図３に示したスイッチトキャパシタ回路２０の構成は、一例であり、これに限定されない。図３において、スイッチトキャパシタ回路２０は、４つの離散的な電圧レベルの電圧を供給可能に構成されていたが、これに限定されない。スイッチトキャパシタ回路２０は、２以上の任意の数の離散的な電圧レベルの電圧を供給可能に構成されてもよい。例えば、２つの離散的な電圧レベルの電圧が供給される場合、スイッチトキャパシタ回路２０は、少なくとも、キャパシタＣ１２およびＣ１５と、スイッチＳ２１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ２３、Ｓ２４、Ｓ３３およびＳ３４と、を備えればよい。

［１．２．２ 出力スイッチ回路３０の回路構成］
次に、出力スイッチ回路３０の回路構成について説明する。出力スイッチ回路３０は、図３に示すように、入力端子１３１～１３４と、スイッチＳ５１、Ｓ５２、Ｓ５３およびＳ５４と、出力端子１３０と、制御端子１３５と、を備える。

出力端子１３０は、フィルタ回路４０に接続される。出力端子１３０は、フィルタ回路４０を介して電力増幅回路２に、電圧Ｖ１～Ｖ４の中から選択された少なくとも１つの電圧を電源電圧Ｖ_ＥＴとして供給するための端子である。なお、上述したように、出力スイッチ回路３０には電圧降下および／またはノイズ等を発生させる様々な回路素子および／または配線が含まれ得るので、出力端子１３０で観測される電源電圧Ｖ_ＥＴには、電圧Ｖ１～Ｖ４とは異なる電圧が含まれ得る。

入力端子１３１～１３４は、スイッチトキャパシタ回路２０のノードＮ４～Ｎ１にそれぞれ接続される。入力端子１３１～１３４は、スイッチトキャパシタ回路２０から電圧Ｖ４～Ｖ１を受けるための端子である。

制御端子１３５は、デジタル制御信号の入力端子である。つまり、制御端子１３５は、電圧Ｖ１～Ｖ４のうちの１つを示すデジタル制御信号を受けるための端子である。出力スイッチ回路３０は、デジタル制御信号が示す電圧レベルを選択するように、スイッチＳ５１～Ｓ５４のオン／オフを制御する。

制御端子１３５を介して受けるデジタル制御信号としては、２つのデジタル制御論理（ＤＣＬ：Digital Control Logic/Line）信号を用いることができる。２つのＤＣＬ信号の各々は１ビット信号である。電圧Ｖ１～Ｖ４のうちの１つは、２つの１ビット信号の組み合わせによって示される。例えば、Ｖ１、Ｖ２、Ｖ３およびＶ４は、「００」、「０１」、「１０」および「１１」によってそれぞれ示される。電圧レベルの表現には、グレイコード（Gray code）が用いられてもよい。なお、この場合には、２つのＤＣＬ信号を受けるため、２つの制御端子が設けられる。また、ＤＣＬ信号の数としては、電圧レベルの数に応じて１以上の任意の数が用いられてもよい。また、ＤＣＬ信号は、２ビット以上の信号であってもよい。また、デジタル制御信号は、１以上のＤＣＬ信号であってもよく、また、ソース同期方式の制御信号が用いられてもよい。

スイッチＳ５１は、入力端子１３１と出力端子１３０との間に接続される。具体的には、スイッチＳ５１は、入力端子１３１に接続された端子と、出力端子１３０に接続された端子と、を有する。この接続構成において、スイッチＳ５１は、オン／オフを切り替えることで、入力端子１３１と出力端子１３０との接続および非接続を切り替えることができる。

スイッチＳ５２は、第１０スイッチの一例であり、入力端子１３２と出力端子１３０との間に接続される。具体的には、スイッチＳ５２は、入力端子１３２に接続された端子と、出力端子１３０に接続された端子と、を有する。この接続構成において、スイッチＳ５２は、オン／オフを切り替えることで、入力端子１３２と出力端子１３０との接続および非接続を切り替えることができる。

スイッチＳ５３は、第９スイッチの一例であり、入力端子１３３と出力端子１３０との間に接続される。具体的には、スイッチＳ５３は、入力端子１３３に接続された端子と、出力端子１３０に接続された端子と、を有する。この接続構成において、スイッチＳ５３は、オン／オフを切り替えることで、入力端子１３３と出力端子１３０との接続および非接続を切り替えることができる。

スイッチＳ５４は、入力端子１３４と出力端子１３０との間に接続される。具体的には、スイッチＳ５４は、入力端子１３４に接続された端子と、出力端子１３０に接続された端子と、を有する。この接続構成において、スイッチＳ５４は、オン／オフを切り替えることで、入力端子１３４と出力端子１３０との接続および非接続を切り替えることができる。

これらのスイッチＳ５１～Ｓ５４は排他的にオンになるように制御される。つまり、スイッチＳ５１～Ｓ５４のいずれかのみがオンにされ、スイッチＳ５１～Ｓ５４の残りがオフにされる。これにより、出力スイッチ回路３０は、電圧Ｖ１～Ｖ４の中から選択された１つの電圧を出力することができる。

なお、図３に示した出力スイッチ回路３０の構成は、一例であり、これに限定されない。特にスイッチＳ５１～Ｓ５４は、４つの入力端子１３１～１３４のいずれかを選択して出力端子１３０に接続できればよく、どのような構成であってもよい。例えば、出力スイッチ回路３０は、さらに、スイッチＳ５１～Ｓ５３とスイッチＳ５４および出力端子１３０との間に接続されたスイッチを備えてもよい。また例えば、出力スイッチ回路３０は、さらに、スイッチＳ５１およびＳ５２とスイッチＳ５３およびＳ５４ならびに出力端子１３０との間に接続されたスイッチを備えてもよい。

また、例えば、２つの離散的な電圧レベルの第２電圧から１つの電圧を選択する場合、出力スイッチ回路３０は、少なくとも、スイッチＳ５２およびＳ５３を備えればよい。

また、出力スイッチ回路３０は、２以上の電圧を出力可能に構成されてもよい。この場合、出力スイッチ回路３０は、さらに、スイッチＳ５１～Ｓ５４のセットと同様の追加のスイッチセットと追加の出力端子とを必要な数だけ備えればよい。

［１．２．３ プリレギュレータ回路１０の回路構成］
次に、プリレギュレータ回路１０の回路構成について説明する。図３に示すように、プリレギュレータ回路１０は、入力端子１１０と、出力端子１１１～１１４と、インダクタ接続端子１１５および１１６と、制御端子１１７と、スイッチＳ６１、Ｓ６２、Ｓ６３、Ｓ７１およびＳ７２と、パワーインダクタＬ７１と、キャパシタＣ６１、Ｃ６２、Ｃ６３およびＣ６４と、を備える。

入力端子１１０は、第３入力端子の一例であり、直流電圧の入力端子である。つまり、入力端子１１０は、直流電源５０から入力電圧を受けるための端子である。

出力端子１１１は、電圧Ｖ４の出力端子である。つまり、出力端子１１１は、スイッチトキャパシタ回路２０に電圧Ｖ４を供給するための端子である。出力端子１１１は、スイッチトキャパシタ回路２０のノードＮ４に接続される。

出力端子１１２は、電圧Ｖ３の出力端子である。つまり、出力端子１１２は、スイッチトキャパシタ回路２０に電圧Ｖ３を供給するための端子である。出力端子１１２は、スイッチトキャパシタ回路２０のノードＮ３に接続される。

出力端子１１３は、電圧Ｖ２の出力端子である。つまり、出力端子１１３は、スイッチトキャパシタ回路２０に電圧Ｖ２を供給するための端子である。出力端子１１３は、スイッチトキャパシタ回路２０のノードＮ２に接続される。

出力端子１１４は、電圧Ｖ１の出力端子である。つまり、出力端子１１４は、スイッチトキャパシタ回路２０に電圧Ｖ１を供給するための端子である。出力端子１１４は、スイッチトキャパシタ回路２０のノードＮ１に接続される。

インダクタ接続端子１１５は、パワーインダクタＬ７１の一端に接続される。インダクタ接続端子１１６は、パワーインダクタＬ７１の他端に接続される。

制御端子１１７は、デジタル制御信号の入力端子である。つまり、制御端子１１７は、プリレギュレータ回路１０を制御するためのデジタル制御信号を受けるための端子である。

スイッチＳ７１は、第１１スイッチの一例であり、入力端子１１０とパワーインダクタＬ７１の一端との間に接続される。具体的には、スイッチＳ７１は、入力端子１１０に接続される端子と、インダクタ接続端子１１５を介してパワーインダクタＬ７１の一端に接続される端子と、を有する。この接続構成において、スイッチＳ７１は、オン／オフを切り替えることで、入力端子１１０とパワーインダクタＬ７１の一端との間の接続および非接続を切り替えることができる。

スイッチＳ７２は、第１２スイッチの一例であり、パワーインダクタＬ７１の一端とグランドとの間に接続される。具体的には、スイッチＳ７２は、インダクタ接続端子１１５を介してパワーインダクタＬ７１の一端に接続される端子と、グランドに接続される端子と、を有する。この接続構成において、スイッチＳ７２は、オン／オフを切り替えることで、パワーインダクタＬ７１の一端とグランドとの間の接続および非接続を切り替えることができる。

スイッチＳ６１は、パワーインダクタＬ７１の他端と出力端子１１１との間に接続される。具体的には、スイッチＳ６１は、パワーインダクタＬ７１の他端に接続された端子と、出力端子１１１に接続された端子と、有する。この接続構成において、スイッチＳ６１は、オン／オフを切り替えることで、パワーインダクタＬ７１の他端と出力端子１１１との間の接続および非接続を切り替えることができる。

スイッチＳ６２は、パワーインダクタＬ７１の他端と出力端子１１２との間に接続される。具体的には、スイッチＳ６２は、パワーインダクタＬ７１の他端に接続された端子と、出力端子１１２に接続された端子と、有する。この接続構成において、スイッチＳ６２は、オン／オフを切り替えることで、パワーインダクタＬ７１の他端と出力端子１１２との間の接続および非接続を切り替えることができる。

スイッチＳ６３は、パワーインダクタＬ７１の他端と出力端子１１３との間に接続される。具体的には、スイッチＳ６３は、パワーインダクタＬ７１の他端に接続された端子と、出力端子１１３に接続された端子と、有する。この接続構成において、スイッチＳ６３は、オン／オフを切り替えることで、パワーインダクタＬ７１の他端と出力端子１１３との間の接続および非接続を切り替えることができる。

キャパシタＣ６１は、出力端子１１１と出力端子１１２との間に接続されている。キャパシタＣ６１の２つの電極の一方は、スイッチＳ６１と出力端子１１１とに接続され、キャパシタＣ６１の２つの電極の他方は、スイッチＳ６２と出力端子１１２とキャパシタＣ６２の２つの電極の一方とに接続される。

キャパシタＣ６２は、出力端子１１２と出力端子１１３との間に接続されている。キャパシタＣ６２の２つの電極の一方は、スイッチＳ６２と出力端子１１２とキャパシタＣ６１の２つの電極の他方とに接続され、キャパシタＣ６２の２つの電極の他方は、スイッチＳ６３と出力端子１１３とキャパシタＣ６３の２つの電極の一方とを接続する経路に接続される。

キャパシタＣ６３は、第４キャパシタの一例であり、出力端子１１３と出力端子１１４との間に接続されている。キャパシタＣ６３の２つの電極の一方は、スイッチＳ６３と出力端子１１３とキャパシタＣ６２の２つの電極の他方とに接続され、キャパシタＣ６３の２つの電極の他方は、出力端子１１４とキャパシタＣ６４の２つの電極の一方とに接続される。

キャパシタＣ６４は、出力端子１１４とグランドとの間に接続されている。キャパシタＣ６４の２つの電極の一方は、出力端子１１４とキャパシタＣ６３の２つの電極の他方とに接続され、キャパシタＣ６４の２つの電極の他方は、グランドに接続される。

スイッチＳ６１～Ｓ６３は、排他的にオンになるように制御される。つまり、スイッチＳ６１～Ｓ６３のいずれかのみがオンにされ、スイッチＳ６１～Ｓ６３の残りがオフにされる。スイッチＳ６１～Ｓ６３のいずれをオンとするかにより、電圧Ｖ１～Ｖ４の電圧レベルを変化させることが可能となる。

このように構成されたプリレギュレータ回路１０は、出力端子１１１～１１３の少なくとも１つを介してスイッチトキャパシタ回路２０に電荷を供給する。

なお、入力電圧（第３電圧）を１つの第１電圧に変換する場合、プリレギュレータ回路１０は、少なくとも、スイッチＳ７１およびＳ７２と、パワーインダクタＬ７１と、を備えればよい。

［１．２．４ フィルタ回路４０の回路構成］
次に、フィルタ回路４０の回路構成について説明する。フィルタ回路４０は、図３に示すように、インダクタＬ５１、Ｌ５２およびＬ５３と、キャパシタＣ５１およびＣ５２と、抵抗Ｒ５１と、入力端子１４０と、出力端子１４１と、を備える。

入力端子１４０は、出力スイッチ回路３０で選択された第２電圧の入力端子である。つまり、入力端子１４０は、複数の電圧Ｖ１～Ｖ４の中から選択された第２電圧を受けるための端子である。

出力端子１４１は、電源電圧Ｖ_ＥＴの出力端子である。つまり、出力端子１４１は、電力増幅回路２に電源電圧Ｖ_ＥＴを供給するための端子である。

インダクタＬ５１とインダクタＬ５２とは、入力端子１４０と出力端子１４１との間で、互いに直列接続されている。インダクタＬ５３と抵抗Ｒ５１との直列接続回路は、インダクタＬ５１に並列接続されている。キャパシタＣ５１は、インダクタＬ５１およびＬ５２の接続点とグランドとの間に接続されている。キャパシタＣ５２は、出力端子１４１とグランドとの間に接続されている。

上記構成において、フィルタ回路４０は、直列腕経路にインダクタが配置され、並列腕経路のキャパシタが配置されたＬＣローパスフィルタを構成している。これにより、フィルタ回路４０は、電源電圧に含まれる高周波成分を低減することができる。例えば、所定バンドが周波数分割複信（ＦＤＤ：Frequency Division Duplex）用の周波数バンドである場合、フィルタ回路４０は、所定バンドのダウンリンク動作バンドの成分を低減するように構成される。

なお、図３に示したフィルタ回路４０の構成は、一例であり、これに限定されない。フィルタ回路４０は、除去すべき帯域により、バンドパスフィルタまたはハイパスフィルタを構成してもよい。

また、フィルタ回路４０は、２以上のＬＣフィルタを備えてもよい。上記２以上のＬＣフィルタが出力端子１３０に共通接続され、各ＬＣフィルタが、異なるバンドのそれぞれに対応した通過帯域または減衰帯域を有していればよい。または、２以上のＬＣフィルタで構成された第１のフィルタ群が出力スイッチ回路３０の第１出力端子に接続され、別の２以上のＬＣフィルタで構成された第２のフィルタ群が出力スイッチ回路３０の第２出力端子に接続され、各ＬＣフィルタが、異なるバンドのそれぞれに対応した通過帯域または減衰帯域を有していてもよい。この場合には、フィルタ回路４０は２以上の出力端子を有し、電力増幅回路２に、同時に２以上の電源電圧Ｖ_ＥＴを出力してもよい。

ここで、スイッチトキャパシタ回路２０および出力スイッチ回路３０の各スイッチを１チップのスイッチ集積回路としてモジュール基板に搭載したトラッカモジュールを構成する場合、スイッチトキャパシタ回路２０のスイッチとキャパシタとを結ぶ配線が長くなることが想定される。上記配線には、デジタルＥＴを適用することにより、上記キャパシタの高速な充放電による大電流が流れる。このため、上記配線には大電流を低抵抗で流すことが要求されるが、上記配線が長くなると当該配線での抵抗損失が大きくなり、また抵抗損失を回避すべく上記配線を太くするとインピーダンスがずれてしまい、トラッカモジュールから出力される電源電圧Ｖ_ＥＴの出力波形が劣化する可能性がある。

以下では、本実施の形態に係る電源回路１を搭載したトラッカモジュールにおいて、電源電圧Ｖ_ＥＴの出力特性の劣化を抑制する構成について説明する。

［２ 実施例に係るトラッカモジュール１００の部品配置構成］
図４は、実施例に係るトラッカモジュール１００の平面図である。また、図５は、実施例に係るトラッカモジュール１００の第１の断面図であり、具体的には、図４のＶ－Ｖ線における断面図である。また、図６は、実施例に係るトラッカモジュール１００の第２の断面図であり、具体的には、図４のＶＩ－ＶＩ線における断面図である。なお、図４には、モジュール基板９０の互いに対向する主面９０ａおよび９０ｂのうち、主面９０ａをｚ軸正方向側から見た場合の回路部品の配置図が示されている。

本実施例に係るトラッカモジュール１００は、実施の形態に係る電源回路１を構成する各回路部品の一部の配置構成を具体的に示したものである。

図４～図６に示すように、本実施例に係るトラッカモジュール１００は、モジュール基板９０と、集積回路８０と、キャパシタＣ１０、Ｃ２０、Ｃ３０、Ｃ４０、Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６、Ｃ５１、Ｃ５２、Ｃ６１、Ｃ６２、Ｃ６３およびＣ６４と、インダクタＬ５１、Ｌ５２およびＬ５３と、抵抗Ｒ５１と、樹脂部材９１と、を備える。

モジュール基板９０は、互いに対向する主面９０ａおよび主面９０ｂを有し、トラッカモジュール１００を構成する回路部品を実装する基板である。モジュール基板９０としては、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス（Low Temperature Co-fired Ceramics：ＬＴＣＣ）基板、高温同時焼成セラミックス（High Temperature Co-fired Ceramics：ＨＴＣＣ）基板、部品内蔵基板、再配線層（Redistribution Layer：ＲＤＬ）を有する基板、または、プリント基板等が用いられる。

集積回路８０は、半導体ＩＣ（Integrated Circuit）であり、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）を用いて構成され、具体的にはＳＯＩ（Silicon on Insulator）プロセスにより製造される。集積回路８０は、ＧａＡｓ、ＳｉＧｅおよびＧａＮのうちの少なくとも１つで構成されてもよい。なお、集積回路８０の半導体材料は、上述した材料に限定されない。

集積回路８０は、ＰＲスイッチ部１０Ａと、ＳＣスイッチ部２０Ａと、ＯＳスイッチ部３０Ａと、複数の入出力電極８１と、を有する。

ＰＲスイッチ部１０Ａは、プリレギュレータ回路１０に含まれるスイッチで構成されている。具体的には、ＰＲスイッチ部１０Ａは、スイッチＳ６１、Ｓ６２、Ｓ６３、Ｓ７１、およびＳ７２を含む。

ＳＣスイッチ部２０Ａは、スイッチトキャパシタ回路２０に含まれるスイッチで構成されている。具体的には、ＳＣスイッチ部２０Ａは、スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４、Ｓ２１、Ｓ２２、Ｓ２３、Ｓ２４、Ｓ３１、Ｓ３２、Ｓ３３、Ｓ３４、Ｓ４１、Ｓ４２、Ｓ４３およびＳ４４を含む。

ＯＳスイッチ部３０Ａは、出力スイッチ回路３０に含まれるスイッチで構成されている。具体的には、ＯＳスイッチ部３０Ａは、スイッチＳ５１、Ｓ５２、Ｓ５３、およびＳ５４を含む。

キャパシタＣ１０、Ｃ２０、Ｃ３０、Ｃ４０、Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、およびＣ１６は、スイッチトキャパシタ回路２０に含まれるキャパシタである。また、キャパシタＣ５１およびＣ５２は、フィルタ回路４０に含まれるキャパシタである。また、キャパシタＣ６１、Ｃ６２、Ｃ６３およびＣ６４は、プリレギュレータ回路１０に含まれるキャパシタである。

複数の入出力電極８１は、モジュール基板９０に形成された配線層またはビア導体などを介して、主面９０ａ上に配置された複数の回路部品または主面９０ｂ上に配置された複数の外部接続電極１５０などに電気的に接続される。複数の入出力電極８１は、入力電極８１１を含む。

入力電極８１１は、入力端子の一例であり、外部接続電極１５０（制御端子１３５）を経由して、トラッカモジュール１００の外部に配置されるＲＦＩＣ５に接続される。

樹脂部材９１は、主面９０ａに配置され、トラッカモジュール１００を構成する回路部品の一部および主面９０ａを覆っている。樹脂部材９１は、トラッカモジュール１００を構成する回路部品の機械強度および耐湿性などの信頼性を確保する機能を有している。なお、樹脂部材９１は、本実施例に係るトラッカモジュール１００に必須の構成要素ではない。

なお、トラッカモジュール１００は、上述したキャパシタＣ１０～Ｃ６４のうち、スイッチトキャパシタ回路２０に含まれるキャパシタのうちの少なくとも１つを備えていればよい。また、集積回路８０は、ＳＣスイッチ部２０ＡおよびＯＳスイッチ部３０Ａを有していればよく、さらに、ＳＣスイッチ部２０Ａは、上述したスイッチＳ１１～Ｓ４４のうちの少なくとも１つを有していればよく、ＯＳスイッチ部３０Ａは、上述したスイッチＳ５１～Ｓ５４のうちの少なくとも１つを有していればよい。

また、集積回路８０は、ＳＣスイッチ部２０ＡおよびＯＳスイッチ部３０Ａを有し、集積回路８０と異なる集積回路がＰＲスイッチ部１０Ａを有していてもよい。この場合には、モジュール基板９０に、２つの集積回路のうち集積回路８０のみが配置されていてもよいし、当該２つの集積回路が配置されていてもよい。

また、主面９０ｂには、外部接続電極１５０が配置されている。トラッカモジュール１００は、ＲＦＩＣ５、電力増幅回路２、およびトラッカモジュール１００のｚ軸負方向側に配置される外部基板と、複数の外部接続電極１５０を経由して、電気信号のやりとりを行う。また、複数の外部接続電極１５０のいくつかはグランド電位に設定される。

なお、外部接続電極１５０は、図５および図６に示すように、平面電極であってもよいし、また、主面９０ｂ上に形成されたバンプ電極であってもよい。

また、図４には図示していないが、図３に示された各回路部品を接続する配線は、モジュール基板９０の内部、主面９０ａおよび９０ｂに形成されている。また、上記配線は、両端が主面９０ａ、９０ｂおよび回路部品のいずれかに接合されたボンディングワイヤであってもよく、また、回路部品の表面に形成された端子、電極または配線であってもよい。

トラッカモジュール１００において、集積回路８０とキャパシタＣ１１とは隣り合っており、集積回路８０とキャパシタＣ１３とは隣り合っており、集積回路８０とキャパシタＣ１４とは隣り合っており、集積回路８０とキャパシタＣ１５とは隣り合っており、集積回路８０とキャパシタＣ１６とは隣り合っている。

なお、本実施例において、集積回路８０とキャパシタＣ１１とが隣り合っているとは、集積回路８０とキャパシタＣ１１とが近接配置されていることであり、具体的には、互いに対面する集積回路８０の側面とキャパシタＣ１１の側面とで挟まれた空間に回路部品が存在しないことを意味する。なお、上記回路部品とは、トランジスタおよびダイオードなどの能動部品、ならびに、インダクタ、トランスフォーマ、キャパシタおよび抵抗などの受動部品を含み、端子、コネクタ、電極、配線および樹脂部材などは含まれない。

スイッチトキャパシタ回路２０では、キャパシタが充電および放電を高速で繰り返すことにより、高精度かつ安定した複数の第２電圧を出力スイッチ回路３０に供給することができる。このため、キャパシタと当該キャパシタに接続されるスイッチとを結ぶ配線は、高速かつ低抵抗で電荷移動できることが望ましい。

これに対して、集積回路８０とスイッチトキャパシタ回路２０のキャパシタとが隣り合うことで、当該キャパシタとＳＣスイッチ部２０Ａのスイッチとを結ぶ配線を短くできるので、スイッチトキャパシタ回路２０における上記配線の寄生抵抗および寄生インダクタンスを小さくできる。よって、スイッチトキャパシタ回路２０から高精度かつ安定した複数の第２電圧を出力スイッチ回路３０に供給することができるので、トラッカモジュール１００から出力される電源電圧Ｖ_ＥＴの出力波形が劣化することを抑制できる。

また、本実施例では、集積回路８０のＳＣスイッチ部２０Ａと、キャパシタＣ１１とが隣り合っている。

これによれば、キャパシタＣ１１とＳＣスイッチ部２０Ａのスイッチとを結ぶ配線を、より短くできるので、スイッチトキャパシタ回路２０における上記配線の寄生抵抗および寄生インダクタンスを、より小さくできる。

なお、キャパシタＣ１０～Ｃ１６の少なくとも１つと集積回路８０とが隣り合っていればよい。これによれば、上記少なくとも１つのキャパシタとＳＣスイッチ部２０Ａのスイッチとを結ぶ配線を短くできるので、当該配線の寄生抵抗および寄生インダクタンスを小さくできる。よって、スイッチトキャパシタ回路２０から高精度かつ安定した複数の第２電圧を出力スイッチ回路３０に供給することができる。

なお、集積回路８０とキャパシタＣ１１とは隣り合う、および／または、集積回路８０とキャパシタＣ１４とが隣り合うことが望ましい。

キャパシタＣ１１およびＣ１４は、スイッチトキャパシタ回路２０に含まれる複数のキャパシタのうち、最も高い電位（電圧Ｖ４）が印加されるキャパシタである。このため、キャパシタＣ１１に接続される配線、および、キャパシタＣ１４に接続される配線では、電荷移動量が最大となる。これに対して、上記配線を短くできることで、スイッチトキャパシタ回路２０から高精度かつ安定した高電圧レベルを有する第２電圧を出力スイッチ回路３０に供給することができ、トラッカモジュール１００から出力される電源電圧Ｖ_ＥＴの出力波形が劣化することを効果的に抑制できる。

また、上記平面視において、集積回路８０は矩形の外周形状を有しており、４つの辺８０１、８０２、８０３および８０４を有している。ここで、キャパシタＣ１４は辺８０１（第１辺）と隣り合い、キャパシタＣ１５は辺８０２（第２辺）と隣り合っている。

これによれば、キャパシタＣ１４に接続される配線およびキャパシタＣ１５に接続される配線を短くしつつ、当該２つの配線からの発熱を分散して放熱できるので、トラッカモジュール１００の放熱性が向上する。なお、集積回路８０の異なる２辺に分散配置される２つのキャパシタの組み合わせは、キャパシタＣ１４およびＣ１５に限定されず、スイッチトキャパシタ回路２０に含まれる複数のキャパシタのうちの任意の２つのキャパシタの組み合わせであればよい。

また、キャパシタＣ１３、Ｃ１０、Ｃ１６のそれぞれは、辺８０２と隣り合っている。キャパシタＣ１３とキャパシタＣ１６とは、相補的に充電および放電を行う一対のフライングキャパシタである。また、キャパシタＣ１０は、キャパシタＣ１３およびＣ１６の電圧、および、ノードＮ１の電圧を平滑化する平滑キャパシタである。

これによれば、キャパシタＣ１３、Ｃ１０、およびＣ１６の間を接続する配線を短くできるので、当該配線の寄生抵抗および寄生インダクタンスを小さくできる。よって、スイッチトキャパシタ回路２０から高精度かつ安定した複数の第２電圧を出力スイッチ回路３０に供給することができる。

さらに、キャパシタＣ１０は、キャパシタＣ１３とキャパシタＣ１６との間に配置されている。

これによれば、一対のフライングキャパシタの間に平滑キャパシタが配置されているので、キャパシタＣ１３およびキャパシタＣ１６からの発熱の相互作用を低減でき、効果的に放熱性を向上および特性劣化の抑制が実現される。

また、キャパシタＣ６１、Ｃ６２、Ｃ６３およびＣ６４のそれぞれは、集積回路８０と隣り合っている。

これによれば、集積回路８０とプリレギュレータ回路１０のキャパシタとが隣り合うことで、当該キャパシタとＰＲスイッチ部１０Ａのスイッチとを結ぶ配線を短くできるので、プリレギュレータ回路１０における上記配線の寄生抵抗および寄生インダクタンスを小さくできる。よって、プリレギュレータ回路１０から高精度かつ安定した第１電圧をスイッチトキャパシタ回路２０に供給することができ、トラッカモジュール１００から出力される電源電圧Ｖ_ＥＴの出力波形が劣化することを抑制できる。

また、本実施例では、集積回路８０のＰＲスイッチ部１０ＡとキャパシタＣ６１～Ｃ６４とが隣り合っている。

これによれば、キャパシタＣ６１～Ｃ６４とＰＲスイッチ部１０Ａのスイッチとを結ぶ配線を、より短くできるので、プリレギュレータ回路１０における上記配線の寄生抵抗および寄生インダクタンスを、より小さくできる。よって、ＰＲスイッチ部１０Ａのスイッチの切り替え時に、上記寄生インダクタンスに起因して発生するリンギングを抑制できる。

なお、キャパシタＣ６１～Ｃ６４の少なくとも１つと集積回路８０とが隣り合っていればよい。

また、本実施例では、集積回路８０とインダクタＬ５１、Ｌ５３、およびキャパシタＣ５１とが隣り合っている。

これによれば、集積回路８０とフィルタ回路４０の回路部品とが隣り合うことで、当該回路部品とＯＳスイッチ部３０Ａのスイッチとを結ぶ配線を短くできるので、フィルタ回路４０と出力スイッチ回路３０とを結ぶ配線の寄生抵抗および寄生インダクタンスを小さくできる。よって、フィルタ回路４０から高精度かつ安定した電源電圧Ｖ_ＥＴを出力できる。

また、本実施の形態では、集積回路８０のＯＳスイッチ部３０ＡとインダクタＬ５１、Ｌ５３、およびキャパシタＣ５１とが隣り合っている。

これによれば、インダクタＬ５１、Ｌ５３、およびキャパシタＣ５１とＯＳスイッチ部３０Ａのスイッチとを結ぶ配線を、より短くできるので、フィルタ回路４０と出力スイッチ回路３０とを結ぶ配線の寄生抵抗および寄生インダクタンスを、より小さくできる。よって、寄生抵抗により上記配線のインダクタンスのＱ値が低下してしまうことでフィルタ回路４０の通過特性および減衰特性が劣化することを抑制できる。

また、本実施例に係るトラッカモジュール１００は、モジュール基板９０と、プリレギュレータ回路１０（パワーインダクタＬ７１を除く）と、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、フィルタ回路４０と、を備える。

スイッチトキャパシタ回路２０は、スイッチＳ１１～Ｓ４４およびキャパシタＣ１０～Ｃ１６を有し、出力スイッチ回路３０は、スイッチＳ５１～Ｓ５４を有する。スイッチＳ１１～Ｓ４４およびスイッチＳ５１～Ｓ５４は、集積回路８０に含まれる。キャパシタＣ１０～Ｃ１６および集積回路８０は、モジュール基板９０に配置される。ここで、集積回路８０とキャパシタＣ１０～Ｃ１６の少なくとも１つとは隣り合っている。

これによれば、集積回路８０とスイッチトキャパシタ回路２０のキャパシタとが隣り合うことで、当該キャパシタとＳＣスイッチ部２０Ａのスイッチとを結ぶ配線を短くできるので、スイッチトキャパシタ回路２０における上記配線の寄生抵抗および寄生インダクタンスを小さくできる。よって、スイッチトキャパシタ回路２０から高精度かつ安定した複数の第２電圧を出力スイッチ回路３０に供給することができ、トラッカモジュール１００から出力される電源電圧Ｖ_ＥＴの出力波形が劣化することを抑制できる。

なお、トラッカモジュール１００は、プリレギュレータ回路１０およびフィルタ回路４０を備えなくてもよい。

［３ 効果など］
以上のように、本実施例に係るトラッカモジュール１００は、モジュール基板９０と、モジュール基板９０に配置された集積回路８０と、モジュール基板９０に配置され、入力電圧に基づいて複数の離散的電圧を生成するよう構成されたスイッチトキャパシタ回路２０に含まれるキャパシタと、を備え、集積回路８０は、スイッチトキャパシタ回路２０に含まれるスイッチ、および、エンベロープ信号に基づいて複数の離散的電圧のうち少なくとも１つを選択的に出力するよう構成された出力スイッチ回路３０に含まれるスイッチを含み、集積回路８０と上記キャパシタとは隣り合っている。

デジタルＥＴを適用することにより、スイッチトキャパシタ回路２０では、キャパシタが充電および放電を高速で繰り返し、変動の激しい複数の離散的電圧を、高精度かつ安定して出力スイッチ回路３０に供給する必要がある。このため、キャパシタと当該キャパシタに接続されるスイッチとを結ぶ配線は、高速かつ低抵抗で電荷移動できることが望ましい。

上記構成によれば、集積回路８０とスイッチトキャパシタ回路２０のキャパシタとが隣り合うことで、当該キャパシタとＳＣスイッチ部２０Ａのスイッチとを結ぶ配線を短くできるので、スイッチトキャパシタ回路２０における上記配線の寄生抵抗および寄生インダクタンスを小さくできる。よって、スイッチトキャパシタ回路２０から高精度かつ安定した複数の離散的電圧を出力スイッチ回路３０に供給することができるので、トラッカモジュール１００から出力される電源電圧Ｖ_ＥＴの出力波形が劣化することを抑制できる。

また、本実施例に係るトラッカモジュール１００は、モジュール基板９０と、入力電圧に基づいて複数の離散的電圧を生成するよう構成されたスイッチトキャパシタ回路２０と、制御回路に接続される入力電極８１１を有し、上記複数の離散的電圧のうち少なくとも１つを選択的に出力するよう構成された出力スイッチ回路３０と、を備え、スイッチトキャパシタ回路２０はスイッチおよびキャパシタを有し、出力スイッチ回路３０はスイッチを有し、スイッチトキャパシタ回路２０のスイッチおよび出力スイッチ回路３０のスイッチは集積回路８０に含まれ、上記キャパシタおよび集積回路８０はモジュール基板９０に配置され、集積回路８０と上記キャパシタとは隣り合っている。

上記構成によれば、集積回路８０とスイッチトキャパシタ回路２０のキャパシタとが隣り合うことで、スイッチトキャパシタ回路２０における上記配線の寄生抵抗および寄生インダクタンスを小さくできる。よって、スイッチトキャパシタ回路２０から高精度かつ安定した複数の離散的電圧を出力スイッチ回路３０に供給することができるので、トラッカモジュール１００から出力される電源電圧Ｖ_ＥＴの出力波形が劣化することを抑制できる。

また例えば、トラッカモジュール１００において、上記キャパシタは、スイッチトキャパシタ回路２０に含まれる複数のキャパシタのうち、最も高い電位が印加されるキャパシタであってもよい。

これによれば、電荷移動量が最大となる配線の寄生抵抗および寄生インダクタンスを小さくできる。よって、トラッカモジュール１００から出力される電源電圧Ｖ_ＥＴの出力波形が劣化することを効果的に抑制できる。

また例えば、トラッカモジュール１００において、スイッチトキャパシタ回路２０は、２つの上記キャパシタを含み、モジュール基板９０を平面視した場合、集積回路８０は矩形の外周形状を有し、上記２つのキャパシタの一方は集積回路８０の辺８０１と隣り合い、上記２つのキャパシタの他方は集積回路８０の辺８０１と異なる辺８０２と隣り合ってもよい。

これによれば、２つのキャパシタに接続される配線を短くしつつ、これら２つの配線からの発熱を分散して放熱できるので、トラッカモジュール１００の放熱性が向上する。

また例えば、トラッカモジュール１００において、スイッチトキャパシタ回路２０は、複数の上記キャパシタを含み、当該複数のキャパシタは、充電および放電を相補的に行う一対のキャパシタＣ１３およびＣ１６と、キャパシタＣ１３およびＣ１６の電圧を平滑化するキャパシタＣ１０と、を含み、モジュール基板９０を平面視した場合、集積回路８０は矩形の外周形状を有し、キャパシタＣ１３、Ｃ１６およびＣ１０のそれぞれは、集積回路８０の外周を構成する辺８０２と隣り合ってもよい。

これによれば、キャパシタＣ１３、Ｃ１０、およびＣ１６の間を接続する配線を短くできるので、当該配線の寄生抵抗および寄生インダクタンスを小さくできる。よって、スイッチトキャパシタ回路２０から高精度かつ安定した複数の第２電圧を出力スイッチ回路３０に供給することができる。

また例えば、トラッカモジュール１００において、モジュール基板９０を平面視した場合、キャパシタＣ１０は、キャパシタＣ１３とキャパシタＣ１６との間に配置されていてもよい。

これによれば、一対のフライングキャパシタの間に平滑キャパシタが配置されているので、キャパシタＣ１３およびキャパシタＣ１６からの発熱の相互作用を低減でき、効果的に放熱性を向上および特性劣化の抑制が実現される。

また例えば、トラッカモジュール１００は、パワーインダクタを用いて入力電圧を第１電圧に変換し、当該第１電圧をスイッチトキャパシタ回路２０に出力するよう構成されたプリレギュレータ回路１０に含まれるキャパシタを備え、集積回路８０はプリレギュレータ回路１０に含まれるスイッチを含み、集積回路８０とプリレギュレータ回路１０のキャパシタとは隣り合ってもよい。

これによれば、集積回路８０とプリレギュレータ回路１０のキャパシタとが隣り合うことで、当該キャパシタとＰＲスイッチ部１０Ａのスイッチとを結ぶ配線を短くできるので、プリレギュレータ回路１０における上記配線の寄生抵抗および寄生インダクタンスを小さくできる。よって、プリレギュレータ回路１０から高精度かつ安定した第１電圧をスイッチトキャパシタ回路２０に供給することができる。

また例えば、トラッカモジュール１００は、上記複数の離散的電圧のうち少なくとも１つが入力されるフィルタ回路４０に含まれる回路部品を備え、集積回路８０と上記回路部品とは隣り合ってもよい。

これによれば、集積回路８０とフィルタ回路４０の回路部品とが隣り合うことで、当該回路部品とＯＳスイッチ部３０Ａのスイッチとを結ぶ配線を短くできるので、フィルタ回路４０と出力スイッチ回路３０とを結ぶ配線の寄生抵抗および寄生インダクタンスを小さくできる。

また、本実施例に係るトラッカモジュール１００は、モジュール基板９０と、第１回路および第２回路と、を備える。第１回路は、第１電極および第２電極を有するキャパシタＣ１２と、第３電極および第４電極を有するキャパシタＣ１５と、スイッチＳ２１、Ｓ３２、Ｓ２２、Ｓ３１、Ｓ２３、Ｓ３４、Ｓ２４およびＳ３３と、を有し、スイッチＳ２１の一端およびスイッチＳ２２の一端は第１電極に接続され、スイッチＳ３２の一端およびスイッチＳ３１の一端は第２電極に接続され、スイッチＳ２３の一端およびスイッチＳ２４の一端は第３電極に接続され、スイッチＳ３４の一端およびスイッチＳ３３の一端は第４電極に接続され、スイッチＳ２１の他端とスイッチＳ３２の他端とスイッチＳ２３の他端とスイッチＳ３４の他端とは、互いに接続され、スイッチＳ２２の他端はスイッチＳ２４の他端に接続され、スイッチＳ３１の他端はスイッチＳ３３の他端に接続されている。第２回路は、出力端子１３０と、スイッチＳ２１の他端、スイッチＳ３２の他端、スイッチＳ２３の他端およびスイッチＳ３４の他端と、出力端子１３０との間に接続されたスイッチＳ５３と、スイッチＳ２２の他端およびスイッチＳ２４の他端と出力端子１３０との間に接続されたスイッチＳ５２と、を有する。スイッチＳ２１、Ｓ２２、Ｓ２３、Ｓ２４、Ｓ３１、Ｓ３２、Ｓ３３、Ｓ３４、Ｓ５２およびＳ５３は、集積回路８０に含まれ、キャパシタＣ１２、キャパシタＣ１５および集積回路８０はモジュール基板９０に配置され、集積回路８０とキャパシタＣ１２およびＣ１５の一方とは隣り合っている。

上記構成によれば、集積回路８０とキャパシタＣ１２およびＣ１５の一方とが隣り合うことで、当該キャパシタと第１回路のスイッチとを結ぶ配線を短くできるので、第１回路における上記配線の寄生抵抗および寄生インダクタンスを小さくできる。よって、第１回路から高精度かつ安定した複数の第２電圧を第２回路に供給することができるので、トラッカモジュール１００から出力される電源電圧Ｖ_ＥＴの出力波形が劣化することを抑制できる。

また例えば、トラッカモジュール１００において、キャパシタＣ１２およびＣ１５は、第１回路に含まれる複数のキャパシタのうち、最も高い電位が印加されるキャパシタであってもよい。

これによれば、電荷移動量が最大となる配線の寄生抵抗および寄生インダクタンスを小さくできる。よって、トラッカモジュール１００から出力される電源電圧Ｖ_ＥＴの出力波形が劣化することを効果的に抑制できる。

また例えば、トラッカモジュール１００において、第１回路は、キャパシタＣ１２およびＣ１５を含む複数のキャパシタを含み、モジュール基板９０を平面視した場合、集積回路８０は矩形の外周形状を有し、キャパシタＣ１２およびＣ１５の一方は、集積回路８０の外周を構成する第１辺と隣り合い、上記複数のキャパシタのうちの上記一方を除くキャパシタの１つは、第１辺と異なる第２辺と隣り合ってもよい。

これによれば、上記２つのキャパシタに接続される配線を短くしつつ、これら２つの配線からの発熱を分散して放熱できるので、トラッカモジュール１００の放熱性が向上する。

また例えば、トラッカモジュール１００において、第１回路は、第１電極および第２電極を有するキャパシタＣ１３と、第３電極および第４電極を有するキャパシタＣ１６と、さらに、第５電極および第６電極を有するキャパシタＣ１０を含み、第５電極は、スイッチＳ３１の他端、スイッチＳ４２の他端、スイッチＳ３３の他端、およびスイッチＳ４４の他端に接続され、第６電極はスイッチＳ４１の他端およびスイッチＳ４３の他端に接続され、モジュール基板９０を平面視した場合、集積回路８０は矩形の外周形状を有し、キャパシタＣ１３、Ｃ１６およびＣ１０のそれぞれは、集積回路８０の外周を構成する第１辺と隣り合ってもよい。

また例えば、トラッカモジュール１００において、モジュール基板９０を平面視した場合、キャパシタＣ１０は、キャパシタＣ１３とキャパシタＣ１６との間に配置されていてもよい。

また例えば、トラッカモジュール１００は、さらに、第３回路を備え、第３回路は、入力端子１１０と、入力端子１１０とパワーインダクタＬ７１の一端との間に接続されたスイッチＳ７１と、パワーインダクタＬ７１の一端とグランドとの間に接続されたスイッチＳ７２と、パワーインダクタＬ７１の他端と、スイッチＳ２１の他端、スイッチＳ３２の他端、スイッチＳ２３の他端およびスイッチＳ３４の他端との間に接続されたスイッチＳ６３と、スイッチＳ６３の一端とグランドとの間に接続されたキャパシタＣ６３と、を有し、スイッチＳ６３、Ｓ７１およびＳ７２は集積回路８０に含まれ、キャパシタＣ６３はモジュール基板９０に配置され、集積回路８０とキャパシタＣ６３とは隣り合ってもよい。

これによれば、集積回路８０とキャパシタＣ６３とが隣り合うことで、当該キャパシタと第３回路のスイッチとを結ぶ配線を短くできるので、第３回路における上記配線の寄生抵抗および寄生インダクタンスを小さくできる。よって、第３回路から高精度かつ安定した第１電圧を第２回路に供給することができる。

また例えば、トラッカモジュール１００は、さらに、出力端子１３０に接続された第４回路を備え、第４回路は、インダクタ、キャパシタおよび抵抗素子のいずれかである回路部品を含むＬＣフィルタを構成し、上記回路部品はモジュール基板９０に配置され、集積回路８０と上記回路部品とは隣り合ってもよい。

また、本実施の形態に係る通信装置７は、高周波信号を処理するＲＦＩＣ５と、ＲＦＩＣ５とアンテナ６との間で高周波信号を伝送する電力増幅回路２と、電力増幅回路２に電源電圧Ｖ_ＥＴを供給するトラッカモジュール１００と、を備える。

これによれば、通信装置７は、トラッカモジュール１００の上記効果と同様の効果を奏することができる。

（その他の実施の形態）
以上、本発明に係るトラッカモジュールおよび通信装置について、実施の形態および実施例に基づいて説明したが、本発明に係るトラッカモジュールおよび通信装置は、上記実施の形態および実施例に限定されるものではない。上記実施の形態および実施例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態および実施例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記トラッカモジュールおよび通信装置を内蔵した各種機器も本発明に含まれる。

例えば、上記実施の形態に係るトラッカモジュールおよび通信装置の回路構成において、図面に開示された各回路素子および信号経路を接続する経路の間に、別の回路素子および配線などが挿入されてもよい。

本発明は、マルチバンド対応のフロントエンド部に配置される高周波モジュールまたは通信装置として、携帯電話などの通信機器に広く利用できる。

１ 電源回路
２ 電力増幅回路
３ フィルタ
４ ＰＡ制御回路
５ ＲＦＩＣ
６ アンテナ
７ 通信装置
１０ プリレギュレータ回路
１０Ａ ＰＲスイッチ部
２０ スイッチトキャパシタ回路
２０Ａ ＳＣスイッチ部
３０ 出力スイッチ回路
３０Ａ ＯＳスイッチ部
４０ フィルタ回路
５０ 直流電源
８０ 集積回路
８１ 入出力電極
９０ モジュール基板
９０ａ、９０ｂ 主面
９１ 樹脂部材
１００ トラッカモジュール
１１０、１３１、１３２、１３３、１３４、１４０ 入力端子
１１１、１１２、１１３、１１４、１３０、１４１ 出力端子
１１５、１１６ インダクタ接続端子
１１７、１２０、１３５ 制御端子
１５０ 外部接続電極
８０１、８０２、８０３、８０４ 辺
８１１ 入力電極
Ｃ１０、Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６、Ｃ２０、Ｃ３０、Ｃ４０、Ｃ５１、Ｃ５２、Ｃ６１、Ｃ６２、Ｃ６３、Ｃ６４ キャパシタ
Ｌ５１、Ｌ５２、Ｌ５３ インダクタ
Ｌ７１ パワーインダクタ
Ｒ５１ 抵抗
Ｓ１１、Ｓ１２、Ｓ１３、Ｓ１４、Ｓ２１、Ｓ２２、Ｓ２３、Ｓ２４、Ｓ３１、Ｓ３２、Ｓ３３、Ｓ３４、Ｓ４１、Ｓ４２、Ｓ４３、Ｓ４４、Ｓ５１、Ｓ５２、Ｓ５３、Ｓ５４、Ｓ６１、Ｓ６２、Ｓ６３、Ｓ７１、Ｓ７２ スイッチ

Claims (18)

1. モジュール基板と、
   前記モジュール基板に配置された集積回路と、
   前記モジュール基板に配置され、入力電圧に基づいて複数の離散的電圧を生成するよう構成されたスイッチトキャパシタ回路に含まれるキャパシタと、を備え、
   前記集積回路は、
   前記スイッチトキャパシタ回路に含まれるスイッチ、および、エンベロープ信号に基づいて前記複数の離散的電圧のうち少なくとも１つを選択的に出力するよう構成された出力スイッチ回路に含まれるスイッチを含み、
   前記集積回路と前記キャパシタとは隣り合っている、
   トラッカモジュール。
2. 前記キャパシタは、前記スイッチトキャパシタ回路に含まれる複数のキャパシタのうち、最も高い電位が印加されるキャパシタである、
   請求項１に記載のトラッカモジュール。
3. 前記スイッチトキャパシタ回路は、複数の前記キャパシタを含み、
   前記複数のキャパシタは、
   充電および放電を相補的に行う一対のフライングキャパシタと、
   前記一対のフライングキャパシタの電圧を平滑化する平滑キャパシタと、を含み、
   前記モジュール基板を平面視した場合、前記集積回路は矩形の外周形状を有し、
   前記一対のフライングキャパシタおよび前記平滑キャパシタのそれぞれは、前記集積回路の外周を構成する第１辺と隣り合っている、
   請求項１に記載のトラッカモジュール。
4. 前記モジュール基板を平面視した場合、
   前記平滑キャパシタは、前記一対のフライングキャパシタの間に配置されている、
   請求項３に記載のトラッカモジュール。
5. モジュール基板と、
   入力電圧に基づいて複数の離散的電圧を生成するよう構成されたスイッチトキャパシタ回路と、
   制御回路に接続される入力端子を有し、前記複数の離散的電圧のうち少なくとも１つを選択的に出力するよう構成された出力スイッチ回路と、を備え、
   前記スイッチトキャパシタ回路は、スイッチおよびキャパシタを有し、
   前記出力スイッチ回路は、スイッチを有し、
   前記スイッチトキャパシタ回路のスイッチおよび前記出力スイッチ回路のスイッチは、集積回路に含まれ、
   前記キャパシタおよび前記集積回路は、前記モジュール基板に配置され、
   前記集積回路と前記キャパシタとは隣り合っている、
   トラッカモジュール。
6. 前記キャパシタは、前記スイッチトキャパシタ回路に含まれる複数のキャパシタのうち、最も高い電位が印加されるキャパシタである、
   請求項５に記載のトラッカモジュール。
7. 前記スイッチトキャパシタ回路は、複数の前記キャパシタを含み、
   前記複数のキャパシタは、
   充電および放電を相補的に行う一対のフライングキャパシタと、
   前記一対のフライングキャパシタの電圧を平滑化する平滑キャパシタと、を含み、
   前記モジュール基板を平面視した場合、前記集積回路は矩形の外周形状を有し、
   前記一対のフライングキャパシタおよび前記平滑キャパシタのそれぞれは、前記集積回路の外周を構成する第１辺と隣り合っている、
   請求項５または６に記載のトラッカモジュール。
8. 前記モジュール基板を平面視した場合、
   前記平滑キャパシタは、前記一対のフライングキャパシタの間に配置されている、
   請求項７に記載のトラッカモジュール。
9. 前記スイッチトキャパシタ回路は、２つの前記キャパシタを含み、
   前記モジュール基板を平面視した場合、前記集積回路は矩形の外周形状を有し、
   前記２つのキャパシタの一方は、前記集積回路の外周を構成する第１辺と隣り合い、
   前記２つのキャパシタの他方は、前記集積回路の外周を構成する、前記第１辺と異なる第２辺と隣り合う、
   請求項５に記載のトラッカモジュール。
10. さらに、トラッカモジュールは、
    前記入力電圧を第１電圧に変換し、当該第１電圧を前記スイッチトキャパシタ回路に出力するよう構成されたプリレギュレータ回路に含まれるキャパシタを備え、
    前記集積回路は、前記プリレギュレータ回路に含まれるスイッチを含み、
    前記集積回路と前記プリレギュレータ回路の前記キャパシタとは隣り合っている、
    請求項５に記載のトラッカモジュール。
11. さらに、トラッカモジュールは、
    前記複数の離散的電圧のうち少なくとも１つが入力されるフィルタ回路に含まれる回路部品を備え、
    前記集積回路と前記回路部品とは隣り合っている、
    請求項５に記載のトラッカモジュール。
12. モジュール基板と、
    第１回路および第２回路と、を備え、
    前記第１回路は、
    第１電極および第２電極を有する第１キャパシタと、
    第３電極および第４電極を有する第２キャパシタと、
    第１スイッチ、第２スイッチ、第３スイッチ、第４スイッチ、第５スイッチ、第６スイッチ、第７スイッチおよび第８スイッチと、を有し、
    前記第１スイッチの一端および前記第３スイッチの一端は、前記第１電極に接続され、
    前記第２スイッチの一端および前記第４スイッチの一端は、前記第２電極に接続され、
    前記第５スイッチの一端および前記第７スイッチの一端は、前記第３電極に接続され、
    前記第６スイッチの一端および前記第８スイッチの一端は、前記第４電極に接続され、
    前記第１スイッチの他端と前記第２スイッチの他端と前記第５スイッチの他端と前記第６スイッチの他端とは、互いに接続され、
    前記第３スイッチの他端は、前記第７スイッチの他端に接続され、
    前記第４スイッチの他端は、前記第８スイッチの他端に接続され、
    前記第２回路は、
    第１出力端子と、
    前記第１スイッチの他端、前記第２スイッチの他端、前記第５スイッチの他端および前記第６スイッチの他端と、前記第１出力端子との間に接続された第９スイッチと、
    前記第３スイッチの他端および前記第７スイッチの他端と前記第１出力端子との間に接続された第１０スイッチと、を有し、
    前記第１スイッチ～前記第１０スイッチは、集積回路に含まれ、
    前記第１キャパシタ、前記第２キャパシタおよび前記集積回路は、前記モジュール基板に配置され、
    前記集積回路と前記第１キャパシタおよび前記第２キャパシタの一方とは隣り合っている、
    トラッカモジュール。
13. 前記第１キャパシタおよび前記第２キャパシタは、前記第１回路に含まれる複数のキャパシタのうち、最も高い電位が印加されるキャパシタである、
    請求項１２に記載のトラッカモジュール。
14. 前記第１回路は、前記第１キャパシタおよび前記第２キャパシタを含む複数のキャパシタを含み、
    前記モジュール基板を平面視した場合、前記集積回路は矩形の外周形状を有し、
    前記第１キャパシタおよび前記第２キャパシタの一方は、前記集積回路の外周を構成する第１辺と隣り合い、
    前記複数のキャパシタのうちの前記一方を除くキャパシタの１つは、前記集積回路の外周を構成する、前記第１辺と異なる第２辺と隣り合っている、
    請求項１２に記載のトラッカモジュール。
15. 前記第１回路は、さらに、
    第５電極および第６電極を有する第３キャパシタを含み、
    前記第５電極は、前記第１スイッチの他端、前記第２スイッチの他端、前記第５スイッチの他端、および前記第６スイッチの他端に接続され、
    前記第６電極は、前記第３スイッチの他端および前記第７スイッチの他端、または、前記第４スイッチの他端および前記第８スイッチの他端に接続され、
    前記モジュール基板を平面視した場合、前記集積回路は矩形の外周形状を有し、
    前記第１キャパシタ、前記第２キャパシタおよび前記第３キャパシタのそれぞれは、前記集積回路の外周を構成する第１辺と隣り合っている、
    請求項１２に記載のトラッカモジュール。
16. 前記モジュール基板を平面視した場合、
    前記第３キャパシタは、前記第１キャパシタと前記第２キャパシタとの間に配置されている、
    請求項１５に記載のトラッカモジュール。
17. さらに、トラッカモジュールは、
    第３回路を備え、
    前記第３回路は、
    第３入力端子と、
    前記第３入力端子とパワーインダクタの一端との間に接続された第１１スイッチと、
    前記パワーインダクタの一端とグランドとの間に接続された第１２スイッチと、
    前記パワーインダクタの他端とグランドとの間に接続された第４キャパシタと、を有し、
    前記第１１スイッチおよび前記第１２スイッチは、前記集積回路に含まれ、
    前記第４キャパシタは、前記モジュール基板に配置され、
    前記集積回路と前記第４キャパシタとは隣り合っている、
    請求項１２に記載のトラッカモジュール。
18. さらに、トラッカモジュールは、
    前記第１出力端子に接続された第４回路を備え、
    前記第４回路は、
    インダクタ、キャパシタおよび抵抗素子のいずれかである回路部品を含むＬＣフィルタを構成し、
    前記回路部品は、前記モジュール基板に配置され、
    前記集積回路と前記回路部品とは隣り合っている、
    請求項１２に記載のトラッカモジュール。

Images