JP7617122B2 - クロック信号生成回路、駆動方法および電子装置 - Google Patents

Description

本発明は、デジタル回路の技術分野に関し、特にクロック信号生成回路、駆動方法および電子装置に関する。

クロック信号は、デジタル回路システムに不可欠な信号であり、異なる設計によってクロック信号のクロック周波数、デューティ比や位相に対する要求も異なる。デジタル回路の集積化や複雑化が進むにつれて、同期回路システムのクロック信号生成もますます複雑になってきている。ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ、フィールドプログラマブルゲートアレイ）のようなＶＬＳＩ（Ｖｅｒｙ Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ、超大規模集積回路）システムの場合、異なる位相の複数のクロック信号が必要であり、同時にあるシステムアプリケーションではデータ信号とクロック信号が一定の位相関係を保持する要求があるため、一般にクロック信号の位相を動的に調整して回路のシーケンスや機能の正確性を保証する必要がある。

よく使用されているクロック信号位相選択方法は、図１に示すように、入力クロックＣＬＫＩＮ＜ｎ：０＞間に特定の位相関係を持ち、つまりクロック間の位相が連続し、１クロック周期をカバーでき、この方法ではＭＵＸ（マルチプレクサー）によって目標位相クロックを出力として選択する。この方法では、選択信号ＳＥＬｘ＜ｍ：０＞は非同期信号であるため、選択信号を変更することによって異なる位相のクロックを切り替える場合、出力クロックにグリッチが発生し、その後の論理回路の機能が異常となる可能性がある。

本発明の実施例はクロック信号生成回路、駆動方法および電子装置を提供し、本発明で生成されたクロック信号の位相は動的に調整および切り替えられ、かつ位相を動的に調整および切り替える場合グリッチ現象が発生しない。

第１側面によれば、本発明の実施例はクロック信号生成回路を提供し、
クロック位相調整要求に応じてカウント値から位相設定値を生成するためのカウンタと、
初期位相実現過程中、位相初期値をロードし、位相調整過程中、カウンタから前記位相設定値を受信し、前記位相初期値または前記位相設定値をイネーブル制御信号に復号し、前記イネーブル制御信号を同期化処理して出力し、前記同期化処理により、前記イネーブル制御信号を調整する必要のあるクロックドメインに同期させる、復号・同期化モジュールと、
同期化処理されたイネーブル制御信号を受信し、前記イネーブル制御信号に応じてマルチチャンネル入力クロック信号から、前記位相初期値または前記位相設定値の位相に対応する入力クロック信号を出力として選択し、前記マルチチャンネル入力クロック信号の位相が連続し、１クロック周期をカバーできるクロックセレクタと、を含む。

選択可能に、前記クロックセレクタは、１つまたは複数のクロック選択ユニットを含み、前記復号・同期化モジュールは１つまたは複数のイネーブル制御信号を出力し、前記イネーブル制御信号は前記クロック選択ユニットに１対１で対応し、前記クロック選択ユニットは、前記復号・同期化モジュールから対応の同期処理されたイネーブル制御信号を受信し、対応の同期処理された前記イネーブル制御信号に応じて前記マルチチャンネル入力クロック信号から、前記位相初期値または前記位相設定値の位相に対応する入力クロック信号を出力として選択するために使用される。

選択可能に、前記復号・同期化モジュールは、前記位相初期値または前記位相設定値を複数のイネーブル制御信号に復号し、前記複数のイネーブル制御信号のうち１つのみがハイレベルであり、残りはローレベルであるデコーダと、前記イネーブル制御信号を同期化処理して出力し、同期化処理されたイネーブル制御信号は入力クロックの立下がりエッジでトリガされる、同期回路と、を含む。

選択可能に、前記デコーダは３－８復号回路であり、前記同期回路は第１フリップフロップ、第２フリップフロップおよび８つの出力フリップフロップを含み、
前記第１フリップフロップのトリガ端に前記入力クロック信号中の第１入力クロック信号が入力され、前記第１フリップフロップの入力端は前記３－８復号回路の出力端に接続され、前記第１フリップフロップ出力信号のうちローレベルからハイレベルまでの第１～第４の信号が、前記８つの出力フリップフロップ中の第１～第４出力フリップフロップの入力端に出力され、前記第１フリップフロップは、前記第１入力クロック信号の立上りエッジでトリガされて前記３－８復号回路の出力信号をサンプリングするために使用され、
前記第２フリップフロップのトリガ端に前記第１入力クロック信号が入力され、前記第１フリップフロップの入力端は前記第１フリップフロップの出力信号中のローレベルからハイレベルまでの第４～第８信号を受信し、前記第２フリップフロップの出力端は前記８つの出力フリップフロップ中の第５～第８出力フリップフロップの入力端に接続され、前記第２フリップフロップは、前記第１フリップフロップ出力信号のローレベルからハイレベルまでの第４～第８出力信号をサンプリングするために使用され、前記第１入力クロック信号の立下がりエッジでサンプリングされた後出力し、
前記８つの出力フリップフロップ中のトリガ端にそれぞれ前記入力クロック信号中の１つが入力され、前記８つの出力フリップフロップはそれぞれ対応の入力クロック信号のクロック立下がりエッジでサンプリングされた後出力する。

選択可能に、前記クロック選択ユニットは、入力端から切り替えられたクロック信号に対応するイネーブル制御信号を受信する第１ＡＮＤゲートと、入力端から目標切り替えクロック信号対応のイネーブル制御信号を受信する第２ＡＮＤゲートと、２つの入力端に前記第１ＡＮＤゲートの出力端と前記第２ＡＮＤゲートの出力端がそれぞれ接続され、かつ出力端が前記クロックセレクタの出力端であるＯＲゲートとを含み、そのうちに、前記クロック選択ユニットは出力チャンネルに１対１で対応し、前記切り替えられたクロック信号とは位相調整前に出力チャンネルに対応する出力クロックの位相と同様である入力クロックを指し、前記目標切り替えクロック信号とは、位相調整後に出力チャンネルに対応する出力クロックの位相と同様である入力クロックを指す。

第２側面によれば、本発明の実施例は、前記クロック信号生成回路の駆動方法を提供し、前記カウンタは、動的位相調整トリガ信号ＳＴＥＰ＿Ｎ、動的位相調整方向ＤＩＲＥＣＴＩＯＮ、動的位相調整チャンネル選択信号ＳＥＬ＜ｍ：０＞、動的位相調整選択チャンネル位相選択信号のロード信号ＬＯＡＤおよび動的位相調整選択チャンネルの現在位相選択信号ＰＨＡＳＥＮＯＷ＜ｍ：０＞を受信し、前記復号・同期化モジュールは前記カウンタの出力端から動的位相調整後の新しい位相選択信号ＰＨＡＳＥＮＥＷ＜ｍ：０＞を受信し、前記復号・同期化モジュールは、入力クロック信号ＣＬＫＩＮ＜ｎ：０＞、動的位相調整トリガ信号ＳＴＥＰ＿Ｎ、動的位相調整チャンネル選択信号ＳＥＬ＜ｍ：０＞および各チャンネルクロック位相初期設定値ＰＨＡＳＥＩＮＩＴ０／１／・・・／ｘ＜ｍ：０＞をさらに受信し、前記クロックセレクタは前記復号・同期化モジュールの出力端から各チャンネルクロックセレクタのイネーブル制御信号ＣＬＫＥＮ０／１／・・・／ｘ＜ｎ：０＞を受信し、前記クロックセレクタは前記入力クロック信号ＣＬＫＩＮ＜ｎ：０＞をさらに受信し、
前記駆動方法は、前記復号・同期化モジュールによって各チャンネルクロック位相初期設定値ＰＨＡＳＥＩＮＩＴ０／１／・・・／ｘ＜ｍ：０＞を通じて位相初期値をロードし保存し、前記位相初期値を対応のイネーブル制御信号に復号し、次に各イネーブル制御信号を同期化処理し、同期化処理された各イネーブル制御信号ＣＬＫＥＮ０／１／・・・／ｘ＜ｎ：０＞をそれぞれ対応のクロック選択ユニットに送信し、前記クロック選択ユニットは前記位相初期値に応じて入力クロック信号ＣＬＫＩＮ＜ｎ：０＞から対応位相の入力クロック信号を出力として選択するステップを含む。

前記駆動方法は、動的位相調整ステップをさらに含み、前記動的位相調整ステップでは、
前記カウンタ出力の動的位相調整後の新しい位相選択信号ＰＨＡＳＥＮＥＷ＜ｍ：０＞を受信し、選択チャンネルイネーブル信号（ＥＮ０／１／２・・・／ｘ＜ｎ：０＞）に復号し、その中でｎ＋１チャンネルのイネーブル信号のうち１チャンネルのみがハイレベルであり、残りのｎチャンネルはローレベルであり、次に前記イネーブル信号（ＥＮ０／１／２・・・／ｘ＜ｎ：０＞）を同期化処理し、同期化処理後、イネーブル制御信号ＣＬＫＥＮ０／１．．．ｘ＜ｎ：０＞を出力し、前記同期化処理は前記入力クロックＣＬＫＩＮ＜ｎ：０＞の立下がりエッジでトリガされ、前記イネーブル制御信号ＣＬＫＥＮ０／１．．．ｘ＜ｎ：０＞をそれぞれ対応のクロック選択ユニットに同期入力制御として送信する。

位相調整時に出力チャンネルを変更しない場合、前記動的位相調整ステップは、カウンタが動的位相調整方向ＤＩＲＥＣＴＩＯＮから動的位相調整の方向を取得し、この時動的位相調整チャンネル選択信号ＳＥＬ＜ｍ：０＞は変更せず、動的位相調整選択チャンネル位相選択信号をトリガするロード信号ＬＯＡＤがローレベルのままであり、次に現在チャンネル位相選択値ＰＨＡＳＥＮＯＷ＜ｍ：０＞を前記カウンタにロードした後、ＳＴＥＰ＿Ｎ信号がトリガされ、動的位相調整方向に応じて、前記カウンタはＳＴＥＰ＿Ｎ立上りエッジでカウントアップまたはカウントダウンし、カウンタから新しい位相選択値ＰＨＡＳＥＮＥＷ＜ｍ：０＞を出力して前記復号・同期化モジュールに送信し、前記復号・同期化モジュール内で復号されて入力クロックのクロックドメインに同期され、新しいイネーブル制御信号を出力し、前記イネーブル制御信号を対応のクロック選択ユニットに送信し、前記クロック選択ユニットは前記イネーブル制御信号に応じて新しい位相クロックに切り替えるステップをさらに含む。

位相調整時に出力チャンネルを変更しない場合、前記動的位相調整ステップは、前記カウンタが動的位相調整方向ＤＩＲＥＣＴＩＯＮに応じて動的位相調整方向を選択する場合、動的位相調整チャンネル選択信号ＳＥＬ＜ｍ：０＞から位相調整のチャンネルを選択し、前記カウンタの動的位相調整選択チャンネルの現在位相選択信号ＰＨＡＳＥＮＯＷ＜ｍ：０＞を前記カウンタに送信した後、ＬＯＡＤ信号をトリガして一定時間でハイレベルに保持し、現在チャンネル位相選択値ＰＨＡＳＥＮＯＷ＜ｍ：０＞をカウンタにロードした後、ＳＴＥＰ＿Ｎ信号をトリガし、調整方向に応じて、前記カウンタはＳＴＥＰ＿Ｎ立上りエッジでカウントアップまたはカウントダウンし、前記カウンタは新しい位相選択値ＰＨＡＳＥＮＥＷ＜ｍ：０＞を復号・同期化モジュールに出力し、このモジュール内で復号されて入力クロックＣＬＫＩＮのクロックドメインに同期され、新しいイネーブル制御信号を出力し、イネーブル制御信号を対応の前記クロック選択ユニットに送信し、前記クロック選択ユニットは新しい位相クロックに切り替えるステップをさらに含む。

第３側面によれば、本発明の実施例は、上記いずれか１項に記載のクロック信号生成回路を含む電子装置をさらに提供する。

第４側面によれば、本発明の実施例は、プロセッサによって実行されると、上記のいずれか１項に記載の駆動方法を実施するコンピューター指令が記憶されるコンピューター可読記憶媒体をさらに提供する。

本発明の実施例によって提供されるクロック信号生成回路、駆動方法および電子装置では、カウンタがクロック位相調整要求に応じて位相設定値を生成し、復号・同期化モジュールを通じてクロックセレクタに送信し、クロックセレクタは位相設定値に応じてマルチチャンネル入力クロック信号から前記位相設定値の位相に対応する入力クロック信号を出力として選択し、その中で前記マルチチャンネル入力クロック信号の位相が連続し、１クロック周期をカバーできる。入力クロックセレクタの制御信号は復号・同期化モジュール出力の信号で制御されるため、位相を動的に調整および切り替える場合にグリッチが発生しない。

よく使用されているクロック信号位相選択方法の概略図である。 本発明の実施例によって提供されるクロック信号生成回路の概略図である。 本発明の実施例によって提供される復号・同期化モジュールを構成する例示的な３－８復号回路の概略図である。 本発明の実施例によって提供される復号・同期化モジュールを構成する例示的な同期回路の概略図である。 本発明の実施例によって提供される図２に示すクロック信号生成回路に適用される例示的なクロックセレクタの簡単な論理概略図である。 本実施例のクロック信号生成回路に適用されるクロック初期位相シーケンスの概略図である。 本実施例のクロック信号生成回路に適用されるクロック位相調整シーケンスの概略図である。 本実施例のクロック信号生成回路に適用されるクロック位相調整内部信号シーケンスの概略図である。

本発明の実施例の目的、技術的解決手段および利点をより明らかにするために、以下、本発明の実施例の図面を参照して、本発明の実施例の技術的解決手段を明確かつ完全に説明するが、説明される実施例は本発明の一部の実施例に過ぎず、すべての実施例ではないことは言うまでもない。本発明の実施例に基づいて、当業者は、創造的な労働をすることなく得られた他の実施例は、すべて本発明の保護範囲に含まれる。

現在、図１に示すクロック信号位相選択方法では選択信号ＳＥＬｘ＜ｍ：０＞は非同期信号であるため、選択信号を変更することにより異なる位相クロックを切り替える場合、出力クロックにグリッチが発生する可能性があり、その後の論理回路の機能が異常となるため、図１に示す方法は、通常静的選択クロックを実現する。本発明者は、本発明を実現する過程中、現在、主に、（１）クロックの位相を動的に調整することができない、（２）クロックの位相を動的に調整および切り替えても、切り替えるときクロックにグリッチｇｌｉｔｃｈが発生する可能性があるという技術的課題があることを見だした。

上記の主な問題を解決するために、本発明者は、クロック位相を動的に調整する回路の新しい設計案を提出し、クロック信号生成回路は１つのカウンタとクロックセレクタ回路のみで、他の論理回路と組み合わせてクロック信号位相を調整することができ、動的な正逆サイクル調整（１クロックサイクル以上の遅延または前進を累積可能）を実現し、出力クロックにグリッチが発生しない。以下、図面を参照して本出願の解決手段を説明する。

図２に示すように、本発明の実施例によって提供されるクロック信号生成回路は、カウンタ（ＣＯＵＮＴ）１１、復号・同期化モジュール（ＤＥＣＯＤＥ＆ＳＹＮＣ）１２とクロックセレクタ（ＰＨＡＳＥＳＥＬ０／１．．／ｘ）１３を含む。

カウンタ１１は、クロック位相調整要求に応じてカウント値から位相設定値を生成するために使用される。

復号・同期化モジュール１２は、初期位相実現過程中、位相初期値をロードし、位相調整過程中カウンタ１１から前記位相設定値を受信し、前記位相初期値または前記位相設定値をイネーブル制御信号に復号し、前記イネーブル制御信号を同期化処理した後出力するために使用され、前記同期化処理は前記イネーブル制御信号を調整する必要のあるクロックドメインに同期させることである。

クロックセレクタ１３は、同期化処理されたイネーブル制御信号を受信し、前記イネーブル制御信号に応じてマルチチャンネル入力クロック信号から前記位相初期値または前記位相設定値の位相に対応する入力クロック信号を出力として選択し、前記マルチチャンネル入力クロック信号の位相が連続し、１クロック周期をカバーできる。

本実施例は、カウンタ１１は、１周期ずつカウントアップまたはカウントダウンし、または他のステップでカウントするために使用される。クロック位相調整要求に応じて、インターフェース信号を調整し、一定のシーケンスでカウンタ値をカウンタカウント値することにより、位相調整情報をデジタル位相設定値に変換することができる。例えば、調整後の位相が大きいほど、カウント時間が長くなり、位相設定値を表す出力数は大きくなる。

図２および図６に示すように、いくつかの実施例では、カウンタ１１は、例えばカウンタ１１が動的位相調整トリガ信号ＳＴＥＰ＿Ｎ、動的位相調整方向ＤＩＲＥＣＴＩＯＮ、動的位相調整チャンネル選択信号ＳＥＬ＜ｍ：０＞、動的位相調整選択チャンネル位相選択信号のロード信号ＬＯＡＤおよび動的位相調整選択チャンネルの現在位相選択信号ＰＨＡＳＥＮＯＷ＜ｍ：０＞を受信し、前記復号・同期化モジュールに動的位相調整後の新しい位相選択信号ＰＨＡＳＥＮＥＷ＜ｍ：０＞を出力してもよい。カウンタの実現過程は以下のとおりであり：カウンタ１１はＤＩＲＥＣＴＩＯＮ（動的位相調整方向情報を含む）でカウンタをカウントアップまたはカウントダウンし、その後ＬＯＡＤ信号をトリガし（一定時間にハイレベルで保持する）、選択チャンネル位相選択値ＰＨＡＳＥＮＯＷ＜ｍ：０＞をカウンタにロードし、クロック信号ＳＴＥＰ＿Ｎの立上りエッジで、ＰＨＡＳＥＮＯＷ＜ｍ：０＞の基にカウントアップまたはカウントダウンして、新しい位相選択信号ＰＨＡＳＥＮＥＷ＜ｍ：０＞を出力する。

本実施例の復号・同期化モジュール１２は、位相初期値を記憶し、カウンタ１１の出力を受信して、どのチャンネルの出力クロックが位相調整必要があるかを判定した後位相設定値を更新し、前記位相初期値または前記位相設定値に基づいてイネーブル制御信号を生成するために使用される。

図２および図６に示すように、選択可能な実施例では、復号・同期化モジュール１２は、初期位相過程中、位相初期値ＰＨＡＳＥＩＮＩＴ０／１．．．ｘ ＜ｍ：０＞をロードし、各チャンネルに対応する制御信号ＥＮ０／１．．．ｘ＜ｎ：０＞に復号した後、これらの制御信号ＥＮ０／１．．．ｘ＜ｎ：０＞を調整する必要のあるクロックドメインに同期させ、さらに同期後のイネーブル制御信号ＣＬＫＥＮ０／１．．．ｘ＜ｎ：０＞を出力して、初期位相過程のクロックセレクタモジュール（後のモジュール）から制御信号を入力する同期化処理を実現し、また、位相を動的に調整する過程中、カウンタ１１から出力されたＰＨＡＳＥＮＥＷ＜ｍ：０＞を受信した後、選択チャンネルＥＮ０／１．．．ｘ＜ｎ：０＞イネーブル制御信号に復号し、次に制御信号ＥＮ０／１．．．ｘ＜ｎ：０＞を調整する必要のあるクロックドメインに同期させ、さらに同期後のイネーブル制御信号ＣＬＫＥＮ０／１．．．ｘ＜ｎ：０＞を出力して、位相を動的に調整する過程中クロックセレクタモジュールから制御信号を入力する同期化処理を実現するために使用される。

選択可能な実施例では、クロックセレクタ１３は、１つまたは複数のクロック選択ユニット（ＰＨＡＳＥＳＥＬ０／１．．／ｘ）を含み、前記復号・同期化モジュール１２は１つまたは複数のイネーブル制御信号を出力し、前記イネーブル制御信号は前記クロック選択ユニットに１対１で対応し、前記クロック選択ユニットは、前記復号・同期化モジュール１２から対応の同期処理されたイネーブル制御信号を受信し、対応の同期処理された前記イネーブル制御信号に応じて前記マルチチャンネル入力クロック信号ＣＬＫＩＮ＜ｎ：０＞から、前記位相初期値または前記位相設定値の位相に対応する入力クロック信号を出力として選択する。

選択可能な実施例では、前記復号・同期化モジュール１２は、前記位相初期値または前記位相設定値を複数のイネーブル制御信号に複合し、前記複数のイネーブル制御信号のうち１チャンネルのみがハイレベルであり、残りはローレベルであるデコーダと、前記イネーブル制御信号を同期化処理して出力するために使用され、同期化処理されたイネーブル制御信号は入力クロックＣＬＫＩＮ＜ｎ：０＞の立下がりエッジでトリガされる同期回路とを含む。

図３に示すように、前記デコーダは３－８復号回路であってもよい。

図４に示すように、前記同期回路は、第１フリップフロップ、第２フリップフロップおよび８つの出力フリップフロップを含み、前記第１フリップフロップのトリガ端に前記入力クロック信号ＣＬＫＩＮ＜ｎ：０＞中の第１入力クロック信号ＣＬＣＫ＜０＞が入力され、前記第１フリップフロップの入力端は前記３－８復号回路の出力端に接続され、前記第１フリップフロップ出力信号中のローレベルからハイレベルまでの第１～第４位＜３：０＞が前記８つの出力フリップフロップ中の第１～第４出力フリップフロップの入力端に出力され、前記第１フリップフロップは、前記第１入力クロック信号ＣＬＣＫ＜０＞立上りエッジでトリガされて前記３－８復号回路の出力信号をサンプリングするために使用され、前記第２フリップフロップのトリガ端に前記第１入力クロック信号ＣＬＣＫ＜０＞が入力され、前記第１フリップフロップの入力端は前記第１フリップフロップの出力信号のうちローレベルからハイレベルまでの第４～第８信号＜７：４＞を受信し、前記第２フリップフロップの出力端は前記８つの出力フリップフロップ中の第５～第８出力フリップフロップの入力端に接続され、前記第２フリップフロップは、前記第１フリップフロップ出力信号のローレベルからハイレベルまでの第４～第８出力信号＜７：４＞をサンプリングするために使用され、前記第１入力クロック信号ＣＬＣＫ＜０＞の立下がりエッジでサンプリングされた後出力し、前記８つの出力フリップフロップ中のトリガ端にそれぞれ前記入力クロック信号ＣＬＫＩＮ＜ｎ：０＞中の１つが入力され、前記８つの出力フリップフロップはそれぞれ対応の入力クロック信号ＣＬＫＩＮ＜ｎ：０＞のクロック立下がりエッジでサンプリングされた後出力する。

本実施例のクロックセレクタは、復号・同期化モジュールから出力されたイネーブル制御信号ＣＬＫＥＮ０／１．．．ｘ＜ｎ：０＞を受信し、入力されたイネーブル制御信号ＣＬＫＥＮ０／１．．．ｘ＜ｎ：０＞（クロック同期済）に応じて変化し、クロックセレクタモジュール内で適切な論理設計に従って、新しい位相クロックに切り替えて出力する。新しい位相とはイネーブル制御信号ＣＬＫＥＮ０／１．．．ｘ＜ｎ：０＞に含まれる位相初期値または前記位相設定値のことである。

クロックセレクタは、１つまたは複数のクロック選択ユニットを含み、クロック選択ユニットは出力チャンネル（または出力クロック）に１対１で対応する。クロック選択ユニットは復号・同期化モジュールから対応の出力チャンネルの位相設定値を取得した後、マルチチャンネル入力クロック信号から前記位相設定値の位相に対応する入力クロック信号を出力として選択する。

図５に示すように、選択可能な実施例では、前記クロック選択ユニットは、入力端が切り替えられたクロック信号と対応のイネーブル制御信号を受信する第１ＡＮＤゲートと、入力端が目標切り替えクロック信号と対応のイネーブル制御信号を受信する第２ＡＮＤゲートと、２つの入力端に前記第１ＡＮＤゲートの出力端と前記第２ＡＮＤゲートの出力端が接続され、出力端が前記クロックセレクタの出力端であるＯＲゲートと、を含む。ここでの切り替えられたクロック信号とは位相調整前にこのチャンネルの出力クロック位相と同様である入力クロックを指し、目標切り替えクロック信号とは相調整後にこのチャンネルの出力クロック位相と同様である入力クロックを指す。

本発明の実施例は、上記クロック信号生成回路の駆動方法をさらに提供し、初期位相調整の実現過程中、この駆動方法は、前記復号・同期化モジュール１２が各チャンネルクロック位相初期設定値ＰＨＡＳＥＩＮＩＴ０／１／・・・／ｘ＜ｍ：０＞を通じて位相初期値をロードおよび記憶し、前記位相初期値を対応のイネーブル制御信号に復号した後、各イネーブル制御信号を同期化処理し、同期化処理された各イネーブル制御信号ＣＬＫＥＮ０／１／・・・／ｘ＜ｎ：０＞をそれぞれ対応のクロック選択ユニットに送信し、前記クロック選択ユニットは前記位相初期値に応じて入力クロック信号ＣＬＫＩＮ＜ｎ：０＞から対応位相の入力クロック信号を出力として選択するステップを含む。

前記駆動方法は、動的位相調整ステップをさらに含み、前記動的位相調整ステップは、前記カウンタ１１から出力された動的位相調整後の新しい位相選択信号ＰＨＡＳＥＮＥＷ＜ｍ：０＞を受信し、選択チャンネルイネーブル信号（ＥＮ０／１／２・・・／ｘ＜ｎ：０＞）に復号し、その中でｎ＋１チャンネルのイネーブル信号のうち１チャンネルのみがハイレベルであり、残りのｎチャンネルがローレベルであり、次に前記イネーブル信号（ＥＮ０／１／２・・・／ｘ＜ｎ：０＞）を同期化処理し、同期化処理後、イネーブル制御信号ＣＬＫＥＮ０／１．．．ｘ＜ｎ：０＞を出力し、前記同期化処理は前記入力クロックＣＬＫＩＮ＜ｎ：０＞の立下がりエッジでトリガされ、前記イネーブル制御信号ＣＬＫＥＮ０／１．．．ｘ＜ｎ：０＞をそれぞれ対応のクロック選択ユニットに同期入力制御として送信するステップを含む。

以下、図面を参照して、本発明によって提供されるクロック信号生成回路およびその駆動方法をさらに説明する。

図２に示すように、いくつかの実施例では、カウンタ１１は動的位相調整トリガ信号ＳＴＥＰ＿Ｎ、動的位相調整方向ＤＩＲＥＣＴＩＯＮ、動的位相調整チャンネル選択信号ＳＥＬ＜ｍ：０＞、動的位相調整選択チャンネル位相選択信号のロード信号ＬＯＡＤおよび動的位相調整選択チャンネルの現在位相選択信号ＰＨＡＳＥＮＯＷ＜ｍ：０＞を受信し、復号・同期化モジュール１２に動的位相調整後の新しい位相選択信号ＰＨＡＳＥＮＥＷ＜ｍ：０＞を出力する。

前記復号・同期化モジュール１２はカウンタ１１の出力端から動的位相調整後の新しい位相選択信号ＰＨＡＳＥＮＥＷ＜ｍ：０＞を受信し、前記復号・同期化モジュールは、入力クロック信号ＣＬＫＩＮ＜ｎ：０＞、動的位相調整トリガ信号ＳＴＥＰ＿Ｎ、動的位相調整チャンネル選択信号ＳＥＬ＜ｍ：０＞および各チャンネルクロック位相初期設定値ＰＨＡＳＥＩＮＩＴ０／１／・・・／ｘ＜ｍ：０＞をさらに受信する。前記クロックセレクタ１３に各チャンネルクロックセレクタのイネーブル制御信号ＣＬＫＥＮ０／１／・・・／ｘ＜ｍ：０＞を出力する。

前記クロックセレクタ１３は、複数のクロック選択ユニット（ＰＨＡＳＥＳＥＬ０／１．．／ｘ）を含み、各クロック選択ユニット（ＰＨＡＳＥＳＥＬ０／１．．／ｘ）は前記復号・同期化モジュール１２の出力端からそれぞれ対応チャンネルのイネーブル制御信号ＣＬＫＥＮ０／１／・・・／ｘ＜ｍ：０＞を受信し、前記クロックセレクタは、入力クロック信号ＣＬＫＩＮ＜ｎ：０＞をさらに受信し、出力信号は出力クロックはＣＬＫＯＵＴ０／１／・・・／ｘである。

カウンタの実現過程は以下のとおりであり：動的位相調整方向ＤＩＲＥＣＴＩＯＮでカウンタのカウントアップまたはカウントダウンを制御し、次にＬＯＡＤ信号をトリガし（一定時間にハイレベルで保持する）、選択チャンネル位相選択値ＰＨＡＳＥＮＯＷ＜ｍ：０＞をカウンタにロードし、クロック信号ＳＴＥＰ＿Ｎの立上りエッジで、ＰＨＡＳＥＮＯＷ＜ｍ：０＞の基にカウントアップまたはカウントダウンして、新しい位相選択信号ＰＨＡＳＥＮＥＷ＜ｍ：０＞を出力する。

復号・同期化モジュールの実現過程は以下のとおりであり：初期位相の実現過程中、まず位相初期値（ＰＨＡＳＥＩＮＩＴ０／１／２・・・／ｘ＜ｍ：０＞）をロードし、各イネーブル信号（ＥＮ０／１／２・・・／ｘ＜ｎ：０＞）に復号し、その中でｎ＋１チャンネルのイネーブル信号のうち１チャンネルのみがハイレベルであり、残りのｎチャンネルがローレベルであり、その後イネーブル信号（ＥＮ０／１／２・・・／ｘ＜ｎ：０＞）を同期化処理し、同期後イネーブル制御信号ＣＬＫＥＮ０／１．．．ｘ＜ｎ：０＞を出力し、この出力信号が入力クロックＣＬＫＩＮ＜ｎ：０＞の立下がりエッジでトリガされ、最後にイネーブル信号ＣＬＫＥＮ０／１．．．ｘ＜ｎ：０＞をそれぞれ各クロック選択ユニットに同期入力制御として送信する。

図３に示すように、ｍ＝２の場合を例にすると、３－８復号回路によって復号し、ＰＨＡＳＥ＜２：０＞設定値が決定されると、出力されたイネーブル信号ＥＮ＜７：０＞の１チャンネルのみがハイレベルであり、残りの７チャンネルがすべてローレベルである。その後、イネーブル信号（ＥＮ０／１／２・・・／ｘ＜ｎ：０＞）を同期化処理し、同期後イネーブル制御信号ＣＬＫＥＮ０／１．．．ｘ＜ｎ：０＞を出力する。図４に示すように、ｎ＝７の場合を例にすると、復号回路はＥＮ＜７：０＞を出力し、まずＣＬＫＩＮ＜０＞の立上りエッジでＤＦＦ０をトリガしサンプリングして出力し、入力クロックＣＬＫＩＮ＜７：０＞の位相関係およびクロックとイネーブル制御信号間の制御関係に従って、サンプリング後のイネーブル信号＜７：０＞を２組に分け、その中でローｂｉｔ＜３：０＞を直接対応のＤＦＦに送信し、対応のクロック立下がりエッジでサンプリングされた後出力し、ハイｂｉｔ＜７：４＞についてはＣＬＫＩＮ＜０＞立下がりエッジでＤＦＦ１をトリガし再度サンプリングした後対応ＤＦＦに送信し、対応クロック立下がりエッジでサンプリングされた後出力する。最後にイネーブル信号ＣＬＫＥＮ０／１．．．ｘ＜ｎ：０＞をそれぞれ各クロックセレクタに同期入力制御として送信する。

動的位相調整の実現過程中、カウンタ１１から出力されたＰＨＡＳＥＮＥＷ＜ｍ：０＞を受信し選択チャンネルイネーブル信号（ＥＮ０／１／２・・・／ｘ＜ｎ：０＞）に復号し、その中でｎ＋１チャンネルのイネーブル信号のうち１チャンネルのみがハイレベルであり、残りのｎチャンネルがローレベルであり、その後イネーブル信号（ＥＮ０／１／２・・・／ｘ＜ｎ：０＞）を同期化処理し、同期後イネーブル制御信号ＣＬＫＥＮ０／１．．．ｘ＜ｎ：０＞を出力し、この出力信号は入力クロックＣＬＫＩＮ＜ｎ：０＞の立下がりエッジでトリガされ、最後にイネーブル制御信号ＣＬＫＥＮ０／１．．．ｘ＜ｎ：０＞をそれぞれ各クロックセレクタに同期入力制御として送信する。

図６に示すように、出力クロックＣＬＫＯＵＴ０／１／２初期位相の実現過程の場合を例にすると、その位相初期値ＰＨＡＳＥＩＮＩＴ０／１／２＜ｍ：０＞はそれぞれ（ｍ＋１）’ｂ０・・・０００／０・・・００１／０・・・０１０であり、隣接する２つのクロックの初期値の差が（ｍ＋１）’ｂ０・・・００１であり、つまり出力クロックＣＬＫＯＵＴ０／１／２の隣接する２つのクロック位相差がＴ／（ｎ＋１）であり、それぞれ復号・同期処理して生成されたイネーブル制御信号ＣＬＫＥＮ０／１／２＜ｎ：０＞はそれぞれ（ｎ＋１）’ｂ０・・・０００／０・・・０１０／０・・・１００である。その中で各イネーブル信号のうち１チャンネルのみが１であり、残りのｎチャンネルがすべて０である。イネーブル制御信号をそれぞれ各クロックセレクタに送信して対応の位相クロックを出力として選択する。

クロックセレクタの実現過程は以下のとおりであり：切り替えられたクロック信号と対応のイネーブル制御信号をＡＮＤ演算（ＡＮＤ論理処理）して信号Ａを取得し、目標切り替えクロック信号と対応のイネーブル制御信号をＡＮＤ演算（ＡＮＤ論理処理）して信号Ｂを取得し、次に信号Ａ＋ＢでＯＲ演算（ＯＲ論理処理）して、グリッチフリーのクロック切り替え過程を実現でき、簡単な論理が図５に示される。

クロック位相を動的に調整する過程はデジタルインターフェースを通じて一定のシーケンスで実現され、図７にクロック位相調整シーケンスの概略図を示す。

チャンネルを変更せず動的に調整する過程は以下のとおりであり：まずＤＩＲＥＣＴＩＯＮを通じて動的位相調整方向を選択し、この時ＳＥＬ＜ｍ：０＞は変更せず、次にＬＯＡＤ信号をトリガして一定時間にハイレベルで保持し、現在チャンネル位相選択値ＰＨＡＳＥＮＯＷ＜ｍ：０＞をカウンタにロードした後、ＳＴＥＰ＿Ｎ信号をトリガし、調整方向に応じて、カウンタがＳＴＥＰ＿Ｎ立上りエッジでカウントアップまたはカウントダウンし、カウンタは新しい位相選択値ＰＨＡＳＥＮＥＷ＜ｍ：０＞を出力して復号・同期化モジュールに送信し、このモジュール内で復号してＣＬＫＩＮクロックドメインに同期させ、新しいイネーブル制御信号を出力し、最後にイネーブル制御信号を対応のクロックセレクタモジュールに送信して、新しい位相クロックに切り替える。

図８に示すように、出力クロックＣＬＫＯＵＴ０／１の場合を例にすると、その位相初期値ＰＨＡＳＥＩＮＩＴ０／１＜ｍ：０＞はそれぞれ（ｍ＋１）’ｂ０・・・０００／０・・・００１であり、２つのクロック初期値の差が（ｍ＋１）’ｂ０・・・００１であり、つまり出力クロックＣＬＫＯＵＴ０／１初期位相差がＴ／（ｎ＋１）であり、ＣＬＫＯＵＴ０を選択して動的に後進調整し、この時に、ＰＨＡＳＥＮＯＷはＰＨＡＳＥＩＮＩＴ０＜ｍ：０＞、つまり（ｍ＋１）’ｂ０・・・０００に相当し、ＳＴＥＰ＿Ｎ信号をトリガして新しい位相選択値を生成し、カウンタはＰＨＡＳＥＮＯＷの基にカウントアップしてＰＨＡＳＥＮＥＷに更新し、この時に、ＰＨＡＳＥＮＥＷは（ｍ＋１）’ｂ０・・・０００から（ｍ＋１）’ｂ０・・・００１に変わり、新しい位相選択値を復号・同期化モジュールで複合および同期化した後入力クロックＣＬＫＩＮ＜７：０＞クロックドメインに切り替え、この時に、ＣＬＫＥＮ０＜０＞はハイレベルからローレベルに切り替えられ、ＣＬＫＥＮ０＜０＞はローレベルからハイレベルに切り替えられ、イネーブル制御信号をクロックセレクタＰＨＡＳＥＳＥＬ０に送信しＣＬＫＩＮ＜１＞を出力クロックとして選択し、動的な調整後、出力クロックＣＬＫＯＵＴ０／１位相差が初期Ｔ／（ｎ＋１）から同位クロックに変わる。

動的な調整によりチャンネルを変更する過程は以下のとおりであり、ＤＩＲＥＣＴＩＯＮから動的位相調整方向を選択する場合、同時にＳＥＬ＜ｍ：０＞を変更し、目標チャンネル現在位相選択値をＰＨＡＳＥＮＯＷ＜ｍ：０＞に送信し、次にＬＯＡＤ信号をトリガして一定時間にハイレベルで保持し、現在チャンネル位相選択値ＰＨＡＳＥＮＯＷ＜ｍ：０＞をカウンタにロードした後、ＳＴＥＰ＿Ｎ信号をトリガし、調整方向に応じて、カウンタがＳＴＥＰ＿Ｎ立上りエッジでカウントアップまたはカウントダウンし、カウンタが新しい位相選択値ＰＨＡＳＥＮＥＷ＜ｍ：０＞を出力して復号・同期化モジュールに送信し、このモジュール内で復号してＣＬＫＩＮクロックドメインに同期させ、新しいイネーブル制御信号を出力し、最後にイネーブル制御信号を対応のクロックセレクタモジュールに送信し、新しい位相クロックに切り替える。

図７に示すように、各信号は対応のシーケンス関係を満たすことで、現在の動的な調整が効果的に行われる。

本発明の実施例によって提供されるクロック信号生成回路およびその駆動方法は、タイマーの設計思想を採用し、クロック位相の正逆サイクル調整を実現し、出力クロックにグリッチが発生しなく、また、マルチチャンネルクロック間で動的に切り替えて位相調整が可能である。

本発明の実施例によって提供されるクロック信号生成回路は、あるチャンネルの出力クロック信号位相を連続的に調整する必要があるマルチクロックの分野に特に好適であり、アプリケーション要求に応じて、本実施例によって提供されるクロック信号生成回路は、特定のデジタルインターフェースを通じて一定のシーケンスでクロック位相を連続的に調整することができる。

本発明の実施例は、電子装置をさらに提供し、前記電子装置は、上記のいずれか１項に記載のクロック信号生成回路を含む。

本発明の実施例は、コンピューター可読記憶媒体をさらに提供し、その中で、前記コンピューター可読記憶媒体にコンピューター指令が記憶され、前記コンピューター指令がプロセッサによって実行されると、上記のいずれか１項に記載の駆動方法を実施する。

本発明は、デジタル回路システム（Ｄｉｇｉｔａｌ Ｃｉｒｃｕｉｔ Ｓｙｓｔｅｍ）のクロック位相を動的に調整する回路に関し、特にあるチャンネルのクロック位相を連続的に調整する必要があるマルチクロックの分野に特に好適であり、アプリケーション要求に応じて、特定のデジタルインターフェースを通じて一定のシーケンスでクロック位相を連続的に調整することができる。提案された設計シーケンスと思想によれば、クロック位相の正逆サイクル調整を実現し、出力クロックにグリッチが発生しなく、また、マルチチャンネルクロック間で切り替えて位相を調整することができる。

当業者であれば、上記方法の実施例を実現する全部または一部の流れは、コンピュータープログラムを通じて関連するハードウェアに指示することで実施でき、前記プログラムがコンピューター可読取記憶媒体に記憶され、このプログラムが実行されると、上記のような各方法の実施例の手順を含むことを理解されたい。その中で、前記記憶媒体は、磁気ディスク、光ディスク、読み出し専用メモリ（Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ、ＲＯＭ）またはランダムアクセスメモリ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＲＡＭ）などであってもよい。

以上、本発明の具体的な実施形態を説明したが、本発明の保護範囲はこれに限定されなく、当業者であれば、本発明で開示された技術的範囲内で、容易に想到した変更や置換は、すべて本発明の保護範囲に含まれる。したがって、本発明の保護範囲は特許請求の範囲の保護範囲に従うものとする。

Claims (10)

1. クロック位相調整要求に応じてカウント値から位相設定値を生成するためのカウンタと、
   初期位相実現過程中、位相初期値をロードし、位相調整過程中、前記カウンタから前記位相設定値を受信し、前記位相初期値または前記位相設定値をイネーブル制御信号に復号し、前記イネーブル制御信号を同期化処理して出力し、前記同期化処理により、前記イネーブル制御信号を調整する必要のあるクロックドメインに同期させる、復号・同期化モジュールと、
   同期化処理されたイネーブル制御信号を受信し、前記イネーブル制御信号に応じてマルチチャンネル入力クロック信号から、前記位相初期値または前記位相設定値の位相に対応する入力クロック信号を出力として選択し、前記マルチチャンネル入力クロック信号の位相が連続し、１クロック周期をカバーできるクロックセレクタと、を含み、
   前記クロックセレクタは、１つまたは複数のクロック選択ユニットを含み、前記復号・同期化モジュールは１つまたは複数のイネーブル制御信号を出力し、前記イネーブル制御信号は前記クロック選択ユニットに１対１で対応し、前記クロック選択ユニットは、前記復号・同期化モジュールから対応の同期処理されたイネーブル制御信号を受信し、対応の同期処理された前記イネーブル制御信号に応じて前記マルチチャンネル入力クロック信号から、前記位相初期値または前記位相設定値の位相に対応する入力クロック信号を出力として選択するために使用されることを特徴とするクロック信号生成回路。
2. 前記復号・同期化モジュールは、
   前記位相初期値または前記位相設定値を複数のイネーブル制御信号に復号し、前記複数のイネーブル制御信号のうち１つのみがハイレベルであり、残りはローレベルであるデコーダと、
   前記イネーブル制御信号を同期化処理して出力し、同期化処理されたイネーブル制御信号は入力クロックの立下がりエッジでトリガされる、同期回路と、を含む、ことを特徴と
   する請求項１に記載のクロック信号生成回路。
3. 前記デコーダは３－８復号回路であり、前記同期回路は第１フリップフロップ、第２フリップフロップおよび８つの出力フリップフロップを含み、
   前記第１フリップフロップのトリガ端に前記入力クロック信号中の第１入力クロック信号が入力され、前記第１フリップフロップの入力端は前記３－８復号回路の出力端に接続され、前記第１フリップフロップ出力信号のうちローレベルからハイレベルまでの第１～第４の信号が、前記８つの出力フリップフロップ中の第１～第４出力フリップフロップの入力端に出力され、前記第１フリップフロップは、前記第１入力クロック信号の立上りエッジでトリガされて前記３－８復号回路の出力信号をサンプリングするために使用され、
   前記第２フリップフロップのトリガ端に前記第１入力クロック信号が入力され、前記第１フリップフロップの入力端は前記第１フリップフロップの出力信号中のローレベルからハイレベルまでの第４～第８信号を受信し、前記第２フリップフロップの出力端は前記８つの出力フリップフロップ中の第５～第８出力フリップフロップの入力端に接続され、前記第２フリップフロップは、前記第１フリップフロップ出力信号のローレベルからハイレベルまでの第４～第８出力信号をサンプリングするために使用され、前記第１入力クロック信号の立下がりエッジでサンプリングされた後に出力し、
   前記８つの出力フリップフロップ中のトリガ端にそれぞれ前記入力クロック信号中の１つが入力され、前記８つの出力フリップフロップはそれぞれ対応の入力クロック信号のクロック立下がりエッジでサンプリングされた後出力する、ことを特徴とする請求項２に記載のクロック信号生成回路。
4. 前記クロック選択ユニットは、
   入力端から切り替えられたクロック信号に対応するイネーブル制御信号を受信する第１ＡＮＤゲートと、
   入力端から目標切り替えクロック信号対応のイネーブル制御信号を受信する第２ＡＮＤゲートと、
   ２つの入力端に前記第１ＡＮＤゲートの出力端と前記第２ＡＮＤゲートの出力端がそれぞれ接続され、かつ出力端が前記クロックセレクタの出力端であるＯＲゲートとを含み、
   そのうちに、前記クロック選択ユニットは出力チャンネルに１対１で対応し、前記切り替えられたクロック信号とは位相調整前に出力チャンネルに対応する出力クロックの位相と同様である入力クロックを指し、前記目標切り替えクロック信号とは、位相調整後に出力チャンネルに対応する出力クロックの位相と同様である入力クロックを指す、ことを特徴とする請求項１に記載のクロック信号生成回路。
5. 請求項１～４のいずれか１項に記載のクロック信号生成回路の駆動方法であって、
   前記カウンタは、動的位相調整トリガ信号ＳＴＥＰ＿Ｎ、動的位相調整方向ＤＩＲＥＣＴＩＯＮ、動的位相調整チャンネル選択信号ＳＥＬ＜ｍ：０＞、動的位相調整選択チャンネル位相選択信号のロード信号ＬＯＡＤおよび動的位相調整選択チャンネルの現在位相選択信号ＰＨＡＳＥＮＯＷ＜ｍ：０＞を受信し、前記復号・同期化モジュールは前記カウンタの出力端から動的位相調整後の新しい位相選択信号ＰＨＡＳＥＮＥＷ＜ｍ：０＞を受信し、前記復号・同期化モジュールは、入力クロック信号ＣＬＫＩＮ＜ｎ：０＞、動的位相調整トリガ信号ＳＴＥＰ＿Ｎ、動的位相調整チャンネル選択信号ＳＥＬ＜ｍ：０＞および各チャンネルクロック位相初期設定値ＰＨＡＳＥＩＮＩＴ０／１／・・・／ｘ＜ｍ：０＞をさらに受信し、前記クロックセレクタは前記復号・同期化モジュールの出力端から各チャンネルクロックセレクタのイネーブル制御信号ＣＬＫＥＮ０／１／・・・／ｘ＜ｎ：０＞を受信し、前記クロックセレクタは前記入力クロック信号ＣＬＫＩＮ＜ｎ：０＞をさらに受信し、
   前記駆動方法は、前記復号・同期化モジュールによって各チャンネルクロック位相初期設定値ＰＨＡＳＥＩＮＩＴ０／１／・・・／ｘ＜ｍ：０＞を通じて位相初期値をロードし保存し、前記位相初期値を対応のイネーブル制御信号に復号し、次に各イネーブル制御信号を同期化処理し、同期化処理された各イネーブル制御信号ＣＬＫＥＮ０／１／・・・／ｘ＜ｎ：０＞をそれぞれ対応のクロック選択ユニットに送信し、前記クロック選択ユニットは前記位相初期値に応じて入力クロック信号ＣＬＫＩＮ＜ｎ：０＞から対応位相の入力クロック信号を出力として選択するステップを含む、を特徴とする駆動方法。
6. 前記駆動方法は、動的位相調整ステップをさらに含み、前記動的位相調整ステップでは、
   前記カウンタ出力の動的位相調整後の新しい位相選択信号ＰＨＡＳＥＮＥＷ＜ｍ：０＞を受信し、選択チャンネルイネーブル信号（ＥＮ０／１／２・・・／ｘ＜ｎ：０＞）に復号し、その中でｎ＋１チャンネルのイネーブル信号のうち１チャンネルのみがハイレベルであり、残りのｎチャンネルはローレベルであり、次に前記イネーブル信号（ＥＮ０／１／２・・・／ｘ＜ｎ：０＞）を同期化処理し、
   同期化処理後、イネーブル制御信号ＣＬＫＥＮ０／１．．．ｘ＜ｎ：０＞を出力し、前記同期化処理は前記入力クロックＣＬＫＩＮ＜ｎ：０＞の立下がりエッジでトリガされ、前記イネーブル制御信号ＣＬＫＥＮ０／１．．．ｘ＜ｎ：０＞をそれぞれ対応のクロック選択ユニットに同期入力制御として送信する、ことを特徴とする請求項５に記載の駆動方法。
7. 位相調整時に出力チャンネルを変更しない場合、前記動的位相調整ステップは、
   前記カウンタが動的位相調整方向ＤＩＲＥＣＴＩＯＮから動的位相調整の方向を取得し、この時動的位相調整チャンネル選択信号ＳＥＬ＜ｍ：０＞は変更せず、動的位相調整選択チャンネル位相選択信号をトリガするロード信号ＬＯＡＤがローレベルのままであり、次に、現在チャンネル位相選択値ＰＨＡＳＥＮＯＷ＜ｍ：０＞を前記カウンタにロードした後、ＳＴＥＰ＿Ｎ信号がトリガされ、動的位相調整方向に応じて、前記カウンタはＳＴＥＰ＿Ｎ立上りエッジでカウントアップまたはカウントダウンし、前記カウンタから新しい位相選択値ＰＨＡＳＥＮＥＷ＜ｍ：０＞を出力して前記復号・同期化モジュールに送信し、前記復号・同期化モジュール内で復号されて入力クロックのクロックドメインに同期され、新しいイネーブル制御信号を出力し、前記イネーブル制御信号を対応のクロック選択ユニットに送信し、前記クロック選択ユニットは前記イネーブル制御信号に応じて新しい位相クロックに切り替えるステップをさらに含む、ことを特徴とする請求項６に記載の駆動方法。
8. 位相調整時に出力チャンネルを変更する場合、前記動的位相調整ステップは、
   前記カウンタが動的位相調整方向ＤＩＲＥＣＴＩＯＮに応じて動的位相調整方向を選択する場合、動的位相調整チャンネル選択信号ＳＥＬ＜ｍ：０＞から位相調整のチャンネルを選択し、前記カウンタの動的位相調整選択チャンネルの現在位相選択信号ＰＨＡＳＥＮＯＷ＜ｍ：０＞を前記カウンタに送信した後、ＬＯＡＤ信号をトリガして一定時間でハイレベルに保持し、現在チャンネル位相選択値ＰＨＡＳＥＮＯＷ＜ｍ：０＞を前記カウンタにロードした後、ＳＴＥＰ＿Ｎ信号をトリガし、調整方向に応じて、前記カウンタはＳＴＥＰ＿Ｎ立上りエッジでカウントアップまたはカウントダウンし、前記カウンタは新しい位相選択値ＰＨＡＳＥＮＥＷ＜ｍ：０＞を復号・同期化モジュールに出力し、このモジュール内で復号されて入力クロックＣＬＫＩＮのクロックドメインに同期され、新しいイネーブル制御信号を出力し、イネーブル制御信号を対応の前記クロック選択ユニットに送信し、前記クロック選択ユニットは新しい位相クロックに切り替えるステップをさらに含む、ことを特徴とする請求項６に記載の駆動方法。
9. 請求項１～４のいずれか１項に記載のクロック信号生成回路を含む、ことを特徴とする電子装置。
10. プロセッサによって実行されると請求項５～８のいずれか１項に記載の駆動方法を実施するコンピューター指令が記憶される、ことを特徴とするコンピューター可読記憶媒体。