JP7617907B2 - プロセッサおよびその内部の割り込みコントローラ - Google Patents
プロセッサおよびその内部の割り込みコントローラ Download PDFInfo
- Publication number
- JP7617907B2 JP7617907B2 JP2022519121A JP2022519121A JP7617907B2 JP 7617907 B2 JP7617907 B2 JP 7617907B2 JP 2022519121 A JP2022519121 A JP 2022519121A JP 2022519121 A JP2022519121 A JP 2022519121A JP 7617907 B2 JP7617907 B2 JP 7617907B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- arbitration
- priority
- interrupts
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/366—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a centralised polling arbiter
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4818—Priority circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bus Control (AREA)
Description
本発明は、2019年9月25日に出願された中国特許出願第201910912610.1号明細書に基づく優先権を主張し、上記特許出願の内容全体を本明細書の一部として援用する。
プロセッサは、I/Oデバイスおよびタイマーなどの、割り込みソースから入る割り込みを処理する必要がある。プロセッサは、割り込みサービスルーチンの実行によって割り込みを処理する。プロセッサは、複数の割り込みソースからの様々な割り込みを処理する必要があることから、各割り込みは、対応する割り込み優先度を有する。一般的に、高性能なプラットフォームは、精巧に設計されたシステムを持っており、このシステムは、通常512以上という、非常に多量の割り込みソースを有する。このプラットフォームのために、割り込みコントローラは、多量の割り込みから、調停を通じて最高の優先度を有する割り込みを識別し、情報および割り込みなどをレポートすることが必要となる。この割り込みコントローラは、種々の割り込みの優先度を比較し、これにより、最高の優先度を有する割り込みを選択し、その割り込みに応答する必要がある。
本開示の例示的な実施形態は、添付図面を参照しつつ、より詳細に以下に記述されることになる。添付図面は本開示の例示的な実施形態を示すが、そのことは、本開示が種々の形態で実装され得ると理解されるべきであり、本明細書で記述された実施形態に限定されるべきでない。それよりも、これらの実施形態は、本開示がよりよく理解されることになり、本開示の範囲が当業者に十分に伝達されることが可能になるように、提供される。
Claims (14)
- 種々の割り込みソースから受信された割り込みをサンプリングして、サンプリングされた割り込みを生成するように適合されたサンプリングユニットと、
優先調停ユニットであって、
前記サンプリングされた割り込みを複数の割り込みセグメントに分割することと、
各割り込みセグメントについて、前記割り込みセグメントのサンプリングされた一つまたは複数の割り込みの中から最高の優先度を有する割り込みを決定することと、
応答されるべき割り込みに指定された、前記一つまたは複数の割り込みセグメントの中から最高の優先度を有する割り込みを識別することと
を行うように適合された優先調停ユニットと
前記優先調停ユニットを制御して、前記割り込みに対して調停を実施し、全ての前記割り込みが調査された後に前記調停を完了するように適合された調停反復制御ユニットと、を備え、
前記調停反復制御ユニットは、前記優先調停ユニットを制御して、プリセット条件を満足する割り込みに対して調停を実施し、前記プリセット条件を満足する全ての前記割り込みが調査された後に前記調停を完了するようにさらに適合されていることを特徴とする、割り込みコントローラ。 - 前記優先調停ユニットは、
前記複数の割り込みセグメントの一つを次々に選択し、前記選択された割り込みセグメントにおける割り込みを調停モジュールに送信するように適合された選択モジュールと、
前記選択モジュールによって選択された割り込み、および調停先行回の中間調停結果による調停を通じて、調停現行回の中間調停結果として前記最高の優先度を有する前記割り込みを識別するように適合された前記調停モジュールと
を備え、
前記調停モジュールは、前記調停モジュールが前記選択モジュールによって選択された最終の割り込みセグメントにおける割り込みに対して調停を実施し、前記応答されるべき割り込みとして調停最終回の結果を取り扱う場合、調停最終回を完了する
ことを特徴とする、請求項1に記載の割り込みコントローラ。 - 前記サンプリングユニットに結合され、前記割り込みの構成情報を保存するように適合された割り込み構成ユニットであって、前記構成情報が、割り込み優先度、割り込み処理状態、および割り込み許可のうちの一つまたは複数を含む、割り込み構成ユニット
をさらに備えることを特徴とする、請求項2に記載の割り込みコントローラ。 - 前記プリセット条件は、割り込み処理状態が保留中の状態であることを特徴とする、請求項3に記載の割り込みコントローラ。
- 前記調停反復制御ユニットは、前記優先調停ユニットを誘発して、前記割り込みが前記保留中の状態にある割り込みを含み、かつ、前記優先調停ユニットが調停の実施中でない場合、反復調停を実施するようにさらに適合されていることを特徴とする、請求項4に記載の割り込みコントローラ。
- 前記選択モジュールによってサポートされた入力マルチチャンネル選択の数量が、受信された割り込みの数量、および前記調停モジュールによってサポートされた入力マルチチャンネル選択の数量によって決定され、
前記調停モジュールによってサポートされた入力マルチチャンネル選択の前記数量が、受信された割り込みの前記数量によって決定される
ことを特徴とする、請求項5に記載の割り込みコントローラ。 - 前記優先調停ユニットは、順序性のある方法、またはランダム性のある方式で、前記受信された前記割り込みを前記複数の割り込みセグメントに分割し、調停のために前記複数の割り込みセグメントの一つを選択するようにさらに適合されていることを特徴とする、請求項6に記載の割り込みコントローラ。
- 前記優先調停ユニットは、前記受信された割り込みを前記複数の割り込みセグメントに分割する前に、割り込みを含まない割り込みソースを遮って、割り込みを含む割り込みソースにおける割り込みを分割するようにさらに適合されていることを特徴とする、請求項7に記載の割り込みコントローラ。
- 前記割り込み構成ユニットに結合され、前記割り込み優先度およびプリセット優先度を比較し、前記割り込み優先度が前記プリセット優先度より高い場合、前記優先調停ユニットに前記割り込みを入力するように適合された閾値比較ユニット
をさらに備えることを特徴とする、請求項3に記載の割り込みコントローラ。 - 前記割り込みコントローラに結合された前記種々の割り込みソースから前記割り込みをサンプリングし、処理されるべき割り込みを選択するように適合されている、請求項1ないし9の何れか一つに記載の割り込みコントローラと、
前記割り込みコントローラに結合され、前記割り込みコントローラによって選択された前記割り込みを処理するプロセッサコアと
を備えることを特徴とする、プロセッサ。 - 前記割り込みコントローラによって選択された前記割り込みの割り込み優先度が、前記プロセッサコアにおいて処理中の割り込みの割り込み優先度より高い場合、前記プロセッサコアは、処理中の前記割り込みに対する処理を中断し、前記割り込みコントローラによって選択された前記割り込みに対する処理を開始するように適合されている
ことを特徴とする、請求項10に記載のプロセッサ。 - 前記割り込みコントローラによって選択された前記割り込みの前記割り込み優先度が、前記プロセッサコアにおいて処理中の前記割り込みの割り込み優先度より高くない場合、前記プロセッサコアは、前記割り込みコントローラによって選択された前記割り込みに対する処理を抜かして進むように適合されていることを特徴とする、請求項10または11に記載のプロセッサ。
- 請求項10ないし12の何れか一つに記載のプロセッサと、
前記プロセッサに結合され、前記プロセッサによって処理されるべき割り込みを発生する前記種々の割り込みソースと
を備えることを特徴とする、システム・オン・チップ。 - 請求項13に記載のシステム・オン・チップを備えることを特徴とする、インテリジェント・デバイス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910912610.1A CN112559403B (zh) | 2019-09-25 | 2019-09-25 | 一种处理器及其中的中断控制器 |
| CN201910912610.1 | 2019-09-25 | ||
| PCT/US2020/051446 WO2021061514A1 (en) | 2019-09-25 | 2020-09-18 | Processor and interrupt controller therein |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2022550059A JP2022550059A (ja) | 2022-11-30 |
| JP2022550059A5 JP2022550059A5 (ja) | 2023-07-11 |
| JP7617907B2 true JP7617907B2 (ja) | 2025-01-20 |
Family
ID=74880942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022519121A Active JP7617907B2 (ja) | 2019-09-25 | 2020-09-18 | プロセッサおよびその内部の割り込みコントローラ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11237994B2 (ja) |
| EP (1) | EP4035016B1 (ja) |
| JP (1) | JP7617907B2 (ja) |
| CN (1) | CN112559403B (ja) |
| WO (1) | WO2021061514A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11579920B2 (en) * | 2020-07-21 | 2023-02-14 | Arm Limited | Virtual processor interrupt tracking |
| CN115480883A (zh) * | 2021-05-31 | 2022-12-16 | 比亚迪半导体股份有限公司 | 芯片、芯片的测试方法以及计算机可读存储介质 |
| US12182611B2 (en) * | 2022-12-22 | 2024-12-31 | Advanced Micro Devices, Inc | Interrupt cache configuration |
| CN117170745B (zh) * | 2023-11-03 | 2024-01-12 | 睿思芯科(深圳)技术有限公司 | Risc-v外部中断的处理方法、系统及相关设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012181790A (ja) | 2011-03-03 | 2012-09-20 | Nec Access Technica Ltd | 割り込みコントローラ及び時分割割り込み発生方法 |
| JP2017509059A (ja) | 2014-03-24 | 2017-03-30 | インテル・コーポレーション | 電力消費を低減するための割り込み処理の同期化 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63238630A (ja) * | 1987-03-26 | 1988-10-04 | Toshiba Corp | マイクロプロセツサの割込み制御装置 |
| JP2855298B2 (ja) * | 1990-12-21 | 1999-02-10 | インテル・コーポレーション | 割込み要求の仲裁方法およびマルチプロセッサシステム |
| US5410710A (en) | 1990-12-21 | 1995-04-25 | Intel Corporation | Multiprocessor programmable interrupt controller system adapted to functional redundancy checking processor systems |
| US5918057A (en) * | 1997-03-20 | 1999-06-29 | Industrial Technology Research Institute | Method and apparatus for dispatching multiple interrupt requests simultaneously |
| US5958036A (en) * | 1997-09-08 | 1999-09-28 | Lucent Technologies Inc. | Circuit for arbitrating interrupts with programmable priority levels |
| GB2339035B (en) * | 1998-04-29 | 2002-08-07 | Sgs Thomson Microelectronics | A method and system for transmitting interrupts |
| CN1105690C (zh) | 1999-06-15 | 2003-04-16 | 中国洛阳浮法玻璃集团有限责任公司 | 无铜翡翠绿浮法玻璃着色剂 |
| KR100528476B1 (ko) * | 2003-07-22 | 2005-11-15 | 삼성전자주식회사 | 컴퓨터 시스템의 인터럽트 처리 장치 |
| JP2005092780A (ja) * | 2003-09-19 | 2005-04-07 | Matsushita Electric Ind Co Ltd | リアルタイムプロセッサシステム及び制御方法 |
| CN1277161C (zh) * | 2003-12-12 | 2006-09-27 | 中兴通讯股份有限公司 | 可编程中断控制器 |
| US20070106827A1 (en) * | 2005-11-08 | 2007-05-10 | Boatright Bryan D | Centralized interrupt controller |
| US7433985B2 (en) | 2005-12-28 | 2008-10-07 | Intel Corporation | Conditional and vectored system management interrupts |
| JP5173714B2 (ja) * | 2008-09-30 | 2013-04-03 | ルネサスエレクトロニクス株式会社 | マルチスレッドプロセッサ及びその割り込み処理方法 |
| US7849247B2 (en) * | 2008-10-14 | 2010-12-07 | Freescale Semiconductor, Inc. | Interrupt controller for accelerated interrupt handling in a data processing system and method thereof |
| CN101673221B (zh) * | 2009-10-22 | 2013-02-13 | 同济大学 | 一种嵌入式片上多处理器的中断处理方法 |
| JP5512383B2 (ja) * | 2010-05-12 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | 計算機システム |
| US8909836B2 (en) * | 2012-10-08 | 2014-12-09 | Andes Technology Corporation | Interrupt controller, apparatus including interrupt controller, and corresponding methods for processing interrupt request event(s) in system including processor(s) |
| CN103106113A (zh) * | 2013-02-25 | 2013-05-15 | 广东威创视讯科技股份有限公司 | 一种中断事件处理方法和处理设备 |
| US9430421B2 (en) * | 2014-03-12 | 2016-08-30 | Arm Limited | Interrupt signal arbitration |
| US9575912B2 (en) * | 2014-04-08 | 2017-02-21 | Infineon Technologies Ag | Service request interrupt router with shared arbitration unit |
| CN105095128B (zh) * | 2014-05-22 | 2020-04-03 | 中兴通讯股份有限公司 | 中断处理方法及中断控制器 |
| KR102805364B1 (ko) * | 2017-01-13 | 2025-05-12 | 삼성전자주식회사 | 애플리케이션 프로세서 및 집적 회로 |
| US10423550B2 (en) * | 2017-10-25 | 2019-09-24 | International Business Machines Corporation | Managing efficient selection of a particular processor thread for handling an interrupt |
| CN110737616B (zh) * | 2018-07-20 | 2021-03-16 | 瑞昱半导体股份有限公司 | 处理中断优先级的电路系统 |
| US10545893B1 (en) * | 2019-01-11 | 2020-01-28 | Arm Limited | Interrupt controller and method of operation of an interrupt controller |
| CN111752877B (zh) * | 2019-03-27 | 2024-11-12 | 阿里巴巴集团控股有限公司 | 一种处理器及其中的中断控制器 |
| CN110083563B (zh) * | 2019-04-01 | 2022-10-28 | 吉林大学 | 一种基于循环优先级实现公平仲裁的仲裁电路 |
-
2019
- 2019-09-25 CN CN201910912610.1A patent/CN112559403B/zh active Active
-
2020
- 2020-09-18 WO PCT/US2020/051446 patent/WO2021061514A1/en not_active Ceased
- 2020-09-18 US US17/025,482 patent/US11237994B2/en active Active
- 2020-09-18 JP JP2022519121A patent/JP7617907B2/ja active Active
- 2020-09-18 EP EP20870151.6A patent/EP4035016B1/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012181790A (ja) | 2011-03-03 | 2012-09-20 | Nec Access Technica Ltd | 割り込みコントローラ及び時分割割り込み発生方法 |
| JP2017509059A (ja) | 2014-03-24 | 2017-03-30 | インテル・コーポレーション | 電力消費を低減するための割り込み処理の同期化 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112559403B (zh) | 2024-05-03 |
| JP2022550059A (ja) | 2022-11-30 |
| EP4035016A4 (en) | 2023-08-30 |
| US11237994B2 (en) | 2022-02-01 |
| EP4035016B1 (en) | 2025-02-12 |
| CN112559403A (zh) | 2021-03-26 |
| EP4035016A1 (en) | 2022-08-03 |
| US20210089482A1 (en) | 2021-03-25 |
| WO2021061514A1 (en) | 2021-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7617907B2 (ja) | プロセッサおよびその内部の割り込みコントローラ | |
| JP7313381B2 (ja) | ハードウェアアクセラレーションのためのハードウェアリソースの埋込みスケジューリング | |
| KR102597570B1 (ko) | Gpu 태스크 스케줄링을 위한 연속 분석 태스크 | |
| JP5422614B2 (ja) | 低ポート数メモリーを用いたマルチポートメモリーのシミュレート | |
| US11003429B1 (en) | Compile-time scheduling | |
| CN110688160B (zh) | 一种指令流水线处理方法、系统、设备及计算机存储介质 | |
| US8959319B2 (en) | Executing first instructions for smaller set of SIMD threads diverging upon conditional branch instruction | |
| US7240137B2 (en) | System and method for message delivery across a plurality of processors | |
| CN112540796B (zh) | 一种指令处理装置、处理器及其处理方法 | |
| US12210438B1 (en) | Breakpoints in neural network accelerator | |
| JP2020087499A (ja) | スタティックランダムアクセスメモリにアクセスするための方法、装置、機器及び記憶媒体 | |
| CN115129480A (zh) | 标量处理单元的访问控制方法及标量处理单元 | |
| WO2018098183A1 (en) | Dual mode local data store | |
| Jeong et al. | REACT: Scalable and high-performance regular expression pattern matching accelerator for in-storage processing | |
| WO2025124574A1 (zh) | 计算系统、由计算系统执行的方法及存储介质 | |
| CN103294449B (zh) | 发散操作的预调度重演 | |
| US9442759B2 (en) | Concurrent execution of independent streams in multi-channel time slice groups | |
| US8589942B2 (en) | Non-real time thread scheduling | |
| CN111752877A (zh) | 一种处理器及其中的中断控制器 | |
| US11119787B1 (en) | Non-intrusive hardware profiling | |
| US12367021B1 (en) | Fast interference graph construction for a binary tree of interval nodes | |
| US20230195651A1 (en) | Host device performing near data processing function and accelerator system including the same | |
| US10997277B1 (en) | Multinomial distribution on an integrated circuit | |
| CN117234674A (zh) | 用于执行任务调度的方法及其相关产品 | |
| EP4268176A1 (en) | Condensed command packet for high throughput and low overhead kernel launch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230629 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240618 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240918 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250107 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7617907 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |