JP7618072B2

JP7618072B2 - Semiconductor device and its manufacturing method

Info

Publication number: JP7618072B2
Application number: JP2024001882A
Authority: JP
Inventors: 欣一熊谷; 徹高橋; 勇人奥田
Original assignee: 株式会社アムコー・テクノロジー・ジャパン
Priority date: 2016-09-26
Filing date: 2024-01-10
Publication date: 2025-01-20
Anticipated expiration: 2036-09-26
Also published as: JP2024026696A; JP2022173569A; JP2018056165A; JP2021170679A; JP6923299B2; JP7419474B2; JP2025036733A

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing a semiconductor device.

近年、電子機器の小型化に対応するために、電子機器に搭載される半導体部品を高密度に実装することが要求され、それにともなって、半導体部品の小型化、薄型化が進んでいる。このため更なる薄型化を廉価に達成できる樹脂封止型半導体装置を含むパッケージが求められている。 In recent years, in order to keep up with the miniaturization of electronic devices, there has been a demand for high-density mounting of semiconductor components mounted on electronic devices, and as a result, semiconductor components are becoming smaller and thinner. For this reason, there is a demand for packages that include resin-encapsulated semiconductor devices that can achieve further thinning at low cost.

半導体パッケージにはその形状、材質および対応する実装の方式によって多くの種類がある。半導体パッケージは大きく分けると、パッケージのリードをプリント配線基板などのスルーホールに挿入してはんだ実装するリード挿入型と、配線基板の表面に平面的に直接はんだ付実装する表面実装型とがある。
なかでも表面実装型のＱＦＮ（Quad Flat Non-leaded package）と呼ばれる、樹脂封止体の側面ではなく、底面にリードが露出するように形成されたタイプの半導体装置が注目されている。 There are many types of semiconductor packages depending on their shape, material, and corresponding mounting method. Semiconductor packages can be broadly divided into lead insertion types, in which the package leads are inserted into through holes in a printed wiring board and soldered, and surface mount types, in which the package is soldered directly onto the surface of a wiring board.
Among these, a type of semiconductor device called a surface mount QFN (Quad Flat Non-leaded package), in which the leads are exposed on the bottom surface of a resin encapsulant rather than on the side surface, has been attracting attention.

図６に従来の一般的なＱＦＮの構成を示す。
半導体装置１は、ベッド部(半導体素子搭載部)２ｂとその周囲にその先端が延設されている複数のリード部２ａとを有するリードフレーム２と、ベッド部２ｂの上に載置されている半導体素子６と、半導体素子６の電極４と各リード部２ａとを連結するボンディングワイヤ３と、リードフレーム２の半導体素子搭載側、半導体素子６及びボンディングワイヤ３を密閉する封止樹脂５とを有している。
この半導体装置１は樹脂封止を行う際にモールド工程時の樹脂漏れを防止するためバックテープを用いており、樹脂封止工程後にバックテープは除去される。 FIG. 6 shows a typical conventional QFN structure.
The semiconductor device 1 comprises a lead frame 2 having a bed portion (semiconductor element mounting portion) 2b and a plurality of lead portions 2a whose tips extend around the bed portion 2b, a semiconductor element 6 placed on the bed portion 2b, bonding wires 3 connecting electrodes 4 of the semiconductor element 6 to each of the lead portions 2a, and a sealing resin 5 that seals the semiconductor element mounting side of the lead frame 2, the semiconductor element 6, and the bonding wires 3.
This semiconductor device 1 uses a back tape to prevent resin leakage during a molding process when performing resin sealing, and the back tape is removed after the resin sealing process.

しかしながら、バックテープを用いると、以下のような問題が生じる。
・樹脂面がリードフレームと同一面になるため、図７Ａに示すように、はんだ１１による接続がリード部２ａ及びベッド部２ｂの表面のみとなり、二次実装信頼性を向上させることが難しい。
・バックテープ１２の密着が悪いと図７Ｂに示すようにモールド樹脂バリ５ａが発生し、また、密着が良すぎると剥離時にバックテープ１２の糊残り１２ａが発生し、どちらの場合も信頼性を低下させる要因となる。
・リードフレーム２は基材が金属であるため、基材の表面に粗面化等の改善を加えても、有機材料であるモールド樹脂との密着が悪い。信頼性保証期間を確定するための加速環境下での評価を行ったところ、繰り返し応力によるダメージ、高温による熱的ダメージ、加湿による化学的ダメージ、などにより、一定期間経過後に図７Ｃに示すように内部剥離１３が発生した。 However, the use of a back tape causes the following problems.
Since the resin surface is flush with the lead frame, as shown in FIG. 7A, connection by solder 11 is only on the surfaces of the lead portions 2a and bed portions 2b, making it difficult to improve secondary mounting reliability.
If the adhesion of the back tape 12 is poor, mold resin burrs 5a will occur as shown in Figure 7B, and if the adhesion is too good, adhesive residue 12a will remain on the back tape 12 when it is peeled off. In either case, this will reduce reliability.
Since the base material of the lead frame 2 is metal, even if the surface of the base material is roughened or otherwise improved, the adhesion with the mold resin, which is an organic material, is poor. When an evaluation was performed under an accelerated environment to determine the reliability guarantee period, internal peeling 13 occurred after a certain period of time due to damage caused by repeated stress, thermal damage caused by high temperature, chemical damage caused by humidity, etc., as shown in Figure 7C.

特許文献１には、ＱＦＮの製造工程において、樹脂封止前に、前記リードの露出面に金属めっきを施し、樹脂封止後、前記金属めっきを化学的に除去することにより、前記リード露出面に生じた樹脂バリをも同時に除去するようにした半導体装置の製造方法が記載されている。 Patent document 1 describes a method for manufacturing a semiconductor device in which, in the QFN manufacturing process, metal plating is applied to the exposed surfaces of the leads before resin sealing, and after resin sealing, the metal plating is chemically removed, thereby simultaneously removing resin burrs that have formed on the exposed surfaces of the leads.

また、特許文献２には、図８に示すようにリードフレーム２１のベッド部２２上に搭載された半導体素子２４と、該半導体素子２４の電極とリードフレームのリード部２３とを電気的に接続するボンディングワイヤ２５と、半導体素子２４、ボンディングワイヤ２５
及びリード部２３を封止する封止樹脂２６と、リードフレーム２１の開口部の一方の面側に、リードフレーム２１の厚さよりも所定の厚さｄだけ薄い厚さで充填された樹脂２７とを備えた半導体装置２０が示されている。この半導体装置は、半導体装置２０の裏面からリード部２３及びベッド部２２を均一な高さで突出させることにより半導体装置２０の実装時の信頼性を高めている。 In addition, in Patent Document 2, as shown in FIG. 8, a semiconductor element 24 is mounted on a bed portion 22 of a lead frame 21, and a bonding wire 25 electrically connects an electrode of the semiconductor element 24 to a lead portion 23 of the lead frame.
The semiconductor device 20 shown includes a sealing resin 26 that seals the lead portions 23, and a resin 27 that is filled on one side of the opening of the lead frame 21 to a thickness that is a predetermined thickness d thinner than the thickness of the lead frame 21. This semiconductor device has the lead portions 23 and bed portions 22 protruding at a uniform height from the back surface of the semiconductor device 20, thereby improving the reliability of the semiconductor device 20 when mounted.

特開２００１－１５６２３３号公報JP 2001-156233 A 特開２００２－９３９８２号公報JP 2002-93982 A

本発明は、樹脂封止の際に、従来のように、リードフレームの半導体素子搭載面の反対側にバックテープを設けるという方法を用いないようにすることにより、二次実装信頼性を向上させた半導体装置を提供することを目的とする。 The present invention aims to provide a semiconductor device that improves secondary mounting reliability by eliminating the conventional method of providing a back tape on the side of the lead frame opposite the semiconductor element mounting surface during resin sealing.

すなわち、本発明は以下に記載する通りのものである。
（１）リード部及びベッド部とからなるリードフレームと、
少なくとも、該リードフレームの空間部分を半導体素子搭載面側から覆う有機材層と、
ボンディングワイヤと接続されるリード部分の有機材層に設けられた開口部と、
ベッド部上に搭載された半導体素子と、
前記開口部のリード部と半導体素子の電極とを電気的に接続するボンディングワイヤと、
前記有機材層、ボンディングワイヤ及び半導体素子を樹脂封止する封止樹脂と、
を有する半導体装置。
（２）前記有機材層はベッド部の半導体素子搭載位置にも形成されており、半導体素子はこの半導体搭載位置の有機材層上に搭載されている上記（１）に記載の半導体装置。
（３）前記有機材層はベッド部の半導体素子搭載位置にも開口部を有し、半導体素子はこの半導体素子搭載位置の開口部においてベッド部上に搭載されている上記（１）に記載の半導体装置。
（４）半導体素子が複数個であり、ベッド部に形成された有機材層上に搭載されている半導体素子と、有機材層に形成された開口部においてベッド部上に搭載されている半導体素子とを有する上記（１）に記載の半導体装置。
（５）前記ベッド部の周縁部及び／又はリード部の周縁部の少なくとも一部は、段差を有する上記（１）～（４）のいずれか１項に記載の半導体装置。
（６）ベッド部及びリード部を有するリードフレームの半導体素子搭載面側に有機材層を形成する工程と、
リード部のボンディングワイヤとの接続部分に形成されている有機材層に開口部Ａを形成する工程と、
ベッド部の半導体素子搭載位置の有機材層に開口部Ｂを形成する工程と、
前記リード部のボンディングワイヤとの接続部分に形成されている有機材層の開口部Ａにめっき膜を形成する工程と、
ベッド部の前記開口部においてベッド部に半導体素子を接着剤により固定する工程と、
前記半導体素子の電極とリード部の前記めっき膜とをボンディングワイヤにより電気的に接続する工程と、
前記半導体素子、ボンディングワイヤ及び有機材層を封止樹脂により樹脂封止する工程と、
を含む半導体装置の製造方法。
（７）前記リード部のボンディングワイヤとの接続部分に形成されている有機材層に開口部Ａを形成する工程と、ベッド部の半導体素子搭載位置の有機材層に開口部Ｂを形成する工程とを同時に行う、上記（６）に記載の半導体装置の製造方法。
（８）ベッド部及びリード部を有するリードフレームの半導体素子搭載面側に有機材層を形成する工程と、
リード部のボンディングワイヤとの接続部分に形成されている有機材層に開口部Ａを形成する工程と、
ベッド部の複数の半導体素子搭載位置の少なくとも一つに開口部Ｂを形成する工程と、
前記開口部Ａにめっき膜を形成する工程と、
有機材層を有する半導体素子搭載位置には有機材層上に半導体素子を接着剤により固定し、開口部Ｂを有する半導体素子搭載位置にはベッド部上に半導体素子を接着剤により固定する工程と、
前記半導体素子の電極とリード部の前記めっき膜とをボンディングワイヤにより電気的に接続する工程と、
前記半導体素子、ボンディングワイヤ及び有機材層を封止樹脂により樹脂封止する工程と、
を含む半導体装置の製造方法。
（９）前記リード部のボンディングワイヤとの接続部分に形成されている有機材層に開口部Ａを形成する工程と、ベッド部の半導体素子搭載位置の少なくとも一つに開口部Ｂを形成する工程とを同時に行う、上記（８）に記載の半導体装置の製造方法。 That is, the present invention is as described below.
(1) a lead frame consisting of a lead portion and a bed portion;
an organic material layer that covers at least the space of the lead frame from the semiconductor element mounting surface side;
an opening provided in an organic material layer in a lead portion to be connected to a bonding wire;
A semiconductor element mounted on the bed portion;
a bonding wire that electrically connects the lead portion of the opening to an electrode of a semiconductor element;
a sealing resin for sealing the organic material layer, the bonding wires, and the semiconductor element;
A semiconductor device having the above structure.
(2) The semiconductor device according to (1) above, wherein the organic material layer is also formed on the bed portion at a semiconductor element mounting position, and the semiconductor element is mounted on the organic material layer at this semiconductor mounting position.
(3) The semiconductor device according to (1) above, wherein the organic material layer also has an opening at a position on the bed portion where a semiconductor element is to be mounted, and the semiconductor element is mounted on the bed portion through the opening at the position where the semiconductor element is to be mounted.
(4) A semiconductor device according to (1) above, comprising a plurality of semiconductor elements, the semiconductor elements being mounted on an organic material layer formed on a bed portion, and a semiconductor element being mounted on the bed portion in an opening formed in the organic material layer.
(5) The semiconductor device according to any one of (1) to (4) above, wherein at least a portion of the periphery of the bed portion and/or the periphery of the lead portion has a step.
(6) forming an organic material layer on a semiconductor element mounting surface side of a lead frame having a bed portion and a lead portion;
forming an opening A in an organic material layer formed at a connection portion of the lead portion with a bonding wire;
forming an opening B in the organic material layer at a position where a semiconductor element is mounted on the bed portion;
forming a plating film in an opening A of an organic material layer formed at a connection portion between the lead portion and a bonding wire;
fixing a semiconductor element to the bed portion at the opening of the bed portion with an adhesive;
a step of electrically connecting the electrodes of the semiconductor element and the plating film of the lead portion by bonding wires;
a step of sealing the semiconductor element, the bonding wires, and the organic material layer with a sealing resin;
A method for manufacturing a semiconductor device comprising the steps of:
(7) A method for manufacturing a semiconductor device as described above in (6), comprising simultaneously performing a process of forming an opening A in an organic material layer formed at a connection portion of the lead portion with a bonding wire and a process of forming an opening B in the organic material layer at a semiconductor element mounting position of the bed portion.
(8) forming an organic material layer on a semiconductor element mounting surface side of a lead frame having a bed portion and a lead portion;
forming an opening A in an organic material layer formed at a connection portion of the lead portion with a bonding wire;
forming an opening B at at least one of a plurality of semiconductor element mounting positions of the bed portion;
forming a plating film in the opening A;
a step of fixing a semiconductor element on the organic material layer by an adhesive at the semiconductor element mounting position having the organic material layer, and fixing a semiconductor element on the bed portion by an adhesive at the semiconductor element mounting position having the opening B;
a step of electrically connecting the electrodes of the semiconductor element and the plating film of the lead portion by bonding wires;
a step of sealing the semiconductor element, the bonding wires, and the organic material layer with a sealing resin;
A method for manufacturing a semiconductor device comprising the steps of:
(9) A method for manufacturing a semiconductor device as described above in (8), comprising simultaneously carrying out a step of forming an opening A in an organic material layer formed at a connection portion between the lead portion and a bonding wire and a step of forming an opening B in at least one of the semiconductor element mounting positions of the bed portion.

本発明の半導体装置を用いることにより半導体装置の二次実装信頼性を向上させることができる。 By using the semiconductor device of the present invention, the secondary mounting reliability of the semiconductor device can be improved.

図１は本発明の第１の実施形態に係る半導体装置を示す図である。FIG. 1 is a diagram showing a semiconductor device according to a first embodiment of the present invention. 図２－１は本発明の第２の実施形態に係る半導体装置を示す図である。FIG. 2A is a diagram showing a semiconductor device according to a second embodiment of the present invention. 図２－２は図２－１に示した半導体装置におけるリードフレームの構造を示す図である。FIG. 2-2 is a diagram showing the structure of a lead frame in the semiconductor device shown in FIG. 2-1. 図３－１は本発明の第３の実施形態に係る半導体装置を示す図である。FIG. 3A is a diagram showing a semiconductor device according to a third embodiment of the present invention. 図３－２は図３－１に示した半導体装置におけるリードフレーム及び有機材層を示す図である。FIG. 3-2 is a diagram showing the lead frame and the organic material layer in the semiconductor device shown in FIG. 3-1. 図４は本発明の第４の実施形態に係る半導体装置を示す図である。FIG. 4 is a diagram showing a semiconductor device according to a fourth embodiment of the present invention. 図５Ａ～図５Ｅは本発明の実施形態に係る半導体装置の製造方法を説明する図である。各図の（ａ）は平面図であり、（ｂ）は断面図である。図５Ａはリードフレームを示す図である。図５Ｂはリードフレームの表面に有機材層を形成した状態を示す図である。図５Ｃはリードフレームのリード部上の有機材層にワイヤ接続部用の開口部を形成した状態を示す図である。図５Ｄはワイヤ接続部用の開口部にメッキ膜を形成した状態を示す図である。図５Ｅはリードフレームの半導体素子搭載部上の有機材層に半導体素子を搭載した状態を示す図である。Figures 5A to 5E are diagrams illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention. In each diagram, (a) is a plan view, and (b) is a cross-sectional view. Figure 5A is a diagram showing a lead frame. Figure 5B is a diagram showing a state in which an organic material layer has been formed on the surface of the lead frame. Figure 5C is a diagram showing a state in which an opening for a wire connection portion has been formed in the organic material layer on the lead portion of the lead frame. Figure 5D is a diagram showing a state in which a plating film has been formed in the opening for the wire connection portion. Figure 5E is a diagram showing a state in which a semiconductor element has been mounted on the organic material layer on the semiconductor element mounting portion of the lead frame. 図６は従来の半導体装置の断面を示す図である。FIG. 6 is a cross-sectional view of a conventional semiconductor device. 図７Ａ～図７Ｃは従来の半導体装置の断面を示す図である。図７Ａはリードフレームにはんだを付けた図である。図７Ｂは半導体装置からバックテープを剥がしている状態を示す図である。図７Ｃは半導体装置内で封止樹脂の内部剥離が生じている状態を示す図である。7A to 7C are cross-sectional views of a conventional semiconductor device. Fig. 7A shows solder attached to a lead frame. Fig. 7B shows the state in which the back tape is being peeled off from the semiconductor device. Fig. 7C shows the state in which internal peeling of the sealing resin occurs within the semiconductor device. 図８は従来の半導体装置の断面を示す図である。FIG. 8 is a cross-sectional view of a conventional semiconductor device.

以下に、本発明を実施するための形態を図面に基づいて説明する。なお、いわゆる当業
者は特許請求の範囲内における本発明を変更・修正をして他の実施形態をなすことは容易であり、これらの変更・修正はこの特許請求の範囲に含まれるものであり、以下の説明はこの発明における実施の形態の例を例示するものであって、この特許請求の範囲を限定するものではない。 The following describes the embodiments of the present invention with reference to the drawings. Note that a person skilled in the art can easily change or modify the present invention within the scope of the claims to create other embodiments, and these changes and modifications are included in the scope of the claims. The following description is merely an example of an embodiment of the present invention, and does not limit the scope of the claims.

（第１の実施形態）
本実施形態の半導体装置を図１に示す。
図１に示した半導体装置１は、リード部２ａとベッド部２ｂとからなるリードフレーム２と、リードフレーム２の半導体素子搭載面側を覆い、かつ開口部９を有する有機材層１０と、半導体素子搭載部２ｂ上に有機材層１０及び接着剤層７を介して搭載された半導体素子６と、前記開口部９のリード部２ａに形成されためっき膜８と、半導体素子６の電極４と前記めっき膜８とを電気的に接続するボンディングワイヤ３と、半導体素子６を樹脂封止する封止樹脂５と、からなっている。 (First embodiment)
The semiconductor device of this embodiment is shown in FIG.
The semiconductor device 1 shown in FIG. 1 comprises a lead frame 2 consisting of a lead portion 2a and a bed portion 2b, an organic material layer 10 covering the semiconductor element mounting surface side of the lead frame 2 and having an opening 9, a semiconductor element 6 mounted on the semiconductor element mounting portion 2b via the organic material layer 10 and an adhesive layer 7, a plating film 8 formed on the lead portion 2a in the opening 9, bonding wires 3 electrically connecting the electrodes 4 of the semiconductor element 6 to the plating film 8, and a sealing resin 5 for sealing the semiconductor element 6 with resin.

本実施形態の半導体装置は、有機材層１０がリードフレーム２の空間部を覆っているため、樹脂封止を行う際にモールド樹脂がリードフレーム２の端子面に回り込むことがないため、リード部２ａの底面に加えてリード部２の側面２ｃも実装面として確保することができる。
これにより、リード部２ａ及びベッド部２ｂ共に全方向にフィレットが形成されるため、二次実装信頼性が向上する。 In the semiconductor device of this embodiment, since the organic material layer 10 covers the space of the lead frame 2, the molding resin does not flow around to the terminal surface of the lead frame 2 when performing resin sealing, and therefore in addition to the bottom surface of the lead portion 2a, the side surface 2c of the lead portion 2 can also be secured as a mounting surface.
As a result, fillets are formed in all directions on both the lead portion 2a and the bed portion 2b, improving the secondary mounting reliability.

また、本実施形態の半導体装置は、樹脂封止を行う際に、樹脂漏れ防止のバックテープ（モールドテープ）に代えて、半導体装置の構成部材として有機材層１０を用いているため、バックテープを剥離する必要がなく、糊残りが発生することがない。また、コストダウン効果が期待できる。
有機材層１０の材料としては、モールドの注入圧に対して耐久性を有するものが好ましく、ドライフィルムや、住友ベークライト株式会社製の高Ｔｇ材であるＬαＺなどが使用できる。 In addition, in the semiconductor device of this embodiment, since the organic material layer 10 is used as a component of the semiconductor device instead of a back tape (mold tape) for preventing resin leakage during resin sealing, there is no need to peel off the back tape, and no adhesive residue is left behind. In addition, a cost reduction effect can be expected.
The material of the organic material layer 10 is preferably one that is durable against the injection pressure of the mold, and examples of the material that can be used include a dry film and LαZ, a high Tg material manufactured by Sumitomo Bakelite Co., Ltd.

本実施形態の半導体装置は、リード部２ａ上に形成された有機材層１０の一部に開口部９を設けて、この開口部９のリード部２ａの表面をめっき処理している。このため、半導体素子搭載面側のリードフレーム２の金属暴露面積を最小化することができ、これにより、有機材層１０と封止樹脂５との高密着化が期待でき、各種信頼性評価における剥離抑制の効果が期待できる。 In the semiconductor device of this embodiment, an opening 9 is provided in a part of the organic material layer 10 formed on the lead portion 2a, and the surface of the lead portion 2a at this opening 9 is plated. This makes it possible to minimize the metal exposed area of the lead frame 2 on the semiconductor element mounting surface side, which is expected to result in strong adhesion between the organic material layer 10 and the sealing resin 5, and is expected to have the effect of suppressing peeling in various reliability evaluations.

第１の実施形態の半導体装置の製造方法について図５Ａ～図５Ｅを参照して説明する。半導体装置は複数の単位リードフレームがタイバーを用いて連結して形成されてなるリードフレームを用いて多数の半導体装置を一括して製造し、最後に個々の半導体装置に個片化することによって作製される。
単位リードフレーム２は、中央部に形成されたベッド部２ｂと、ベッド部の周囲にベッド部と間隔を置いて形成されたリード部とからなる。以下では単位リードフレームを単に「リードフレーム」ということがある。
各図における左側の図（ａ）は半導体装置の製造工程におけるリードフレーム及び半製品の一部の領域の平面図であり、右側の図（ｂ）は単位リードフレーム及び単位半導体装置の半製品の断面図である。 A method for manufacturing a semiconductor device according to a first embodiment will be described with reference to Figures 5A to 5E. A semiconductor device is manufactured by collectively manufacturing a large number of semiconductor devices using a lead frame formed by connecting a plurality of unit lead frames using tie bars, and finally singulating the semiconductor devices into individual semiconductor devices.
The unit lead frame 2 is composed of a bed portion 2b formed in the center and lead portions formed around the bed portion at intervals from the bed portion. Hereinafter, the unit lead frame may be simply referred to as a "lead frame."
In each figure, (a) on the left side is a plan view of a part of the lead frame and semi-finished product in the manufacturing process of the semiconductor device, and (b) on the right side is a cross-sectional view of the unit lead frame and semi-finished product of the unit semiconductor device.

＜リードフレームの準備工程（図５Ａ参照）＞
ベッド部２ｂ及びその周囲のリード部２ａを備えた単位リードフレーム２が複数個連結されたシート状のリードフレームを準備する。
リードフレームは、鉄系合金、或いは銅系合金等の良導体である金属薄板をエッチング
処理して複数の単位リードフレームを形成することによって得られる。
以下では、リードフレームの半導体素子を搭載する側を表側といい、半導体素子を搭載する側と反対側を裏側という。 <Lead Frame Preparation Step (see FIG. 5A)>
A sheet-like lead frame is prepared in which a plurality of unit lead frames 2, each of which has a bed portion 2b and a lead portion 2a surrounding the bed portion 2b, are connected together.
The lead frame is obtained by etching a thin metal plate that is a good conductor, such as an iron-based alloy or a copper-based alloy, to form a plurality of unit lead frames.
In the following, the side of the lead frame on which a semiconductor element is mounted is referred to as the front side, and the side opposite the side on which the semiconductor element is mounted is referred to as the back side.

＜有機材層形成工程（図５Ｂ参照）＞
リードフレーム２の表側の表面に有機材層１０を形成する。
リードフレーム２の表側の表面に有機材層１０を形成することによってリードフレーム２におけるリード部２ａとベッド部２ｂとの間の空間が有機材層１０によって蓋をされた状態となる。 <Organic Material Layer Forming Step (see FIG. 5B )>
An organic material layer 10 is formed on the front surface of the lead frame 2 .
By forming the organic material layer 10 on the front surface of the lead frame 2 , the space between the lead portion 2 a and the bed portion 2 b of the lead frame 2 is covered with the organic material layer 10 .

＜ボンディングワイヤ接続部開口形成工程（図５Ｃ参照）＞
リード部２ａのボンディングワイヤ接続部上に形成されている有機材層１０に開口部９を形成する。この穴開け加工はＣＯ２レーザやＹＡＧレーザによって行うことができる。 <Bonding Wire Connection Portion Opening Forming Process (see FIG. 5C )>
An opening 9 is formed in the organic material layer 10 formed on the bonding wire connection portion of the lead portion 2a. This hole making process can be performed by using a CO2 laser or a YAG laser.

＜めっき処理工程（図５Ｄ参照）＞
リード部２ａの開口部９に電解めっきによって導電性金属からなるめっき膜８を形成する。このめっき膜８はリード部２ａとのボンディングワイヤとの電気的接続状態を良好にするために設ける。めっき膜８の厚さは１．０μｍ～１０．０μｍが好ましい。 <Plating process (see FIG. 5D)>
A plating film 8 made of a conductive metal is formed in the opening 9 of the lead portion 2a by electrolytic plating. This plating film 8 is provided to improve the electrical connection between the lead portion 2a and the bonding wire. The thickness of the plating film 8 is preferably 1.0 μm to 10.0 μm.

＜半導体素子搭載工程（図５Ｅ参照）＞
リードフレーム２のベッド部２ｂ上に半導体素子６を接着剤層７を介して固定する。接着剤７としては銀ペースト等の接着剤や接着テープを用いることができる。 <Semiconductor element mounting process (see FIG. 5E)>
A semiconductor element 6 is fixed onto the bed portion 2b of the lead frame 2 via an adhesive layer 7. As the adhesive 7, an adhesive such as silver paste or an adhesive tape can be used.

以降の工程（ワイヤボンディング工程、樹脂封止工程、個片化工程）は従来の方法と同様に行うことができるが、一応、下記に以降の工程について示す。 The subsequent steps (wire bonding, resin sealing, and singulation) can be performed in the same way as conventional methods, but the subsequent steps are described below.

＜ワイヤボンディング工程＞
半導体素子６の電極パッド４とこれに対応するリード部２ａのめっき膜８とを接続部材であるボンディングワイヤ３によって接続する。 <Wire bonding process>
The electrode pads 4 of the semiconductor element 6 and the plating films 8 of the corresponding lead portions 2a are connected by bonding wires 3 which are connecting members.

＜樹脂封止工程＞
半導体素子６を封止樹脂５によって樹脂封止する。
樹脂封止工程においては、リードフレーム２の表側の表面に有機材層１０が形成されているため、リード部２ａ及びベッド部２ｂの側面が封止樹脂に覆われることがない。このため、リード部２ａ及びベッド部２ｂの側面も実装面として確保することでき、リードフレームのリード部２ａ及びベッド部２ｂとも全方向にフィレットが形成されるため、二次実装信頼性が向上する。
また、樹脂封止に際してバックテープを用いないため、樹脂バリが発生したり、バックテープの剥離時にバックテープの糊残りが発生したりすることがないため、二次実装信頼性が向上する。 <Resin sealing process>
The semiconductor element 6 is resin-sealed with the sealing resin 5 .
In the resin sealing process, the side surfaces of the lead portion 2a and the bed portion 2b are not covered with the sealing resin because the organic material layer 10 is formed on the front surface of the lead frame 2. Therefore, the side surfaces of the lead portion 2a and the bed portion 2b can also be secured as mounting surfaces, and fillets are formed in all directions in both the lead portion 2a and the bed portion 2b of the lead frame, improving secondary mounting reliability.
Furthermore, since no back tape is used for resin sealing, no resin burrs are generated, and no adhesive residue is left behind when the back tape is peeled off, improving secondary mounting reliability.

＜半導体素子の個片化工程＞
リードフレーム上の複数の単位フレーム毎に形成された複数の半導体装置を個々の半導体装置に個片化する。 <Semiconductor element individualization process>
A plurality of semiconductor devices formed for each of a plurality of unit frames on the lead frame are singulated into individual semiconductor devices.

（第２の実施形態）
本実施形態の半導体装置を図２－１に示す。
本実施形態の半導体装置は実施形態１の半導体装置において、リード部２の周囲部分及びベッド部２ｂの周囲部分の厚さを薄くして段差部ｓを設けたものである。
図２－２に実施形態２の半導体装置のリードフレーム２の形状を示す。リードフレーム
のリード部２ａの周囲部分及びベッド部２ｂの周囲部分を所定の厚さｄだけエッチングにより除去して段差部ｓを設ける。この段差部ｓは有機材層１０とリードフレーム２との密着性を向上させることができる。
段差部ｓはリード部２ａ及びベッド部２ｂの周囲部分の一部に設けても良い。 Second Embodiment
The semiconductor device of this embodiment is shown in FIG.
The semiconductor device of this embodiment is similar to the semiconductor device of the first embodiment in that the thickness of the periphery of the lead portion 2 and the periphery of the bed portion 2b is reduced to provide a step portion s.
2-2 shows the shape of the lead frame 2 of the semiconductor device of the embodiment 2. The peripheral parts of the lead portion 2a and the peripheral parts of the bed portion 2b of the lead frame are removed by etching to a predetermined thickness d to provide a step portion s. This step portion s can improve the adhesion between the organic material layer 10 and the lead frame 2.
The step s may be provided in a part of the periphery of the lead portion 2a and the bed portion 2b.

（第３の実施形態）
本実施形態の半導体装置を図３－１に示す。
本実施形態の半導体装置は実施形態１の半導体装置において、図３－２に示すようにベッド部２ｂ上に形成した有機材層１０の半導体素子搭載領域にも開口部１４を設けて、半導体素子６を接着剤層７を介してベッド部２ｂに接着し固定したものである。
このように、半導体素子６をベッド部２ｂに直接固定することにより、半導体素子の稼働によって発生した熱を効率よく外部に放出することが可能となる。
開口部９と開口部１４とは同時に形成しても良いし、開口部９を形成する工程と開口部１４を形成する工程を別にしても良い。 Third Embodiment
The semiconductor device of this embodiment is shown in FIG.
In the semiconductor device of this embodiment, in the semiconductor device of embodiment 1, an opening 14 is provided in the semiconductor element mounting region of the organic material layer 10 formed on the bed portion 2b as shown in FIG. 3-2, and the semiconductor element 6 is adhered and fixed to the bed portion 2b via an adhesive layer 7.
In this way, by directly fixing the semiconductor element 6 to the bed portion 2b, it becomes possible to efficiently dissipate heat generated by the operation of the semiconductor element to the outside.
The openings 9 and 14 may be formed simultaneously, or the step of forming the openings 9 and the step of forming the openings 14 may be separate.

開口部９と開口部１４とは同時に形成する場合には、めっき膜８を形成する工程において、開口部１４をめっきマスクで覆って、めっき膜８を形成する方法を採用することができる。
開口部９を形成する工程と開口部１４を形成する工程を別に設ける場合には、まず、開口部９を形成してめっき膜８を形成した後に、開口部１４を形成する方法を採用することができる。
開口工程は一回で行うことが好ましいので、前者の方法を採用することが好ましい。 When the openings 9 and 14 are formed simultaneously, a method can be employed in which, in the step of forming the plating film 8, the openings 14 are covered with a plating mask and then the plating film 8 is formed.
When the process of forming the opening 9 and the process of forming the opening 14 are provided separately, a method can be adopted in which the opening 9 is first formed and the plating film 8 is then formed, and then the opening 14 is formed.
Since it is preferable to perform the opening step in one go, it is preferable to adopt the former method.

（第４の実施形態）
本実施形態の半導体装置を図４に示す。
ベッド部２ｂには半導体素子を複数個搭載しても良く、また、半導体素子の他に半導体部品を搭載しても良い。
本実施形態はベッド部２ｂに２個の半導体素子（６ａ、６ｂ）を搭載した例を示す。
本実施形態の半導体装置は実施形態１の半導体装置において、ベッド部２ｂ上に複数の半導体素子６ａ及び半導体素子６ｂを搭載したものである。
図４に示したものは、半導体素子６ａを有機材層１０を介してベッド部２ｂに搭載し、半導体素子６ｂを有機材層１０を介さずにベッド部２ｂ上に搭載した例を示したものである。
半導体素子６ａ、６ｂを有機材層１０を介してベッド部２ｂ上に搭載しても良いし、半導体素子６ａ、６ｂを有機材層１０を介さずにベッド部２ｂ上に搭載しても良い。
このような構造とすることにより、半導体装置の多機能化が可能となる。また、半導体素子の特性に応じて、有機材層１０を開口することにより、半導体素子の特性に合わせたパッケージ構造が実現可能となる。 (Fourth embodiment)
The semiconductor device of this embodiment is shown in FIG.
A plurality of semiconductor elements may be mounted on the bed portion 2b, and semiconductor components may also be mounted in addition to the semiconductor elements.
In this embodiment, an example in which two semiconductor elements (6a, 6b) are mounted on the bed portion 2b is shown.
The semiconductor device of this embodiment is the semiconductor device of the first embodiment, except that a plurality of semiconductor elements 6a and 6b are mounted on the bed portion 2b.
FIG. 4 shows an example in which a semiconductor element 6a is mounted on the bed portion 2b via an organic material layer 10, and a semiconductor element 6b is mounted on the bed portion 2b without an organic material layer 10 therebetween.
The semiconductor elements 6a and 6b may be mounted on the bed portion 2b via the organic material layer 10, or the semiconductor elements 6a and 6b may be mounted on the bed portion 2b without the organic material layer 10 therebetween.
By using such a structure, it is possible to provide a multi-functional semiconductor device. Also, by opening the organic material layer 10 in accordance with the characteristics of the semiconductor element, it is possible to realize a package structure suited to the characteristics of the semiconductor element.

１半導体装置
２リードフレーム
２ａリード部
２ｂベッド部(半導体素子搭載部)
２ｃリードフレームの側面
３ボンディングワイヤ
４電極
５封止樹脂
６、６ａ、６ｂ半導体素子
７接着剤層
８めっき膜
９開口部
１０有機材層
１１はんだ
１２バックテープ
１２ａ糊残り
１３内部剥離
１４開口部
２０半導体装置
２１リードフレーム
２２ベッド部
２３リード部
２４半導体素子
２５ボンディングワイヤ
２６封止樹脂
２７樹脂
ｄ厚さ
ｓ段差 1 Semiconductor device 2 Lead frame 2a Lead portion 2b Bed portion (semiconductor element mounting portion)
Reference Signs List 2c Side of lead frame 3 Bonding wire 4 Electrode 5 Sealing resin 6, 6a, 6b Semiconductor element 7 Adhesive layer 8 Plating film 9 Opening 10 Organic material layer 11 Solder 12 Back tape 12a Adhesive residue 13 Internal peeling 14 Opening 20 Semiconductor device 21 Lead frame 22 Bed portion 23 Lead portion 24 Semiconductor element 25 Bonding wire 26 Sealing resin 27 Resin d Thickness s Step

Claims

a lead frame including a bed portion and a first lead portion;
an organic material extending between the bed portion and the first lead portion;
A first semiconductor element above the upper side of the bed portion;
a sealing resin above the organic material and the first semiconductor element;
a first bonding wire connecting an electrode of the first semiconductor element and the first lead portion;
the first bonding wire is in the sealing resin;
the first lead portion includes a lead top side, a lead bottom side opposite the lead top side, an inner side surface, and an outer side surface opposite the inner side surface;
a first bonding wire is coupled to an upper side of the lead;
The length of the top side of the lead is different from the length of the bottom side of the lead,
A semiconductor device, wherein a portion of the organic material is between the lead frame and the sealing resin .

The semiconductor device of claim 1, wherein the organic material is absent from the outer side surface of the first lead portion.

The semiconductor device according to claim 1, wherein the outer side surface of the first lead portion is flush with the sealing resin.

The semiconductor device according to claim 1, wherein a portion of the first lead portion is outside the sealing resin.

The semiconductor device according to claim 1, wherein the first lead portion includes a stepped shape.

The semiconductor device of claim 1, wherein a portion of the organic material is in the bed portion of the lead frame.

The semiconductor device of claim 1, wherein the first bonding wire is connected to the first lead portion through an opening in the organic material.

A plurality of semiconductor elements including the first semiconductor element;
a plurality of bonding wires including the first bonding wire;
a plurality of leads including the first lead portion;
the plurality of semiconductor elements are located above the bed portion,
2. The semiconductor device according to claim 1, wherein each of said plurality of bonding wires is connected to an electrode of one of said plurality of semiconductor elements and one of said plurality of leads.

a lead frame including a bed portion and a first lead portion;
an organic material extending between the bed portion and the first lead portion;
A first semiconductor element above the upper side of the bed portion;
a sealing resin above the organic material and the first semiconductor element;
a first bonding wire connecting an electrode of the first semiconductor element and the first lead portion;
the first bonding wire is in the sealing resin;
the first lead portion includes a lead top side, a lead bottom side opposite the lead top side, an inner side surface, and an outer side surface opposite the inner side surface;
a first bonding wire is coupled to an upper side of the lead;
The length of the top side of the lead is different from the length of the bottom side of the lead,
The organic material covers the outer side surface of the first lead portion.

The semiconductor device according to claim 9 , wherein the inner side surface is covered with the organic material.

The semiconductor device according to claim 9 , wherein the outer side surface of the first lead portion is flush with the sealing resin.

The semiconductor device according to claim 9 , wherein a portion of said first lead portion is outside said sealing resin.

10. The semiconductor device according to claim 9 , wherein a portion of said organic material is between said lead frame and said sealing resin.

The semiconductor device according to claim 9 , wherein the first lead portion includes a stepped shape.

10. The semiconductor device of claim 9 , wherein a portion of said organic material is in said bed portion of said lead frame.

10. The semiconductor device according to claim 9 , wherein the first bonding wire is connected to the first lead portion through an opening in the organic material.

A plurality of semiconductor elements including the first semiconductor element;
a plurality of bonding wires including the first bonding wire;
a plurality of leads including the first lead portion;
the plurality of semiconductor elements are located above the bed portion,
10. The semiconductor device according to claim 9 , wherein each of said plurality of bonding wires is connected to one electrode of said plurality of semiconductor elements and one of said plurality of leads.

providing a lead frame including a bed portion and a first lead portion;
providing an organic material extending between the bed portion and the first lead portion;
A first semiconductor element is provided above an upper side of the bed portion;
providing a first bonding wire that connects an electrode of the first semiconductor element and the first lead portion;
A method for manufacturing a semiconductor device, comprising the steps of: supplying a sealing resin above the organic material and the first semiconductor element,
the first lead portion includes a lead top side, a lead bottom side opposite the lead top side, an inner side surface, and an outer side surface opposite the inner side surface;
The length of the top side of the lead is different from the length of the bottom side of the lead,
the first bonding wire is coupled to an upper side of the lead and is within the sealing resin;
A part of the organic material is between the lead frame and the sealing resin .

The method of claim 18 , wherein the exterior side of the first lead portion is free of the organic material.

The method of claim 18 , wherein the exterior side of the first lead is flush with the encapsulation compound.

The method of claim 18 , wherein a portion of the first lead portion is outside the encapsulation resin.

The method of claim 18 , wherein the first lead portion includes a step shape.

20. The method of claim 18 , wherein a portion of the organic material is in the bed portion of the leadframe.

20. The method of claim 18 , wherein the first bond wire connects to the first lead through an opening in the organic material.

A plurality of semiconductor elements including the first semiconductor element;
a plurality of bonding wires including the first bonding wire;
providing a plurality of leads including the first lead portion;
the plurality of semiconductor elements are located above the bed portion,
20. The method of claim 18 , wherein each of the plurality of bonding wires is connected to an electrode of one of the plurality of semiconductor elements and one of the plurality of leads.