Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7618911B2 - Electronic circuit module and manufacturing method - Google Patents
[go: Go Back, main page]

JP7618911B2 - Electronic circuit module and manufacturing method - Google Patents

Electronic circuit module and manufacturing method Download PDF

Info

Publication number
JP7618911B2
JP7618911B2 JP2021147091A JP2021147091A JP7618911B2 JP 7618911 B2 JP7618911 B2 JP 7618911B2 JP 2021147091 A JP2021147091 A JP 2021147091A JP 2021147091 A JP2021147091 A JP 2021147091A JP 7618911 B2 JP7618911 B2 JP 7618911B2
Authority
JP
Japan
Prior art keywords
land
lands
metal cover
circuit board
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021147091A
Other languages
Japanese (ja)
Other versions
JP2023039795A (en
Inventor
英樹 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Alps Alpine Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd, Alps Alpine Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2021147091A priority Critical patent/JP7618911B2/en
Publication of JP2023039795A publication Critical patent/JP2023039795A/en
Application granted granted Critical
Publication of JP7618911B2 publication Critical patent/JP7618911B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は、電子回路モジュールおよび製造方法に関する。 The present invention relates to an electronic circuit module and a manufacturing method.

従来、回路基板に実装された電子部品に対する電磁波ノイズの侵入および漏出を抑制できるように、回路基板の実装面を金属カバーによって覆う技術が知られている。例えば、下記特許文献1には、半田の頂点部分がシールドケースの側壁部の外側または内側に位置するように、基板において複数のケース固定ランドをシールドケースに沿って並べて配置し、当該複数のケース固定ランドに対し、シールドケースを半田によって固定する技術が開示されている。また、下記特許文献2には、回路基板においてシールド部品に沿ってシールド部品の内側と外側に交互に並べて配置された複数のランドに対し、シールド部品を半田付けによって固定する技術が開示されている。 Conventionally, a technique for covering the mounting surface of a circuit board with a metal cover is known to suppress the intrusion and leakage of electromagnetic noise into and from electronic components mounted on the circuit board. For example, the following Patent Document 1 discloses a technique for arranging a number of case fixing lands on a board along a shield case so that the apex of the solder is located on the outside or inside of a side wall of the shield case, and fixing the shield case to the case fixing lands by soldering. In addition, the following Patent Document 2 discloses a technique for fixing a shield component by soldering to a number of lands arranged alternately on the inside and outside of the shield component along the shield component on a circuit board.

特開2013-235961号公報JP 2013-235961 A 特開2015-192076号公報JP 2015-192076 A

しかしながら、従来技術では、回路基板に反りが生じた場合、金属カバーの下縁部と回路基板の実装面との間に、半田付けがなされない隙間が生じ、当該隙間から電磁波ノイズの侵入および漏出してしまう虞がある。 However, with conventional technology, if the circuit board warps, a gap that is not soldered is created between the lower edge of the metal cover and the mounting surface of the circuit board, and there is a risk that electromagnetic noise may enter and leak out through this gap.

一実施形態に係る電子回路モジュールは、回路基板と、回路基板の実装面を覆う金属カバーと、回路基板の実装面において、金属カバーの下縁部に沿って枠状に形成された第1ランドと、回路基板の実装面において、第1ランドの全周に亘り、第1ランドに沿って並べて形成された複数の第2ランドとを備える。 An electronic circuit module according to one embodiment includes a circuit board, a metal cover covering the mounting surface of the circuit board, a first land formed in a frame shape along the lower edge of the metal cover on the mounting surface of the circuit board, and a plurality of second lands formed in a row along the first land around the entire periphery of the first land on the mounting surface of the circuit board.

一実施形態によれば、金属カバーの下縁部と回路基板の実装面との間からの電磁波ノイズの侵入および漏出を抑制することができる。 According to one embodiment, it is possible to suppress the intrusion and leakage of electromagnetic noise between the lower edge of the metal cover and the mounting surface of the circuit board.

一実施形態に係る電子回路モジュールの外観斜視図FIG. 1 is an external perspective view of an electronic circuit module according to an embodiment; 一実施形態に係る電子回路モジュールの外観斜視図FIG. 1 is an external perspective view of an electronic circuit module according to an embodiment; 一実施形態に係る電子回路モジュールが備える回路基板一部拡大図FIG. 1 is a partially enlarged view of a circuit board included in an electronic circuit module according to an embodiment; 一実施形態に係る電子回路モジュールの製造方法の手順を示すフローチャートA flowchart showing the steps of a method for manufacturing an electronic circuit module according to an embodiment. 一実施形態に係る回路基板(部品用ランド、第1ランド、および第2ランドが形成された状態)の外観斜視図FIG. 2 is an external perspective view of a circuit board according to an embodiment (in which a component land, a first land, and a second land are formed); 一実施形態に係る回路基板(部品用ランド、第1ランド、および第2ランドが形成された状態)の平面図FIG. 2 is a plan view of a circuit board according to an embodiment (in which a component land, a first land, and a second land are formed); 一実施形態に係る回路基板(部品用ランドおよび第2ランドの表面に半田層が形成された状態)の外観斜視図FIG. 2 is an external perspective view of a circuit board according to an embodiment (in a state in which a solder layer is formed on the surfaces of the component lands and the second lands); 一実施形態に係る回路基板(部品用ランドおよび第2ランドの表面に半田層113が形成された状態)の平面図FIG. 2 is a plan view of a circuit board according to an embodiment (in a state in which a solder layer 113 is formed on the surfaces of the component lands and the second lands); 一実施形態に係る回路基板(部品用ランドに電子部品が載置された状態)の外観斜視図FIG. 1 is an external perspective view of a circuit board according to an embodiment (with electronic components mounted on component lands); 一実施形態に係る回路基板(部品用ランドに電子部品が載置された状態)の平面図FIG. 2 is a plan view of a circuit board according to an embodiment (with electronic components mounted on component lands); 一実施形態に係る回路基板および金属カバー(金属カバーの下縁部にクリーム半田が付着した状態)の一部拡大断面図FIG. 1 is a partially enlarged cross-sectional view of a circuit board and a metal cover according to an embodiment (with cream solder attached to the lower edge of the metal cover); 一実施形態に係る回路基板および金属カバー(金属カバーの下縁部が第1ランドに載置された状態)の一部拡大断面図FIG. 1 is a partially enlarged cross-sectional view of a circuit board and a metal cover according to an embodiment (in a state where a lower edge portion of the metal cover is placed on a first land); 一実施形態に係る回路基板および金属カバー(金属カバーの下縁部が第1ランドおよび第2ランドに半田付けされた状態)の一部拡大断面図FIG. 2 is a partially enlarged cross-sectional view of a circuit board and a metal cover according to an embodiment (in a state where a lower edge of the metal cover is soldered to a first land and a second land); 一実施形態に係る回路基板の一部拡大平面図FIG. 1 is an enlarged plan view of a portion of a circuit board according to an embodiment; 一実施形態に係る回路基板の一部拡大平面図FIG. 1 is an enlarged plan view of a portion of a circuit board according to an embodiment;

以下、図面を参照して、一実施形態について説明する。なお、以下の説明では、本発明の特徴を判り易く説明するために、便宜的に回路基板の実装面のある側を上側、背面のある側を下側として説明を進めるが、このことは電子回路モジュールの使用時の方向を限定するものではなく、上下を逆転して使用したり、横に向けて使用したり、斜めに傾けて使用したりしても構わない。 One embodiment will be described below with reference to the drawings. In the following description, for the sake of clarity, the side of the circuit board with the mounting surface will be referred to as the upper side and the side with the back side as the lower side. However, this does not limit the orientation of the electronic circuit module when in use, and it may be used upside down, sideways, or at an angle.

(電子回路モジュール100の構成)
図1および図2は、一実施形態に係る電子回路モジュール100の外観斜視図である。図1は、回路基板110に金属カバー130が固定された後の電子回路モジュール100を示す。図2は、回路基板110に金属カバー130が固定される前の電子回路モジュール100を示す。
(Configuration of Electronic Circuit Module 100)
1 and 2 are external perspective views of an electronic circuit module 100 according to an embodiment. Fig. 1 shows the electronic circuit module 100 after a metal cover 130 is fixed to a circuit board 110. Fig. 2 shows the electronic circuit module 100 before the metal cover 130 is fixed to the circuit board 110.

図1および図2に示す電子回路モジュール100は、各種電気製品に実装されることにより、当該電子回路モジュール100が備える電子回路によって、特定の機能(例えば、LTE(Long Term Evolution)(登録商標)、Bluetooth(登録商標)、Wi-Fi(登録商標)等の無線通信機能)を実現するための装置である。 The electronic circuit module 100 shown in Figures 1 and 2 is a device that is implemented in various electrical products to realize specific functions (e.g., wireless communication functions such as LTE (Long Term Evolution) (registered trademark), Bluetooth (registered trademark), and Wi-Fi (registered trademark)) using the electronic circuits contained in the electronic circuit module 100.

図1および図2に示すように、電子回路モジュール100は、全体的に薄型の直方体形状を有している。電子回路モジュール100は、回路基板110、複数の電子部品120、および金属カバー130を備える。 As shown in Figures 1 and 2, the electronic circuit module 100 has an overall thin rectangular parallelepiped shape. The electronic circuit module 100 includes a circuit board 110, a number of electronic components 120, and a metal cover 130.

回路基板110は、平板状且つ矩形状の部材である。回路基板110の表面は、IC121を含む複数の電子部品120が実装される実装面110Aとなっている。回路基板110としては、例えば、PWB(Printed Wiring Board)が用いられる。例えば、回路基板110は、その平板状の基材に絶縁性樹脂が用いられて形成される。 The circuit board 110 is a flat, rectangular member. The surface of the circuit board 110 is a mounting surface 110A on which a plurality of electronic components 120 including an IC 121 are mounted. For example, a PWB (Printed Wiring Board) is used as the circuit board 110. For example, the circuit board 110 is formed by using an insulating resin for its flat base material.

図2に示すように、実装面110Aには、第1ランド111および複数の第2ランド112が形成されている。 As shown in FIG. 2, a first land 111 and a plurality of second lands 112 are formed on the mounting surface 110A.

第1ランド111は、実装面110Aの外周部および金属カバー130の下縁部に沿って、複数の電子部品120を取り囲むように矩形枠状に形成された、電極である。第1ランド111は、金属カバー130の下縁部と対向して形成されており、金属カバー130の下縁部と同形状(すなわち、本実施形態では矩形状)および同サイズの枠状を有する。第1ランド111には、金属カバー130の下縁部が半田付けによって固定される。例えば、第1ランド111は、各種導電膜(例えば、銅箔等)が用いられて形成される。 The first land 111 is an electrode formed in a rectangular frame shape along the outer periphery of the mounting surface 110A and the lower edge of the metal cover 130 so as to surround the multiple electronic components 120. The first land 111 is formed facing the lower edge of the metal cover 130, and has a frame shape of the same shape (i.e., rectangular in this embodiment) and size as the lower edge of the metal cover 130. The lower edge of the metal cover 130 is fixed to the first land 111 by soldering. For example, the first land 111 is formed using various conductive films (e.g., copper foil, etc.).

複数の第2ランド112は、実装面110Aにおいて、第1ランド111の全周に亘って、第1ランド111に沿って、第1ランド111の内周側に並べて配置されている。複数の第2ランド112の各々は、矩形状の電極である。複数の第2ランド112は、金属カバー130をより確実に固定するために、第1ランド111に対して補助的に設けられている。複数の第2ランド112は、万が一、回路基板110に反りが生じて、金属カバー130の下縁部の一部が第1ランド111に半田付けできない場合であっても、当該金属カバー130の下縁部の一部を、第2ランド112に半田付けできるように、第1ランド111に近接して設けられている。 The second lands 112 are arranged on the mounting surface 110A along the first land 111 and on the inner periphery of the first land 111. Each of the second lands 112 is a rectangular electrode. The second lands 112 are provided as auxiliary lands to the first land 111 to more securely fix the metal cover 130. The second lands 112 are provided close to the first land 111 so that even if the circuit board 110 warps and a part of the lower edge of the metal cover 130 cannot be soldered to the first land 111, the second lands 112 can be soldered to the second land 112.

複数の電子部品120は、IC(Integrated Circuit)121を含む。IC121は、電子回路モジュール100の電子回路が備える主要構成部品である。IC121は、回路基板110の実装面110Aに実装される。例えば、IC121は、通信回路、プロセッサ、メモリ等を備えて構成されている。例えば、IC121は、メモリに記憶されたプログラムを、プロセッサが実行することにより、電子回路モジュール100の各種機能を実現する。本実施形態では、IC121として、集積回路素子を絶縁性樹脂で封止した通信用ICを用いている。 The electronic components 120 include an IC (Integrated Circuit) 121. The IC 121 is a main component of the electronic circuit of the electronic circuit module 100. The IC 121 is mounted on the mounting surface 110A of the circuit board 110. For example, the IC 121 is configured to include a communication circuit, a processor, a memory, and the like. For example, the IC 121 realizes various functions of the electronic circuit module 100 by the processor executing a program stored in the memory. In this embodiment, a communication IC in which an integrated circuit element is sealed with insulating resin is used as the IC 121.

なお、本実施形態では、実装面110Aに実装される電子部品120の一例として、IC121を用いているが、これに限らず、実装面110Aには、その他の電子部品120(例えば、抵抗、インダクタ、キャパシタ等の受動部品)や配線用の部材等も実装され得る。 In this embodiment, an IC 121 is used as an example of an electronic component 120 to be mounted on the mounting surface 110A, but this is not limited thereto. Other electronic components 120 (e.g., passive components such as resistors, inductors, and capacitors) and wiring components may also be mounted on the mounting surface 110A.

金属カバー130は、回路基板110の実装面110Aを覆う金属製の部材である。金属カバー130は、回路基板110の実装面110Aと対向する矩形状の天板部130Aと、天板部130Aの四辺の各々から下方(実装面110A側)へ垂設された4つの側壁部130Bとを有する。金属カバー130は、下部が開口した、薄型の直方体形状を有する。金属カバー130は、第1ランド111の全周に亘って、4つの側壁部130Bの各々の下縁部が、第1ランド111および複数の第2ランド112に対して半田付けによって固定されるとともにグラウンドへ接続される。金属カバー130は、回路基板110の実装面110Aを覆うことにより、複数の電子部品120を外部の衝撃等から保護するとともに、IC121からの電磁波ノイズの漏出およびIC121への電磁波ノイズの侵入を抑制する。金属カバー130は、鉄等の金属板をプレス加工することによって形成される。 The metal cover 130 is a metal member that covers the mounting surface 110A of the circuit board 110. The metal cover 130 has a rectangular top plate portion 130A that faces the mounting surface 110A of the circuit board 110, and four side wall portions 130B that are suspended downward (toward the mounting surface 110A) from each of the four sides of the top plate portion 130A. The metal cover 130 has a thin rectangular parallelepiped shape with an opening at the bottom. The lower edge portions of the four side wall portions 130B of the metal cover 130 are fixed by soldering to the first land 111 and the multiple second lands 112 around the entire circumference of the first land 111 and are connected to ground. The metal cover 130 covers the mounting surface 110A of the circuit board 110, thereby protecting the multiple electronic components 120 from external impacts and the like, and suppressing the leakage of electromagnetic noise from the IC 121 and the intrusion of electromagnetic noise into the IC 121. The metal cover 130 is formed by pressing a metal plate such as iron.

(第2ランド112の配置部分の構成)
図3は、一実施形態に係る電子回路モジュール100が備える回路基板110の一部拡大図である。
(Configuration of Arrangement Portion of Second Land 112)
FIG. 3 is a partially enlarged view of the circuit board 110 included in the electronic circuit module 100 according to one embodiment.

図3に示すように、第1ランド111には、当該第1ランド111の全周に亘り、第1ランド111の内周縁部111Aに沿って、複数の切り欠き部111Cが形成されている。複数の切り欠き部111Cの各々は、第1ランド111の内周縁部111Aから、第1ランド111の外周縁部111B側に向かって切り欠かれた形状を有することにより、第1ランド111の幅を部分的に狭める。そして、複数の第2ランド112の各々は、その一部が複数の切り欠き部111Cの各々の内側に設けられており、且つ、切り欠き部111Cの内縁部から所定距離離間して設けられている。 As shown in FIG. 3, the first land 111 has a plurality of cutouts 111C formed along the inner peripheral edge 111A of the first land 111 all around the first land 111. Each of the cutouts 111C has a shape cut out from the inner peripheral edge 111A of the first land 111 toward the outer peripheral edge 111B of the first land 111, thereby partially narrowing the width of the first land 111. A portion of each of the second lands 112 is provided inside each of the cutouts 111C, and is provided at a predetermined distance from the inner edge of the cutout 111C.

これにより、一実施形態に係る電子回路モジュール100は、第1ランド111を矩形枠状に残しつつ、複数の第2ランド112の各々を、金属カバー130の下縁部により近づけることができるようになっている。すなわち、一実施形態に係る電子回路モジュール100は、金属カバー130の下縁部を、第1ランド111と、複数の第2ランド112との双方に、半田接合し易くなっている。 As a result, the electronic circuit module 100 according to one embodiment is able to bring each of the second lands 112 closer to the lower edge of the metal cover 130 while leaving the first land 111 in a rectangular frame shape. In other words, the electronic circuit module 100 according to one embodiment makes it easier to solder the lower edge of the metal cover 130 to both the first land 111 and the second lands 112.

また、図3に示すように、複数の第2ランド112の各々の表面には、半田層113が形成されている。これにより、金属カバー130の下縁部に付着した半田が、第2ランド112に形成されている半田層113と接合することで、金属カバー130の下縁部が第2ランド112に接続され易くなっている。 As shown in FIG. 3, a solder layer 113 is formed on the surface of each of the second lands 112. This allows the solder attached to the lower edge of the metal cover 130 to bond with the solder layer 113 formed on the second lands 112, making it easier to connect the lower edge of the metal cover 130 to the second lands 112.

なお、図3に示すように、本実施形態では、複数の第2ランド112の各々は、矩形状を有する。但し、これに限らず、複数の第2ランド112の各々は、その他の形状(例えば、円形状)を有してもよい。 As shown in FIG. 3, in this embodiment, each of the second lands 112 has a rectangular shape. However, this is not limited to this, and each of the second lands 112 may have another shape (e.g., a circular shape).

また、図3に示すように、本実施形態では、複数の切り欠き部111Cの各々は、第1ランド111の内周縁部111Aに形成され、複数の第2ランド112の各々は、その一部が複数の切り欠き部111Cの各々の内側に設けられている。但し、これに限らず、複数の切り欠き部111Cの各々は、第1ランド111の外周縁部111Bに形成され、複数の第2ランド112の各々は、その一部が複数の切り欠き部111Cの各々の内側に設けられてもよい。 As shown in FIG. 3, in this embodiment, each of the multiple cutouts 111C is formed on the inner peripheral edge 111A of the first land 111, and each of the multiple second lands 112 has a portion provided inside each of the multiple cutouts 111C. However, this is not limited to the above, and each of the multiple cutouts 111C may be formed on the outer peripheral edge 111B of the first land 111, and each of the multiple second lands 112 may have a portion provided inside each of the multiple cutouts 111C.

すなわち、本実施形態では、複数の第2ランド112は、第1ランド111の内周側に並べて配置されているが、これに限らず、複数の第2ランド112は、第1ランドの外周側に並べて配置されてもよい。 That is, in this embodiment, the multiple second lands 112 are arranged side by side on the inner periphery side of the first land 111, but this is not limited thereto, and the multiple second lands 112 may be arranged side by side on the outer periphery side of the first land.

また、図3に示すように、本実施形態では、回路基板110の実装面110Aにおける複数の電子部品120の各々の配置位置に、複数の部品用ランド114の各々が形成されている。複数の部品用ランド114の各々の表面には、電子部品120を半田付けするための半田層113が形成される。 As shown in FIG. 3, in this embodiment, a plurality of component lands 114 are formed at the respective positions of the plurality of electronic components 120 on the mounting surface 110A of the circuit board 110. A solder layer 113 for soldering the electronic components 120 is formed on the surface of each of the plurality of component lands 114.

(電子回路モジュール100の製造方法)
図4は、一実施形態に係る電子回路モジュール100の製造方法の手順を示すフローチャートである。
(Method of Manufacturing Electronic Circuit Module 100)
FIG. 4 is a flowchart showing the steps of a method for manufacturing the electronic circuit module 100 according to an embodiment.

まず、図5Aおよび図5Bに示すように、回路基板110の実装面110Aに、複数の部品用ランド114、第1ランド111、および複数の第2ランド112を形成する(ステップS401:ランド形成工程)。図5Aは、一実施形態に係る回路基板110(部品用ランド114、第1ランド111、および第2ランド112が形成された状態)の外観斜視図である。図5Bは、一実施形態に係る回路基板110(部品用ランド114、第1ランド111、および第2ランド112が形成された状態)の平面図である。図5Aおよび図5Bに示すように、ランド形成工程では、内周縁部111Aに複数の切り欠き部111Cを有する矩形枠状の第1ランド111と、第1ランド111の内周縁部111Aに沿って並べて配置された複数の第2ランド112と、第1ランド111の内側に配置された複数の部品用ランド114とを、回路基板110の実装面110Aに形成する。 First, as shown in Figures 5A and 5B, a plurality of component lands 114, a first land 111, and a plurality of second lands 112 are formed on the mounting surface 110A of the circuit board 110 (step S401: land formation process). Figure 5A is an external perspective view of the circuit board 110 (in which the component lands 114, the first land 111, and the second land 112 have been formed) according to one embodiment. Figure 5B is a plan view of the circuit board 110 (in which the component lands 114, the first land 111, and the second land 112 have been formed) according to one embodiment. As shown in Figures 5A and 5B, in the land formation process, a rectangular frame-shaped first land 111 having multiple cutouts 111C on the inner peripheral edge 111A, multiple second lands 112 arranged in a line along the inner peripheral edge 111A of the first land 111, and multiple component lands 114 arranged inside the first land 111 are formed on the mounting surface 110A of the circuit board 110.

次に、図6Aおよび図6Bに示すように、複数の部品用ランド114および複数の第2ランド112の各々の表面に、クリーム半田を塗布することにより、半田層113を形成する(ステップS402:半田層形成工程)。図6Aは、一実施形態に係る回路基板110(部品用ランド114および第2ランド112の表面に半田層113が形成された状態)の外観斜視図である。図6Bは、一実施形態に係る回路基板110(部品用ランド114および第2ランド112の表面に半田層113が形成された状態)の平面図である。 Next, as shown in Figures 6A and 6B, cream solder is applied to the surfaces of each of the multiple component lands 114 and the multiple second lands 112 to form a solder layer 113 (step S402: solder layer formation process). Figure 6A is an external perspective view of a circuit board 110 according to one embodiment (with the solder layer 113 formed on the surfaces of the component lands 114 and the second lands 112). Figure 6B is a plan view of a circuit board 110 according to one embodiment (with the solder layer 113 formed on the surfaces of the component lands 114 and the second lands 112).

次に、図7Aおよび図7Bに示すように、複数の部品用ランド114の各々に、複数の電子部品120(IC121を含む)の各々を載置する(ステップS403:電子部品載置工程)。図7Aは、一実施形態に係る回路基板110(部品用ランド114に電子部品120が載置された状態)の外観斜視図である。図7Bは、一実施形態に係る回路基板110(部品用ランド114に電子部品120が載置された状態)の平面図である。 Next, as shown in Figures 7A and 7B, a plurality of electronic components 120 (including ICs 121) are placed on each of the plurality of component lands 114 (step S403: electronic component placement process). Figure 7A is an external perspective view of a circuit board 110 (in which electronic components 120 are placed on the component lands 114) according to one embodiment. Figure 7B is a plan view of a circuit board 110 (in which electronic components 120 are placed on the component lands 114) according to one embodiment.

次に、リフロー方式によって複数の部品用ランド114の各々の半田層113を加熱して溶融することにより、複数の部品用ランド114の各々に複数の電子部品120の各々を半田付けする(ステップS404:第1半田付け工程)。 Next, the solder layer 113 of each of the component lands 114 is heated and melted by a reflow method, thereby soldering each of the electronic components 120 to each of the component lands 114 (step S404: first soldering process).

次に、図8に示すように、金属カバー130の下縁部の全周に亘り、クリーム半田131を付着させる(ステップS405:半田付着工程)。図8は、一実施形態に係る回路基板110および金属カバー130(金属カバー130の下縁部にクリーム半田131が付着した状態)の一部拡大断面図である。例えば、金属カバー130よりも大きい容器にクリーム半田131を満たし、金属カバー130の下縁部の全体を容器内のクリーム半田131に浸けることにより、金属カバー130の下縁部の全周に亘り、一括してクリーム半田131を付着させることができる。 Next, as shown in FIG. 8, cream solder 131 is applied around the entire circumference of the lower edge of the metal cover 130 (step S405: solder application process). FIG. 8 is a partially enlarged cross-sectional view of the circuit board 110 and metal cover 130 (with cream solder 131 applied to the lower edge of the metal cover 130) according to one embodiment. For example, cream solder 131 can be applied all at once around the entire circumference of the lower edge of the metal cover 130 by filling a container larger than the metal cover 130 with cream solder 131 and immersing the entire lower edge of the metal cover 130 in the cream solder 131 in the container.

次に、図9に示すように、第1ランド111に、クリーム半田131が付着した状態の金属カバー130の下縁部を載置する(ステップS406:金属カバー載置工程)。図9は、一実施形態に係る回路基板110および金属カバー130(金属カバー130の下縁部が第1ランド111に載置された状態)の一部拡大断面図である。図9に示すように、第1ランド111の内周側には、第2ランド112が設けられており、当該第2ランド112の表面には、半田層113が形成されている。そして、半田層113の表面の高さ位置は、第1ランド111の表面の高さ位置よりも高くなっている。さらに、半田層113は、ステップS404:第1半田付け工程の後に冷却されて固体となっている。このため、図9に示すように、回路基板110に反りが生じるなどで、クリーム半田131が付着した状態の金属カバー130の下縁部が第1ランド111には完全には着地しない場合でも、第1ランド111の表面の高さ位置よりも高い第2ランド112の半田層113の表面上に載置される。 9, the lower edge of the metal cover 130 with the cream solder 131 attached thereto is placed on the first land 111 (step S406: metal cover placement process). FIG. 9 is a partially enlarged cross-sectional view of the circuit board 110 and the metal cover 130 (with the lower edge of the metal cover 130 placed on the first land 111) according to one embodiment. As shown in FIG. 9, the second land 112 is provided on the inner periphery of the first land 111, and the solder layer 113 is formed on the surface of the second land 112. The height position of the surface of the solder layer 113 is higher than the height position of the surface of the first land 111. Furthermore, the solder layer 113 is cooled and solidified after step S404: first soldering process. Therefore, as shown in FIG. 9, even if the lower edge of the metal cover 130 with the cream solder 131 attached does not completely land on the first land 111 due to warping of the circuit board 110, the metal cover 130 is placed on the surface of the solder layer 113 of the second land 112, which is higher than the surface of the first land 111.

次に、図10に示すように、リフロー方式によって、金属カバー130の下縁部に付着されたクリーム半田131と、複数の第2ランド112の各々の半田層113とを加熱して溶融することにより、第1ランド111および複数の第2ランド112に金属カバー130を半田付けする(ステップS407:第2半田付け工程)。図10は、一実施形態に係る回路基板110および金属カバー130(金属カバー130の下縁部が第1ランド111および第2ランド112に半田付けされた状態)の一部拡大断面図である。図10に示すように、クリーム半田131と半田層113とが溶融することにより、金属カバー130の自重によって、金属カバー130の下縁部が、第1ランド111に着地し、クリーム半田131を介して、第1ランド111に半田付けされる。また、クリーム半田131と半田層113とが互いに融合することにより、金属カバー130の下縁部が、クリーム半田131および半田層113を介して、第2ランド112にも半田付けされる(図10のA部参照)。このため、回路基板110に反りが生じるなどで、金属カバー130の下縁部と第1ランド111との間に隙間が生じた場合であっても、当該隙間を部分的に埋めることができ、当該隙間の幅を波長の1/2未満にすることができる。よって、当該隙間からの電磁波ノイズの侵入および漏出を抑制することができる。 10, the cream solder 131 attached to the lower edge of the metal cover 130 and the solder layer 113 of each of the second lands 112 are heated and melted by a reflow method to solder the metal cover 130 to the first land 111 and the second lands 112 (step S407: second soldering process). FIG. 10 is a partially enlarged cross-sectional view of the circuit board 110 and the metal cover 130 (in a state in which the lower edge of the metal cover 130 is soldered to the first land 111 and the second land 112) according to one embodiment. As shown in FIG. 10, the cream solder 131 and the solder layer 113 melt, and the lower edge of the metal cover 130 lands on the first land 111 due to the weight of the metal cover 130, and is soldered to the first land 111 via the cream solder 131. Furthermore, by fusing the cream solder 131 and the solder layer 113 together, the lower edge of the metal cover 130 is also soldered to the second land 112 via the cream solder 131 and the solder layer 113 (see part A in FIG. 10). Therefore, even if a gap occurs between the lower edge of the metal cover 130 and the first land 111 due to warping of the circuit board 110, the gap can be partially filled and the width of the gap can be made less than half the wavelength. This makes it possible to suppress the intrusion and leakage of electromagnetic noise from the gap.

以上により、電子回路モジュール100の製造方法の説明は終了する。 This concludes the description of the manufacturing method for the electronic circuit module 100.

(各部の寸法例)
以下、図11を参照して、一実施形態に係る回路基板110の各部の寸法例を説明する。図11は、一実施形態に係る回路基板110の一部拡大平面図である。
(Example dimensions of each part)
An example of dimensions of each portion of the circuit board 110 according to an embodiment will now be described with reference to Fig. 11. Fig. 11 is a partially enlarged plan view of the circuit board 110 according to an embodiment.

<第2ランド112の設置間隔D1の一例>
図11に示すように、一実施形態に係る電子回路モジュール100は、所定の設置間隔D1を有して、複数の第2ランド112が並べて配置されている。特に、一実施形態に係る電子回路モジュール100は、第2ランド112の設置間隔D1が、電子回路モジュール100が使用する電波の波長の1/2未満(例えば、1.5mm未満)である。これにより、一実施形態に係る電子回路モジュール100は、隣り合う2つの第2ランド112の間において、金属カバー130の下縁部と回路基板110の実装面110Aとの間に隙間が生じた場合であっても、当該隙間から電波が漏出しないようになっている。
<Example of Installation Distance D1 of Second Lands 112>
11 , in the electronic circuit module 100 according to an embodiment, a plurality of second lands 112 are arranged side by side with a predetermined installation interval D1. In particular, in the electronic circuit module 100 according to an embodiment, the installation interval D1 of the second lands 112 is less than ½ of the wavelength of the radio waves used by the electronic circuit module 100 (e.g., less than 1.5 mm). As a result, in the electronic circuit module 100 according to an embodiment, even if a gap occurs between the lower edge of the metal cover 130 and the mounting surface 110A of the circuit board 110 between two adjacent second lands 112, radio waves are prevented from leaking out from the gap.

<第1ランド111の寸法の一例>
図11に示すように、一実施形態に係る電子回路モジュール100は、第1ランド111が一定の幅Wを有して帯状に延在する形状を有する。一例として、第1ランド111の幅Wは「450μm」である。
<Example of dimensions of first land 111>
11 , in the electronic circuit module 100 according to one embodiment, the first lands 111 have a shape that extends in a strip shape and has a certain width W. As an example, the width W of the first lands 111 is "450 μm."

<第2ランド112の寸法の一例>
図11に示すように、一実施形態に係る電子回路モジュール100は、第2ランド112が矩形状を有する。一例として、第2ランド112における第1ランド111の延在する方向と並行な方向の幅W1は「300μm」であり、第2ランド112における第1ランド111の延在する方向と直交する方向の幅W2は「200μm」である。
<Example of dimensions of second land 112>
11 , in the electronic circuit module 100 according to one embodiment, the second lands 112 have a rectangular shape. As an example, the width W1 of the second lands 112 in a direction parallel to the extension direction of the first lands 111 is "300 μm," and the width W2 of the second lands 112 in a direction perpendicular to the extension direction of the first lands 111 is "200 μm."

<切り欠き部111Cの寸法の一例>
図11に示すように、一実施形態に係る電子回路モジュール100は、切り欠き部111Cが、第2ランド112の一部を内側に収めることが可能な矩形状を有する。一例として、切り欠き部111Cにおける第1ランド111の延在する方向と並行な方向の幅W3は「450μm」であり、切り欠き部111Cにおける第1ランド111の延在する方向と直交する方向の幅W4は「125μm」である。
<Example of dimensions of cutout portion 111C>
11 , in the electronic circuit module 100 according to one embodiment, the cutout portion 111C has a rectangular shape capable of accommodating a part of the second land 112. As an example, the width W3 of the cutout portion 111C in a direction parallel to the extension direction of the first land 111 is "450 μm," and the width W4 of the cutout portion 111C in a direction perpendicular to the extension direction of the first land 111 is "125 μm."

<第2ランド112の離間距離の一例>
図11に示すように、第2ランド112は、切り欠き部111Cの内側において、切り欠き部111Cから所定の離間距離D2を有して設けられている。一例として、離間距離D2は「75μm」である。
<Example of spacing distance of second lands 112>
11, the second land 112 is provided inside the cutout portion 111C at a predetermined distance D2 from the cutout portion 111C. As an example, the distance D2 is 75 μm.

(金属カバー130と切り欠き部111Cとの位置関係)
図12は、一実施形態に係る回路基板110の一部拡大平面図である。図12では、金属カバー130の側壁部130Bの配置位置が重ねて示されている。図12に示すように、第1ランド111は、切り欠き部111Cによって幅が狭められた部分である狭幅部111Dを有する。そして、狭幅部111Dにおける内周側の縁部である内縁部111Daは、金属カバー130の側壁部130Bの内周側の表面である内表面130Baと同じ位置に形成されている。これにより、金属カバー130の下縁部に塗布されたクリーム半田131を、第2ランド112の表面に形成されている半田層113に接合し易くすることができる。
(Positional Relationship Between Metal Cover 130 and Cutout Portion 111C)
12 is a partially enlarged plan view of the circuit board 110 according to an embodiment. In FIG. 12, the arrangement position of the side wall portion 130B of the metal cover 130 is shown overlapping. As shown in FIG. 12, the first land 111 has a narrow width portion 111D, which is a portion whose width is narrowed by the cutout portion 111C. An inner edge portion 111Da, which is an edge portion on the inner circumference side of the narrow width portion 111D, is formed at the same position as an inner surface 130Ba, which is the surface on the inner circumference side of the side wall portion 130B of the metal cover 130. This makes it easier to join the cream solder 131 applied to the lower edge portion of the metal cover 130 to the solder layer 113 formed on the surface of the second land 112.

なお、切り欠き部111Cを第1ランド111の外周縁部111Bに形成する場合、狭幅部111Dにおける外周側の縁部である外縁部を、金属カバー130の側壁部130Bの外周側の表面である外表面130Bbと同じ位置に形成してもよい。この場合も、金属カバー130の下縁部に塗布されたクリーム半田131を、第2ランド112の表面に形成されている半田層113に接合し易くすることができる。 When the cutout portion 111C is formed on the outer peripheral edge portion 111B of the first land 111, the outer peripheral edge portion of the narrow width portion 111D may be formed at the same position as the outer surface 130Bb, which is the outer peripheral surface of the side wall portion 130B of the metal cover 130. In this case, too, it is possible to easily join the cream solder 131 applied to the lower edge portion of the metal cover 130 to the solder layer 113 formed on the surface of the second land 112.

以上説明したように、一実施形態に係る電子回路モジュール100は、回路基板110と、回路基板110の実装面110Aを覆う金属カバー130と、回路基板110の実装面110Aにおいて、金属カバー130の下縁部に沿って枠状に形成された第1ランド111と、回路基板110の実装面110Aにおいて、第1ランド111の全周に亘り、第1ランド111に沿って並べて形成された複数の第2ランド112とを備える。 As described above, the electronic circuit module 100 according to one embodiment includes a circuit board 110, a metal cover 130 covering the mounting surface 110A of the circuit board 110, a first land 111 formed in a frame shape along the lower edge of the metal cover 130 on the mounting surface 110A of the circuit board 110, and a plurality of second lands 112 formed in a row along the first land 111 around the entire circumference of the first land 111 on the mounting surface 110A of the circuit board 110.

これにより、一実施形態に係る電子回路モジュール100は、回路基板110に反りが生じて、金属カバー130の下縁部と第1ランド111との間に、半田付けがなされない隙間が生じた場合であっても、金属カバー130の下縁部と第2ランド112とが半田付けされることで、当該隙間を部分的に埋めることができる。したがって、一実施形態に係る電子回路モジュール100によれば、金属カバー130の下縁部と回路基板110の実装面110Aとの間からの電磁波ノイズの侵入および漏出を抑制することができる。 As a result, in the electronic circuit module 100 according to one embodiment, even if warping occurs in the circuit board 110, causing a gap between the lower edge of the metal cover 130 and the first land 111 where no soldering is performed, the gap can be partially filled by soldering the lower edge of the metal cover 130 to the second land 112. Therefore, according to the electronic circuit module 100 according to one embodiment, it is possible to suppress the intrusion and leakage of electromagnetic noise from between the lower edge of the metal cover 130 and the mounting surface 110A of the circuit board 110.

また、一実施形態に係る製造方法は、回路基板110の実装面110Aに、部品用ランド114と、金属カバー130の下縁部に沿った枠状の第1ランド111と、第1ランド111の全周に亘り第1ランド111に沿って並べて配置された複数の第2ランド112と、を形成するランド形成工程と、部品用ランド114および複数の第2ランド112の各々の表面に半田層113を形成する半田層形成工程と、部品用ランド114に電子部品120を載置する電子部品載置工程と、リフロー方式によって部品用ランド114の半田層113を溶融することにより、部品用ランド114に電子部品120を半田付けする第1半田付け工程と、金属カバー130の下縁部にクリーム半田131を付着させる半田付着工程と、金属カバー130を第1ランド111に載置する金属カバー載置工程と、リフロー方式によって、金属カバー130の下縁部に付着されたクリーム半田131と、複数の第2ランド112の各々の半田層113とを溶融することにより、第1ランド111および複数の第2ランド112に金属カバー130の下縁部を半田付けする第2半田付け工程とを含む。 In addition, the manufacturing method according to one embodiment includes a land forming process for forming, on the mounting surface 110A of the circuit board 110, a component land 114, a frame-shaped first land 111 along the lower edge of the metal cover 130, and a plurality of second lands 112 arranged in a line along the first land 111 around the entire periphery of the first land 111, a solder layer forming process for forming a solder layer 113 on the surface of each of the component land 114 and the plurality of second lands 112, an electronic component mounting process for mounting an electronic component 120 on the component land 114, and a solder layer 113 on the component land 114 by a reflow method. The method includes a first soldering step of soldering the electronic component 120 to the component land 114 by melting the solder paste 131, a solder attachment step of attaching cream solder 131 to the lower edge of the metal cover 130, a metal cover placement step of placing the metal cover 130 on the first land 111, and a second soldering step of soldering the lower edge of the metal cover 130 to the first land 111 and the multiple second lands 112 by melting the cream solder 131 attached to the lower edge of the metal cover 130 and the solder layer 113 of each of the multiple second lands 112 by a reflow method.

これにより、一実施形態に係る製造方法は、回路基板110に反りが生じて、金属カバー130の下縁部と第1ランド111との間に、半田付けがなされない隙間が生じた場合であっても、金属カバー130の下縁部と第2ランド112とが半田付けされることで、当該隙間を部分的に埋めることができる。したがって、一実施形態に係る製造方法によれば、金属カバー130の下縁部と回路基板110の実装面110Aとの間からの電磁波ノイズの侵入および漏出を抑制することができる。 As a result, in the manufacturing method according to one embodiment, even if warping occurs in the circuit board 110, causing a gap between the lower edge of the metal cover 130 and the first land 111 where no soldering is performed, the gap can be partially filled by soldering the lower edge of the metal cover 130 to the second land 112. Therefore, according to the manufacturing method according to one embodiment, it is possible to suppress the intrusion and leakage of electromagnetic noise from between the lower edge of the metal cover 130 and the mounting surface 110A of the circuit board 110.

以上、本発明の一実施形態について詳述したが、本発明はこれらの実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形又は変更が可能である。 Although one embodiment of the present invention has been described in detail above, the present invention is not limited to these embodiments, and various modifications and alterations are possible within the scope of the gist of the present invention described in the claims.

100 電子回路モジュール
110 回路基板
110A 実装面
111 第1ランド
111A 内周縁部
111B 外周縁部
111C 切り欠き部
111D 狭幅部
111Da 内縁部
112 第2ランド
113 半田層
114 部品用ランド
120 電子部品
121 IC
130 金属カバー
130A 天板部
130B 側壁部
130Ba 内表面
130Bb 外表面
131 クリーム半田
REFERENCE SIGNS LIST 100 Electronic circuit module 110 Circuit board 110A Mounting surface 111 First land 111A Inner peripheral edge 111B Outer peripheral edge 111C Notch 111D Narrow width portion 111Da Inner edge 112 Second land 113 Solder layer 114 Component land 120 Electronic component 121 IC
130 Metal cover 130A Top plate 130B Side wall 130Ba Inner surface 130Bb Outer surface 131 Cream solder

Claims (9)

回路基板と、
前記回路基板の実装面を覆う金属カバーと、
前記回路基板の前記実装面において、前記金属カバーの下縁部に沿って枠状に形成された第1ランドと、
前記回路基板の前記実装面において、前記第1ランドの全周に亘り、前記第1ランドに沿って並べて形成された複数の第2ランドと
を備え
前記第1ランドおよび前記複数の第2ランドに、前記金属カバーの下縁部が半田付けによって固定されている
ことを特徴とする電子回路モジュール。
A circuit board;
a metal cover for covering a mounting surface of the circuit board;
a first land formed in a frame shape along a lower edge portion of the metal cover on the mounting surface of the circuit board;
a plurality of second lands formed on the mounting surface of the circuit board so as to be aligned along the first lands and around the entire periphery of the first lands ,
A lower edge of the metal cover is fixed to the first land and the plurality of second lands by soldering.
1. An electronic circuit module comprising:
前記第1ランドは、
当該第1ランドの全周に亘り、部分的に幅を狭める複数の切り欠き部を有し、
前記複数の第2ランドの各々は、少なくとも一部が、前記複数の切り欠き部の各々の内側に配置されている
ことを特徴とする請求項1に記載の電子回路モジュール。
The first land is
The first land has a plurality of cutout portions that partially narrow the width of the first land over an entire periphery thereof,
2 . The electronic circuit module according to claim 1 , wherein at least a portion of each of the second lands is disposed inside each of the cutout portions.
前記複数の切り欠き部は、前記第1ランドの内周縁部に形成されており、
前記複数の第2ランドは、前記第1ランドの内周側に設けられている
ことを特徴とする請求項2に記載の電子回路モジュール。
The plurality of cutout portions are formed in an inner peripheral edge portion of the first land,
The electronic circuit module according to claim 2 , wherein the second lands are provided on an inner periphery side of the first lands.
前記第1ランドは、前記切り欠き部によって幅が狭められた部分である狭幅部を有し、
前記狭幅部における内周側の縁部は、前記金属カバーの側壁部の内周側の表面と同じ位置に形成されている
ことを特徴とする請求項3に記載の電子回路モジュール。
the first land has a narrow portion that is a portion whose width is narrowed by the cutout portion,
4. The electronic circuit module according to claim 3, wherein an inner peripheral edge of the narrow portion is formed at the same position as an inner peripheral surface of the side wall portion of the metal cover.
前記複数の切り欠き部は、前記第1ランドの外周縁部に形成されており、
前記複数の第2ランドは、前記第1ランドの外周側に設けられている
ことを特徴とする請求項2に記載の電子回路モジュール。
The plurality of cutout portions are formed in an outer peripheral edge portion of the first land,
The electronic circuit module according to claim 2 , wherein the second lands are provided on an outer periphery of the first lands.
前記第1ランドは、前記切り欠き部によって幅が狭められた部分である狭幅部を有し、
前記狭幅部における外周側の縁部は、前記金属カバーの側壁部の外周側の表面と同じ位置に形成されている
ことを特徴とする請求項5に記載の電子回路モジュール。
the first land has a narrow portion that is a portion whose width is narrowed by the cutout portion,
6. The electronic circuit module according to claim 5, wherein an outer peripheral edge of the narrow portion is formed at the same position as the outer peripheral surface of the side wall portion of the metal cover.
前記複数の第2ランドの各々の表面に、半田層が形成されている
ことを特徴とする請求項1から6のいずれか一項に記載の電子回路モジュール。
7. The electronic circuit module according to claim 1, wherein a solder layer is formed on a surface of each of the second lands.
前記第2ランドの設置間隔が、前記電子回路モジュールが使用する電波の波長の1/2未満である
ことを特徴とする請求項1から7のいずれか一項に記載の電子回路モジュール。
8. The electronic circuit module according to claim 1, wherein the second lands are disposed at intervals less than half the wavelength of a radio wave used by the electronic circuit module.
回路基板の実装面に、部品用ランドと、金属カバーの下縁部に沿った枠状の第1ランドと、前記第1ランドの全周に亘り前記第1ランドに沿って並べて配置された複数の第2ランドと、を形成するランド形成工程と、
前記部品用ランドおよび前記複数の第2ランドの各々の表面に半田層を形成する半田層形成工程と、
前記部品用ランドに電子部品を載置する電子部品載置工程と、
リフロー方式によって前記部品用ランドの前記半田層を溶融することにより、前記部品用ランドに前記電子部品を半田付けする第1半田付け工程と、
前記金属カバーの下縁部に半田を付着させる半田付着工程と、
前記金属カバーを前記第1ランドに載置する金属カバー載置工程と、
リフロー方式によって、前記金属カバーの下縁部に付着された前記半田と、前記複数の第2ランドの各々の前記半田層とを溶融することにより、前記第1ランドおよび前記複数の第2ランドに前記金属カバーの下縁部を半田付けする第2半田付け工程と
を含む製造方法。
a land forming process for forming, on a mounting surface of a circuit board, a component land, a frame-shaped first land along a lower edge portion of a metal cover, and a plurality of second lands arranged in line along the first land over the entire periphery of the first land;
a solder layer forming step of forming a solder layer on a surface of each of the component lands and the plurality of second lands;
an electronic component mounting step of mounting an electronic component on the component land;
a first soldering step of soldering the electronic component to the component land by melting the solder layer of the component land by a reflow method;
a solder attachment step of attaching solder to a lower edge portion of the metal cover;
a metal cover placing step of placing the metal cover on the first land;
a second soldering step of soldering the lower edge of the metal cover to the first land and the plurality of second lands by melting the solder attached to the lower edge of the metal cover and the solder layer of each of the plurality of second lands by a reflow method.
JP2021147091A 2021-09-09 2021-09-09 Electronic circuit module and manufacturing method Active JP7618911B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021147091A JP7618911B2 (en) 2021-09-09 2021-09-09 Electronic circuit module and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021147091A JP7618911B2 (en) 2021-09-09 2021-09-09 Electronic circuit module and manufacturing method

Publications (2)

Publication Number Publication Date
JP2023039795A JP2023039795A (en) 2023-03-22
JP7618911B2 true JP7618911B2 (en) 2025-01-22

Family

ID=85613794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021147091A Active JP7618911B2 (en) 2021-09-09 2021-09-09 Electronic circuit module and manufacturing method

Country Status (1)

Country Link
JP (1) JP7618911B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201356A (en) 2006-01-30 2007-08-09 Nec Access Technica Ltd Mounting method of shield
JP2009302248A (en) 2008-06-12 2009-12-24 Mitsubishi Electric Corp Electronic component package and its manufacturing method
US20110141714A1 (en) 2009-12-10 2011-06-16 Wistron Corporation Metal shielding can and assembly of the metal shielding can and a circuit board
JP2011187739A (en) 2010-03-09 2011-09-22 Mitsubishi Electric Corp High-frequency package
JP2013235961A (en) 2012-05-09 2013-11-21 Sharp Corp Electronic component module and manufacturing method of the same
JP2015192076A (en) 2014-03-28 2015-11-02 シャープ株式会社 Circuit board and electronic apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201356A (en) 2006-01-30 2007-08-09 Nec Access Technica Ltd Mounting method of shield
JP2009302248A (en) 2008-06-12 2009-12-24 Mitsubishi Electric Corp Electronic component package and its manufacturing method
US20110141714A1 (en) 2009-12-10 2011-06-16 Wistron Corporation Metal shielding can and assembly of the metal shielding can and a circuit board
JP2011187739A (en) 2010-03-09 2011-09-22 Mitsubishi Electric Corp High-frequency package
JP2013235961A (en) 2012-05-09 2013-11-21 Sharp Corp Electronic component module and manufacturing method of the same
JP2015192076A (en) 2014-03-28 2015-11-02 シャープ株式会社 Circuit board and electronic apparatus

Also Published As

Publication number Publication date
JP2023039795A (en) 2023-03-22

Similar Documents

Publication Publication Date Title
JP6911917B2 (en) module
US6826053B2 (en) Electronic device
US20170162514A1 (en) Semiconductor package with antenna
JP2012151353A (en) Semiconductor module
US10886235B2 (en) Integrated shield package and method
US12089336B2 (en) Electronic component package body, electronic component assembly structure, and electronic device
TWI663663B (en) Electronic package and fabrication method thereof
KR102409692B1 (en) Communication module
JP7618911B2 (en) Electronic circuit module and manufacturing method
JP4692152B2 (en) Circuit module and manufacturing method thereof
CN1763933B (en) Printing circuit board and circuit unit introduced to same
JP7430777B2 (en) Packaged devices and their manufacturing methods, and electronic devices
WO2019235189A1 (en) Busbar laminate, electronic component mounting module including same, and method of manufacturing busbar laminate
CN113423173A (en) Electronic element packaging body, electronic element packaging assembly and electronic equipment
WO2019012849A1 (en) Electronic circuit board
WO2018084143A1 (en) Electronic component package, circuit module, and method for producing electronic component package
CN110476245B (en) module
JP7160940B2 (en) Packages for storing electronic components and electronic devices
JP4650194B2 (en) Manufacturing method of electronic component with shield case and electronic component with shield case
CN113811078A (en) Manufacturing method of packaging structure and packaging structure
JP4577686B2 (en) Semiconductor device and manufacturing method thereof
JP5072124B2 (en) Circuit boards and electronic equipment
JP2009038119A (en) Electrical equipment
CN121752082A (en) Chip packaging structure and its fabrication method
KR102059816B1 (en) Communication module and mounting structure thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241213

R150 Certificate of patent or registration of utility model

Ref document number: 7618911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150