Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7619011B2 - Manufacturing method of semiconductor device and adhesive used therein - Google Patents
[go: Go Back, main page]

JP7619011B2 - Manufacturing method of semiconductor device and adhesive used therein - Google Patents

Manufacturing method of semiconductor device and adhesive used therein Download PDF

Info

Publication number
JP7619011B2
JP7619011B2 JP2020189328A JP2020189328A JP7619011B2 JP 7619011 B2 JP7619011 B2 JP 7619011B2 JP 2020189328 A JP2020189328 A JP 2020189328A JP 2020189328 A JP2020189328 A JP 2020189328A JP 7619011 B2 JP7619011 B2 JP 7619011B2
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor device
pressure
temporary
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020189328A
Other languages
Japanese (ja)
Other versions
JP2022078574A (en
Inventor
恵子 上野
理子 平
慎 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Priority to JP2020189328A priority Critical patent/JP7619011B2/en
Priority to CN202180005952.0A priority patent/CN116490583A/en
Priority to KR1020227006209A priority patent/KR102951636B1/en
Priority to PCT/JP2021/029407 priority patent/WO2022102181A1/en
Priority to TW110129759A priority patent/TW202229493A/en
Publication of JP2022078574A publication Critical patent/JP2022078574A/en
Application granted granted Critical
Publication of JP7619011B2 publication Critical patent/JP7619011B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02Non-macromolecular additives
    • C09J11/06Non-macromolecular additives organic
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/08Macromolecular additives
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00Adhesives based on unspecified macromolecular compounds
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/30Adhesives in the form of films or foils characterised by the adhesive composition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/012Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/40Encapsulations, e.g. protective coatings characterised by their materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Wire Bonding (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

本開示は、半導体装置の製造方法及びこれに用いられる接着剤に関する。 This disclosure relates to a method for manufacturing a semiconductor device and an adhesive used therein.

近年、半導体装置に対する高機能、高集積、高速化等の要求に対応するため、半導体チップ又は配線回路基板にバンプと呼ばれる導電性突起を接続部として設け、接続部同士の接続によって半導体チップと配線回路基板又は他の半導体チップとを直接接続するフリップチップ接続方式(FC接続方式)が広く採用されている。FC接続方式は、例えば、半導体チップと配線回路基板間の接続であるCOB(Chip On Board)型の接続方式、半導体チップ上にバンプ又は配線を接続部として設け、半導体チップ同士間で接続するCoC(Chip On Chip)型接続方式、ウエハ上に半導体チップを接続した後に個片化して半導体パッケージを作製するCOW(Chip On Wafer)、ウエハ同士を圧着した後に個片化して半導体パッケージを作製するWOW(Wafer On Wafer)又は半導体パッケージ同士を圧着するPOP(Package On Package)などに用いられている。また、FC接続方式は、半導体チップを平面状でなく立体的に配置することでパッケージを小さくしたチップスタック型パッケージ、TSV(Through-Silicon Via)構造の半導体装置の製造にも用いられている。 In recent years, in order to meet the demand for high functionality, high integration, high speed, etc. for semiconductor devices, the flip chip connection method (FC connection method) has been widely adopted, in which conductive protrusions called bumps are provided as connection parts on a semiconductor chip or wiring circuit board, and the semiconductor chip is directly connected to the wiring circuit board or other semiconductor chips by connecting the connection parts together. The FC connection method is used, for example, in a COB (chip on board) type connection method for connecting a semiconductor chip to a wiring circuit board, a CoC (chip on chip) type connection method for providing bumps or wiring on a semiconductor chip as a connection part and connecting between semiconductor chips, COW (chip on wafer) in which a semiconductor chip is connected on a wafer and then diced to produce a semiconductor package, WOW (wafer on wafer) in which wafers are pressure-bonded together and then diced to produce a semiconductor package, or POP (package on package) in which semiconductor packages are pressure-bonded together. The FC connection method is also used in the manufacture of chip stack packages in which the package is made smaller by arranging semiconductor chips three-dimensionally instead of flatly, and semiconductor devices with a TSV (through-silicon via) structure.

このようなFC接続方式を利用した半導体装置の製造方法として、例えば下記特許文献1に開示される製造方法が知られている。同文献には、接続部を有する半導体チップ同士を、熱硬化性の接着剤を介して、接続部の融点より低温で仮圧着する工程と、得られた仮圧着体を、対向配置された一対の押圧部材の間に挟むことにより、2つの半導体チップの接続部のうち少なくとも一方の融点以上の温度で加圧しながら加熱して圧着体を製造する工程と、圧着体を加圧雰囲気下で加熱する工程とを経て半導体装置を製造する方法が開示されている。 A known method for manufacturing a semiconductor device using such an FC connection method is disclosed in, for example, the following Patent Document 1. This document discloses a method for manufacturing a semiconductor device through a process of temporarily bonding semiconductor chips having connection parts together via a thermosetting adhesive at a temperature lower than the melting point of the connection parts, a process of sandwiching the resulting temporarily bonded body between a pair of opposing pressing members and heating it while applying pressure at a temperature equal to or higher than the melting point of at least one of the connection parts of the two semiconductor chips to produce a bonded body, and a process of heating the bonded body in a pressurized atmosphere.

国際公開第2019/123518号International Publication No. 2019/123518

しかし、上記特許文献1に記載の半導体装置の製造方法は、以下に示す課題を有していた。
すなわち、上記特許文献1に記載の半導体装置の製造方法では、接続信頼性は確保されるものの、仮圧着の工程で発生したボイドの発生を抑制する点で改善の余地があった。
However, the method for manufacturing a semiconductor device described in the above-mentioned Patent Document 1 has the following problems.
That is, although the method for manufacturing a semiconductor device described in the above-mentioned Patent Document 1 ensures connection reliability, there is room for improvement in terms of suppressing the generation of voids that occur in the temporary pressure bonding step.

そこで、本開示は、良好な接続信頼性を確保しながら、ボイドの発生が抑制された半導体装置を製造できる半導体装置の製造方法及びこれに用いられる接着剤を提供することを目的とする。 The present disclosure therefore aims to provide a method for manufacturing a semiconductor device that can produce a semiconductor device in which the occurrence of voids is suppressed while ensuring good connection reliability, and an adhesive to be used therein.

上記課題を解決するため、本開示の一側面は、第1接続部を有する第一の部材と、第2接続部を有する第二の部材とが、接着層を介して接続され、前記第1接続部と前記第2接続部とが電気的に接続されている半導体装置の製造方法であって、前記第一の部材及び前記第二の部材を、前記接着層を形成するための熱硬化性の接着剤を介して、前記第1接続部と前記第2接続部とが対向配置された状態で仮圧着させて仮圧着体を得る仮圧着工程と、前記仮圧着体を加圧雰囲気下で加圧し、加圧済み仮圧着体を得る仮圧着体加圧工程と、前記加圧済み仮圧着体を、加熱しながら加圧して、前記第一の部材及び前記第二の部材を圧着させることによって、前記第1接続部と前記第2接続部とを接続させて圧着体を得る本圧着工程とを含み、前記仮圧着工程において、前記第一の部材及び前記第二の部材の仮圧着を、前記第1接続部の融点及び前記第2接続部の融点よりも低い温度で行い、前記仮圧着体加圧工程において、前記仮圧着体の加圧を、前記第1接続部の融点及び前記第2接続部の融点よりも低い温度で行い、前記本圧着工程において、前記加圧済み圧着体の加熱を、前記第1接続部及び前記第2接続部のうち少なくとも一方の融点以上の温度で行う、半導体装置の製造方法である。 In order to solve the above problem, one aspect of the present disclosure is a manufacturing method for a semiconductor device in which a first member having a first connection portion and a second member having a second connection portion are connected via an adhesive layer, and the first connection portion and the second connection portion are electrically connected, the manufacturing method including a temporary compression step of temporarily bonding the first member and the second member with the first connection portion and the second connection portion disposed opposite each other via a thermosetting adhesive for forming the adhesive layer to obtain a temporary compression body, a temporary compression body pressurizing step of pressurizing the temporary compression body under a pressurized atmosphere to obtain a pressurized temporary compression body, and a pressurizing step of pressing the pressurized temporary compression body while heating it to obtain the first The method includes a final pressure bonding process in which the first and second connection parts are connected to obtain a pressure bonded body by crimping the first and second members, in which the first and second members are pre-pressed at a temperature lower than the melting point of the first and second connection parts, in which the pre-pressing process pressurizes the pre-pressed body at a temperature lower than the melting point of the first and second connection parts, and in which the pre-pressing process heats the pressurized body at a temperature equal to or higher than the melting point of at least one of the first and second connection parts.

本開示の半導体装置の製造方法によれば、仮圧着工程及び仮圧着体加圧工程の後に行われる本圧着工程において、加圧済み仮圧着体の加熱が、第1接続部及び第2接続部のうち少なくとも一方の融点以上の温度で行われるため、第1接続部と第2接続部との接続が行われる。このとき、本圧着工程の前に行われる仮圧着体加圧工程において、仮圧着体の加圧は、第1接続部の融点及び第2接続部の融点よりも低い温度で行われるため、本圧着工程の開始時点においては、接着剤の硬化が十分に進んでおらず、接着剤の粘度が低くなっている。このため、本圧着工程において第一の部材及び第二の部材を圧着させる際に、第一の部材又は第二の部材に対する接着剤からの反発力が小さくなり、第一の部材と第二の部材とを加圧することが容易となるため、第1接続部と第2接続部との接続を容易に行うことができる。その結果、良好な接続信頼性を確保することが可能となる。 According to the manufacturing method of the semiconductor device disclosed herein, in the main bonding process performed after the temporary pressure bonding process and the temporary pressure body pressurizing process, the pressurized temporary pressure body is heated to a temperature equal to or higher than the melting point of at least one of the first and second connecting parts, so that the first and second connecting parts are connected. At this time, in the temporary pressure body pressurizing process performed before the main bonding process, the temporary pressure body is pressurized at a temperature lower than the melting point of the first and second connecting parts, so that at the start of the main bonding process, the adhesive has not yet hardened sufficiently and the viscosity of the adhesive is low. Therefore, when the first member and the second member are pressed in the main bonding process, the repulsive force from the adhesive against the first member or the second member is reduced, making it easier to pressurize the first member and the second member, and therefore the first and second connecting parts can be easily connected. As a result, it is possible to ensure good connection reliability.

一方、仮圧着工程で得られる仮圧着体において、接着剤と第一の部材との間、及び、接着剤と第二の部材との間の少なくとも一方には、空隙が形成されやすく、この空隙がそのまま残ると、半導体装置においてボイドとして残ることになる。上記空隙は、加圧して圧縮させることによって消滅させることが可能である。ここで、この加圧を、仮に、本圧着工程の後に行う場合には、接着剤が、本圧着工程において第1接続部及び第2接続部のうち少なくとも一方の融点以上の温度に加熱されて硬化が進み、接着剤の粘度が既に高くなっている。また、本圧着工程の後は、第1接続部と第2接続部との接続が完了しており、第一の部材に対する第二の部材の位置が固定されている。このため、接着剤を加圧しても接着剤に十分な圧力を加えることが困難である。従って、本圧着工程の後では、空隙を十分に圧縮することができず、半導体装置の接着層においてボイドとして残されやすくなる。これに対し、本開示の製造方法のように、空隙の加圧が、本圧着工程の前の仮圧着体加圧工程において、第1接続部の融点及び第2接続部の融点よりも低い温度で行われる場合には、第1接続部及び第2接続部のうち少なくとも一方の融点以上の温度で行われる場合に比べて接着剤の硬化が進んでおらず、接着剤の粘度が低いため、空隙を圧縮することが容易となり、空隙が半導体装置の接着層においてボイドとして残されにくくなる。その結果、本開示の製造方法によれば、ボイドの発生が抑制された半導体装置を製造できる。以上のことから、本開示の半導体装置の製造方法によれば、良好な接続信頼性を確保しながら、ボイドの発生が抑制された半導体装置を製造できる。 On the other hand, in the temporary pressure-bonded body obtained in the temporary pressure-bonding process, voids are likely to be formed at least between the adhesive and the first member and between the adhesive and the second member, and if these voids remain as they are, they will remain as voids in the semiconductor device. The voids can be eliminated by compressing them with pressure. If this pressurization is performed after the main pressure-bonding process, the adhesive is heated to a temperature equal to or higher than the melting point of at least one of the first and second connection parts in the main pressure-bonding process, and hardening proceeds, and the viscosity of the adhesive is already high. In addition, after the main pressure-bonding process, the connection between the first and second connection parts is completed, and the position of the second member relative to the first member is fixed. For this reason, it is difficult to apply sufficient pressure to the adhesive even if the adhesive is pressurized. Therefore, after the main pressure-bonding process, the voids cannot be sufficiently compressed, and they tend to remain as voids in the adhesive layer of the semiconductor device. In contrast, when the voids are compressed at a temperature lower than the melting point of the first connection part and the melting point of the second connection part in the temporary compression body compression step before the main compression step, as in the manufacturing method disclosed herein, the adhesive does not harden as much as when the compression is performed at a temperature equal to or higher than the melting point of at least one of the first connection part and the second connection part, and the viscosity of the adhesive is low, making it easier to compress the voids and less likely to leave voids as voids in the adhesive layer of the semiconductor device. As a result, the manufacturing method disclosed herein can manufacture a semiconductor device in which the generation of voids is suppressed. From the above, the manufacturing method disclosed herein can manufacture a semiconductor device in which the generation of voids is suppressed while ensuring good connection reliability.

上記製造方法においては、前記仮圧着工程において、前記仮圧着体の加圧を、前記接着剤の反応開始温度よりも低い温度で行うことが好ましい。 In the above manufacturing method, it is preferable that the temporary pressure-bonding step is performed at a temperature lower than the reaction start temperature of the adhesive.

この場合、接着剤の反応が開始しにくくなり、仮圧着体加圧工程の開始時点において接着剤の硬化が進んでいないことになるため、仮圧着工程で発生したボイドを容易に排除させることができる。 In this case, the adhesive reaction is less likely to start, and the adhesive will not have hardened sufficiently at the start of the temporary pressure bonding process, making it easier to eliminate voids that occur during the temporary pressure bonding process.

上記製造方法においては、前記仮圧着体加圧工程において、前記仮圧着体の加圧を、0.05~0.8MPaの圧力で行うことが好ましい。 In the above manufacturing method, it is preferable that the temporary compression body is compressed at a pressure of 0.05 to 0.8 MPa in the temporary compression body compression step.

この場合、半導体装置の接着層においてボイドの発生を抑制できるとともに、半導体装置の接続信頼性をより向上させることができる。 In this case, it is possible to suppress the occurrence of voids in the adhesive layer of the semiconductor device and to further improve the connection reliability of the semiconductor device.

上記製造方法においては、前記仮圧着体加圧工程において、前記仮圧着体の加圧を、前記接着剤の反応開始温度以上の温度で行うことが好ましい。 In the above manufacturing method, it is preferable that in the temporary pressure-bonded body pressurizing step, the temporary pressure-bonded body is pressurized at a temperature equal to or higher than the reaction start temperature of the adhesive.

この場合、接着剤を流動させながら空隙をより効果的に圧縮させることができる。 In this case, the gaps can be compressed more effectively while allowing the adhesive to flow.

また、本開示の別の一側面は、上記半導体装置の製造方法において前記第一の部材と前記第二の部材とを接着するために用いられる熱硬化性の接着剤である。 Another aspect of the present disclosure is a thermosetting adhesive used to bond the first member and the second member in the above-mentioned semiconductor device manufacturing method.

上記接着剤は、エポキシ樹脂、硬化剤及びフラックス剤を含有し、1500Pa・s以下の最低溶融粘度を示し、且つ、150℃において35秒以上80秒以下のゲルタイムを示すことが好ましい。 The adhesive preferably contains an epoxy resin, a curing agent, and a fluxing agent, has a minimum melt viscosity of 1500 Pa·s or less, and has a gel time of 35 seconds or more and 80 seconds or less at 150°C.

この場合、接着剤の最低溶融粘度が1500Pa・sを超える場合に比べて、第1接続部と第2接続部との間に接着剤が噛み込みにくくなり、第1接続部と第2接続部との接続不良が生じにくくなるため、半導体装置の接続信頼性がより向上する。また、ゲルタイムが80秒よりも大きい場合に比べて、仮圧着体加圧工程及び本圧着工程において接着剤が硬化しやすくなり、半導体装置の接着層においてボイドが残りにくくなるため、ボイドの発生がより抑制された半導体装置を製造できる。またゲルタイムが35秒よりも小さい場合に比べて、仮圧着工程中に接着剤の反応が進行しにくくなり、仮圧着体加圧工程においてボイドを除去する前に接着剤が硬化しにくくなって、ボイドを除去することが容易となるため、ボイドの発生がより抑制された半導体装置を製造できる。 In this case, compared to when the minimum melt viscosity of the adhesive exceeds 1500 Pa·s, the adhesive is less likely to get caught between the first connection part and the second connection part, and connection failure between the first connection part and the second connection part is less likely to occur, thereby improving the connection reliability of the semiconductor device. Also, compared to when the gel time is longer than 80 seconds, the adhesive is more likely to harden in the temporary pressure bonding process and the main pressure bonding process, and voids are less likely to remain in the adhesive layer of the semiconductor device, making it possible to manufacture a semiconductor device in which the occurrence of voids is more suppressed. Also, compared to when the gel time is shorter than 35 seconds, the reaction of the adhesive is less likely to proceed during the temporary pressure bonding process, and the adhesive is less likely to harden before the voids are removed in the temporary pressure bonding process, making it easier to remove the voids, making it possible to manufacture a semiconductor device in which the occurrence of voids is more suppressed.

上記接着剤においては、前記接着剤に含有される前記エポキシ樹脂の重量平均分子量が10000未満であることが好ましい。 In the above adhesive, it is preferable that the weight average molecular weight of the epoxy resin contained in the adhesive is less than 10,000.

上記接着剤が高分子成分をさらに含有し、前記高分子成分の重量平均分子量が10000以上であることが好ましい。 It is preferable that the adhesive further contains a polymer component, and that the weight average molecular weight of the polymer component is 10,000 or more.

この場合、高分子成分の重量平均分子量が10000未満である場合に比べて、接着剤が、耐熱性及びフィルム形成性の点でより優れる。このため、接着剤を用いると、より耐熱性に優れた半導体装置を製造できる。また、仮圧着工程、仮圧着体加圧工程及び本圧着工程において接着剤の形状が保持されやすくなり、半導体装置を効率よく製造できる。 In this case, the adhesive has better heat resistance and film-forming properties than when the weight-average molecular weight of the polymer component is less than 10,000. Therefore, by using the adhesive, a semiconductor device with better heat resistance can be manufactured. In addition, the shape of the adhesive is more easily maintained during the temporary pressure bonding process, temporary pressure-bonded body pressurization process, and main pressure bonding process, allowing semiconductor devices to be manufactured efficiently.

上記接着剤においては、前記高分子成分の重量平均分子量が30000以上であり、前記高分子成分のガラス転移温度が200℃以下であることが好ましい。 In the above adhesive, it is preferable that the weight average molecular weight of the polymer component is 30,000 or more, and the glass transition temperature of the polymer component is 200°C or less.

この場合、接着剤が、単独で良好なフィルム形成性を有することが可能となり、仮圧着工程、仮圧着体加圧工程及び本圧着工程において接着剤の形状が保持されやすくなるため、半導体装置の製造効率がより向上する。また、接着剤が、第一の部材のうち第二の部材側の表面における凹凸、又は、第二の部材のうち第一の部材側の表面における凹凸を埋め込み易くなり、ボイド抑制の効果が相対的に大きくなる傾向がある。 In this case, the adhesive can have good film-forming properties by itself, and the shape of the adhesive is more easily maintained during the temporary pressure bonding process, the temporary pressure-bonded body pressurizing process, and the final pressure bonding process, which further improves the manufacturing efficiency of the semiconductor device. In addition, the adhesive is more likely to fill in irregularities on the surface of the first member facing the second member, or the surface of the second member facing the first member, which tends to relatively increase the effect of suppressing voids.

前記接着剤は、フィルム状接着剤であることが好ましい。 The adhesive is preferably a film-like adhesive.

この場合、接着剤がフィルム状であるため、半導体装置の製造効率がより向上する。 In this case, since the adhesive is in film form, the manufacturing efficiency of the semiconductor device is further improved.

なお、本開示において、「第1接続部の融点」は、第1接続部の表面部を形成している材料の融点をいう。また「第2接続部の融点」は、第2接続部の表面部を形成している材料の融点をいう。 In this disclosure, the "melting point of the first connection part" refers to the melting point of the material that forms the surface of the first connection part. The "melting point of the second connection part" refers to the melting point of the material that forms the surface of the second connection part.

本開示によれば、良好な接続信頼性を確保しながら、ボイドの発生が抑制された半導体装置を製造できる半導体装置の製造方法及びこれに用いられる接着剤が提供される。 The present disclosure provides a semiconductor device manufacturing method and adhesive used therein that can manufacture a semiconductor device in which the occurrence of voids is suppressed while ensuring good connection reliability.

本開示の半導体装置の製造方法の一実施形態により製造された半導体装置を示す部分断面図である。1 is a partial cross-sectional view showing a semiconductor device manufactured by an embodiment of a manufacturing method of a semiconductor device according to the present disclosure. 本開示の半導体装置の製造方法の一実施形態における仮圧着工程を示す工程図である。4A to 4C are process diagrams illustrating a temporary compression bonding step in one embodiment of a manufacturing method for a semiconductor device according to the present disclosure. 本開示の半導体装置の製造方法の一実施形態における仮圧着体加圧工程を示す工程図である。10A to 10C are process diagrams illustrating a temporary pressure-bonding body pressurizing step in one embodiment of the manufacturing method for a semiconductor device of the present disclosure. 本開示の半導体装置の製造方法の一実施形態における本圧着工程を示す工程図である。4A to 4C are process diagrams showing a main compression bonding step in one embodiment of the manufacturing method of the semiconductor device of the present disclosure. 本開示の半導体装置の製造方法の他の実施形態により製造された半導体装置を示す部分断面図である。11 is a partial cross-sectional view showing a semiconductor device manufactured by another embodiment of the semiconductor device manufacturing method of the present disclosure. 本開示の半導体装置の製造方法の他の実施形態により製造された半導体装置を示す部分断面図である。11 is a partial cross-sectional view showing a semiconductor device manufactured by another embodiment of the semiconductor device manufacturing method of the present disclosure. 本開示の半導体装置の製造方法の他の実施形態により製造された半導体装置を示す部分断面図である。11 is a partial cross-sectional view showing a semiconductor device manufactured by another embodiment of the semiconductor device manufacturing method of the present disclosure. 本開示の半導体装置の製造方法の他の実施形態により製造された半導体装置を示す部分断面図である。11 is a partial cross-sectional view showing a semiconductor device manufactured by another embodiment of the semiconductor device manufacturing method of the present disclosure.

以下、本開示の実施形態について詳細に説明する。 Embodiments of the present disclosure are described in detail below.

<半導体装置>
まず、本開示の半導体装置の製造方法の説明に先立ち、本開示の半導体装置の製造方法により製造される半導体装置について図1を参照しながら説明する。図1は、本開示の半導体装置の製造方法の一実施形態により製造される半導体装置を示す部分断面図である。
<Semiconductor Device>
First, prior to describing the method for manufacturing a semiconductor device according to the present disclosure, a semiconductor device manufactured by the method for manufacturing a semiconductor device according to the present disclosure will be described with reference to Fig. 1. Fig. 1 is a partial cross-sectional view showing a semiconductor device manufactured by one embodiment of the method for manufacturing a semiconductor device according to the present disclosure.

図1に示すように、半導体装置100は、第1接続部としてのバンプ30を有する半導体チップ(第一の部材)1と、第2接続部としての配線16を有する配線回路基板(第二の部材)2とが接着層40Aを介して電気的に接続されている。 As shown in FIG. 1, the semiconductor device 100 is electrically connected to a semiconductor chip (first member) 1 having a bump 30 as a first connection portion and a wiring circuit board (second member) 2 having wiring 16 as a second connection portion via an adhesive layer 40A.

半導体チップ1は、半導体チップ本体10と、半導体チップ本体10の一面上に設けられる配線15と、配線15の上に設けられるバンプ30とを備えている。一方、配線回路基板2は、基板本体20と、基板本体20の一面上に設けられる配線16とを備えている。そして、半導体装置100においては、半導体チップ1におけるバンプ30と、配線回路基板2における配線16とは電気的に接続されている。 The semiconductor chip 1 comprises a semiconductor chip body 10, wiring 15 provided on one surface of the semiconductor chip body 10, and bumps 30 provided on the wiring 15. On the other hand, the wired circuit board 2 comprises a substrate body 20 and wiring 16 provided on one surface of the substrate body 20. In the semiconductor device 100, the bumps 30 on the semiconductor chip 1 and the wiring 16 on the wired circuit board 2 are electrically connected.

<半導体装置の製造方法>
次に、上述した半導体装置100の製造方法について図2~4を参照しながら説明する。図2は、本開示の半導体装置の製造方法の一実施形態における仮圧着工程を示す工程図、図3は、本開示の半導体装置の製造方法の一実施形態における仮圧着体加圧工程を示す工程図、図4は、本開示の半導体装置の製造方法の一実施形態における本圧着工程を示す工程図である。
<Method of Manufacturing Semiconductor Device>
Next, a method for manufacturing the above-mentioned semiconductor device 100 will be described with reference to Figures 2 to 4. Figure 2 is a process diagram showing a temporary compression bonding step in one embodiment of the method for manufacturing a semiconductor device of the present disclosure, Figure 3 is a process diagram showing a temporary compression body pressurizing step in one embodiment of the method for manufacturing a semiconductor device of the present disclosure, and Figure 4 is a process diagram showing a main compression bonding step in one embodiment of the method for manufacturing a semiconductor device of the present disclosure.

本開示の半導体装置の製造方法の第一実施形態は、図2~図4に示されるように、バンプ30を有する半導体チップ1と、配線16を有する配線回路基板2とを、接着層40Aを形成するための熱硬化性の接着剤40を介して、バンプ30と配線16とが対向配置された状態で仮圧着させて仮圧着体4を得る仮圧着工程(図2参照)と、仮圧着体4を加圧雰囲気下で加圧し、加圧済み仮圧着体5を得る仮圧着体加圧工程(図3参照)と、加圧済み仮圧着体5を、加熱しながら加圧して、半導体チップ1と配線回路基板2とを圧着させることによって、バンプ30と配線16とを接続させて圧着体6を得る本圧着工程(図4参照)とを含む。そして、仮圧着工程においては、半導体チップ1と配線回路基板2との仮圧着を、バンプ30の融点及び配線16の融点よりも低い温度で行い、仮圧着体加圧工程においては、仮圧着体4の加圧を、バンプ30の融点及び配線16の融点よりも低い温度で行う。また本圧着工程においては、加圧済み仮圧着体5の加熱を、バンプ30及び配線16のうち少なくとも一方の融点以上の温度で行う。 As shown in Figures 2 to 4, a first embodiment of the method for manufacturing a semiconductor device disclosed herein includes a temporary compression bonding process (see Figure 2) in which a semiconductor chip 1 having bumps 30 and a wiring circuit board 2 having wiring 16 are temporarily compressed with the bumps 30 and the wiring 16 arranged opposite each other via a thermosetting adhesive 40 to form an adhesive layer 40A to obtain a temporary compression body 4, a temporary compression body pressurizing process (see Figure 3) in which the temporary compression body 4 is pressurized in a pressurized atmosphere to obtain a pressurized temporary compression body 5, and a main compression bonding process (see Figure 4) in which the pressurized temporary compression body 5 is pressurized while being heated to compress the semiconductor chip 1 and the wiring circuit board 2, thereby connecting the bumps 30 and the wiring 16 to obtain a compression body 6. In the temporary bonding process, the semiconductor chip 1 and the wiring circuit board 2 are temporarily bonded at a temperature lower than the melting point of the bumps 30 and the melting point of the wiring 16, and in the temporary bonded body pressurizing process, the temporary bonded body 4 is pressed at a temperature lower than the melting point of the bumps 30 and the melting point of the wiring 16. In the main bonding process, the pressurized temporary bonded body 5 is heated at a temperature equal to or higher than the melting point of at least one of the bumps 30 and the wiring 16.

上述した半導体装置100の製造方法によれば、仮圧着工程及び仮圧着体加圧工程の後に行われる本圧着工程において、加圧済み仮圧着体5の加熱が、バンプ30及び配線16のうち少なくとも一方の融点以上の温度に加熱されて行われるため、バンプ30と配線16との接続が行われる。このとき、本圧着工程の前に行われる仮圧着体加圧工程において、仮圧着体4の加圧は、バンプ30の融点及び配線16の融点よりも低い温度で行われるため、本圧着工程の開始時点において、接着剤40の硬化が十分に進んでおらず、接着剤40の粘度が低くなっている。このため、本圧着工程において半導体チップ1と配線回路基板2とを圧着させる際に、半導体チップ1又は配線回路基板2に対する接着剤40からの反発力が小さくなり、半導体チップ1と配線回路基板2とを加圧することが容易となるため、バンプ30と配線16との接続を容易に行うことができる。その結果、良好な接続信頼性を確保することが可能となる。 According to the above-mentioned manufacturing method of the semiconductor device 100, in the main pressure bonding process performed after the temporary pressure bonding process and the temporary pressure bonding body pressurizing process, the pressurized temporary pressure bonding body 5 is heated to a temperature equal to or higher than the melting point of at least one of the bumps 30 and the wiring 16, so that the bumps 30 and the wiring 16 are connected. At this time, in the temporary pressure bonding body pressurizing process performed before the main pressure bonding process, the temporary pressure bonding body 4 is pressurized at a temperature lower than the melting point of the bumps 30 and the melting point of the wiring 16, so that at the start of the main pressure bonding process, the adhesive 40 has not yet hardened sufficiently and the viscosity of the adhesive 40 is low. Therefore, when the semiconductor chip 1 and the wiring circuit board 2 are pressed together in the main pressure bonding process, the repulsive force from the adhesive 40 against the semiconductor chip 1 or the wiring circuit board 2 is reduced, and it becomes easier to pressurize the semiconductor chip 1 and the wiring circuit board 2, so that the bumps 30 and the wiring 16 can be easily connected. As a result, it is possible to ensure good connection reliability.

一方、仮圧着工程で得られる仮圧着体4において、接着剤40と半導体チップ1との間、及び、接着剤40と配線回路基板2との間の少なくとも一方には、空隙が形成されやすく、この空隙がそのまま残ると、半導体装置100においてボイドとして残ることになる。上記空隙は、加圧して圧縮させることによって消滅させることが可能である。ここで、この加圧を、仮に、本圧着工程の後に行う場合には、接着剤40が、本圧着工程においてバンプ30及び配線16のうち少なくとも一方の融点以上の温度に加熱されて硬化が進み、接着剤40の粘度が既に高くなっている。また、本圧着工程の後は、バンプ30と配線16との接続が完了しており、配線回路基板2に対する半導体チップ1の位置が固定されている。このため、接着剤40を加圧しても接着剤40に十分な圧力を加えることが困難である。従って、本圧着工程の後では、空隙を十分に圧縮することができず、半導体装置100の接着層40Aにおいてボイドとして残されやすくなる。これに対し、本実施形態の製造方法のように、空隙の加圧が、本圧着工程の前の仮圧着体加圧工程において、バンプ30の融点及び配線16の融点よりも低い温度で加熱して行われる場合には、バンプ30及び配線16のうち少なくとも一方の融点以上の温度で行われる場合に比べて接着剤40の硬化が進んでおらず、接着剤40の粘度が低いため、空隙を圧縮することが容易となり、空隙が半導体装置100の接着層40Aにおいてボイドとして残されにくくなる。その結果、本実施形態の製造方法によれば、ボイドの発生が抑制された半導体装置100を製造できる。以上のことから、本実施形態の半導体装置の製造方法によれば、良好な接続信頼性を確保しながら、ボイドの発生が抑制された半導体装置100を製造できる。 On the other hand, in the temporary pressure-bonded body 4 obtained in the temporary pressure-bonding process, voids are likely to be formed between the adhesive 40 and the semiconductor chip 1 and between the adhesive 40 and the wiring circuit board 2, and if these voids remain as they are, they will remain as voids in the semiconductor device 100. The above-mentioned voids can be eliminated by compressing them with pressure. Here, if this pressurization is performed after the main pressure-bonding process, the adhesive 40 is heated to a temperature equal to or higher than the melting point of at least one of the bumps 30 and the wiring 16 in the main pressure-bonding process, and hardening proceeds, and the viscosity of the adhesive 40 is already high. In addition, after the main pressure-bonding process, the connection between the bumps 30 and the wiring 16 is completed, and the position of the semiconductor chip 1 relative to the wiring circuit board 2 is fixed. For this reason, even if the adhesive 40 is pressurized, it is difficult to apply sufficient pressure to the adhesive 40. Therefore, after the main pressure-bonding process, the voids cannot be sufficiently compressed, and they are likely to remain as voids in the adhesive layer 40A of the semiconductor device 100. In contrast, when the voids are compressed by heating at a temperature lower than the melting point of the bumps 30 and the melting point of the wiring 16 in the temporary compression body compression process before the main compression process, as in the manufacturing method of this embodiment, the adhesive 40 does not harden as much as when the compression is performed at a temperature equal to or higher than the melting point of at least one of the bumps 30 and the wiring 16, and the viscosity of the adhesive 40 is low, so that the voids can be compressed easily and the voids are less likely to remain as voids in the adhesive layer 40A of the semiconductor device 100. As a result, the manufacturing method of this embodiment can manufacture a semiconductor device 100 in which the generation of voids is suppressed. From the above, the manufacturing method of the semiconductor device of this embodiment can manufacture a semiconductor device 100 in which the generation of voids is suppressed while ensuring good connection reliability.

次に、上記仮圧着工程、上記仮圧着体加圧工程及び本圧着工程について詳細に説明する。 Next, the temporary bonding process, the temporary bonded body pressurization process, and the final bonding process will be described in detail.

(仮圧着工程)
仮圧着工程においては、まず、図2の(a)に示されるように、半導体チップ本体10、及び第1接続部としてのバンプ30を有する半導体チップ1を、基板本体20及び第2接続部としての配線16を有する配線回路基板2に、これらの間に接着剤40を配置しながら重ね合わせて、積層体3を形成させる。半導体チップ1は、例えば半導体ウエハのダイシングによって形成された後、ピックアップされて配線回路基板2上まで搬送され、第1接続部としてのバンプ30と配線16とが対向配置されるように、位置合わせされる。積層体3は、対向配置された一対の仮圧着用押圧部材としての圧着ヘッド41及びステージ42を有する押圧装置43のステージ42上で形成される。積層体3において、バンプ30は、半導体チップ本体10上に設けられた配線15上に設けられている。配線回路基板2の配線16は、基板本体20上の所定の位置に設けられている。バンプ30及び配線16はそれぞれ、金属材料によって形成された表面部を有する。
(Temporary pressure bonding process)
In the temporary pressure bonding process, first, as shown in FIG. 2A, a semiconductor chip 1 having a semiconductor chip body 10 and bumps 30 as a first connection part is superimposed on a wiring circuit board 2 having a substrate body 20 and wiring 16 as a second connection part while disposing an adhesive 40 between them to form a laminate 3. The semiconductor chip 1 is formed, for example, by dicing a semiconductor wafer, and then picked up and transported to the wiring circuit board 2, and aligned so that the bumps 30 as the first connection part and the wiring 16 are disposed opposite each other. The laminate 3 is formed on a stage 42 of a pressing device 43 having a pressure bonding head 41 and a stage 42 as a pair of temporary pressure bonding pressing members disposed opposite each other. In the laminate 3, the bumps 30 are provided on the wiring 15 provided on the semiconductor chip body 10. The wiring 16 of the wiring circuit board 2 is provided at a predetermined position on the substrate body 20. The bumps 30 and the wiring 16 each have a surface portion formed of a metal material.

接着剤40は、半導体チップ1のうち配線回路基板2側の表面に塗布されてもよく、配線回路基板2のうち半導体チップ1側の表面に塗布されてもよく、予め準備されたフィルム状の接着剤を配線回路基板2に貼り付けてもよい。フィルム状の接着剤40は、加熱プレス、ロールラミネート、真空ラミネート等によって貼り付けることができる。接着剤40の面積及び厚みは、半導体チップ1又は配線回路基板2のサイズ、バンプ30及び配線16の高さ等に応じて適宜設定される。なお、フィルム状の接着剤40を半導体チップ1に貼付してもよい。この場合、例えばフィルム状の接着剤を半導体ウエハに貼付した後、半導体ウエハをダイシングして半導体ウエハを個片化することによって、フィルム状の接着剤40が貼付された半導体チップ1が得られる。 The adhesive 40 may be applied to the surface of the semiconductor chip 1 facing the wiring circuit board 2, or to the surface of the wiring circuit board 2 facing the semiconductor chip 1, or a film-like adhesive prepared in advance may be attached to the wiring circuit board 2. The film-like adhesive 40 may be attached by hot pressing, roll lamination, vacuum lamination, or the like. The area and thickness of the adhesive 40 are appropriately set according to the size of the semiconductor chip 1 or the wiring circuit board 2, the height of the bumps 30 and the wiring 16, and the like. The film-like adhesive 40 may be attached to the semiconductor chip 1. In this case, for example, the film-like adhesive is attached to a semiconductor wafer, and then the semiconductor wafer is diced to separate the semiconductor wafer, thereby obtaining the semiconductor chip 1 to which the film-like adhesive 40 is attached.

続いて、図2の(b)に示されるように、積層体3を、仮圧着用押圧部材としてのステージ42及び圧着ヘッド41の間に挟むことによって加圧し、それにより半導体チップ1と配線回路基板2とを仮圧着し、仮圧着体4を得る。図2においては、圧着ヘッド41は、半導体チップ1側に配置され、ステージ42は、配線回路基板2側に配置されている。ステージ42及び圧着ヘッド41を有する仮圧着用押圧装置43としては、フリップチップボンダー等を用いることができる。 2(b), the laminate 3 is pressed by being sandwiched between a stage 42 and a bonding head 41 as a temporary pressure bonding press member, thereby temporarily bonding the semiconductor chip 1 and the wiring circuit board 2 to obtain a temporary pressure bonded body 4. In FIG. 2, the bonding head 41 is disposed on the semiconductor chip 1 side, and the stage 42 is disposed on the wiring circuit board 2 side. A flip chip bonder or the like can be used as a temporary pressure bonding press device 43 having the stage 42 and the bonding head 41.

仮圧着のための積層体3の加圧は、ステージ42及び圧着ヘッド41のうち少なくとも一方が、半導体チップ1の第1接続部としてのバンプ30の融点、及び配線回路基板2の第2接続部としての配線16の融点よりも低い温度で行われる。 The laminate 3 is pressurized for temporary bonding when at least one of the stage 42 and the bonding head 41 is at a temperature lower than the melting point of the bumps 30 serving as the first connection parts of the semiconductor chip 1 and the melting point of the wiring 16 serving as the second connection parts of the wiring circuit board 2.

仮圧着工程では、第一の部材としての半導体チップ1をピックアップする際に仮圧着用押圧部材の半導体チップ1への接触によって熱を半導体チップ1へ転写させることを抑制する観点からは、仮圧着用押圧部材が低温に設定されることが好ましい。
一方、仮圧着のために積層体3を加圧する間、巻き込まれたボイドを排除できる程度に接着剤40の流動性を高めるために、仮圧着用押圧部材をある程度高温に加熱してもよい。このとき、仮圧着用押圧部材の冷却時間を短縮する観点からは、半導体チップ1をピックアップする時の仮圧着用押圧部材の温度と、仮圧着体4を得るために積層体3を加熱及び加圧する時の仮圧着用押圧部材の温度との差は小さいことが好ましい。具体的には、この温度差は、好ましくは100℃以下、より好ましくは60℃以下、さらに好ましくは実質的に0℃である。この温度差は一定であってもよい。温度差が100℃以下であると、仮圧着用押圧部材の冷却にかかる時間をより短くすることができる。
In the pre-pressure bonding process, from the viewpoint of suppressing the transfer of heat to the semiconductor chip 1 due to contact of the pre-pressure bonding press member with the semiconductor chip 1 when picking up the semiconductor chip 1 as the first member, it is preferable that the pre-pressure bonding press member is set to a low temperature.
On the other hand, while the laminate 3 is pressurized for temporary bonding, the temporary pressure member may be heated to a certain high temperature in order to increase the fluidity of the adhesive 40 to such an extent that the entrapped voids can be eliminated. At this time, from the viewpoint of shortening the cooling time of the temporary pressure member, it is preferable that the difference between the temperature of the temporary pressure member when picking up the semiconductor chip 1 and the temperature of the temporary pressure member when heating and pressing the laminate 3 to obtain the temporary pressure member 4 is small. Specifically, this temperature difference is preferably 100°C or less, more preferably 60°C or less, and even more preferably substantially 0°C. This temperature difference may be constant. If the temperature difference is 100°C or less, the time required for cooling the temporary pressure member can be shortened.

仮圧着体4を得るために積層体3を加圧する時の仮圧着用押圧部材の温度は、接着剤40の反応開始温度以上の温度であってもよく、接着剤40の反応開始温度より低い温度であってもよいが、接着剤40の反応開始温度より低い温度であることが好ましい。この場合、接着剤40の反応が開始しにくくなり、仮圧着体加圧工程の開始時点において接着剤40の硬化が進んでいないことになるため、仮圧着工程で発生したボイドを容易に排除させることができる。反応開始温度とは、DSC(パーキンエルマー社製、製品名「DSC-Pyirs1」)を用いて、接着剤40のサンプル量10mg、昇温速度10℃/分、測定雰囲気:窒素)の条件で測定したときに得られるDSCサーモグラムにおけるOn-set温度をいう。加圧済み仮圧着工程において、仮圧着工程で発生したボイドをより容易に排除させる観点からは、仮圧着用押圧部材の温度は、70℃以上であることが好ましい。 The temperature of the press member for temporary pressure bonding when pressing the laminate 3 to obtain the temporary pressure bonded body 4 may be a temperature equal to or higher than the reaction start temperature of the adhesive 40, or may be a temperature lower than the reaction start temperature of the adhesive 40, but is preferably lower than the reaction start temperature of the adhesive 40. In this case, the reaction of the adhesive 40 is less likely to start, and the adhesive 40 is not cured at the start of the temporary pressure bonded body pressing process, so that voids generated in the temporary pressure bonding process can be easily eliminated. The reaction start temperature refers to the on-set temperature in the DSC thermogram obtained when measuring under the conditions of a sample amount of 10 mg of adhesive 40, a heating rate of 10°C/min, and a measurement atmosphere: nitrogen, using a DSC (manufactured by PerkinElmer, product name "DSC-Pyrs1"). From the viewpoint of more easily eliminating voids generated in the temporary pressure bonding process in the pressurized temporary pressure bonding process, the temperature of the press member for temporary pressure bonding is preferably 70°C or higher.

仮圧着体4を得るために積層体3を加圧するための押圧荷重は、バンプ30の数、バンプ30の高さばらつきの吸収、及びバンプ30の変形量を考慮して適宜設定される。このとき、押圧荷重は、積層体3を加圧して、仮圧着体4において半導体チップ1のバンプ30と配線回路基板2の配線16とが接触するように設定されることが好ましい。この場合、後に行われる本圧着工程においてバンプ30と配線16との金属結合が形成され易くなるとともに、バンプ30と配線16との間の接着剤40の噛み込みが少なくなる傾向がある。バンプ30及び配線16を充分に接触させる観点からは、仮圧着体4を得るために積層体3を加圧するための押圧荷重は、例えば、半導体チップ1のバンプ30の1個あたり0.009~0.5Nに設定すればよい。 The pressure load for pressing the laminate 3 to obtain the temporary pressure-bonded body 4 is appropriately set in consideration of the number of bumps 30, the absorption of the height variation of the bumps 30, and the deformation amount of the bumps 30. At this time, it is preferable that the pressure load is set so that the laminate 3 is pressed and the bumps 30 of the semiconductor chip 1 and the wiring 16 of the wiring circuit board 2 come into contact with each other in the temporary pressure-bonded body 4. In this case, in the actual pressure-bonding process performed later, metal bonds between the bumps 30 and the wiring 16 are easily formed, and there is a tendency for the adhesive 40 to be less likely to be caught between the bumps 30 and the wiring 16. From the viewpoint of sufficient contact between the bumps 30 and the wiring 16, the pressure load for pressing the laminate 3 to obtain the temporary pressure-bonded body 4 may be set to, for example, 0.009 to 0.5 N per bump 30 of the semiconductor chip 1.

仮圧着体4を得るために積層体3を加圧する時間は、特に制限されるものではないが、生産性向上の観点からは、5秒以下であることが好ましく、3秒以下であることがより好ましく、2秒以下とすることが特に好ましい。但し、仮圧着体4を得るために積層体3を加圧する時間は0.1秒以上であってもよい。また、バンプ30と配線16とを接触させる場合には、仮圧着体4を得るために積層体3を加圧する時間は、バンプ30と配線16とが接触するまでの時間とすることが望ましい。 The time for which the laminate 3 is pressurized to obtain the temporary pressure-bonded body 4 is not particularly limited, but from the viewpoint of improving productivity, it is preferably 5 seconds or less, more preferably 3 seconds or less, and particularly preferably 2 seconds or less. However, the time for which the laminate 3 is pressurized to obtain the temporary pressure-bonded body 4 may be 0.1 seconds or more. Furthermore, when the bumps 30 and the wiring 16 are brought into contact with each other, it is desirable that the time for which the laminate 3 is pressurized to obtain the temporary pressure-bonded body 4 is the time until the bumps 30 and the wiring 16 come into contact with each other.

半導体チップ本体10としては、特に制限はなく、シリコン、ゲルマニウム等の同一種類の元素から構成される元素半導体、ガリウムヒ素、インジウムリン等の化合物半導体などの各種半導体を用いることができる。 There are no particular limitations on the semiconductor chip body 10, and various types of semiconductors can be used, such as elemental semiconductors composed of the same type of element, such as silicon and germanium, and compound semiconductors, such as gallium arsenide and indium phosphide.

配線回路基板2としては、特に制限はなく、ガラスエポキシ、ポリイミド、ポリエステル、セラミック、エポキシ、ビスマレイミドトリアジン等を主な成分とする絶縁基板を基板本体20として有し、その表面に形成された金属層の不要な箇所をエッチング除去して配線(配線パターン)が形成された回路基板、上記絶縁基板の表面に金属めっき等によって配線(配線パターン)が形成された回路基板、上記絶縁基板の表面に導電性物質を印刷して配線(配線パターン)が形成された回路基板などを用いることができる。 The wired circuit board 2 is not particularly limited, and examples thereof include a circuit board having an insulating substrate as the substrate body 20 whose main component is glass epoxy, polyimide, polyester, ceramic, epoxy, bismaleimide triazine, etc., and in which unnecessary portions of a metal layer formed on the surface of the substrate are etched away to form wiring (wiring pattern), a circuit board in which wiring (wiring pattern) is formed on the surface of the insulating substrate by metal plating, etc., and a circuit board in which wiring (wiring pattern) is formed by printing a conductive material on the surface of the insulating substrate.

バンプ30及び配線16の材質は、例えば、金、銀、銅、はんだ(主成分は、例えば、スズ-銀、スズ-鉛、スズ-ビスマス、スズ-銅、スズ-銀-銅)、スズ、ニッケル等の金属を主成分として含む。バンプ30及び配線16は単一の成分のみで構成されていてもよく、複数の成分から構成されていてもよい。バンプ30及び配線16は、これらの金属が積層された構造を有していてもよい。 The material of the bump 30 and the wiring 16 contains, as a main component, a metal such as gold, silver, copper, solder (the main component being, for example, tin-silver, tin-lead, tin-bismuth, tin-copper, tin-silver-copper), tin, or nickel. The bump 30 and the wiring 16 may be composed of only a single component, or may be composed of multiple components. The bump 30 and the wiring 16 may have a structure in which these metals are layered.

上記金属の中でも、バンプ30及び配線16の電気伝導性及び熱伝導性に優れた半導体装置(パッケージ)100を製造する観点からは、金、銀又は銅が好ましく、銀又は銅がより好ましい。コストが低減された半導体装置(パッケージ)100を製造する観点からは、安価である銀、銅又ははんだが好ましく、銅又ははんだがより好ましく、はんだが特に好ましい。室温において金属の表面における酸化膜の形成を抑制して生産性の低下及びコストの増加を抑制する観点からは、金、銀、銅又ははんだが好ましく、金、銀又ははんだがより好ましく、金又は銀が更に好ましい。半導体装置100の接続信頼性の向上及び反り抑制の観点からは、はんだが好ましい。 Among the above metals, from the viewpoint of manufacturing a semiconductor device (package) 100 having excellent electrical conductivity and thermal conductivity of the bumps 30 and wiring 16, gold, silver, or copper is preferred, and silver or copper is more preferred. From the viewpoint of manufacturing a semiconductor device (package) 100 at reduced cost, inexpensive silver, copper, or solder is preferred, copper or solder is more preferred, and solder is particularly preferred. From the viewpoint of suppressing the formation of an oxide film on the surface of the metal at room temperature and suppressing a decrease in productivity and an increase in cost, gold, silver, copper, or solder is preferred, gold, silver, or solder is more preferred, and gold or silver is even more preferred. From the viewpoint of improving the connection reliability of the semiconductor device 100 and suppressing warping, solder is preferred.

バンプ30及び配線16は、表面部として、金、銀、銅、はんだ(主成分は、例えば、スズ-銀、スズ-鉛、スズ-ビスマス、スズ-銅)、スズ、ニッケル等を主な成分とする金属層を有していてもよい。このような金属層は、例えばメッキにより形成することができる。この金属層は単一の成分のみで構成されていても、複数の成分から構成されていてもよい。また、上記金属層は、単層からなる構造又は複数の金属層が積層された構造を有していてもよい。 The bump 30 and the wiring 16 may have a metal layer on the surface thereof, the main component of which may be gold, silver, copper, solder (main components may be, for example, tin-silver, tin-lead, tin-bismuth, tin-copper), tin, nickel, etc. Such a metal layer may be formed, for example, by plating. This metal layer may be composed of only a single component, or may be composed of multiple components. The metal layer may have a structure consisting of a single layer, or a structure in which multiple metal layers are laminated.

(仮圧着体加圧工程)
仮圧着体加圧工程では、仮圧着体4を得た後、図3に示されるように、仮圧着体4が加熱炉60内の加圧雰囲気下で加圧されながら加熱される。このとき、1つの加熱炉60内で複数の仮圧着体4を一括して加圧することが好ましい。これは次の理由による。すなわち、押圧部材を用いて複数の仮圧着体4を一括して加圧すると、複数の仮圧着体4を均一に加圧することが困難である。これに対して、加熱炉60を用いて複数の仮圧着体4を一括して加圧すると、多数の仮圧着体4を容易に均一に加圧することができ、これにより半導体装置100の生産性が向上する。加熱炉60としては、リフロ炉、加圧オーブン等を用いることができる。
(Temporary pressure-bonded body pressurization process)
In the temporary pressure-bonding process, after obtaining the temporary pressure-bonded body 4, as shown in FIG. 3, the temporary pressure-bonded body 4 is heated while being pressurized in a pressurized atmosphere in a heating furnace 60. At this time, it is preferable to pressurize a plurality of temporary pressure-bonded bodies 4 collectively in one heating furnace 60. This is for the following reason. That is, when a plurality of temporary pressure-bonded bodies 4 are pressed collectively using a pressing member, it is difficult to pressurize the plurality of temporary pressure-bonded bodies 4 uniformly. In contrast, when a plurality of temporary pressure-bonded bodies 4 are pressed collectively using a heating furnace 60, a large number of temporary pressure-bonded bodies 4 can be easily pressed uniformly, thereby improving the productivity of the semiconductor device 100. As the heating furnace 60, a reflow furnace, a pressure oven, etc. can be used.

仮圧着体4を加圧雰囲気下で加圧すると、仮圧着体4を、押圧部材を用いて加圧する場合と比較して、フィレットが抑制される傾向がある。フィレット抑制は、小型化及び高密度化した半導体装置100の製造において、特に重要である。ここで、フィレット抑制とは、フィレット幅を小さく抑制することを意味し、フィレット幅は、半導体装置100の外周部にはみ出した接着剤の長さである。フィレット幅は、例えば、半導体装置100の外観画像を、デジタルマイクロスコープ(KEYENCE製、製品名「VHX-5000」)によって撮影し、得られた画像上で計測することができる。このとき、半導体チップ1の周囲4辺からはみ出した接着剤40の長さ(フィレット幅)を計測し、その平均値がフィレット値として求められる。フィレット値は、配線回路基板2の上に多くの半導体チップ1を搭載する観点から、150μm以下であることが好ましい。 When the temporary pressure-bonded body 4 is pressurized under a pressurized atmosphere, fillets tend to be suppressed compared to when the temporary pressure-bonded body 4 is pressurized using a pressing member. Fillet suppression is particularly important in the manufacture of a miniaturized and highly dense semiconductor device 100. Here, fillet suppression means suppressing the fillet width to a small value, and the fillet width is the length of the adhesive that protrudes from the outer periphery of the semiconductor device 100. The fillet width can be measured, for example, by taking an external image of the semiconductor device 100 with a digital microscope (manufactured by KEYENCE, product name "VHX-5000") and measuring it on the image obtained. At this time, the length (fillet width) of the adhesive 40 that protrudes from the four peripheral sides of the semiconductor chip 1 is measured, and the average value is obtained as the fillet value. From the viewpoint of mounting many semiconductor chips 1 on the wiring circuit board 2, it is preferable that the fillet value is 150 μm or less.

加熱炉60内の雰囲気は、特に制限されず、例えば空気、窒素、又は蟻酸等であればよい。 The atmosphere inside the heating furnace 60 is not particularly limited and may be, for example, air, nitrogen, or formic acid.

加熱炉60内の加圧雰囲気の圧力(気圧)は、接続される半導体チップ1又は配線回路基板2のサイズ及び数等に応じて適宜設定される。加圧のための圧力は、特に制限されるものではないが、例えば、大気圧を超えて1MPa以下であってもよい。このとき、ボイド抑制及び接続信頼性向上の観点からは、圧力が大きいことが好ましい。一方、フィレット抑制の観点からは、圧力は小さいほうが好ましい。そのため、ボイド抑制及び接続信頼性向上を考慮すると、加圧のための圧力は0.05~0.8MPaであることが好ましい。 The pressure (air pressure) of the pressurized atmosphere in the heating furnace 60 is set appropriately depending on the size and number of the semiconductor chips 1 or wiring circuit boards 2 to be connected. The pressure for pressurization is not particularly limited, but may be, for example, 1 MPa or less above atmospheric pressure. At this time, from the viewpoint of suppressing voids and improving connection reliability, a high pressure is preferable. On the other hand, from the viewpoint of suppressing fillets, a low pressure is preferable. Therefore, when considering suppressing voids and improving connection reliability, the pressure for pressurization is preferably 0.05 to 0.8 MPa.

仮圧着体加圧工程において、仮圧着体4を加圧する時には、加熱炉60の設定温度が、半導体チップ1の第1接続部としてのバンプ30の融点、及び配線回路基板2の第2接続部としての配線16の融点よりも低い温度とされる。この場合、加熱炉60の設定温度が、半導体チップ1の第1接続部としてのバンプ30及び配線回路基板2の第2接続部としての配線16のうちの少なくとも一方の融点以上の温度とされる場合に比べて、半導体チップ1と接着剤40との間、又は、配線回路基板2と接着剤40との間における空隙を容易に圧縮することができ、十分に半導体装置100の接着層40Aにおけるボイドの発生をより抑制できる。また、接着剤40の硬化が過度に進行しなくなるため、本圧着工程において、加圧済み仮圧着体5においてバンプ30と配線16との接続を容易に行うことが可能となり、半導体装置100の接続信頼性をより向上させることができる。 In the temporary pressure-bonding body pressurizing process, when the temporary pressure-bonding body 4 is pressurized, the set temperature of the heating furnace 60 is set to a temperature lower than the melting point of the bump 30 as the first connection part of the semiconductor chip 1 and the melting point of the wiring 16 as the second connection part of the wiring circuit board 2. In this case, compared to the case where the set temperature of the heating furnace 60 is set to a temperature equal to or higher than the melting point of at least one of the bump 30 as the first connection part of the semiconductor chip 1 and the wiring 16 as the second connection part of the wiring circuit board 2, the gap between the semiconductor chip 1 and the adhesive 40 or between the wiring circuit board 2 and the adhesive 40 can be easily compressed, and the occurrence of voids in the adhesive layer 40A of the semiconductor device 100 can be sufficiently suppressed. In addition, since the hardening of the adhesive 40 does not proceed excessively, in the main pressure-bonding process, it is possible to easily connect the bump 30 and the wiring 16 in the pressurized temporary pressure-bonding body 5, and the connection reliability of the semiconductor device 100 can be further improved.

仮圧着体加圧工程では、仮圧着体4を加圧する時の加熱炉60の設定温度は、接着剤40の反応開始温度以上であってよく、反応開始温度より低い温度であってもよいが、接着剤40の反応開始温度以上の温度であることが好ましい。この場合、接着剤40を流動させながら空隙をより効果的に圧縮させることができる。このとき、仮圧着体加圧工程において、ボイドをより容易に排除させる観点からは、加熱炉60の設定温度と接着剤40の反応開始温度との差(ΔT2)は、5℃以上であることが好ましく、10℃以上であることがより好ましい。但し、ΔT2は、100℃以下であることが好ましい。 In the temporary pressure-bonded body pressurizing process, the set temperature of the heating furnace 60 when pressurizing the temporary pressure-bonded body 4 may be equal to or higher than the reaction start temperature of the adhesive 40, or may be lower than the reaction start temperature, but it is preferable that the temperature be equal to or higher than the reaction start temperature of the adhesive 40. In this case, the voids can be compressed more effectively while causing the adhesive 40 to flow. In this case, from the viewpoint of more easily eliminating voids in the temporary pressure-bonded body pressurizing process, the difference (ΔT2) between the set temperature of the heating furnace 60 and the reaction start temperature of the adhesive 40 is preferably 5°C or more, and more preferably 10°C or more. However, it is preferable that ΔT2 is 100°C or less.

仮圧着体4を加圧する時の加熱炉60の設定温度は、仮圧着工程において、仮圧着体4を得るために積層体3を加圧する時(半導体チップ1と配線回路基板2の仮圧着を行う時)の仮圧着用押圧部材の温度以下の温度であってもよいし、仮圧着体4を得るために積層体3を加圧する時の仮圧着用押圧部材の温度より高い温度であってもよいが、仮圧着体4を得るために積層体3を加圧する時の仮圧着用押圧部材の温度より高い温度であることが好ましい。 The set temperature of the heating furnace 60 when pressurizing the temporary pressure-bonded body 4 may be a temperature lower than the temperature of the temporary pressure-bonding press member when pressurizing the laminate 3 to obtain the temporary pressure-bonded body 4 in the temporary pressure-bonding process (when temporary pressure-bonding the semiconductor chip 1 and the wiring circuit board 2 is performed), or may be a temperature higher than the temperature of the temporary pressure-bonding press member when pressurizing the laminate 3 to obtain the temporary pressure-bonded body 4, but it is preferable that the temperature be higher than the temperature of the temporary pressure-bonding press member when pressurizing the laminate 3 to obtain the temporary pressure-bonded body 4.

仮圧着体4を加圧する時の加熱炉60の設定温度は、流動させながら空隙を効果的に圧縮させる観点から、140℃以上であることが好ましく、145℃以上であることがより好ましく、150℃以上であることが特に好ましい。但し、仮圧着体4を加圧する時の加熱炉60の設定温度は、260℃以下であることが好ましい。 The set temperature of the heating furnace 60 when pressurizing the temporary pressure-bonded body 4 is preferably 140°C or higher, more preferably 145°C or higher, and particularly preferably 150°C or higher, from the viewpoint of effectively compressing the voids while allowing the body to flow. However, the set temperature of the heating furnace 60 when pressurizing the temporary pressure-bonded body 4 is preferably 260°C or lower.

(本圧着工程)
本圧着工程においては、加圧済み仮圧着体5を得た後、図4の(a)及び(b)に示されるように、対向配置されたステージ45及び圧着ヘッド44を一対の本圧着用部材として有する押圧装置46を用いて、加圧済み仮圧着体5を、ステージ45及び圧着ヘッド44で挟む熱プレスによって加熱しながら加圧することにより、圧着体6を形成させる。このとき、押圧装置46は押圧装置43と同一であってもよく、別に準備されたものであってもよい。また、ステージ45及び圧着ヘッド44のうち少なくとも一方が、加圧済み仮圧着体5を加圧するときに、バンプ30の融点及び配線16の融点のうち少なくともいずれか一方の融点以上の温度に加熱される。また、圧着体6においては、通常、半導体チップ1と配線回路基板2は、バンプ30及び配線16が金属接合することにより電気的に接続される。圧着体6はそのまま半導体装置として用いてもよいし、本圧着工程の後、圧着体6を加圧雰囲気下で更に加熱して、接着剤40を更に硬化させて接着層40Aを形成した後に半導体装置100としてもよい。
(Main pressure bonding process)
In the main pressure bonding process, after obtaining the pressurized temporary pressure-bonded body 5, as shown in (a) and (b) of FIG. 4, a pressing device 46 having a stage 45 and a pressure-bonding head 44 arranged opposite to each other as a pair of main pressure-bonding members is used to pressurize the pressurized temporary pressure-bonded body 5 by a heat press in which the pressurized temporary pressure-bonded body 5 is sandwiched between the stage 45 and the pressure-bonding head 44 while heating it, thereby forming a pressure-bonded body 6. At this time, the pressing device 46 may be the same as the pressing device 43, or may be prepared separately. In addition, when at least one of the stage 45 and the pressure-bonding head 44 pressurizes the pressurized temporary pressure-bonded body 5, it is heated to a temperature equal to or higher than at least one of the melting points of the bumps 30 and the wiring 16. In addition, in the pressure-bonded body 6, the semiconductor chip 1 and the wiring circuit board 2 are usually electrically connected by metal bonding of the bumps 30 and the wiring 16. The pressure-bonded body 6 may be used as a semiconductor device as it is, or after this pressure-bonding process, the pressure-bonded body 6 may be further heated under a pressurized atmosphere to further harden the adhesive 40 and form an adhesive layer 40A, and then the semiconductor device 100 may be formed.

なお、図4において、圧着ヘッド44は、加圧済み仮圧着体の半導体チップ1側に配置され、ステージ45は、加圧済み仮圧着体の配線回路基板2側に配置されている。圧着体6において、配線16及びバンプ30は、接着剤40によって、外部環境から遮断されるように封止されている。 In FIG. 4, the bonding head 44 is disposed on the semiconductor chip 1 side of the pressurized temporary bonded body, and the stage 45 is disposed on the wiring circuit board 2 side of the pressurized temporary bonded body. In the pressure bonded body 6, the wiring 16 and the bumps 30 are sealed by the adhesive 40 so as to be isolated from the external environment.

圧着体6を得るために加圧済み仮圧着体5を加熱及び加圧したときに、バンプ30及び配線16のうちの少なくとも一方の表面の酸化膜が除去されてもよい。そのために、ステージ45及び圧着ヘッド44の少なくとも一方の温度が、バンプ30及び配線16のうちの少なくとも一方の表面の酸化膜が効率的に除去される温度以上に設定してもよい。係る観点からは、ステージ45及び圧着ヘッド44の少なくとも一方の温度は、220℃以上330℃以下であることが好ましい。この場合、バンプ30又は配線16の金属材料がはんだを含むと、ステージ45及び圧着ヘッド44の少なくとも一方の温度が220℃未満である場合に比べて、バンプ30又は配線16のはんだが溶融して充分な金属結合が形成され易くなる。温度が330℃以下であると、温度が330℃を超える場合に比べて、ボイドが発生し難くなったり、はんだが飛散し難くなったりする。ステージ45及び圧着ヘッド44の少なくとも一方の温度は、バンプ30及び配線16のうちの少なくとも一方の金属材料が融点約220℃のSn/Agを含む場合も、220℃以上であってもよい。 When the pressurized temporary pressure-bonded body 5 is heated and pressurized to obtain the pressure-bonded body 6, the oxide film on the surface of at least one of the bumps 30 and the wiring 16 may be removed. For this purpose, the temperature of at least one of the stage 45 and the pressure-bonding head 44 may be set to a temperature at which the oxide film on the surface of at least one of the bumps 30 and the wiring 16 is efficiently removed or higher. From this viewpoint, it is preferable that the temperature of at least one of the stage 45 and the pressure-bonding head 44 is 220°C or higher and 330°C or lower. In this case, if the metal material of the bumps 30 or the wiring 16 contains solder, the solder of the bumps 30 or the wiring 16 melts and a sufficient metal bond is formed more easily than when the temperature of at least one of the stage 45 and the pressure-bonding head 44 is lower than 220°C. When the temperature is 330°C or lower, voids are less likely to occur and solder is less likely to splash than when the temperature exceeds 330°C. The temperature of at least one of the stage 45 and the bonding head 44 may be 220°C or higher even if the metal material of at least one of the bumps 30 and the wiring 16 contains Sn/Ag, which has a melting point of approximately 220°C.

押圧装置46を用いて加圧済み仮圧着体5を加熱しながら加圧する場合、押圧荷重は、バンプ30及び配線16のうちの少なくとも一方の表面の酸化膜除去、バンプ30の数、バンプ30の高さばらつきの吸収、及びバンプ30の変形量の制御等を考慮して適宜設定される。押圧荷重が大きいと、酸化膜が除去され易くなる傾向がある。押圧荷重は、例えば、半導体チップ1の1個のバンプ30あたり、0.009~0.2Nであってもよい。この押圧荷重が0.009N以上であると、バンプ30及び配線16のうちの少なくとも一方に形成された酸化膜が除去され易くなったり、接着剤40がバンプ30及び配線16のうちの少なくとも一方にトラップされ難くなったりする。また、押圧荷重が0.2N以下であると、はんだ等を含むバンプが潰れたり、飛散したりするといった不具合が生じ難い。 When the pre-pressurized pre-pressurized body 5 is pressurized while being heated using the pressing device 46, the pressing load is appropriately set in consideration of the removal of the oxide film on the surface of at least one of the bumps 30 and the wiring 16, the number of bumps 30, the absorption of the height variation of the bumps 30, and the control of the deformation amount of the bumps 30. If the pressing load is large, the oxide film tends to be easily removed. The pressing load may be, for example, 0.009 to 0.2 N per bump 30 of the semiconductor chip 1. If this pressing load is 0.009 N or more, the oxide film formed on at least one of the bumps 30 and the wiring 16 is easily removed, and the adhesive 40 is difficult to be trapped in at least one of the bumps 30 and the wiring 16. If the pressing load is 0.2 N or less, defects such as crushing or scattering of the bumps containing solder or the like are unlikely to occur.

圧着体6を得るために加圧済み仮圧着体5を加熱しながら加圧する時間は、生産性向上の観点から、5秒以下であることが好ましく、3秒以下であることがより好ましく、2秒以下であることが特に好ましい。但し、圧着体6を得るために加圧済み仮圧着体5を加熱しながら加圧する時間は0.1秒以上であってもよい。 From the viewpoint of improving productivity, the time for which the pressurized temporary pressure-bonded body 5 is pressurized while being heated in order to obtain the pressure-bonded body 6 is preferably 5 seconds or less, more preferably 3 seconds or less, and particularly preferably 2 seconds or less. However, the time for which the pressurized temporary pressure-bonded body 5 is pressurized while being heated in order to obtain the pressure-bonded body 6 may be 0.1 seconds or more.

加圧済み仮圧着体5を加熱及び加圧する方法は、図4のような熱プレスに限られず、例えば、加熱炉を用いて、加熱炉内の加圧雰囲気下で加圧済み仮圧着体5を加熱してもよい。加熱炉としては、リフロ炉、加圧オーブン等を用いることができる。加熱炉内の雰囲気は、特に制限されないが、空気、窒素、又は蟻酸等であってもよい。 The method of heating and pressurizing the pressurized pre-bonded body 5 is not limited to the heat press as shown in FIG. 4, but may be, for example, a heating furnace in which the pressurized pre-bonded body 5 is heated in a pressurized atmosphere in the heating furnace. The heating furnace may be a reflow furnace, a pressurized oven, or the like. The atmosphere in the heating furnace is not particularly limited, but may be air, nitrogen, formic acid, or the like.

<接着剤>
次に、上述した半導体装置の製造方法の実施形態に用いる接着剤について説明する。
本実施形態の接着剤は、熱硬化性の接着剤であれば特に制限されるものではなく、例えばエポキシ樹脂、硬化剤、及びフラックス剤を含有する。
<Adhesive>
Next, an adhesive used in the embodiment of the method for manufacturing a semiconductor device described above will be described.
The adhesive of the present embodiment is not particularly limited as long as it is a thermosetting adhesive, and contains, for example, an epoxy resin, a curing agent, and a fluxing agent.

(エポキシ樹脂)
エポキシ樹脂は、分子内に2個以上のエポキシ基を有するものであれば特に制限されない。エポキシ樹脂としては、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ナフタレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂等の各種多官能エポキシ樹脂等を用いることができる。これらは単独で又は2種以上を組み合わせて用いることができる。
(Epoxy resin)
The epoxy resin is not particularly limited as long as it has two or more epoxy groups in the molecule. As the epoxy resin, various polyfunctional epoxy resins such as bisphenol A type epoxy resin, bisphenol F type epoxy resin, naphthalene type epoxy resin, phenol novolac type epoxy resin, cresol novolac type epoxy resin, phenol aralkyl type epoxy resin, biphenyl type epoxy resin, triphenylmethane type epoxy resin, dicyclopentadiene type epoxy resin, etc. can be used. These can be used alone or in combination of two or more.

エポキシ樹脂の重量平均分子量は、特に制限されるものではないが、10000未満であることが好ましい。 The weight average molecular weight of the epoxy resin is not particularly limited, but is preferably less than 10,000.

エポキシ樹脂は、高温での接続時に分解して揮発成分が発生することを抑制する観点から、接続時の温度(本圧着工程における加熱温度)における熱重量減少量率が5%以下のエポキシ樹脂を用いることが好ましい。例えば接続時の温度が250℃の場合は、250℃における熱重量減少量率が5%以下のエポキシ樹脂を用いることが好ましく、300℃の場合は、300℃における熱重量減少量率が5%以下のエポキシ樹脂を用いることが好ましい。 From the viewpoint of preventing the epoxy resin from decomposing and generating volatile components during connection at high temperatures, it is preferable to use an epoxy resin whose thermal weight loss rate at the connection temperature (heating temperature in the main pressure bonding process) is 5% or less. For example, if the connection temperature is 250°C, it is preferable to use an epoxy resin whose thermal weight loss rate at 250°C is 5% or less, and if the connection temperature is 300°C, it is preferable to use an epoxy resin whose thermal weight loss rate at 300°C is 5% or less.

エポキシ樹脂の含有量は、接着剤40の全量基準で、例えば5~75質量%であり、好ましくは10~50質量%であり、より好ましくは15~35質量%である。 The epoxy resin content is, for example, 5 to 75 mass %, preferably 10 to 50 mass %, and more preferably 15 to 35 mass %, based on the total amount of adhesive 40.

(硬化剤)
硬化剤としては、例えば、フェノール樹脂系硬化剤、酸無水物系硬化剤、アミン系硬化剤、イミダゾール系硬化剤及びホスフィン系硬化剤が挙げられる。バンプ30又は配線16に酸化膜が生じることを抑制するフラックス活性を示し、接続信頼性及び絶縁信頼性を向上させる観点からは、硬化剤がフェノール性樹脂系硬化剤、酸無水物系硬化剤、アミン系硬化剤及びイミダゾール系硬化剤から選ばれる少なくとも一種を含むことが好ましく、イミダゾール系硬化剤を含むことがさらに好ましい。以下、各硬化剤について説明する。
(Hardening agent)
Examples of the curing agent include a phenolic resin-based curing agent, an acid anhydride-based curing agent, an amine-based curing agent, an imidazole-based curing agent, and a phosphine-based curing agent. From the viewpoint of exhibiting flux activity that suppresses the generation of an oxide film on the bump 30 or the wiring 16 and improving connection reliability and insulation reliability, the curing agent preferably contains at least one selected from a phenolic resin-based curing agent, an acid anhydride-based curing agent, an amine-based curing agent, and an imidazole-based curing agent, and more preferably contains an imidazole-based curing agent. Each curing agent will be described below.

フェノール樹脂系硬化剤は、分子内に2個以上のフェノール性水酸基を有するものであれば特に制限はなく、その例としては、フェノールノボラック樹脂、クレゾールノボラック樹脂、フェノールアラルキル樹脂、クレゾールナフトールホルムアルデヒド重縮合物、トリフェニルメタン型多官能フェノール及び各種多官能フェノール樹脂が挙げられる。これらは単独で又は2種以上の混合物として用いることができる。 There are no particular limitations on the phenolic resin-based hardener, so long as it has two or more phenolic hydroxyl groups in the molecule. Examples include phenol novolac resin, cresol novolac resin, phenol aralkyl resin, cresol naphthol formaldehyde polycondensate, triphenylmethane-type polyfunctional phenol, and various polyfunctional phenol resins. These can be used alone or as a mixture of two or more.

エポキシ樹脂に対するフェノール樹脂系硬化剤の当量比(フェノール性水酸基/エポキシ基、モル比)は、良好な硬化性、接着性及び保存安定性の観点から、0.3~1.5が好ましく、0.4~1.0がより好ましく、0.5~1.0が更に好ましい。当量比が0.3以上であると、硬化性が向上し接着力が向上する傾向があり、1.5以下であると未反応のフェノール性水酸基が過剰に残存することがなく、吸水率が低く抑えられ、半導体装置100の絶縁信頼性が向上する傾向がある。当量比が0.3~1.5であると、ゲルタイムを適切な範囲に調整し易い。 From the viewpoint of good curing properties, adhesion and storage stability, the equivalent ratio of the phenolic resin-based hardener to the epoxy resin (phenolic hydroxyl group/epoxy group, molar ratio) is preferably 0.3 to 1.5, more preferably 0.4 to 1.0, and even more preferably 0.5 to 1.0. When the equivalent ratio is 0.3 or more, the curing properties and adhesion tend to improve, and when it is 1.5 or less, there is no excess of unreacted phenolic hydroxyl groups remaining, the water absorption rate is kept low, and the insulation reliability of the semiconductor device 100 tends to improve. When the equivalent ratio is 0.3 to 1.5, it is easy to adjust the gel time to an appropriate range.

酸無水物系硬化剤としては、例えば、メチルシクロヘキサンテトラカルボン酸二無水物、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸二無水物及びエチレングリコールビスアンヒドロトリメリテートが挙げられる。これらは単独で又は2種以上の混合物として用いることができる。 Examples of acid anhydride curing agents include methylcyclohexanetetracarboxylic dianhydride, trimellitic anhydride, pyromellitic anhydride, benzophenonetetracarboxylic dianhydride, and ethylene glycol bisanhydrotrimellitate. These can be used alone or as a mixture of two or more.

エポキシ樹脂に対する酸無水物系硬化剤の当量比(酸無水物基/エポキシ基、モル比)は、良好な硬化性、接着性及び保存安定性の観点から、0.3~1.5が好ましく、0.4~1.0がより好ましく、0.5~1.0が更に好ましい。当量比が0.3以上であると、硬化性が向上し接着力が向上する傾向があり、1.5以下であると未反応の酸無水物が過剰に残存することがなく、吸水率が低く抑えられ、半導体装置100の絶縁信頼性が向上する傾向がある。当量比が0.3~1.5であると、ゲルタイムを適切な範囲に調整し易い。 From the viewpoint of good curing properties, adhesion, and storage stability, the equivalent ratio of the acid anhydride-based curing agent to the epoxy resin (acid anhydride group/epoxy group, molar ratio) is preferably 0.3 to 1.5, more preferably 0.4 to 1.0, and even more preferably 0.5 to 1.0. When the equivalent ratio is 0.3 or more, the curing properties and adhesion tend to improve, and when it is 1.5 or less, there is no excess unreacted acid anhydride remaining, the water absorption rate is kept low, and the insulation reliability of the semiconductor device 100 tends to improve. When the equivalent ratio is 0.3 to 1.5, it is easy to adjust the gel time to an appropriate range.

アミン系硬化剤としては、例えば、ジシアンジアミドを用いることができる。 An example of an amine-based curing agent that can be used is dicyandiamide.

エポキシ樹脂に対するアミン系硬化剤の当量比(アミノ基/エポキシ基、モル比)は、良好な硬化性、接着性及び保存安定性の観点から0.3~1.5が好ましく、0.4~1.0がより好ましく、0.5~1.0が更に好ましい。当量比が0.3以上であると、硬化性が向上し接着力が向上する傾向があり、1.5以下であると未反応のアミンが過剰に残存することがなく、半導体装置100の絶縁信頼性が向上する傾向がある。当量比が0.3~1.5であると、ゲルタイムを適切な範囲に調整し易い。 The equivalent ratio of the amine-based curing agent to the epoxy resin (amino group/epoxy group, molar ratio) is preferably 0.3 to 1.5, more preferably 0.4 to 1.0, and even more preferably 0.5 to 1.0, from the viewpoint of good curability, adhesion, and storage stability. When the equivalent ratio is 0.3 or more, the curability and adhesion tend to improve, and when it is 1.5 or less, there is no excess unreacted amine remaining, and the insulation reliability of the semiconductor device 100 tends to improve. When the equivalent ratio is 0.3 to 1.5, it is easy to adjust the gel time to an appropriate range.

イミダゾール系硬化剤としては、例えば、2-フェニルイミダゾール、2-フェニル-4-メチルイミダゾール、1-ベンジル-2-メチルイミダゾール、1-ベンジル-2-フェニルイミダゾール、1-シアノエチル-2-ウンデシルイミダゾール、1-シアノ-2-フェニルイミダゾール、1-シアノエチル-2-ウンデシルイミダゾールトリメリテイト、1-シアノエチル-2-フェニルイミダゾリウムトリメリテイト、2,4-ジアミノ-6-[2’-メチルイミダゾリル-(1’)]-エチル-s-トリアジン、2,4-ジアミノ-6-[2’-ウンデシルイミダゾリル-(1’)]-エチル-s-トリアジン、2,4-ジアミノ-6-[2’-エチル-4’-メチルイミダゾリル-(1’)]-エチル-s-トリアジン、2,4-ジアミノ-6-[2’-メチルイミダゾリル-(1’)]-エチル-s-トリアジンイソシアヌル酸付加体、2-フェニルイミダゾールイソシアヌル酸付加体、2-フェニル-4,5-ジヒドロキシメチルイミダゾール、2-フェニル-4-メチル-5-ヒドロキシメチルイミダゾール、及び、エポキシ樹脂とイミダゾール類の付加体が挙げられる。優れた硬化性、保存安定性及び接続信頼性の観点からは、1-シアノエチル-2-ウンデシルイミダゾール、1-シアノ-2-フェニルイミダゾール、1-シアノエチル-2-ウンデシルイミダゾールトリメリテイト、1-シアノエチル-2-フェニルイミダゾリウムトリメリテイト、2,4-ジアミノ-6-[2’-メチルイミダゾリル-(1’)]-エチル-s-トリアジン、2,4-ジアミノ-6-[2’-エチル-4’-メチルイミダゾリル-(1’)]-エチル-s-トリアジン、2,4-ジアミノ-6-[2’-メチルイミダゾリル-(1’)]-エチル-s-トリアジンイソシアヌル酸付加体、2-フェニルイミダゾールイソシアヌル酸付加体、2-フェニル-4,5-ジヒドロキシメチルイミダゾール及び2-フェニル-4-メチル-5-ヒドロキシメチルイミダゾールからイミダゾール系硬化剤を選択してもよい。これらは単独で又は2種以上を併用して用いることができる。これらを含むマイクロカプセルを潜在性硬化剤として用いることもできる。 Examples of imidazole-based curing agents include 2-phenylimidazole, 2-phenyl-4-methylimidazole, 1-benzyl-2-methylimidazole, 1-benzyl-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole, 1-cyano-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole trimellitate, 1-cyanoethyl-2-phenylimidazolium trimellitate, 2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino-6 -[2'-undecylimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino-6-[2'-ethyl-4'-methylimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl-s-triazine isocyanuric acid adduct, 2-phenylimidazole isocyanuric acid adduct, 2-phenyl-4,5-dihydroxymethylimidazole, 2-phenyl-4-methyl-5-hydroxymethylimidazole, and adducts of epoxy resins and imidazoles. From the viewpoint of excellent curing property, storage stability and connection reliability, 1-cyanoethyl-2-undecylimidazole, 1-cyano-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole trimellitate, 1-cyanoethyl-2-phenylimidazolium trimellitate, 2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino-6-[2'-ethyl ... The imidazole-based hardener may be selected from 2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl-s-triazine isocyanuric acid adduct, 2-phenylimidazole isocyanuric acid adduct, 2-phenyl-4,5-dihydroxymethylimidazole, and 2-phenyl-4-methyl-5-hydroxymethylimidazole. These may be used alone or in combination of two or more. Microcapsules containing these may also be used as latent hardeners.

イミダゾール系硬化剤の含有量は、エポキシ樹脂100質量部に対して、0.1~20質量部が好ましく、0.1~10質量部がより好ましく、3.2~5.5質量部がさらに好ましい。イミダゾール系硬化剤の含有量が0.1質量部以上であると接着剤40の硬化性が向上する傾向があり、20質量部以下であると、バンプ30と配線16とで金属接合が形成される前に接着剤40が硬化することがなく、バンプ30と配線16との接続不良が発生しにくくなる傾向がある。イミダゾール系硬化剤の含有量が0.1~20質量部であると、ゲルタイムを適切な範囲に調整し易い。 The content of the imidazole-based curing agent is preferably 0.1 to 20 parts by mass, more preferably 0.1 to 10 parts by mass, and even more preferably 3.2 to 5.5 parts by mass, relative to 100 parts by mass of the epoxy resin. If the content of the imidazole-based curing agent is 0.1 parts by mass or more, the curing property of the adhesive 40 tends to improve, and if it is 20 parts by mass or less, the adhesive 40 does not cure before a metal bond is formed between the bump 30 and the wiring 16, and poor connection between the bump 30 and the wiring 16 tends to be less likely to occur. If the content of the imidazole-based curing agent is 0.1 to 20 parts by mass, it is easy to adjust the gel time to an appropriate range.

ホスフィン系硬化剤としては、例えば、トリフェニルホスフィン、テトラフェニルホスホニウムテトラフェニルボレート、テトラフェニルホスホニウムテトラ(4-メチルフェニル)ボレート及びテトラフェニルホスホニウム(4-フルオロフェニル)ボレートが挙げられる。 Examples of phosphine-based curing agents include triphenylphosphine, tetraphenylphosphonium tetraphenylborate, tetraphenylphosphonium tetra(4-methylphenyl)borate, and tetraphenylphosphonium(4-fluorophenyl)borate.

ホスフィン系硬化剤の含有量は、エポキシ樹脂100質量部に対して、0.1~10質量部が好ましく、0.1~5質量部がより好ましい。ホスフィン系硬化剤の含有量が0.1質量部以上であると接着剤40の硬化性が向上する傾向があり、10質量部以下であると、バンプ30と配線16とで金属接合が形成される前に接着剤40が硬化することがなく、バンプ30と配線16との接続不良が発生しにくい傾向がある。 The content of the phosphine-based curing agent is preferably 0.1 to 10 parts by mass, and more preferably 0.1 to 5 parts by mass, per 100 parts by mass of the epoxy resin. If the content of the phosphine-based curing agent is 0.1 parts by mass or more, the curing property of the adhesive 40 tends to improve, and if it is 10 parts by mass or less, the adhesive 40 does not cure before a metal bond is formed between the bump 30 and the wiring 16, and poor connection between the bump 30 and the wiring 16 tends to be less likely to occur.

フェノール樹脂系硬化剤、酸無水物系硬化剤及びアミン系硬化剤は、それぞれ1種を単独で又は2種以上の混合物として用いることができる。イミダゾール系硬化剤及びホスフィン系硬化剤はそれぞれ単独で用いてもよいが、フェノール樹脂系硬化剤、酸無水物系硬化剤又はアミン系硬化剤と共に用いてもよい。 The phenolic resin-based hardener, acid anhydride-based hardener, and amine-based hardener can each be used alone or in a mixture of two or more. The imidazole-based hardener and phosphine-based hardener can each be used alone, but can also be used together with the phenolic resin-based hardener, acid anhydride-based hardener, or amine-based hardener.

(フラックス剤)
フラックス剤は、例えば式(1)で表される基を有する化合物である。フラックス剤としては、下記式(1)で表される基を1種のみ、又は2種以上含むものを用いることができる。
(Flux agent)
The fluxing agent is, for example, a compound having a group represented by formula (1). As the fluxing agent, a compound containing only one type of group represented by the following formula (1) or two or more types of group can be used.

Figure 0007619011000001

式(1)中、Rは、水素原子又は電子供与性基を示す。電子供与性基としては、例えば、アルキル基、水酸基、アミノ基、アルコキシ基、アルキルアミノ基が挙げられる。電子供与性基は、他の成分(エポキシ樹脂等)と反応しにくいものが好ましく、アルキル基、水酸基又はアルコキシル基であることが好ましく、アルキル基であることがより好ましい。
Figure 0007619011000001

In formula (1), R 1 represents a hydrogen atom or an electron-donating group. Examples of the electron-donating group include an alkyl group, a hydroxyl group, an amino group, an alkoxy group, and an alkylamino group. The electron-donating group is preferably one that is less reactive with other components (such as epoxy resins), and is preferably an alkyl group, a hydroxyl group, or an alkoxyl group, and more preferably an alkyl group.

アルキル基としては、炭素数1~10のアルキル基が好ましく、炭素数1~5のアルキル基がより好ましい。基本的に、電子供与基は、多い方が電子供与性が強く好ましいが、立体障害も大きくなる。そのため、アルキル基は、直鎖状であっても分岐状であってもよいが、直鎖状であることが好ましい。アルキル基が直鎖状である場合、立体障害を小さくする観点からは、アルキル基の炭素数は、カルボキシ基を含む主鎖の炭素数に対して同等であるか又はそれ以下であることが好ましい。 As the alkyl group, an alkyl group having 1 to 10 carbon atoms is preferable, and an alkyl group having 1 to 5 carbon atoms is more preferable. Basically, the more electron-donating groups there are, the stronger the electron-donating property is, but the greater the steric hindrance is. Therefore, the alkyl group may be either linear or branched, but linear is preferable. When the alkyl group is linear, from the viewpoint of reducing steric hindrance, the number of carbon atoms in the alkyl group is preferably equal to or less than the number of carbon atoms in the main chain including the carboxy group.

アルコキシ基としては、炭素数1~10のアルコキシ基が好ましく、炭素数1~5のアルコキシ基がより好ましい。電子供与基は、多い方が電子供与性が強いが、立体障害も大きくなる。そのため、アルコキシ基のアルキル基部分は、直鎖状であっても分岐状であってもよく、直鎖状であることが好ましい。アルコキシ基のアルキル基部分が直鎖状である場合、立体障害を小さくする観点からは、その炭素数が、カルボン酸を含む主鎖の炭素数に対して同等であるか又はそれ以下であることが好ましい。 As the alkoxy group, an alkoxy group having 1 to 10 carbon atoms is preferred, and an alkoxy group having 1 to 5 carbon atoms is more preferred. The more electron-donating groups there are, the stronger the electron-donating property, but the greater the steric hindrance. Therefore, the alkyl group portion of the alkoxy group may be linear or branched, and is preferably linear. When the alkyl group portion of the alkoxy group is linear, from the viewpoint of reducing steric hindrance, it is preferred that the number of carbon atoms is equal to or less than the number of carbon atoms of the main chain containing the carboxylic acid.

アルキルアミノ基としては、モノアルキルアミノ基及びジアルキルアミノ基が挙げられる。モノアルキルアミノ基としては、炭素数1~10のモノアルキルアミノ基が好ましく、炭素数1~5のモノアルキルアミノ基がより好ましい。モノアルキルアミノ基のアルキル基部分は、直鎖状であっても分岐状であってもよく、直鎖状であることが好ましい。 Examples of the alkylamino group include a monoalkylamino group and a dialkylamino group. As the monoalkylamino group, a monoalkylamino group having 1 to 10 carbon atoms is preferable, and a monoalkylamino group having 1 to 5 carbon atoms is more preferable. The alkyl group portion of the monoalkylamino group may be linear or branched, and is preferably linear.

ジアルキルアミノ基としては、炭素数1~20のジアルキルアミノ基が好ましく、炭素数1~10のジアルキルアミノ基がより好ましい。ジアルキルアミノ基のアルキル基部分は、直鎖状であっても分岐状であってもよく、直鎖状であることが好ましい。 As the dialkylamino group, a dialkylamino group having 1 to 20 carbon atoms is preferable, and a dialkylamino group having 1 to 10 carbon atoms is more preferable. The alkyl group portion of the dialkylamino group may be linear or branched, and is preferably linear.

フラックス剤は、カルボキシ基を2つ有する化合物(ジカルボン酸)であることが好ましい。カルボキシ基を2つ有する化合物は、カルボキシ基を1つ有する化合物(モノカルボン酸)と比較して、接続時の高温によっても揮発し難く、ボイドの発生を一層抑制できる。また、カルボキシ基を2つ有する化合物を用いると、カルボキシ基を3つ以上有する化合物を用いた場合と比較して、保管時及び接続作業時等における接着剤40の粘度上昇を一層抑制することができる。その結果、半導体装置100の接続信頼性を一層向上させることができる。 The fluxing agent is preferably a compound having two carboxy groups (dicarboxylic acid). A compound having two carboxy groups is less likely to volatilize even at high temperatures during connection compared to a compound having one carboxy group (monocarboxylic acid), and the occurrence of voids can be further suppressed. Furthermore, when a compound having two carboxy groups is used, the increase in viscosity of the adhesive 40 during storage and connection work can be further suppressed compared to when a compound having three or more carboxy groups is used. As a result, the connection reliability of the semiconductor device 100 can be further improved.

フラックス剤としては、下記式(2)で表される化合物を好適に用いることができる。下記式(2)で表される化合物からなるフラックス剤によれば、半導体装置100の耐リフロー性及び接続信頼性を一層向上させることができる。

Figure 0007619011000002

式(2)中、R及びRはそれぞれ独立に、水素原子又は電子供与性基を示し、nは0~10の整数を示す。 As the fluxing agent, a compound represented by the following formula (2) can be suitably used. The fluxing agent made of the compound represented by the following formula (2) can further improve the reflow resistance and connection reliability of the semiconductor device 100.
Figure 0007619011000002

In formula (2), R 1 and R 2 each independently represent a hydrogen atom or an electron-donating group, and n represents an integer of 0 to 10.

式(2)におけるnは、2~10の整数であることが好ましく、2~8の整数であることがより好ましい。nが10以下であると、フラックス活性がより短時間で発現するようになり、特に接続時間が短い場合において、一層優れた接続信頼性が得られる。また、nが2以上であると、接続時の高温によっても揮発し難く、ボイドの発生を一層抑制することができる。 In formula (2), n is preferably an integer between 2 and 10, and more preferably an integer between 2 and 8. When n is 10 or less, the flux activity is exerted in a shorter time, and even better connection reliability can be obtained, especially when the connection time is short. Furthermore, when n is 2 or more, the flux is less likely to volatilize even at high temperatures during connection, and the occurrence of voids can be further suppressed.

及びRは、水素原子であっても電子供与性基であってもよい。R及びRが水素原子であると、接着剤40の融点が低くなる傾向があり、接続信頼性(はんだ濡れ性)がよくなる場合がある。例えば、R、R共に同じメチル基であるフラックス剤は、片方(R又はR)にメチル基があるものに比べて融点が高くなり、はんだの濡れ性は、融点によっては(例えば150℃以上になると)低下する傾向がある。 R 1 and R 2 may be hydrogen atoms or electron donating groups. When R 1 and R 2 are hydrogen atoms, the melting point of the adhesive 40 tends to be lower, and the connection reliability (solder wettability) may be improved. For example, a flux agent in which R 1 and R 2 are both the same methyl group has a higher melting point than one in which one (R 1 or R 2 ) has a methyl group, and the solder wettability tends to decrease depending on the melting point (for example, when it is 150° C. or higher).

フラックス剤としては、例えば、コハク酸、グルタル酸、アジピン酸、ピメリン酸、スベリン酸、アゼライン酸、セバシン酸、ウンデカン二酸及びドデカン二酸から選択されるジカルボン酸の2位に電子供与性基が置換した化合物を用いることができる。 As a fluxing agent, for example, a compound in which an electron donating group is substituted at the 2-position of a dicarboxylic acid selected from succinic acid, glutaric acid, adipic acid, pimelic acid, suberic acid, azelaic acid, sebacic acid, undecanedioic acid, and dodecanedioic acid can be used.

フラックス剤の融点は、150℃以下であることが好ましく、140℃以下であることがより好ましく、130℃以下であることがさらに好ましい。このようなフラックス剤は、エポキシ樹脂と硬化剤との硬化反応が生じる前にフラックス活性が十分に発現する。そのため、このようなフラックス剤を含有する接着剤40によれば、接続信頼性に一層優れる半導体装置100を実現できる。また、上記フラックス剤は、室温で固形であるものが好ましく、フラックス剤の融点は、25℃以上であることが好ましく、50℃以上であることがより好ましい。フラックス剤の融点は、例えば二重管式温度計に試料を詰めた毛細管を取り付けて温浴で加温する装置により測定することができる。 The melting point of the fluxing agent is preferably 150°C or less, more preferably 140°C or less, and even more preferably 130°C or less. Such a fluxing agent exhibits sufficient fluxing activity before the curing reaction between the epoxy resin and the curing agent occurs. Therefore, an adhesive 40 containing such a fluxing agent can realize a semiconductor device 100 with even better connection reliability. In addition, the fluxing agent is preferably solid at room temperature, and the melting point of the fluxing agent is preferably 25°C or more, and more preferably 50°C or more. The melting point of the fluxing agent can be measured, for example, by a device in which a capillary tube filled with a sample is attached to a double-tube thermometer and heated in a warm bath.

本実施形態の接着剤40に含有されるフラックス剤の融点は、仮圧着体4を形成するための押圧装置43のステージ42の温度よりも高いことが好ましい。フラックス剤の融点が押圧装置43のステージ温度よりも高い場合には、本圧着工程において、バンプ30と配線16とを容易に接触させることができるため、本圧着工程の最初と最後の熱履歴が異なっても接続信頼性に優れる半導体装置100を製造することが可能となる。 The melting point of the flux agent contained in the adhesive 40 of this embodiment is preferably higher than the temperature of the stage 42 of the pressing device 43 for forming the temporary pressure-bonded body 4. If the melting point of the flux agent is higher than the stage temperature of the pressing device 43, the bumps 30 and the wiring 16 can be easily brought into contact with each other in the main pressure-bonding process, so that it is possible to manufacture a semiconductor device 100 with excellent connection reliability even if the thermal history at the beginning and end of the main pressure-bonding process is different.

フラックス剤の含有量は、接着剤40の全量基準で、0.5~10質量%であることが好ましく、0.5~5質量%であることがより好ましい。 The fluxing agent content is preferably 0.5 to 10 mass % based on the total amount of adhesive 40, and more preferably 0.5 to 5 mass %.

(高分子成分)
接着剤40は、高分子成分をさらに含有していてもよい。
(Polymer component)
The adhesive 40 may further contain a polymer component.

高分子成分は、エポキシ樹脂とは異なる高分子で構成される。このような高分子成分としては、例えば、フェノキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリカルボジイミド樹脂、シアネートエステル樹脂、アクリル樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリエーテルスルホン樹脂、ポリエーテルイミド樹脂、ポリビニルアセタール樹脂、ウレタン樹脂及びアクリルゴムが挙げられる。これらの中でも耐熱性及びフィルム形成性に優れる観点から、フェノキシ樹脂、ポリイミド樹脂、アクリルゴム、シアネートエステル樹脂及びポリカルボジイミド樹脂が好ましく、フェノキシ樹脂、ポリイミド樹脂及びアクリルゴムがより好ましい。これらの高分子成分は単独で又は2種以上の混合物又は共重合体として使用することもできる。 The polymer component is composed of a polymer different from the epoxy resin. Examples of such polymer components include phenoxy resin, polyimide resin, polyamide resin, polycarbodiimide resin, cyanate ester resin, acrylic resin, polyester resin, polyethylene resin, polyethersulfone resin, polyetherimide resin, polyvinyl acetal resin, urethane resin, and acrylic rubber. Among these, from the viewpoint of excellent heat resistance and film formability, phenoxy resin, polyimide resin, acrylic rubber, cyanate ester resin, and polycarbodiimide resin are preferred, and phenoxy resin, polyimide resin, and acrylic rubber are more preferred. These polymer components can be used alone or as a mixture or copolymer of two or more kinds.

高分子成分の重量平均分子量は、特に制限されるものではないが、10000以上であることが好ましい。この場合、高分子成分を含有する接着剤40は、耐熱性及びフィルム形成性の点で一層優れる。このため、接着剤40を用いると、より耐熱性に優れた半導体装置100を製造できる。また、仮圧着工程、仮圧着体加圧工程及び本圧着工程において接着剤40の形状が保持されやすくなり、半導体装置100を効率よく製造できる。 The weight average molecular weight of the polymer component is not particularly limited, but is preferably 10,000 or more. In this case, the adhesive 40 containing the polymer component is more excellent in terms of heat resistance and film formability. Therefore, by using the adhesive 40, a semiconductor device 100 with better heat resistance can be manufactured. In addition, the shape of the adhesive 40 is more easily maintained in the temporary pressure bonding process, the temporary pressure bonded body pressurization process, and the main pressure bonding process, and the semiconductor device 100 can be manufactured efficiently.

高分子成分の重量平均分子量は、接着剤40に単独で良好なフィルム形成性を付与し、仮圧着工程、仮圧着体加圧工程及び本圧着工程において接着剤40の形状を保持しやすくして半導体装置100を効率よく製造する観点からは、30000以上であることが好ましく、40000以上であることがより好ましく、50000以上であることが更に好ましい。 The weight average molecular weight of the polymer component is preferably 30,000 or more, more preferably 40,000 or more, and even more preferably 50,000 or more, from the viewpoint of imparting good film-forming properties to the adhesive 40 alone and making it easier to maintain the shape of the adhesive 40 in the temporary pressure bonding process, the temporary pressure-bonded body pressurizing process, and the main pressure bonding process, thereby efficiently manufacturing the semiconductor device 100.

接着剤40が、重量平均分子量が10000以上の高分子成分を含有する場合、重量平均分子量が10000以上の高分子成分の含有量Cに対するエポキシ樹脂の含有量Cの比C/C(質量比)は、0.01~5であることが好ましく、0.05~3であることがより好ましく、0.1~2であることがさらに好ましい。比C/Cを0.01以上とすることで、より良好な硬化性及び接着力が得られる。また、比C/Cを5以下とすることで接着剤40において、より良好なフィルム形成性が得られるため、仮圧着工程、仮圧着体加圧工程及び本圧着工程において接着剤40の形状が保持されやすくなり、半導体装置100を効率よく製造できる。 When the adhesive 40 contains a polymer component having a weight average molecular weight of 10,000 or more, the ratio C a /C d (mass ratio) of the epoxy resin content C a to the polymer component content C d having a weight average molecular weight of 10,000 or more is preferably 0.01 to 5, more preferably 0.05 to 3, and even more preferably 0.1 to 2. By making the ratio C a /C d 0.01 or more, better curing properties and adhesive strength can be obtained. Furthermore, by making the ratio C a /C d 5 or less, better film formability can be obtained in the adhesive 40, so that the shape of the adhesive 40 is easily maintained in the temporary pressure bonding process, the temporary pressure bonded body pressurizing process, and the main pressure bonding process, and the semiconductor device 100 can be efficiently manufactured.

高分子成分のガラス転移温度(Tg)は、特に制限されるものではないが、200℃以下であることが好ましく、180℃以下であることがより好ましく、150℃以下であることがさらに好ましい。この場合、接着剤40が、半導体チップ1のバンプ30、配線回路基板2に形成された電極及び配線パターン等の凹凸に接着剤40が埋め込まれ易くなり、ボイド抑制の効果が相対的に大きくなる傾向がある。ここで、Tgは、DSC(株式会社パーキンエルマー社製、製品名「DSC-7型」)を用いて、サンプル量10mg、昇温速度10℃/分、空気雰囲気下の条件で測定される。 The glass transition temperature (Tg) of the polymer component is not particularly limited, but is preferably 200°C or less, more preferably 180°C or less, and even more preferably 150°C or less. In this case, the adhesive 40 tends to be embedded in the bumps 30 of the semiconductor chip 1, the electrodes formed on the wiring circuit board 2, the wiring pattern, and other irregularities, and the effect of suppressing voids tends to be relatively large. Here, Tg is measured using a DSC (manufactured by PerkinElmer Co., Ltd., product name "DSC-7 type") under conditions of a sample amount of 10 mg, a heating rate of 10°C/min, and an air atmosphere.

高分子成分のガラス転移温度(Tg)は、50℃以上であることが好ましい。高分子成分のTgが50℃以上であると、接着剤40のタック(粘性)力が適度に弱くなる傾向がある。 The glass transition temperature (Tg) of the polymer component is preferably 50°C or higher. If the Tg of the polymer component is 50°C or higher, the tack (viscosity) of the adhesive 40 tends to be moderately weak.

なお、高分子成分のガラス転移温度(Tg)は、接着剤40の配線回路基板2又は半導体チップ1への貼付性に優れる観点から、50℃以上200℃以下であってもよく、50℃以上180℃以下であることが好ましく、50℃以上150℃以下であることがさらに好ましい。 The glass transition temperature (Tg) of the polymer component may be 50°C or higher and 200°C or lower, preferably 50°C or higher and 180°C or lower, and more preferably 50°C or higher and 150°C or lower, from the viewpoint of excellent adhesion of the adhesive 40 to the wiring circuit board 2 or the semiconductor chip 1.

(フィラ)
粘度及び硬化物の物性を制御するため、並びに、半導体チップ1と配線回路基板2とを接続した際のボイドの発生及び吸湿率の抑制のために、接着剤40はフィラを含有してもよい。フィラは無機フィラであってもよく、その例としては、ガラス、シリカ、アルミナ、酸化チタン、マイカ、窒化ホウ素等の絶縁性無機フィラ、及び、カーボンブラックなどの導電性無機フィラが挙げられる。これらの中でも、接着剤40の特性という観点からは、シリカ、アルミナ、酸化チタン、及び窒化ホウ素から選ばれる絶縁性無機フィラ、又は、シリカ、アルミナ、及び窒化ホウ素から選ばれる絶縁性無機フィラを用いることが好ましい。フィラはウィスカーであってもよく、その例としては、ホウ酸アルミニウム、チタン酸アルミニウム、酸化亜鉛、珪酸カルシウム、硫酸マグネシウム及び窒化ホウ素が挙げられる。フィラは樹脂フィラ(有機フィラ)であってもよく、その例としては、ポリウレタン樹脂、ポリイミド樹脂、メタクリル酸メチル樹脂、メタクリル酸メチル-ブタジエン-スチレン共重合樹脂(MBS)が挙げられる。これらのフィラは単独で又は2種以上の組み合わせとして用いることもできる。フィラの形状、平均粒径、および含有量については、特に制限されない。
(Fila)
In order to control the viscosity and the physical properties of the cured product, and to suppress the generation of voids and the moisture absorption rate when the semiconductor chip 1 and the wiring circuit board 2 are connected, the adhesive 40 may contain a filler. The filler may be an inorganic filler, examples of which include insulating inorganic fillers such as glass, silica, alumina, titanium oxide, mica, and boron nitride, and conductive inorganic fillers such as carbon black. Among these, from the viewpoint of the properties of the adhesive 40, it is preferable to use an insulating inorganic filler selected from silica, alumina, titanium oxide, and boron nitride, or an insulating inorganic filler selected from silica, alumina, and boron nitride. The filler may be a whisker, examples of which include aluminum borate, aluminum titanate, zinc oxide, calcium silicate, magnesium sulfate, and boron nitride. The filler may be a resin filler (organic filler), examples of which include polyurethane resin, polyimide resin, methyl methacrylate resin, and methyl methacrylate-butadiene-styrene copolymer resin (MBS). These fillers may be used alone or in combination of two or more. There are no particular limitations on the shape, average particle size, and content of the filler.

フィラは、表面処理によって物性を適宜調整されたものであってもよい。 The filler may have its physical properties appropriately adjusted by surface treatment.

フィラの含有量は、最低溶融粘度を適切な範囲に調整する観点から、接着剤40の全量基準で、10~80質量%であることが好ましく、15~60質量%であることがより好ましい。 From the viewpoint of adjusting the minimum melt viscosity to an appropriate range, the filler content is preferably 10 to 80 mass % based on the total amount of adhesive 40, and more preferably 15 to 60 mass %.

(その他の成分)
接着剤40は、イオントラッパー、酸化防止剤、シランカップリング剤、チタンカップリング剤、及びレベリング剤等の他の成分を更に含んでもよい。これらは1種を単独で用いてもよいし、2種以上組み合わせて用いてもよい。これらの配合量については、各添加剤の効果が発現するように適宜調整すればよい。
(Other ingredients)
The adhesive 40 may further contain other components such as an ion trapper, an antioxidant, a silane coupling agent, a titanium coupling agent, and a leveling agent. These may be used alone or in combination of two or more. The amounts of these additives may be appropriately adjusted so that the effects of each additive are exerted.

接着剤40は、半導体装置100の製造効率向上の観点から、フィルム状であってもよい。フィルム状接着剤は、エポキシ樹脂、硬化剤、フラックス剤、及び、必要に応じて有機溶媒その他の成分を含む樹脂ワニスを基材フィルム上に塗布して塗膜を形成し、塗膜を乾燥させる方法によって製造することができる。 The adhesive 40 may be in the form of a film from the viewpoint of improving the manufacturing efficiency of the semiconductor device 100. The film-like adhesive can be manufactured by applying a resin varnish containing an epoxy resin, a hardener, a fluxing agent, and, if necessary, an organic solvent and other components, onto a base film to form a coating film, and then drying the coating film.

樹脂ワニスは、エポキシ樹脂、硬化剤及びフラックス剤、並びに、必要に応じて添加される高分子成分及びフィラ等を有機溶媒と混合し、それらを攪拌又は混練により溶解又は分散させて調製される。樹脂ワニスは、離型処理を施した基材フィルム上に、例えばナイフコーター、ロールコーター、アプリケーター、ダイコーター、又はコンマコーターを用いて塗布される。その後、加熱により樹脂ワニスの塗膜から有機溶媒を減少させて、すなわち塗膜を乾燥させて、基材フィルム上にフィルム状の接着剤を形成する。樹脂ワニスの膜を半導体ウエハ等の上にスピンコート等の方法によって形成し、その後、塗膜を乾燥する方法で、半導体ウエハ上にフィルム状の接着剤を形成してもよい。 The resin varnish is prepared by mixing an epoxy resin, a hardener, a fluxing agent, and optionally added polymer components and fillers with an organic solvent, and dissolving or dispersing the mixture by stirring or kneading. The resin varnish is applied to a substrate film that has been subjected to a release treatment, for example, using a knife coater, roll coater, applicator, die coater, or comma coater. The organic solvent is then reduced from the coating of the resin varnish by heating, i.e., the coating is dried, to form a film of adhesive on the substrate film. A film of the resin varnish may also be formed on a semiconductor wafer or the like by a method such as spin coating, and then the coating is dried to form a film of adhesive on the semiconductor wafer.

樹脂ワニスの調製に用いる有機溶媒としては、各成分を均一に溶解又は分散し得る特性を有するものが好ましく、例えば、ジメチルホルムアミド、ジメチルアセトアミド、N-メチル-2-ピロリドン、ジメチルスルホキシド、ジエチレングリコールジメチルエーテル、トルエン、ベンゼン、キシレン、メチルエチルケトン、テトラヒドロフラン、エチルセロソルブ、エチルセロソルブアセテート、ブチルセロソルブ、ジオキサン、シクロヘキサノン、及び酢酸エチルが挙げられる。これらの有機溶媒は、単独で又は2種類以上を組み合わせて使用することができる。樹脂ワニス調製の際の攪拌及び混練は、例えば、攪拌機、らいかい機、3本ロール、ボールミル、ビーズミル又はホモディスパーを用いて行うことができる。 The organic solvent used in preparing the resin varnish is preferably one that has the property of dissolving or dispersing each component uniformly, and examples thereof include dimethylformamide, dimethylacetamide, N-methyl-2-pyrrolidone, dimethylsulfoxide, diethylene glycol dimethyl ether, toluene, benzene, xylene, methyl ethyl ketone, tetrahydrofuran, ethyl cellosolve, ethyl cellosolve acetate, butyl cellosolve, dioxane, cyclohexanone, and ethyl acetate. These organic solvents can be used alone or in combination of two or more. Stirring and kneading during the preparation of the resin varnish can be performed using, for example, a stirrer, a grinding machine, a three-roll mill, a ball mill, a bead mill, or a homodisper.

基材フィルムとしては、有機溶媒を揮発させる際の加熱条件に耐え得る耐熱性を有するものであれば特に制限はなく、ポリプロピレンフィルム、ポリメチルペンテンフィルム等のポリオレフィンフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム等のポリエステルフィルム、ポリイミドフィルム及びポリエーテルイミドフィルムを例示できる。基材フィルムは、これらのフィルムからなる単層のものに限られず、2種以上の材料からなる多層フィルムであってもよい。 The substrate film is not particularly limited as long as it has heat resistance sufficient to withstand the heating conditions when volatilizing the organic solvent, and examples thereof include polyolefin films such as polypropylene film and polymethylpentene film, polyester films such as polyethylene terephthalate film and polyethylene naphthalate film, polyimide film, and polyetherimide film. The substrate film is not limited to a single layer of these films, and may be a multilayer film made of two or more materials.

塗布後の樹脂ワニスから有機溶媒を揮発させるために行われる加熱は、具体的には、50~200℃、0.1~90分間の加熱であってもよい。半導体装置100における接着層40Aにおけるボイド発生抑制及び粘度調製に実質的に影響しない範囲で、残存量が1.5質量%以下になるまで有機溶媒を除去してもよい。 The heating performed to volatilize the organic solvent from the applied resin varnish may be specifically heating at 50 to 200°C for 0.1 to 90 minutes. The organic solvent may be removed until the remaining amount is 1.5 mass% or less, within a range that does not substantially affect the suppression of void generation and viscosity adjustment in the adhesive layer 40A of the semiconductor device 100.

接着剤40の最低溶融粘度は、1500Pa・s以下であることが好ましい。接着剤40の最低溶融粘度がこの範囲にあると、半導体装置100の接着層40Aにボイドが残存し難くなるとともに、半導体チップ1と配線回路基板2との間で良好な接続信頼性を容易に確保することができる。また、接着剤40の最低溶融粘度が1500Pa・sよりも大きい場合に比べて、バンプ30と配線16との間で接着剤40が噛み込みにくくなり、バンプ30と配線16との接続不良が生じにくくなるため、半導体装置100の接続信頼性がより向上する。接着剤40の最低溶融粘度は、接着剤40中の成分の配合を調整することで、1500Pa・s以下の範囲に調整することができる。 The minimum melt viscosity of the adhesive 40 is preferably 1500 Pa·s or less. If the minimum melt viscosity of the adhesive 40 is in this range, voids are less likely to remain in the adhesive layer 40A of the semiconductor device 100, and good connection reliability can be easily ensured between the semiconductor chip 1 and the wiring circuit board 2. In addition, compared to when the minimum melt viscosity of the adhesive 40 is greater than 1500 Pa·s, the adhesive 40 is less likely to be caught between the bump 30 and the wiring 16, and connection defects between the bump 30 and the wiring 16 are less likely to occur, thereby further improving the connection reliability of the semiconductor device 100. The minimum melt viscosity of the adhesive 40 can be adjusted to a range of 1500 Pa·s or less by adjusting the composition of the components in the adhesive 40.

接着剤40の最低溶融粘度は、昇温速度10℃/分、周波数10Hzの条件で、試験片に1%の歪みを与え35~150℃の温度範囲で昇温しながら接着剤40の粘弾性を測定したときに得られる粘度(複素粘性率)と温度との関係における、粘度の最低値である。粘弾性測定の試験片として、例えば、複数のフィルム状の接着剤40を厚さが400μmになるように積層して得られる積層体を用いてもよい。粘度測定装置としては、ティー・エイ・インスツルメント社製の動的粘弾性測定装置(製品名「ARES」)が用いられる。 The minimum melt viscosity of the adhesive 40 is the minimum value of viscosity in the relationship between viscosity (complex viscosity) and temperature obtained when the viscoelasticity of the adhesive 40 is measured while applying a 1% strain to a test piece and raising the temperature in the range of 35 to 150°C under conditions of a heating rate of 10°C/min and a frequency of 10 Hz. As a test piece for viscoelasticity measurement, for example, a laminate obtained by laminating multiple film-like adhesives 40 to a thickness of 400 μm may be used. As a viscosity measurement device, a dynamic viscoelasticity measurement device (product name "ARES") manufactured by TA Instruments is used.

接着剤40の最低溶融粘度は、半導体装置100の接続信頼性をより向上させるという観点からは、1500Pa・s以下であることが好ましい。 From the viewpoint of further improving the connection reliability of the semiconductor device 100, it is preferable that the minimum melt viscosity of the adhesive 40 is 1500 Pa·s or less.

接着剤40の最低溶融粘度は、100Pa・s以上であることが好ましい。この場合、最低溶融粘度が100Pa・sよりも小さい場合に比べて、接着剤40のフィルムとしての取り扱いが容易となり、半導体装置100の製造効率がより向上する。 The minimum melt viscosity of the adhesive 40 is preferably 100 Pa·s or more. In this case, the adhesive 40 is easier to handle as a film than when the minimum melt viscosity is less than 100 Pa·s, and the manufacturing efficiency of the semiconductor device 100 is further improved.

接着剤40は、150℃おいて35秒以上80秒以下のゲルタイムを示すことが好ましい。ゲルタイムがこの範囲にあることにより、半導体装置100の接着層40Aにボイドが残存し難くなるとともに、半導体チップ1と配線回路基板2との間で良好な接続信頼性を確保することができる。接着剤40のゲルタイムは、硬化剤の種類及び含有量等により、35秒以上80秒以下の範囲に調整することができる。接着剤40のゲルタイムを150℃で35秒以上80秒以下にすることで、ゲルタイムが80秒よりも大きい場合に比べて、半導体装置100の接着層40Aにおいてボイドが残りにくくなり、ボイドの発生がより抑制された半導体装置100を製造できる。またゲルタイムが35秒よりも小さい場合に比べて、仮圧着工程中に硬化反応が進行しにくくなり(80℃のような低温では硬化しにくくなるため)、ボイドを除去することが容易となり、半導体装置100の接着層40Aにおいてボイドが残りにくくなるため、ボイドの発生がより抑制された半導体装置100を製造できる。 The adhesive 40 preferably has a gel time of 35 seconds or more and 80 seconds or less at 150 ° C. By having a gel time in this range, voids are less likely to remain in the adhesive layer 40A of the semiconductor device 100, and good connection reliability can be ensured between the semiconductor chip 1 and the wiring circuit board 2. The gel time of the adhesive 40 can be adjusted to a range of 35 seconds or more and 80 seconds or less depending on the type and content of the curing agent. By setting the gel time of the adhesive 40 to 35 seconds or more and 80 seconds or less at 150 ° C, voids are less likely to remain in the adhesive layer 40A of the semiconductor device 100 compared to when the gel time is longer than 80 seconds, and a semiconductor device 100 in which the generation of voids is more suppressed can be manufactured. In addition, compared to when the gel time is shorter than 35 seconds, the curing reaction does not proceed easily during the temporary pressure bonding process (because it is difficult to cure at a low temperature such as 80 ° C), making it easier to remove voids, and voids are less likely to remain in the adhesive layer 40A of the semiconductor device 100, so a semiconductor device 100 in which the generation of voids is more suppressed can be manufactured.

ここで、ゲルタイムとは、接着剤40を150℃のホットプレート上に置いてから、接着剤40がゲル化するまでの時間である。具体的には、ゲルタイムとは、フィルムが硬化するまでの時間である。 The gel time here is the time from when the adhesive 40 is placed on a hot plate at 150°C until the adhesive 40 gels. More specifically, the gel time is the time until the film hardens.

接着剤40のゲルタイムは、半導体装置100の接着層40Aにおけるボイドの発生をより抑制する観点からは、38秒以上78秒以下であることがより好ましい。 The gel time of the adhesive 40 is preferably 38 seconds or more and 78 seconds or less in order to further suppress the occurrence of voids in the adhesive layer 40A of the semiconductor device 100.

本開示は、上記実施形態に限定されるものではない。例えば上記実施形態では、本開示の半導体装置の製造方法を半導体装置100に適用する例を示したが、本開示の半導体装置の製造方法は、図5、図6及び図7に示す半導体装置200,300,400,500を製造する場合にも適用可能である。図5、図6及び図7はそれぞれ、本開示の半導体装置の製造方法の他の実施形態によって製造される半導体装置を示す部分断面図である。 The present disclosure is not limited to the above embodiment. For example, in the above embodiment, an example was shown in which the method for manufacturing a semiconductor device of the present disclosure is applied to the semiconductor device 100, but the method for manufacturing a semiconductor device of the present disclosure can also be applied to the manufacturing of the semiconductor devices 200, 300, 400, and 500 shown in Figures 5, 6, and 7. Figures 5, 6, and 7 are each a partial cross-sectional view showing a semiconductor device manufactured by another embodiment of the method for manufacturing a semiconductor device of the present disclosure.

図5に示す半導体装置200は、半導体チップ本体10を有する半導体チップ1(第一の部材)と、基板本体20を有する配線回路基板2(第二の部材)と、これらの間に介在する接着層40Aとを備える。半導体装置200の場合、半導体チップ1は、第1接続部として、半導体チップ1の配線回路基板2側の面に配置されたバンプ32を有する。配線回路基板2は、第2接続部として、基板本体20の半導体チップ1側の面上に配置されたバンプ33を有する。半導体チップ1のバンプ32と、配線回路基板2のバンプ33とは金属接合によって電気的に接続されている。すなわち、半導体チップ1及び配線回路基板2は、バンプ32,33によりフリップチップ接続されている。バンプ32,33は、接着層40Aによって封止されることで、外部環境から遮断されている。 The semiconductor device 200 shown in FIG. 5 includes a semiconductor chip 1 (first member) having a semiconductor chip body 10, a wiring circuit board 2 (second member) having a substrate body 20, and an adhesive layer 40A interposed between them. In the case of the semiconductor device 200, the semiconductor chip 1 has a bump 32 arranged on the surface of the semiconductor chip 1 facing the wiring circuit board 2 as a first connection part. The wiring circuit board 2 has a bump 33 arranged on the surface of the substrate body 20 facing the semiconductor chip 1 as a second connection part. The bump 32 of the semiconductor chip 1 and the bump 33 of the wiring circuit board 2 are electrically connected by metal bonding. That is, the semiconductor chip 1 and the wiring circuit board 2 are flip-chip connected by the bumps 32 and 33. The bumps 32 and 33 are sealed by the adhesive layer 40A and are isolated from the external environment.

図6及び図7は、半導体チップ1同士が接続された接続体であるCoC型の半導体装置300,400を示す。図6に示す半導体装置300の構成は、2つの半導体チップ1が第一の部材及び第二の部材として、配線15及びバンプ30を介してフリップチップ接続されている点を除き、半導体装置100と同様である。図7に示す半導体装置400の構成は、バンプ32を有する2つの半導体チップ1がバンプ32を介してフリップチップ接続されている点を除き、半導体装置200と同様である。 Figures 6 and 7 show CoC type semiconductor devices 300 and 400, which are connections in which semiconductor chips 1 are connected to each other. The configuration of the semiconductor device 300 shown in Figure 6 is similar to that of the semiconductor device 100, except that two semiconductor chips 1 are flip-chip connected via wiring 15 and bumps 30 as a first member and a second member. The configuration of the semiconductor device 400 shown in Figure 7 is similar to that of the semiconductor device 200, except that two semiconductor chips 1 having bumps 32 are flip-chip connected via bumps 32.

また、図1及び図5~図7に示される半導体装置100、200、300、及び400において、配線15、バンプ32等の第1接続部又は第2接続部は、パッドと呼ばれる金属膜(例えば、金めっき)であってもよく、ポスト電極(例えば、銅ピラー)であってもよい。例えば、一方の半導体チップ1が第1接続部として銅ピラー及び接続バンプ(はんだ:スズ-銀)を有し、他方の半導体チップ1又は配線回路基板2が第2接続部として金めっきを有していてもよい。 In addition, in the semiconductor devices 100, 200, 300, and 400 shown in FIG. 1 and FIG. 5 to FIG. 7, the first connection portion or the second connection portion of the wiring 15, the bump 32, etc. may be a metal film (e.g., gold plating) called a pad, or a post electrode (e.g., copper pillar). For example, one semiconductor chip 1 may have a copper pillar and a connection bump (solder: tin-silver) as the first connection portion, and the other semiconductor chip 1 or the wiring circuit board 2 may have gold plating as the second connection portion.

また、本開示の半導体装置の製造方法は、図8に示す半導体装置500の製造にも適用可能である。図8は、本開示の半導体装置の製造方法の他の実施形態によって製造される半導体装置を示す部分断面図である。 The method for manufacturing a semiconductor device according to the present disclosure can also be applied to the manufacture of a semiconductor device 500 shown in FIG. 8. FIG. 8 is a partial cross-sectional view showing a semiconductor device manufactured by another embodiment of the method for manufacturing a semiconductor device according to the present disclosure.

図8は、半導体装置の他の一実施形態を示す断面図である。図8に示す半導体装置500は、複数の半導体チップ1が積層されたTSV構造を有する。図8に示す半導体装置500では、第二の部材としてのインターポーザー501のインターポーザー本体50上に形成された配線15が半導体チップ1のバンプ30と接続されることにより、半導体チップ1とインターポーザー501とがフリップチップ接続されている。半導体チップ1とインターポーザー501との間には接着層40Aが介在している。半導体チップ1におけるインターポーザー501と反対側の表面上に、配線15、バンプ30及び接着層40Aを介して半導体チップ1が繰り返し積層されている。半導体チップ1の表裏におけるパターン面の配線15は、半導体チップ本体10の内部を貫通する孔内に充填された貫通電極34により互いに接続されている。貫通電極34の材質としては、銅、アルミニウム等を用いることができる。 8 is a cross-sectional view showing another embodiment of a semiconductor device. The semiconductor device 500 shown in FIG. 8 has a TSV structure in which a plurality of semiconductor chips 1 are stacked. In the semiconductor device 500 shown in FIG. 8, the wiring 15 formed on the interposer body 50 of the interposer 501 as the second member is connected to the bump 30 of the semiconductor chip 1, so that the semiconductor chip 1 and the interposer 501 are flip-chip connected. An adhesive layer 40A is interposed between the semiconductor chip 1 and the interposer 501. On the surface of the semiconductor chip 1 opposite to the interposer 501, the semiconductor chips 1 are repeatedly stacked via the wiring 15, the bump 30, and the adhesive layer 40A. The wiring 15 on the pattern surfaces on the front and back of the semiconductor chip 1 are connected to each other by the through electrodes 34 filled in the holes that penetrate the inside of the semiconductor chip body 10. The through electrodes 34 can be made of copper, aluminum, or the like.

図8の半導体装置500は、複数の半導体チップ1を一つずつ積み重ねて順次仮圧着し、複数の半導体チップ1を加熱炉60内で一括して加圧雰囲気下で加圧しながら加熱し、本圧着工程によって圧着を行うことによって製造することができる。 The semiconductor device 500 in FIG. 8 can be manufactured by stacking multiple semiconductor chips 1 one by one and sequentially temporarily bonding them together, heating the multiple semiconductor chips 1 together in a heating furnace 60 while applying pressure under a pressurized atmosphere, and then bonding them in a final bonding process.

また、図8の半導体装置500においては、インターポーザー501の代わりにマザーボードが用いられてもよい。この場合、半導体チップ1が、インターポーザー501を介さないでそのままマザーボードに直接実装されることになる。 In addition, in the semiconductor device 500 of FIG. 8, a motherboard may be used instead of the interposer 501. In this case, the semiconductor chip 1 is directly mounted on the motherboard without the interposer 501.

さらに、多層の半導体チップを有する半導体装置の他の例として、チップスタック型パッケージ及びPOP(Package On Package)もあり、本開示の半導体装置の製造方法は、このような半導体装置の製造に対しても適用可能である。これらの半導体装置は、TSV構造を有する半導体装置500と同様の方法により製造することができる。 Furthermore, other examples of semiconductor devices having multiple semiconductor chips include chip-stacked packages and POP (Package On Package), and the manufacturing method of the semiconductor device disclosed herein can also be applied to the manufacture of such semiconductor devices. These semiconductor devices can be manufactured by the same method as the semiconductor device 500 having a TSV structure.

以下、本開示を、実施例を挙げてより具体的に説明するが、本開示はこれらの実施例に限定されるものではない。 The present disclosure will be explained in more detail below with reference to examples, but the present disclosure is not limited to these examples.

以下、実施例により本開示をより具体的に説明するが、本開示は実施例に限定されるものではない。 The present disclosure will be explained in more detail below using examples, but the present disclosure is not limited to these examples.

各実施例及び比較例で使用した材料は以下の通りである。
(i)エポキシ樹脂
・EP1032H60:トリフェノールメタン骨格含有多官能固形エポキシ樹脂(ジャパンエポキシレジン株式会社製、商品名「EP1032H60」、重量平均分子量:800~2000)
・YL983U:ビスフェノールF型液状エポキシ樹脂(ジャパンエポキシレジン株式会社製、商品名「YL983U」、重量平均分子量:約336)
・YL7175:柔軟性エポキシ樹脂(ジャパンエポキシレジン株式会社製、商品名「YL7175」、重量平均分子量:1000~5000)
(ii)硬化剤
・2MAOK-PW:2,4-ジアミノ-6-[2’-メチルイミダゾリル-(1’)]-エチル-s-トリアジンイソシアヌル酸付加体(四国化成工業株式会社製、商品名「2MAOK-PW」)
(iii)フラックス剤
・グルタル酸(東京化成株式会社製、融点約98℃)
(iv)高分子成分
・ZX1356-2:フェノキシ樹脂(東都化成株式会社製、商品名「ZX1356-2」、Tg:約71℃、重量平均分子量:約63000)
(v)フィラ
(無機フィラ)
・SE2050:シリカフィラ(株式会社アドマテックス製、商品名「SE2050」、平均粒径0.5μm)
・SE2050-SEJ:エポキシシラン処理シリカフィラ(株式会社アドマテックス製、商品名「SE2050-SEJ」、平均粒径0.5μm)
・SMナノシリカ:アクリル表面処理ナノシリカフィラ(株式会社アドマテックス製、商品名「YA050C-SM」、平均粒径約50nm)
・SMナノシリカ2:アクリル表面処理ナノシリカフィラ(株式会社アドマテックス製、商品名「YA180C-SM」、平均粒径約180nm)
(有機フィラ)
・EXL2655:コアシェルタイプ有機微粒子(ロームアンドハースジャパン株式会社製、商品名「EXL2655」)
The materials used in each of the examples and comparative examples are as follows.
(i) Epoxy resin EP1032H60: polyfunctional solid epoxy resin containing a triphenolmethane skeleton (manufactured by Japan Epoxy Resins Co., Ltd., product name "EP1032H60", weight average molecular weight: 800 to 2000)
YL983U: Bisphenol F type liquid epoxy resin (manufactured by Japan Epoxy Resins Co., Ltd., product name "YL983U", weight average molecular weight: about 336)
- YL7175: Flexible epoxy resin (manufactured by Japan Epoxy Resins Co., Ltd., product name "YL7175", weight average molecular weight: 1000 to 5000)
(ii) Curing agent: 2MAOK-PW: 2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl-s-triazine isocyanuric acid adduct (manufactured by Shikoku Chemical Industry Co., Ltd., product name "2MAOK-PW")
(iii) Fluxing agent: glutaric acid (manufactured by Tokyo Chemical Industry Co., Ltd., melting point: about 98° C.)
(iv) Polymer component ZX1356-2: phenoxy resin (manufactured by Tohto Kasei Co., Ltd., product name "ZX1356-2", Tg: about 71°C, weight average molecular weight: about 63,000)
(v) Filler (inorganic filler)
SE2050: Silica filler (manufactured by Admatechs Co., Ltd., product name "SE2050", average particle size 0.5 μm)
SE2050-SEJ: Epoxy silane-treated silica filler (manufactured by Admatechs Co., Ltd., product name "SE2050-SEJ", average particle size 0.5 μm)
SM nanosilica: Acrylic surface-treated nanosilica filler (manufactured by Admatechs Co., Ltd., product name "YA050C-SM", average particle size approximately 50 nm)
SM Nano Silica 2: Acrylic surface-treated nano silica filler (manufactured by Admatechs Co., Ltd., product name "YA180C-SM", average particle size approximately 180 nm)
(Organic filler)
EXL2655: Core-shell type organic fine particles (manufactured by Rohm and Haas Japan Co., Ltd., product name "EXL2655")

(実施例1)
(1)フィルム状接着剤の作製
エポキシ樹脂を3.1g(「EP1032」:2.4g、「YL983」:0.5g、「YL7175」:0.2g)、硬化剤「2MAOK」を0.1g、グルタル酸を0.1g(0.7mmol)、フィラ(無機フィラ)を1.9g(「SE2050」を0.4g、「SE2050-SEJ」を0.4g、「SMナノシリカ」を1.1g)、有機フィラ(EXL-2655)を0.3g、及びメチルエチルケトン(固形分量が63質量%になる量)をビーズミル(フリッチュ・ジャパン株式会社、遊星型微粉砕機P-7)の容器内に仕込み、直径0.8mmのビーズ及び直径2.0mmのビーズを固形分の総重量と同重量加えて30分撹拌し、混合物を得た。次いで、容器内にフェノキシ樹脂(ZX1356-2)を1.7g加え、再度ビーズミルで30分撹拌を行った。その後、撹拌に用いたビーズをろ過によって除去し、樹脂ワニスを得た。
Example 1
(1) Preparation of film-like adhesive 3.1 g of epoxy resin ("EP1032": 2.4 g, "YL983": 0.5 g, "YL7175": 0.2 g), 0.1 g of curing agent "2MAOK", 0.1 g (0.7 mmol) of glutaric acid, 1.9 g of filler (inorganic filler) (0.4 g of "SE2050", 0.4 g of "SE2050-SEJ", 1.1 g of "SM nanosilica"), 0.3 g of organic filler (EXL-2655), and methyl ethyl ketone (amount to give a solid content of 63% by mass) were charged into the container of a bead mill (Fritsch Japan Co., Ltd., planetary fine grinder P-7), and beads with a diameter of 0.8 mm and beads with a diameter of 2.0 mm were added in the same weight as the total weight of the solid content and stirred for 30 minutes to obtain a mixture. Next, 1.7 g of phenoxy resin (ZX1356-2) was added to the container, and the mixture was stirred again for 30 minutes with the beads mill. After that, the beads used for stirring were removed by filtration to obtain a resin varnish.

得られた樹脂ワニスを、基材フィルム(帝人フィルムソリューション株式会社製、商品名「ピューレックスA53」)上に、小型精密塗工装置(株式会社廉井精機製)で塗工して塗膜を形成した。そして、この塗膜を、クリーンオーブン(ESPEC製)を用いて70℃で10分間乾燥した後、フィルム状接着剤(厚み0.040mm)を得た。このフィルム状接着剤の反応開始温度は135℃であった。 The obtained resin varnish was applied to a substrate film (manufactured by Teijin Film Solutions Limited, product name "Purex A53") using a small precision coating device (manufactured by Yasui Seiki Co., Ltd.) to form a coating film. This coating film was then dried at 70°C for 10 minutes using a clean oven (manufactured by ESPEC), and a film-like adhesive (thickness 0.040 mm) was obtained. The reaction initiation temperature of this film-like adhesive was 135°C.

(2)最低溶融粘度の測定
複数のフィルム状の接着剤を厚さが400μmになるように積層して積層体を得た。そして、この積層体を試験片として用い、昇温速度10℃/分、周波数10Hzの条件で、試験片に1%の歪みを与え35~150℃の温度範囲で昇温しながら接着剤の粘弾性を測定した。そして、このときに得られる粘度(複素粘性率)と温度との関係における粘度の最低値を接着剤の最低溶融粘度とした。結果を表1に示す。
(2) Measurement of minimum melt viscosity A laminate was obtained by laminating a plurality of film-like adhesives to a thickness of 400 μm. This laminate was then used as a test piece, and the viscoelasticity of the adhesive was measured while heating the test piece in a temperature range of 35 to 150° C. under conditions of a heating rate of 10° C./min and a frequency of 10 Hz, with a 1% strain applied to the test piece. The minimum viscosity value in the relationship between the viscosity (complex viscosity) and temperature obtained at this time was taken as the minimum melt viscosity of the adhesive. The results are shown in Table 1.

(3)ゲルタイムの測定
複数枚3枚のフィルム状接着剤を80℃の雰囲気下で積層することで全体の厚みを120μmとした。形成されたラミネートフィルムから、11mm四方のサイズの試験片を切り抜いた。得られた試験片を150℃のホットプレート上に置いて溶融させ、試験片を攪拌棒によって小さな円を描くように攪拌した。試験片が増粘し始めたら全体を攪拌し、試験片がゲル化して流動性を失った状態となるまで、撹拌を続けた。試験片をホットプレート上に置いた時点から試験片がゲル化して流動性を失った状態となるまでの時間を「ゲルタイム」として1秒単位で測定した。同様の測定を2回実施し、2回の測定による2つの測定値のうち、高い値が低い値の1.05倍以下である場合には、2つの測定値の平均値を当該試験片のゲルタイムとして記録した。2つの測定値のうち高い値が、低い値の1.05倍よりも大きい場合には、3回目の測定を実施し、3回の測定による3つの測定値の平均値を当該試験片のゲルタイムとして記録した。結果を表1に示す。
(3) Measurement of gel time Three sheets of the film-like adhesive were laminated under an atmosphere of 80 ° C. to a total thickness of 120 μm. A test piece of 11 mm square was cut out from the formed laminate film. The obtained test piece was placed on a hot plate at 150 ° C. to melt, and the test piece was stirred in a small circle with a stirring rod. When the test piece began to thicken, the whole was stirred and continued to be stirred until the test piece gelled and lost its fluidity. The time from the time the test piece was placed on the hot plate to the time the test piece gelled and lost its fluidity was measured in units of 1 second as the "gel time". The same measurement was performed twice, and if the higher value of the two measured values from the two measurements was 1.05 times or less than the lower value, the average value of the two measured values was recorded as the gel time of the test piece. If the higher value of the two measured values was greater than 1.05 times the lower value, a third measurement was performed, and the average value of the three measured values from the three measurements was recorded as the gel time of the test piece. The results are shown in Table 1.

(4)半導体装置の作製
次に、上記のようにして作製したフィルム状接着剤を用いて以下のようにして半導体装置を作製した。
(仮圧着体の作製)
作製したフィルム状接着剤を切り抜き、8mm×8mm×厚さ0.045mmのサイズを有するフィルム状接着剤を準備した。これを半導体チップ(10mm×10mm)、厚さ0.1mm、接続部金属:Au、製品名:WALTS-TEG IP80、WALTS製)に貼付した。そこに、はんだバンプ付き半導体チップ(チップサイズ:7.3mm×7.3mm×厚み0.05mm、はんだバンプ融点:約220℃、バンプ高さ:銅ピラーとはんだの合計で約45μm、バンプ数1048ピン、ピッチ80μm、製品名:WALTS-TEG CC80、WALTS製)を貼付し、積層体を得た。次いで、この積層体を、ステージ及び圧着ヘッドを有するフリップチップボンダー(製品名「FCB3」、パナソニック株式会社製)の80℃のステージ上に設置し、ステージ及び圧着ヘッドで挟む熱プレスにより、3秒間、25Nの荷重で積層体を加圧しながら80℃に加熱した。こうして仮圧着体を作製した。
(4) Fabrication of a Semiconductor Device Next, a semiconductor device was fabricated as follows using the film-like adhesive prepared as described above.
(Production of temporary pressure-bonded body)
The film adhesive thus produced was cut out to prepare a film adhesive having a size of 8 mm x 8 mm x 0.045 mm thick. This was attached to a semiconductor chip (10 mm x 10 mm), thickness 0.1 mm, connection metal: Au, product name: WALTS-TEG IP80, manufactured by WALTS). A semiconductor chip with solder bumps (chip size: 7.3 mm x 7.3 mm x thickness 0.05 mm, solder bump melting point: about 220°C, bump height: total of copper pillar and solder: about 45 μm, number of bumps 1048 pins, pitch 80 μm, product name: WALTS-TEG CC80, manufactured by WALTS) was attached thereto to obtain a laminate. Next, this laminate was placed on a stage at 80° C. of a flip chip bonder (product name “FCB3”, manufactured by Panasonic Corporation) having a stage and a pressure bonding head, and heated to 80° C. for 3 seconds while pressing the laminate with a load of 25 N by a heat press sandwiched between the stage and the pressure bonding head. In this way, a temporary pressure bonded body was produced.

(加圧済み仮圧着体の作製)
上記のようにして作製した仮圧着体を加圧式オーブン装置(製品名:PCOA-01T、NTT-ATクリエイティブ株式会社製)のオーブン内に配置した。そして、まずオーブン内の圧力を0.7MPaに設定し、室温から昇温速度20℃/分で150℃まで昇温した。次いで圧力及び温度を維持しながら仮圧着体を加圧雰囲気下で30分間加圧しながら加熱した。こうして加圧済み仮圧着体を作製した。
(Production of pressurized temporary pressure-bonded body)
The pre-bonded body prepared as described above was placed in the oven of a pressurized oven device (product name: PCOA-01T, manufactured by NTT-AT Creative Co., Ltd.). Then, the pressure in the oven was set to 0.7 MPa, and the temperature was raised from room temperature to 150 ° C. at a heating rate of 20 ° C. / min. Next, while maintaining the pressure and temperature, the pre-bonded body was heated under pressure for 30 minutes. In this way, a pressurized pre-bonded body was prepared.

(圧着体の作製)
上記のようにして作製した加圧済み仮圧着体を、別のフリップチップボンダー(製品名:FCB3、パナソニック株式会社製)の80℃のステージ上に移動させ、ステージ及び圧着ヘッドで25Nの荷重で加圧済み仮圧着体を加圧しながら230℃で1秒間加熱する熱プレスを行った。こうして半導体装置を作製した。この半導体装置を評価用の半導体装置サンプルとした。
(Preparation of pressure-bonded body)
The pressurized pre-bonded body prepared as described above was moved onto a stage at 80°C of another flip chip bonder (product name: FCB3, manufactured by Panasonic Corporation), and a heat press was performed in which the pressurized pre-bonded body was heated at 230°C for 1 second while being pressed with a load of 25N by the stage and the bonding head. In this way, a semiconductor device was prepared. This semiconductor device was used as a semiconductor device sample for evaluation.

(実施例2~4)
使用した接着剤の組成を下記表1に記載のとおりに変更したこと以外は実施例1と同様にして、実施例2~4の半導体装置を作製した。
(Examples 2 to 4)
Semiconductor devices of Examples 2 to 4 were fabricated in the same manner as in Example 1, except that the composition of the adhesive used was changed as shown in Table 1 below.

(比較例1)
実施例1と同様にして用意したフィルム状接着剤を切り抜き、8mm×8mm×厚さ0.045mmのサイズを有するフィルム状接着剤を準備した。これを半導体チップ(10mm、厚さ0.1mm、接続部金属:Au、製品名:WALTS-TEG IP80、WALTS製)に貼付した。そこに、はんだバンプ付き半導体チップ(チップサイズ:7.3mm×7.3mm×厚み0.05mm、はんだバンプ融点:約220℃、バンプ高さ:銅ピラーとはんだの合計で約45μm、バンプ数1048ピン、ピッチ80um、製品名:WALTS-TEG CC80、WALTS製)を貼付し、積層体を得た。積層体を、ステージ及び圧着ヘッドを有するフリップチップボンダー(FCB3、パナソニック株式会社製)のステージ上に設置し、ステージ及び圧着ヘッドで挟む熱プレスにより、1秒間、25Nの荷重で積層体を加圧しながら80℃に加熱した。こうして仮圧着体を作製した。
(Comparative Example 1)
The film adhesive prepared in the same manner as in Example 1 was cut out to prepare a film adhesive having a size of 8 mm x 8 mm x 0.045 mm thick. This was attached to a semiconductor chip (10 mm, thickness 0.1 mm, connection metal: Au, product name: WALTS-TEG IP80, manufactured by WALTS). A semiconductor chip with solder bumps (chip size: 7.3 mm x 7.3 mm x thickness 0.05 mm, solder bump melting point: about 220°C, bump height: total of copper pillar and solder: about 45 μm, number of bumps 1048 pins, pitch 80 um, product name: WALTS-TEG CC80, manufactured by WALTS) was attached thereto to obtain a laminate. The laminate was placed on the stage of a flip chip bonder (FCB3, manufactured by Panasonic Corporation) having a stage and a pressure bonding head, and heated to 80° C. for 1 second while pressing the laminate with a load of 25 N by a heat press sandwiched between the stage and the pressure bonding head. In this way, a temporary pressure bonded body was produced.

上記のようにして作製した仮圧着体を、別のフリップチップボンダー(FCB3、パナソニック株式会社製)のステージ上に移動させ、ステージ及び圧着ヘッドで挟むことにより、25Nの荷重で加圧しながら230℃で3秒間加熱する熱プレスを行った。こうして圧着体を作製した。 The pre-bonded body produced as described above was moved onto the stage of another flip chip bonder (FCB3, manufactured by Panasonic Corporation), and was clamped between the stage and the bonding head, where it was subjected to a heat press in which it was heated to 230°C for 3 seconds while being pressurized with a load of 25 N. In this way, a bonded body was produced.

上記のようにして作製した圧着体を加圧オーブン装置(製品名:PCOA-01T、NTT-ATクリエイティブ株式会社製)のオーブン内に配置した。そして、まずオーブン内の圧力を0.7MPaに設定し、室温から昇温速度20℃/分で175℃まで昇温した。次いで圧力及び温度を維持しながら圧着体を加圧雰囲気下で10分間加圧しながら加熱した。こうして半導体装置を作製した。この半導体装置を評価用の半導体装置サンプルとした。 The bonded body prepared as described above was placed in the oven of a pressurized oven device (product name: PCOA-01T, manufactured by NTT-AT Creative Co., Ltd.). The pressure inside the oven was first set to 0.7 MPa, and the temperature was raised from room temperature to 175°C at a rate of 20°C/min. Next, while maintaining the pressure and temperature, the bonded body was heated under pressure for 10 minutes. In this way, a semiconductor device was prepared. This semiconductor device was used as a semiconductor device sample for evaluation.

<評価>
上記のようにして得られた実施例1~4及び比較例1で得られた評価用半導体装置サンプルについて、ボイド抑制効果及び接続信頼性の評価を行った。
<Evaluation>
The evaluation semiconductor device samples obtained in Examples 1 to 4 and Comparative Example 1 as described above were evaluated for void suppression effect and connection reliability.

(ボイド抑制効果の評価)
実施例1~4及び比較例1で得られた評価用半導体装置サンプルについて、超音波映像診断装置(製品名:Insight-300、インサイト製)により、外観画像を撮影した。得られた画像から、スキャナ(製品名:GT-9300UF、セイコーエプソン株式会社製)でチップ上の接着層の部分を取り込んだ。画像処理ソフトAdobe Photoshop(登録商標)を用いて、色調補正、二階調化によりボイド部分を識別し、接着層の面積を100%として、ヒストグラムによりボイド部分の占める割合(ボイド発生率)を算出した。以下の基準によりボイドの発生状態を評価した。結果を表1に示した。

A:ボイド発生率が5%以下
B:ボイド発生率が5%より多い
(Evaluation of void suppression effect)
For the evaluation semiconductor device samples obtained in Examples 1 to 4 and Comparative Example 1, external images were taken using an ultrasonic imaging diagnostic device (product name: Insight-300, manufactured by Insight). From the obtained images, the adhesive layer portion on the chip was captured using a scanner (product name: GT-9300UF, manufactured by Seiko Epson Corporation). Using image processing software Adobe Photoshop (registered trademark), void portions were identified by color correction and two-tone gradation, and the proportion of the void portion (void occurrence rate) was calculated using a histogram, assuming the area of the adhesive layer to be 100%. The occurrence state of voids was evaluated according to the following criteria. The results are shown in Table 1.

A: Void occurrence rate is 5% or less. B: Void occurrence rate is more than 5%.

(接続信頼性の評価)
実施例1~4及び比較例1で得られた評価用半導体装置サンプルについて、マルチメータ(ADVANTEST製、製品名:R6871E)を用いて初期接続抵抗値を測定した。そして、以下の基準で接続信頼性を判定した。結果を表1に示す。

A:接続抵抗値が評価用半導体装置サンプルにおける半導体チップについて最適とされる接続抵抗値の範囲(本実施例及び比較例では10.0~15.0Ω)内にある
B:接続抵抗値がAの範囲(10.0~15.0Ω)を外れる、又は接続不良によって接続抵抗値が測定されない
なお、評価用半導体装置サンプルにおいて接続不良が生じているかどうかについては、サンプルの断面を確認してはんだバンプが濡れていないこと、すなわち、はんだバンプ付き半導体チップのはんだバンプが、対向する半導体チップの接続部に到達していないこと、を確認することにより判断した。
(Evaluation of connection reliability)
The initial connection resistance of the evaluation semiconductor device samples obtained in Examples 1 to 4 and Comparative Example 1 was measured using a multimeter (manufactured by ADVANTEST, product name: R6871E). The connection reliability was then evaluated according to the following criteria. The results are shown in Table 1.

A: The connection resistance value is within the optimal connection resistance value range for the semiconductor chip in the evaluation semiconductor device sample (10.0 to 15.0 Ω in this embodiment and comparative example). B: The connection resistance value is outside the range A (10.0 to 15.0 Ω), or the connection resistance value cannot be measured due to a poor connection. Whether or not a poor connection occurred in the evaluation semiconductor device sample was determined by checking the cross section of the sample to confirm that the solder bumps were not wet, i.e., that the solder bumps of the semiconductor chip with solder bumps did not reach the connection portion of the opposing semiconductor chip.

Figure 0007619011000003
Figure 0007619011000003

実施例1~4の半導体装置においてはいずれも、ボイド発生率が低く、ボイドの発生が抑制されるとともに、接続抵抗値が適度な値を示し、接続信頼性も良好であることが確認された。これに対し、比較例1の半導体装置においてはボイド発生率が高く、ボイドの発生が抑制されていないことが確認された。 It was confirmed that the semiconductor devices of Examples 1 to 4 all had a low void occurrence rate, suppressed void occurrence, and also showed appropriate connection resistance values and good connection reliability. In contrast, it was confirmed that the semiconductor device of Comparative Example 1 had a high void occurrence rate, and did not suppress void occurrence.

1…半導体チップ(第一の部材)、2…配線回路基板(第二の部材)、15…配線(第2接続部)、16…配線(第2接続部)、30…バンプ(第1接続部)、32…バンプ(第1接続部又は第2接続部)、33…バンプ(第2接続部)、40…接着剤、40A…接着層、501…インターポーザー(第二の部材)、100,200,300,400,500…半導体装置。

1...semiconductor chip (first member), 2...wired circuit board (second member), 15...wiring (second connection portion), 16...wiring (second connection portion), 30...bump (first connection portion), 32...bump (first connection portion or second connection portion), 33...bump (second connection portion), 40...adhesive, 40A...adhesive layer, 501...interposer (second member), 100, 200, 300, 400, 500...semiconductor device.

Claims (13)

第1接続部を有する第一の部材と、第2接続部を有する第二の部材とが、接着層を介して接続され、前記第1接続部と前記第2接続部とが電気的に接続されている半導体装置の製造方法であって、
前記第一の部材及び前記第二の部材を、前記接着層を形成するための熱硬化性の接着剤を介して、前記第1接続部と前記第2接続部とが対向配置された状態で仮圧着させて仮圧着体を得る仮圧着工程と、
前記仮圧着体を加圧雰囲気下で加圧し、加圧済み仮圧着体を得る仮圧着体加圧工程と、
前記加圧済み仮圧着体を、一対の本圧着用部材で挟む熱プレスによって加熱しながら加圧して、前記第一の部材及び前記第二の部材を圧着させることによって、前記第1接続部と前記第2接続部とを接続させて圧着体を得る本圧着工程とを含み、
前記仮圧着工程において、前記第一の部材及び前記第二の部材の仮圧着を、前記第1接続部の融点及び前記第2接続部の融点よりも低い温度で行い、
前記仮圧着体加圧工程において、前記仮圧着体の加圧を、前記第1接続部の融点及び前記第2接続部の融点よりも低い温度で行い、
前記本圧着工程において、前記加圧済み仮圧着体の加熱を、前記第1接続部及び前記第2接続部のうち少なくとも一方の融点以上の温度で行う、半導体装置の製造方法。
A method for manufacturing a semiconductor device, comprising: connecting a first member having a first connection portion and a second member having a second connection portion via an adhesive layer; and electrically connecting the first connection portion and the second connection portion, the method comprising the steps of:
A temporary pressure-bonding process in which the first member and the second member are temporarily pressure-bonded to each other in a state in which the first connection portion and the second connection portion are arranged opposite each other via a thermosetting adhesive for forming the adhesive layer to obtain a temporary pressure-bonded body;
A temporary pressure-bonded body pressurizing step of pressurizing the temporary pressure-bonded body under a pressurized atmosphere to obtain a pressurized temporary pressure-bonded body;
and a final pressure bonding step of heating and pressurizing the pressurized temporary pressure-bonded body by a heat press sandwiched between a pair of final pressure-bonding members to pressure-bond the first member and the second member, thereby connecting the first connection portion and the second connection portion to obtain a pressure-bonded body,
In the temporary pressure bonding step, the first member and the second member are temporarily pressure bonded at a temperature lower than a melting point of the first connection portion and a melting point of the second connection portion,
In the temporary pressure-bonded body pressurizing step, the temporary pressure-bonded body is pressurized at a temperature lower than the melting point of the first connection portion and the melting point of the second connection portion,
A method for manufacturing a semiconductor device, wherein in the main pressure bonding step, the pressurized pre-pressure bonded body is heated to a temperature equal to or higher than a melting point of at least one of the first connection portion and the second connection portion.
前記仮圧着工程において、前記仮圧着体の加圧を、前記接着剤の反応開始温度よりも低い温度で行う、請求項1に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein in the temporary pressure bonding step, the temporary pressure bond is applied at a temperature lower than the reaction start temperature of the adhesive. 前記仮圧着体加圧工程において、前記仮圧着体の加圧を、0.05~0.8MPaの圧力で行う、請求項1又は2に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1 or 2, wherein in the temporary compression body pressurizing step, the temporary compression body is pressurized at a pressure of 0.05 to 0.8 MPa. 前記仮圧着体加圧工程において、前記仮圧着体の加圧を、前記接着剤の反応開始温度以上の温度で行う、請求項1~3のいずれか一項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to any one of claims 1 to 3, wherein in the temporary pressure-bonding body pressurizing step, the temporary pressure-bonding body is pressurized at a temperature equal to or higher than the reaction start temperature of the adhesive. 前記接着剤が、エポキシ樹脂、硬化剤及びフラックス剤を含有し、1500Pa・s以下の最低溶融粘度を示し、且つ、150℃において35秒以上80秒以下のゲルタイムを示す、請求項1~4のいずれか一項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to any one of claims 1 to 4, wherein the adhesive contains an epoxy resin, a hardener, and a fluxing agent, exhibits a minimum melt viscosity of 1500 Pa·s or less, and exhibits a gel time of 35 seconds or more and 80 seconds or less at 150°C. 前記接着剤に含有される前記エポキシ樹脂の重量平均分子量が10000未満である、請求項5に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 5, wherein the weight average molecular weight of the epoxy resin contained in the adhesive is less than 10,000. 前記接着剤が高分子成分をさらに含有し、
前記高分子成分の重量平均分子量が10000以上である、請求項5又は6に記載の半導体装置の製造方法。
The adhesive further comprises a polymer component;
7. The method for manufacturing a semiconductor device according to claim 5, wherein the polymer component has a weight average molecular weight of 10,000 or more.
前記高分子成分の重量平均分子量が30000以上であり、前記高分子成分のガラス転移温度が200℃以下である、請求項7に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 7, wherein the weight average molecular weight of the polymer component is 30,000 or more, and the glass transition temperature of the polymer component is 200°C or less. 前記接着剤がフィルム状接着剤である、請求項1~8のいずれか一項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to any one of claims 1 to 8, wherein the adhesive is a film-like adhesive. 請求項1~4のいずれか一項に記載の半導体装置の製造方法において前記第一の部材と前記第二の部材とを接着するために用いられる熱硬化性の接着剤であって、
エポキシ樹脂、硬化剤及びフラックス剤を含有し、
1500Pa・s以下の最低溶融粘度を示し、且つ、150℃において35秒以上80秒以下のゲルタイムを示す、接着剤
A thermosetting adhesive used to bond the first member and the second member in the method for manufacturing a semiconductor device according to any one of claims 1 to 4,
Contains epoxy resin, hardener and flux agent,
An adhesive having a minimum melt viscosity of 1500 Pa·s or less and a gel time of 35 seconds or more and 80 seconds or less at 150°C .
前記エポキシ樹脂の重量平均分子量が10000未満である、請求項10に記載の接着剤。 The adhesive of claim 10 , wherein the epoxy resin has a weight average molecular weight of less than 10,000. 前記接着剤が高分子成分をさらに含有し、
前記高分子成分の重量平均分子量が10000以上である、請求項10又は11に記載の接着剤。
The adhesive further comprises a polymer component;
The adhesive according to claim 10 or 11 , wherein the polymer component has a weight average molecular weight of 10,000 or more.
前記高分子成分の重量平均分子量が30000以上であり、前記高分子成分のガラス転移温度が200℃以下である、請求項12に記載の接着剤。 The adhesive according to claim 12 , wherein the polymer component has a weight average molecular weight of 30,000 or more and a glass transition temperature of 200° C. or less.
JP2020189328A 2020-11-13 2020-11-13 Manufacturing method of semiconductor device and adhesive used therein Active JP7619011B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020189328A JP7619011B2 (en) 2020-11-13 2020-11-13 Manufacturing method of semiconductor device and adhesive used therein
CN202180005952.0A CN116490583A (en) 2020-11-13 2021-08-06 Manufacturing method of semiconductor device and adhesive used therefor
KR1020227006209A KR102951636B1 (en) 2020-11-13 2021-08-06 Method for manufacturing a semiconductor device and an adhesive used therein
PCT/JP2021/029407 WO2022102181A1 (en) 2020-11-13 2021-08-06 Semiconductor device manufacturing method and adhesive used therein
TW110129759A TW202229493A (en) 2020-11-13 2021-08-12 Manufacturing method of semiconductor device and adhesive therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020189328A JP7619011B2 (en) 2020-11-13 2020-11-13 Manufacturing method of semiconductor device and adhesive used therein

Publications (2)

Publication Number Publication Date
JP2022078574A JP2022078574A (en) 2022-05-25
JP7619011B2 true JP7619011B2 (en) 2025-01-22

Family

ID=81601062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020189328A Active JP7619011B2 (en) 2020-11-13 2020-11-13 Manufacturing method of semiconductor device and adhesive used therein

Country Status (5)

Country Link
JP (1) JP7619011B2 (en)
KR (1) KR102951636B1 (en)
CN (1) CN116490583A (en)
TW (1) TW202229493A (en)
WO (1) WO2022102181A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2025005536A (en) * 2023-06-28 2025-01-17 株式会社レゾナック Method for manufacturing semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008144021A (en) 2006-12-08 2008-06-26 Sekisui Chem Co Ltd Adhesive for semiconductor chip bonding
JP2016072400A (en) 2014-09-29 2016-05-09 積水化学工業株式会社 Manufacturing method of semiconductor device
WO2018194156A1 (en) 2017-04-21 2018-10-25 日立化成株式会社 Semiconductor device, and method for manufacturing same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111480218B (en) 2017-12-18 2023-07-21 株式会社力森诺科 Semiconductor device, method for manufacturing semiconductor device, and adhesive

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008144021A (en) 2006-12-08 2008-06-26 Sekisui Chem Co Ltd Adhesive for semiconductor chip bonding
JP2016072400A (en) 2014-09-29 2016-05-09 積水化学工業株式会社 Manufacturing method of semiconductor device
WO2018194156A1 (en) 2017-04-21 2018-10-25 日立化成株式会社 Semiconductor device, and method for manufacturing same

Also Published As

Publication number Publication date
KR20230107467A (en) 2023-07-17
JP2022078574A (en) 2022-05-25
CN116490583A (en) 2023-07-25
TW202229493A (en) 2022-08-01
KR102951636B1 (en) 2026-04-13
WO2022102181A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
CN109075088B (en) Method for manufacturing semiconductor device
JP5958529B2 (en) Semiconductor device and manufacturing method thereof
JP7670108B2 (en) Semiconductor device manufacturing method
JP2025074222A (en) Adhesive for semiconductors, and semiconductor device and manufacturing method thereof
JP7544132B2 (en) Adhesive for semiconductors, and semiconductor device and manufacturing method thereof
TWI906069B (en) Semiconductor adhesives, methods for manufacturing semiconductor devices, and semiconductor devices.
TW202028391A (en) Film adhesive for semiconductor, semiconductor device and manufacturing method thereof
JP7619011B2 (en) Manufacturing method of semiconductor device and adhesive used therein
JP7172167B2 (en) Semiconductor device manufacturing method and semiconductor adhesive used therefor
JP7176532B2 (en) Semiconductor device, method for manufacturing semiconductor device, and adhesive
KR102951632B1 (en) Method for manufacturing a semiconductor device, and a film-like adhesive
JP2019125691A (en) Manufacturing method of semiconductor device and adhesive for semiconductor
JP6690308B2 (en) Method for manufacturing semiconductor device
JP7547876B2 (en) Semiconductor device manufacturing method
JP7238453B2 (en) Adhesive for semiconductor
JP2025005536A (en) Method for manufacturing semiconductor device
JP2019160839A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241223

R150 Certificate of patent or registration of utility model

Ref document number: 7619011

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150