JP7620189B2 - Nitride semiconductor devices - Google Patents
Nitride semiconductor devices Download PDFInfo
- Publication number
- JP7620189B2 JP7620189B2 JP2021028028A JP2021028028A JP7620189B2 JP 7620189 B2 JP7620189 B2 JP 7620189B2 JP 2021028028 A JP2021028028 A JP 2021028028A JP 2021028028 A JP2021028028 A JP 2021028028A JP 7620189 B2 JP7620189 B2 JP 7620189B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- nitride semiconductor
- gate
- field plate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は、窒化物半導体素子に関する。 The present invention relates to a nitride semiconductor device.
窒化物半導体を用いたトランジスタは、電流コラプス現象の改善が求められている。例えば、特許文献1には、電流コラプス現象の改善のためにフィールドプレート電極を設けた化合物半導体装置が記載されている。 There is a demand for transistors using nitride semiconductors that can reduce the current collapse phenomenon. For example, Patent Document 1 describes a compound semiconductor device that is provided with a field plate electrode to reduce the current collapse phenomenon.
フィールドプレート電極を有するトランジスタでは、フィールドプレート電極の電極端に電界が集中するため、フィールドプレート電極を設けない場合よりもトランジスタの破壊電圧が低下する傾向がある。フィールドプレート電極とドレイン電極との間の距離を長くするほど、トランジスタの破壊電圧は向上するが、一方でトランジスタの素子抵抗が増大する。 In a transistor with a field plate electrode, the electric field is concentrated at the end of the field plate electrode, so the breakdown voltage of the transistor tends to be lower than when no field plate electrode is provided. The longer the distance between the field plate electrode and the drain electrode, the higher the breakdown voltage of the transistor, but the higher the element resistance of the transistor.
本発明の一態様の窒化物半導体素子は、チャネルが形成される活性領域を含む窒化物半導体構造と、前記窒化物半導体構造の一部を含むトランジスタ部と、前記窒化物半導体構造の他の一部を含むダイオード部と、を備え、前記トランジスタ部は、ソース電極と、ドレイン電極と、ゲート電極と、前記ソース電極と接続され平面視において前記ゲート電極を覆う第1フィールドプレート電極と、を有し、前記ダイオード部は、前記ソース電極と電気的に接続された第1電極と、前記ドレイン電極と電気的に接続された第2電極と、平面視において前記第1電極と前記第2電極の間に位置する第3電極と、前記第1電極と接続され平面視において前記第3電極を覆う第2フィールドプレート電極と、を有し、前記第1電極は、前記第3電極と短絡されており、前記ゲート電極と前記ドレイン電極を結ぶ方向における前記第1フィールドプレート電極の長さは、前記第3電極と前記第2電極を結ぶ方向における前記第2フィールドプレート電極の長さよりも大きい。 The nitride semiconductor device according to one aspect of the present invention comprises a nitride semiconductor structure including an active region in which a channel is formed, a transistor section including a part of the nitride semiconductor structure, and a diode section including another part of the nitride semiconductor structure, the transistor section having a source electrode, a drain electrode, a gate electrode, and a first field plate electrode connected to the source electrode and covering the gate electrode in a planar view, the diode section having a first electrode electrically connected to the source electrode, a second electrode electrically connected to the drain electrode, a third electrode located between the first electrode and the second electrode in a planar view, and a second field plate electrode connected to the first electrode and covering the third electrode in a planar view, the first electrode being short-circuited to the third electrode, and the length of the first field plate electrode in the direction connecting the gate electrode and the drain electrode is greater than the length of the second field plate electrode in the direction connecting the third electrode and the second electrode.
本発明の一態様の窒化物半導体素子によれば、電流コラプスの低減及び破壊電圧の向上が可能である。 The nitride semiconductor device of one aspect of the present invention makes it possible to reduce current collapse and improve breakdown voltage.
以下、図面を参照し、本発明の一実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。 One embodiment of the present invention will be described below with reference to the drawings. Note that the same elements in each drawing are given the same reference numerals.
図1は、本実施形態の窒化物半導体素子を示す模式平面図である。図2は、図1のII-II線における模式断面図である。図1及び図2に示すとおり、本実施形態の窒化物半導体素子100は、チャネルが形成される活性領域を含む窒化物半導体構造10と、窒化物半導体構造10の一部を含むトランジスタ部20と、窒化物半導体構造10の他の一部を含むダイオード部30と、を有する。
Figure 1 is a schematic plan view showing the nitride semiconductor device of this embodiment. Figure 2 is a schematic cross-sectional view taken along line II-II in Figure 1. As shown in Figures 1 and 2, the
トランジスタ部20は、ソース電極21と、ドレイン電極22と、ゲート電極23と、第1フィールドプレート電極24と、を有する。第1フィールドプレート電極24は、ソース電極21と接続されており、平面視においてゲート電極23を覆っている。トランジスタ部は、電界効果トランジスタとして機能することができる。
The
ダイオード部30は、第1電極31と、第2電極32と、第3電極33と、第2フィールドプレート電極34と、を有する。第1電極31は、ソース電極21と電気的に接続されている。第2電極32は、ドレイン電極22と電気的に接続されている。第3電極33は、平面視において、第1電極31と第2電極32の間に位置する。第2フィールドプレート電極は、第1電極31と接続されており、平面視において第3電極33を覆っている。第1電極31は、第3電極33と短絡されている。これにより、ダイオード部30は、トランジスタ部20と類似の構造を有していながら、トランジスタ部20とは異なりダイオードとして機能させることができる。
The
ゲート電極23とドレイン電極22を結ぶ方向における第1フィールドプレート電極24の長さLb1は、第3電極33と第2電極32を結ぶ方向における第2フィールドプレート電極34の長さLb2よりも大きい。これにより、ゲート電極23にかかる電界よりも第3電極33にかかる電界の方を強くすることができるため、トランジスタ部20が破壊される電圧よりもダイオード部30がパンチスルーする電圧を低くすることができる。したがって、窒化物半導体素子100に電圧を印加する際に、トランジスタ部20が破壊されるよりも先にダイオード部30をパンチスルーさせることができる。ダイオード部30は、パンチスルー現象により、第1電極31と第3電極33との間に実質的に導通経路が形成される。このため、ダイオード部30がパンチスルーすると、トランジスタ部20のソース-ドレイン電圧はクランプされる。したがって、トランジスタ部20の破壊電圧を超える電圧が窒化物半導体素子100に印加されても、トランジスタ部20の破壊を回避することができる。すなわち、窒化物半導体素子100の破壊電圧を向上させることができる。また、ダイオード部30を設けることによって窒化物半導体素子100の破壊電圧をトランジスタ部20の破壊電圧よりも高くすることができるため、トランジスタ部20のゲート-ドレイン間距離を減少させ、電流コラプスを低減することができる。なお、距離とは最短の距離を指す。
The length L b1 of the first
トランジスタ部20の破壊電圧は、600V以上に設定することができ、1200V以上に設定することが好ましい。これにより、高耐圧が求められる車載等の用途に用いることができる。トランジスタ部20の破壊電圧は、例えば1500V以下とする。なお、トランジスタ部20の破壊電圧は、トランジスタ部20のドレイン-ソース間の電圧である。ダイオード部30がパンチスルーする電圧は、300V以上に設定することができ、900V以上に設定することが好ましい。これにより、高耐圧が求められる車載等の用途に用いることができる。ダイオード部30がパンチスルーする電圧は、例えば1200V以下とする。
The breakdown voltage of the
窒化物半導体素子100は、ダイオード部30によってトランジスタ部20の破壊確率が低減されるため、トランジスタ部20の第1フィールドプレート電極24の長さLb1を増大させることができる。これにより、トランジスタ部20の電流コラプスの低減が可能である。第1フィールドプレート電極24の長さLb1は、平面視において、ゲート電極23から、第1フィールドプレート電極24のドレイン電極22側の端までの距離である。第2フィールドプレート電極34の長さLb2は、平面視において、第3電極33から、第2フィールドプレート電極34の第2電極32側の端までの距離である。距離とは最短の距離を指す。
In the
第1フィールドプレート電極24の長さLb1は、ゲート電極23とドレイン電極22との間の距離La1未満とすることができ、ゲート電極23とドレイン電極22との間の距離La1より0.5μm以上小さくすることが好ましい。これにより、第1フィールドプレート電極24とドレイン電極22との間の耐圧の向上と、電流コラプスの低減とを両立することができる。第1フィールドプレート電極24の長さLb1は、1μm以上とすることができ、ゲート電極23とドレイン電極22との間の距離La1の半分以上とすることが好ましい。これにより、電流コラプスの効果的な低減が可能である。第2フィールドプレート電極34の長さLb2は、1μm以上とすることができる。第2フィールドプレート電極34の長さLb2は、第3電極33と第2電極32との間の距離La2未満とすることができ、第3電極33と第2電極32との間の距離La2の半分未満とすることが好ましい。これにより、第2フィールドプレート電極34と第3電極33とにかかる電界のバランスを取り、欲するパンチスルー電圧に対して第2電極32と第3電極33との間の距離を短くできる利点がある。
The length L b1 of the first
ダイオード部30が第2フィールドプレート電極34を有することで、第3電極33の付近の電界を下げることができる。これにより、第2フィールドプレート電極34を設けない場合と比較してダイオード部30のパンチスルー電圧を高くすることができるため、第2電極32と第3電極33との間の距離を短くすることができる。窒化物半導体素子100では、トランジスタ部20がオンかオフかに関わらず、ダイオード部30をオフとすることができるため、第2フィールドプレート電極34の長さLb2は、第1フィールドプレート電極24の長さLb1よりも小さくてよい。
By providing the
ゲート電極23とドレイン電極22との間の距離La1は、第2電極32と第3電極33との間の距離La2よりも小さい。ダイオード部30によってトランジスタ部20の破壊確率が低減されるため、このようにゲート電極23とドレイン電極22との間の距離La1を小さくすることができ、これによってトランジスタ部20の抵抗を低減することができる。
The distance L a1 between the
ゲート電極23とドレイン電極22との間の距離La1は、1μm以上とすることができ、10μm以上とすることが好ましい。これにより、トランジスタ部20の破壊電圧をダイオード部30がパンチスルーする電圧よりも高く設定しやすい。ゲート電極23とドレイン電極22との間の距離La1は、20μm以下であってよい。これにより、トランジスタ部20の抵抗をより低減することができる。第2電極32と第3電極33との間の距離La2は、1μm以上とすることができ、30μm以下とすることが好ましい。これにより、トランジスタ部20の破壊電圧がダイオード部30のパンチスルー電圧よりも大きくなるように設計しやすい。
The distance L a1 between the
ゲート電極23及び第3電極33は、例えば同一材料からなる。これにより、同時に形成することができるため、工程数を削減することができ、コストダウンが可能である。ソース電極21とドレイン電極22と第1電極31と第2電極32とは、例えば同一材料からなる。これにより、同時に形成することができるため、工程数を削減することができ、コストダウンが可能である。
The
ゲート電極23及び第3電極33は、例えばNiを含む。ゲート電極23及び第3電極33は、例えば、窒化物半導体構造10側より順にNi/Au/Ptが積層された構造、Ti/Alが積層された構造、又はNi単膜から構成される。ソース電極21とドレイン電極22と第1電極31と第2電極32とは、例えば、Ti/Alから構成される。これらの電極は、例えば、窒化物半導体構造10の一部を除去し、チャネルと接触する位置に形成する。第1フィールドプレート電極24及び第2フィールドプレート電極34は、例えばAlから構成される。
The
窒化物半導体構造10は、基板40の上に配置されていてもよい。基板40は、例えばサファイア基板である。窒化物半導体構造10は、複数の窒化物半導体層から構成することができる。窒化物半導体構造10を構成する窒化物半導体としてはIII族窒化物半導体が挙げられる。III族窒化物半導体は、例えば、GaN、InGaN、AlGaN、AlN、AlInGaNである。
The
窒化物半導体構造10は、第1窒化物半導体層11と、第2窒化物半導体層12と、ゲートコンタクト層13と、第3電極コンタクト層14と、を有することができる。第1窒化物半導体層11は、チャネルが形成される層である。チャネルは例えば二次元電子ガスである。第1窒化物半導体層11は、例えば、GaNから構成される。第2窒化物半導体層12は、第1窒化物半導体層11の上に設けられており、第1窒化物半導体層11よりも大きなバンドギャップエネルギーを有する。第2窒化物半導体層12は、例えば、AlGaNから構成される。AlGaN層の下にそれよりも薄膜のAlN層を設けてもよい。窒化物半導体構造10は、例えば有機金属気相成長法(MOCVD法)により形成することができる。
The
ゲートコンタクト層13は、第2窒化物半導体層12の一部とゲート電極23との間に位置する。ゲートコンタクト層13は、例えばp型不純物を含有するp型不純物含有層を有する。p型不純物は例えばMgである。ゲートコンタクト層13は複数の層によって構成されていてもよい。ゲートコンタクト層13は、例えば、第2窒化物半導体層12の全体の上にp型不純物含有層を含む層を形成し、その後、ゲート電極23を形成する部分以外のp型不純物含有層を含む層を除去することで形成する。p型不純物含有層を含む層の一部を除去した後に、熱処理を行ってもよい。熱処理は、例えば、H2及びNH3を含む雰囲気中、700~800℃の温度で30分間、行う。この熱処理により、二次元電子ガスの発生を促進することができる。また、その後、SiO2,SiN,AlN,Al2O3等のパッシベーション膜を形成し、その後にさらに、N2雰囲気中、550℃の温度で熱処理を行ってもよい。これにより、二次元電子ガスの発生をさらに促進することができる。
The
第3電極コンタクト層14は、第2窒化物半導体層12の他の一部と第3電極33との間に位置する。第3電極コンタクト層14は、例えばp型不純物を含有するp型不純物含有層を有する。p型不純物は例えばMgである。第3電極コンタクト層14は複数の層によって構成されていてもよい。ゲートコンタクト層13及び第3電極コンタクト層14は、例えば同一材料からなる。ゲートコンタクト層13及び第3電極コンタクト層14は、同一の層構造を有していてもよい。このようにゲートコンタクト層13と第3電極コンタクト層14が同様のものであれば同時に形成することができるため、工程数を削減することができ、コストダウンが可能である。
The third
トランジスタ部20の窒化物半導体構造10とダイオード部30の窒化物半導体構造10は同じとすることができる。例えば、1つの基板40の上に窒化物半導体構造10を形成し、その窒化物半導体構造10の一部をトランジスタ部20の一部とし、窒化物半導体構造10の他の一部をダイオード部30の一部とすることができる。このようにトランジスタ部20の窒化物半導体構造10とダイオード部30の窒化物半導体構造10を同時に形成することで、工程数を削減することができ、コストダウンが可能である。
The
窒化物半導体素子100には、トランジスタ部20のチャネルとダイオード部30のチャネルを分断する凹部50が設けられていてもよい。これにより、ダイオード部30とトランジスタ部20との間に流れるリーク電流を低減することができる。トランジスタ部20の窒化物半導体構造10とダイオード部30の窒化物半導体構造10は一部が繋がっていてもよく、完全に分離されていてもよい。図1及び図2では、トランジスタ部20とダイオード部30を最短距離で結ぶ位置に凹部50が設けられており、他の位置では窒化物半導体構造10が繋がっている。凹部50の底面は、窒化物半導体構造10の一部でもよく、基板40の表面でもよい。図2では、凹部50の底面は基板40の表面である。これによって、トランジスタ部20の窒化物半導体構造10とダイオード部30の窒化物半導体構造10をより確実に分断することができ、リーク電流をより低減することができる。
The
窒化物半導体素子100は、窒化物半導体素子100の表面に設けられたパッシベーション膜を有していてもよい。また、窒化物半導体素子100は、各電極の間に設けられた絶縁膜を有していてもよい。パッシベーション膜及び絶縁膜としては、例えば、シリコンと窒素を含む膜(例えばSiN膜)、シリコンと酸素を含む膜(例えばSiO2膜)、アルミニウムと窒素を含む膜(例えばAlN膜)、またはアルミニウムと酸素を含む膜(例えばAl2O3膜)が挙げられる。窒化物半導体素子100は、パッド電極などの他の部材を有していてもよい。
The
(実施例)
実施例として、図1及び図2に示す窒化物半導体素子100と概ね同じ構造の素子を作製した。まず、サファイアからなる基板40の上に、バッファ層と、600nmのアンドープGaN層と、1nmのアンドープAlN層と、9nmのアンドープAlGaN層と、30nmのMgドープGaN層と、20nmのアンドープGaN層と、20nmのアンドープAlGaN層とをこの順に積層し、窒化物半導体構造10を形成した。アンドープAlGaN層の表面には、ゲート電極23及び第3電極33として、Niを形成した。窒化物半導体構造10の最上層のアンドープAlGaN層からMgドープGaN層までの三層は、ゲート電極23及び第3電極33の直下を除いて除去した。ソース電極21とドレイン電極22と第1電極31と第2電極32との形成領域においては、窒化物半導体構造10の一部をアンドープGaN層が露出するまで除去し、その除去によって形成された側面を被覆する位置にソース電極21とドレイン電極22と第1電極31と第2電極32とを形成した。ソース電極21とドレイン電極22と第1電極31と第2電極32の積層構造は、基板40側から順にTi/Alとした。トランジスタ部20とダイオード部30の間の窒化物半導体構造10は一部除去した。ソース電極21とドレイン電極22とゲート電極23と第1電極31と第2電極32と第3電極33を被覆する絶縁膜として、Al2O3膜とSiN膜を形成した。絶縁膜の一部を除去し、ソース電極21と接続する第1フィールドプレート電極24と、第1電極31と接続する第2フィールドプレート電極34とを形成した。
(Example)
As an example, an element having a structure generally the same as that of the
トランジスタ部20は、ソース-ゲート間距離を2μmとし、ゲート長を1μmとし、ゲート-ドレイン間距離を10μmとした。第1フィールドプレート電極24の長さは9μmとした。第1フィールドプレート電極24とドレイン電極22との間の距離は1μmとした。ダイオード部30は、第1電極31と第3電極33との間の距離を2μmとし、第3電極33の長さを1μmとし、第2電極32と第3電極33との間の距離を14μmとした。第2フィールドプレート電極34の長さは3μmとした。第2フィールドプレート電極34と第2電極32との間の距離は11μmとした。このように形成した窒化物半導体素子100を、ポリイミド樹脂で封止した。
The
なお、実施例の窒化物半導体素子100は、図1及び図2に示す構造と異なり、トランジスタ部20とダイオード部30の特性をそれぞれ独立して測定可能とするために、トランジスタ部20のソース電極21とダイオード部30の第1電極31を繋げず、また、トランジスタ部20のドレイン電極22とダイオード部30の第2電極32を繋げずに形成した。
The
図3は、実施例の窒化物半導体素子100の電流電圧特性を示すグラフである。図3は、トランジスタ部20のソース電極21とダイオード部30の第1電極31を接続し、トランジスタ部20のドレイン電極22とダイオード部30の第2電極32を接続し、ダイオード部30の第1電極31と第3電極33を短絡して測定することにより得た。窒化物半導体素子100に印加するゲート電圧を0Vとしてソース-ドレイン電圧Vdsを0Vから2000Vまで上げ、素子全体の電流波形を測定した。図3において、実線はドレイン電流Idを示し、破線はゲート電流Igを示す。図3から、1200V付近において電圧がクランプしていることがわかる。
FIG. 3 is a graph showing the current-voltage characteristics of the
図4は、実施例の窒化物半導体素子100のダイオード部30の電流電圧特性を示すグラフである。図5は、実施例の窒化物半導体素子100のトランジスタ部20の電流電圧特性を示すグラフである。図4及び図5は、それぞれ、ダイオード部30またはトランジスタ部20を個別に駆動して電流電圧特性を測定することにより得た。図4において、実線は第2電極32に流れる電流I2を示し、破線は第3電極33に流れる電流I3を示す。図5において、実線はドレイン電流Idを示し、破線はゲート電流Igを示す。
Fig. 4 is a graph showing the current-voltage characteristics of the
図4は、ダイオード部30の第1電極31と第2電極32を電気的に接続し、ダイオード部30の第1電極31と第2電極32の間の電圧を0Vから2000Vまで上げたときの電流波形である。図4から、図3と同様に1200V付近において電圧がクランプしていることがわかる。
Figure 4 shows the current waveform when the
図5は、トランジスタ部20単体にかかるソース-ドレイン電圧を0Vから2000Vまで上げたときの電流波形である。図5では、1200Vを超えて、1700V付近でドレイン電流Idが上昇し、ゲート電流Igが負の値となっている。ゲート電流Igが負になるとは、ドレイン電極22と第1フィールドプレート電極24との間の絶縁が破壊されドレイン電極22から電流が流れ込んでいることを示す。このことから、トランジスタ部20は1700V付近で破壊されたものと推測される。
5 shows a current waveform when the source-drain voltage applied to the
以上のことから、2000Vが印加されたときに破壊されるトランジスタ部20をダイオード部30と電気的に接続することで、トランジスタ部20の破壊電圧に到達する前に電圧がクランプされ、トランジスタ部20の破壊を回避することが可能であるといえる。
From the above, it can be said that by electrically connecting the
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。本発明の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。 The above describes the embodiments of the present invention with reference to specific examples. However, the present invention is not limited to these specific examples. All forms that a person skilled in the art can implement by appropriately modifying the design based on the above-described embodiments of the present invention also fall within the scope of the present invention as long as they include the gist of the present invention. In addition, a person skilled in the art can come up with various modifications and alterations within the scope of the concept of the present invention, and it is understood that these modifications and alterations also fall within the scope of the present invention.
100 窒化物半導体素子
10 窒化物半導体構造
11 第1窒化物半導体層
12 第2窒化物半導体層
13 ゲートコンタクト層
14 第3電極コンタクト層
20 トランジスタ部
21 ソース電極
22 ドレイン電極
23 ゲート電極
24 第1フィールドプレート電極
30 ダイオード部
31 第1電極
32 第2電極
33 第3電極
34 第2フィールドプレート電極
40 基板
50 凹部
Claims (7)
前記窒化物半導体構造の一部を含むトランジスタ部と、
前記窒化物半導体構造の他の一部を含むダイオード部と、を備え、
前記トランジスタ部は、ソース電極と、ドレイン電極と、ゲート電極と、前記ソース電極と接続され平面視において前記ゲート電極を覆う第1フィールドプレート電極と、を有し、
前記ダイオード部は、前記ソース電極と電気的に接続された第1電極と、前記ドレイン電極と電気的に接続された第2電極と、平面視において前記第1電極と前記第2電極の間に位置する第3電極と、前記第1電極と接続され平面視において前記第3電極を覆う第2フィールドプレート電極と、を有し、
前記第1電極は、前記第3電極と短絡されており、
前記ゲート電極と前記ドレイン電極を結ぶ方向における前記第1フィールドプレート電極の長さは、前記第3電極と前記第2電極を結ぶ方向における前記第2フィールドプレート電極の長さよりも大きい、窒化物半導体素子。 a nitride semiconductor structure including an active region in which a channel is formed;
A transistor portion including a part of the nitride semiconductor structure;
a diode portion including another part of the nitride semiconductor structure;
the transistor portion has a source electrode, a drain electrode, a gate electrode, and a first field plate electrode connected to the source electrode and covering the gate electrode in a plan view;
the diode portion includes a first electrode electrically connected to the source electrode, a second electrode electrically connected to the drain electrode, a third electrode located between the first electrode and the second electrode in a plan view, and a second field plate electrode connected to the first electrode and covering the third electrode in a plan view;
the first electrode is shorted to the third electrode;
a length of the first field plate electrode in a direction connecting the gate electrode and the drain electrode is greater than a length of the second field plate electrode in a direction connecting the third electrode and the second electrode.
チャネルが形成される第1窒化物半導体層と、
前記第1窒化物半導体層の上に設けられ前記第1窒化物半導体層よりも大きなバンドギャップエネルギーを有する第2窒化物半導体層と、
前記第2窒化物半導体層の一部と前記ゲート電極との間に位置するゲートコンタクト層と、
前記第2窒化物半導体層の他の一部と前記第3電極との間に位置する第3電極コンタクト層と、を有する、請求項1または2に記載の窒化物半導体素子。 The nitride semiconductor structure comprises:
a first nitride semiconductor layer in which a channel is formed;
a second nitride semiconductor layer provided on the first nitride semiconductor layer and having a band gap energy larger than that of the first nitride semiconductor layer;
a gate contact layer located between a portion of the second nitride semiconductor layer and the gate electrode;
3. The nitride semiconductor device according to claim 1, further comprising: a third electrode contact layer located between another part of said second nitride semiconductor layer and said third electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021028028A JP7620189B2 (en) | 2021-02-25 | 2021-02-25 | Nitride semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021028028A JP7620189B2 (en) | 2021-02-25 | 2021-02-25 | Nitride semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022129401A JP2022129401A (en) | 2022-09-06 |
| JP7620189B2 true JP7620189B2 (en) | 2025-01-23 |
Family
ID=83151225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021028028A Active JP7620189B2 (en) | 2021-02-25 | 2021-02-25 | Nitride semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7620189B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130240953A1 (en) | 2012-03-19 | 2013-09-19 | Fujitsu Limited | Semiconductor device, pfc circuit, power supply device, and amplifier |
| JP2018037565A (en) | 2016-09-01 | 2018-03-08 | 株式会社東芝 | Semiconductor device manufacturing method and semiconductor device |
| US20200111877A1 (en) | 2018-10-05 | 2020-04-09 | Rohm Co., Ltd. | Nitride semiconductor device and method for manufacturing nitride semiconductor device |
-
2021
- 2021-02-25 JP JP2021028028A patent/JP7620189B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130240953A1 (en) | 2012-03-19 | 2013-09-19 | Fujitsu Limited | Semiconductor device, pfc circuit, power supply device, and amplifier |
| JP2013197316A (en) | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | Semiconductor device |
| JP2018037565A (en) | 2016-09-01 | 2018-03-08 | 株式会社東芝 | Semiconductor device manufacturing method and semiconductor device |
| US20200111877A1 (en) | 2018-10-05 | 2020-04-09 | Rohm Co., Ltd. | Nitride semiconductor device and method for manufacturing nitride semiconductor device |
| JP2020061414A (en) | 2018-10-05 | 2020-04-16 | ローム株式会社 | Nitride semiconductor device and manufacturing method of nitride semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022129401A (en) | 2022-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11699751B2 (en) | Semiconductor device | |
| JP5649347B2 (en) | Semiconductor device | |
| JP5597581B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| JP6367533B2 (en) | Normally-off high electron mobility transistor | |
| JP5700501B2 (en) | Semiconductor device | |
| JP6834546B2 (en) | Semiconductor devices and their manufacturing methods | |
| JP2016139718A (en) | Semiconductor device | |
| US10672876B2 (en) | Field-effect transistor having a bypass electrode connected to the gate electrode connection section | |
| JP2012023210A (en) | Semiconductor device | |
| US9461158B2 (en) | Heterojunction field effect transistor | |
| US9236438B2 (en) | Semiconductor device | |
| US10249725B2 (en) | Transistor with a gate metal layer having varying width | |
| WO2013137267A1 (en) | Nitride compound semiconductor element | |
| JP6171250B2 (en) | Semiconductor device | |
| JP7620189B2 (en) | Nitride semiconductor devices | |
| JP5055737B2 (en) | Field effect transistor having a two-dimensional carrier gas layer | |
| CN106373996A (en) | Semiconductor device with a plurality of semiconductor chips | |
| CN115440725B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
| TWI820820B (en) | Semiconductor device | |
| WO2014174863A1 (en) | Field effect transistor | |
| CN119029019A (en) | High electron mobility transistor and method for manufacturing the same | |
| US20190288098A1 (en) | Semiconductor device | |
| JP2006278768A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20241204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241223 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7620189 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |