JP7620922B2

JP7620922B2 - 電力変換装置

Info

Publication number: JP7620922B2
Application number: JP2021118973A
Authority: JP
Inventors: 賢治花村; 秀行狩野; 翔吾廣田
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2021-07-19
Filing date: 2021-07-19
Publication date: 2025-01-24
Anticipated expiration: 2041-07-19
Also published as: JP2023014810A

Description

本開示は、直流電力を交流電力に変換する電力変換装置に関する。

太陽電池、定置型蓄電池、車載蓄電池などの直流電源と、電力系統との間に接続される単相パワーコンディショナには一般的に、系統停電時に機能する自立運転モードが搭載されている。単相パワーコンディショナの自立出力には、単相２線式と単相３線式の２種類がある。単相２線式では１００Ｖ機器のみが使用可能であり、単相３線式では、Ｕ－Ｏ間に１００Ｖ機器、Ｗ－Ｏ間に１００Ｖ機器、Ｕ－Ｗ間に２００Ｖ機器を接続して使用可能である。

近年では、自立出力にも単相３線式を採用することにより、停電／非停電に関係無く、分電盤につながる宅内負荷すべてに給電できることが望まれている。自立出力に単相３線式を実現する為には、Ｕ－Ｏ相とＷ－Ｏ相間の負荷アンバランス時に、相電圧１００Ｖ／線間電圧２００Ｖに調整する機能が必要となる。この電圧調整機能が無いと、負荷アンバランス時に相電圧の過電圧又は不足電圧で、パワーコンディショナの運転停止や負荷機器の故障が発生する可能性がある。

電圧調整機能を実現する方法として、商用トランス方式とバランス回路方式がある。商用トランス方式は、単相２線式の１次巻線と単相３線式の２次巻線で構成されるトランスや、単巻トランスを追加する方式である。いずれのトランスも商用周波数で動作する。バランス回路方式は、Ｕ－Ｏ相電圧とＷ－Ｏ相電圧をバランスさせる回路をＯ相に追加する方式である（例えば、特許文献１参照）。商用トランス方式とバランス回路方式を比較すると、サイズ、重量、コストの面でバランス回路方式のほうが優れている。

特開２０１５－２７１７８号公報

パワーコンディショナは、高効率で小型なものが望まれる一方で、単相３線式の自立出力の搭載も望まれている。

本開示はこうした状況に鑑みなされたものであり、その目的は、単相３線式の自立出力に対応しつつ、高効率で小型の電力変換装置を提供することにある。

上記課題を解決するために、本開示のある態様の電力変換装置は、直流電源から供給される直流電圧を交流電圧に変換し、変換した交流電圧を単相３線式の配電線に出力するフライングキャパシタ型のマルチレベルインバータと、前記直流電源の両端間に直列に接続された第１スイッチ部及び第２スイッチ部と、前記第１スイッチ部と前記第２スイッチ部との間の接続点と、前記単相３線式の配電線の中性線に接続された前記マルチレベルインバータの中点との間に接続されたリアクトルと、を有するバランス回路と、前記マルチレベルインバータの中点の電圧が、前記直流電源の電圧の１／２になるように、前記第１スイッチ部及び前記第２スイッチ部を制御する制御部と、を備える。

本開示によれば、単相３線式の自立出力に対応しつつ、高効率で小型の電力変換装置を実現できる。

実施の形態１に係る電力変換装置の構成を説明するための図である。図１の電力変換装置における第１スイッチング素子－第２４スイッチング素子の系統連系モードにおけるスイッチングパターンをまとめた図である。図３（ａ）－（ｄ）は、図２に示すスイッチングパターンの正の半周期のスイッチングパターンを示す回路図である。図４（ａ）－（ｄ）は、図２に示すスイッチングパターンの負の半周期のスイッチングパターンを示す回路図である。５レベル（＋Ｅ、＋１／２Ｅ、０、－１／２Ｅ、－Ｅ）の電圧で生成される擬似正弦波を示す図である。図５に示した疑似正弦波の各区間のマルチレベルインバータのＵ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗ、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏ、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏをまとめた図である。第１負荷（Ｕ相負荷）と第２負荷（Ｗ相負荷）がバランスしている時の電力変換装置の出力電圧Ｖｏｕｔ、マルチレベルインバータの出力電圧Ｖｉｎｖ、電力変換装置の出力電流Ｉｏｕｔのシミュレーション波形を示す図である。第１負荷（Ｕ相負荷）と第２負荷（Ｗ相負荷）がバランスしていない時の電力変換装置の出力電圧Ｖｏｕｔ、マルチレベルインバータの出力電圧Ｖｉｎｖ、電力変換装置の出力電流Ｉｏｕｔのシミュレーション波形を示す図である。図９（ａ）－（ｃ）は、フライングキャパシタ回路の構成例を示す図である。Ｎ段のフライングキャパシタ回路を示す図である。２段のフライングキャパシタ回路を使用したマルチレベルインバータにより、７レベル（＋Ｅ、＋２／３Ｅ、＋１／３Ｅ、０、－１／３Ｅ、－２／３Ｅ、－Ｅ）の電圧で生成される擬似正弦波を示す図である。図１１に示した疑似正弦波の各区間のマルチレベルインバータのＵ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗ、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏ、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏをまとめた図である。実施の形態２に係る電力変換装置の構成を説明するための図である。実施の形態３に係る電力変換装置の構成を説明するための図である。実施の形態１の変形例に係る電力変換装置の構成を説明するための図である。

図１は、実施の形態１に係る電力変換装置１の構成を説明するための図である。電力変換装置１は、直流電源２から供給される直流電力を交流電力に変換し、変換した交流電力を電力系統３に出力する。直流電源２は例えば、分散型電源（太陽電池、蓄電池、燃料電池など）と、当該分散型電源の出力を制御可能なＤＣ／ＤＣコンバータ（不図示）により構成される。当該ＤＣ／ＤＣコンバータと電力変換装置１との間は、直流バスで接続される。なお直流電源２は、分散型電源とＤＣ／ＤＣコンバータの組が複数、並列接続されて構成されていてもよい。

電力変換装置１は、マルチレベルインバータ１０、バランス回路２０及び制御部３０を含む。マルチレベルインバータ１０は、直流電源２から供給される直流電圧をもとに、マルチレベル（図１の回路構成では５レベル）の電圧を有する疑似正弦波を生成することにより、直流電源２から供給される直流電圧を交流電圧に変換する。

マルチレベルインバータ１０は、複数のフライングキャパシタ回路を含み、５レベル以上の電位を出力可能なマルチレベル出力部（図１では、第１スイッチング素子Ｑ１－第１６スイッチング素子Ｑ１６、第１フライングキャパシタＣ１－第４フライングキャパシタＣ４で構成されている）と、マルチレベル出力部の２点間に流れる電流の向きを制御する極性切替部（図１では、第１７スイッチング素子Ｑ１７－第２４スイッチング素子Ｑ２４で構成されている）を有する。図１に示す例では、マルチレベル出力部は、第１フライングキャパシタ回路１１、第２フライングキャパシタ回路１２、第３フライングキャパシタ回路１３及び第４フライングキャパシタ回路１４を含む。極性切替部は、第１出力回路１５及び第２出力回路１６を含む。

第１フライングキャパシタ回路１１及び第２フライングキャパシタ回路１２は直流電源２の両端間に直列に接続される。第３フライングキャパシタ回路１３及び第４フライングキャパシタ回路１４は直流電源２の両端間に直列に接続される。第１フライングキャパシタ回路１１と第２フライングキャパシタ回路１２との接続点と、第３フライングキャパシタ回路１３と第４フライングキャパシタ回路１４との接続点との間が中間配線Ｌｍで接続される。中間配線Ｌｍは、単相３線式の配電線の中性線（Ｏ相線）に接続される。

第１フライングキャパシタ回路１１は、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４及び第１フライングキャパシタＣ１を含む。第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４は直列に接続され、直流電源２の正側バスと中間配線Ｌｍの間に接続される。第１フライングキャパシタＣ１は、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２との接続点と、第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４との接続点との間に接続され、第１スイッチング素子Ｑ１－第４スイッチング素子Ｑ４により充放電される。

第２フライングキャパシタ回路１２は、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７、第８スイッチング素子Ｑ８及び第２フライングキャパシタＣ２を含む。第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８は直列に接続され、中間配線Ｌｍと、直流電源２の負側バスの間に接続される。第２フライングキャパシタＣ２は、第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６との接続点と、第７スイッチング素子Ｑ７と第８スイッチング素子Ｑ８との接続点との間に接続され、第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８により充放電される。

第３フライングキャパシタ回路１３は、第９スイッチング素子Ｑ９、第１０スイッチング素子Ｑ１０、第１１スイッチング素子Ｑ１１、第１２スイッチング素子Ｑ１２及び第３フライングキャパシタＣ３を含む。第９スイッチング素子Ｑ９、第１０スイッチング素子Ｑ１０、第１１スイッチング素子Ｑ１１及び第１２スイッチング素子Ｑ１２は直列に接続され、直流電源２の正側バスと中間配線Ｌｍの間に接続される。第３フライングキャパシタＣ３は、第９スイッチング素子Ｑ９と第１０スイッチング素子Ｑ１０との接続点と、第１１スイッチング素子Ｑ１１と第１２スイッチング素子Ｑ１２との接続点との間に接続され、第９スイッチング素子Ｑ９－第１２スイッチング素子Ｑ１２により充放電される。

第４フライングキャパシタ回路１４は、第１３スイッチング素子Ｑ１３、第１４スイッチング素子Ｑ１４、第１５スイッチング素子Ｑ１５、第１６スイッチング素子Ｑ１６及び第４フライングキャパシタＣ４を含む。第１３スイッチング素子Ｑ１３、第１４スイッチング素子Ｑ１４、第１５スイッチング素子Ｑ１５及び第１６スイッチング素子Ｑ１６は直列に接続され、中間配線Ｌｍと直流電源２の負側バスの間に接続される。第４フライングキャパシタＣ４は、第１３スイッチング素子Ｑ１３と第１４スイッチング素子Ｑ１４との接続点と、第１５スイッチング素子Ｑ１５と第１６スイッチング素子Ｑ１６との接続点との間に接続され、第１３スイッチング素子Ｑ１３－第１６スイッチング素子Ｑ１６により充放電される。

第１出力回路１５は、第１フライングキャパシタ回路１１の中点（具体的には、第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３との接続点）と、第２フライングキャパシタ回路１２の中点（具体的には、第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７との接続点）との間に接続される。第１出力回路１５は、直列に接続された第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第１９スイッチング素子Ｑ１９及び第２０スイッチング素子Ｑ２０を含む。第１出力回路１５の中点（具体的には、第１８スイッチング素子Ｑ１８と第１９スイッチング素子Ｑ１９との接続点）は、単相３線式の配電線の第１電圧線（Ｕ相線）に接続される。

第２出力回路１６は、第３フライングキャパシタ回路１３の中点（具体的には、第１０スイッチング素子Ｑ１０と第１１スイッチング素子Ｑ１１との接続点）と、第４フライングキャパシタ回路１４の中点（具体的には、第１４スイッチング素子Ｑ１４と第１５スイッチング素子Ｑ１５との接続点）との間に接続される。第２出力回路１６は、直列に接続された第２１スイッチング素子Ｑ２１、第２２スイッチング素子Ｑ２２、第２３スイッチング素子Ｑ２３及び第２４スイッチング素子Ｑ２４を含む。第２出力回路１６の中点（具体的には、第２２スイッチング素子Ｑ２２と第２３スイッチング素子Ｑ２３との接続点）は、単相３線式の配電線の第２電圧線（Ｗ相線）に接続される。

第１フライングキャパシタ回路１１の中点からは、第１スイッチング素子Ｑ１の上側端子に印加されるＥ［Ｖ］と、第４スイッチング素子Ｑ４の下側端子に印加される１／２Ｅ［Ｖ］の間の範囲の電位が出力される。第１フライングキャパシタＣ１は１／４Ｅ［Ｖ］の電圧になるように初期充電（プリチャージ）され、１／４Ｅ［Ｖ］の電圧を中心として充放電が繰り返される。従って、第１フライングキャパシタ回路１１からは、概ね、Ｅ［Ｖ］、３／４Ｅ［Ｖ］、１／２Ｅ［Ｖ］の３レベルの電位が出力される。

第２フライングキャパシタ回路１２の中点からは、第５スイッチング素子Ｑ５の上側端子に印加される１／２Ｅ［Ｖ］と、第８スイッチング素子Ｑ８の下側端子に印加される０［Ｖ］の間の範囲の電位が出力される。第２フライングキャパシタＣ２は１／４Ｅ［Ｖ］の電圧になるように初期充電され、１／４Ｅ［Ｖ］の電圧を中心として充放電が繰り返される。従って、第２フライングキャパシタ回路１２からは、概ね、１／２Ｅ［Ｖ］、１／４Ｅ［Ｖ］、０［Ｖ］の３レベルの電位が出力される。

第３フライングキャパシタ回路１３の中点からは、第９スイッチング素子Ｑ９の上側端子に印加されるＥ［Ｖ］と、第１２スイッチング素子Ｑ１２の下側端子に印加される１／２Ｅ［Ｖ］の間の範囲の電位が出力される。第３フライングキャパシタＣ３は１／４Ｅ［Ｖ］の電圧になるように初期充電され、１／４Ｅ［Ｖ］の電圧を中心として充放電が繰り返される。従って、第３フライングキャパシタ回路１３からは、概ね、Ｅ［Ｖ］、３／４Ｅ［Ｖ］、１／２Ｅ［Ｖ］の３レベルの電位が出力される。

第４フライングキャパシタ回路１４の中点からは、第１３スイッチング素子Ｑ１３の上側端子に印加される１／２Ｅ［Ｖ］と、第１６スイッチング素子Ｑ１６の下側端子に印加される０［Ｖ］の間の範囲の電位が出力される。第４フライングキャパシタＣ４は１／４Ｅ［Ｖ］の電圧になるように初期充電され、１／４Ｅ［Ｖ］の電圧を中心として充放電が繰り返される。従って、第４フライングキャパシタ回路１４からは、概ね、１／２Ｅ［Ｖ］、１／４Ｅ［Ｖ］、０［Ｖ］の３レベルの電位が出力される。

上記の第１スイッチング素子Ｑ１－第２４スイッチング素子Ｑ２４にはそれぞれ、ダイオードが逆並列に形成又は接続される。以下、本実施の形態では第１スイッチング素子Ｑ１－第２４スイッチング素子Ｑ２４に、１５０Ｖ耐圧のＮチャネルＭＯＳＦＥＴを使用する例を想定する。ＮチャネルＭＯＳＦＥＴでは、ソースからドレイン方向に寄生ダイオードが形成される。

なお、第１スイッチング素子Ｑ１－第２４スイッチング素子Ｑ２４にＩＧＢＴ（Insulated Gate Bipolar Transistor）やバイポーラトランジスタを使用してもよい。その場合、第１スイッチング素子Ｑ１－第２４スイッチング素子Ｑ２４に寄生ダイオードは形成されず、第１スイッチング素子Ｑ１－第２４スイッチング素子Ｑ２４にそれぞれ外付けダイオードが逆並列に接続される。

なお、第１スイッチング素子Ｑ１－第２４スイッチング素子Ｑ２４に、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）、ダイヤモンド（Ｃ）などを使用したワイドバンドギャップ半導体で構成されたスイッチング素子を使用してもよい。

第１出力回路１５の中点（具体的には、第１８スイッチング素子Ｑ１８と第１９スイッチング素子Ｑ１９との接続点）と、第２出力回路１６の中点（具体的には、第２２スイッチング素子Ｑ２２と第２３スイッチング素子Ｑ２３との接続点）から、マルチレベルの電圧（図１の回路構成では５レベルの電圧）が出力フィルタ（図１では、第１出力リアクトルＬ２、第２出力リアクトルＬ３、第１出力コンデンサＣ７及び第２出力コンデンサＣ８で構成されている）に出力される。レベル数が多いほど、より正規の正弦波に近い擬似正弦波となる。なお、本実施の形態では第１出力回路１５の中点からＵ相の電力を出力し、第２出力回路１６の中点からＷ相の電力を出力する。

出力フィルタは、第１出力回路１５及び第２出力回路１６から出力される電圧及び電流の高調波成分を減衰させて、電力系統３の正弦波と同期した正弦波に近づける。出力フィルタは、第１出力リアクトルＬ２、第２出力リアクトルＬ３、第１出力コンデンサＣ７及び第２出力コンデンサＣ８を含む。第１出力リアクトルＬ２は、単相３線式の配電線の第１電圧線（Ｕ相線）に挿入される。第２出力リアクトルＬ３は、単相３線式の配電線の第２電圧線（Ｗ相線）に挿入される。第１出力コンデンサＣ７は、単相３線式の配電線の第１電圧線と中性線との間に接続される。第２出力コンデンサＣ８は、単相３線式の配電線の第２電圧線と中性線との間に接続される。

出力フィルタと、単相３線式の電力系統３との間の配電線に第１リレーＲＹ１が挿入される。出力フィルタと、単相３線式の自立出力端子との間の配電線に第２リレーＲＹ２が挿入される。

単相３線式の第１電圧線と中性線の自立出力端子間に第１負荷Ｒ１（Ｕ相負荷）が接続される。単相３線式の第２電圧線と中性線の自立出力端子間に第２負荷Ｒ２（Ｗ相負荷）が接続される。単相３線式の第１電圧線と第２電圧線の自立出力端子間に第３負荷Ｒ３（線間負荷）が接続される。第３負荷Ｒ３として、２００Ｖ機器（例えば、ＩＨクッキングヒータ、電気温水器など）が接続可能である。第１負荷Ｒ１、第２負荷Ｒ２及び第３負荷Ｒ３は、系統停電時に優先的に電源供給を受けることができる特定負荷である。

第１電圧センサ４１は、電力変換装置１のＵ－Ｏ間の出力電圧Ｖｏｕｔ＿ｕｏを計測して制御部３０に出力する。第２電圧センサ４２は、電力変換装置１のＷ－Ｏ間の出力電圧Ｖｏｕｔ＿ｗｏを計測して制御部３０に出力する。第３電圧センサ４３は、電力変換装置１のＵ－Ｗ間の出力電圧Ｖｏｕｔ＿ｕｗを計測して制御部３０に出力する。

第１電圧センサ４１－第３電圧センサ４３は、出力フィルタより後段に設置される。第１電圧センサ４１－第３電圧センサ４３のそれぞれは、例えば分圧抵抗と誤差増幅器を含んで構成される。

第１電流センサ５１は、単相３線式の配電線の第１電圧線に流れる出力電流Ｉｏｕｔ＿Ｕを計測して制御部３０に出力する。第２電流センサ５２は、単相３線式の配電線の第２電圧線に流れる出力電流Ｉｏｕｔ＿Ｗを計測して制御部３０に出力する。第３電流センサ５３は、単相３線式の配電線の中性線に流れる出力電流Ｉｏｕｔ＿Ｏを計測して制御部３０に出力する。第４電流センサ５４は、第１出力リアクトルＬ２に流れるリアクトル電流ＩＬ＿Ｕを計測して制御部３０に出力する。第５電流センサ５５は、第２出力リアクトルＬ３に流れるリアクトル電流ＩＬ＿Ｗを計測して制御部３０に出力する。第１電流センサ５１－第５電流センサ５５のそれぞれは、例えば、ＣＴセンサやホールセンサを含んで構成される。

バランス回路２０は、直流電源２の正側バスと負側バスとの間に接続され、マルチレベルインバータ１０の中点電圧を１／２Ｅに維持するための機能を有する。バランス回路２０は、第１スイッチ部ＳＷ１、第２スイッチ部ＳＷ２、リアクトルＬ１、第１分割コンデンサＣ５及び第２分割コンデンサＣ６を含む。

第１スイッチ部ＳＷ１及び第２スイッチ部ＳＷ２はそれぞれ、一つのスイッチング素子（例えば、ＭＯＳＦＥＴ）で構成されてもよいし、直列又は並列に接続された複数のスイッチング素子で構成されてもよい。

直流電源２の正側バスと負側バスとの間に、第１スイッチ部ＳＷ１と第２スイッチ部ＳＷ２が直列に接続される。直流電源２の正側バスと負側バスとの間に、第１分割コンデンサＣ５と第２分割コンデンサＣ６が直列に接続される。第１スイッチ部ＳＷ１と第２スイッチ部ＳＷ２との間の第１接続点と、第１分割コンデンサＣ５と第２分割コンデンサＣ６との間の第２接続点との間にリアクトルＬ１が接続される。第２接続点には更に、単相３線式の配電線の中性線が接続され、中性線にはマルチレベルインバータ１０の中点が接続される。

制御部３０は、電力変換装置１を統括的に制御する。制御部３０は、ハードウェア資源とソフトウェア資源の協働、又はハードウェア資源のみにより実現できる。ハードウェア資源としてアナログ素子、マイクロコントローラ、ＤＳＰ、ＲＯＭ、ＲＡＭ、ＦＰＧＡ、ＡＳＩＣ、その他のＬＳＩを利用できる。ソフトウェア資源としてファームウェアなどのプログラムを利用できる。

本実施の形態では制御部３０は、マルチレベルインバータ１０の第１スイッチング素子Ｑ１－第２４スイッチング素子Ｑ２４、バランス回路２０の第１スイッチ部ＳＷ１、第２スイッチ部ＳＷ２、第１リレーＲＹ１、第２リレーＲＹ２のオン／オフを制御する。

図２は、図１の電力変換装置１における第１スイッチング素子Ｑ１－第２４スイッチング素子Ｑ２４の系統連系モードにおけるスイッチングパターンをまとめた図である。

図２に示すスイッチングパターンでは、第１スイッチング素子Ｑ１、第５スイッチング素子Ｑ５、第１２スイッチング素子Ｑ１２、第１６スイッチング素子Ｑ１６のグループと、第４スイッチング素子Ｑ４、第８スイッチング素子Ｑ８、第９スイッチング素子Ｑ９、第１３スイッチング素子Ｑ１３のグループが相補関係となる。第２スイッチング素子Ｑ２、第６スイッチング素子Ｑ６、第１１スイッチング素子Ｑ１１、第１５スイッチング素子Ｑ１５のグループと、第３スイッチング素子Ｑ３、第７スイッチング素子Ｑ７、第１０スイッチング素子Ｑ１０、第１４スイッチング素子Ｑ１４のグループが相補関係となる。

また、第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第２３スイッチング素子Ｑ２３、第２４スイッチング素子Ｑ２４のグループは、基本波の正の半周期の期間に常時オンし、負の半周期の期間に常時オフする。第１９スイッチング素子Ｑ１９、第２０スイッチング素子Ｑ２０、第２１スイッチング素子Ｑ２１、第２２スイッチング素子Ｑ２２のグループは、基本波の負の半周期の期間に常時オンし、正の半周期の期間に常時オフする。日本では、基本波は５０Ｈｚ／６０Ｈｚの正弦波である。

図３（ａ）－（ｄ）は、図２に示すスイッチングパターンの正の半周期のスイッチングパターンを示す回路図である。図４（ａ）－（ｄ）は、図２に示すスイッチングパターンの負の半周期のスイッチングパターンを示す回路図である。なお、図面の簡略化のためＭＯＳＦＥＴを単純なスイッチ記号で描いている。

図３（ａ）に示すように、マルチレベルインバータ１０から＋０を出力する場合、制御部３０は、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４、第７スイッチング素子Ｑ７、第８スイッチング素子Ｑ８、第９スイッチング素子Ｑ９、第１０スイッチング素子Ｑ１０、第１３スイッチング素子Ｑ１３、第１４スイッチング素子Ｑ１４、第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第２３スイッチング素子Ｑ２３及び第２４スイッチング素子Ｑ２４をオン状態に制御し、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第１１スイッチング素子Ｑ１１、第１２スイッチング素子Ｑ１２、第１５スイッチング素子Ｑ１５、第１６スイッチング素子Ｑ１６、第１９スイッチング素子Ｑ１９、第２０スイッチング素子Ｑ２０、第２１スイッチング素子Ｑ２１及び第２２スイッチング素子Ｑ２２をオフ状態に制御する。

図３（ｂ）に示すように、直流電源２から第１フライングキャパシタＣ１及び第４フライングキャパシタＣ４を充電しつつ、マルチレベルインバータ１０から＋１／２Ｅを出力する場合、制御部３０は、第１スイッチング素子Ｑ１、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第７スイッチング素子Ｑ７、第１０スイッチング素子Ｑ１０、第１２スイッチング素子Ｑ１２、第１４スイッチング素子Ｑ１４、第１６スイッチング素子Ｑ１６、第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第２３スイッチング素子Ｑ２３及び第２４スイッチング素子Ｑ２４をオン状態に制御し、第２スイッチング素子Ｑ２、第４スイッチング素子Ｑ４、第６スイッチング素子Ｑ６、第８スイッチング素子Ｑ８、第９スイッチング素子Ｑ９、第１１スイッチング素子Ｑ１１、第１３スイッチング素子Ｑ１３、第１５スイッチング素子Ｑ１５、第１９スイッチング素子Ｑ１９、第２０スイッチング素子Ｑ２０、第２１スイッチング素子Ｑ２１及び第２２スイッチング素子Ｑ２２をオフ状態に制御する。

図３（ｃ）に示すように、第１フライングキャパシタＣ１及び第４フライングキャパシタＣ４から電力系統３に放電しつつ、マルチレベルインバータ１０から＋１／２Ｅを出力する場合、制御部３０は、第２スイッチング素子Ｑ２、第４スイッチング素子Ｑ４、第６スイッチング素子Ｑ６、第８スイッチング素子Ｑ８、第９スイッチング素子Ｑ９、第１１スイッチング素子Ｑ１１、第１３スイッチング素子Ｑ１３、第１５スイッチング素子Ｑ１５、第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第２３スイッチング素子Ｑ２３及び第２４スイッチング素子Ｑ２４をオン状態に制御し、第１スイッチング素子Ｑ１、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第７スイッチング素子Ｑ７、第１０スイッチング素子Ｑ１０、第１２スイッチング素子Ｑ１２、第１４スイッチング素子Ｑ１４、第１６スイッチング素子Ｑ１６、第１９スイッチング素子Ｑ１９、第２０スイッチング素子Ｑ２０、第２１スイッチング素子Ｑ２１及び第２２スイッチング素子Ｑ２２をオフ状態に制御する。

制御部３０は、図３（ｂ）に示すスイッチングパターンと、図３（ｃ）に示すスイッチングパターンを交互に繰り返すことにより、マルチレベルインバータ１０から＋１／２Ｅを出力させることができる。

図３（ｄ）に示すように、マルチレベルインバータ１０から＋Ｅを出力する場合、制御部３０は、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第１１スイッチング素子Ｑ１１、第１２スイッチング素子Ｑ１２、第１５スイッチング素子Ｑ１５、第１６スイッチング素子Ｑ１６、第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第２３スイッチング素子Ｑ２３及び第２４スイッチング素子Ｑ２４をオン状態に制御し、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４、第７スイッチング素子Ｑ７、第８スイッチング素子Ｑ８、第９スイッチング素子Ｑ９、第１０スイッチング素子Ｑ１０、第１３スイッチング素子Ｑ１３、第１４スイッチング素子Ｑ１４、第１９スイッチング素子Ｑ１９、第２０スイッチング素子Ｑ２０、第２１スイッチング素子Ｑ２１及び第２２スイッチング素子Ｑ２２をオフ状態に制御する。

図４（ａ）に示すように、マルチレベルインバータ１０から－０を出力する場合、制御部３０は、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第１１スイッチング素子Ｑ１１、第１２スイッチング素子Ｑ１２、第１５スイッチング素子Ｑ１５、第１６スイッチング素子Ｑ１６、第１９スイッチング素子Ｑ１９、第２０スイッチング素子Ｑ２０、第２１スイッチング素子Ｑ２１及び第２２スイッチング素子Ｑ２２をオン状態に制御し、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４、第７スイッチング素子Ｑ７、第８スイッチング素子Ｑ８、第９スイッチング素子Ｑ９、第１０スイッチング素子Ｑ１０、第１３スイッチング素子Ｑ１３、第１４スイッチング素子Ｑ１４、第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第２３スイッチング素子Ｑ２３及び第２４スイッチング素子Ｑ２４をオフ状態に制御する。

図４（ｂ）に示すように、直流電源２から第２フライングキャパシタＣ２及び第３フライングキャパシタＣ３を充電しつつ、マルチレベルインバータ１０から－１／２Ｅを出力する場合、制御部３０は、第２スイッチング素子Ｑ２、第４スイッチング素子Ｑ４、第６スイッチング素子Ｑ６、第８スイッチング素子Ｑ８、第９スイッチング素子Ｑ９、第１１スイッチング素子Ｑ１１、第１３スイッチング素子Ｑ１３、第１５スイッチング素子Ｑ１５、第１９スイッチング素子Ｑ１９、第２０スイッチング素子Ｑ２０、第２１スイッチング素子Ｑ２１及び第２２スイッチング素子Ｑ２２をオン状態に制御し、第１スイッチング素子Ｑ１、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第７スイッチング素子Ｑ７、第１０スイッチング素子Ｑ１０、第１２スイッチング素子Ｑ１２、第１４スイッチング素子Ｑ１４、第１６スイッチング素子Ｑ１６、第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第２３スイッチング素子Ｑ２３及び第２４スイッチング素子Ｑ２４をオフ状態に制御する。

図４（ｃ）に示すように、第２フライングキャパシタＣ２及び第３フライングキャパシタＣ３から電力系統３に放電しつつ、マルチレベルインバータ１０から－１／２Ｅを出力する場合、制御部３０は、第１スイッチング素子Ｑ１、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第７スイッチング素子Ｑ７、第１０スイッチング素子Ｑ１０、第１２スイッチング素子Ｑ１２、第１４スイッチング素子Ｑ１４、第１６スイッチング素子Ｑ１６、第１９スイッチング素子Ｑ１９、第２０スイッチング素子Ｑ２０、第２１スイッチング素子Ｑ２１及び第２２スイッチング素子Ｑ２２をオン状態に制御し、第２スイッチング素子Ｑ２、第４スイッチング素子Ｑ４、第６スイッチング素子Ｑ６、第８スイッチング素子Ｑ８、第９スイッチング素子Ｑ９、第１１スイッチング素子Ｑ１１、第１３スイッチング素子Ｑ１３、第１５スイッチング素子Ｑ１５、第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第２３スイッチング素子Ｑ２３及び第２４スイッチング素子Ｑ２４をオフ状態に制御する。

制御部３０は、図４（ｂ）に示すスイッチングパターンと、図４（ｃ）に示すスイッチングパターンを交互に繰り返すことにより、マルチレベルインバータ１０から－１／２Ｅを出力させることができる。

図４（ｄ）に示すように、マルチレベルインバータ１０から－Ｅを出力する場合、制御部３０は、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４、第７スイッチング素子Ｑ７、第８スイッチング素子Ｑ８、第９スイッチング素子Ｑ９、第１０スイッチング素子Ｑ１０、第１３スイッチング素子Ｑ１３、第１４スイッチング素子Ｑ１４、第１９スイッチング素子Ｑ１９、第２０スイッチング素子Ｑ２０、第２１スイッチング素子Ｑ２１及び第２２スイッチング素子Ｑ２２をオン状態に制御し、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第１１スイッチング素子Ｑ１１、第１２スイッチング素子Ｑ１２、第１５スイッチング素子Ｑ１５、第１６スイッチング素子Ｑ１６、第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第２３スイッチング素子Ｑ２３及び第２４スイッチング素子Ｑ２４をオフ状態に制御する。

図５は、５レベル（＋Ｅ、＋１／２Ｅ、０、－１／２Ｅ、－Ｅ）の電圧で生成される擬似正弦波を示す図である。図６は、図５に示した疑似正弦波の各区間のマルチレベルインバータ１０のＵ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗ、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏ、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏをまとめた図である。

区間（ａ）ではマルチレベルインバータ１０から、Ｕ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗとして＋１／２Ｅと０が交互に出力され、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏとして＋１／４Ｅと０が交互に出力され、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏとして－１／４Ｅと０が交互に出力される。区間（ｂ）ではマルチレベルインバータ１０から、Ｕ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗとして＋Ｅと＋１／２Ｅが交互に出力され、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏとして＋１／２Ｅと＋１／４Ｅが交互に出力され、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏとして－１／２Ｅと－１／４Ｅが交互に出力される。区間（ｃ）ではマルチレベルインバータ１０から、Ｕ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗとして＋１／２と０が交互に出力され、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏとして＋１／４Ｅと０が交互に出力され、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏとして－１／４Ｅと０が交互に出力される。

区間（ｄ）ではマルチレベルインバータ１０から、Ｕ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗとして－１／２と０が交互に出力され、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏとして－１／４Ｅと０が交互に出力され、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏとして＋１／４Ｅと０が交互に出力される。区間（ｅ）ではマルチレベルインバータ１０から、Ｕ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗとして－Ｅと－１／２Ｅが交互に出力され、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏとして－１／２Ｅと－１／４Ｅが交互に出力され、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏとして＋１／２Ｅと＋１／４Ｅが交互に出力される。区間（ｆ）ではマルチレベルインバータ１０から、Ｕ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗとして－１／２Ｅと０が交互に出力され、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏとして－１／４Ｅと０が交互に出力され、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏとして＋１／４Ｅと０が交互に出力される。

いずれの区間でも、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏ及びＷ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏの絶対値は、Ｕ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗの１／２になる。このように、マルチレベルインバータ１０は、単相３線式の配電線の第１電圧線と中性線間に、＋１／２Ｅ、＋１／４Ｅ、０、－１／４Ｅ、－１／２Ｅのいずれかを出力し、第２電圧線と中性線間に、＋１／２Ｅ、＋１／４Ｅ、０、－１／４Ｅ、－１／２Ｅのいずれかを出力し、第１電圧線と第２電圧線間に、＋Ｅ、＋１／２Ｅ、０、－１／２Ｅ、－Ｅのいずれかを出力する。

電力変換装置１を系統連系モードで運転させる際、制御部３０は、第１リレーＲＹ１をオン状態及び第２リレーＲＹ２をオフ状態に制御する。制御部３０は、第４電流センサ５４により計測される第１出力リアクトルＬ２に流れる電流、又は第５電流センサ５５により計測される第２出力リアクトルＬ３に流れる電流が、目標電流値を維持するように、第１スイッチング素子Ｑ１－第２４スイッチング素子Ｑ２４を制御する。より具体的には、制御部３０は、計測される電流値が目標電流値を維持するように第１スイッチング素子Ｑ１－第１６スイッチング素子Ｑ１６をＰＷＭ(Pulse Width Modulation)制御する。

系統連系モードでは、制御部３０は、第１スイッチ部ＳＷ１及び第２スイッチ部ＳＷ２の動作を停止させる。系統連系モードでは、マルチレベルインバータ１０からの出力電流がＯ相に電流が流れないため、第１分割コンデンサＣ５と第２分割コンデンサＣ６の分圧バランスは基本的に崩れず、バランス回路２０を動作させる必要はない。

電力変換装置１を自立運転モードで運転させる際、制御部３０は、第１リレーＲＹ１をオフ状態及び第２リレーＲＹ２をオン状態に制御する。自立運転モードでは電力系統３と切断されるため、第１負荷Ｒ１－第３負荷Ｒ３の電圧を電力変換装置１で規定する必要がある。

自立運転モードでは、制御部３０は、第１電圧センサ４１で計測される電力変換装置１のＵ－Ｏ間の出力電圧Ｖｏｕｔ＿ｕｏが、第３電圧センサ４３で計測されるＵ－Ｗ間の出力電圧Ｖｏｕｔ＿ｕｗに対して１／２になるように、マルチレベルインバータ１０のＵ相の第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８及び第１７スイッチング素子Ｑ１７－第２０スイッチング素子Ｑ２０をＰＷＭ制御する。同時に制御部３０は、第２電圧センサ４２で計測されるＷ－Ｏ間の出力電圧Ｖｏｕｔ＿ｕｏが、第３電圧センサ４３で計測されるＵ－Ｗ間の出力電圧Ｖｏｕｔ＿ｕｗに対して１／２になるように、マルチレベルインバータ１０のＷ相の第９スイッチング素子Ｑ９－第１６スイッチング素子Ｑ１６及び第２１スイッチング素子Ｑ２１－第２４スイッチング素子Ｑ２４をＰＷＭ制御する。

自立運転モードでは、制御部３０は、マルチレベルインバータ１０の中点電圧（＝第１分割コンデンサＣ５と第２分割コンデンサＣ６の中点電圧）が、１／２Ｅになるように、第１スイッチ部ＳＷ１及び第２スイッチ部ＳＷ２を制御する。制御部３０は、第１分割コンデンサＣ５に並列に接続された電圧センサ（不図示）と、第２分割コンデンサＣ６に並列に接続された電圧センサ（不図示）の少なくとも一方で計測された電圧をもとに、マルチレベルインバータ１０の中点電圧を計測する。

マルチレベルインバータ１０の中点電圧が１／２Ｅより高い場合、制御部３０は、第１スイッチ部ＳＷ１がオフ状態で第２スイッチ部ＳＷ２がオン状態の期間を増加させて、マルチレベルインバータ１０の中点電圧を低下させる。反対に、マルチレベルインバータ１０の中点電圧が１／２Ｅより低い場合、制御部３０は、第１スイッチ部ＳＷ１がオン状態で第２スイッチ部ＳＷ２がオフ状態の期間を増加させて、マルチレベルインバータ１０の中点電圧を上昇させる。

第１電圧線と中性線間に接続される第１負荷Ｒ１（Ｕ相負荷）の消費電力と、第２電圧線と中性線間に接続される第２負荷Ｒ２（Ｗ相負荷）の消費電力が異なる場合、第１電圧線に流れる電流と第２電圧線に流れる電流の差分電流が、中性線を経由してマルチレベルインバータ１０とバランス回路２０に流れる。具体的には当該差分電流が、中性線を経由して、マルチレベルインバータ１０のＵ相レグ又はＷ相レグに流れる電流と、第１分割コンデンサＣ５及び第２分割コンデンサＣ６に流れる電流と、リアクトルＬ１に流れる電流に分かれる。

図７は、第１負荷Ｒ１（Ｕ相負荷）と第２負荷Ｒ２（Ｗ相負荷）がバランスしている時の電力変換装置１の出力電圧Ｖｏｕｔ、マルチレベルインバータ１０の出力電圧Ｖｉｎｖ、電力変換装置１の出力電流Ｉｏｕｔのシミュレーション波形を示す図である。図７に示す例では、第１負荷Ｒ１（Ｕ相負荷）の消費電力が３ｋＷ、第２負荷Ｒ２（Ｗ相負荷）の消費電力が３ｋＷ、第３負荷Ｒ３（線間負荷）は非接続とし、直流電源２のバス電圧Ｖｂｕｓが４００Ｖとする。

この場合、電力変換装置１のＵ－Ｏ間の出力電圧Ｖｏｕｔ＿ｕｏは１００Ｖｒｍｓ、Ｗ－Ｏ間の出力電圧Ｖｏｕｔ＿ｗｏは１００Ｖｒｍｓ、Ｕ－Ｗ間の出力電圧Ｖｏｕｔ＿ｕｗは２００Ｖｍｓ、Ｕ相の出力電流Ｉｏｕｔ＿Ｕは３０Ａｒｍｓ、Ｗ相の出力電流Ｉｏｕｔ＿Ｗは３０Ａｒｍｓ、Ｏ相の出力電流Ｉｏｕｔ＿ｏは０Ａｒｍｓになる。

図８は、第１負荷Ｒ１（Ｕ相負荷）と第２負荷Ｒ２（Ｗ相負荷）がバランスしていない時の電力変換装置１の出力電圧Ｖｏｕｔ、マルチレベルインバータ１０の出力電圧Ｖｉｎｖ、電力変換装置１の出力電流Ｉｏｕｔのシミュレーション波形を示す図である。図８に示す例では、第１負荷Ｒ１（Ｕ相負荷）の消費電力が３ｋＷ、第２負荷Ｒ２（Ｗ相負荷）の消費電力が１ｋＷ、第３負荷Ｒ３（線間負荷）は非接続とし、直流電源２のバス電圧Ｖｂｕｓが４００Ｖとする。

この場合、電力変換装置１のＵ－Ｏ間の出力電圧Ｖｏｕｔ＿ｕｏは１００Ｖｒｍｓ、Ｗ－Ｏ間の出力電圧Ｖｏｕｔ＿ｗｏは１００Ｖｒｍｓ、Ｕ－Ｗ間の出力電圧Ｖｏｕｔ＿ｕｗは２００Ｖｍｓ、Ｕ相の出力電流Ｉｏｕｔ＿Ｕは３０Ａｒｍｓ、Ｗ相の出力電流Ｉｏｕｔ＿Ｗは１０Ａｒｍｓ、Ｏ相の出力電流Ｉｏｕｔ＿ｏは２０Ａｒｍｓになる。

図７に示した第１負荷Ｒ１（Ｕ相負荷）と第２負荷Ｒ２（Ｗ相負荷）がバランスしている時と、図８に示した第１負荷Ｒ１（Ｕ相負荷）と第２負荷Ｒ２（Ｗ相負荷）がバランスしていない時のいずれにおいても、バランス回路２０により、マルチレベルインバータ１０の中点電圧Ｖｍｉｄが２００Ｖに制御されている。

図９（ａ）－（ｃ）は、フライングキャパシタ回路の構成例を示す図である。図９（ａ）は１段のフライングキャパシタ回路を示す。図９（ａ）に示すフライングキャパシタ回路は、直列接続された４つのスイッチング素子Ｑ２ａ、Ｑ１ａ、Ｑ１ｂ、Ｑ２ｂ及び１つのキャパシタＣａ１を備える。キャパシタＣａ１は、スイッチング素子Ｑ２ａ、Ｑ１ａ間の接続点とスイッチング素子Ｑ１ｂ、Ｑ２ｂ間の接続点との間に接続される。キャパシタＣａ１には、１／４Ｅの電圧が充電される。

図９（ｂ）は２段のフライングキャパシタ回路を示す。２段のフライングキャパシタ回路では、直列接続された６つのスイッチング素子Ｑ３ａ、Ｑ２ａ、Ｑ１ａ、Ｑ１ｂ、Ｑ２ｂ、Ｑ３ｂ及び２つのキャパシタＣａ１、Ｃａ２を備える。キャパシタＣａ１は、スイッチング素子Ｑ２ａ、Ｑ１ａ間の接続点とスイッチング素子Ｑ１ｂ、Ｑ２ｂ間の接続点との間に接続される。キャパシタＣａ１には、１／６Ｅの電圧が充電される。キャパシタＣａ２は、スイッチング素子Ｑ３ａ、Ｑ２ａ間の接続点とスイッチング素子Ｑ２ｂ、Ｑ３ｂ間の接続点との間に接続される。キャパシタＣａ２には、２／６Ｅの電圧が充電される。

図９（ｃ）は３段のフライングキャパシタ回路を示す。３段のフライングキャパシタ回路では、直列接続された８つのスイッチング素子Ｑ４ａ、Ｑ３ａ、Ｑ２ａ、Ｑ１ａ、Ｑ１ｂ、Ｑ２ｂ、Ｑ３ｂ、Ｑ４ｂ及び３つのキャパシタＣａ１、Ｃａ２、Ｃａ３を備える。キャパシタＣａ１は、スイッチング素子Ｑ２ａ、Ｑ１ａ間の接続点とスイッチング素子Ｑ１ｂ、Ｑ２ｂ間の接続点との間に接続される。キャパシタＣａ１には、１／８Ｅの電圧が充電される。キャパシタＣａ２は、スイッチング素子Ｑ３ａ、Ｑ２ａ間の接続点とスイッチング素子Ｑ２ｂ、Ｑ３ｂ間の接続点との間に接続される。キャパシタＣａ２には、２／８Ｅの電圧が充電される。キャパシタＣａ３は、スイッチング素子Ｑ４ａ、Ｑ３ａ間の接続点とスイッチング素子Ｑ３ｂ、Ｑ４ｂ間の接続点との間に接続される。キャパシタＣａ３には、３／８Ｅの電圧が充電される。

図１０は、Ｎ段のフライングキャパシタ回路を示す。Ｎ段のフライングキャパシタ回路では、直列接続された（２Ｎ＋２）個のスイッチング素子Ｑ（ｎ＋１）ａ、Ｑｎａ、・・・、Ｑ４ａ、Ｑ３ａ、Ｑ２ａ、Ｑ１ａ、Ｑ１ｂ、Ｑ２ｂ、Ｑ３ｂ、Ｑ４ｂ、・・・、Ｑｎｂ、Ｑ（ｎ＋１）ｂ及びＮ個のキャパシタＣａ１、Ｃａ２、Ｃａ３、・・・、Ｃａｎを備える。キャパシタＣａ１は、スイッチング素子Ｑ２ａ、Ｑ１ａ間の接続点とスイッチング素子Ｑ１ｂ、Ｑ２ｂ間の接続点との間に接続される。キャパシタＣａ１には、１／（２Ｎ＋２）Ｅの電圧が充電される。キャパシタＣａ２は、スイッチング素子Ｑ３ａ、Ｑ２ａ間の接続点とスイッチング素子Ｑ２ｂ、Ｑ３ｂ間の接続点との間に接続される。キャパシタＣａ２には、２／（２Ｎ＋２）Ｅの電圧が充電される。キャパシタＣａ３は、スイッチング素子Ｑ４ａ、Ｑ３ａ間の接続点とスイッチング素子Ｑ３ｂ、Ｑ４ｂ間の接続点との間に接続される。キャパシタＣａ３には、３／（２Ｎ＋２）Ｅの電圧が充電される。キャパシタＣａｎは、スイッチング素子Ｑ（ｎ＋１）ａ、Ｑｎａ間の接続点とスイッチング素子Ｑｎｂ、Ｑ（ｎ＋１）ｂ間の接続点との間に接続される。キャパシタＣａｎには、Ｎ／（２Ｎ＋２）Ｅの電圧が充電される。

図１に示したマルチレベルインバータ１０には、図９（ａ）に示す１段のフライングキャパシタ回路を使用している。１段のフライングキャパシタ回路を使用するとマルチレベルインバータ１０から５レベル（＋Ｅ、＋１／２Ｅ、０、－１／２Ｅ、－Ｅ）の電圧を出力可能となる。

図９（ｂ）に示す２段のフライングキャパシタ回路を使用する場合、マルチレベルインバータ１０から７レベル（＋Ｅ、＋２／３Ｅ、＋１／３Ｅ、０、－１／３Ｅ、－２／３Ｅ、－Ｅ）の電圧を出力可能となる。図９（ｃ）に示す３段のフライングキャパシタ回路を使用する場合、マルチレベルインバータ１０から９レベル（＋Ｅ、＋３／４Ｅ、＋２／４Ｅ、＋１／４Ｅ、０、－１／４Ｅ、－２／４Ｅ、－３／４Ｅ、－Ｅ）の電圧を出力可能となる。図１０に示すＮ段のフライングキャパシタ回路を使用する場合、マルチレベルインバータ１０から（２Ｎ＋３）種類の電圧を出力可能となる。

図１１は、２段のフライングキャパシタ回路を使用したマルチレベルインバータ１０により、７レベル（＋Ｅ、＋２／３Ｅ、＋１／３Ｅ、０、－１／３Ｅ、－２／３Ｅ、－Ｅ）の電圧で生成される擬似正弦波を示す図である。図１２は、図１１に示した疑似正弦波の各区間のマルチレベルインバータ１０のＵ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗ、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏ、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏをまとめた図である。

区間（ａ）ではマルチレベルインバータ１０から、Ｕ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗとして＋１／３Ｅと０が交互に出力され、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏとして＋１／６Ｅと０が交互に出力され、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏとして－１／６Ｅと０が交互に出力される。区間（ｂ）ではマルチレベルインバータ１０から、Ｕ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗとして＋２／３Ｅと＋１／３Ｅが交互に出力され、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏとして＋１／３Ｅと＋１／６Ｅが交互に出力され、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏとして－１／３Ｅと－１／６Ｅが交互に出力される。区間（ｃ）ではマルチレベルインバータ１０から、Ｕ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗとして＋Ｅと＋２／３Ｅが交互に出力され、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏとして＋１／２Ｅと＋１／３Ｅが交互に出力され、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏとして－１／２Ｅと－１／３Ｅが交互に出力される。区間（ｄ）ではマルチレベルインバータ１０から、Ｕ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗとして＋２／３Ｅと＋１／３Ｅが交互に出力され、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏとして＋１／３Ｅと＋１／６Ｅが交互に出力され、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏとして－１／３Ｅと－１／６Ｅが交互に出力される。区間（ｅ）ではマルチレベルインバータ１０から、Ｕ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗとして＋１／３Ｅと０が交互に出力され、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏとして＋１／６Ｅと０が交互に出力され、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏとして－１／６Ｅと０が交互に出力される。

区間（ｆ）ではマルチレベルインバータ１０から、Ｕ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗとして－１／３Ｅと０が交互に出力され、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏとして－１／６Ｅと０が交互に出力され、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏとして＋１／６Ｅと０が交互に出力される。区間（ｇ）ではマルチレベルインバータ１０から、Ｕ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗとして－２／３Ｅと－１／３Ｅが交互に出力され、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏとして－１／３Ｅと－１／６Ｅが交互に出力され、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏとして＋１／３Ｅと＋１／６Ｅが交互に出力される。区間（ｈ）ではマルチレベルインバータ１０から、Ｕ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗとして－Ｅと－２／３Ｅが交互に出力され、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏとして－１／２Ｅと－１／３Ｅが交互に出力され、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏとして＋１／２Ｅと＋１／３Ｅが交互に出力される。区間（ｉ）ではマルチレベルインバータ１０から、Ｕ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗとして－２／３Ｅと－１／３Ｅが交互に出力され、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏとして－１／３Ｅと－１／６Ｅが交互に出力され、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏとして＋１／３Ｅと＋１／６Ｅが交互に出力される。区間（ｊ）ではマルチレベルインバータ１０から、Ｕ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗとして－１／３Ｅと０が交互に出力され、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏとして－１／６Ｅと０が交互に出力され、Ｗ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏとして＋１／６Ｅと０が交互に出力される。

いずれの区間でも、Ｕ－Ｏ間の出力電圧Ｖｉｎｖ＿ｕｏ及びＷ－Ｏ間の出力電圧Ｖｉｎｖ＿ｗｏは、Ｕ－Ｗ間の出力電圧Ｖｉｎｖ＿ｕｗの１／２になる。このように、２段のフライングキャパシタ回路を使用したマルチレベルインバータ１０は、単相３線式の配電線の第１電圧線と中性線間に、＋１／２Ｅ、＋１／３Ｅ、＋１／６Ｅ、０、－１／６Ｅ、－１／３Ｅ、－１／２Ｅのいずれかを出力し、第２電圧線と中性線間に、＋１／２Ｅ、＋１／３Ｅ、＋１／６Ｅ、０、－１／６Ｅ、－１／３Ｅ、－１／２Ｅのいずれかを出力し、第１電圧線と第２電圧線間に、＋Ｅ、＋２／３Ｅ、＋１／３Ｅ、０、－１／３Ｅ、－２／３Ｅ、－Ｅのいずれかを出力する。

上述したように、１段のフライングキャパシタ回路を使用したマルチレベルインバータ１０は、単相３線式の配電線の第１電圧線と中性線間に、＋１／２Ｅ、＋１／４Ｅ、０、－１／４Ｅ、－１／２Ｅのいずれかを出力し、第２電圧線と中性線間に、＋１／２Ｅ、＋１／４Ｅ、０、－１／４Ｅ、－１／２Ｅのいずれかを出力し、第１電圧線と第２電圧線間に、＋Ｅ、＋１／２Ｅ、０、－１／２Ｅ、－Ｅのいずれかを出力する。

Ｎ（Ｎは自然数）段のフライングキャパシタ回路を使用したマルチレベルインバータ１０は、単相３線式の配電線の第１電圧線と中性線間に、＋１／２Ｅから－１／２Ｅの範囲の（２Ｎ＋３）種類の電圧を出力し、第２電圧線と中性線間に、＋１／２Ｅから－１／２Ｅの範囲の（２Ｎ＋３）種類の電圧を出力し、第１電圧線と第２電圧線間に、＋Ｅから－Ｅの範囲の（２Ｎ＋３）種類の電圧を出力する。

以上説明したように実施の形態１によれば、マルチレベルインバータ１０とバランス回路２０を組み合わせることにより、単相３線式の自立出力に対応しつつ、高効率で小型の電力変換装置１を実現できる。従って、系統停電時に１００Ｖ機器と２００Ｖ機器の両方を使用可能である。また、バランス回路２０でＵ－Ｏ間電圧を１００Ｖ、Ｗ－Ｏ間電圧を１００Ｖ、Ｕ－Ｗ間電圧を２００Ｖに制御することにより、商用トランス方式で制御する場合と比較して、小型化、軽量化、低コスト化を実現できる。

また実施の形態１では、第１スイッチング素子Ｑ１－第２４スイッチング素子Ｑ２４の耐圧を低下させることが可能となる。通常のＨブリッジ構成のインバータでは４つのスイッチング素子に、６００Ｖ耐圧のＩＧＢＴが使用されることが多い。これに対して、図１に示した５レベル出力のマルチレベルインバータ１０では、第１スイッチング素子Ｑ１－第２４スイッチング素子Ｑ２４に、１５０Ｖ耐圧のＭＯＳＦＥＴを使用できる。これにより、オン抵抗の減少とスイッチング速度ｔｒ／ｔｆの高速化が可能となり、スイッチング素子の低損失化が可能となる。この場合、スイッチング素子の導通損失とスイッチング損失の両方を低減できる。

スイッチング速度ｔｒ／ｔｆの高速化により、スイッチング周波数を上昇させることが可能となる。例えば、６００Ｖ耐圧のＩＧＢＴを１５０Ｖ耐圧のＭＯＳＦＥＴに置き換えた場合、２０ｋＨｚから６０ｋＨｚに３倍の高周波化が可能となる。これにより、受動部品、特にＡＣリアクトル（第１出力リアクトルＬ２及び第２出力リアクトルＬ３）の低損失化、小型化、軽量化、低コスト化が可能となる。ＡＣリアクトルの銅損と鉄損の両方を低減できる。

スイッチング素子の低損失化により、冷却部品(例えば、ヒートシンク)の小型化、軽量化、低コスト化が可能となる。又は、ファンレス化により、小型化、軽量化、低コスト化、長寿命化が可能となる。これにより、電力変換装置１の筐体を小型化、軽量化、低コスト化が可能となる。

スイッチング素子の低損失化及びスイッチング速度ｔｒ／ｔｆの高速化により、電力変換損失を低減できるため、太陽電池の発電電力の自家消費又は売電を増加させることが可能となる。これにより、電気料金の節約又は売電料金の増加による経済メリットを享受できる。また、電力系統３から蓄電池への充電、又は蓄電池から宅内負荷への放電においても、電力変換損失を低減できるため、電気料金の節約による経済メリットを享受できる。

図１３は、実施の形態２に係る電力変換装置１の構成を説明するための図である。実施の形態２に係る電力変換装置１は、図１に示した実施の形態１に係る電力変換装置１と比較して、マルチレベルインバータ１０の構成が異なる。

実施の形態２に係るマルチレベルインバータ１０は、実施の形態１に係るマルチレベルインバータ１０と比較して、第３フライングキャパシタ回路１３、第４フライングキャパシタ回路１４、第１出力回路１５及び第２出力回路１６が省略され、Ｈブリッジ回路１７が追加された構成である。

Ｈブリッジ回路１７は、第９スイッチング素子Ｑ９、第１０スイッチング素子Ｑ１０、第１１スイッチング素子Ｑ１１及び第１２スイッチング素子Ｑ１２を含む。第１フライングキャパシタ回路１１の中点と第２フライングキャパシタ回路１２の中点との間に、第９スイッチング素子Ｑ９と第１０スイッチング素子Ｑ１０が直列に接続され、更に第１１スイッチング素子Ｑ１１と第１２スイッチング素子Ｑ１２が直列に接続される。第９スイッチング素子Ｑ９と第１０スイッチング素子Ｑ１０との間の接続点が、単相３線式の配電線の第１電圧線（Ｕ相線）に接続され、第１１スイッチング素子Ｑ１１と第１２スイッチング素子Ｑ１２との間の接続点が、単相３線式の配電線の第２電圧線（Ｗ相線）に接続される。Ｈブリッジ回路１７は、マルチレベルインバータ１０の出力極性を切り替えることができる。

第９スイッチング素子Ｑ９及び第１２スイッチング素子Ｑ１２は、基本波の正の半周期の期間に常時オンし、負の半周期の期間に常時オフする。第１０スイッチング素子Ｑ１０及び第１１スイッチング素子Ｑ１１は、基本波の正の半周期の期間に常時オフし、負の半周期の期間に常時オンする。

図１３に示す実施の形態２に係るマルチレベルインバータ１０からも、図１に示した実施の形態１に係るマルチレベルインバータ１０と同様に、５レベル（＋Ｅ、＋１／２Ｅ、０、－１／２Ｅ、－Ｅ）の電圧を出力することができる。

以上説明したように実施の形態２によれば、実施の形態１と同様の効果を奏する。

図１４は、実施の形態３に係る電力変換装置１の構成を説明するための図である。実施の形態３に係る電力変換装置１も、図１に示した実施の形態１に係る電力変換装置１と比較して、マルチレベルインバータ１０の構成が異なる。

実施の形態３に係るマルチレベルインバータ１０は、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６及び第１フライングキャパシタＣ１で１段の第１フライングキャパシタ回路を構成する。同様に、第１１スイッチング素子Ｑ１１、第１２スイッチング素子Ｑ１２、第１３スイッチング素子Ｑ１３、第１４スイッチング素子Ｑ１４及び第２フライングキャパシタＣ２で１段の第２フライングキャパシタ回路を構成する。

第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第７スイッチング素子Ｑ７、第８スイッチング素子Ｑ８、第９スイッチング素子Ｑ９、第１０スイッチング素子Ｑ１０、第１５スイッチング素子Ｑ１５、第１６スイッチング素子Ｑ１６、第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第１９スイッチング素子Ｑ１９、第２０スイッチング素子Ｑ２０、第２１スイッチング素子Ｑ２１、第２２スイッチング素子Ｑ２２、第２３スイッチング素子Ｑ２３及び第２４スイッチング素子Ｑ２４により、マルチレベルインバータ１０の出力極性を切り替えることができる。

第１フライングキャパシタ回路の上側に接続された第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第２フライングキャパシタ回路の下側に接続された第１５スイッチング素子Ｑ１５、第１６スイッチング素子Ｑ１６、第１フライングキャパシタ回路の下側と第２フライングキャパシタ回路の上側を結ぶ経路に挿入された第１９スイッチング素子Ｑ１９、第２０スイッチング素子Ｑ２０、第２１スイッチング素子Ｑ２１、第２２スイッチング素子Ｑ２２のグループは、基本波の正の半周期の期間に常時オンし、負の半周期の期間に常時オフする。

第１フライングキャパシタ回路の下側に接続された第７スイッチング素子Ｑ７、第８スイッチング素子Ｑ８、第２フライングキャパシタ回路の上側に接続された第９スイッチング素子Ｑ９、第１０スイッチング素子Ｑ１０、第１フライングキャパシタ回路の上側と第２フライングキャパシタ回路の下側を結ぶ経路に挿入された第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第２３スイッチング素子Ｑ２３、第２４スイッチング素子Ｑ２４のグループは、基本波の正の半周期の期間に常時オフし、負の半周期の期間に常時オンする。

図１４に示す実施の形態３に係るマルチレベルインバータ１０からも、図１に示した実施の形態１に係るマルチレベルインバータ１０と同様に、５レベル（＋Ｅ、＋１／２Ｅ、０、－１／２Ｅ、－Ｅ）の電圧を出力することができる。

以上説明したように実施の形態３によれば、実施の形態１と同様の効果を奏する。

以上、本開示を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示の範囲にあることは当業者に理解されるところである。

図１５は、実施の形態１の変形例に係る電力変換装置１の構成を説明するための図である。実施の形態１の変形例に係る電力変換装置１は、図１に示した実施の形態１の基本例に係る電力変換装置１と比較して、第１分割コンデンサＣ５及び第２分割コンデンサＣ６が省略された構成である。第１分割コンデンサＣ５及び第２分割コンデンサＣ６が省略されると、Ｏ相に流れる電流の内、リアクトルＬ１に流れる電流が増加する。

このように変形例では、第１分割コンデンサＣ５及び第２分割コンデンサＣ６を省略できるが、リアクトルＬ１に流れる電流が増加するため、リアクトルＬ１、第１スイッチ部ＳＷ１及び第２スイッチ部ＳＷ２での損失が大きくなる。これにより、バランス回路２０の冷却部品(例えば、ヒートシンク)を大きくする必要がある。一方、図１に示した基本例では、第１分割コンデンサＣ５及び第２分割コンデンサＣ６を省略できないが、リアクトルＬ１、第１スイッチ部ＳＷ１及び第２スイッチ部ＳＷ２での損失を低減でき、バランス回路２０の冷却部品を小さくできる。

上記実施の形態２、３では、１段のフライングキャパシタ回路を使用する例を説明したが、上記実施の形態１と同様に、２段以上のフライングキャパシタを使用してもよい。また、上記実施の形態１－３に示した回路構成以外の、フライングキャパシタ型のマルチレベルインバータ１０を使用してもよい。

なお、実施の形態は、以下の項目によって特定されてもよい。

［項目１］
直流電源（２）から供給される直流電圧を交流電圧に変換し、変換した交流電圧を単相３線式の配電線に出力するフライングキャパシタ型のマルチレベルインバータ（１０）と、
前記直流電源（２）の両端間に直列に接続された第１スイッチ部（ＳＷ１）及び第２スイッチ部（ＳＷ２）と、
前記第１スイッチ部（ＳＷ１）と前記第２スイッチ部（ＳＷ２）との間の接続点と、前記単相３線式の配電線の中性線に接続された前記マルチレベルインバータ（１０）の中点との間に接続されたリアクトル（Ｌ１）と、
を有するバランス回路（２０）と、
前記マルチレベルインバータ（１０）の中点の電圧が、前記直流電源（２）の電圧の１／２になるように、前記第１スイッチ部（ＳＷ１）及び前記第２スイッチ部（ＳＷ２）を制御する制御部（３０）と、
を備えることを特徴とする電力変換装置（１）。
これによれば、単相３線式の自立出力に対応しつつ、高効率で小型の電力変換装置（１）を実現できる。
［項目２］
前記バランス回路（２０）は、
前記直流電源（２）の両端間に直列に接続された第１コンデンサ（Ｃ５）及び第２コンデンサ（Ｃ６）をさらに有し、
前記第１コンデンサ（Ｃ５）と前記第２コンデンサ（Ｃ６）との間の接続点は、前記単相３線式の配電線の中性線に接続された前記マルチレベルインバータ（１０）の中点に接続されることを特徴とする項目１に記載の電力変換装置（１）。
これによれば、リアクトル（Ｌ１）に流れる電流を減少させることができ、バランス回路（２０）における損失を低減できる。
［項目３］
前記直流電源（２）の電圧をＥとするとき、
前記マルチレベルインバータ（１０）は、
前記単相３線式の配電線の第１電圧線と前記中性線間に、＋１／２Ｅから－１／２Ｅの範囲の５レベル以上の電圧を出力し、
前記単相３線式の配電線の第２電圧線と前記中性線間に、＋１／２Ｅから－１／２Ｅの範囲の５レベル以上の電圧を出力し、
前記単相３線式の配電線の前記第１電圧線と前記第２電圧線間に、＋Ｅから－Ｅの範囲の５レベル以上の電圧を出力することを特徴とする項目１又は２に記載の電力変換装置（１）。
これによれば、マルチレベルインバータ（１０）に含まれるスイッチング素子の耐圧低下及びスイッチング速度の向上を実現でき、電力変換装置（１）の高効率化、小型化に貢献する。
［項目４］
前記マルチレベルインバータ（１０）は、
前記第１電圧線と前記中性線間に、＋１／２Ｅ、＋１／４Ｅ、０、－１／４Ｅ、－１／２Ｅのいずれかを出力し、
前記第２電圧線と前記中性線間に、＋１／２Ｅ、＋１／４Ｅ、０、－１／４Ｅ、－１／２Ｅのいずれかを出力し、
前記第１電圧線と前記第２電圧線間に、＋Ｅ、＋１／２Ｅ、０、－１／２Ｅ、－Ｅのいずれかを出力することを特徴とする項目３に記載の電力変換装置（１）。
これによれば、５レベル出力のマルチレベルインバータ（１０）を用いることにより、スイッチング素子の数を抑えつつ、電力変換装置（１）の高効率化、小型化を実現できる。
［項目５］
前記電力変換装置（１）は系統連系モードと自立運転モードを有し、
前記自立運転モードにおいて、
前記第１電圧線と前記中性線間に接続される負荷（Ｒ１）の消費電力と、前記第２電圧線と前記中性線間に接続される負荷（Ｒ２）の消費電力が異なる場合、前記第１電圧線に流れる電流と前記第２電圧線に流れる電流の差分電流が、前記中性線を経由して前記マルチレベルインバータ（１０）と前記バランス回路（２０）に流れることを特徴とする項目３又は４に記載の電力変換装置（１）。
これによれば、単相３線式の系統連系モードと、単相３線式の自立運転モードの切替を実現できる。
［項目６］
前記マルチレベルインバータ（１０）は、複数のスイッチング素子（Ｑ１－Ｑ８）を含む第１レグと、複数のスイッチング素子（Ｑ９－Ｑ１６）を含む第２レグを有し、
前記自立運転モードにおいて、
前記制御部（３０）は、前記第１電圧線と前記中性線間の電圧が前記第１電圧線と前記第２電圧線間の電圧に対して１／２になるように、前記第１レグに含まれる複数のスイッチング素子（Ｑ１－Ｑ８）を制御し、
前記第２電圧線と前記中性線間の電圧が前記第１電圧線と前記第２電圧線間の電圧に対して１／２になるように、前記第２レグに含まれる複数のスイッチング素子（Ｑ９－Ｑ１６）を制御することを特徴とする項目５に記載の電力変換装置（１）。
これによれば、第１電圧線と中性線間に接続される負荷と、第２電圧線と中性線間に接続される負荷がアンバランスになっても、それぞれの負荷に安定した電圧を供給できる。
［項目７］
前記系統連系モードにおいて、
前記制御部（３０）は、前記電力変換装置（１）の出力電流が目標電流値を維持するように、前記マルチレベルインバータ（１０）に含まれる複数のスイッチング素子（Ｑ１－Ｑ２４）を制御することを特徴とする項目５又は６に記載の電力変換装置（１）。
これによれば、電力系統に安定した電力を逆潮流させることができる。
［項目８］
前記自立運転モードにおいて、
前記制御部（３０）は、前記マルチレベルインバータ（１０）の中点の電圧が、前記直流電源（２）の電圧の１／２になるように、前記バランス回路（２０）に含まれる前記第１スイッチ部（ＳＷ１）及び前記第２スイッチ部（ＳＷ２）を制御し、
前記系統連系モードにおいて、
前記制御部（３０）は、前記第１スイッチ部（ＳＷ１）及び前記第２スイッチ部（ＳＷ２）の動作を停止させることを特徴とする項目５から７のいずれか１項に記載の電力変換装置（１）。
これによれば、自立運転モードにおいて、負荷に安定した電圧を供給できるとともに、系統連系モードにおいて、バランス回路（２０）における無駄な損失を低減できる。

１電力変換装置、２直流電源、３電力系統、１０マルチレベルインバータ、１１－１４フライングキャパシタ回路、１５－１６出力回路、１７Ｈブリッジ回路、２０バランス回路、３０制御部、４１－４３電圧センサ、５１－５５電流センサ、Ｒ１－Ｒ３負荷、Ｑ１－Ｑ２４スイッチング素子、Ｃ１－Ｃ８コンデンサ、Ｌ１－Ｌ３リアクトル、ＳＷ１－ＳＷ２スイッチ部、ＲＹ１－ＲＹ２リレー。

Claims

直流電源から供給される直流電圧を交流電圧に変換し、変換した交流電圧を単相３線式の配電線に出力するフライングキャパシタ型のマルチレベルインバータと、
前記直流電源の両端間に直列に接続された第１スイッチ部及び第２スイッチ部と、
前記第１スイッチ部と前記第２スイッチ部との間の接続点と、前記単相３線式の配電線の中性線に接続された前記マルチレベルインバータの中点との間に接続されたリアクトルと、
を有するバランス回路と、
前記マルチレベルインバータの中点の電圧が、前記直流電源の電圧の１／２になるように、前記第１スイッチ部及び前記第２スイッチ部を制御する制御部と、
を備え、
前記直流電源の電圧をＥとするとき、
前記マルチレベルインバータは、
前記単相３線式の配電線の第１電圧線と前記中性線間に、＋１／２Ｅから－１／２Ｅの範囲の５レベル以上の電圧を出力し、
前記単相３線式の配電線の第２電圧線と前記中性線間に、＋１／２Ｅから－１／２Ｅの範囲の５レベル以上の電圧を出力し、
前記単相３線式の配電線の前記第１電圧線と前記第２電圧線間に、＋Ｅから－Ｅの範囲の５レベル以上の電圧を出力し、
前記マルチレベルインバータは、複数のスイッチング素子を含む第１レグと、複数のスイッチング素子を含む第２レグを有し、
本電力変換装置は系統連系モードと自立運転モードを有し、
前記自立運転モードにおいて、
前記制御部は、前記第１電圧線と前記中性線間の電圧が前記第１電圧線と前記第２電圧線間の電圧に対して１／２になるように、前記第１レグに含まれる複数のスイッチング素子を制御し、
前記第２電圧線と前記中性線間の電圧が前記第１電圧線と前記第２電圧線間の電圧に対して１／２になるように、前記第２レグに含まれる複数のスイッチング素子を制御し、
前記第１電圧線と前記中性線間に接続される負荷の消費電力と、前記第２電圧線と前記中性線間に接続される負荷の消費電力が異なる場合、前記第１電圧線に流れる電流と前記第２電圧線に流れる電流の差分電流が、前記中性線を経由して前記マルチレベルインバータと前記バランス回路に流れることを特徴とする電力変換装置。
前記バランス回路は、
前記直流電源の両端間に直列に接続された第１コンデンサ及び第２コンデンサをさらに有し、
前記第１コンデンサと前記第２コンデンサとの間の接続点は、前記単相３線式の配電線の中性線に接続された前記マルチレベルインバータの中点に接続されることを特徴とする請求項１に記載の電力変換装置。
前記マルチレベルインバータは、
前記第１電圧線と前記中性線間に、＋１／２Ｅ、＋１／４Ｅ、０、－１／４Ｅ、－１／２Ｅのいずれかを出力し、
前記第２電圧線と前記中性線間に、＋１／２Ｅ、＋１／４Ｅ、０、－１／４Ｅ、－１／２Ｅのいずれかを出力し、
前記第１電圧線と前記第２電圧線間に、＋Ｅ、＋１／２Ｅ、０、－１／２Ｅ、－Ｅのいずれかを出力することを特徴とする請求項１に記載の電力変換装置。
前記系統連系モードにおいて、
前記制御部は、前記電力変換装置の出力電流が目標電流値を維持するように、前記マルチレベルインバータに含まれる複数のスイッチング素子を制御することを特徴とする請求項１に記載の電力変換装置。
前記自立運転モードにおいて、
前記制御部は、前記マルチレベルインバータの中点の電圧が、前記直流電源の電圧の１／２になるように、前記バランス回路に含まれる前記第１スイッチ部及び前記第２スイッチ部を制御し、
前記系統連系モードにおいて、
前記制御部は、前記第１スイッチ部及び前記第２スイッチ部の動作を停止させることを特徴とする請求項１から４のいずれか１項に記載の電力変換装置。