JP7622143B2 - シリアルインタフェースでの信号ブースト - Google Patents

Description

[0001]信号伝送線路は、上流側デバイスと下流側デバイスとの間でシリアル化されたデータなどのデータを伝送するために利用される場合がある。しかしながら、場合によっては、例えば信号伝送線路の抵抗に起因して、信号伝送線路の長さにわたってデータ信号強度が劣化する場合がある。これは、例えば、データ信号が弱すぎて受信時に下流側デバイスによって正確に読み取ることができないために、データ通信の障害を引き起こす場合がある。

[0002]本明細書では、信号伝送線路における信号ブーストのための方法及びシステムが開示される。

[0003]特定の実施態様によれば、信号をブーストするためのシステムは、昇圧回路を備える。昇圧回路は、充電段階中に電圧供給源に動作可能に結合されるように構成されるとともに、放電段階中に信号伝送線路の少なくとも１つの線路に動作可能に結合されるように構成され、放電段階中に、少なくとも１つの昇圧コンデンサは、少なくとも１つの線路上で伝送された１つ以上の信号の電圧を昇圧する、少なくとも１つの昇圧コンデンサを備えてもよい。昇圧回路は、少なくとも１つの昇圧コンデンサを、電圧供給源に動作可能に結合されている状態から、信号伝送線路の少なくとも１つの線路に動作可能に結合されている状態に切り替えるように構成されるスイッチング回路を備えてもよい。

[0004]幾つかの例では、昇圧回路が信号伝送線路に組み込まれる。

[0005]幾つかの例では、少なくとも１つの線路が第１の線路及び第２の線路を備え、第１の線路が第１の信号を伝送するように構成され、第２の線路が第２の信号を伝送するように構成され、第１の信号及び第２の信号が差動信号伝送に利用される。幾つかの例において、少なくとも１つの昇圧コンデンサは、第１の線路の電圧を昇圧するように構成される第１の昇圧コンデンサと、第２の線路の電圧を昇圧するように構成される第２の昇圧コンデンサとを備える。幾つかの例において、スイッチング回路は、第１の信号が第２の信号よりも大きいことに応じて、放電段階において第１の昇圧コンデンサを第１の線路に動作可能に結合させるように更に構成され、また、スイッチング回路は、第２の信号が第１の信号よりも大きいことに応じて、放電段階において第２の昇圧コンデンサを第２の線路に動作可能に結合させるように更に構成される。幾つかの例では、第１の昇圧コンデンサが充電段階において電圧供給源に動作可能に結合される一方で、第２の昇圧コンデンサが放電段階において第２の線路に動作可能に結合され、また、第２の昇圧コンデンサが充電段階において電圧供給源に動作可能に結合される一方で、第１の昇圧コンデンサが放電段階において第１の線路に動作可能に結合される。

[0006]幾つかの例において、電圧供給源は、１つ以上の信号に供給されるべき電圧の昇圧量に基づいて決定される電圧を供給するようにプログラムされる。

[0007]幾つかの例において、スイッチング回路は、エッジ検出構成要素の出力に応じて、少なくとも１つの昇圧コンデンサを、電圧供給源に動作可能に結合されている状態から、信号伝送線路の少なくとも１つの線路に動作可能に結合されている状態に切り替えるように構成される。幾つかの例では、エッジ検出構成要素がイコライザである。幾つかの例では、イコライザの周波数応答がプログラム可能である。

[0008]幾つかの例では、放電段階の持続時間がプログラム可能であり、放電段階の持続時間は、１つ以上の信号の立ち上がりエッジ及び／又は立ち下がりエッジのプリエンファシスに対応する高周波信号の増幅を引き起こし、高周波信号の増幅は、信号伝送線路のローパスフィルタ効果を打ち消す。

[0009]幾つかの例では、１つ以上の信号がユニバーサルシリアルバス（ＵＳＢ）プロトコルに従う。

[0010]特定の実施態様によれば、信号をブーストする方法は、上流側デバイスを下流側デバイスに結合する信号伝送線路の少なくとも１つの線路を介して伝送される１つ以上の信号を取得するステップを含む。方法は、１つ以上の信号の立ち上がりエッジ及び／又は立ち下がりエッジを検出することに応じて、昇圧コンデンサを、充電段階において電圧供給源に動作可能に結合されている状態から、放電段階において信号伝送線路の少なくとも１つの線路に動作可能に結合されている状態に切り替えさせるステップであって、昇圧コンデンサが放電段階にある間に少なくとも１つの線路に電荷を転送する、ステップを更に含んでもよい。

[0011]幾つかの例では、少なくとも１つの線路が第１の線路及び第２の線路を備え、第１の線路が第１の信号を伝送するように構成され、第２の線路が第２の信号を伝送するように構成され、第１の信号及び第２の信号が差動信号伝送に利用される。幾つかの例において、少なくとも１つの昇圧コンデンサは、第１の線路の電圧を昇圧するように構成される第１の昇圧コンデンサと、第２の線路の電圧を昇圧するように構成される第２の昇圧コンデンサとを備える。幾つかの例において、方法は、第１の信号が第２の信号よりも大きいことに応じて、放電段階において第１の昇圧コンデンサを第１の線路に動作可能に結合させるステップと、第２の信号が第１の信号よりも大きいことに応じて、放電段階において第２の昇圧コンデンサを第２の線路に動作可能に結合させるステップとを更に含む。幾つかの例では、第１の昇圧コンデンサが充電段階において電圧供給源に動作可能に結合される一方で、第２の昇圧コンデンサが放電段階において第２の線路に動作可能に結合され、また、第２の昇圧コンデンサが充電段階において電圧供給源に動作可能に結合される一方で、第１の昇圧コンデンサが放電段階において第１の線路に動作可能に結合される。

[0012]幾つかの例において、方法は、放電段階の持続時間を決定するステップと、放電段階の持続時間を決定された持続時間に設定するステップとを更に含む。幾つかの例において、放電段階の前記持続時間は、立ち上がりエッジ又は立ち下がりエッジのプリエンファシスに対応する高周波信号の増幅量を決定することによって決定され、高周波信号の増幅は、信号伝送線路のローパスフィルタ効果を打ち消す。

[0013]幾つかの例では、立ち上がりエッジ及び／又は立ち下がりエッジがイコライザによって検出される。

[0014]幾つかの例では、１つ以上の信号がユニバーサルシリアルバス（ＵＳＢ）プロトコルに従う。

[0015]様々な実施態様の性質及び利点の更なる理解は、本明細書の残りの部分及び図面を参照することによって実現され得る。

幾つかの実施態様に係る上流側デバイス及び下流側デバイスを含むシステムの一例の概略図である。 幾つかの実施態様に係る上流側デバイスと下流側デバイスとの間の信号劣化を示すアイダイアグラムの例を示す。 幾つかの実施態様に係る信号伝送線路内の信号電圧を昇圧するためのシステムの一例の概略図である。 幾つかの実施態様に係る信号電圧を昇圧するためのシステムの実施態様の一例の概略図を示す。 幾つかの実施態様に係る信号電圧を昇圧するためのシステムの実施態様の一例の概略図を示す。 幾つかの実施態様に係る信号電圧を昇圧するためのシステムの実施態様の一例の概略図を示す。 幾つかの実施態様に係る信号電圧を昇圧するためのプロセスの一例のフローチャートである。

[0021]ここで、特定の実施態様について詳細に言及する。これらの実施態様の例が添付図面に示される。これらの例は、例示を目的として記載されており、本開示の範囲を限定しようとするものではないことに留意すべきである。むしろ、記載された実施態様の代替、修正、及び均等物は、添付の特許請求の範囲によって規定されるこの開示の範囲内に含まれる。更に、記載された実施態様の完全な理解を促進するために、特定の詳細が提供される場合がある。本開示の範囲内の幾つかの実施態様は、これらの詳細の一部又は全部を伴うことなく実施されてもよい。更に、周知の特徴は、明確にするために詳細に説明されない場合がある。

[0022]本明細書では、信号伝送線路を介して伝送される信号をブーストするためのシステム、方法、回路、及び技術が開示される。特に、幾つかの実施態様において、１つ以上の昇圧コンデンサは、昇圧コンデンサが電圧供給源に動作可能に結合される充電段階と、昇圧コンデンサが信号伝送線路のデータ線路に動作可能に結合される放電段階との間で切り替えられ、それによって蓄積された電荷を線路に転送して信号をブーストすることができる。本明細書に記載の技術は、本明細書に記載のシステムを安定した温度係数及び比較的小さな製造ばらつきで実装できるようにし得る、半導体製造集積コンデンサなどの比較的単純な構成要素で実装され得る。更に、以下でより詳細に説明するように、本明細書に開示される技術は、電圧供給に関連するヘッドルーム限界からの制限を伴うことなく信号をブーストできるようにし得る。更に、以下でより詳細に説明されるように、本明細書に開示される技術は、比較的少ないレイテンシで本明細書に記載された昇圧コンデンサが段階間で切り替えられ得るため、高速データ通信を用いて実装され得る。したがって、本明細書に記載される技術は、高速データ通信のために構成される信号伝送線路に関連して利用され得る。本明細書に記載される技術は、単方向及び双方向のデータ通信を用いて実装され得ることに留意すべきである。

[0023]本明細書で使用される場合、「信号伝送線路」は、一般に、電気信号伝播を可能にするように構成される任意の適切な媒体又は経路を指すことが理解されるべきである。例えば、信号伝送線路は、プリント回路基板（ＰＣＢ）トレース線路を含むことができる。他の例として、信号伝送線路がケーブルを含んでもよい。

[0024]信号伝送線路は、上流側デバイス（例えば、伝送デバイス）と下流側デバイス（例えば、受信デバイス）との間でデータを通信するために使用されてもよい。信号伝送線路は、ユニバーサルシリアルバス（ＵＳＢ）又はＵＳＢ２．０インタフェースなどのシリアルインタフェースと関連して動作するシリアル化されたデータを伝送するために使用されてもよい。場合によっては、信号伝送線路の抵抗に起因する信号減衰が存在する場合があり、この信号減衰は、上流側デバイスと下流側デバイスとの間のデータ通信を妨げる場合がある。例えば、上流側デバイスから下流側デバイスに伝送されるデータ信号は、下流側デバイスが受信信号を読み取る及び／又は利用することができない信号が下流側デバイスで受信されるまでに十分に減衰され得る。データ減衰は、３メートルを超え、５メートルを超え、１０メートルを超えなどの比較的長い信号伝送線路に関して特に顕著となり得る。一例として、例えば、ＵＳＢ２．０プロトコルに従う信号を伝送するために使用されるケーブルは、下流側デバイスで十分に減衰され、使用不可能になる又はカスケードデータエラーを引き起こす場合がある。

[0025]本明細書に記載の多くの例は、ＵＳＢ及び／又はＵＳＢ２．０信号伝送プロトコルを利用する。例えば、信号伝送線路は、本明細書では一般にＤＰ及びＤＭと呼ばれる２つの信号を伝送することができる。これらの２つの信号は差動信号と見なすことができ、ＤＰからＤＭを減算することによって出力信号Ｓを決定できる。出力信号Ｓはデジタル信号であるため、下流側デバイスはＳをＤＰ－ＤＭに決定することができる。次いで、下流側デバイスは、差が正である場合にはＳを１に設定し、差が負である場合にはＳを０に設定することができる。Ｓが正確に決定されるためには、ＤＰ及びＤＭ信号は、下流側デバイスがＳを正確に決定することができるように十分に減衰されないままでなければならないことに留意すべきである。言い換えれば、ＤＰ及びＤＭが閾値レベルを超えて減衰する場合、ＤＰとＤＭとの間の差は、もはや出力信号Ｓを決定するために正確に使用されない可能性がある。

[0026]図１は、上流側デバイス１０２及び下流側デバイス１０４を含むシステムの一例の概略図を示す。上流側デバイス１０２及び下流側デバイス１０４は、信号伝送線路を介して動作可能に結合され得る。信号伝送線路は、ＤＰ信号１０６及びＤＭ信号１０８を伝送するように構成されるデータ線路を含むことができる。なお、図１には、上流側デバイス１０２と下流側デバイス１０４との間の距離、したがって信号伝送線路の長さは示されない。幾つかの実施形態において、距離は、１メートル、３メートル、５メートル、１０メートル、２０メートルなどであってもよい。

[0027]前述したように、信号は、上流側デバイスと下流側デバイスとの間で減衰する場合がある。信号減衰は、アイダイアグラムを使用して視覚化され得る。特に、アイダイアグラムは、データ信号の幾つかの測定値の振幅の平均を示すことができる。場合によっては、アイダイアグラムは、信号が閾値レベルを超えて劣化したかどうかを示すためにデータ信号振幅に関する最小閾値を示す内側領域を含むことができる。

[0028]図２は、アイダイアグラム２０２，２０４の２つの例を示す。アイダイアグラム２０２は、伝送デバイスに比較的近い信号伝送線路位置で測定された信号を示し、これに対し、アイダイアグラム２０４は、受信デバイスに比較的近い信号伝送線路位置で測定された信号を示す。アイダイアグラム２０２を参照すると、複数のデータ信号測定値の平均を示すデータ信号２０６が示される。また、アイダイアグラム２０２は、所望の信号の大きさを表わす領域２０８も示す。なお、データ信号２０６の全体が領域２０８の完全に外側にあり、このことは、伝送デバイスに比較的近い信号伝送線路位置において、信号減衰が予期通り最小であることを示している。

[0029]アイダイアグラム２０４を参照すると、データ信号２１０が示される。データ信号２０６と同様に、データ信号２１０は複数のデータ信号測定値の平均を示し、データ信号２１０のデータ信号測定値はデータ信号２０６のデータ信号測定値に対して下流で測定されるという違いがある。アイダイアグラム２０４は領域２０８を含む。なお、データ信号２１０の一部が領域２０８内にあり、このことは、受信デバイスに比較的近い信号伝送線路位置において、データ通信が妨げられる場合があるポイントまで信号減衰が増大していることを示している。言い換えれば、データ信号２１０を構成するためにデータ信号が測定された位置において、データ信号は、受信デバイスによって読み取られる及び／又は利用されるときにエラーをもたらす場合がある。

[0030]信号伝送線路内のデータ信号の劣化又は減衰の問題を解決するために、以前の技術が試みられてきた。例えば、１つの技術は、データ信号を捕捉して増幅するために受信器、イコライザ、及び送信器を含むことができる信号再駆動装置を使用することができる。しかしながら、信号再駆動は問題を提示する場合がある。例えば、信号再駆動装置は、信号伝送線路を介した単方向伝送で最もよく機能することができるが、多くのプロトコルでは、データ線路が双方向である。双方向データ線路を伴う信号再駆動技術を使用するために、バッファを利用して信号の方向性を検出し、それに応じてデータ駆動装置を切り替えることができる。しかしながら、バッファを使用してデータ駆動装置を切り替えると、かなりのレイテンシが追加される場合があり、したがって、高速データインタフェースでの使用には適さない場合がある。

[0031]他の例として、第２の技術は、電流ブーストを使用して信号をブーストすることができる。しかしながら、この技術は、それ自体の欠点を有し得る。例えば、抵抗器を電圧源に結合することによって電流注入が実施されてもよい。しかしながら、抵抗器の抵抗並びに電流が注入される持続時間がうまく制御されないため、注入される電流の量もうまく制御されない。更に、ＵＳＢ２．０信号伝送プロトコルのＤＰ信号及びＤＭ信号を参照すると、電流ブーストは、ＤＰ信号及びＤＭ信号を別々にブーストすることによって実行され得る。注入される電流の量は（前述したように）うまく制御されないため、ＤＰ信号及びＤＭ信号を異なる量だけブーストすることができ、それにより、ＤＰ信号及びＤＭ信号は、ＤＣオフセットバイアスを生成する中心オフセット値に対してもはや対称ではなくなる。そのような非対称性は、（前述したように）出力信号を決定するために差動信号伝送においてＤＰ信号及びＤＭ信号を利用するときに問題を引き起こす場合がある。更に、ＤＰ線路は既にグランドに近い場合があり、また、ＤＰ信号は既にＶｎｎ（電源電圧）に近い場合があるため、与えられ得るブースト量が制限される場合がある。

[0032]本明細書では、信号をブーストするための方法、システム、及び技術が開示される。特に、幾つかの実施態様では、１つ以上の昇圧コンデンサを利用して信号をブーストする。特に、昇圧コンデンサは、昇圧コンデンサが電圧供給源に動作可能に結合される充電段階、又は昇圧コンデンサが信号伝送線路のデータ線路に動作可能に結合される放電段階で動作するように構成されてもよい。昇圧コンデンサは、充電段階中に、昇圧コンデンサが電圧供給源からの電荷を蓄積し、放電段階中に、昇圧コンデンサが蓄積された電荷をデータ線路に放電してデータ信号の電圧を昇圧するように、充電段階と放電段階との間で切り替えられてもよい。

[0033]図３は、データ信号をブーストするための昇圧コンデンサの使用例を示す概略図である。図示のように、昇圧コンデンサ３０２は、充電段階で電圧供給源３０４に動作可能に結合される又は放電段階中にデータ線路３０６に動作可能に結合されるように構成されてもよい。例えば、放電段階中、昇圧コンデンサ３０２の正端子がＤＰ線路に結合されてもよく、昇圧コンデンサ３０２の負端子がＤＭ線路に結合されてもよい。例として、充電段階３０８中、昇圧コンデンサ３０２が電圧供給源３０４に動作可能に結合され、それにより、昇圧コンデンサ３０２に電荷を蓄積させることができる。この例を続けると、放電段階３１０中に、昇圧コンデンサ３０２をデータ線路３０６に動作可能に結合することができ、それにより、昇圧コンデンサ３０２が蓄積された電荷をデータ線路３０６上に放電し、その結果、データ線路３０６上に運ばれるデータ信号の電圧が昇圧される。

[0034]幾つかの実施態様では、複数の昇圧コンデンサが存在してもよい。例えば、幾つかの実施形態では、複数の昇圧コンデンサが相補的に動作するように構成されてもよい。より具体的な例として、幾つかの実施形態では、第１の昇圧コンデンサが（例えば、電圧源に動作可能に結合されることによって）充電段階にあるように構成されてもよく、一方、第２の昇圧コンデンサが（例えば、信号線路に動作可能に結合されることによって）放電段階にあるように構成されてもよい。

[0035]幾つかの実施形態において、特定の昇圧コンデンサが充電段階にあるか放電段階にあるかどうかは、スイッチング回路によって制御され得る。例えば、スイッチング回路は、例えば立ち上がりエッジ及び／又は立ち下がりエッジを検出するエッジ検出器を含むことができる。
この例を続けると、エッジが検出されることに応じて、スイッチング回路は、昇圧コンデンサを充電段階から放電段階に又はその逆に切り替えさせることができる。信号線路がＤＰ線路及びＤＭ線路を含む特定の事例において（ＵＳＢ２．０信号伝送プロトコルに関連して使用されるように）、第１の昇圧コンデンサは、第１のエッジ検出器が立ち上がりエッジを検出することに応じて充電段階から放電段階に切り替えられ得る。言い換えれば、第１の昇圧コンデンサの放電段階は、ＤＰがＤＭよりも大きいことに応じて開始され得る。逆に、第２の昇圧コンデンサは、第２のエッジ検出器が立ち下がりエッジを検出することに応じて充電段階から放電段階に切り替えられ得る。言い換えれば、第２の昇圧コンデンサの放電段階は、ＤＭがＤＰよりも大きいことに応じて開始され得る。第１の昇圧コンデンサが切り替えられる（例えば、充電段階から放電段階へ又はその逆）際、第１の昇圧コンデンサ及び第２の昇圧コンデンサが相補的な段階のままであり、一方の昇圧コンデンサが充電段階にあり、他方が放電段階にあるように、第２の昇圧コンデンサが同時に切り替えられてもよいことに留意すべきである。

[0036]図４Ａ～図４Ｃは、幾つかの実施形態に係る複数の昇圧コンデンサを実装するためのシステムの一例の概略図を示す。図示のように、システムは、第１の昇圧コンデンサ４０２及び第２の昇圧コンデンサ４０４を含んでもよい。第１の昇圧コンデンサ４０２及び第２の昇圧コンデンサ４０４は、それぞれの放電段階中にデータ信号線路４０６に動作可能に結合するように構成されてもよい。図４Ｂに関連して以下でより詳細に説明するように、放電段階中に、第１の昇圧コンデンサ４０２の正極板がＤＰ線路に動作可能に結合され、第１の昇圧コンデンサ４０２の負極板がＤＭ線路に動作可能に結合されるように、第１の昇圧コンデンサ４０２が構成されてもよい。図４Ｃに関連して以下でより詳細に説明するように、放電段階中に、第２の昇圧コンデンサ４０４の正極板がＤＭ線路に動作可能に結合され、第２の昇圧コンデンサ４０４の負極板がＤＰ線路に動作可能に結合されるように、第２の昇圧コンデンサ４０４が構成されてもよい。

[0037]図４Ａに示されるように、第１の昇圧コンデンサ４０２は、充電段階中に第１の電圧供給源４０８に動作可能に結合されるように構成される。同様に、第２の昇圧コンデンサ４０４は、充電段階中に第２の電圧供給源４１１に動作可能に結合されるように構成される。なお、図４Ａは、それぞれが対応する昇圧コンデンサに関連付けられた２つの別個の電圧供給源を示すが、幾つかの実施態様において、第１の昇圧コンデンサ４０２及び第２の昇圧コンデンサ４０４は、それらのそれぞれの充電段階中に同じ電圧供給源に動作可能に結合するように構成されてもよい。

[0038]図４Ａに示されるように、第１の昇圧コンデンサ４０２は、立ち上がりエッジ検出器４１０を介して充電段階と放電段階との間で切り替えられてもよい。例えば、図４Ｂを参照すると、ＤＰ線路に関連する電圧がＤＭ線路に関連する電圧よりも大きいことを立ち上がりエッジ検出器４１０が示すことに応じて、図４Ｂに示されるように、第１の昇圧コンデンサ４０２の正極板がＤＰ線路に結合され、第１の昇圧コンデンサ４０２の負極板がＤＭ線路に結合されるように、正信号を使用して第１の昇圧コンデンサ４０２を信号線路４０６に動作可能に結合することができる。更に、図４Ａ及び図４Ｂに示されるように、エッジ検出器４１０からの反転信号をインバータ４１２によって生成することができ、それにより、反転信号は、第１の昇圧コンデンサ４０２を第１の電圧供給源４０８から切断する役割を果たす。したがって、ＤＰ信号がＤＭ線路よりも大きいことに応じて、第１の昇圧コンデンサ４０２を充電段階から放電段階に切り替えることができる。

[0039]第２の昇圧コンデンサ４０４に関しても同様の技術を利用することができる。例えば、図４Ｃを参照すると、ＤＭ線路に関連する電圧がＤＰ線路に関連する電圧よりも大きいことを立ち下がりエッジ検出器４１４が示すことに応じて、図４Ｃに示されるように、第２の昇圧コンデンサ４０４の正極板がＤＭ線路に結合され、第２の昇圧コンデンサ４０４の負極板がＤＰ線路に結合されるように、正信号を使用して第２の昇圧コンデンサ４０４を信号線路４０６に動作可能に結合することができる。更に、図４Ａ及び図４Ｃに示されるように、立ち下がりエッジ検出器４１４からの反転信号をインバータ４１６によって生成することができ、それにより、反転信号は、第２の昇圧コンデンサ４０４を第２の電圧供給源４１１から切断する役割を果たす。したがって、ＤＭ線路信号がＤＰ線路信号よりも大きいことに応じて、第２の昇圧コンデンサ４０４を充電段階から放電段階に切り替えることができる。

[0040]図４Ａに戻って参照すると、立ち上がりエッジ検出器４１０及び立ち下がりエッジ検出器４１４はそれぞれイコライザとして実装されるが、他の回路を利用してエッジ検出器を実装してもよいことを理解されるべきである。

[0041]幾つかの実施態様において、信号伝送線路を介して伝送された信号をブーストするために１つ以上の昇圧コンデンサを利用するシステムの様々な態様は、例えば、修正及び／又はプログラムされ得る。例えば、幾つかの実施態様において、使用される昇圧コンデンサの数は、使用される信号伝送線路の長さなどの要因に基づいて決定又は設定され得る。より具体的な例として、幾つかの実施態様では、比較的少数の昇圧コンデンサを、より長い信号伝送線路と比較してより短い信号伝送線路に利用することができる。具体例として、図４Ａ～図４Ｃに関連して図示及び前述したようにＤＭ線路及びＤＰ線路を昇圧するために利用される第１及び第２の昇圧コンデンサを参照すると、より長い信号伝送線路（例えば、１０メートル、１２メートル、２０メートルなど）を考えると、上流側デバイスと下流側デバイスとの間の信号伝送線路に沿って複数の信号ブーストポイントを与えるために、第１及び第２の昇圧コンデンサの更なる対がより長い信号伝送線路に沿う様々なポイントで利用されてもよい。

[0042]他の例として、幾つかの実施形態では、（例えば、図４Ａ～図４Ｃに関連して示されて前述したように）イコライザがエッジ検出器を実装するために利用される場合、イコライザの周波数応答及び／又は利得がプログラムされてもよい。更に他の例として、幾つかの実施形態では、エッジ移行（例えば、ＤＰがＤＭ未満の状態からＤＰがＤＭよりも大きい状態への移行、ＤＭがＤＰ未満の状態からＤＭがＤＰよりも大きい状態への移行など）が検出される閾値がプログラムされてもよい。これにより、信号ブーストが発生するエッジ移行のポイントを設定又は修正することができる。例えば、イコライザ特性（例えば、周波数応答、ゲインなど）及び／又はエッジ検出閾値をプログラムすることによって、ブーストは、検出されたエッジの開始時、検出されたエッジの終了時、又はエッジ移行の途中で発生するように構成されてもよい。

[0043]更に他の例として、幾つかの実施態様では、（例えば、昇圧コンデンサを充電するための）充電段階中に利用される電圧供給源がプログラムされてもよい。例えば、電圧供給源によって供給される電圧は、予期される減衰の量及び予期される減衰を打ち消すために望まれる対応する昇圧量に基づくなど、特定の用途に基づいて設定されてもよい。より具体的な例として、電圧供給源は、（例えば、より長い信号伝送線路の使用に起因して）より大きな信号減衰が予期される用途において、より高い電圧を供給するようにプログラムされてもよい。幾つかの実施態様において、電圧供給源は、データ通信エラーに対する耐性に基づいてプログラムされてもよい。例えば、電圧供給源は、データ通信エラーに対する耐性が比較的高い用途と比較して、データ通信エラーに対する耐性が比較的低い用途に関してより高い電圧を供給するようにプログラムされてもよい。

[0044]幾つかの実施態様において、信号ブーストを実施するシステムの様々な態様は、エッジ移行（例えば、立ち上がりエッジ移行又は立ち下がりエッジ移行）で信号にプリエンファシスを与えるようにプログラム又は構成され得る。特に、信号伝送線路は、ローパスフィルタ特性を有する伝送線路として作用すると考えられるため、エッジ（例えば、立ち上がりエッジ又は立ち下がりエッジ）に対応する高周波成分がローパスフィルタ特性に起因して減衰され、それにより、下流側デバイスによって受信されたときに、エッジが正方形ではなく丸みを帯びた形状を有するようになり得る。この例を続けると、幾つかの実施態様において、システムは、信号伝送線路を通じた伝送のローパスフィルタ効果を打ち消すために、エッジの高周波成分にプリエンファシスを与えるように構成され得る。例えば、プレエンファシスは、停滞した信号レベルを立ち上がりエッジにオーバーシュートさせる又は停滞した信号レベルを立ち下がりエッジにアンダーシュートさせる高周波数成分のブーストを含み得る。高周波成分のプリエンファシスは、昇圧コンデンサが放電される持続時間をプログラムすることによって及び／又は昇圧コンデンサが放電されるエッジ移行に対する時間をプログラムすることによって実行されてもよい。エッジ移行に対する時間（例えば、移行の開始時、移行の終了時、移行の途中など）は、昇圧コンデンサを信号線路に動作可能に結合するスイッチのスイッチ抵抗をプログラムすることによってプログラムされ得る。

[0045]図５は、幾つかの実施態様に係る信号伝送線路内の信号をブーストするためのプロセス５００の一例のフローチャートである。プロセス５００のブロックは、１つ以上のエッジ検出器、１つ以上の反転回路、１つ以上の昇圧コンデンサ、１つ以上の電圧供給源などを含むことができる昇圧回路の１つ以上の構成要素によって実行され得る。幾つかの実施態様において、プロセス５００のブロックは、図５に示される順序以外の順序で実行されてもよい。幾つかの実施態様では、プロセス５００の２つ以上のブロックを実質的に並行して実行することができる。幾つかの実施態様では、プロセス５００の１つ以上のブロックを省くことができる。

[0046]プロセス５００は、５０２において、上流側デバイスを下流側デバイスに結合する信号伝送線路の少なくとも１つの線路を介して伝送される１つ以上の信号を取得することによって開始することができる。前述したように、１つ以上の信号は、信号伝送線路の１つ以上の線路を介して伝送されてもよい。特定の例として、図１、図３、及び図４Ａ～図４Ｃに関連して図示して前述したように、１つ以上の信号は、例えば、ＵＳＢ又はＵＳＢ２．０プロトコルに従う通信において、差動信号伝送に使用されるＤＰ線路からの信号及びＤＭ線路からの信号に対応することができる。信号伝送線路は、任意の適切な長さ、例えば、１メートル、２メートル、５メートル、１０メートル、２０メートルなどであってもよいことに留意すべきである。

[0047]図３及び図４Ａ～図４Ｃに関連して前述したように、信号伝送線路は、信号伝送線路に沿う任意の適切な数の昇圧回路インスタンス（例えば、１、２、５など）に関連付けることができ、昇圧回路インスタンスのそれぞれは、信号伝送線路の少なくとも１つの線路に沿って信号をブーストするように構成される。昇圧回路インスタンスは、任意の適切な数の昇圧コンデンサ（例えば、１つ、２つなど）を含むことができ、各昇圧コンデンサは、充電段階中に電圧供給源に動作可能に結合されるように構成されるとともに、放電段階中に信号伝送線路の少なくとも１つの線路に動作可能に結合されるように構成される。そのような昇圧回路の例は、図３及び図４Ａ～図４Ｃに関連して図示されて前述される。幾つかの実施形態において、昇圧回路は、信号伝送線路として作用するケーブルに組み込まれてもよいことに留意すべきである。信号伝送線路がＰＣＢトレースである場合、昇圧回路はＰＣＢトレースに電気的に結合されてもよい。

[0048]５０４において、プロセス５００は、１つ以上の信号の立ち上がりエッジ及び／又は立ち下がりエッジを検出することに応じて、昇圧コンデンサ（例えば、所与の昇圧回路インスタンスに関連付けられる）を、充電段階で電圧供給源に動作可能に結合されている状態から、放電段階で信号伝送線路の少なくとも一方の線路に動作可能に結合されている状態に切り替えることができる。言い換えれば、昇圧コンデンサは、少なくとも１つの線路の信号をブーストするために、放電段階中に少なくとも１つの線路に電荷を移送することができる。図４Ａ～図４Ｃに関連して図示して前述したように、幾つかの実施態様において、昇圧回路インスタンスは、相補的に動作することができる２つ以上の昇圧コンデンサを有することができる。例えば、図４Ａ～図４Ｃに示される例では、第１の昇圧コンデンサが充電段階にあり、一方、第２の昇圧コンデンサが放電段階にあり、その逆であってもよい。幾つかの実施形態において、第１の昇圧コンデンサは、ＤＰ信号がＤＭ信号よりも大きいことに応じて放電段階に切り替えられてもよく、対応する第２の昇圧コンデンサは、ＤＭ信号がＤＰ信号よりも大きいことに応じて放電段階に切り替えられてもよい。なお、そのような場合、ＤＰ信号及びＤＭ信号の両方をブーストすることによって、ＤＰ線路とＤＭ線路との間のＤＣ共通モードは、例えばＤＣバイアス電圧に影響を与えることなく安定したままであり得る。

[0049]幾つかの実施態様において、エッジ検出は、図４Ａ～図４Ｃに関連して図示して前述したように、イコライザを介して実施されてもよい。前述したように、幾つかの実施態様では、周波数応答及び／又は利得などのイコライザの特性がプログラムされてもよく、これは、エッジ移行に関する信号ブーストの量及び／又は信号ブーストのタイミングに影響を及ぼし得る。利用される昇圧コンデンサの数、各電圧供給源によって提供される電圧、エッジ移行を検出するために使用される信号閾値など、昇圧回路の他の態様はプログラム可能であり得る。これに加えて又は代えて、前述したように、幾つかの実施態様では、放電段階の持続時間及び／又は放電段階が開始される時間（立ち上がりエッジ又は立ち下がりエッジ移行に関して）は、プログラム可能及び／又は修正可能であり得る。エッジ移行に関して放電段階持続時間及び／又は放電段階が開始される時間を調整することは、エッジ移行にプリエンファシスを与えるように作用することができ、それによって信号の高周波成分をブーストして信号伝送線路のローパスフィルタ効果を打ち消すことができる。

[0050]当業者であれば分かるように、本開示の範囲から逸脱することなく、本明細書に記載の実施態様の形態及び詳細の変更を行なうことができる。更に、様々な実施態様に関連して様々な利点、態様、及び目的を説明してきたが、本開示の範囲は、そのような利点、態様、及び目的への言及によって限定されるべきではない。むしろ、本開示の範囲は、添付の特許請求の範囲を参照して決定されるべきである。

１０２ 上流側デバイス
１０４ 下流側デバイス
１０６ ＤＰ信号
１０８ ＤＭ信号
２０２ アイダイアグラム
２０４ アイダイアグラム
２０６ データ信号
２０８ 領域
２１０ データ信号
３０２ 昇圧コンデンサ
３０４ 電圧供給源
３０６ データ線路
３０８ 充電段階
３１０ 放電段階
４０２ 第１の昇圧コンデンサ
４０４ 第２の昇圧コンデンサ
４０６ 信号線路
４０８ 第１の電圧供給源
４１０ 立ち上がりエッジ検出器
４１１ 第２の電圧供給源
４１２ インバータ
４１４ 立ち下がりエッジ検出器
４１６ インバータ
５００ プロセス
Ｓ 出力信号

Claims (21)

1. 信号伝送線路上の１つ以上の減衰した信号をブーストするためのシステムであって、前記システムは昇圧回路を備え、前記昇圧回路は、
   電圧供給源と、
   充電段階中に前記電圧供給源に動作可能に結合されるように構成されるとともに、放電段階中に前記信号伝送線路に動作可能に結合されるように構成され、前記放電段階中に、前記信号伝送線路上で伝送された前記１つ以上の減衰した信号の電圧を昇圧する、少なくとも１つの昇圧コンデンサと、
   前記少なくとも１つの昇圧コンデンサを、前記電圧供給源に動作可能に結合されている状態と、前記信号伝送線路に動作可能に結合されている状態との間で切り替えるように構成されるスイッチング回路と、
   を備える、システム。
2. 前記昇圧回路が前記信号伝送線路に組み込まれる、請求項１に記載のシステム。
3. 前記信号伝送線路が第１の線路及び第２の線路を備え、前記第１の線路が第１の信号を伝送するように構成され、前記第２の線路が第２の信号を伝送するように構成され、前記第１の信号及び前記第２の信号が差動信号伝送に利用される、請求項１に記載のシステム。
4. 前記少なくとも１つの昇圧コンデンサは、前記第１の線路の電圧を昇圧するように構成される第１の昇圧コンデンサと、前記第２の線路の電圧を昇圧するように構成される第２の昇圧コンデンサとを備える、請求項３に記載のシステム。
5. 前記スイッチング回路は、前記第１の信号が前記第２の信号よりも大きいことに応じて、前記放電段階において前記第１の昇圧コンデンサを前記第１の線路に動作可能に結合させるように更に構成され、
   前記スイッチング回路は、前記第２の信号が前記第１の信号よりも大きいことに応じて、前記放電段階において前記第２の昇圧コンデンサを前記第２の線路に動作可能に結合させるように更に構成される、
   請求項４に記載のシステム。
6. 前記第１の昇圧コンデンサが前記充電段階において前記電圧供給源に動作可能に結合される一方で、前記第２の昇圧コンデンサが前記放電段階において前記第２の線路に動作可能に結合され、前記第２の昇圧コンデンサが前記充電段階において前記電圧供給源に動作可能に結合される一方で、前記第１の昇圧コンデンサが前記放電段階において前記第１の線路に動作可能に結合される、請求項５に記載のシステム。
7. 前記電圧供給源は、前記１つ以上の減衰した信号に供給されるべき電圧の昇圧量に基づいて決定される電圧を供給するようにプログラムされる、請求項１に記載のシステム。
8. 前記スイッチング回路は、エッジ検出構成要素の出力に応じて、前記少なくとも１つの昇圧コンデンサを、前記電圧供給源に動作可能に結合されている状態から、前記信号伝送線路に動作可能に結合されている状態に切り替えるように構成される、請求項１に記載のシステム。
9. 前記エッジ検出構成要素は、イコライザ特性を有するイコライザとして実装される、請求項８に記載のシステム。
10. 前記イコライザの周波数応答がプログラム可能である、請求項９に記載のシステム。
11. 前記放電段階の持続時間がプログラム可能であり、前記放電段階の前記持続時間は、前記１つ以上の減衰した信号の立ち上がりエッジ及び／又は立ち下がりエッジのプリエンファシスに対応する高周波信号の増幅を引き起こし、前記高周波信号の前記増幅は、前記信号伝送線路のローパスフィルタ効果を打ち消す、請求項１に記載のシステム。
12. 前記１つ以上の減衰した信号がユニバーサルシリアルバス（ＵＳＢ）プロトコルに従う、請求項１に記載のシステム。
13. 信号伝送線路上の減衰した信号をブーストするための方法において、
    上流側デバイスを下流側デバイスに結合する前記信号伝送線路を介して伝送される１つ以上の減衰した信号を取得するステップと、
    前記１つ以上の減衰した信号の立ち上がりエッジ及び／又は立ち下がりエッジを検出することに応じて、
    昇圧コンデンサを電圧供給源に動作可能に結合することによって、充電段階を実行するステップであって、前記充電段階中に前記電圧供給源が前記昇圧コンデンサに電荷を転送する、ステップと、
    前記昇圧コンデンサを前記信号伝送線路に動作可能に結合することによって、放電段階を実行するステップであって、前記放電段階中に前記昇圧コンデンサが前記信号伝送線路に電荷を転送する、ステップと、
    を含む方法。
14. 前記信号伝送線路が第１の線路及び第２の線路を備え、前記第１の線路が第１の信号を伝送するように構成され、前記第２の線路が第２の信号を伝送するように構成され、前記第１の信号及び前記第２の信号が差動信号伝送に利用される、請求項１３に記載の方法。
15. 前記昇圧コンデンサは、前記第１の線路の電圧を昇圧するように構成される第１の昇圧コンデンサと、前記第２の線路の電圧を昇圧するように構成される第２の昇圧コンデンサとを備える、請求項１４に記載の方法。
16. 前記第１の信号が前記第２の信号よりも大きいことに応じて、前記放電段階において前記第１の昇圧コンデンサを前記第１の線路に動作可能に結合させるステップと、
    前記第２の信号が前記第１の信号よりも大きいことに応じて、前記放電段階において前記第２の昇圧コンデンサを前記第２の線路に動作可能に結合させるステップと、
    を更に含む、請求項１５に記載の方法。
17. 前記第１の昇圧コンデンサが前記充電段階において前記電圧供給源に動作可能に結合される一方で、前記第２の昇圧コンデンサが前記放電段階において前記第２の線路に動作可能に結合され、前記第２の昇圧コンデンサが前記充電段階において前記電圧供給源に動作可能に結合される一方で、前記第１の昇圧コンデンサが前記放電段階において前記第１の線路に動作可能に結合される、請求項１６に記載の方法。
18. 前記放電段階の持続時間を決定するステップと、
    前記放電段階の前記持続時間を決定された前記持続時間に設定するステップと、
    を更に含む、請求項１３に記載の方法。
19. 前記放電段階の前記持続時間は、前記立ち上がりエッジ又は前記立ち下がりエッジのプリエンファシスに対応する高周波信号の増幅の量を決定することによって決定され、前記高周波信号の前記増幅は、前記信号伝送線路のローパスフィルタ効果を打ち消す、請求項１８に記載の方法。
20. 前記立ち上がりエッジ及び／又は前記立ち下がりエッジが、イコライザ特性を有するイコライザとして実装されるエッジ検出構成要素によって検出される、請求項１３に記載の方法。
21. 前記１つ以上の減衰した信号がユニバーサルシリアルバス（ＵＳＢ）プロトコルに従う、請求項１３に記載の方法。