JP7624318B2 - Wiring Board - Google Patents
Wiring Board Download PDFInfo
- Publication number
- JP7624318B2 JP7624318B2 JP2021010331A JP2021010331A JP7624318B2 JP 7624318 B2 JP7624318 B2 JP 7624318B2 JP 2021010331 A JP2021010331 A JP 2021010331A JP 2021010331 A JP2021010331 A JP 2021010331A JP 7624318 B2 JP7624318 B2 JP 7624318B2
- Authority
- JP
- Japan
- Prior art keywords
- filler
- conductor
- hole
- thermal expansion
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims description 184
- 239000000945 filler Substances 0.000 claims description 136
- 239000000463 material Substances 0.000 claims description 22
- 239000011347 resin Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 12
- 239000011256 inorganic filler Substances 0.000 claims description 8
- 229910003475 inorganic filler Inorganic materials 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 156
- 239000002184 metal Substances 0.000 description 50
- 229910052751 metal Inorganic materials 0.000 description 50
- 238000009713 electroplating Methods 0.000 description 29
- 239000000758 substrate Substances 0.000 description 23
- 239000011162 core material Substances 0.000 description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 13
- 239000010949 copper Substances 0.000 description 13
- 239000011888 foil Substances 0.000 description 11
- 238000007789 sealing Methods 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000007772 electroless plating Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、配線基板に関する。 The present invention relates to a wiring board.
特許文献1には、内壁面に導体が形成されたスルーホールを有するコア基板を備えた多層配線基板が開示されている。スルーホールの内壁面に形成されている導体の内側は、粘度が異なる複数の樹脂材料を含む充填剤を硬化した、硬化体によって充塞されている。 Patent Document 1 discloses a multilayer wiring board that includes a core substrate having a through hole with a conductor formed on the inner wall surface. The inside of the conductor formed on the inner wall surface of the through hole is filled with a hardened body formed by hardening a filler containing multiple resin materials with different viscosities.
特許文献1に示される多層配線基板を構成するコア基板においては、スルーホール内部を構成する硬化体が、スルーホールの内壁面に形成されている導体で画定される領域内で一様に遍在している。従って、コア基板の一面側及び他面側での熱膨張率の違いなどに起因する応力をコア基板で相殺し難く、これらの応力が基板全体の反りとして現れやすいと考えられる。 In the core substrate constituting the multilayer wiring board shown in Patent Document 1, the hardened body constituting the interior of the through hole is uniformly distributed within the area defined by the conductor formed on the inner wall surface of the through hole. Therefore, it is difficult for the core substrate to offset stresses caused by differences in the thermal expansion coefficients on one side and the other side of the core substrate, and it is believed that these stresses are likely to manifest as warping of the entire substrate.
本発明の配線基板は、第1面、及び前記第1面と反対側の第2面を有していて、前記第1面に形成されている第1導体層及び前記第2面に形成されている第2導体層を含む積層体と、前記積層体を貫通し、前記第1導体層及び前記第2導体層を接続するスルーホール導体と、前記第1面上に交互に積層される絶縁層及び導体層によって構成される第1ビルドアップ部と、前記第2面上に交互に積層される絶縁層及び導体層によって構成される第2ビルドアップ部と、を有している。前記第1ビルドアップ部の熱膨張率と前記第2ビルドアップ部の熱膨張率とは異なっており、前記スルーホール導体は、前記積層体を貫通する貫通孔の内壁面を被覆する導体膜と、前記貫通孔を充填する充填材と、を備え、前記充填材は、前記貫通孔の前記積層体の厚さ方向において、互いに異なる領域を充填する少なくとも1組の充填材を含み、前記1組の充填材は、互いに熱膨張率が異なる。 The wiring board of the present invention has a first surface and a second surface opposite to the first surface, and includes a laminate including a first conductor layer formed on the first surface and a second conductor layer formed on the second surface, a through-hole conductor penetrating the laminate and connecting the first conductor layer and the second conductor layer, a first build-up section composed of insulating layers and conductor layers alternately stacked on the first surface, and a second build-up section composed of insulating layers and conductor layers alternately stacked on the second surface. The thermal expansion coefficient of the first build-up section is different from that of the second build-up section, and the through-hole conductor includes a conductor film covering the inner wall surface of a through-hole penetrating the laminate and a filler material filling the through-hole, and the filler material includes at least one set of fillers filling different regions of the through-hole in the thickness direction of the laminate, and the set of fillers have different thermal expansion coefficients.
本発明の実施形態によれば、配線基板の一方の面側の構成要素と他方の面側の構成要素とでの熱膨張量の違いに起因する応力により配線基板に生じ得る、反りの程度が低減され得る。反りが抑制され良好な平坦性を有する配線基板が提供され得る。 According to an embodiment of the present invention, the degree of warping that may occur in a wiring board due to stress caused by differences in the amount of thermal expansion between components on one side of the wiring board and components on the other side of the wiring board can be reduced. A wiring board with reduced warping and good flatness can be provided.
本発明の一実施形態の配線基板が図面を参照しながら説明される。図1には、一実施形態の配線基板の一例である配線基板1の断面図が示されている。配線基板1は、第1面100F及び第1面100Fの反対面である第2面100Sを有する積層体100を有している。積層体100は、絶縁層101と、絶縁層101の一方の面に形成される第1導体層102aと、絶縁層101の他方の面に形成される第2導体層102bとを有している。第1導体層102aと第2導体層102bとは、積層体100を貫通するスルーホール導体30によって接続されている。
A wiring board according to one embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a cross-sectional view of a wiring board 1, which is an example of a wiring board according to one embodiment. The wiring board 1 has a
図示される配線基板1は、積層体100の第1面100F上に形成されている第1ビルドアップ部110と、第2面100S上に形成されている第2ビルドアップ部120と、を備えている。すなわち、配線基板1は、積層体100の両面において積層される第1及び第2ビルドアップ部110、120を有しており、積層体100はコア基板の形態を有している。従って、本実施形態の説明において、積層体100はコア基板100とも称される。
The illustrated wiring board 1 includes a
第1ビルドアップ部110は、コア基板100の第1面100F上に交互に積層される絶縁層111及び導体層112によって構成されている。第2ビルドアップ部120は、コア基板100の第2面100S上に交互に積層される絶縁層121及び導体層122によって構成されている。図1の例では、第1ビルドアップ部110は、2つの絶縁層111と2つの導体層112とによって構成され、第2ビルドアップ部120は、2つの絶縁層121と2つの導体層122とによって構成されている。各絶縁層111は、各絶縁層111を挟む導体層同士(例えば、導体層112同士、又は、第1導体層102aと導体層112との間)を接続するビア導体113を含んでいる。各絶縁層121は、各絶縁層121を挟む導体層同士(例えば、導体層122同士、又は、第2導体層102bと導体層122との間)を接続するビア導体123を含んでいる。
The
図示の例では、第1ビルドアップ部110及び第2ビルドアップ部120は、それぞれ2つの導体層112、122、及び、2つの絶縁層111、121を含んでいるが、第1及び第2ビルドアップ部110、120が有する絶縁層111、121、及び、導体層112、122の層数はこれに限定されない。第1ビルドアップ部110及び第2ビルドアップ部120は、3つ以上の導体層及び3つ以上の絶縁層を含んでいてもよく、導体層及び絶縁層それぞれを1つだけ含んでいてもよい。また、第1ビルドアップ部110及び第2ビルドアップ部120は、互いに、異なる層数の絶縁層及び導体層を有してもよい。
In the illustrated example, the
なお、本実施形態の配線基板の説明においては、絶縁層101から遠い側を、「上」、「上側」、「外側」、又は「外」と称し、絶縁層101に近い側を、「下」、「下側」、「内側」、又は「内」と称する。また、各絶縁層及び導体層において、積層体(コア基板)100と反対側を向く表面は「上面」とも称され、積層体100側を向く表面は「下面」とも称される。従って、例えば第1ビルドアップ部110及び第2ビルドアップ部120の説明では、積層体100から遠い側が「上側」、「上方」、「上層側」、「外側」、又は単に「上」もしくは「外」とも称され、積層体100に近い側が「下側」、「下方」、「下層側」、「内側」、又は単に「下」もしくは「内」とも称される。また、実施形態の説明において配線基板の厚さ方向は、単に「Z方向」とも称される。
In the description of the wiring board of this embodiment, the side farther from the
第1ビルドアップ部110上には、ソルダーレジスト層10が形成されている。第2ビルドアップ部120上には、ソルダーレジスト層20が形成されている。ソルダーレジスト層10には開口10aが形成され、開口10aからは第1ビルドアップ部110における最も外側の導体層112が有する導体パッド112pが露出している。ソルダーレジスト層20には開口20aが形成され、開口20aからは第2ビルドアップ部120における最も外側の導体層122が有する導体パッド122pが露出している。
A
図示される例において、導体パッド112pは、外部の電子部品(図示せず)などの実装に用いられる接続パッドであり得る。一方、導体パッド122pは、外部のマザーボード(図示せず)などとの接続に用いられる接続パッドであり得る。導体パッド112p、122pの露出面には、Au、Ni/Au、Ni/Pd/Au、はんだ、又は耐熱性プリフラックスなどからなる表面保護膜(図示せず)が形成されていてもよい。
In the illustrated example, the
絶縁層101、111、121は、それぞれ、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などの絶縁性樹脂を用いて形成される。各絶縁層は、ガラス繊維などの補強材(芯材)及び/又はシリカ、アルミナなどの無機フィラーを含んでいてもよい。ソルダーレジスト層10、20は、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを用いて形成されている。
The
導体層102a、102b、112、122、ビア導体113、123、スルーホール導体30は、銅又はニッケルなどの任意の金属を用いて形成され得る。例えば、導体層102a、102b、112、122は、銅箔などの金属箔、及び/又は、めっき若しくはスパッタリングなどで形成される金属膜によって構成される。導体層102a、102b、112、122、ビア導体113、123、は、図1では、見易さのために簡略化して単層構造で示されているが、2層以上の多層構造を有し得る。導体層112、122、ビア導体113、123は、例えば、無電解めっき膜及び電解めっき膜を含む2層構造を有し得る。詳しくはスルーホール導体30と併せて後述される、絶縁層101の表面上に形成されている第1及び第2導体層102a、102bは、金属箔、無電解めっき膜、及び電解めっき膜を含む5層構造を有し得る。配線基板1が有する各導体層102a、102b、112、122は、所定の導体パターンを有するようにパターニングされている。
The
本実施形態において、積層体100は、絶縁層101を貫通して、第1面100Fを構成する第1導体層102aと第2面100Sを構成する第2導体層102bとを接続するスルーホール導体30を含んでいる。スルーホール導体30は、積層体100に形成されている貫通孔THの内壁を被覆する、導通用の導体膜31と、導体膜31で画定される領域(空洞)を充填する充填材32を含んでいる。すなわち、スルーホール導体30は、導電性を担う導体膜31と、スルーホール導体30の内部を埋める充填材32とを含んでいる。スルーホール導体30を構成する導体膜31は、第1及び第2導体層102a、102bと一体的に形成されている。
In this embodiment, the
実施形態の配線基板が備えるコア基板は複数のスルーホール導体を有し得る。複数のスルーホール導体の内、任意のスルーホール導体においては、その貫通孔の内壁を被覆する導体膜によって画定される空洞内の、Z方向において異なる複数の領域が、それぞれ熱膨張率の異なる充填材によって充填され得る。具体的には、配線基板1の図示される3つのスルーホール導体30の内、右端及び左端のスルーホール導体30では、充填材32が複数の充填材32a、32bで構成されている。換言すると、複数のスルーホール導体30の内、任意のスルーホール導体30は、貫通孔THの第1面側の領域を充填する第1の充填材32aと、貫通孔THの第2面側の領域を充填する第2の充填材32bとを有している。
The core substrate of the wiring board of the embodiment may have a plurality of through-hole conductors. In any of the plurality of through-hole conductors, a plurality of different regions in the Z direction in the cavity defined by the conductive film covering the inner wall of the through hole may be filled with a filler having a different thermal expansion coefficient. Specifically, in the right- and left-most through-
複数の充填材32a、32bのそれぞれは、貫通孔TH内の、導体膜31によって画定される領域の、Z方向において異なる領域を充填している。充填材32aと充填材32bとは互いに熱膨張率が異なる。スルーホール導体30の充填材32がこのように、熱膨張率の異なる複数の充填材32a、32bから構成されていることに因って、配線基板の反りが抑制されることがある。
Each of the
一方、図示される3つのスルーホール導体30の内、中央に示されているスルーホール導体30においては、導体膜31によって画定される領域が、単一の充填材32eによって一様に充填されている。すなわち、本実施形態の配線基板においては、複数のスルーホール導体のすべてが複数の充填材によって構成されている必要はなく、複数のスルーホール導体の内、任意の数及び任意の位置のスルーホール導体が熱膨張率の異なる複数の充填材から構成されていれば良い。
On the other hand, in the through-
例えば、図示されるように、第1ビルドアップ部110と第2ビルドアップ部120とで残銅率が異なる場合には、第1ビルドアップ部110の熱膨張率と第2ビルドアップ部120の熱膨張率とが異なり得る。温度変化に伴う、コア基板100の両面側での熱膨張及び収縮量がそれぞれ異なり得る。その結果、配線基板1を反らせる応力がコア基板100に係り得る。図1に示されている、右端及び左端のスルーホール導体30を構成する充填材32は、Z方向おける第1面側の領域を充填している第1の充填材32aと第2面側の領域を充填している第2の充填材32bとから構成されている。充填材32aと充填材32bとで熱膨張率が異なっていれば、配線基板1の積層体100の第1面100F側の構成要素と第2面100S側の構成要素とでの熱膨張率の違いに基づく応力が、充填材32aと充填材32bとの熱膨張量の違いに基づく応力で相殺され、配線基板1の反りの程度が低減されることがある。
For example, as shown in the figure, when the residual copper ratio is different between the
具体的には、第1ビルドアップ部110の熱膨張率が第2ビルドアップ部120の熱膨張率よりも高い場合には、第1の充填材32aには、第2の充填材32bの熱膨張量よりも低い熱膨張率を有する材料が使用される。その結果、第1ビルドアップ部110と第2ビルドアップ部120とでの熱膨張率の差に起因する応力が、充填材32aと充填材32bとの熱膨張率の差に起因する応力によって相殺され、配線基板1の反りの程度が抑制され得る。
Specifically, when the thermal expansion coefficient of the
次に、図2を参照して、スルーホール導体30の構成及びスルーホール導体30と一体的に形成される第1導体層102a及び第2導体層102bの構成が詳述される。図2は、図1における一点鎖線で囲われている領域IIの拡大図である。図2は、図1に示される複数のスルーホール導体30のうちの左端に示される、複数の充填材32a、32bを有するスルーホール導体30を拡大して示している。
Next, referring to FIG. 2, the configuration of the through-
図示される例では、貫通孔THの内壁を被覆してスルーホール導体30を構成する導体膜31は、金属膜2bと電解めっき膜2cとを有している。金属膜2b及び電解めっき膜2cは、第1導体層102aと第2導体層102bとを構成する金属膜2b及び電解めっき膜2cと連続して一体的に形成されている。絶縁層101の上(表面)には、金属箔2aが積層されており、貫通孔THの内壁面を被覆する金属膜2b及び電解めっき膜2cは金属箔2aの上にも形成され、第1導体層102a及び第2導体層102bの一部を構成している。
In the illustrated example, the
金属箔2aとしては銅箔が例示されるが、金属箔2aの材料は銅に限定されない。金属箔2a上及び貫通孔THの内壁面上に形成される金属膜2bは、例えば、無電解めっきやスパッタリングなどによって形成される金属膜である。金属膜2bは、例えば、銅又はニッケルなどからなり、電解めっき膜2cの形成時に給電層として用いられる。電解めっき膜2cは、金属膜2b上に析出される例えば銅などの金属からなる。しかし、金属膜2b、及び、電解めっき膜2cの材料は銅に限定されない。
An example of the
図示の例において、スルーホール導体30の形状は、絶縁層101の厚さ方向において略等しい径を有する円柱形状を有している。この場合、スルーホール導体30の径D(すなわち貫通孔THの径)は、例えば、100μm以上、350μm以下である。また、スルーホール導体の長さ(すなわち、絶縁層101の厚さ)は300μm以上、2500μm以下であることが好ましい。このような範囲の径及び長さを有するスルーホール導体30はその平面形状が過大になり難く、且つ、上述した反りを抑制するのに不足のない応力を発生させ得る充填材32a、32bの体積が充分に確保され得ると考えられる。
In the illustrated example, the through-
スルーホール導体30の形状及び寸法は上述のものに限定されない。例えば、スルーホール導体30は、コア基板100の一方の面から他方の面(例えば、第1面100Fから第2面100S)に向かって径が縮小するテーパー形状を有してもよい。また、スルーホール導体30は、第1面100F及び第2面100Sそれぞれから、コア基板100の厚さ方向における中央部に向かって径が縮小する形状とされてもよい。この場合、スルーホール導体30の径は、Z方向における中央部において最も小さく、第1面100F又は第2面100Sにおいて最も大きく形成され得る。このようなスルーホール導体30は、例えば、スルーホール導体用の貫通孔THを第1面100F側、及び第2面100S側の両方からレーザー光を照射することによって形成され得る。
The shape and dimensions of the through-
充填材32a、32bは、例えばエポキシ、アクリル、フェノール、又はポリイミドなどの樹脂を含有する絶縁性材料を用いて形成されている。充填材32a、32bは、アルミナなどの無機フィラーを含み得る。前述したように、第1の充填材32aと第2の充填材32bとの熱膨張率は互いに異なる。第1の充填材32aの熱膨張率、及び、第2の充填材32bの熱膨張率は、樹脂の種類、及び/又は、無機フィラーの含有率によって調整され得る。例えば、充填材32aと充填材32bとが同じ樹脂材料によって形成される場合には、充填材32aの無機フィラーの含有率を、充填材32bの無機フィラーの含有率よりも高くすることで、充填材32aの熱膨張率を充填材32bの熱膨張率より低くすることが可能である。例えば、充填材32aの無機フィラー含有率を68wt%として熱膨張率を24ppm/℃程度とし、充填材32bの無機フィラー含有率を55wt%として熱膨張率を35ppm/℃程度とすることが可能である。
The
図示の例では、充填材32aと充填材32bとの境界が、コア基板100厚さ方向における中心付近に設けられているが、この境界位置はコア基板100の厚さ方向における中心以外の位置に設けられ得る。すなわち、充填材32aの体積と充填材32bの体積とは異なっていてよく、その体積比は、複数の充填材32a、32bの熱膨張率の違いに基づき、要求される応力の大きさによって、適宜変更され得る。
In the illustrated example, the boundary between
また、図示の例では、本実施形態の充填材を構成する複数の充填材は、第1の充填材32aと第2の充填材32bとの2つの充填材とされているが、さらに別の充填材を有してもよい。第1の充填材32aと第2の充填材32bとの間に、第1の充填材32a及び第2の充填材32bの熱膨張率と異なる熱膨張率を有する充填材が介在してもよい。
In the illustrated example, the multiple fillers constituting the filler of this embodiment are two fillers, the
第1導体層102a及び第2導体層102bにおいては、電解めっき膜2c上にさらに金属膜2d及び電解めっき膜2eが形成されている。スルーホール導体30の充填材32の端面にも金属膜2d及び電解めっき膜2eの2層が充填材32上を覆うように形成されている。すなわち、第1及び第2導体層102a、102bは、スルーホール導体30の上の部分を除いて、金属箔2a、金属膜2b、電解めっき膜2c、金属膜2d、及び電解めっき2eによる5層の層構造を有している。このような第1及び第2導体層102a、102bは、例えば、電解めっき膜2eの形成後に、所定の導体パターンを有するように例えばサブトラクティブ法を用いてパターニングされることで形成され得る。
In the
充填材32と金属膜2dとが接する界面には、充填材32と金属膜2dとの熱膨張率の違いに起因する剥離が生じる場合がある。この剥離を抑制する観点から、金属膜2dと接する充填材32は、金属膜2dの熱膨張率に近い熱膨張率を有していることが望ましい。図3には、第1の充填材32aの第1導体層102a側の領域に第3の充填材32cが設けられ、第2の充填材32bの第2導体層102b側の領域に第4の充填材32dが設けられている例が示されている。この第3の充填材32c及び第4の充填材32dは、第1の充填材32a及び第2の充填材32bよりも導体層102a、102bの熱膨張率に近い熱膨張率を有する材料で構成され得る。具体的には、金属膜2dが16ppm/℃程度の熱膨張率を有する銅で形成されている場合には、20ppm/℃~40ppm/℃程度の熱膨張率を有する材料で充填材32c、32dが形成され得る。スルーホール導体30の充填材32がこのような態様を有することで、反りが抑制されると共に、導体層102a、102bにおける剥離の発生が抑制される、品質が良好な配線基板が提供され得る。
At the interface where the
なお、図2に示される例において、導体層112、122は金属膜2b及び電解めっき膜2cの2層から構成されている。また、ビア導体113、123は導体層112、122と一体的に形成されており、導体層112、122と連続する金属膜2b及び電解めっき膜2cの2層構造を有している。
In the example shown in FIG. 2, the conductor layers 112 and 122 are composed of two layers, a
上述したように、実施形態の配線基板においては、複数のスルーホール導体の全てが熱膨張率の互いに異なる複数の充填材で構成される必要はない。複数のスルーホール導体のいずれかは、図1の中央のスルーホール導体30の拡大図である図4Aに示されるように、貫通孔THが単一の充填材32eで一様に充填されてもよい。このような単一の充填材32eで充填される場合においても、図4Bに示されるように、充填材32eの両端に、熱膨張率が32eよりも導体層102a、102bの熱膨張率に近い充填材32c、32dが設けられ得る。
As described above, in the wiring board of the embodiment, it is not necessary that all of the multiple through-hole conductors are made of multiple fillers with different thermal expansion coefficients. Any of the multiple through-hole conductors may have the through hole TH filled uniformly with a
なお、充填材32を構成する充填材32a、32b、32c、32d、32eは、比較的熱伝導率の高い材料を用いて形成されることが好ましい。例えば、第1ビルドアップ部110上に搭載され得る電子部品が発する熱が、第2ビルドアップ部120側へ効率的に伝導されることで放熱性が向上し、電子部品の動作の信頼性が向上する場合がある。具体的には、充填材32a、32b、32c、32d、32eは、0.5W/m・K以上の熱伝導率を有していることが好ましい。
The
上述の配線基板1の説明では、コア基板100の第1面100F側の構成要素と第2面100S側の構成要素とでの熱膨張率の違いとして、第1ビルドアップ部110と第2ビルドアップ部120との熱膨張率が異なる例が説明された。しかしながら、充填材が互いに熱膨張率の異なる複数の充填材から構成されている構造は、第1ビルドアップ部110と第2ビルドアップ部120との熱膨張率に違いがない場合にも、反りの抑制に有効である場合がある。
In the above description of the wiring board 1, an example was given in which the thermal expansion coefficients of the components on the
例えば、図5に配線基板1aとして示されるように、積層体100が複数の絶縁層101a、101b、101cを有する多層積層体である場合、積層体100の厚さ方向における中心から両側における熱膨張率が異なる場合がある。例えば、図示のように、積層体100において、積層体100の厚さ方向における中心を構成する絶縁層101aの一方側と他方側で残銅率が異なる場合、積層体100内で熱膨張率が偏り得る。このような場合において、スルーホール導体30の充填材32が、異なる熱膨張率を有する複数の充填材32a、32bから構成されている構造は、積層体100内の熱膨張率の偏りを相殺し得る。従って、積層体100の反り、すなわち配線基板1aの反りが抑制され得る。
For example, as shown in FIG. 5 as
次に、図1の配線基板1が製造される場合を例にして、一実施形態の配線基板の製造方法の一例が、図6A~図6Hを参照して説明される。なお、図6A~図6Fでは、図2と同様に、各導体層の構造が詳細に描かれるが、図6G及び図6Hにおいては、図1と同様に、各導体層の構造が簡略化されて単層構造を有するように示されている。先ず、図6Aに示されるように、絶縁層101及び金属箔2aを含む基板(例えば両面銅張積層板)が用意され、貫通孔THが形成される。貫通孔THは、例えばドリルなどの切削装置によって穿孔されることによって形成される。貫通孔THは、炭酸ガスレーザー又はYAGレーザー等のレーザー光の照射によって形成されてもよい。
Next, an example of a method for manufacturing a wiring board according to an embodiment will be described with reference to FIGS. 6A to 6H, taking the case where the wiring board 1 of FIG. 1 is manufactured as an example. In FIGS. 6A to 6F, the structure of each conductor layer is depicted in detail, as in FIG. 2, but in FIGS. 6G and 6H, the structure of each conductor layer is simplified and shown as having a single-layer structure, as in FIG. 1. First, as shown in FIG. 6A, a substrate (e.g., a double-sided copper-clad laminate) including an insulating
次いで、図6Bに示すように、貫通孔THの内壁面上、並びに金属箔2a上に金属膜2bが、例えば、無電解めっき又はスパッタリングなどによって形成される。金属膜2bは例えば銅からなる無電解めっき膜であるが、金属膜2bの材料は銅に限定されない。続いて、金属膜2bを給電層として用いる電解めっきによって、金属膜2b上に電解めっき膜2cが形成される。電解めっき膜2cは、金属膜2b上に析出される例えば銅などの金属からなる。しかし、金属膜2cの材料は銅に限定されない。貫通孔THの内壁面上には、金属膜2bと電解めっき膜2cとを含み、絶縁層101の両面側に形成される導体層同士の導電性を担う2層構造の導体膜31が形成される。
Next, as shown in FIG. 6B, a
次いで、図6Cに示されるように、絶縁層101の一方側の面に封止板SPが貼付される。封止板SPにより貫通孔THの一方が閉塞される。封止板SPには、通気性を有する、例えば、PETフィルム、ウレタンフォーム、又は和紙等が使用され得る。
Next, as shown in FIG. 6C, a sealing plate SP is attached to one surface of the insulating
次いで、図6Dに示されるように、貫通孔THの空洞部が充填材32bで充填される。 例えば、エポキシ、アクリル又はフェノールなどの樹脂が、貫通孔THの封止板SPで閉塞されていない側の開口から注入される。必要に応じて、供給されたエポキシ樹脂などが、封止板SPで閉塞されている側から吸引され得る。封止板SPは通気性を有しており、例えば封止板SPの外側が貫通孔内部よりも低い気圧とされることで、充填材32bが封止板SP側へ吸引され得る。充填材32bは、絶縁層101の厚さ方向における中央部まで充填される。なお、充填材32bが充填される工程中、中央に図示される貫通孔の封止板SPで塞がれている開口と反対側の開口は、例えばPETなどの適切な保護板(図示せず)によって閉塞され得る。充填された充填材32bは、必要に応じて加熱などによって固化される。
Next, as shown in FIG. 6D, the hollow portion of the through hole TH is filled with a
次いで、図6Eに示されるように、貫通孔THの残りの空間が充填材32aによって充填され、併せて、中央に図示される貫通孔THにも充填材32eが充填される。充填材32aとしては、充填材32bと異なる熱膨張率を有する材料が用いられる。例えば、充填材32bに比較的高い熱膨張率を有するエポキシ樹脂等が用いられている場合には、充填材32aには比較的熱膨張率の小さいポリイミド樹脂等が充填され得る。熱膨張率の違いは、充填材32bと充填材32aとでのフィラー含有率を変えることで調整されてもよい。充填材32aの熱膨張率が充填材32bの熱膨張率よりも低い構成とされる場合、例えば、充填材32aのフィラー含有率を充填材32bのフィラー含有率よりも高くすることで熱膨張率が調整され得る。充填材32a、32eによって貫通孔THが完全に充填され、導体膜31と充填物32とを有するスルーホール導体30の形成が完了する。
Next, as shown in FIG. 6E, the remaining space of the through hole TH is filled with the
次いで、図6Fに示されるように、封止板SPが除去された後、固化した充填物32の端面は、必要に応じて、化学機械研磨などの任意の方法で研磨される。この研磨によって、充填物32の端面と電解めっき膜2cの表面とが、好ましくは略面一にされる。さらに、電解めっき膜2c及び充填物32の上に金属膜2d及び電解めっき膜2eが順に形成される。金属膜2d及び電解めっき膜2eは、例えば、金属膜2b及び電解めっき膜2cと同様の方法で形成される。その結果、絶縁層101の両面上に、金属箔2a、金属膜2b、電解めっき膜2c、金属膜2d、及び電解メッキ膜2eの5層構造を有する第1及び第2導体層102a、102bが形成される。
Next, as shown in FIG. 6F, after the sealing plate SP is removed, the end face of the solidified filling
第1及び第2導体層102a、102bは、例えば、適切な位置に開口を備えるエッチングマスクを用いたエッチングによって、所望の導体パターンにパターニングされる。第1及び第2導体層102a、102bは、このようにサブトラクティブ法を用いて形成され得る。図6Fに示される積層体(コア基板)100の形成が完了する。
The first and
次いで、図6Gに示されるように、コア基板100の両面に絶縁層及び導体層が交互に積層される。コア基板100の第1面100F上に第1ビルドアップ部110が形成されると共に、第2面100S上に第2ビルドアップ部120が形成される。例えば、フィルム状の絶縁性樹脂(例えばエポキシ樹脂)が第1面100F及び第2面100Sに熱圧着され、2つの絶縁層111のうちの第1面100F側の絶縁層111及び2つの絶縁層121のうちの第2面100S側の絶縁層121が形成される。この絶縁層111及び絶縁層121それぞれにおけるビア導体113又はビア導体123の形成箇所に、例えば炭酸ガスレーザー光の照射によって貫通孔113h、123hが形成される。
Next, as shown in FIG. 6G, insulating layers and conductor layers are alternately laminated on both sides of the
貫通孔113h、123hの内壁上及び絶縁層111、121の表面上に、無電解めっき又はスパッタリングなどによって銅などの導体からなる金属膜が形成される。この金属膜を給電層として用いると共に、適切な開口を有するめっきレジストを用いる電解めっきによって、それぞれ所望の導体パターンを有する導体層112及び導体層122、並びに、ビア導体113、及びビア導体123が形成される。すなわち、セミアディティブ法(SAP法)によって、2つの導体層112のうちの第1面100F側の導体層112、及び、2つの導体層122のうちの第2面100S側の導体層122が形成される。この導体層112、122と共に、第1面100F側の絶縁層111を貫通するビア導体113、及び、第2面100S側の絶縁層121を貫通するビア導体123が形成される。
A metal film made of a conductor such as copper is formed on the inner walls of the through
さらに、表層側の絶縁層111及び絶縁層121が、第1面100F側の絶縁層111及び第2面100S側の絶縁層121と同様の方法で形成される。また、それぞれ表層側の導体層112、122が、第1面100F側の導体層112及び第2面100S側の導体層122と同様の方法で形成される。また、表層側の絶縁層111、121をそれぞれ貫通するビア導体113、123が、第1面100F側の絶縁層111を貫通するビア導体113及び第2面100S側の絶縁層121を貫通するビア導体123と同様の方法で形成される。このようにして、第1ビルドアップ部110及び第2ビルドアップ部120が形成される。
Furthermore, the insulating
図1に示される配線基板1が形成される場合には、その後、図6Hに示されるように、第1ビルドアップ部110上にソルダーレジスト層10が形成され、第2ビルドアップ部120上にソルダーレジスト層20が形成される。ソルダーレジスト層10、20は、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを含む樹脂層の形成と、適切な開口パターンを有するマスクを用いた露光及び現像とによって、導体パッド112p及び122pを露出する開口10a、20aを有するように形成される。導体パッド112p及び122pの露出面には、無電解めっき、半田レベラ、又はスプレーコーティングなどによって、Au、Ni/Au、Ni/Pd/Au、はんだ、又は耐熱性プリフラックスなどからなる表面保護膜(図示せず)が形成されてもよい。以上の工程を経ることによって、図1の配線基板1が完成する。
When the wiring board 1 shown in FIG. 1 is formed, as shown in FIG. 6H, a solder resist
実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示された構造、形状、及び材料を備えるものに限定されない。第1ビルドアップ部と第2ビルドアップ部は異なる層数を有してよく、任意の層数の絶縁層及び導体層を有し得る。 The wiring board of the embodiment is not limited to those having the structures illustrated in the drawings and the structures, shapes, and materials illustrated in this specification. The first buildup section and the second buildup section may have different numbers of layers, and may have any number of insulating layers and conductor layers.
1、1a 配線基板
30 スルーホール導体
31 導体膜
32、32a~e 充填材
100 積層体
100F 第1面
100S 第2面
101 絶縁層
102a 第1導体層
102b 第2導体層
111、121 絶縁層
112、122 導体層
110 第1ビルドアップ部
120 第2ビルドアップ部
TH 貫通孔
SP 封止板
REFERENCE SIGNS
Claims (6)
前記積層体を貫通し、前記第1導体層及び前記第2導体層を接続するスルーホール導体と、
前記第1面上に交互に積層される絶縁層及び導体層によって構成される第1ビルドアップ部と、
前記第2面上に交互に積層される絶縁層及び導体層によって構成される第2ビルドアップ部と、
を有する配線基板であって、
前記スルーホール導体は、前記積層体を貫通する貫通孔の内壁面を被覆する導体膜と、前記貫通孔を充填する充填材と、を備え、
前記充填材は、前記導体膜、前記第1導体層、及び前記第2導体層に囲われる空間に充填され、前記貫通孔の直上において前記第1導体層及び前記第2導体層に被覆されており、
前記充填材は、前記貫通孔の前記積層体の厚さ方向において、互いに異なる領域を充填する少なくとも1組の充填材を含み、
前記1組の充填材は、互いに熱膨張率が異なり、前記1組の充填材は、前記貫通孔の前記第1面側の領域を充填する第1の充填材と、前記貫通孔の前記第2面側の領域を充填する第2の充填材とで構成され、前記第1ビルドアップ部の熱膨張率は、前記第2ビルドアップ部の熱膨張率より高く、前記第1の充填材の熱膨張率は、前記第2の充填材の熱膨張率より低い。 a laminate having a first surface and a second surface opposite to the first surface, the laminate including a first conductor layer formed on the first surface and a second conductor layer formed on the second surface;
a through-hole conductor penetrating the laminate and connecting the first conductor layer and the second conductor layer;
a first buildup section formed of insulating layers and conductor layers alternately stacked on the first surface;
a second buildup section formed of insulating layers and conductor layers alternately stacked on the second surface;
A wiring board having
the through-hole conductor includes a conductive film that covers an inner wall surface of a through hole that penetrates the laminate, and a filler that fills the through hole;
the filler is filled in a space surrounded by the conductive film, the first conductive layer, and the second conductive layer, and is covered by the first conductive layer and the second conductive layer directly above the through hole;
The filler includes at least one set of fillers filling different regions of the through hole in a thickness direction of the laminate,
The set of fillers have different thermal expansion coefficients , and are composed of a first filler that fills the area on the first surface side of the through hole and a second filler that fills the area on the second surface side of the through hole, and the thermal expansion coefficient of the first build-up portion is higher than the thermal expansion coefficient of the second build-up portion, and the thermal expansion coefficient of the first filler is lower than the thermal expansion coefficient of the second filler .
前記積層体を貫通し、前記第1導体層及び前記第2導体層を接続するスルーホール導体と、
前記第1面上に交互に積層される絶縁層及び導体層によって構成される第1ビルドアップ部と、
前記第2面上に交互に積層される絶縁層及び導体層によって構成される第2ビルドアップ部と、
を有する配線基板であって、
前記スルーホール導体は、前記積層体を貫通する貫通孔の内壁面を被覆する導体膜と、前記貫通孔を充填する充填材と、を備え、
前記充填材は、前記貫通孔の前記積層体の厚さ方向において、互いに異なる領域を充填する少なくとも1組の充填材を含み、
前記1組の充填材は、互いに熱膨張率が異なり、前記充填材は、前記貫通孔の前記第1面側の領域を充填する第1の充填材と、前記貫通孔の前記第2面側の領域を充填する第2の充填材とで構成され、
前記充填材は、前記第1の充填材の前記第1面側の第3の充填材、及び、前記第2の充填材の前記第2面側の第4の充填材をさらに有し、前記第3の充填材の熱膨張率は、前記第1の充填材よりも前記第1導体層を構成する導体の熱膨張率に近く、前記第4の充填材の熱膨張率は、前記第2の充填材よりも前記第2導体層を構成する導体の熱膨張率に近い。 a laminate having a first surface and a second surface opposite to the first surface, the laminate including a first conductor layer formed on the first surface and a second conductor layer formed on the second surface;
a through-hole conductor penetrating the laminate and connecting the first conductor layer and the second conductor layer;
a first buildup section formed of insulating layers and conductor layers alternately stacked on the first surface;
a second buildup section formed of insulating layers and conductor layers alternately stacked on the second surface;
A wiring board having
the through-hole conductor includes a conductive film that covers an inner wall surface of a through hole that penetrates the laminate, and a filler that fills the through hole;
The filler includes at least one set of fillers filling different regions of the through hole in a thickness direction of the laminate,
the set of fillers have different thermal expansion coefficients, and the fillers are composed of a first filler that fills an area on the first surface side of the through hole and a second filler that fills an area on the second surface side of the through hole;
The filler further has a third filler on the first surface side of the first filler and a fourth filler on the second surface side of the second filler, the thermal expansion coefficient of the third filler being closer to the thermal expansion coefficient of the conductor constituting the first conductor layer than the first filler, and the thermal expansion coefficient of the fourth filler being closer to the thermal expansion coefficient of the conductor constituting the second conductor layer than the second filler.
前記第1面上に交互に積層される絶縁層及び導体層のうち前記第1面を被覆する絶縁層と、前記第2面上に交互に積層される絶縁層及び導体層のうち前記第2面を被覆する絶縁層と、が同じ材料の絶縁性樹脂によって形成されており、
前記貫通孔の直上において、前記第1導体層が前記第1面を被覆する前記絶縁層を貫通するビア導体と接続され、前記第2導体層が前記第2面を被覆する前記絶縁層を貫通するビア導体と接続されている。 2. The wiring board according to claim 1,
an insulating layer covering the first surface among insulating layers and conductor layers alternately stacked on the first surface, and an insulating layer covering the second surface among insulating layers and conductor layers alternately stacked on the second surface are formed of the same insulating resin material;
Directly above the through hole, the first conductor layer is connected to a via conductor that penetrates the insulating layer covering the first surface, and the second conductor layer is connected to a via conductor that penetrates the insulating layer covering the second surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021010331A JP7624318B2 (en) | 2021-01-26 | 2021-01-26 | Wiring Board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021010331A JP7624318B2 (en) | 2021-01-26 | 2021-01-26 | Wiring Board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022114157A JP2022114157A (en) | 2022-08-05 |
| JP7624318B2 true JP7624318B2 (en) | 2025-01-30 |
Family
ID=82658633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021010331A Active JP7624318B2 (en) | 2021-01-26 | 2021-01-26 | Wiring Board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7624318B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005310934A (en) | 2004-04-20 | 2005-11-04 | Dainippon Printing Co Ltd | Multilayer wiring board and manufacturing method thereof |
| JP2017008153A (en) | 2015-06-18 | 2017-01-12 | Dic株式会社 | Epoxy resin composition for heat conductive material, cured product thereof and electronic member |
| JP2018037541A (en) | 2016-08-31 | 2018-03-08 | 大日本印刷株式会社 | Method for manufacturing perforated substrate and perforated substrate |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164699A (en) * | 1990-12-17 | 1992-11-17 | Hughes Aircraft Company | Via resistors within-multi-layer, 3 dimensional structures substrates |
| JP3415430B2 (en) * | 1997-11-11 | 2003-06-09 | 日本特殊陶業株式会社 | Filler for printed wiring board and printed wiring board using the same |
-
2021
- 2021-01-26 JP JP2021010331A patent/JP7624318B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005310934A (en) | 2004-04-20 | 2005-11-04 | Dainippon Printing Co Ltd | Multilayer wiring board and manufacturing method thereof |
| JP2017008153A (en) | 2015-06-18 | 2017-01-12 | Dic株式会社 | Epoxy resin composition for heat conductive material, cured product thereof and electronic member |
| JP2018037541A (en) | 2016-08-31 | 2018-03-08 | 大日本印刷株式会社 | Method for manufacturing perforated substrate and perforated substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022114157A (en) | 2022-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8493747B2 (en) | Flex-rigid wiring board and method for manufacturing the same | |
| JP4024846B1 (en) | Flex-rigid wiring board and manufacturing method thereof | |
| JP2021027167A (en) | Wiring board | |
| JP7624318B2 (en) | Wiring Board | |
| JP2023079605A (en) | Wiring board manufacturing method | |
| US12402248B2 (en) | Wiring substrate | |
| JP7732870B2 (en) | Wiring board and method of manufacturing the same | |
| JP2022047910A (en) | Component built-in board and manufacturing method thereof | |
| CN116190343B (en) | Wiring substrate | |
| JP2021168349A (en) | Component built-in wiring board | |
| JP7538741B2 (en) | Component-embedded wiring board and method for manufacturing the component-embedded wiring board | |
| JP2024011386A (en) | wiring board | |
| JP2023111608A (en) | wiring board | |
| JP2024002647A (en) | Wiring board and method for manufacturing wiring board | |
| JP2025082104A (en) | Component built-in wiring board and manufacturing method for component built-in wiring board | |
| WO2024095967A1 (en) | Wiring board | |
| JP2022179156A (en) | Wiring board and manufacturing method for wiring board | |
| TW202329779A (en) | Wiring substrate and method for manufacturing wiring substrate | |
| JP2023119421A (en) | wiring board | |
| JP2026043514A (en) | Wiring board | |
| JP2023038701A (en) | Wiring board and manufacturing method thereof | |
| JP2025119962A (en) | Manufacturing method for component-embedded wiring board | |
| JP2021184420A (en) | Method of manufacturing printed wiring board | |
| JP2022055650A (en) | Wiring board | |
| JP2024006411A (en) | wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231024 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240730 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20241126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20241209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250120 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7624318 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |