JP7625097B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

Description

本開示は、半導体装置及び半導体装置の製造方法に関する。

電力半導体装置などの半導体装置では、大電流化、長寿命化、高信頼性を実現するために、金属ワイヤボンドの代わりに平板状の金属リード電極を用いる構成が提案されている。しかしながら、この構成の製造工程のうち、金属リード電極と半導体素子の表面電極とを接合する接合部材を溶融する工程において、接合部材に含まれる活性剤の揮発、または、接合部材中の気泡の排出によって、接合部材が周囲に飛散する場合がある。この場合、接合部材が、半導体素子上の制御電極に付着することがあり、後の配線工程で制御電極をワイヤボンディングすることが困難になり、信頼性及び生産性が悪化してしまうという問題があった。

これに対して、接合部材を介して主電極と接合され、凸部である電気接続片を有する金属リード電極を備える半導体装置が提案されている（例えば特許文献１）。このような技術によれば、電気接続片によって接合部材の飛散を抑制することができるので、半導体装置の信頼性の低下を抑制することが可能となる。

国際公開第２０１９／１６７２５４号

しかしながら、電気接続片の下側には隙間があるため、依然として接合部材が飛散して制御電極などの電極に付着するという問題があった。

そこで、本開示は、上記のような問題点に鑑みてなされたものであり、接合部材の特定の電極への付着を低減可能な技術を提供することを目的とする。

本開示に係る半導体装置は、互いに離間された第１電極及び第２電極が設けられた面を有する半導体素子と、前記半導体素子の前記面に設けられ、前記第１電極及び前記第２電極を露出する絶縁性の保護膜と、前記保護膜から露出された前記第１電極と接合される金属リード電極と、前記保護膜から露出された前記第１電極と前記金属リード電極とを接合する接合部材とを備え、前記金属リード電極は、前記保護膜と当接し、断面視で前記接合部材と前記第２電極との間を遮る凸部である当接部を含む。

本開示によれば、金属リード電極は、保護膜と当接し、断面視で接合部材と第２電極との間を遮る凸部である当接部を含む。このような構成によれば、接合部材の特定の電極への付着を低減することができる。

本開示の目的、特徴、局面及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。

実施の形態１に係る半導体装置の概略構成を示す平面図である。 実施の形態１に係る半導体装置の一部の断面図である。 実施の形態１に係る半導体装置の一部の平面図である。 関連半導体装置の一部の断面図である。 実施の形態２に係る半導体装置の一部の断面図である。 実施の形態３に係る半導体装置の一部の断面図である。 実施の形態３に係る半導体装置の一部の平面図である。 実施の形態４に係る半導体装置の一部の断面図である。 実施の形態５に係る半導体装置の一部の断面図である。

以下、添付される図面を参照しながら実施の形態について説明する。以下の各実施の形態で説明される特徴は例示であり、すべての特徴は必ずしも必須ではない。また、以下に示される説明では、複数の実施の形態において同様の構成要素には同じまたは類似する符号を付し、異なる構成要素について主に説明する。また、以下に記載される説明において、「上」、「下」、「左」、「右」、「表」または「裏」などの特定の位置及び方向は、実際の実施時の位置及び方向とは必ず一致しなくてもよい。

＜実施の形態１＞
図１は、本実施の形態１に係る半導体装置の概略構成を示す平面図であり、図２は、図１のＡ－Ａ’線に沿った断面図であり、図３は、図２のＢ－Ｂ’線に沿った平面図である。

本実施の形態１に係る半導体装置は、ベース板１と、回路基板２と、接合部材３ａ，３ｂ，３ｃと、半導体素子４と、保護膜５と、ケース７と、金属リード電極８と、外部信号端子９と、金属ワイヤ１０と、図示しない封止部材とを備える。

ベース板１の材料は、例えばアルミニウム合金または銅などの熱伝導に優れる材料である。

図２の回路基板２は、回路パターン２ａ，２ｃと、絶縁層２ｂとを含む。絶縁層２ｂの材料は、例えば窒化アルミニウムもしくは窒化ケイ素などの熱伝導性に優れたセラミック、または、樹脂である。回路パターン２ａは絶縁層２ｂの上面に設けられ、回路パターン２ｃは絶縁層２ｂの下面に設けられている。回路パターン２ａ，２ｃの材料には、例えばアルミニウム合金または銅などの熱伝導に優れる材料が用いられる。

接合部材３ｃは、ベース板１と回路パターン２ｃとを接合する。接合部材３ｂは、回路基板２の回路パターン２ａと、回路基板２に搭載された半導体素子４とを接合する。接合部材３ｂ、３ｃ、及び、後述する接合部材３ａの材料は、例えばはんだや軟ろうである。

第１電極である表面電極４ａと、第２電極である制御電極４ｂとは、互いに離間しており、半導体素子４は、表面電極４ａ及び制御電極４ｂとが設けられた面を有する。表面電極４ａは、比較的大きな電流が流れる主電極であり、制御電極４ｂは、半導体素子４を信号制御するための電極である。表面電極４ａ及び制御電極４ｂの材料は、例えばニッケル（Ｎｉ）及び金（Ａｕ）の少なくともいずれか１つであり、半導体素子４がＡｌ（アルミニウム）－Ｓｉ（珪素）層を有する場合に、表面電極４ａ及び制御電極４ｂはＡｌ－Ｓｉ層上に設けられる。

本実施の形態１では、半導体素子４はＩＧＢＴ（Insulated Gate Bipolar Transistor）であるが、これに限ったものではなく、例えば逆導通ＩＧＢＴ、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＳＢＤ（Schottky Barrier Diode）、または、ＰＮＤ（PN junction diode）であってもよい。半導体素子４の材料は、例えば、通常の珪素（Ｓｉ）から構成されてもよいし、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンドなどのワイドバンドギャップ半導体から構成されてもよい。半導体素子４がワイドバンドギャップ半導体から構成される場合には、高温下及び高電圧下の安定動作、及び、スイッチ速度の高速化が可能となる。なお、半導体素子４の個数は、図１では６個であるが、これに限ったものではなく、半導体装置の用途に応じて決定される。

図２の保護膜５は、半導体素子４の表面電極４ａ及び制御電極４ｂが設けられた面に設けられており、表面電極４ａ及び制御電極４ｂを露出する。保護膜５は絶縁性を有し、保護膜５の材料は、例えばポリイミドである。

接合部材３ａは、保護膜５から露出された表面電極４ａと金属リード電極８とを接合し、金属リード電極８は、保護膜５から露出された表面電極４ａと接合される。金属リード電極８の表面電極４ａと対向する部分は、表面電極４ａ側に突出されており、金属リード電極８の当該部分は、当接部８ａを含んでいる。当接部８ａは、保護膜５と当接し、その当接によって断面視（図２参照）で接合部材３ａと制御電極４ｂとの間を遮る凸部である。接合部材３ａの位置と表面電極４ａの位置とは実質的に同じであるため、当接部８ａは、実質的に断面視で表面電極４ａと制御電極４ｂとの間を遮る。

なお、図３の平面図の点線で示される当接部８ａは、接合部材３ａと制御電極４ｂとの間を概ね遮っている。図示しないが、金属リード電極８の一部は、回路基板２の回路パターン２ａと接続されることによって回路を構成してもよい。

図１のケース７は、外部電極７ａと、ケース樹脂部７ｂとを含む。外部電極７ａは、金属リード電極８と電気的に接続されている。なお、金属リード電極８は、外部電極７ａの一部であってもよいし、外部電極７ａと異なる部材であってもよい。金属リード電極８が外部電極７ａの一部である場合、金属リード電極８は、ケース樹脂部７ｂに予めインサートされた外部電極７ａを半導体素子４上まで延設することによって形成されてもよい。金属リード電極８が外部電極７ａと異なる部材である場合、金属リード電極８は、ケース樹脂部７ｂに予めインサートされた外部電極７ａと、はんだ接合、溶接、超音波接合などによって接合されてもよい。

ケース樹脂部７ｂは、半導体素子４及び金属リード電極８と、それら周囲の空間とを囲い、当該空間には図示しない封止部材が設けられる。外部電極７ａの一部は、当該空間の外部においてケース樹脂部７ｂから露出されており、外部電極７ａの外部側の一部と接続された外部装置は、外部電極７ａ及び金属リード電極８を介して半導体素子４と電気的に接続される。なお、封止部材の材料は、例えば樹脂である。

外部信号端子９は、外部電極７ａと同様にケース樹脂部７ｂに設けられている。外部信号端子９は、金属ワイヤ１０によって制御電極４ｂと電気的に接続されることにより、信号回路を構成する。金属ワイヤ１０の材料には、例えばアルミニウムなどの熱伝導性及び電気伝導率の高い金属材料が用いられる。

＜製造方法＞
次に、本実施の形態１に係る半導体装置の製造方法の一例について説明する。

＜手順Ｓ１＞
半導体素子４を形成する過程で、半導体素子４上に表面電極４ａ及び制御電極４ｂが形成される。その後、表面電極４ａ及び制御電極４ｂを除いて半導体素子４のＡｌ－Ｓｉ層上に、当該Ａｌ－Ｓｉ層を保護するための保護膜５が形成される。表面電極４ａ及び制御電極４ｂは、後の工程で金属接合または超音波接合されるため、ポリイミドなどによる保護膜５は、表面電極４ａ及び制御電極４ｂに形成されない。なお、保護膜５のうち、後の工程で金属リード電極８の当接部８ａが当接する部分が、他の部分よりも厚くてもよい。

＜手順Ｓ２＞
ベース板１、回路基板２、及び、半導体素子４を、板はんだ、はんだペースト、軟ろうなどの接合部材３ｂ，３ｃで接合する。一般的には接合部材３ｂ、３ｃに、はんだが用いられることが多い。手順Ｓ２の接合は、適用されるはんだなどの接合部材３ｂ，３ｃが、その融点を超える温度に加熱されることによって行われる。接合部材３ｂ，３ｃは、板はんだなどの予め成形された部材であってもよいし、はんだペーストなどのスクリーン印刷やディスペンス等を用いて塗布される部材であってもよい。

＜手順Ｓ３＞
ケース７をベース板１に接合する。例えば、ケース樹脂部７ｂ下部のベース板１との接合面に、図示しないシリコーン系またはエポキシ系の接着剤を塗布してから、手順Ｓ２で半導体素子４が搭載されたベース板１に荷重を印加し、ケース樹脂部７ｂとベース板１とを密着させて接合する。なお、ケース７とベース板１との固定は、これに限ったものではなく、例えば、ケース樹脂部７ｂとベース板１とは、図示しないタッピンねじなどで締結されてもよいし、クランプ治具等で固定された後に接着剤を加熱することによって固定されてもよい。

＜手順Ｓ４＞
半導体素子４上に金属リード電極８を配置して、表面電極４ａと金属リード電極８とを接合する。この接合を行う前にまず、金属リード電極８の当接部８ａを、半導体素子４表面の保護膜５に当接した状態で配置する。この当接部８ａによって、接合部材３ａと制御電極４ｂとの間が遮られる。当接部８ａの凸部は、例えば金属リード電極８を成形する過程においてプレス加工で形成されてもよいし、実施の形態２のように折り曲げ加工で形成されてもよい。

保護膜５への当接部８ａの当接と並行して、半導体素子４の表面電極４ａと金属リード電極８とを接合するための接合部材３ａが供給される。接合部材３ａは、金属リード電極８を半導体素子４上に配置する前に、半導体素子４の表面電極４ａ上にディスペンス塗布またはスクリーン印刷で供給されてもよい。または、接合部材３ａは、実施の形態４，５のように、金属リード電極８を半導体素子４上に配置した後に、金属リード電極８の予め設けられた貫通穴から供給されてもよい。または、接合部材３ａは、手順Ｓ２の際にディスペンス塗布またはスクリーン印刷などで半導体素子４の表面電極４ａ上に予備はんだとして供給されてもよい。

金属リード電極８の配置、及び、接合部材３ａの供給の後、手順Ｓ２と同様に接合部材３ａは、その融点を超える温度に加熱されることによって半導体素子４の表面電極４ａと金属リード電極８とが接合される。接合部材３ａの融点は、接合部材３ｂの融点よりも低いほうが好ましいが、同等であってもよい。

＜手順Ｓ５＞
半導体素子４を制御するための信号回路と電気的に接続するために、半導体素子４上の制御電極４ｂと外部信号端子９とを金属ワイヤ１０でワイヤボンディングする。ワイヤボンディングには、例えば超音波接合が用いられる。

＜手順Ｓ６＞
手順Ｓ１～Ｓ５での組み立てられた構成において、ケース樹脂部７ｂに囲まれる空間を図示しない封止部材で封止する。封止部材の材料は、例えばシリコーンゲルまたはエポキシ樹脂であるが、これに限ったものではなく、弾性率、耐熱性、接着性、線膨張係数などが所望の物性を有する材料であればよい。組み立てられた構成をキュア炉などに入れ、封止部材に必要な硬化を行うことによって、半導体装置が完成する。その後、半導体装置には必要な電気的特性などの検査が行われる。

＜実施の形態１のまとめ＞
図４は、本実施の形態１に係る半導体装置に関連する半導体装置（以下「関連半導体装置」と記す）の構成を示す断面図であり、図２に対応する図である。接合部材３ａを溶融する手順Ｓ４で、接合部材３ａ中の活性化成分（例えばペーストはんだにおけるフラックス）の揮発、または、接合部材３ａ中の気泡の排斥によって、接合部材３ａの一部が飛散することがある。

関連半導体装置では、本実施の形態１に係る当接部８ａが設けられていないため、接合部材３ａの飛散した一部が、制御電極４ｂに付着することがある。この結果、手順Ｓ５の配線工程で制御電極４ｂをワイヤボンディングすることが困難になり、信頼性及び生産性が悪化してしまうという問題があった。

これに対して本実施の形態１では、当接部８ａが断面視で接合部材３ａと制御電極４ｂとの間を遮るため、接合部材３ａの制御電極４ｂへの付着を低減することができる。この結果、長寿命の半導体装置を安定に製造可能になることが期待できる。

＜実施の形態２＞
図５は、本実施の形態２に係る半導体装置の構成を示す断面図であり、図２に対応する図である。実施の形態１では、図２のように当接部８ａは、金属リード電極８の面内方向での中央部に設けられていた。本実施の形態２では、図５のように当接部８ａは、金属リード電極８の面内方向での端部（図５では右端部）に設けられている。それ以外の基本構成は、実施の形態１の構成と同様である。

以上のような本実施の形態２の構成によれば、実施の形態１と同様に、接合部材３ａの制御電極４ｂへの付着を低減することができる。また、当接部８ａを、比較的容易な折り曲げ加工によって形成することができるため、製造コストの低減化が期待できる。

＜実施の形態３＞
図６は、本実施の形態３に係る半導体装置の構成を示す断面図であり、図２に対応する図である。図７は、図６のＣ－Ｃ’線に沿った平面図である。

図６に示すように、本実施の形態３では、金属リード電極８は、金属リード電極８の下部に凹部８ｂを有している。なお図６の例では、凹部８ｂはドーム状を有しているが、これに限ったものではない。

凹部８ｂには、接合部材３ａが設けられており、図６の例では、凹部８ｂに接合部材３ａが充填されている。また、凹部８ｂの縁部は保護膜５と当接しており、当接部８ａを含んでいる。

図３の平面図の点線で示される凹部８ｂの縁部は、平面視で接合部材３ａの全周を囲っており、当接部８ａは、接合部材３ａと制御電極４ｂとの間を完全に遮っている。なお、金属リード電極８の上面から凹部８ｂの底面まで貫通する貫通穴が設けられてもよい。それ以外の基本構成は、実施の形態１の構成と同様である。

以上のような本実施の形態３の構成によれば、実施の形態１と同様に、接合部材３ａの制御電極４ｂへの付着を低減することができる。また、凹部８ｂの縁部によって接合部材３ａの全周が囲まれるため、制御電極４ｂのみならずその他の箇所（例えば回路基板２または他の半導体素子４など）に接合部材３ａが飛散して付着することを低減することができる。この結果、絶縁性能の低下を抑制することができる。

また、金属リード電極８と接合部材３ａとの接触面積を大きくすることができるため、半導体装置の使用時の電流密度を低減することができ、局所的な発熱による信頼性の低下を抑制することができる。

＜実施の形態４＞
図８は、本実施の形態４に係る半導体装置の構成を示す断面図であり、図２に対応する図である。

図８に示すように、本実施の形態４では、金属リード電極８は、接合部材３ａが設けられた貫通穴８ｃを有している。また、貫通穴８ｃの縁部は、保護膜５と当接しており、実施の形態３の凹部８ｂの縁部と同様に、平面視で接合部材３ａの全周を囲っている。平面視にて貫通穴８ｃは、半導体素子４の表面電極４ａの形状に合わせて四角形状を有してもよいし、円形状を有してもよい。また平面視において、貫通穴８ｃの面積は、半導体素子４の表面電極４ａの面積以上であってもよい。それ以外の基本構成は、実施の形態１の構成と同様である。

以上のような本実施の形態４の構成によれば、実施の形態３と同様に、接合部材３ａの制御電極４ｂへの付着を低減することができ、かつ、制御電極４ｂ以外の箇所への付着を低減することができる。また、金属リード電極８に比較的大きな貫通穴８ｃを設けることができるので、金属リード電極８を半導体素子４上に配置した後に金属リード電極８の貫通穴８ｃからディスペンス塗布によって接合部材３ａを供給することができる。この結果、接合部材３ａの供給を容易化できる。

また従来、金属リード電極８と接合部材３ａとの間の接合性が正常であるかを検査するために，超音波探傷またはＸ線などによって接合性の非破壊検査が実施されることがある。これに対して本実施の形態４では、接合部材３ａが金属リード電極８の貫通穴８ｃの壁面を這い上がっているか否かによって接合性を目視で検査することができる。このため、接合性の検査を簡易化することができ、超音波探傷またはＸ線検査による検査の省略が期待できる。

＜実施の形態５＞
図９は、本実施の形態５に係る半導体装置の構成を示す断面図であり、図２に対応する図である。

図９に示すように、本実施の形態５では、金属リード電極８は、接合部材３ａが設けられた複数の貫通穴８ｃを有している。そして、金属リード電極８は、複数の貫通穴８ｃを仕切り、接合部材３ａと接する仕切部８ｄを含んでいる。仕切部８ｄの数、幅、高さ方向の位置は問わない。それ以外の基本構成は、実施の形態４の構成と同様である。

以上のような本実施の形態４の構成によれば、実施の形態３と同様に、接合部材３ａの制御電極４ｂへの付着を低減することができ、かつ、制御電極４ｂ以外の箇所への付着を低減することができる。また実施の形態４と同様に、貫通穴８ｃによって、接合部材３ａの供給を容易化でき、かつ、接合性の検査を簡易化することができる。

また、仕切部８ｄによって、金属リード電極８と接合部材３ａとの接触面積を大きくすることができるため、半導体装置の使用時の電流密度を低減することができ、局所的な発熱による信頼性の低下を抑制することができる。また、仕切部８ｄによって、接合部材３ａの使用量を低減することができる。

なお、各実施の形態及び各変形例を自由に組み合わせたり、各実施の形態及び各変形例を適宜、変形、省略したりすることが可能である。

上記した説明は、すべての局面において、例示であって、限定的なものではない。例示されていない無数の変形例が、想定され得るものと解される。

２ 回路基板、３ａ 接合部材、４ 半導体素子、４ａ 表面電極、４ｂ 制御電極、５ 保護膜、８ 金属リード電極、８ａ 当接部、８ｂ 凹部、８ｃ 貫通穴、８ｄ 仕切部。

Claims (7)

1. 互いに離間された第１電極及び第２電極が設けられた面を有する半導体素子と、
   前記半導体素子の前記面に設けられ、前記第１電極及び前記第２電極を露出する絶縁性の保護膜と、
   前記保護膜から露出された前記第１電極と接合される金属リード電極と、
   前記保護膜から露出された前記第１電極と前記金属リード電極とを接合する接合部材と
   を備え、
   前記金属リード電極は、
   前記保護膜と当接し、断面視で前記接合部材と前記第２電極との間を遮る凸部である当接部を含む、半導体装置。
2. 請求項１に記載の半導体装置であって、
   前記半導体素子が搭載され、前記金属リード電極の一部と接合された回路基板をさらに備える、半導体装置。
3. 請求項１または請求項２に記載の半導体装置であって、
   前記当接部は、前記金属リード電極の面内方向での端部に設けられている、半導体装置。
4. 請求項１または請求項２に記載の半導体装置であって、
   前記金属リード電極は、前記接合部材が設けられた凹部を有し、
   前記凹部の縁部が、前記保護膜と当接し、前記当接部を含む、半導体装置。
5. 請求項１または請求項２に記載の半導体装置であって、
   前記金属リード電極は、前記接合部材が設けられた１以上の貫通穴を有し、
   前記貫通穴の縁部が、前記保護膜と当接し、前記当接部を含む、半導体装置。
6. 請求項５に記載の半導体装置であって、
   前記１以上の貫通穴は複数の貫通穴であり、
   前記金属リード電極は、前記複数の貫通穴を仕切り、前記接合部材と接する仕切部を含む、半導体装置。
7. 請求項１から請求項６のうちのいずれか１項に記載の半導体装置の製造方法であって、
   前記当接部を前記保護膜に当接させた状態で前記接合部材を溶融することによって、第１電極と前記金属リード電極とが前記接合部材によって接合される、半導体装置の製造方法。

Images