JP7625346B2 - Stabilization circuit - Google Patents
Stabilization circuit Download PDFInfo
- Publication number
- JP7625346B2 JP7625346B2 JP2021018116A JP2021018116A JP7625346B2 JP 7625346 B2 JP7625346 B2 JP 7625346B2 JP 2021018116 A JP2021018116 A JP 2021018116A JP 2021018116 A JP2021018116 A JP 2021018116A JP 7625346 B2 JP7625346 B2 JP 7625346B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- band
- inductor
- parallel
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000006641 stabilisation Effects 0.000 title claims description 124
- 238000011105 stabilization Methods 0.000 title claims description 124
- 239000004065 semiconductor Substances 0.000 claims description 66
- 239000003990 capacitor Substances 0.000 claims description 48
- 230000000052 comparative effect Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 230000000087 stabilizing effect Effects 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Images
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
この開示は、FET(Field effect transistor)、HEMT(High Electron Mobility Transistor)等の半導体素子を用いた半導体装置の安定化回路に関するものである。 This disclosure relates to a stabilization circuit for a semiconductor device that uses semiconductor elements such as FETs (field effect transistors) and HEMTs (high electron mobility transistors).
レーダ機器、通信機器、観測機器では増幅器、発振器等の半導体装置が広く用いられている。一般にFET、HEMT等の半導体素子自身の特性として低周波になるほど動作が不安定となる。このため半導体装置では特に低周波で安定動作させるための安定化回路が用いられる。
このような安定化回路として、キャパシタとインダクタとの直列共振回路と、この直列共振回路に並列接続された抵抗とから構成され、半導体素子の入力端子に直列に接続されたものがある(例えば特許文献1参照)。
Semiconductor devices such as amplifiers and oscillators are widely used in radar equipment, communication equipment, and observation equipment. In general, the lower the frequency, the more unstable the operation of semiconductor elements such as FETs and HEMTs. For this reason, stabilization circuits are used in semiconductor devices to ensure stable operation, especially at low frequencies.
One such stabilization circuit is composed of a series resonant circuit of a capacitor and an inductor and a resistor connected in parallel to this series resonant circuit, and is connected in series to the input terminal of a semiconductor element (see, for example, Patent Document 1).
しかし、安定化回路をマイクロ波集積回路で実現するような場合、従来の安定化回路では、抵抗の配置位置に制約を受け、設計の自由が制約されてしまう課題があった。 However, when implementing a stabilization circuit using a microwave integrated circuit, conventional stabilization circuits have restrictions on where resistors can be placed, limiting design freedom.
この開示の安定化回路は、第1のインダクタと第1のキャパシタとの第1の直列回路と、この第1の直列回路に並列接続され、第1の抵抗と第2のインダクタとの第2の直列回路とで構成され、安定化回路を半導体素子の入力端子あるいは出力端子の少なくとも1つの端子に直列に装荷したものである。 The stabilization circuit disclosed herein is composed of a first series circuit of a first inductor and a first capacitor, and a second series circuit of a first resistor and a second inductor connected in parallel to the first series circuit, and the stabilization circuit is loaded in series with at least one of the input terminals or output terminals of a semiconductor element.
この開示の安定化回路によれば、第1の抵抗に第2のインダクタを直列に装荷する事で、かならずしも主線路間に第1の抵抗を装荷する必要がなく、第1の抵抗を主線路から離れた場所に形成する事も可能となり第1の抵抗の形成位置が大きく緩和される。このため、実現する上で耐電力と半導体装置の中心周波数とからの制約が著しく緩和され、設計の自由度が増える効果がある。 According to the stabilization circuit disclosed in this disclosure, by loading the second inductor in series with the first resistor, it is not necessary to load the first resistor between the main lines, and it is possible to form the first resistor at a location away from the main lines, greatly relaxing the location of the first resistor. As a result, the constraints imposed by the power handling capability and the center frequency of the semiconductor device are significantly relaxed, which has the effect of increasing the freedom of design.
実施の形態1.
以下、図を用いてこの開示に係る実施の形態1について説明する。
図1は実施の形態1の安定化回路を用いた半導体装置の構成を示す図である。ここでは半導体装置として増幅器の場合について示している。
この増幅器は入力端子1と出力端子2との間に入力整合回路4、FET(Field effect transistor)、HEMT(High Electron Mobility Transistor)等の半導体素子3、実施の形態1による安定化回路12および出力整合回路5を順次配置した構成のものである。
また、安定化回路12は第1のインダクタ6と第1のキャパシタ7との第1の直列回路8に、第2のインダクタ9と第1の抵抗10との第2の直列回路11を並列接続した構成となっており、半導体素子の出力端子3bと出力整合回路5との間に装荷したものである。
図1に示す安定化回路12は第1のインダクタ6と第1のキャパシタ7と第2のインダクタ9と第1の抵抗10との4素子のみで構成されている。
Hereinafter, a first embodiment according to this disclosure will be described with reference to the drawings.
1 is a diagram showing the configuration of a semiconductor device using a stabilization circuit according to the first embodiment. Here, the semiconductor device is shown as an amplifier.
This amplifier has a configuration in which an
The
The
半導体素子3の入力端子3aはゲート端子であり入力整合回路4と接続されている。
半導体素子3の出力端子3bはドレイン端子であり安定化回路12と接続されている。
半導体素子3のソース端子は接地されている。
入力整合回路4は入力端子1に接続される電源インピーダンスと半導体素子3の入力インピーダンスとを整合させるために設けられている。出力整合回路5は出力端子2に接続される負荷インピーダンスと半導体素子3の出力インピーダンスとを整合させるために設けられている。また、安定化回路12は増幅器の所要帯域における特性への影響を極力小さく抑え、かつ、不安定動作の原因となる半導体素子3からの低周波帯の不要波を吸収し、増幅器の安定化を図るものである。
このような構成にする事により入力端子1からのマイクロ波帯の信号を半導体素子3で所望のレベルまで増幅し、その後、出力端子2を介して負荷へ供給するような増幅器が得られる。
An
The
The source terminal of the
The
With this configuration, an amplifier is obtained in which a microwave band signal from
図2はマイクロ波集積回路を用いてこの開示の安定化回路12を実現した場合一例である。
図2の(a)はセラミック基板上に薄膜で形成され、間隔Gを置いて付き合うように2つの主線路S1、S2を直線状に配置し、一方の主線路S1の側面に薄膜で形成した第1の抵抗10の一端を接続し、他端をマイクロストリップ線路でL字形状に形成された第2のインダクタ9を介してもう一方の主線路S2の端部側面に接続するとともに、もう一方の主線路S2の端部にチップ状の第1のキャパシタ7を装着し、かつ、第1のキャパシタ7と一方の主線路S1の端部とを金ワイヤからなる第1のインダクタ6で接続したものである。
このように第1の抵抗10に第2のインダクタ9を接続することにより、第1の抵抗10を形成する位置に余裕ができる。このため半導体装置の帯域中心周波数と第1の抵抗10の面積から制約されることなく、安定化回路12を実現するための設計の自由度が増加する利点がある。
FIG. 2 shows an example of the
FIG. 2(a) shows two main lines S1, S2 formed of a thin film on a ceramic substrate, arranged in a straight line so that they face each other with a gap G between them, with one end of a
By connecting the
図2の(b)はセラミック基板上に薄膜で形成され、間隔Gを置いて付き合うように2つの主線路S1、S2を直線状に配置し、2つの主線路S1、S2の間隔Gの側面に2つの主線路S1、S2の間隔Gと同じ長さの第1の抵抗10を形成し、2つの主線路S1、S2の端部側面から、主線路の方向に対して垂直方向であって第1の抵抗10が形成された方向にそれぞれ第2のインダクタ9a、9bを直線状に形成し、これらのインダクタ9a、9b間に第1の抵抗10を装荷したものである。第2のインダクタ9を9aと9bに分割することにより、第1のインダクタ6と第1のキャパシタ7との共振周波数を維持しつつ、抵抗の面積に左右されることなく第1の抵抗10の形成位置にさらに余裕ができ、さらに設計の自由度が増える利点がある。
Figure 2 (b) shows a thin film formed on a ceramic substrate, with two main lines S1 and S2 arranged in a straight line with a gap G between them, a
図2の(c)は図2の(b)と基本的な構成は同じであるが、対向して配置した2つの主線路S1、S2の間隔Gを狭くした場合である。図2の(c)は、2つの主線路S1、S2の間隔Gの側面に2つの主線路S1、S2の間隔Gより長い第1の抵抗10を形成し、一方の主線路S1の端部側面から、主線路の方向に対して垂直方向であって第1の抵抗10が形成された方向に第2のインダクタ9aを直線状に形成し、もう一方の主線路S2の端部側面から、主線路の方向に対して垂直方向であって第1の抵抗10が形成された方向に鍵型、クランク型又はZ字型の第2のインダクタ9bを形成し、これらのインダクタ9a、9b間に第1の抵抗10を装荷したものである。このような構成にする事で第1のインダクタ6を形成する金ワイヤ長を短くできる。
これにより、第1の抵抗10の面積を維持しつつ第1のインダクタ6と第1のキャパシタ7との共振周波数を上げる事ができる。即ち、耐電力を維持しつつ、より高い周波数帯の増幅器に対応できるため、さらなる設計の自由度が増える利点がある。
図2に示すように、安定化回路12は、間隔G(ギャップ又は隙間)介して端部が向き合って配置された2つの主線路S1、S2を有し、第1の抵抗10を間隔G以外の位置に配置し、2つの主線路S1、S2の少なくとも一方又は両方と第1の抵抗10とを第2のインダクタ9で接続しているものである。
なお、実際に安定化回路12を実現するには半導体素子の出力端子3bと安定化回路12との間、安定化回路12と出力整合回路5との間には図2に示すようにマイクロ波信号が伝搬する主線路が必要となるが、図1ではこれらの主線路は省略している。
Fig. 2C shows a case where the gap G between the two main lines S1 and S2 arranged opposite to each other is narrowed, although the basic configuration is the same as Fig. 2B. Fig. 2C shows a case where a
This makes it possible to increase the resonant frequency between the
As shown in FIG. 2, the
In order to actually realize the
図3は参考までに比較例の安定化回路の等価回路および比較例の安定化回路をマイクロ波集積回路を用いて実現した場合の構成の一例である。比較例の安定化回路は図3の(a)に示すようにインダクタとキャパシタとの直列共振回路に抵抗を並列接続したものである。このような安定化回路を実現するには図3の(b)に示すように2つ主線路S1、S2の端部間に薄膜で形成した抵抗を装荷し、一方の主線路S1の端部上にチップ状のキャパシタを装着するとともに、抵抗を跨ぐようにキャパシタともう一方の主線路S2の端部間を金ワイヤからなるインダクタで接続する構成のものである。 For reference, FIG. 3 shows an equivalent circuit of a stabilization circuit of the comparative example and an example of the configuration when the stabilization circuit of the comparative example is realized using a microwave integrated circuit. The stabilization circuit of the comparative example is a series resonant circuit of an inductor and a capacitor with a resistor connected in parallel as shown in FIG. 3(a). To realize such a stabilization circuit, as shown in FIG. 3(b), a thin-film resistor is loaded between the ends of two main lines S1 and S2, a chip-shaped capacitor is attached to the end of one of the main lines S1, and an inductor made of gold wire is used to connect the capacitor and the end of the other main line S2 across the resistor.
一般に抵抗の耐電力は抵抗の面積に依存し、高耐電力を得るには広い面積ものが必要となる。一方、直列共振回路の共振周波数はキャパシタとインダクタとで決まり、キャパシタを固定するには増幅器の帯域中心周波数が高い場合は金ワイヤ長を短くし、帯域中心周波数が低い場合は金ワイヤ長を長くすることが必要である。
耐電力向上のため広い面積の抵抗を採用し、かつ、増幅器の中心周波数が高い場合、抵抗を跨ぐ金ワイヤ長さが抵抗の長さより短くなってしまい実現できない場合が生じる。また、抵抗を跨ぐ所望の長さの金ワイヤを採用するには直列共振周波数に対応したキャパシタを選択する必要がある。
このように比較例の安定化回路では耐電力と直列共振回路の共振周波数とから実現できる回路定数が決まり、設計の自由が制約されてしまう。
In general, the power handling capacity of a resistor depends on its area, and a large area is required to obtain high power handling capacity. On the other hand, the resonant frequency of a series resonant circuit is determined by the capacitor and inductor, and in order to fix the capacitor, it is necessary to shorten the gold wire length when the amplifier's band center frequency is high, and to lengthen the gold wire length when the band center frequency is low.
When a resistor with a large area is used to improve the power durability and the center frequency of the amplifier is high, the gold wire length across the resistor may become shorter than the resistor length, making this impossible to achieve. In addition, to use a gold wire of the desired length across the resistor, it is necessary to select a capacitor that corresponds to the series resonance frequency.
In this way, in the stabilization circuit of the comparative example, the circuit constants that can be realized are determined by the power handling capability and the resonant frequency of the series resonant circuit, restricting the freedom of design.
図4は実施の形態1による安定化回路の他の実施例を示す構成図である。図1の安定化回路12は第1のインダクタ6と第1のキャパシタ7との第1の直列回路8と、第1の抵抗10と第2のインダクタ9との第2の直列回路11とを並列接続して構成のものである。
これに対し、図4の(a)は1個の第1の直列回路8に、2つの第2の直列回路11を並列接続した場合である。このような構成にすることで、1つの第1の抵抗10の面積を必要以上に広げること無く安定化回路の耐電力向上が図れる。
図4の(b)は第1のインダクタ6を2個のインダクタ6a、6bに分割し、これらのインダクタ6a、6bをそれぞれ第1のキャパシタ7の両側に接続したものである。これにより第1のキャパシタ7の配置にも余裕ができ、設計の自由度がさらに増す。
Fig. 4 is a configuration diagram showing another example of the stabilization circuit according to
4A shows a case where two
4B shows that the
***実施の形態1の効果***
実施の形態1の安定化回路12は、増幅器、発振器等の半導体装置の安定化を図るための安定化回路であり、半導体装置に用いる半導体素子3の入力端子3aあるいは出力端子3bの少なくとも一方の端子又は両方の端子に直列に接続され、第1のインダクタ6と第1のキャパシタ7との第1の直列回路8と、第1の直列回路8に並列接続され、第1の抵抗10と第2のインダクタ9との第2の直列回路11とからなることを特徴とする。
この開示の安定化回路12では第1のインダクタ6と第1のキャパシタ7との第1の直列回路8に、第1の抵抗10と第2のインダクタ9との第2の直列回路11を並列接続する構成とし、第1の抵抗10に第2のインダクタ9を装荷する事で第1の抵抗10の形成位置に余裕ができる。
このため、耐電力を決める抵抗の面積と、増幅器の帯域を決める第1の直列回路8とはそれぞれ独立に設計する事が可能となり、著しく設計の自由度が増す利点がある。
***Advantages of First Embodiment***
The
In the
Therefore, it becomes possible to design the area of the resistor which determines the power handling capability and the
実施の形態2.
以下、主に実施の形態1と異なる点について説明する。
図5はこの開示の実施の形態2による安定化回路の簡易的な等価回路である。この実施の形態2の安定化回路の構成は図1のものと同じであるが、半導体装置の帯域への影響を極力減らすとともに低周波帯の特定の周波数で大きな減衰量を得るための回路定数を限定したものである。
この等価回路では第1のインダクタ6、第1のキャパシタ7、第2のインダクタ9および第1の抵抗10の値をそれぞれL1、C1、L0、Rとし、L1とC1との直列共振周波数を半導体装置の帯域中心周波数f0に設定する。また、この図5には比較例の安定化回路の簡易等価回路も合わせて示してある。
この開示の安定化回路12では帯域中心周波数f0ではスルー、帯域低域端flでは第1の直列回路8の等価的なキャパシタC’と第2の直列回路11との並列回路、帯域高域端fhでは第1の直列回路8の等価的なインダクタL’と第2の直列回路11との並列回路とで表される。また、帯域外の低周波帯では第1の直列回路8の等価的なキャパシタC0と第2の直列回路11との並列回路で表され、DC(Direct Current)近傍では第1の抵抗10であるRのみと表される。
これに対して比較例の安定化回路では帯域中心周波数f0ではスルー、flではC’と抵抗Rとの並列回路、fhではL’とRとの並列回路とで表される。また、帯域外の低周波帯ではC0とRとの並列回路で表され、DC近傍ではRのみとなる。
The following mainly describes the differences from the first embodiment.
Fig. 5 is a simplified equivalent circuit diagram of a stabilization circuit according to a second embodiment of this disclosure. The configuration of the stabilization circuit according to the second embodiment is the same as that of Fig. 1, but the circuit constants are limited in order to minimize the effect on the band of the semiconductor device and to obtain a large amount of attenuation at a specific frequency in the low frequency band.
In this equivalent circuit, the values of the
The
In contrast, the stabilization circuit of the comparative example is represented as through at the band center frequency f0, as a parallel circuit of C' and resistor R at fl, and as a parallel circuit of L' and R at fh. Also, in the low frequency band outside the band, it is represented as a parallel circuit of C0 and R, and only R is present near DC.
即ち、実施の形態2の安定化回路12と比較例のものとはf0およびDC近傍にける簡易的な等価回路は同じになる。しかし、帯域の両端の周波数flおよびfhでは第1の抵抗10に接続された第2のインダクタ9の効果により、比較例の抵抗のみよりはインピーダンスを高くなる。このため、flおよびfhにおける第1の抵抗10での減衰量は比較例の安定化回路よりも低くなる。即ち、このような回路定数の安定化回路12を増幅器に適用することにより、DC近傍における不要波の減衰量を維持しつつ、増幅器の広帯域化が可能となる。
また、この開示の安定化回路12の低周波帯における簡易的な等価回路ではC0と第2の直列回路11との並列回路となるため、C0と並列共振するような第2のインダクタ9を選ぶ事により、低周波帯の特定の周波数frでより多くの不要波を減衰させる事ができる。このような第2のインダクタ9の定数L0は以下のように求める事ができる。
That is, the simplified equivalent circuit at f0 and near DC is the same for the
In addition, since the simplified equivalent circuit of the
ここでL1とC1とが半導体装置の中心周波数ωoで直列共振するようC1=1/(ωo2L1)に設定した場合、安定化回路12のインピーダンスZは式1で表される。ここでωo=2πf0である。
Here, when C1=1/(ωo 2 L1) is set so that L1 and C1 resonate in series at the center frequency ωo of the semiconductor device, the impedance Z of the
式1
Z={jL1(ω2-ωo2)(R+jωL0)}/{(jL1(ω2-ωo2)+ω(R+jωL0)}
Z={jL1(ω 2 −ωo 2 )(R+jωL0)}/{(jL1(ω 2 −ωo 2 )+ω(R+jωL0)}
また、R<ωL0とすれば式1から近似的に式2が求まる。
Also, if R<ωL0,
式2
Z={-ωL1L0(ω2-ωo2)}/{(jL1(ω2-ωo2)+jω2L0)}
Z={-ωL1L0(ω 2 -ωo 2 )}/{(jL1(ω 2 -ωo 2 )+jω 2 L0)}
この式より、低周波帯のある周波数ωrで安定化回路が並列共振するためのL0とL1の関係は式3で求めることができる。ここでωr=2πfrである。
From this equation, the relationship between L0 and L1 for the stabilization circuit to resonate in parallel at a certain frequency ωr in the low frequency band can be calculated using
式3
L0=L1(ωo2/ωr2-1)
L0=L1(ωo 2 /ωr 2 -1)
このように半導体装置の帯域中心周波数ω0、減衰量が最大となる低周波帯の特定の周波数ωr、第1のインダクタ6を与えると式3より第2のインダクタ9のL0が求める。
例えばf0=1.6GHz、fr=0.8GHz、L1=8nHとすれば式3よりL0=24nHが求まる。また、C1についてはf0でL1と直列共振する条件よりC1=1.25pFが求まる。
L0=L1(ωo2/ωr2-1)
=L1((2πf0)2/(2πfr)2-1)
=L1((2π・1.6)2/(2π・0.8)2-1)
=8((2π・1.6)2/(2π・0.8)2-1)
≒8(100/25-1)
=8(100/25-1)
=24nH
C1=1/(ωo2L1)
=1/((2πf0)2L1)
=1/((2π・1.6)2・8)
≒1/(100・8)
=0.00125nF
=1.25pF
In this way, when the band center frequency ω0 of the semiconductor device, the specific frequency ωr in the low frequency band at which the attenuation is maximized, and the
For example, if f0=1.6 GHz, fr=0.8 GHz, and L1=8 nH, then L0=24 nH is obtained from
L0=L1(ωo 2 /ωr 2 -1)
=L1((2πf0) 2 /(2πfr) 2 -1)
=L1((2π・1.6) 2 /(2π・0.8) 2 -1)
=8((2π・1.6) 2 /(2π・0.8) 2 -1)
≒8 (100/25-1)
=8 (100/25-1)
= 24 nH
C1=1/(ωo 2 L1)
=1/((2πf0) 2 L1)
=1/((2π・1.6) 2・8)
≒1/(100・8)
=0.00125nF
= 1.25 pF
図6は実施の形態2による安定化回路の通過特性の一例である。図6の(c)において、実線は図6の(a)に示すこの開示の安定化回路12の通過特性であり、点線は図6の(b)に示す比較のため比較例の安定化回路の通過特性である。ここで示した素子値は前述で求めた値を用い、L0を除く比較例の安定化回路の素子値はこの開示の安定化回路12のものと同じにしている。
この開示の安定化回路12は比較例のものに比べ、f0である1.6GHzでの損失は両者一致するものの低域端1.5GHzおよび高域端1.7GHzではこの開示のものの方は低損失である。一方、損失最大となる低周波帯の周波数は0.79GHzであり、比較例のものより約9dB大きい損失13dBが得られる。また、DC近傍では両者一致する。
なお、損失最大となる周波数は0.79GHzに対して式3で求めた0.8GHzと若干の相違はあるが、式3では抵抗Rの影響が非常に小さいと仮定した場合である。L0を微調すること、すなわちL0≒L1(ωo2/ωr2-1)とすることで0.8GHzに合わせる事が容易である。
Figure 6 shows an example of the pass characteristic of the stabilization circuit according to
The
Although the frequency at which the loss becomes maximum is 0.79 GHz, which is slightly different from 0.8 GHz obtained by
図7は実施の形態2に係わる安定化回路を適用した増幅器の利得および安定係数の特性例である。
図中、実線はこの開示の安定化回路12を適用した場合、点線は比較のため比較例の安定化回路を適用した場合である。
なお、図7の特性例は、この開示の安定化回路12および比較例の安定化回路の素子値を図6のものとし、図7の(a)に示すように半導体素子3と出力整合回路5との間に安定化回路12を装荷した場合の特性例である。
図7の(b)に示すように比較例の安定化回路に比べこの開示の安定化回路を用いた方が帯域1.5GHz~1.7GHzにわたって利得が高く、かつ、低周波帯の特定の周波数0.8GHzで約9dBの低利得化が実現できる。また、図7の(c)に示すように0.8GHz近傍の安定係数も改善できる。
FIG. 7 shows an example of characteristics of the gain and stability factor of an amplifier to which the stabilization circuit according to the second embodiment is applied.
In the figure, the solid line indicates the case where the
The characteristic example in Figure 7 is an example of characteristics when the element values of the
As shown in Fig. 7B, the stabilization circuit of this disclosure has a higher gain over the 1.5 GHz to 1.7 GHz band compared to the stabilization circuit of the comparative example, and can achieve a lower gain of about 9 dB at a specific frequency of 0.8 GHz in the low frequency band. Also, as shown in Fig. 7C, the stability factor in the vicinity of 0.8 GHz can be improved.
比較例の安定化回路は周波数が低くなるに従い直列共振回路のインピーダンスが高くなるため、抵抗で吸収される不要波も徐々に増加し、DC(Direct Current)近傍で最大となる。
しかし、半導体素子が不安定になる周波数帯はDC近傍とは限らず、例えば1/2倍波発振のようにf0/2近傍の低周波帯で半導体素子が不安定動作する場合がある。このような場合、DC近傍の不要波よりもf0/2近傍の不要波をより多く抵抗で吸収させる必要がある。
比較例の安定化回路では低周波帯の特定の周波数fr帯で十分に不要波を吸収できない場合があり、この周波数帯で半導体素子が不安定動作したり、発振したりする場合がある。
In the stabilization circuit of the comparative example, as the frequency decreases, the impedance of the series resonant circuit increases, and therefore the spurious waves absorbed by the resistor also gradually increase, reaching a maximum near DC (Direct Current).
However, the frequency band where the semiconductor element becomes unstable is not necessarily near DC, and there are cases where the semiconductor element operates unstably in a low frequency band near f0/2, such as half-wave oscillation. In such cases, it is necessary to absorb more unwanted waves near f0/2 with a resistor than unwanted waves near DC.
In the stabilization circuit of the comparative example, there are cases where it is not possible to sufficiently absorb unnecessary waves in a specific frequency band fr in the low frequency band, and the semiconductor element may operate unstably or oscillate in this frequency band.
実施の形態2ではこの開示の安定化回路の第1のインダクタ6と第1のキャパシタ7とからなる第1の直列回路8の直列共振周波数を半導体装置の帯域中心周波数f0に、かつ、第1の直列回路8の低周波帯の特定の周波数frで第1の直列回路8の等価的なキャパシタと並列共振するような第2のインダクタ9選ぶ事により、比較例の安定化回路に比べ半導体装置の広帯域化が図れる。
例えばfrをf0/2に選ぶ事により1/2倍波発振の原因となる低周波帯の不要波をより多く減衰させる事ができ増幅器のより高安定化を図る事ができる。
なお、上記、実施例で帯域のf0/2の周波数帯の不要波を吸収する場合について説明したが、この開示の安定化回路12では第2のインダクタ9を任意に選ぶ事により、それ以外の低周波帯の不要発振にも対応できる。
In the second embodiment, the series resonant frequency of the
For example, by selecting fr as f0/2, it is possible to attenuate more of the unnecessary waves in the low frequency band that cause half-harmonic oscillation, and to achieve higher stability of the amplifier.
In the above embodiment, the case of absorbing unwanted waves in the frequency band f0/2 of the band has been described, but the
***実施の形態2の効果***
以上のように、実施の形態2の安定化回路12によれば、比較例の安定化回路のDC近傍における抵抗での不要波の吸収量を維持しつつ、低周波帯の特定の周波数fr帯でより多くの不要波を吸収させることができ、例えばf0/2発振を著しく抑圧できる。また、帯域内の両端においても安定化回路の損失を低減することができ、半導体装置の広帯域化も可能となる。
***Advantages of the Second Embodiment***
As described above, the
実施の形態3.
以下、主に実施の形態1、2と異なる点について説明する。
以上述べた実施の形態では第1の直列回路8と第2の直列回路11とを並列接続して構成した安定化回路12を図1のように半導体素子の出力端子3aと出力整合回路5との間に直列に装荷した場合について述べた。
このように装荷された安定化回路12は半導体素子3側を見た電源インピーダンスZgあるいは出力整合回路5側を見た負荷インピーダンスZlに大きく影響を受ける。
一般に出力整合回路5は増幅器の帯域で半導体素子3の出力インピーダンスと出力端子2に接続される負荷インピーダンスとが整合するように設計される。しかし、不安定動作が起こり易い低周波帯での整合については考慮されない場合が多い。
このため第1の抵抗10で吸収される不要波の減衰量はZg、Zlに大きく依存し、これらのZg、Zlのインピーダンスによっては減衰すべき不要波がほとんど減衰されない場合がある。このような問題を解決する安定化回路の構成について以下に述べる。
The following mainly describes the differences from the first and second embodiments.
In the embodiment described above, the
The
In general, the
For this reason, the amount of attenuation of the spurious waves absorbed by the
図8はこの開示の実施の形態3による安定化回路を用いた半導体装置の構成を示す図である。この図においても半導体装置として増幅器の場合について示している。ここで示す安定化回路12は実施の形態1、2で示した安定化回路12の一端と接地との間に第2のキャパシタ13と第3のインダクタ14との並列回路20を装荷したものである。
Figure 8 is a diagram showing the configuration of a semiconductor device using a stabilization circuit according to
図8の安定化回路12は、第1の直列回路8と第2の直列回路11とを並列接続して構成した並列接続回路(実施の形態1、2で示した安定化回路12)の出力整合回路5側の端子と接地との間に、第2のキャパシタ13と第3のインダクタ14との2素子のみからなる並列回路20を装荷し、かつ、並列回路20の並列共振周波数を半導体装置の帯域中心周波数f0に設定したものである。
ここで第2のキャパシタ13と第3のインダクタ14との素子値をそれぞれC2、L2とし、これらの素子値は半導体装置の帯域中心周波数f0で並列共振するようにC2=1/(ωo2L2)に選ばれる。
また、この並列回路20から出力整合回路5側を見たインピーダンスをZl ’とする。
The
Here, the element values of the
Also, the impedance seen from the
図9はこの開示に係る実施の形態3による安定化回路の簡易的な等価回路を示す図である。なお、図8と同一あるいは相当部分には同一符号を付してある。
この開示の安定化回路12を構成する第2のキャパシタ13と第3のインダクタ14との並列回路20は帯域近傍で開放、また、flで等価的なインダクタLa、fhで等価的なキャパシタCaとして表される。一方、低周波帯では等価的なインダクタLa’となり、DC近傍では短絡となる。
一般に低周波帯における等価的なインダクタLa’は非常に小さいため、並列回路20を含むインピーダンスZl ’はZlに影響されにくく、ほぼ一定の低インピーダンスとなる。
このため、Zlに影響されることなく第1の抵抗10で低周波帯の不要波を十分吸収させることができる。
9 is a diagram showing a simplified equivalent circuit of a stabilization circuit according to a third embodiment of the present disclosure, in which the same reference numerals are used to designate the same or corresponding parts as those in FIG.
The
Generally, the equivalent inductor La' in the low frequency band is very small, so the impedance Zl' including the
Therefore, the
図示していないが、第1の直列回路8と第2の直列回路11とを並列接続して構成した並列接続回路(実施の形態1、2で示した安定化回路12)の半導体素子3側の端子と接地との間に、第2のキャパシタ13と第3のインダクタ14との並列回路20を装荷してもよい。
第2のキャパシタ13と第3のインダクタ14との並列回路20は、並列接続回路(実施の形態1、2で示した安定化回路12)の少なくとも一方の端子又は両方の端子と接地との間に装荷されていればよい。
Although not shown, a
The
図10はこの開示に係る実施の形態3による安定化回路の通過特性を示す図である。ここではL2=4nH、C2=2.5pFとし、また、Zl、Zgをそれぞれ25Ω、50Ωおよび100Ωに選んだ場合である。このように安定化回路12の前後のインピーダンスが変化しても帯域内のfl~fhにわたって損失はほぼ0dB、また、低周波帯のfrでの損失は約17dBとインピーダンスの影響を受けにくい。従って安定化回路12の前後のインピーダンスが変化した場合であっても、安定化回路12の損失は帯域および低周波においてほぼ一定となる。
この開示の安定化回路を半導体装置に適用することにより、安定化回路12の前後のインピーダンスの影響が小さく広帯域で高安定な増幅器を得ることができる。
10 is a diagram showing the pass characteristic of the stabilization circuit according to the third embodiment of this disclosure. Here, L2=4nH, C2=2.5pF, and Zl and Zg are respectively selected as 25Ω, 50Ω, and 100Ω. Even if the impedance before and after the
By applying the stabilization circuit disclosed herein to a semiconductor device, the influence of the impedance before and after the
図11はこの開示の実施の形態3による安定化回路の他の実施例の構成を示す図である。この安定化回路12は図8に示した第2のキャパシタ13と第3のインダクタ14との並列回路20に第2の抵抗15を直列に装荷したものである。
図11の(a)は並列接続された第1の直列回路8と第2の直列回路11との安定化回路12の一端と接地間に、並列回路20と第2の抵抗15との直列回路を装荷した場合であり、図11の(b)は並列接続された第1の直列回路8と第2の直列回路11との安定化回路の両端と接地との間にそれぞれ並列回路20と第2の抵抗15との直列回路を装荷した場合である。並列回路20と第2の抵抗15との直列回路は、第1の直列回路8と第2の直列回路11とを並列接続して構成した並列接続回路の少なくとも一方の端子又は両方の端子と接地との間に装荷されていればよい。
11 is a diagram showing the configuration of another example of a stabilization circuit according to
Fig. 11(a) shows a case where a series circuit of a
先に図8で示した安定化回路12では出力整合回路5側の一端がDC近傍では短絡、低周波帯でも非常に低インピーダンスとなる。このため、出力整合回路5から安定化回路12側を見たインピーダンスもDC近傍および低周波帯では非常に低くなる。このため、出力端子2から出力整合回路5を含む安定化回路12側を見たインピーダンスもDC近傍および低周波帯で低インピーダンスになる。
このため、例えば多段増幅器のような出力端子2にも後段増幅器が接続されるような場合、後段増幅器の入力インピーダンスが短絡あるいは低インピーダンスとなり、後段増幅器が不安定動作してしまう場合がある。
In the
Therefore, for example, when a subsequent amplifier is connected to the
図11のように並列回路20に第2の抵抗15を装荷する事で、DC近傍および低周波帯における並列回路20と第2の抵抗15との直列回路はほぼ第2の抵抗15のみが接続されていると見なせる。このため、出力端子2から出力整合回路5側を見たインピーダンスは低インピーダンスとはならず、出力端子2に接続される後段増幅器の不安定動作を回避できる。
また、図11の(b)の並列接続された第1の直列回路8と第2の直列回路11との安定化回路の両端と接地との間にそれぞれ並列回路20と第2の抵抗15との直列回路を装荷するような場合は設計変更なしで入力端子1と半導体素子3との間にもそのまま適用できる利点がある。
但し、この図11の安定化回路12では帯域近傍における通過特性は第2の抵抗15の有無に係わらず同等の特性となるため、半導体装置の帯域内特性を維持しつつ、後段増幅器の安定化も図れる。
11, by adding the
Furthermore, in the case where a series circuit consisting of a
However, in the
図12はこの開示の実施の形態3による安定化回路のさらに他の実施例の構成を示す図である。第2のキャパシタ13と第3のインダクタ14との並列回路20の代わりに、一端短絡の伝送線路16を用いた場合である。
図12の(a)は第1の直列回路8と第2の直列回路11との安定化回路12の一端と接地との間に伝送線路16のみ、また、図12の(b)は第2の抵抗15と伝送線路16との2素子のみからなる直列回路を装荷した場合である。
ここで伝送線路16の長さを半導体装置の帯域中心周波数で1/4波長に設定した場合、DC近傍から増幅器の帯域近傍に至る等価回路は、図12の(a)は図8と、図12の(b)は図11の(a)とほぼ等しくなる。
12 is a diagram showing the configuration of still another example of the stabilization circuit according to the third embodiment of this disclosure. In this example, a
FIG. 12(a) shows a case where only a
Here, when the length of the
このため第2のキャパシタ13と第3のインダクタ14との並列回路20の代わりに伝送線路16を用いた場合であっても良好な特性を維持しつつ、負荷インピーダンスの影響を受けにくく高安定な増幅器を得る事ができる。この構成の安定化回路ではマイクロ波集積回路技術を用いれば容易に実現できため、特に、周波数の高い増幅器に用いる安定化回路12の実現する上で有利となる。
Therefore, even if a
実施の形態3は、第1の直列回路8と第2の直列回路11とを並列接続して構成した並列回路の少なくとも一方の端子又は両方の端子と接地との間に、第2のキャパシタ13と第3のインダクタ14との並列回路20あるいはこの第2のキャパシタ13と第3のインダクタ14との並列回路20と第2の抵抗15との直列回路とを装荷し、かつ、並列回路20の並列共振周波数を半導体装置の帯域中心周波数f0に設定したものである。
In the third embodiment, a
***実施の形態3の効果***
実施の形態3の安定化回路12によれば、設計の自由度、半導体装置の広帯域化および低周波帯の特定の周波数frでの安定化を維持しつつ、安定化回路から見た負荷インピーダンスあるいは電源インピーダンスの影響を受けにくい効果がある。
***Advantages of Third Embodiment***
The
以上の実施の形態1から実施の形態3では、安定化回路12を増幅器の半導体素子3と出力整合回路5との間に適用した場合について述べた。この開示の安定化回路12はこれに限らない。
図13は安定化回路12を適用した増幅器の他の実施例の構成を示す図である。図13の(a)のように入力整合回路4と半導体素子3との間に安定化回路12を接続してもよいし、図13の(b)のように入力整合回路4と半導体素子3との間および出力整合回路5と半導体素子3との間にそれぞれ安定化回路12を接続した場合であっても効果は同じである。
安定化回路12は半導体素子の入力端子3aあるいは出力端子3bの少なくとも一方の端子又は両方の端子に接続されていればよい。
In the above first to third embodiments, the
Fig. 13 is a diagram showing the configuration of another embodiment of an amplifier to which a
The
なお、以上は安定化回路を適用した半導体装置として増幅器の場合について述べた。この安定化回路は発振器、逓倍器等の半導体装置に適用しても同じである。 The above describes the case of an amplifier as a semiconductor device to which a stabilization circuit is applied. This stabilization circuit can also be applied to semiconductor devices such as oscillators and multipliers.
1 入力端子、2 出力端子、3 半導体素子、4 入力整合回路、5 出力整合回路、6 第1のインダクタ、7 第1のキャパシタ、8 第1の直列回路、9 第2のインダクタ、10 第1の抵抗、11 第2の直列回路、12 安定化回路、13 第2のキャパシタ、14 第3のインダクタ、15 第2の抵抗、16 伝送線路、20 並列回路、S1 主線路、S2 主線路、G 間隔。 1 Input terminal, 2 Output terminal, 3 Semiconductor element, 4 Input matching circuit, 5 Output matching circuit, 6 First inductor, 7 First capacitor, 8 First series circuit, 9 Second inductor, 10 First resistor, 11 Second series circuit, 12 Stabilization circuit, 13 Second capacitor, 14 Third inductor, 15 Second resistor, 16 Transmission line, 20 Parallel circuit, S1 Main line, S2 Main line, G Spacing.
Claims (4)
上記第1の直列回路に並列接続され、第1の抵抗と第2のインダクタとの第2の直列回路とを備え、
半導体素子の入力端子と出力端子との少なくとも一方の端子に直列に接続される安定化回路であって、
上記半導体素子が用いられた半導体装置の帯域の中心の周波数を帯域中心周波数f0とし、上記帯域の低域端の周波数を帯域低域端flとし、上記帯域の高域端の周波数を帯域高域端fhとすると、
上記帯域中心周波数f0では、信号がスルーとなるように、上記第1の直列回路の直列共振周波数を上記帯域中心周波数f0に設定し、
上記帯域低域端flと上記帯域高域端fhとでは、上記第1の抵抗に接続された上記第2のインダクタにより、上記第2の直列回路のインピーダンスを、上記第2の直列回路が上記第1の抵抗のみである場合のインピーダンスより高くし、
上記帯域低域端flにおける等価回路は、上記第1の直列回路の等価的なキャパシタC’と上記第2の直列回路との並列回路で表され、
上記帯域高域端fhにおける等価回路は、上記第1の直列回路の等価的なインダクタL’と上記第2の直列回路との並列回路で表され、
上記帯域外の低周波帯における等価回路は、上記第1の直列回路の等価的なキャパシタC0と上記第2の直列回路との並列回路で表され、
DC(Direct Current)近傍における等価回路は、上記第1の抵抗のみと同じになる安定化回路。 a first series circuit of a first inductor and a first capacitor;
a second series circuit including a first resistor and a second inductor, the second series circuit being connected in parallel with the first series circuit;
A stabilization circuit connected in series to at least one of an input terminal and an output terminal of a semiconductor element,
If the frequency at the center of the band of a semiconductor device in which the semiconductor element is used is taken as a band center frequency f0, the frequency at the low end of the band is taken as a band low end fl, and the frequency at the high end of the band is taken as a band high end fh, then:
The series resonant frequency of the first series circuit is set to the band center frequency f0 so that a signal passes through at the band center frequency f0;
at the band low end f1 and the band high end fh, the impedance of the second series circuit is made higher by the second inductor connected to the first resistor than the impedance in the case where the second series circuit includes only the first resistor,
An equivalent circuit at the band lower end f1 is expressed by a parallel circuit of an equivalent capacitor C′ of the first series circuit and the second series circuit,
An equivalent circuit at the high frequency band end fh is expressed by a parallel circuit of an equivalent inductor L′ of the first series circuit and the second series circuit,
an equivalent circuit in a low frequency band outside the band is represented by a parallel circuit of an equivalent capacitor C0 of the first series circuit and the second series circuit,
A stabilization circuit in which an equivalent circuit in the vicinity of DC (Direct Current) is the same as that including only the first resistor.
上記半導体装置の上記帯域よりも低く上記DC近傍よりも高い低周波帯の周波数=fr
第1のインダクタの値=L1
第1のキャパシタの値=C1
第2のインダクタの値=L0
ωo=2πf0
ωr=2πfr
とした場合、第1のインダクタの値と第1のキャパシタの値とは、
C1=1/(ωo2L1)
の関係を有し、
第1のインダクタの値と第2のインダクタの値とは、
L0≒L1(ωo2/ωr2-1)
の関係を有し、
上記低周波帯の上記周波数frにおいて、上記第1の直列回路が持つ等価的なキャパシタを上記キャパシタC0とすると、上記キャパシタC0と並列共振するように、上記第2のインダクタの値L0が設定されている請求項1に記載の安定化回路。 Semiconductor device band center frequency = f0
A frequency in a low frequency band that is lower than the band of the semiconductor device and higher than the vicinity of DC=fr
Value of first inductor=L1
Value of first capacitor=C1
Value of second inductor=L0
ωo=2πf0
ωr=2πfr
In this case, the value of the first inductor and the value of the first capacitor are
C1=1/(ωo 2 L1)
The relationship is as follows:
The value of the first inductor and the value of the second inductor are
L0≒L1 (ωo 2 /ωr 2 -1)
The relationship is as follows:
2. The stabilization circuit according to claim 1, wherein, at the frequency fr in the low frequency band, the equivalent capacitor of the first series circuit is defined as capacitor C0, and the value L0 of the second inductor is set so as to resonate in parallel with capacitor C0 .
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021018116A JP7625346B2 (en) | 2021-02-08 | 2021-02-08 | Stabilization circuit |
| JP2024215452A JP2025023356A (en) | 2021-02-08 | 2024-12-10 | Stabilization circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021018116A JP7625346B2 (en) | 2021-02-08 | 2021-02-08 | Stabilization circuit |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024215452A Division JP2025023356A (en) | 2021-02-08 | 2024-12-10 | Stabilization circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022121006A JP2022121006A (en) | 2022-08-19 |
| JP7625346B2 true JP7625346B2 (en) | 2025-02-03 |
Family
ID=82849598
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021018116A Active JP7625346B2 (en) | 2021-02-08 | 2021-02-08 | Stabilization circuit |
| JP2024215452A Pending JP2025023356A (en) | 2021-02-08 | 2024-12-10 | Stabilization circuit |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024215452A Pending JP2025023356A (en) | 2021-02-08 | 2024-12-10 | Stabilization circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP7625346B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070013442A1 (en) | 2005-07-12 | 2007-01-18 | Alcatel | Amplifier with feedback bridge |
| JP2016036150A (en) | 2013-05-15 | 2016-03-17 | 株式会社村田製作所 | Signal transmission cable and communication equipment module |
| JP2016158167A (en) | 2015-02-25 | 2016-09-01 | 三菱電機株式会社 | Semiconductor device |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6033708A (en) * | 1983-08-03 | 1985-02-21 | Matsushita Electric Ind Co Ltd | Oscillator |
| JPS61189710A (en) * | 1985-02-18 | 1986-08-23 | Fujitsu Denso Ltd | Oscillation preventing system of amplifier |
| JP2725307B2 (en) * | 1988-09-27 | 1998-03-11 | 日本電気株式会社 | Transistor amplifier |
| JPH04287507A (en) * | 1991-03-18 | 1992-10-13 | Mitsubishi Electric Corp | Field effect transistor amplifier |
| JP2509781B2 (en) * | 1992-07-07 | 1996-06-26 | 株式会社東芝 | High frequency negative feedback amplifier |
| JP3411123B2 (en) * | 1995-03-22 | 2003-05-26 | シンクレイヤ株式会社 | Temperature compensation circuit for high frequency amplifier |
| JP3442208B2 (en) * | 1995-10-26 | 2003-09-02 | 島田理化工業株式会社 | High frequency electronic circuit |
| JPH09205329A (en) * | 1996-01-26 | 1997-08-05 | Nec Eng Ltd | Low noise amplifier |
| JPH1083998A (en) * | 1996-09-09 | 1998-03-31 | Mitsubishi Electric Corp | Semiconductor device |
| JP3793069B2 (en) * | 2001-10-30 | 2006-07-05 | 三菱電機株式会社 | Semiconductor device |
| JP4850485B2 (en) * | 2005-11-04 | 2012-01-11 | 三菱電機株式会社 | Amplifier circuit |
| JP2009246751A (en) * | 2008-03-31 | 2009-10-22 | Mitsubishi Electric Corp | Microwave apparatus |
| JP5185041B2 (en) * | 2008-09-25 | 2013-04-17 | 株式会社東芝 | Stabilization circuit and semiconductor device provided with stabilization circuit |
| JP5487187B2 (en) * | 2011-11-16 | 2014-05-07 | 株式会社東芝 | High frequency amplifier |
| US10574197B2 (en) * | 2015-12-08 | 2020-02-25 | Mitsubishi Electric Corporation | Multi-stage high frequency amplifier |
| JP6658429B2 (en) * | 2016-09-27 | 2020-03-04 | 三菱電機株式会社 | Semiconductor device |
-
2021
- 2021-02-08 JP JP2021018116A patent/JP7625346B2/en active Active
-
2024
- 2024-12-10 JP JP2024215452A patent/JP2025023356A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070013442A1 (en) | 2005-07-12 | 2007-01-18 | Alcatel | Amplifier with feedback bridge |
| JP2016036150A (en) | 2013-05-15 | 2016-03-17 | 株式会社村田製作所 | Signal transmission cable and communication equipment module |
| JP2016158167A (en) | 2015-02-25 | 2016-09-01 | 三菱電機株式会社 | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2025023356A (en) | 2025-02-14 |
| JP2022121006A (en) | 2022-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12132449B2 (en) | Amplification circuit | |
| US9209752B2 (en) | High-frequency amplifier | |
| JPH08130419A (en) | Amplifier and receiver and communication device having the same | |
| US7088204B2 (en) | Transmission line and semiconductor integrated circuit device | |
| US10110178B2 (en) | Frequency selective isolation circuit and method for suppressing parametric oscillation | |
| US6239670B1 (en) | Short-stub matching circuit | |
| JP3793069B2 (en) | Semiconductor device | |
| JP7625346B2 (en) | Stabilization circuit | |
| KR20010106454A (en) | Microwave amplifier | |
| JPH09289421A (en) | High frequency power amplifier | |
| JP7149819B2 (en) | band pass filter | |
| US20160211815A1 (en) | High-frequency power amplifier | |
| US8183908B2 (en) | High frequency switching circuit for reducing insertion loss and restricting variations in harmonic levels | |
| US11527994B2 (en) | Crystal oscillator circuit | |
| JP7444251B2 (en) | amplifier circuit | |
| JP2009246751A (en) | Microwave apparatus | |
| US6778031B2 (en) | High-frequency circuit device using slot line and communication apparatus having high frequency circuit device | |
| CN116155216A (en) | MMIC-based high-frequency broadband power amplifier and electronic equipment | |
| JPH11234063A (en) | High frequency amplifier | |
| US7088194B2 (en) | Semiconductor integrated circuit device | |
| JP4671225B2 (en) | High frequency power amplifier | |
| JP7566208B2 (en) | Feedback Amplifier | |
| JPH09260945A (en) | Microwave and millimeter wave oscillator | |
| JP7559922B2 (en) | Power Amplifiers | |
| KR100691284B1 (en) | Voltage-Controlled Oscillator with Fine Adjustment of Negative Resistance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230822 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240604 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240725 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20241029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20241210 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20241217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250121 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250121 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7625346 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |